JPH1167778A - Ｓｏｉ半導体ウエーハの製造方法 - Google Patents
Ｓｏｉ半導体ウエーハの製造方法Info
- Publication number
- JPH1167778A JPH1167778A JP22271197A JP22271197A JPH1167778A JP H1167778 A JPH1167778 A JP H1167778A JP 22271197 A JP22271197 A JP 22271197A JP 22271197 A JP22271197 A JP 22271197A JP H1167778 A JPH1167778 A JP H1167778A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- oxide film
- active layer
- sacrificial oxide
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000005247 gettering Methods 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 54
- 229910001385 heavy metal Inorganic materials 0.000 claims abstract description 53
- 239000012535 impurity Substances 0.000 claims abstract description 50
- 238000010438 heat treatment Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000012298 atmosphere Substances 0.000 claims abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000001301 oxygen Substances 0.000 claims abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 15
- 230000007547 defect Effects 0.000 claims abstract description 12
- 230000000694 effects Effects 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 108
- 239000010410 layer Substances 0.000 description 96
- 239000012299 nitrogen atmosphere Substances 0.000 description 10
- 238000011282 treatment Methods 0.000 description 9
- 239000000356 contaminant Substances 0.000 description 8
- 238000011109 contamination Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 241001168730 Simo Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＳＯＩ半導体ウエーハにおいて、ゲッタリン
グ効果を向上させたＳＯＩ半導体ウエーハの製造方法を
提供すること。 【構成】 活性層と支持側基板との間に、絶縁膜を有す
るＳＯＩ半導体ウエーハの製造方法において、デバイス
を形成工程前に、ＳＯＩ半導体ウエーハ１に酸素雰囲気
中で、熱処理を施し、活性層４の表面に所定厚さの犠牲
酸化膜７を形成するとともに、前記犠牲酸化膜７中に活
性層４中の重金属不純物質や欠陥のゲッタリングを行う
工程と、更に、前記犠牲酸化膜７を除去する工程を備え
たＳＯＩ半導体ウエーハの製造方法である。
グ効果を向上させたＳＯＩ半導体ウエーハの製造方法を
提供すること。 【構成】 活性層と支持側基板との間に、絶縁膜を有す
るＳＯＩ半導体ウエーハの製造方法において、デバイス
を形成工程前に、ＳＯＩ半導体ウエーハ１に酸素雰囲気
中で、熱処理を施し、活性層４の表面に所定厚さの犠牲
酸化膜７を形成するとともに、前記犠牲酸化膜７中に活
性層４中の重金属不純物質や欠陥のゲッタリングを行う
工程と、更に、前記犠牲酸化膜７を除去する工程を備え
たＳＯＩ半導体ウエーハの製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウエーハの
製造方法に関し、特に薄膜化された活性層を有するＳＯ
Ｉ半導体ウエーハにおいて、活性層中の金属不純物を有
効に除去するゲッタリング効果を向上させたＳＯＩ半導
体ウエーハの製造方法に関する。
製造方法に関し、特に薄膜化された活性層を有するＳＯ
Ｉ半導体ウエーハにおいて、活性層中の金属不純物を有
効に除去するゲッタリング効果を向上させたＳＯＩ半導
体ウエーハの製造方法に関する。
【０００２】
【従来の技術】従来において、第１の半導体ウエーハと
第２の半導体ウエーハとの間に誘電体層を介在させて貼
り合わせて形成されるＳＯＩ（Silicon on Insulato
r）半導体ウエーハが知られている。ＳＯＩ基板の製造
方法には種々の方法が開発されており、この種の貼り合
わせ半導体基板の製造方法として、第１の半導体ウエー
ハと第２の半導体ウエーハのうち少なくとも一方の半導
体ウエーハに誘電体層となる酸化膜（ＳｉＯ2）を形成
しておき、前記２枚の半導体ウエーハを貼り合わせて熱
処理し、第１及び第２の半導体ウエーハの間に誘電体層
を介在させて貼り合わせＳＯＩ半導体ウエーハを形成す
る貼り合わせ法や、酸素イオン注入法を用いたＳＩＭＯ
Ｘ（Separation by Implanted Oxygen）法等が知られて
いる。
第２の半導体ウエーハとの間に誘電体層を介在させて貼
り合わせて形成されるＳＯＩ（Silicon on Insulato
r）半導体ウエーハが知られている。ＳＯＩ基板の製造
方法には種々の方法が開発されており、この種の貼り合
わせ半導体基板の製造方法として、第１の半導体ウエー
ハと第２の半導体ウエーハのうち少なくとも一方の半導
体ウエーハに誘電体層となる酸化膜（ＳｉＯ2）を形成
しておき、前記２枚の半導体ウエーハを貼り合わせて熱
処理し、第１及び第２の半導体ウエーハの間に誘電体層
を介在させて貼り合わせＳＯＩ半導体ウエーハを形成す
る貼り合わせ法や、酸素イオン注入法を用いたＳＩＭＯ
Ｘ（Separation by Implanted Oxygen）法等が知られて
いる。
【０００３】ＳＯＩ半導体ウエーハ等の半導体基板は、
活性領域にトランジスタ、ダイオード、ＬＳＩ等の特殊
機能を有するデバイスが形成されて実用に供される。
活性領域にトランジスタ、ダイオード、ＬＳＩ等の特殊
機能を有するデバイスが形成されて実用に供される。
【０００４】近年において、半導体デバイスの高集積化
及び微細化に伴い、半導体基板のデバイス活性領域の品
質は重要となってきており、デバイス製造工程中に混入
する重金属汚染物質等によるデバイス特性の劣化の影響
がますます大きな問題になっている。
及び微細化に伴い、半導体基板のデバイス活性領域の品
質は重要となってきており、デバイス製造工程中に混入
する重金属汚染物質等によるデバイス特性の劣化の影響
がますます大きな問題になっている。
【０００５】実際にデバイス製造工程中に混入する重金
属不純物の量は、１×１０10〜１×１０12atoms/cm2程
度である。しかし、前記ＳＯＩ半導体ウエーハの場合
は、通常の半導体ウエーハの場合と比べて、混入する重
金属不純物量が少量の場合であっても、汚染濃度が高濃
度となりやすい。
属不純物の量は、１×１０10〜１×１０12atoms/cm2程
度である。しかし、前記ＳＯＩ半導体ウエーハの場合
は、通常の半導体ウエーハの場合と比べて、混入する重
金属不純物量が少量の場合であっても、汚染濃度が高濃
度となりやすい。
【０００６】例えば、活性層の厚さが６μｍのＳＯＩ半
導体ウエーハと通常の半導体ウエーハに金属不純物を付
着させてその汚染濃度を比較すると、ＳＯＩ半導体ウエ
ーハの汚染濃度の方が高くなる。
導体ウエーハと通常の半導体ウエーハに金属不純物を付
着させてその汚染濃度を比較すると、ＳＯＩ半導体ウエ
ーハの汚染濃度の方が高くなる。
【０００７】前記ＳＯＩ半導体ウエーハと通常の半導体
ウエーハに１×１０11atoms/cm2濃度のＦｅをスピンコ
ート法により付着させ、窒素雰囲気中、１，０００℃、
１時間のドライブイン処理を行い、各基板にデバイスと
してショットキー・ダイオードを形成し、ＤＬＴＳ（De
ep Level Transient Spectroscopy）法を用いてＳＯＩ
半導体ウエーハの活性層中及び通常の半導体ウエーハの
表面近傍に存在する電気的に活性であるＦｅ濃度の測定
を行った結果を図３に示す。
ウエーハに１×１０11atoms/cm2濃度のＦｅをスピンコ
ート法により付着させ、窒素雰囲気中、１，０００℃、
１時間のドライブイン処理を行い、各基板にデバイスと
してショットキー・ダイオードを形成し、ＤＬＴＳ（De
ep Level Transient Spectroscopy）法を用いてＳＯＩ
半導体ウエーハの活性層中及び通常の半導体ウエーハの
表面近傍に存在する電気的に活性であるＦｅ濃度の測定
を行った結果を図３に示す。
【０００８】図３に示すように、通常の半導体ウエーハ
の表面近傍に存在するＦｅ濃度と、各膜厚の絶縁酸化膜
を有するＳＯＩ半導体ウエーハの活性層中のＦｅ濃度を
測定した結果、通常の半導体ウエーハの表面近傍に存在
するＦｅ濃度は、１×１０13atoms/cm3以下であるのに
対して、ＳＯＩ半導体ウエーハの活性層中のＦｅ濃度
は、１×１０14atoms/cm3以上の高い値である。これ
は、活性層と支持側基板との間に絶縁酸化膜が存在する
ので、活性層に混入した重金属等の汚染物質が支持側基
板に拡散しにくくなるためであると考えられる。従っ
て、ＳＯＩ半導体ウエーハの絶縁酸化膜の膜厚が増加す
るに従い、ＳＯＩ半導体ウエーハの活性層中のＦｅ濃度
は高くなる傾向を示している。また、一般にＳＯＩ半導
体ウエーハの活性層の膜厚（例えば、０．１μｍ〜１０
μｍ程度）は、支持側基板に比べて非常に薄いので、混
入した重金属等の汚染物質が活性層中に濃縮された状態
で存在することも、通常の半導体ウエーハと比較して、
ＳＯＩ半導体ウエーハの活性層中の重金属不純物濃度が
高くなる原因の一つであると考えられる。
の表面近傍に存在するＦｅ濃度と、各膜厚の絶縁酸化膜
を有するＳＯＩ半導体ウエーハの活性層中のＦｅ濃度を
測定した結果、通常の半導体ウエーハの表面近傍に存在
するＦｅ濃度は、１×１０13atoms/cm3以下であるのに
対して、ＳＯＩ半導体ウエーハの活性層中のＦｅ濃度
は、１×１０14atoms/cm3以上の高い値である。これ
は、活性層と支持側基板との間に絶縁酸化膜が存在する
ので、活性層に混入した重金属等の汚染物質が支持側基
板に拡散しにくくなるためであると考えられる。従っ
て、ＳＯＩ半導体ウエーハの絶縁酸化膜の膜厚が増加す
るに従い、ＳＯＩ半導体ウエーハの活性層中のＦｅ濃度
は高くなる傾向を示している。また、一般にＳＯＩ半導
体ウエーハの活性層の膜厚（例えば、０．１μｍ〜１０
μｍ程度）は、支持側基板に比べて非常に薄いので、混
入した重金属等の汚染物質が活性層中に濃縮された状態
で存在することも、通常の半導体ウエーハと比較して、
ＳＯＩ半導体ウエーハの活性層中の重金属不純物濃度が
高くなる原因の一つであると考えられる。
【０００９】従来において、このような重金属汚染物質
を取り除く方法として、ゲッタリングによる方法が用い
られている。
を取り除く方法として、ゲッタリングによる方法が用い
られている。
【００１０】ゲッタリングとは、一般に、半導体デバイ
ス内部からアルカリ金属（Ｎａ，Ｋ）、重金属（Ｆｅ，
Ｃｕ）又は結晶欠陥等の欠陥を、高温熱処理して不純物
素子を活性領域外に偏析させて欠陥を取り除く方法であ
る。
ス内部からアルカリ金属（Ｎａ，Ｋ）、重金属（Ｆｅ，
Ｃｕ）又は結晶欠陥等の欠陥を、高温熱処理して不純物
素子を活性領域外に偏析させて欠陥を取り除く方法であ
る。
【００１１】従来のゲッタリング方法としては、例え
ば、特開平４−１９９６３２号公報に記載された方法が
知られている。図４は、特開平４−１９９６３２号公報
に記載されたゲッタリング方法を示す半導体基板の断面
図である。
ば、特開平４−１９９６３２号公報に記載された方法が
知られている。図４は、特開平４−１９９６３２号公報
に記載されたゲッタリング方法を示す半導体基板の断面
図である。
【００１２】すなわち、図４に示すように、支持側基板
１２の上に第２の絶縁膜１３を形成し、その上に不純物
をゲッタリングするのためのゲッタリングシンク膜１４
を形成し、更に、その上に第１の絶縁膜１５を形成した
後、表面に活性層１６を形成し、前記表面活性層の研削
及び研磨を行って所望の厚みとした半導体ウエーハ１１
を形成する。
１２の上に第２の絶縁膜１３を形成し、その上に不純物
をゲッタリングするのためのゲッタリングシンク膜１４
を形成し、更に、その上に第１の絶縁膜１５を形成した
後、表面に活性層１６を形成し、前記表面活性層の研削
及び研磨を行って所望の厚みとした半導体ウエーハ１１
を形成する。
【００１３】このように半導体ウエーハを形成してゲッ
タリングを行うと、活性層１６に混入した重金属不純物
が、第２の絶縁膜１５を通り抜けて、ゲッタリングシン
ク膜１４に拡散し、前記ゲッタリングシンク膜１４に拡
散した重金属不純物がとじ込められてしまうため、活性
層１６の重金属を除去することができる。
タリングを行うと、活性層１６に混入した重金属不純物
が、第２の絶縁膜１５を通り抜けて、ゲッタリングシン
ク膜１４に拡散し、前記ゲッタリングシンク膜１４に拡
散した重金属不純物がとじ込められてしまうため、活性
層１６の重金属を除去することができる。
【００１４】その他のゲッタリング方法としては、例え
ば、特開平８−１３９２９５号公報に記載されているゲ
ッタリングがある。図５は、特開平８−１３９２９５号
公報に記載されたゲッタリング方法を示す半導体ウエー
ハの断面図である。
ば、特開平８−１３９２９５号公報に記載されているゲ
ッタリングがある。図５は、特開平８−１３９２９５号
公報に記載されたゲッタリング方法を示す半導体ウエー
ハの断面図である。
【００１５】図５に示すように、まず、第１の半導体ウ
エーハ２４に熱酸化処理、絶縁膜２３を形成する。ま
た、支持側基板となる第２の半導体ウエーハ２２に不純
物として１×１０18個／cm3のボロンを添加する。そし
て、前記絶縁膜２３と第２の半導体ウエーハ２２を貼り
合わせ、活性層となる第１の半導体ウエーハ２４を裏面
から薄膜化し、所望の厚みの活性層を有する半導体ウエ
ーハを形成する。その後、活性層側となる第１の半導体
ウエーハ２４を裏面から薄膜化して所望の厚みの活性層
を有する半導体ウエーハ２１を形成する。このように、
支持側基板となる第２の半導体ウエーハ２２にボロン等
の不純物を添加することにより、活性層側の重金属不純
物が絶縁膜２３を通過し、第２の半導体ウエーハ２２に
移動するため、活性層となる第１の半導体ウエーハ２４
中の重金属不純物を低減することができる。
エーハ２４に熱酸化処理、絶縁膜２３を形成する。ま
た、支持側基板となる第２の半導体ウエーハ２２に不純
物として１×１０18個／cm3のボロンを添加する。そし
て、前記絶縁膜２３と第２の半導体ウエーハ２２を貼り
合わせ、活性層となる第１の半導体ウエーハ２４を裏面
から薄膜化し、所望の厚みの活性層を有する半導体ウエ
ーハを形成する。その後、活性層側となる第１の半導体
ウエーハ２４を裏面から薄膜化して所望の厚みの活性層
を有する半導体ウエーハ２１を形成する。このように、
支持側基板となる第２の半導体ウエーハ２２にボロン等
の不純物を添加することにより、活性層側の重金属不純
物が絶縁膜２３を通過し、第２の半導体ウエーハ２２に
移動するため、活性層となる第１の半導体ウエーハ２４
中の重金属不純物を低減することができる。
【００１６】また、Ｄｅｆｅｃｔ Ｃｏｎｔｒｏｌｉｎ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ，Ｖｏｌ．１，ｐ２９
７〜ｐ３０３，１９９０に記載されているゲッタリング
方法のように、酸素雰囲気中で熱処理を行うことによ
り、この熱処理によって形成される酸化膜中に重金属不
純物を取り込んで、活性層中の重金属不純物濃度を低減
する犠牲酸化処理方法が知られている。
Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ，Ｖｏｌ．１，ｐ２９
７〜ｐ３０３，１９９０に記載されているゲッタリング
方法のように、酸素雰囲気中で熱処理を行うことによ
り、この熱処理によって形成される酸化膜中に重金属不
純物を取り込んで、活性層中の重金属不純物濃度を低減
する犠牲酸化処理方法が知られている。
【００１７】
【発明が解決しようとする課題】前記特開平４−１９９
６３２号公報に記載されたゲッタリング方法では、実際
にゲッタリングを効果的に行うために、重金属物質が過
飽和となる低温（例えば、８００℃以下）の熱処理が必
要となる。しかし、このような低温の熱処理では、図４
に示すように、活性層１６とゲッタリングシンク膜１４
の間に第１の絶縁酸化膜１５が存在するため、活性層１
６側からゲッタリングシンク膜１４への重金属物質の拡
散が起こりにくく、十分なゲッタリング効果が得られな
いという問題があった。
６３２号公報に記載されたゲッタリング方法では、実際
にゲッタリングを効果的に行うために、重金属物質が過
飽和となる低温（例えば、８００℃以下）の熱処理が必
要となる。しかし、このような低温の熱処理では、図４
に示すように、活性層１６とゲッタリングシンク膜１４
の間に第１の絶縁酸化膜１５が存在するため、活性層１
６側からゲッタリングシンク膜１４への重金属物質の拡
散が起こりにくく、十分なゲッタリング効果が得られな
いという問題があった。
【００１８】また、最初に高温（例えば、１０００℃以
上）の熱処理を行って、活性層１６中の重金属汚染物質
を活性層１６とゲッタリングシンク膜１３中の重金属汚
染物質の濃度が等しくなるまで十分拡散させ、その後に
低温で熱処理を行うと、ゲッタリングシンク膜１３まで
拡散した重金属不純物はゲッタリングされるが、活性層
１６中に残存している重金属汚染物質は、ゲッタリング
シンク膜１３に到達せずに、ゲッタリングされないとい
う問題を生じる。そこで、活性層１６中に残存している
重金属物質をゲッタリングシンク膜１３まで拡散させる
ために、更に高温熱処理を行うと、一度ゲッタリングシ
ンク膜１３に拡散した重金属汚染物質が、ゲッタリング
シンク膜から簡単に再固溶してしまうという問題があっ
た。
上）の熱処理を行って、活性層１６中の重金属汚染物質
を活性層１６とゲッタリングシンク膜１３中の重金属汚
染物質の濃度が等しくなるまで十分拡散させ、その後に
低温で熱処理を行うと、ゲッタリングシンク膜１３まで
拡散した重金属不純物はゲッタリングされるが、活性層
１６中に残存している重金属汚染物質は、ゲッタリング
シンク膜１３に到達せずに、ゲッタリングされないとい
う問題を生じる。そこで、活性層１６中に残存している
重金属物質をゲッタリングシンク膜１３まで拡散させる
ために、更に高温熱処理を行うと、一度ゲッタリングシ
ンク膜１３に拡散した重金属汚染物質が、ゲッタリング
シンク膜から簡単に再固溶してしまうという問題があっ
た。
【００１９】また、前記特開平８−１３９２９５号公報
に記載のゲッタリング方法においては、支持側基板に混
入された不純物であるボロン等の偏析効果により、Ｎｉ
や、Ｃｕのような比較的熱酸化膜中に拡散しやすい重金
属物質については、支持側基板にゲッタリングされる
が、通常の熱処理によっては絶縁膜中に拡散しにくいＦ
ｅのような重金属不純物の場合は、高温且つ長時間の熱
処理が必要となり、前記特開平８−１３９２９５号公報
の方法では、十分なゲッタリング効果が得られないとい
う問題を生じていた。
に記載のゲッタリング方法においては、支持側基板に混
入された不純物であるボロン等の偏析効果により、Ｎｉ
や、Ｃｕのような比較的熱酸化膜中に拡散しやすい重金
属物質については、支持側基板にゲッタリングされる
が、通常の熱処理によっては絶縁膜中に拡散しにくいＦ
ｅのような重金属不純物の場合は、高温且つ長時間の熱
処理が必要となり、前記特開平８−１３９２９５号公報
の方法では、十分なゲッタリング効果が得られないとい
う問題を生じていた。
【００２０】また、前記Ｄｅｆｅｃｔ Ｃｏｎｔｒｏｌ
ｉｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ，Ｖｏｌ．１，ｐ
２９７〜ｐ３０３，１９９０に記載のゲッタリング方法
においては、窒素雰囲気中で、８００℃、４時間のドラ
イブイン処理により、半導体ウエーハ中にＦｅ濃度、３
×１０12atoms/cm3程度の金属不純物を存在させ、その
後、酸素雰囲気中で、１，０００℃、１６時間の熱処理
を行うと、前記半導体ウエーハ中のＦｅ濃度は、１×１
０11atoms/cm3以下の検出限界以下に低減されることが
記載されている。しかし、実際に、半導体ウエーハに窒
素雰囲気中で、１，０００℃、１時間のドライブイン処
理を施し、Ｆｅ濃度、３×１０12atoms/cm3程度の金属
不純物を存在させ、その後、酸素雰囲気中、１，０００
℃、１時間の熱処理を施して犠牲酸化膜を形成し、前記
犠牲酸化膜を除去した後の半導体ウエーハ表面近傍に存
在するＦｅ濃度をＤＬＴＳ法にて測定すると、Ｆｅ濃度
は、１×１０12atoms/cm3程度であり、初期汚染濃度の
半分程度までしか重金属不純物の濃度が低減されておら
ず、十分なゲッタリング効果が得られていないことが確
認できた（図３条件（Ａ）及び図３条件（Ｂ）参照）。
また、前記ゲッタリング方法においては、実際にＳＯＩ
半導体ウエーハに存在する１×１０14atoms/cm3程度の
高濃度汚染に対する報告もされていない。
ｉｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ，Ｖｏｌ．１，ｐ
２９７〜ｐ３０３，１９９０に記載のゲッタリング方法
においては、窒素雰囲気中で、８００℃、４時間のドラ
イブイン処理により、半導体ウエーハ中にＦｅ濃度、３
×１０12atoms/cm3程度の金属不純物を存在させ、その
後、酸素雰囲気中で、１，０００℃、１６時間の熱処理
を行うと、前記半導体ウエーハ中のＦｅ濃度は、１×１
０11atoms/cm3以下の検出限界以下に低減されることが
記載されている。しかし、実際に、半導体ウエーハに窒
素雰囲気中で、１，０００℃、１時間のドライブイン処
理を施し、Ｆｅ濃度、３×１０12atoms/cm3程度の金属
不純物を存在させ、その後、酸素雰囲気中、１，０００
℃、１時間の熱処理を施して犠牲酸化膜を形成し、前記
犠牲酸化膜を除去した後の半導体ウエーハ表面近傍に存
在するＦｅ濃度をＤＬＴＳ法にて測定すると、Ｆｅ濃度
は、１×１０12atoms/cm3程度であり、初期汚染濃度の
半分程度までしか重金属不純物の濃度が低減されておら
ず、十分なゲッタリング効果が得られていないことが確
認できた（図３条件（Ａ）及び図３条件（Ｂ）参照）。
また、前記ゲッタリング方法においては、実際にＳＯＩ
半導体ウエーハに存在する１×１０14atoms/cm3程度の
高濃度汚染に対する報告もされていない。
【００２１】そこで、本発明は、ＳＯＩ半導体ウエーハ
の製造方法において、効果的なゲッタリングを行うこと
により、半導体ウエーハのデバイス特性を向上するＳＯ
Ｉ半導体ウエーハの製造方法を提供することを目的とす
る。
の製造方法において、効果的なゲッタリングを行うこと
により、半導体ウエーハのデバイス特性を向上するＳＯ
Ｉ半導体ウエーハの製造方法を提供することを目的とす
る。
【００２２】
【課題を解決するための手段】本願第１請求項に記載し
た発明は、活性層と支持側基板との間に、絶縁膜を有す
るＳＯＩ半導体ウエーハの製造方法において、デバイス
形成工程前に、ＳＯＩ半導体ウエーハに熱処理を施し、
活性層となる半導体ウエーハの表面に所定厚さの犠牲酸
化膜を形成するとともに、前記犠牲酸化膜中に活性層中
の重金属不純物質や欠陥のゲッタリングを行う工程と、
更に、前記犠牲酸化膜を除去する工程を備えた構成のＳ
ＯＩ半導体ウエーハの製造方法である。
た発明は、活性層と支持側基板との間に、絶縁膜を有す
るＳＯＩ半導体ウエーハの製造方法において、デバイス
形成工程前に、ＳＯＩ半導体ウエーハに熱処理を施し、
活性層となる半導体ウエーハの表面に所定厚さの犠牲酸
化膜を形成するとともに、前記犠牲酸化膜中に活性層中
の重金属不純物質や欠陥のゲッタリングを行う工程と、
更に、前記犠牲酸化膜を除去する工程を備えた構成のＳ
ＯＩ半導体ウエーハの製造方法である。
【００２３】このように、半導体デバイスを形成する前
に、半導体基板に高温度の熱処理を施し、活性層となる
半導体ウエーハに犠牲酸化膜を形成すると、前記犠牲酸
化膜に活性層中の重金属不純物や欠陥等が容易に拡散
し、従来の方法において、支持側基板にゲッタリングさ
せるためには、高温度、長時間の熱処理が必要であった
Ｆｅ等の重金属不純物も前記犠牲酸化膜中にゲッタリン
グすることができる。その後、前記犠牲酸化膜を取り除
くことにより、活性層中の重金属不純物の低減を図るこ
とができる。
に、半導体基板に高温度の熱処理を施し、活性層となる
半導体ウエーハに犠牲酸化膜を形成すると、前記犠牲酸
化膜に活性層中の重金属不純物や欠陥等が容易に拡散
し、従来の方法において、支持側基板にゲッタリングさ
せるためには、高温度、長時間の熱処理が必要であった
Ｆｅ等の重金属不純物も前記犠牲酸化膜中にゲッタリン
グすることができる。その後、前記犠牲酸化膜を取り除
くことにより、活性層中の重金属不純物の低減を図るこ
とができる。
【００２４】通常、活性層全体がデバイス活性領域とな
るような超薄膜活性層（例えば、活性層が０．１μｍ程
度）の場合は、ゲッタリング層が活性層側に形成されて
いると、ゲッタリング層がデバイス特性の安定性に悪影
響を与えてしまう。しかし、本発明のように、デバイス
特性に大きな影響を与えるゲート酸化膜を形成する前に
ゲッタリング層となる犠牲酸化膜を形成するとともに、
前記犠牲酸化膜に重金属不純物をゲッタリングし、前記
犠牲酸化膜を除去する工程とすれば、デバイス特性の安
定性に影響を与えることなく、活性層中に存在する重金
属不純物や欠陥をゲッタリングすることができる。ま
た、高温度、長時間の処理が必要なＦｅ等の重金属不純
物であっても、高いゲッタリング効果が得られ、ＳＯＩ
半導体ウエーハのデバイス特性の向上を図ることができ
る。
るような超薄膜活性層（例えば、活性層が０．１μｍ程
度）の場合は、ゲッタリング層が活性層側に形成されて
いると、ゲッタリング層がデバイス特性の安定性に悪影
響を与えてしまう。しかし、本発明のように、デバイス
特性に大きな影響を与えるゲート酸化膜を形成する前に
ゲッタリング層となる犠牲酸化膜を形成するとともに、
前記犠牲酸化膜に重金属不純物をゲッタリングし、前記
犠牲酸化膜を除去する工程とすれば、デバイス特性の安
定性に影響を与えることなく、活性層中に存在する重金
属不純物や欠陥をゲッタリングすることができる。ま
た、高温度、長時間の処理が必要なＦｅ等の重金属不純
物であっても、高いゲッタリング効果が得られ、ＳＯＩ
半導体ウエーハのデバイス特性の向上を図ることができ
る。
【００２５】本願第２請求項に記載した発明は、前記請
求項１記載の発明において、前記犠牲酸化膜の形成工程
において、活性層となる半導体ウエーハの表面に少なく
とも１６０ｎｍ以上の犠牲酸化膜を形成する構成のＳＯ
Ｉ半導体ウエーハの製造方法である。
求項１記載の発明において、前記犠牲酸化膜の形成工程
において、活性層となる半導体ウエーハの表面に少なく
とも１６０ｎｍ以上の犠牲酸化膜を形成する構成のＳＯ
Ｉ半導体ウエーハの製造方法である。
【００２６】このように、活性層となる半導体ウエーハ
の表面に少なくとも、１６０ｎｍ以上の犠牲酸化膜を形
成することにより、前記犠牲酸化膜中に活性層中の重金
属不純物をゲッタリングすることができる。
の表面に少なくとも、１６０ｎｍ以上の犠牲酸化膜を形
成することにより、前記犠牲酸化膜中に活性層中の重金
属不純物をゲッタリングすることができる。
【００２７】
【発明の実施の形態】以下、本発明を図面に基づいて詳
細に説明する。
細に説明する。
【００２８】図１（ａ）〜図１（ｃ）は本発明に係るＳ
ＯＩ半導体ウエーハの製造方法を示すＳＯＩウエーハの
断面図である。
ＯＩ半導体ウエーハの製造方法を示すＳＯＩウエーハの
断面図である。
【００２９】図１（ａ）に示すように、前述した貼り合
わせ法又はＳＩＭＯＸ法等によって、活性層４側ウエー
ハと支持側ウエーハ２の間に、絶縁膜である酸化膜３を
介在させたＳＯＩ半導体ウエーハ１が形成されている。
ＳＯＩ半導体ウエーハ１の活性層４には、ソース、ドレ
イン等の電極となる、ｎ+型不純物層５及びｐ+型不純物
層６が形成されている。また、ｎ+型付不純物層５及び
ｐ+型不純物層の間には、層間絶縁膜１０が形成されて
いる。
わせ法又はＳＩＭＯＸ法等によって、活性層４側ウエー
ハと支持側ウエーハ２の間に、絶縁膜である酸化膜３を
介在させたＳＯＩ半導体ウエーハ１が形成されている。
ＳＯＩ半導体ウエーハ１の活性層４には、ソース、ドレ
イン等の電極となる、ｎ+型不純物層５及びｐ+型不純物
層６が形成されている。また、ｎ+型付不純物層５及び
ｐ+型不純物層の間には、層間絶縁膜１０が形成されて
いる。
【００３０】次に、図１（ｂ）に示すように、前記ＳＯ
Ｉ半導体ウエーハ１に、酸化性雰囲気中、９００℃以上
の熱処理を行い、活性層２上に犠牲酸化膜７を形成す
る。本例においては、この犠牲酸化膜の厚さは１６０ｎ
ｍ以上である。
Ｉ半導体ウエーハ１に、酸化性雰囲気中、９００℃以上
の熱処理を行い、活性層２上に犠牲酸化膜７を形成す
る。本例においては、この犠牲酸化膜の厚さは１６０ｎ
ｍ以上である。
【００３１】次に、前記ＳＯＩ半導体ウエーハ１をフッ
酸溶液に浸漬し、犠牲酸化膜７を除去する。
酸溶液に浸漬し、犠牲酸化膜７を除去する。
【００３２】その後、図１（ｃ）に示すように、活性層
上に新たにゲート酸化膜８を形成し、最後にゲート用の
電極９を形成する。
上に新たにゲート酸化膜８を形成し、最後にゲート用の
電極９を形成する。
【００３３】このように、酸化性雰囲気中で、９００℃
以上の熱処理を施すと、活性層４上に犠牲酸化膜７が形
成されるとともに、活性層４中の重金属物質、特に、絶
縁酸化膜３中に拡散しにくいＦｅ等の重金属物質が前記
犠牲酸化膜７中に拡散する。その後、活性層４中の重金
属物質がゲッタリングされた犠牲酸化膜７を除去してし
まうことで、活性層４中の重金属不純物の濃度を低減す
ることができる。本例の方法によれば、ＳＯＩ半導体ウ
エーハ１の活性層４中に存在するＦｅ等の重金属物資や
欠陥等が犠牲酸化膜７中に容易に拡散するため、効果的
なゲッタリングを行うことができる。特に、活性層の厚
みが薄いＳＯＩ半導体ウエーハの場合、活性層表面に形
成された犠牲酸化膜７に不純物が拡散しやすくなるた
め、従来のゲッタリング方法では、高温度かつ長時間の
熱処理を行わないとゲッタリングされにくかったＦｅ等
の重金属物質であっても容易に前記犠牲酸化膜中にゲッ
タリングすることができ、ゲッタリング効果を向上する
ことができる。、通常、活性層側にゲッタリング層とな
る犠牲酸化膜を形成すると、ゲッタリング層に拡散した
不純物が再固溶等して活性層の安定性に影響を与える
が、本例の場合は、デバイス特性に影響を与えるゲート
酸化膜８の形成前にゲッタリング層である犠牲酸化膜を
除去するので、デバイス特性の安定性に影響を与えるこ
となく、効果的にゲッタリングを行うことができ、デバ
イス特性の向上を図ることができる。
以上の熱処理を施すと、活性層４上に犠牲酸化膜７が形
成されるとともに、活性層４中の重金属物質、特に、絶
縁酸化膜３中に拡散しにくいＦｅ等の重金属物質が前記
犠牲酸化膜７中に拡散する。その後、活性層４中の重金
属物質がゲッタリングされた犠牲酸化膜７を除去してし
まうことで、活性層４中の重金属不純物の濃度を低減す
ることができる。本例の方法によれば、ＳＯＩ半導体ウ
エーハ１の活性層４中に存在するＦｅ等の重金属物資や
欠陥等が犠牲酸化膜７中に容易に拡散するため、効果的
なゲッタリングを行うことができる。特に、活性層の厚
みが薄いＳＯＩ半導体ウエーハの場合、活性層表面に形
成された犠牲酸化膜７に不純物が拡散しやすくなるた
め、従来のゲッタリング方法では、高温度かつ長時間の
熱処理を行わないとゲッタリングされにくかったＦｅ等
の重金属物質であっても容易に前記犠牲酸化膜中にゲッ
タリングすることができ、ゲッタリング効果を向上する
ことができる。、通常、活性層側にゲッタリング層とな
る犠牲酸化膜を形成すると、ゲッタリング層に拡散した
不純物が再固溶等して活性層の安定性に影響を与える
が、本例の場合は、デバイス特性に影響を与えるゲート
酸化膜８の形成前にゲッタリング層である犠牲酸化膜を
除去するので、デバイス特性の安定性に影響を与えるこ
となく、効果的にゲッタリングを行うことができ、デバ
イス特性の向上を図ることができる。
【００３４】次に、本例の方法によりゲッタリング行っ
た結果を図面に基づいて説明する。
た結果を図面に基づいて説明する。
【００３５】図２は、通常の半導体ウエーハ及びＳＯＩ
半導体ウエーハに重金属物質であるＦｅをドライブイン
処理して所定の熱処理条件を施し、その後、形成された
犠牲酸化膜を除去した後、通常の半導体ウエーハ表面近
傍及びＳＯＩ半導体ウエーハの活性層中に含まれるＦｅ
濃度をＤＬＴＳ法にて測定した結果を示す図である。
半導体ウエーハに重金属物質であるＦｅをドライブイン
処理して所定の熱処理条件を施し、その後、形成された
犠牲酸化膜を除去した後、通常の半導体ウエーハ表面近
傍及びＳＯＩ半導体ウエーハの活性層中に含まれるＦｅ
濃度をＤＬＴＳ法にて測定した結果を示す図である。
【００３６】先ず、膜厚６μｍの活性層及び膜厚２μｍ
の絶縁酸化膜を有するＳＯＩ半導体ウエーハを用いて、
前記ＳＯＩ半導体ウエーハの活性層表面に１×１０11at
oms/cm2のＦｅをスピンコート法により付着させ、窒素
雰囲気中で、１，０００℃、１時間のドライブイン処理
（条件Ｃ）を行った。
の絶縁酸化膜を有するＳＯＩ半導体ウエーハを用いて、
前記ＳＯＩ半導体ウエーハの活性層表面に１×１０11at
oms/cm2のＦｅをスピンコート法により付着させ、窒素
雰囲気中で、１，０００℃、１時間のドライブイン処理
（条件Ｃ）を行った。
【００３７】その後、前記ＳＯＩ基板に酸素雰囲気中、
９００℃、８時間（条件Ｅ）、１６時間（条件Ｆ）の熱
処理、及び、酸素雰囲気中、１，０００℃、２時間（条
件Ｇ）、４時間（条件Ｈ）、８時間（条件Ｉ）、１６時
間（条件Ｊ）の処理を行い犠牲酸化膜を形成した。ま
た、前記ＳＯＩ半導体ウエーハに窒素雰囲気中、１，０
００℃、１６時間（条件Ｄ）の熱処理を行った。
９００℃、８時間（条件Ｅ）、１６時間（条件Ｆ）の熱
処理、及び、酸素雰囲気中、１，０００℃、２時間（条
件Ｇ）、４時間（条件Ｈ）、８時間（条件Ｉ）、１６時
間（条件Ｊ）の処理を行い犠牲酸化膜を形成した。ま
た、前記ＳＯＩ半導体ウエーハに窒素雰囲気中、１，０
００℃、１６時間（条件Ｄ）の熱処理を行った。
【００３８】また、前記ＳＯＩ半導体ウエーハの比較対
象として、通常の半導体ウエーハに表面に１×１０11at
oms/cm2のＦｅをスピンコート法により付着させ、窒素
雰囲気中、１，０００℃、１時間のドライブイン処理
（条件Ａ）を行った。その後、酸素雰囲気中で、１，０
００℃、１６時間（条件Ｂ）の熱処理を行い犠牲酸化膜
を形成した。
象として、通常の半導体ウエーハに表面に１×１０11at
oms/cm2のＦｅをスピンコート法により付着させ、窒素
雰囲気中、１，０００℃、１時間のドライブイン処理
（条件Ａ）を行った。その後、酸素雰囲気中で、１，０
００℃、１６時間（条件Ｂ）の熱処理を行い犠牲酸化膜
を形成した。
【００３９】その後、前述した各条件（条件Ｂ，Ｄ，
Ｅ，Ｆ，Ｇ，Ｈ，Ｉ，Ｊ）によって形成した犠牲酸化膜
を除去し、前記各条件（条件Ａ〜Ｊ）の処理を施したＳ
ＯＩ半導体ウエーハ及び半導体ウエーハにショットキー
・ダイオードを形成し、ＤＬＴＳ法によってＳＯＩ半導
体ウエーハの活性層中に残存する電気的に活性なＦｅ濃
度及び通常の半導体ウエーハ表面近傍に存在する電気的
に活性なＦｅ濃度の測定を行った。
Ｅ，Ｆ，Ｇ，Ｈ，Ｉ，Ｊ）によって形成した犠牲酸化膜
を除去し、前記各条件（条件Ａ〜Ｊ）の処理を施したＳ
ＯＩ半導体ウエーハ及び半導体ウエーハにショットキー
・ダイオードを形成し、ＤＬＴＳ法によってＳＯＩ半導
体ウエーハの活性層中に残存する電気的に活性なＦｅ濃
度及び通常の半導体ウエーハ表面近傍に存在する電気的
に活性なＦｅ濃度の測定を行った。
【００４０】図２に示すように、ＤＬＴＳ法にて測定し
た結果、、窒素雰囲気中で、１，０００℃、１時間のド
ライブイン処理（条件Ａ）を行った通常の半導体ウエー
ハの表面近傍のＦｅ濃度は、約３×１０12atoms/cm3で
あった。前記ドライブイン処理した通常の半導体ウエー
ハに、酸素雰囲気中で、１，０００℃、１６時間の熱処
理（条件Ｂ）を行うと、半導体ウエーハ表面近傍のＦｅ
濃度は約１×１０12atoms/cm3程度となり、初期濃度の
約半分程度しか、Ｆｅ濃度は減少しなかった。
た結果、、窒素雰囲気中で、１，０００℃、１時間のド
ライブイン処理（条件Ａ）を行った通常の半導体ウエー
ハの表面近傍のＦｅ濃度は、約３×１０12atoms/cm3で
あった。前記ドライブイン処理した通常の半導体ウエー
ハに、酸素雰囲気中で、１，０００℃、１６時間の熱処
理（条件Ｂ）を行うと、半導体ウエーハ表面近傍のＦｅ
濃度は約１×１０12atoms/cm3程度となり、初期濃度の
約半分程度しか、Ｆｅ濃度は減少しなかった。
【００４１】一方、窒素雰囲気中、１，０００℃、１時
間のドライブイン処理（条件Ｃ）を行ったＳＯＩ半導体
ウエーハの活性層中のＦｅ濃度は、約１×１０14atoms/
cm3であった。その後、酸素雰囲気中、１，０００℃、
４時間（条件Ｈ）、８時間（条件Ｉ）、１６時間（条件
Ｊ）、又は、酸素雰囲気中、９００℃、１６時間（条件
Ｆ）の熱処理を行い、活性層表面に犠牲酸化膜を形成
し、更に、前記犠牲酸化膜除去し、ショットキー・ダイ
オードを形成した後の各ＳＯＩ半導体ウエーハの活性層
中のＦｅ濃度を測定すると、Ｆｅ濃度は大幅に減少し、
１×１０11atoms/cm3の検出限界以下のレベルまで減少
していた。検出限界レベル以下までＦｅ濃度が低減した
ときの犠牲酸化膜厚は、１６０ｎｍ以上であった。
間のドライブイン処理（条件Ｃ）を行ったＳＯＩ半導体
ウエーハの活性層中のＦｅ濃度は、約１×１０14atoms/
cm3であった。その後、酸素雰囲気中、１，０００℃、
４時間（条件Ｈ）、８時間（条件Ｉ）、１６時間（条件
Ｊ）、又は、酸素雰囲気中、９００℃、１６時間（条件
Ｆ）の熱処理を行い、活性層表面に犠牲酸化膜を形成
し、更に、前記犠牲酸化膜除去し、ショットキー・ダイ
オードを形成した後の各ＳＯＩ半導体ウエーハの活性層
中のＦｅ濃度を測定すると、Ｆｅ濃度は大幅に減少し、
１×１０11atoms/cm3の検出限界以下のレベルまで減少
していた。検出限界レベル以下までＦｅ濃度が低減した
ときの犠牲酸化膜厚は、１６０ｎｍ以上であった。
【００４２】また、窒素雰囲気中、１，０００℃、１６
時間（条件Ｄ）の熱処理を行った場合のＳＯＩ半導体ウ
エーハの活性層中のＦｅ濃度は、初期濃度の約１×１０
14atoms/cm3から僅かに減少している程度であり、窒素
雰囲気中においては、ゲッタリングが行われていないこ
とが確認できた。この場合のＦｅ濃度の減少は、活性層
中の重金属不純物（Ｆｅ）が、活性層と支持基板の間に
介在する絶縁酸化膜を通過して、支持基板に拡散したた
めと考えられる。
時間（条件Ｄ）の熱処理を行った場合のＳＯＩ半導体ウ
エーハの活性層中のＦｅ濃度は、初期濃度の約１×１０
14atoms/cm3から僅かに減少している程度であり、窒素
雰囲気中においては、ゲッタリングが行われていないこ
とが確認できた。この場合のＦｅ濃度の減少は、活性層
中の重金属不純物（Ｆｅ）が、活性層と支持基板の間に
介在する絶縁酸化膜を通過して、支持基板に拡散したた
めと考えられる。
【００４３】この結果から、酸素雰囲気中、９００℃以
上、所定時間の熱処理を行うことにより、活性層表面に
少なくとも１６０ｎｍ以上の犠牲酸化膜が形成されると
ともに前記犠牲酸化膜中に活性層中の重金属不純物がゲ
ッタリングされ、前記犠牲酸化膜を除去すると、ＳＯＩ
半導体ウエーハの活性層中に含まれていた１×１０14at
oms/cm3以上の重金属不純物が、デバイス形成時には、
１×１０11atoms/cm3以下に検出限界以下に低減される
ことが確認できた。
上、所定時間の熱処理を行うことにより、活性層表面に
少なくとも１６０ｎｍ以上の犠牲酸化膜が形成されると
ともに前記犠牲酸化膜中に活性層中の重金属不純物がゲ
ッタリングされ、前記犠牲酸化膜を除去すると、ＳＯＩ
半導体ウエーハの活性層中に含まれていた１×１０14at
oms/cm3以上の重金属不純物が、デバイス形成時には、
１×１０11atoms/cm3以下に検出限界以下に低減される
ことが確認できた。
【００４４】また、犠牲酸化膜を形成する熱処理は、酸
素雰囲気中で、１，０００℃、４時間の短時間処理、或
いは、酸素雰囲気中で、９００℃、１６時間の低温処理
を行い、１６０ｎｍ以上の犠牲酸化膜を形成することに
より、有効なゲッタリング効果を得ることができること
が確認でき、作業性の向上を図ることができる。
素雰囲気中で、１，０００℃、４時間の短時間処理、或
いは、酸素雰囲気中で、９００℃、１６時間の低温処理
を行い、１６０ｎｍ以上の犠牲酸化膜を形成することに
より、有効なゲッタリング効果を得ることができること
が確認でき、作業性の向上を図ることができる。
【００４５】尚、熱処理温度を８００℃とすると、有効
なゲッタリング効果が得られる１６０ｎｍ以上の犠牲酸
化膜を形成するまでに、長時間の酸化が必要となるた
め、熱処理温度は、９００℃以上であることが好まし
い。
なゲッタリング効果が得られる１６０ｎｍ以上の犠牲酸
化膜を形成するまでに、長時間の酸化が必要となるた
め、熱処理温度は、９００℃以上であることが好まし
い。
【００４６】このように、本発明の方法によれば、デバ
イス特性を大きく左右するゲート酸化膜の形成工程前
に、熱処理を施して活性層表面に犠牲酸化膜を形成し、
前記犠牲酸化膜に活性層中の重金属不純物をゲッタリン
グした後、前記犠牲酸化膜を除去することにより、活性
層領域に形成されるデバイス特性に影響を与えることな
く、支持側ウエーハにはゲッタリングされにくい重金属
不純物を前記犠牲酸化膜にゲッタリングすることがで
き、ＳＯＩ半導体ウエーハのデバイス特性を大きく向上
することができる。
イス特性を大きく左右するゲート酸化膜の形成工程前
に、熱処理を施して活性層表面に犠牲酸化膜を形成し、
前記犠牲酸化膜に活性層中の重金属不純物をゲッタリン
グした後、前記犠牲酸化膜を除去することにより、活性
層領域に形成されるデバイス特性に影響を与えることな
く、支持側ウエーハにはゲッタリングされにくい重金属
不純物を前記犠牲酸化膜にゲッタリングすることがで
き、ＳＯＩ半導体ウエーハのデバイス特性を大きく向上
することができる。
【００４７】
【発明の効果】以上説明したように、本発明によれば、
半導体デバイスを形成する前に、半導体基板に高温度の
熱処理を施し、活性層となる半導体ウエーハに犠牲酸化
膜を形成することにより、前記犠牲酸化膜に活性層中の
重金属不純物や欠陥等が容易に拡散し、従来の方法にお
いて支持側基板にゲッタリングさせるためには高温度、
長時間の熱処理が必要であったＦｅ等の重金属不純物
も、前記犠牲酸化膜中にゲッタリングすることができ
る。その後、前記犠牲酸化膜を取り除くことにより、活
性層中の重金属不純物の低減を図ることができる。
半導体デバイスを形成する前に、半導体基板に高温度の
熱処理を施し、活性層となる半導体ウエーハに犠牲酸化
膜を形成することにより、前記犠牲酸化膜に活性層中の
重金属不純物や欠陥等が容易に拡散し、従来の方法にお
いて支持側基板にゲッタリングさせるためには高温度、
長時間の熱処理が必要であったＦｅ等の重金属不純物
も、前記犠牲酸化膜中にゲッタリングすることができ
る。その後、前記犠牲酸化膜を取り除くことにより、活
性層中の重金属不純物の低減を図ることができる。
【００４８】また、本発明のように、デバイス特性に大
きな影響を与えるゲート酸化膜を形成する前にゲッタリ
ング層となる犠牲酸化膜を形成するとともに、前記犠牲
酸化膜に重金属不純物をゲッタリングし、前記犠牲酸化
膜を除去する工程とすれば、デバイス特性の安定性に影
響を与えることなく、活性層中に存在する重金属不純物
や欠陥をゲッタリングすることができる。また、高温
度、長時間の処理が必要なＦｅ等の重金属不純物であっ
ても、高いゲッタリング効果が得られ、ＳＯＩ半導体ウ
エーハのデバイス特性の向上を図ることができる。
きな影響を与えるゲート酸化膜を形成する前にゲッタリ
ング層となる犠牲酸化膜を形成するとともに、前記犠牲
酸化膜に重金属不純物をゲッタリングし、前記犠牲酸化
膜を除去する工程とすれば、デバイス特性の安定性に影
響を与えることなく、活性層中に存在する重金属不純物
や欠陥をゲッタリングすることができる。また、高温
度、長時間の処理が必要なＦｅ等の重金属不純物であっ
ても、高いゲッタリング効果が得られ、ＳＯＩ半導体ウ
エーハのデバイス特性の向上を図ることができる。
【００４９】また、前記犠牲酸化膜の形成工程におい
て、活性層となる半導体ウエーハの表面に少なくとも１
６０ｎｍ以上の犠牲酸化膜を形成すると、比較的低温度
の熱処理、或は、比較的短時間の熱処理によっても効果
的なゲッタリングを行うことができる。
て、活性層となる半導体ウエーハの表面に少なくとも１
６０ｎｍ以上の犠牲酸化膜を形成すると、比較的低温度
の熱処理、或は、比較的短時間の熱処理によっても効果
的なゲッタリングを行うことができる。
【００５０】このように、本発明の方法によれば、比較
的短時間かつ簡易な方法で効果的なゲッタリングを行う
ことができるため、デバイス形成に適した質の高い半導
体ウエーハを製造することができる。
的短時間かつ簡易な方法で効果的なゲッタリングを行う
ことができるため、デバイス形成に適した質の高い半導
体ウエーハを製造することができる。
【図１】（ａ）〜（ｃ）は本発明方法に係るＳＯＩ半導
体ウエーハの製造方法を示す断面図である。
体ウエーハの製造方法を示す断面図である。
【図２】本発明に係り、各条件の処理を行った半導体ウ
エーハの表面近傍及びＳＯＩ半導体ウエーハの活性層に
存在するＦｅ濃度をＤＬＴＳ法にて測定した結果を示す
図である。
エーハの表面近傍及びＳＯＩ半導体ウエーハの活性層に
存在するＦｅ濃度をＤＬＴＳ法にて測定した結果を示す
図である。
【図３】窒素雰囲気中、１，０００℃、１時間、ドライ
ブイン処理を行った半導体ウエーハの表面近傍及び各絶
縁酸化膜を有するＳＯＩ半導体ウエーハの活性層中に存
在するＦｅ濃度をＤＬＴＳ法にて測定した結果を示す図
である。
ブイン処理を行った半導体ウエーハの表面近傍及び各絶
縁酸化膜を有するＳＯＩ半導体ウエーハの活性層中に存
在するＦｅ濃度をＤＬＴＳ法にて測定した結果を示す図
である。
【図４】従来例に係り、ＳＯＩ半導体ウエーハのゲッタ
リング方法を説明する断面図である。
リング方法を説明する断面図である。
【図５】従来例に係り、他のＳＯＩ半導体ウエーハのゲ
ッタリング方法を説明する断面図である。
ッタリング方法を説明する断面図である。
１ ＳＯＩ半導体ウエーハ ２ 支持側ウエーハ ３ 絶縁酸化膜 ４ 活性層 ５ ｎ+不純物層 ６ ｐ+不純物層 ７ 犠牲酸化膜 ８ ゲート酸化膜 ９ ゲート電極 １０ 層間絶縁膜 １１ ＳＯＩ半導体ウエーハ １２ 支持側ウエーハ １３ 第２の絶縁酸化膜 １４ ゲッタリングシンク膜 １５ 第１の絶縁酸化膜 １６ 活性層 ２１ ＳＯＩ半導体ウエーハ ２２ 支持側ウエーハ ２３ 絶縁酸化膜 ２４ 活性層
Claims (2)
- 【請求項１】 活性層と支持側基板との間に、絶縁膜を
有するＳＯＩ半導体ウエーハの製造方法において、 デバイス形成工程前に、ＳＯＩ半導体ウエーハに酸素雰
囲気中で熱処理を施し、活性層の表面に所定厚さの犠牲
酸化膜を形成するとともに、前記犠牲酸化膜中に活性層
中の重金属不純物質や欠陥のゲッタリングを行う工程
と、 更に、前記犠牲酸化膜を除去する工程を備えたことを特
徴とするＳＯＩ半導体ウエーハの製造方法。 - 【請求項２】 前記犠牲酸化膜の形成工程において、活
性層となる半導体ウエーハの表面に少なくとも１６０ｎ
ｍ以上の犠牲酸化膜を形成することを特徴とする請求項
１記載のＳＯＩ半導体ウエーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22271197A JPH1167778A (ja) | 1997-08-19 | 1997-08-19 | Ｓｏｉ半導体ウエーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22271197A JPH1167778A (ja) | 1997-08-19 | 1997-08-19 | Ｓｏｉ半導体ウエーハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167778A true JPH1167778A (ja) | 1999-03-09 |
Family
ID=16786718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22271197A Pending JPH1167778A (ja) | 1997-08-19 | 1997-08-19 | Ｓｏｉ半導体ウエーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167778A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124116A (ja) * | 2007-10-22 | 2009-06-04 | Denso Corp | ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法 |
| JP2014508405A (ja) * | 2011-01-31 | 2014-04-03 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | Ｓｏｉ構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるｓｏｉ構造体 |
-
1997
- 1997-08-19 JP JP22271197A patent/JPH1167778A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124116A (ja) * | 2007-10-22 | 2009-06-04 | Denso Corp | ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法 |
| EP2207194A1 (en) * | 2007-10-22 | 2010-07-14 | Denso Corporation | SEMICONDUCTOR DEVICE OF SOI (Silicon on insulator) STRUCTURE, AND ITS MANUFACTURING METHOD |
| EP2207194A4 (en) * | 2007-10-22 | 2013-01-23 | Denso Corp | SOI STRUCTURE SEMICONDUCTOR DEVICE (Silicon on Insulator), AND METHOD FOR MANUFACTURING THE SAME |
| US8410573B2 (en) | 2007-10-22 | 2013-04-02 | Denso Corporation | SOI (silicon on insulator) structure semiconductor device and method of manufacturing the same |
| JP2014508405A (ja) * | 2011-01-31 | 2014-04-03 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | Ｓｏｉ構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるｓｏｉ構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298449A (en) | Semiconductor substrate having a silicon-on-insulator structure and method of fabricating the same | |
| US5478408A (en) | SOI substrate and manufacturing method therefor | |
| JPH0745800A (ja) | Ｓｏｉ基板 | |
| JP2002184960A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP3033655B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7981754B2 (en) | Manufacturing method of bonded SOI substrate and manufacturing method of semiconductor device | |
| US6670259B1 (en) | Inert atom implantation method for SOI gettering | |
| WO1999039380A1 (fr) | Substrat soi et procede de fabrication dudit substrat | |
| US7749861B2 (en) | Method for manufacturing SOI substrate and SOI substrate | |
| US7084459B2 (en) | SOI substrate | |
| JPH09326396A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH1167778A (ja) | Ｓｏｉ半導体ウエーハの製造方法 | |
| JPH08316443A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3452123B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3660469B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2000031439A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3452122B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2002343800A (ja) | シリコン半導体装置及びその製造方法 | |
| JPH1022289A (ja) | 半導体装置およびその製造方法 | |
| JP2007311672A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3382092B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3188810B2 (ja) | シリコンウェーハの製造方法 | |
| JPH06338604A (ja) | 半導体基板の製造方法 | |
| JP2001144273A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |