TW201250838A - Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods - Google Patents

Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods Download PDF

Info

Publication number
TW201250838A
TW201250838A TW101103124A TW101103124A TW201250838A TW 201250838 A TW201250838 A TW 201250838A TW 101103124 A TW101103124 A TW 101103124A TW 101103124 A TW101103124 A TW 101103124A TW 201250838 A TW201250838 A TW 201250838A
Authority
TW
Taiwan
Prior art keywords
layer
metal
sacrificial oxide
insulating layer
interface
Prior art date
Application number
TW101103124A
Other languages
English (en)
Inventor
Alexis Grabbe
Lawrence P Flannery
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Publication of TW201250838A publication Critical patent/TW201250838A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Description

201250838 六、發明說明： 【發明所屬之技術領域】 本發明之領域係關於用於生產絕緣層上石夕結構之方法 且更明確而言’係關於一種用於生產其裝置層中具有一減 少之金屬含量之絕緣層上矽結構之方法。本發明亦係關於 由此等方法生產之絕緣層上矽結構。 相關申請案之交叉參考 本申晴案主張於2011年1月31曰申請之美國臨時專利申 請案第61/437,993號之權利，該申請案係以引用之方式併 入本文中。 【先前技術】 絕緣層上矽結構（「S0I結構」，其在本文中亦可稱為 「SOI晶圓」或「S0I基板」）一般包含一處置晶圓、—矽 層（其亦被稱為「裝置層」）及介於該處置晶圓與該石夕層之 間之一介電層（諸如氧化物層）。與建立於塊狀矽晶圓上之 電晶體相比較，建立於S0I結構之頂部矽層内之電晶體可 更快地切換信號、在較低之電壓下運行且較不易遭受來自 背景宇宙射線粒子之信號雜訊之影響。各個電晶體係藉由 -完整之二氧切層而與其相鄰之電晶體隔離。此等電晶 體-般不發生「閂鎖」(latch_up)問題且相較建立於塊狀矽 晶圓上之電晶冑’可相隔得更近。在SOI結構上建立電路 則藉由允許使収緊密之電路設計、每個晶圓產生 晶片而增加生產率。 半導體晶圓中之金屈，亡；九& # 士 士 金屬5染物係有害，此係因為該污染物 161880.doc 201250838 可能導致所產生之積體電路良率損失。鑑於裝置愈趨小型 化、裝置之操作速廋更大且製造成本較低之趨勢，金屬污 染物已越來越成為一個關切點。金屬污染物可能於多個處 理步驟中引人半導體晶圓中，例如，日日日圓拋光、清潔、結 合強度增強熱處理、磊晶、氧化物剝❺、電漿活化、濕式 化學蝕刻、氣相化學蝕刻、高溫退火、離子植入、氧化及 此類處理步驟。藉由層轉移製作之s〇l晶圓對金屬污染物 敏感’此係因為該裝置層係薄且必須清潔三個表面。相對 於較厚之塊狀晶圓’表面污染物可以一更高之濃度擴散進 入該薄裝置層中。 市場上持續需要具有減小之金屬含量之半導體晶圓且 明確而言’需要其裝置層中之具有減小之金屬含量之絕緣 層上石夕結構。亦持續需要用於生產此等晶圓之方法。 【發明内容】 本發明之-態樣係針對-種用於減小—絕緣層上石夕結構 之金屬含量之方法1絕緣層上⑪結構包含—處置晶圓； 夕裝置層纟具有一刖表面；及介於該處置晶圓與該矽 裝置層之間之一介電層。該介電層與該矽裝置層形成該介 電層與該石夕裝置層之間之—界面。—犧牲氧化物層形成於 該石夕裝置層之該前表面上。該犧牲氧化物層及Μ裝置層 形成該犧牲氧化物層與該矽裝置層之間之一界面。將其上 具有一犧牲氧化物層之該絕緣層切結構加熱至足以使 在於該裝置層中之所有金屬沈激物溶解之一溫奸 分長之時間tl ’以允許金屬原子均勾地分散遍及該裝置 1618S0.doc 201250838 層。該溫度τ,小於允許該等金屬原子跨過該犧牲氧化物 層矽裝置層界面且進入該犧牲氧化物層中之一溫度。以 一平均冷卻速度R將該絕緣層上矽結構自溫度乃冷卻至使 仔在石夕中該等金屬原子實質上不可移動之一溫度丁2,以致 使金屬原子溶解至該犧牲氧化物層-矽裝置層界面及該矽 裝置層-介電層界面。該冷卻速度高至足以致使在冷卻期 °亥石夕裝置層中實質上不發生金屬沈殿。自該絕緣層上 夕、構移除该犧牲氧化物層及位於該犧牲氧化物層-矽裝 置層界面處之該等金屬中之一部分。 本發明之另一態樣係針對絕緣層上矽結構，其具有一處 曰曰圓 矽裝置層、介於該處置晶圓與該矽裝置層之間 之介電層及一犧牲氧化物層。該矽裝置層係於—第一表 面結合至該介電f且係於一第二表面結合至該犧牲氧化物 層’該第二表面形成—犧牲氧化物層-石夕裝置層界面。該 裝置層包含-第-類型之金屬原子且該第一類型之金屬原 子中之至少約5G。/。定位於該裝置層中，位於該界面處。 本發明之另一態樣係針對一種絕緣層上石夕結構，装且有 一處置晶圓；一石夕裝置層，其具有一前表面；及介^處 置晶圓與該石夕裝置層之間之一介電層。該介電層及該石夕裝 置層形成該介電層與該石夕裝置層之間之一界面。該絕緣層 上石夕結構藉由以下步驟而使該裝置層中之金屬 在該矽裝置層之該前表面上咸^. 面上形成—犧牲氧化物層，藉此該 犧牲氧化物層與該矽裝置層之間形成一界面。將其上 -犧牲氧化物層之該絕緣層上石夕結構加熱至足以使存:於 161880.doc 201250838 該裝置層中之所有金屬沈澱物溶解之一溫度丁丨達一充分長 之時間tl ’以允許金屬原子均句地分散遍及該裝置層。該 溫度凡小於使得該等金屬原子跨過該犧牲氧化物層·矽裝 置層界面且進入該犧牲氧化物層中之一溫度。以一平均冷 卻速度R將該絕緣層上矽結構自溫度Τι冷卻至使得在矽中 該等金屬原子實質上不可移動之一溫度A，以致使金屬原 子溶解至該犧牲氧化物層-矽裝置層界面及該矽裝置層-介 電層界面。該冷卻速度高至足以致使在冷卻期間該矽裝置 層中實質上不發生金屬沈殿m緣層切結構移除該 犧牲氧化物層及位於該犧牲氧化物層·矽裝置層界面處之 該等金属原子中之-部分1⑦裝置層包含—第—類型之 金屬’該金屬之量等於或低於在已減少該裝置層中之該量 之金屬之後在溫度T,下在矽中金屬之溶解限度。
【實施方式】 X 可對關於本發明之上述態樣中之特徵進行多 一步之特徵亦可併入本發明之上述態樣中。此 外特徵可個別或以任何組合存在。例如，
併入本發明之上述任何態樣中。
進行多種改良。進 中。此等改良及額 ’下文關於本發明 個地或以任何組合 絕緣層上矽結構之 ，在該絕緣層上矽 圖6中所示意性展 -特定金屬污染物 I61880.doc 201250838 (例如，鎳沈澱物）溶解之一溫度達—# ^ ^ ^ 兄刀長之時間，以允 :該專金屬原子均句地分散遍及該襄置層。在步驟S3中， 工:6玄s〇I結構之冷卻速度，以允許該等金屬原子遷移且 變得「釘紮」於該犧牲氧化物層與該裝置層之間之界面 處。在步驟〜中，藉由㈣而移除該犧牲氧化物層及位於 與該犧牲氧化物層之該界面處之金屬原子，以減小該裝置 層中之污染物之濃度。可在一或多個額外循環中重複該程 序’以進一步減小該裝置層中之金屬濃度。 熟悉此項技術者一般已知多層結構且明確而言，絕緣層 石夕結構及用於生產絕緣層上矽結構之方法（例如，參考 國專利第5风500號、第5,436，175號及第6,79〇,747 ，各個專利係出於相關及統一目的而以引用之方式併入 上 美 號 本文中）。在用於製作一個多層結構之一示例性製程中， 製備兩個分離之結構，沿一結合界面將該兩個結構結合在 起且接著沿不同於該結合界面且係藉由一植入技術形 成之一分離平面使該兩個結構分層（即，劈裂）^ 一結構一 般被稱為「處置」（handle)晶圓（或結構）且另一結構一般被 稱為「施體」（donor)晶圓（或結構）〇 在將該施體晶圓與該處置晶圓結合在一起之前，可於該 施體晶圓、該處置晶圓或二者之表面上沈積一介電層。關 於此’本文所述之該等S0I結構及用於製備該等S0I結構之 方法係在該施體晶圓上沈積或生長一介電層且使該處置晶 圓之該表面結合至該介電層之該表面。然而，應理解，作 為對在該施體晶圓上生長或沈積該介電層之替代或補充， I6I880.doc 201250838 可在該處置晶圓上生長或沈積該介電層且此等結構可無限 制地以多種配置中之任一者結合。不應將本文僅參考將該 介電層沈積於該處置晶圓上解讀為具有限制意義。 一般地’至少該施體晶圓且更一般地該施體晶圓及該處 置BB圓·一者係由单晶梦晶圓組成’但是應注意，亦可使用 其他開始結構作為多層結構及/或異質多層結構，此並不 脫離本發明之範疇。 該處置晶圓可自此項技術中通常用於製備多層結構之任 何材料獲得，諸如，妙、鍺、珅化鎵、石夕緒、氮化鎵、氮 化紹、填、石英、藍寶石及其組合。類似地，該施體晶圓 可包含諸如’矽、鍺、砷化鎵、矽鍺、氮化鎵、氮化鋁、 磷、石英、藍寶石及其組合。然而’ 一般地，根據本發明 之方法使用之該等處置晶圓及該等施體晶圓係單晶矽晶圓 且一般地為自根據習知之Czochralski(丘克拉斯基）晶體生 長方法而生長之單晶矽錠之單晶矽晶圓β因此，出於闡釋 之目的’下文之論述通常係指一特定類型之多層結構， 即’ SOI結構。關於此’應理解，根據本發明所使用之該 處置晶圓及/或該施體晶圓可具有適於熟悉此項技術者使 用之任何直徑’例如，200毫米、300毫米、大於300毫米 或甚至大於450毫米直徑晶圓。 參考圖1 ’ 一介電層15(例如，氧化矽層及/或氮化矽層） 係沈積於一施體晶圓12之一經拋光前表面上。可根據此項 技術中已知之任何技術塗敷該介電層1 5，諸如，熱氧化、 濕氧化、化學氣相沈積、熱氮化或此等技術之組合。一般 16l880.doc 201250838 而:，該介電層15生長至足以提供最終結構中所要之絕缘 性質之一實質均勻厚度。然而，-般地，該介電層具有: :厚度為至少約1奈米且小於約丨_〇奈米、小於約5_奈 未、小於約1〇00奈来、小於約500奈米、小於約150奈米、 J於約⑽不米或甚至小於約5G奈米。該介電層U可為適 合於- S⑴結構中使用之任何電絕緣材料，諸如，包括 ⑽、Si3N4 '氧化铭或氧化鎮之一材料。在一些實施例 中’該介電層15為Si02(即’該介電層係主要由叫組成， 且該介電層中存在雜質)。然而，應注意至,j，在一些情形 下’較佳的是替代性地使用炫點高於純淨s办之炫點 (即’高於約mot)之-材料來製成該介電層。此等材料 之實例為氮化矽（SisN4)、氧化鋁及氧化鎂。 離子（例如，氫原子、氣原子或氫原子與氛原子之組合） 植入於該施體晶圓之該前表面下方之一實質上均勻之指定 深度處，以界定一劈裂平面17。應注意，當植入離子之組 «時，可同時或依次地植入該等離子。可使用此項技術中 已知之方式達成離子植入。例如，可與美國專利第 6,790,747中所揭示之程序類似之程序達成此植入。植入參 數可包含，例如’植入離子之總劑量：在約2〇 keV至約 125 keV之總能量下，約每平方公分lxlO15至約5χ1016個離 子（例如’在2〇 keV之能量下，H2 +之劑量為2.4X1016個離 子/cm )。當使用離子之組合時，可據此在離子之組合之間 調整劑量（例如’可在36 keV之能量下，以ΙχΙΟ16個離子/ cm2之劑量植入He+之後，在48 keV之能量下，以5x10丨5個 161880.doc 201250838 離子/cm2之劑量植入h2+)。 當在沈積該介電層之前執行植入時，適於在低至足以防 止沿該施體晶圓t之平面17發生過早分離或劈裂（即，在 該晶圓結合製程步驟之前）之一溫度下執行後續之在該施 體晶圓上生長或沈積該介㈣。該分離或劈裂溫度受到經 植入物種、經植入劑量及經植入材料之綜合影響。然而， 一般地，可藉由維持一沈積或生長溫度低於約5〇〇t而避 免過發生早分離或劈裂。 現參考圖2，接著將該介電層15之該前表面結合至一處 置晶圓ίο之該前表面’以透過一親水鍵結（hydr〇_ie bonding)程序形成一結合之晶圓2〇。該介電層1 5與該處置 晶圓10可藉由將該等晶圓之該等表面㈣至含有氧氣或氮 氣之-電毁而結合在。在通常被稱為以活化之一程 序中’該等晶圓曝露至該電聚可改質該等表面之結構。該 等晶圓接著被μ合在-起且於該m間之結合界面a 處形成一結合部。 在結合之前，視需要，該介電層及該處置晶圓之該等名 面可經歷清潔及/或一短暫蝕刻、平坦化或電漿活化，^ 備製該等表面’以使用此項技術中已知之技術進行… 並不限於一特定之理論，一 。。 奴踩彳5忒SOI結構之該矽表3 之品質部分地取決於該等表面在結合之前之品質。此外， 該兩個表面在結合之前之品f將對所獲得之結合界面之； 質或強度產生直接影響。 因此，在一些情形下，介電層及/或處置晶圓可經 161880.doc •10· 201250838 列程序中之一或多者，以例如獲得一低表面粗糙度（例 如，在結合之前，粗糙度小於0 5奈米均方根（RMS)) ··⑴ 例如，藉由CMP(化學機械拋光）進行平坦化及/或（π)例 如，藉由/悬式化學清潔程序，諸如親水性表面製備程序 (例如’ RCA SC-1清潔程序，其中在65。〇下，該等表面接 觸含有之氫氧化胺、過氧化氫與水之比率為1:2:5〇之溶液 達約20分鐘，且隨後進行去離子化水清洗及乾燥）進行清 潔。視需要，該等表面中之一者或二者亦可在該濕式清潔 程序之後經歷電漿活化，或者使用電漿活化替代該濕式清 潔程序，以增強所達成之結合強度。電漿環境可包含（例 如）氧氣、胺、氬氣、氮氣、二硼烷或膦。 一般而s，可使用此項技術中已知之本質上任何技術達 成晶圓結合，只要所採用之用於達成該結合界面之形成之 能量足以確保該結合界面在後續之處理（即，藉由沿該施 體晶圓中之劈裂或分離平面丨7分離而進行層轉移）中保持 完整性即可。然而，一般地’晶圓結合之達成係藉由使該 介電層之該表面與該處置晶圓之表面在一減壓（例如，約 5〇 mT〇rr(毫托））且在室溫下接觸，且接著在_升高溫度 (例如，至少約20(TC、至少約3〇〇t、至少約·。c或甚至 至少約5〇〇t)下加熱達-充分長之時間(例如，至少約1〇秒 鐘、至少約1分鐘、至少約15分鐘、至少W小時或甚至至 少約3小時）。例如，該加熱可於約350。(：下發生達丨小時。 所付界面可具有之結合強度為大於約5〇〇 mj/m2、大於約 1〇〇〇 mj/m2、大於約15〇〇 mJ/m2或甚至大於約2〇〇〇 161880.doc 201250838 mJ/m。該升高之溫度可促使該施體晶圓與該處置晶圓之 相鄰表面之間形成共價鍵，因此強化該施體晶圓與該處置 曰曰圆之間之結合。在該經結合晶圓之加熱或退火之同時， 先前植入於該施體晶圓中之離子使該劈裂平面弱化。接著 該施體晶圓之一部分沿該劈裂平面自該經結合晶圓分離 (即’劈裂）以形成該SOI結構。 在該結合界面已經形成之後，所得之結合結構經歷足以 誘使沿該施體晶圓内之該分離或劈裂平面（圖3)斷裂之條 件。一般而言，可使用此項技術中已知之技術（諸如，熱 及/或機械誘發劈裂技術）達成此斷裂。然而，一般地藉 由在一惰性（例如，氬氣或氮氣）氛圍或環境條件下在至少 約200°C、至少約300°C、至少約400。(：、至少約500°c、至 少約60(TC、至少約70(TC或甚至至少約80(rC之—溫度（該 溫度可在例如自約200°C至約800°C或自約250。(：至約65(rc 之範圍内）下使該經結合結構退火達至少約1〇秒鐘至少 約1分鐘、至少約1 5分鐘、至少約1小時或甚至至少約3小 時而達成斷裂（且溫度越高，需要之退火時間越短，且反 之亦然）。 關於此，應注意，在替代性實施例中，可藉由機械力 (無論單獨地使用或作為對退火之增補）而誘發或達成此八 離。例如’該經結合之晶圓可放置於一固定裝置中，在1 固定裝置中，垂直於該經結合晶圓之相對之側而施加機械 力’以使該施體晶圆之一部分拉離該經結合之晶 〜日日圓。根據 一些方法’使用吸杯施加該機械力。藉由於該壁釗立 刀衣·十面處 161880.doc 12 201250838 於該經結合晶圓之邊緣採用一機械楔形件而開始該施體晶 圓之該部分之分離，以開始沿該劈裂平面之斷裂之傳播。 由該等吸杯施加之該機械力則將該施體晶圓之該部分拉離 該經結合之晶圓，因此形成一 SOI結構。 參考圖3 ’在（經結合之結構20)分離之後，形成兩個結 構30、31。由於沿該施體晶圓12中之該劈裂平面ι7(圖2)發 生該經結合結構2〇之分離，於是該施體晶圓之一部分仍為 該兩個結構之部分（即，該施體晶圓之一部分與該介電層 共同轉移）。結構30包括該施體晶圓之一部分。結構31係 絕緣層上矽結構且包含該處置晶圓16、該介電層15及一矽 層25 〇 所得SOI結構31包含一薄石夕層25(該施體晶圓之在劈裂之 後仍保留之該部分），其設置於該介電層15及該處置晶圓 1 0之頂邛該矽裝置層25之厚度一般小於約200奈米且其 朝著進-步小型化之趨勢使得發展具有厚度小於約⑽奈 米、小於約75奈米、小於約50奈米或甚至小於約1〇夺米 (例如’自約硤米至約200奈米、自約5〇奈米至約2〇〇奈米、 或自約1奈米至約10奈米）之一裝置層之結構。 -一 W\y1 有一粗糙表面，該粗糖表面可藉由額外之處理而變得光 滑。該結構31可經歷額外之處理，以產生其上具有針對裝 置製作所要之特徵之-㈣表面。此等特徵包含，例如 減小之表面粗縫度及/或減小之光點缺 石夕層之表面（劈裂表面）光滑且薄，可使用退火、化= I61880.doc -13- 201250838 抛光、局溫氣體蝕刻（即，磊晶光滑）之組合，或者在該經 劈裂表面上形成一犧牲氧化物層。可使用預磊晶光滑退火 ( )程序，其使3玄SOI晶圓在若干小時内經歷一升高溫 (約looot至約1200t)。升高溫藉由允許該矽之晶體結構 重新定向其中存在之錯位而癒合該SOI晶圓之該經劈裂表 面°或者’可在下述之金屬還原程序之後額外地執行處理 操作（例如，PESA及/或磊晶光滑）β 如上所述’在該S01結構之製作期間，該SOI結構3 1之多 種表面通常經清潔及/或拋光，以輔助結合該多種表面。 例如，在結合之前清潔該處置晶圓10之頂表面及該介電層 15之頂表面二者，且於劈裂之後拋光及清潔該矽層25之表 面此等清潔操作中之各者引入金屬污染物至該晶圓中。 金屬之漢度且明確而言’錄（該結構中之主要金屬污染物） 之濃度（即，該結構中之總濃度或「體積」濃度）可為至少 約lxio10個原子/cm3且在一些應用中可為至少約 個原子W或至少約lxl〇12個原子/cm3。一般地，該石夕裝 置層25中之局域化濃度高於塊體濃度，且裝置層金屬濃度 (且明確而言，鎳之濃度）為至少約1χ1〇10個原子ay、至 少約lxl〇i2個原子/cm3或至少約1χ1〇14個原子(例如， 至 >、、々1M0個原子/cm3至至少約1χΐ〇16個原子仏出3)。 亦可存在除了鎳之外之其他金屬污染物，諸如，銅及/或 鈷。關於此’本發明之方法尤其適用於移除鎳，相對於其 他金屬（諸如，銅賤），錄存在於該㈣置層25中可造成 更嚴重之問題。 161880.doc 201250838 在該金屬減少程序之一第一步驟Sl中且如圖4中所示， 在。亥矽裝置層25之該前表面上形成一犧牲氧化物層4〇。該 犧牲氧化物層40可為將該結構曝露至環境空氣之後形成之 一自然氧化物層。此等自然、氧化物層之厚度可為自約5 A 至約15 A ^例如，一自然氧化物層之厚度可為約ι〇 A且一 般為約8 A(即，厚度為約0.8奈米）β或者，可藉由在一含 氧氛圍中加熱該晶圓而形成犧牲氧化物層4〇。在若干實施 例中，添加小量氧氣至在下文將描述之步驟S2於其中加熱 該soi結構之氛圍中(即’步驟8]與82係於相同之裝置⑼ 如，爐）中發生且可同時發生）。該氧化物層之厚度非為關 鍵且任何厚度均適合。關於此，在該石夕裝置層之表面上該 犧牲氧化物層無需連續，然而，較佳的是，該犧牲氧化物 層覆蓋區中之任何間隙小於該裝置層厚度。 可就該SOI結構内之若干界面來描述本發明之用於減少 該SOI結構之金屬含量之方法。如圖4中所示，含有該犧牲 氧化物層之結構具有形成於該犧牲氧化物層4 0與該矽裝置 層25之間之一第一界面44。一第二界面48形成於該裝置層 25與該介電層15(例如’氧化梦層）之間，且一第三界面^ 形成於該介電層1 5與該處置晶圓丨〇之間。 在形成該犧牲氧化物層40之後，在該金屬減少程序之步 驟S2中冑該絕緣層上石夕結構加熱至一溫度&。應選擇使 溫度ΤΊ高至足以允許該裝置層中之本質上所有金屬原子 (例如’或-特定類型之至少本質上所有金屬原子(諸如， 鎳原子))冷解(即’自該裝置層中之金屬凝聚物解離）。溫 I6l880.doc 201250838 又1應不超過使經溶解金屬原子跨過犧牲氧化物層-妙裝 置層界面44且進入該犧牲氧化物層4〇中之溫度。藉由維持 溫度Tl低於此等溫度’該裝置層40中之金屬（例如，鎳）原 子在接觸4犧牲氧化物層界面-裝置層44或接觸裝置層-介 電層界面48時變得「釘紮」。已經發現，在高於該裝置層 中之金屬之溶解溫度之溫度下，溶解之金屬原子在多種裝 置層-氧化物界面處之化學勢低於針對塊體内之化學勢， 此造成該等金屬原子變得「釘紮」或「陷獲」（trap)於各 自之界面處。然而，若該等結構之該溫度丁丨超過一臨界 值，則金屬原子可能跨過該多種氧化物界面◊此可能造成 問題，此係因為來自該801晶圓塊體之金屬接著可能跨過 該介電層且進入該矽裝置層中。此外，已經擴散進入氧化 物中之金屬可能溶解至該氧化物中但是並不遷移至該表 面，其可導致程序需要更高之溫度、更長之時間，但產量 卻較低。此外，使金屬原子跨過氧化物表面之溫度可能造 成一工程塊體微缺陷密度分佈（例如，氧沈澱物或氧核）改 變。因此，較佳的是，溫度Tl比使得該金屬完全地溶解於 該裝置層25中之溫度咼出不超過25 〇C。在其他實施例中， 溫度Τ!比使得該金屬完全地溶解於該裝置層25中之該溫度 咼出不超過約20C、不超過約i5°C、不超過約1〇。〇或甚至 不超過5°C。 如上所述，選擇溫度T!.使得希望待自該結構移除之本質 上所有特定金屬溶解於該矽層中。可基於經驗而判定溫度 丁丨。例如，可使用針對希望減少其濃度之特定金屬之一基 161880.doc -16 - 201250838 於經驗資料之溶解度函數來判定溫度Τι β在㈣裝置層中 存在鎳之情形下，鎳及矽之溶解度（外推至低溫）已在aw 年發表的科學文摘資料庫（INSPEC)之工程管理資訊系統 (EMIS)之資料綜述（Data ^¥丨^3)第4期第頁之「矽之 性質」（Properties 〇f Silicon)中報告，表達如下： =1.5-1024 exp〔」·6
⑴ 其"Ni]Si表達為原子每立方公分之原子數目⑷刪/ ⑽3) ’ T為開氏（Kelvin)溫度且Kb為波爾兹曼咖加叫 常數（8.617χ10·5 eV/K)。圖5中以圖表展示此函數。如自圖 5可看出’在高於76〇。〖（高於約·。c)之溫度下，錦看似完 全溶解。因此’在本發明之希望移_之實施例中，溫度 L可為至少約490t，至少約5〇〇t或至少約51〇它。 該晶圓應維持於高至足以使本質上所有之特定金屬溶解 但低於使金屬原子跨過氧化物界面44、48之溫度之一溫度 Τι達-充分長之時間tl ’以允許金屬原子實質上均勻地分 散遍及該裝置層。藉由允許該等金屬原子均勻地分散，該 等原子在冷卻期間再組合且形成金屬沈澱物之機會較小。 關於此，4 了本發明之目的’當金屬原子之平均轴向擴散 距離（即’金屬原子行進朝向該犧牲氧化物層_♦裝置層界 面44或該裝置層-介電層界面48之平均距離)大於該裝置層 ^度許多倍（例如，至少約⑽倍）時，該等金屬原子係「均 :地分散」於該石夕層中。在一些實施例中，金屬原子之該 十均軸向擴散距離係該石夕裝置層厚度之至少約5〇〇倍或係 161880.doc 17 201250838 β玄矽裝置層厚度之至少約1000倍、係該裝置層厚度之至少 約2500倍或甚至至少約5〇〇〇倍（例如，係該裝置層厚度之 自約500倍至10000倍或自約2500倍至10000倍）。金屬原子 在該裝置層中之分散亦可藉由使用破壞性測試而觀察，該 破壞性測試涉及到多個熱循環、沈澱及蝕刻以清除沈澱 物。 關於此，金屬原子之該平均軸向擴散距離可自基於經驗 判定之擴散率函數且藉由下文之關於擴散率及至平均軸向 擴散距離d之停置時間之方程式而判定。 對於該矽裝置層中之鎳金屬，擴散率0已在1988年發表的 科：文摘資料庫(INSPEC)之工程管理資訊系統(刪)之資 料綜述（Data Reviews)第4期第424頁之「矽之性質」 (Properties of Silicon)中報告，表達如下： D(Ni)st = 2 · 10'J exp^- 〇A7eV^ ⑺ 其中D(Ni)Si表達為每秒之面積（em2/sec)，τ為開氏溫度且 κΒ為波爾兹曼常數（8·617χ10·5 eV/K)。對於該#置層中 之錦原子，適於進行退火之—溫度為自例。c至約5饥， 進行之退火時間可為至少約15分鐘（在大約則t之一溫度 下，對應於約0.79之平均軸向擴散距離(其為典型裝置層之 厚度之至少侧倍））或甚至可進行短至㈣分鐘或更有甚 者約5分鐘或甚至短至丨分鐘之退火。 161880.doc *18- 201250838 關於此，應進一步理解，為了本發明之目的，溫度几無 需為在時段tl内該SOI結構所維持之一單一溫度。更確切 地說’該晶圓可維持於允許本質上所有之該特定金屬溶解 但是低於使得金屬原子跨過該等氧化物表面44、48之一溫 度範圍内達一足夠長之時段q，以允許金屬原子實質上均 勻地分散遍及該裝置層。 在時段t丨之後，在步驟§3中，使該晶圓自溫度T|以一平 均冷卻速度R冷卻至一溫度丁2，溫度丁2係使在矽中該等金 屬原子實質上不可移動之溫度。該冷卻速度R充分高，使 得在冷卻期間該矽裝置層中實質上不發生金屬沈澱。當晶 圓冷卻時，該裝置層中之該等金屬原子尋找其最低化學 勢，已經發現’該最低化學勢發生於該等氧化物界面44、 48處。若該晶圓冷卻得太慢，則該等金屬可能成核且組合 成沈澱物。因此，該冷卻速度尺經控制足夠快速，以促使 在冷卻期間，該矽裝置層中實質上不發生沈澱。合適的 是，該矽晶圓之該冷卻速度可維持於至少約〇 3C>c/min，或 在其他實施例中，至少約^/秒、至少約5t/min、至少約 30°C/min、至少約6(TC/min或至少約1〇〇。〇/111丨11(例如，自約 〇.3°C/min至約 5000〇C/min、自約 〇.3〇c/min至約 1〇〇〇ec/min 或自約 l°C/min至約 50(TC/min)。 為了本發明之目的，使在矽中金屬原子實質上不可移動 之溫度係使所關注之金屬之80%在矽中保持未溶解之溫 度。如自圖5可見，在約715〇K(約44〇。〇(即，溫度Τ2係約 440 C或更低）之溫度下，在矽中鎳實質上不可移動。在其 161880.doc -19- 201250838 他實施例中，溫度A係約425eC或更低、約40CTC或更低或 約300°C或更低。應注意，可在相同之環境及包含相對於 矽及氧化矽原子呈惰性之氣體之合適環境中執行步驟1及 S3。在一些實施例中，環境包括一量之氧氣，以如上所述 在步驟S,中在該SOI結構之該表面上生長一犧牲氧化物 層0 除了控制該冷卻速度使得在冷卻期間該矽裝置層中實質 上不發生金屬沈澱之外，該冷卻速度亦應高至足以使得在 冷卻期間，跨晶圓之溫度梯度使該犧牲氧化物層-矽裝置 層界面44處之溫度超過該矽裝置層_介電層界面判處之溫 度。此梯度允許相較於該矽裝置層_介電層界面48，將有 更多之金屬遷移且釘紮於該犧牲氧化物層_矽裝置層界面 44處，此係因為該矽裝置層_介電層界面48處之金屬比該 犧牲氧化物層-矽裝置層界面44處之金屬可在一更長之時 段内移動。如上所述，合適之冷卻速度包含至少約 〇.3°C/sec或甚至至少約5°C/sec。 圖6不意性地展不在本發明之步驟及L _之金屬之移 動。圖6示意性地展示一S0I晶圓31，該晶圓31之表面上具 有一犧牲氧化物層40。圖展示在介電層15内，晶圓之溫度 分佈隨時間變化。在步驟I之前，該裝置層25包含若干種 金屬沈澱物53(例如，鎳沈澱物）^在步驟Sz期間加熱之 後，該等沈澱物ί容解且金屬原、+變得均句土也分散遍及該石夕 裝置層25。在步驟Ss之冷卻期間，該等金屬原子遷移至其 最低化學勢（存在於氧化物界面44、48處），較佳的是，相 161880.doc •20· 201250838 較於/、η電層15之該界面48，將有較大量之金屬原子遷移 至與自然氧化物層4〇之該界面44。關於此，步驟Sl、心及 S3產生具有一犧牲氧化物層及一裝置層之一 SOI結構，該 裝置層包括第一類型之金屬原子（例如，鎳原子），其中該 第一類型之該等金屬原子中之至少約5〇%定位於該裝置層 中，位於形成於該犧牲氧化物層4〇與該裝置層25之間之該 界面44處。在一些實施例中，該第一類型之該等金屬原子 中之至少約55%、至少約60%或甚至至少約70%定位於該 界面44處。應注意，用於本文㈣，金屬原子係藉由下列 任一方式而定位「於該界面44」處：⑴使該裝置層乃與該 犧牲氧化物層40接觸；或（ii)位於該裝置層25内，與該界 面44相距一距離，該距離充分小，使得在移除該犧牲氧化 物層之S ’該等原？可藉由習知之清潔程序而觸及（即， 可藉由此等程序移除 在該金屬減少程序之步驟％中，移除該犧牲氧化物層4〇 及位於與該犧牲氧化物層4〇之該界面44處之該等金屬原 子。可藉由使該SOI結構與一蝕刻溶液接觸而移除該犧牲 氧化物層40及金屬原子。可使用熟悉此項技術者已知之用 於半導體清潔之任何合適之㈣溶液，包含sci(NH4〇_ H202之混合物)及耶清潔浴。一般而言，於熟悉此項技術 者判疋適於移該除犧牲氧化物層之條件下施用該等溶液。 該SOI結構之該表面可藉由使該s〇I結構浸入（或至少部分 地浸入卜#刻劑浴而與該㈣劑接觸或者可藉由使該表 面與一敍刻氣體（例如’ HF触刻氣體）接觸而選擇性地钱刻 16I880.doc -21 - 201250838 該表面。在不脫離本發.明之範鳴之情形下，可使用分批浸 入（清潔台）蝕刻且亦可使用旋塗蝕刻技術。 在一些特定實施例中，該溶液為可選擇性地包含一量之 出〇2之一 HF水溶液。該溶液中之HF之濃度（重量比）可為 小於約50%，且在其他實施例中，小於約25%、小於約 10%、小於約5。/。或小於約2°/。（例如，自約〇 5%至約50%或 自約0.5%至約10%广該HF溶液可包含一或多種組分，諸 如，錯合配體或表面活性劑；然而，在某些實施例中，該 蝕刻劑主要由水及HF組成》該蝕刻劑亦可為與該結構之該 表面接觸的一種氣體。適合之氣體包含HF氣體，其可稀釋 於一載氣（諸如，氫氣、氬氣或氮氣）中β 該蝕刻劑與該矽層接觸之持續時間可根據該蝕刻劑之腐 蝕性、該蝕刻劑之濃度及在曝露且移除陷獲於該裝置層_ 犧牲氧化物層界面處之該等金屬原子之前必須移除之氧化 物之厚度而變化。對於小於約i奈米之氧化物厚度，習知 上使用之SCI或HF浴一般可使用時間標度（不超過“分鐘 且-般小於5分鐘）。-般而言，如本發明之領域中之習知 情形，sci處理之後進行清洗及酸處理（即，sc2清潔），以 移除藉由sen清潔而沈積於該表面上之金屬。處理條件係 熟悉此項技術者所熟知，且在不脫離本發明之範疇之美楚、 上，可使用化學浴及處理時間之任何組合來移除表面二 物及釘紮於該表面氧化物之緊鄰下方之金屬原子。 本發明之步驟s4導致移除該界面44處之金屬原子 小該矽裝置層中之總金屬含量。例如， 减 4裝置層之總金屬 I6i880.doc •22- 201250838 含量可減小至在溫度τ,下在矽中所關注之金屬之溶解度限 度或甚至低於此溶解度限度。 為了進一步減小該矽裝置層中之金屬含量，步领 S2、S3及S4可在一或多個額外循環（例如，約2個循環或更 多之約3個循環或更多之約5個循環或5個以上循環）中重 複。 實例 實例1 :經預先磊晶層光滑退火（PESA)但並未藉由氣通银 刻而光滑（磊晶光滑）之SOI晶圓中之與金屬相關之缺陷之 減少 測試具有Secco細枝狀霾（即’由於細小的錄沈殿物造成 之極其分散之可見光）且在其表面處具有一自然氧化物層 之8個SOI晶圓。該等SOI晶圓已經在1125°C下結合、劈裂 及退火（即’預磊晶層光滑退火（PESA))但未經高溫氣體餘 刻（即’磊晶光滑）。將四個晶圓用作一個對照物且剩餘之 四個晶圓在一垂直爐（A412，ASM(荷蘭））中加熱至500t達 1 5分鐘，且存在不足以生長明顯之氧化物（<3人）之小量氧 氣。圖7中圖解晶圓之溫度分佈，其中展示針對爐之多個 槳狀區之溫度。斜降冷卻速度為約1 _8。〇 /min。 接著藉由使用HF溶液蝕刻在500t下退火之兩個晶圓達8 分鐘且藉由HF/H2〇2溶液蝕刻另外兩個晶圓達8分鐘。在使 用時，HF之濃度為約0.5重量百分比，且h2〇2之濃度為約 2.5重量百分比。接著所有之晶圓在包括兩個步驟之一蝕 刻程序中接受磊晶光滑（E3000 EPI反應器，ASM(荷蘭））， 161880.doc 23· 201250838 在《亥㈣i程序中’肖等晶圓於—設定時段内加熱至η 〇代 且使該等晶圓在氫氣環境中與約G 7體積百分比沉丨接觸而 冷卻至1000。。。藉由使用一修飾蝕刻突顯金屬沈澱物來測 量缺陷。該修飾蝕刻包含一標準之Secc〇蝕刻，以蝕穿至 任何金屬沈澱物，且接著用HF進行蝕刻’以底切該Secc〇 蝕刻於此產生至BOX層之一路徑之任何區域令之埋藏氧化 物層。可藉由Kodak強光偵測所得凹坑。在兩個不同之階 段（下文之測試「a」及「b」）中測量每個晶圓之缺陷。 表1中展示測試結果。「是否存在缺陷」攔展示強光評估 之結果。標注為「延伸度」之欄指示自晶圓之邊緣延伸朝 向中心之細枝狀霾之距離。在晶圓之視野中，存在細枝狀 霾之一區被選定計入缺陷。針對晶圓選擇未觀察到缺陷之 一隨機視野。選擇顯微鏡物鏡，使得該等缺陷可得以正確 計數。每個階段僅使用一個視野。在「缺陷計數」欄展示 針對各個視野所測量之總缺陷數目，且在「缺陷密度」攔 中展示每平方公分存在之缺陷之數目。 晶回 金屬減少處理 触刻 存在缺陷？ 延伸度 (毫米） 物鏡 缺陷計數 缺陷密度 (缺陷數/cm2) la 500°C，15分鐘 HF 無 #不適用 1-5χ 0 0 lb 500°C，15分鐘 HF 無 #不適用 1-5χ 0 0 2a 500°C · 15分鐘 hf+h2o2 無 #不適用 1-5χ 0 0 2b 500°C i 15分鐘 hf+h202 無 #不適用 1·5χ 0 0 3a 500°C，丨5分鐘 HF 無 #不適用 1-5χ 0 0 3b 500°C，丨5分鐘 HF 無 #不適用 1-5χ 0 0 4a 500°C，15分鐘 hf+h2o2 無 #不適用 1-5χ 0 0 4b 500°C，15分錄 HF+H2O2 無 #不適用 1·5χ 0 0 5a 無 HF 細枝狀δ 30 2-20χ 7 1892 161880.doc •24· 201250838
在加熱至500 C達1 5分鐘之SOI晶圓及根據實例i處理 之控制晶圓中之缺陷量 據k所有之缺陷係由鎳之行為及用於處理配方中之熱配 方造成。如可自表丨看出，5〇〇t之熱處理並不導致可偵測 到缺陷。 實例2 .製程中§〇1晶圓中之與金屬相關缺陷之減少 根據實例1之程序加熱（在50(TC下，以1.8°C/min之斜降 速度進行15分鐘）具有Secco細枝狀霾之四個製程中s〇I晶 圓（即，已經如實例丨中處理且接著透過一最終清潔處理且 經歷可適用之檢驗（粒子、平坦度及層厚度檢驗由於此 等日曰圓先刖已經被剝除該自然氧化物層，於退火期間由於 在加熱期間存在之氧氣之部分壓力而形成該犧牲氧化物 層。各個晶圓係選自一批次之晶圓，該批次之晶圓係根據 該批次晶圓中之一個晶圓包含Secc〇細枝狀霾之程度而分 類成四個缺陷類別中之—類別。選自各個批次之一第二晶 圓亦係用作一對照物（4個控制晶圓）。在500。(：熱處理之 後’該等經熱處理之晶圓與該等控制晶圓組合且所有之晶 圓接受一 HF清潔、最終清潔（SCI及SC2清潔）及在一粒子 檢驗工具（SP207，KLA-Tecor(加州苗必達市））上進行之最 161880.doc •25· 201250838 終檢驗。接著所有八個晶圓接受根據實 之Secco測試，且測試結果展示於表2中 之晶圓在晶圓邊緣附近具有兩個「熱點_ 1中所述之程序 在批次3中測試 161880.doc 26- 201250838
(JS3/福銎哉) -ISU3Q 0 0 0·°寸 3 卜93 ooi寸 0-ε 5m ss 1£卜6 0多 -¾
OOIS 0 0 Δ- 91 9寸3 6- LL9 ε- 9ε 卜63 ειε 90£ 0 着 x'1 x'1 x'1 x-l x'1 χ·1 X' x'1 xo-e: X' κ·ι x'1 X' x'1 x'1 x'1 X' X' x'1 κ·1 (来椒)靶拿？ί K^±
EfF± oe oe ee 寸 C®T^ K?F± c^4: K^±: 阳ffw
E^K ί$ 镨盔龙1 s s^l s
SSI $ 却-φ 寸 sii 七靶奪放* 8^龙4^麵 -^拿涑。«^^J-ir_ 七趔-"* «-ΪΙ,^Ϊ «盔龙1^輞 $ 七刼-涉**^^1^* 七刼奪？«荽^-靶侧 0ίι^¥ ϊ
dH
JH
.JH Ϊ s
JH
dH
dH
JH ϊ
JH
dH
JH
JH
JH
iH
JH
dH ϊ 碟 % f ^ pi pi ρ00ς
PI ροος p00s poos 槊令-* ροος ^"-固吨 - <u °z we °e pe nl7 q^ 3寸 ra9 € qz. B00 q00 161880.doc -27- 201250838 如自表2可見，5 00°C熱處理並未導致可偵測到任何缺 陷。 實例3:比較500°C熱處理之前與500°C熱處理之後 使來自1 6批不同批次晶圓中先前被剝除氧化物之16個晶 圓經歷預磊晶層光滑退火，但並不經歷磊晶光滑。該等晶 圓經歷實例1之500°C熱處理、經剝除氧化物且經歷磊晶光 滑及其他製程中處理（例如，最終清潔且經歷可適用檢 驗）。接著針對缺陷分析該等晶圓。為進行比較，亦在 500°C熱處理之前針對缺陷分析相同批次之若干晶圓（預磊 晶光滑）。 500°C熱處理之前 500°C熱處理之後 晶圓 批次 延伸度 (毫米） 物鏡 缺陷 計數 缺陷密 度(缺陷 數/cm2) 延伸度 (毫米） 物鏡 缺陷 計數 缺陷密度 (缺陷數/ cm2) la 27 l-5x 6 100 不適用 l-5x 0 0 lb 24 2·20χ 3 811 不適用 1·5χ 0 0 2a 39 2-20χ 96 25949 3 2-20χ 41 11082 2b 42 2-20χ 103 27841 6 2-20χ 98 26490 3a 不適用 1-5χ 0 0 3b 不適用 Ι-5χ 0 0 4a 4 1_5χ 375 6250 4b 9 】-5χ 769 12818 5a 30 2-20χ 4 1081 不適用 1-5χ 0 0 5b 36 2-20χ 2 541 不適用 1-5χ 0 0 6a 27 2-20χ 5 1352 不適用 1-5χ 0 0 6b 33 2-20χ 3 811 不適用 1·5χ 0 0 7a 39 2·20χ 60 16218 2 1-5χ 18 300 7b 27 2-20χ 74 20002 2 1-5χ 19 317 8a 27 2-20χ 28 7569 3 1-5χ 13 217 -28- 161880.doc 201250838 8b 30 2-20x 91 24598 4 1-5χ 317 5284 9a 24 2·20χ 91 24598 60 ]-5χ 2404 40069 9b 24 2-20x 159 42978 2 1·5χ 23 383 10a 30 2·20χ 12 3244 不適用 1-5χ 〇 〇 10b 33 2·20χ 42 11353 不適用 l-5x 〇 〇 11a 24 2-20x 2 541 不適用 1-5χ 〇 〇 lib 21 2·20χ 7 1892 不適用 1-5χ 〇 〇 12a 18 2-20χ 2 541 不適用 1-5χ 〇 〇 12b 12 1-5χ 5 83 不適用 1-5χ 〇 〇 13a 不適用 ]-5χ 0 〇 13b 9 2-20χ 50 13515 14a 不適用 1·5χ 〇 〇 14b 3 2-20χ 8 2162 15a 不適用 1-5χ 0 〇 I5b 8 2-20χ 13 3514 16a 9 2-20χ 77 20813 16b —---- 15 2-20χ 272 73523 表3 .根據實例3處理之在加熱至5〇〇。〇達μ分鐘之前及之 後SOI晶圓中之缺陷量 如自表3可看出’ 500°C熱處理使得與鎳相關之缺陷大幅 度減少。 實例4:對多循環金屬減少程序之分析 如實例1中，自四批次晶圓中選擇四個SOI晶圓且使該等 晶圓在15分鐘内接受500°C之熱處理且接著移除該犧牲氧 化物層。接著在^第二循環中重複熱處理及氧化物移除。 在第一熱處理之前、第一熱處理之後及第二熱處理之後判 定缺陷密度。下表4展示缺陷密度。 161880.doc •29· 201250838 缺陷密度(缺陷 i 數/cm2) 60278 Ο ο 15678 〇 1467 1867 第二500°C熱處理之名 缺陷 計數 <N <N ο ο 00 V-> 〇 o 00 00 rj 物鏡 2·20χ I 1 2-20x in 1 «Μ X in l-5x 延伸度 (毫米） #不適用 #不適用 v〇 卜 #不適用 \〇 第一 500°C熱處理之後 缺陷密度 (缺陷數/ cm2) 11082 26490 6250 12818 217 5284 20813 73523 缺陷 計數 - 375 769 317 272 物鏡 2-20χ 2-20x X l-5x l-5x l-5x 2-20x 2-20x 延伸度 (毫米） ro Ό 寸 os ΓΛ 〇\ 500°C熱處理之前 缺陷密度 (缺陷數/ cm2) 25949 27841 7569 24598 缺陷 計數 s d〇 <N 5； 物鏡 2-20x 2-20χ 2-20x 2-20x 延伸度 (毫米） Os ΛΛ 晶圓 CO X) cs <N <N 5 $ -30- 袭 吨 IOS 趣 w €30054 浓e^w^feW 韧呦接 3。009婵：寸< I6I880.doc 201250838 如自表4可見，第二外擴散使得進一步減少若干晶圓中 存在之缺陷。 在介紹本發明或其較佳實施例之元件時，冠詞「一」、 個」及「该」意在意指存在一或多個該元件。術語 包括」「包含」及「具有」意在包含性且意指可存在除 了所列舉之元件之外之額外元件。 在不脫離本發明之料之㈣上可對上述之裝置及方法
做出多種變化，因此，卜令p、+.士一 A 上文描述中包含且附圖中展示之所 有主題物應被解讀為闡釋性且並不具有限制意義。 【圖式簡單說明】 圖1係其上設置有一介電層之一施體晶圓之一截面圖； 圖2係該施體晶圓及該介電層經結合至一處置晶圓之情 形下之一截面圖； 圖3係在劈裂平面處劈裂該施體晶圓之後該結構之 一截面圖； 圖4係其上ά置有-犧牲氧化物層之一 s〇i結構 圖5係繪不在梦中鎳之溶解度隨溫度變化之一圖表； 圖6係SOI結構之一不意圖，該圖展示該石夕裝置層中之 金屬原子之遷移；及 圖係展不在根據實例i之處理期間，該晶圓之溫度分 之一圖表。 【主要元件符號說明】 處置晶圓 施體晶圓 10 12 161880.doc •31 201250838 15 介電層 17 劈裂平面 18 結合界面 20 經結合晶圓 25 矽層 30 結構 31 結構 40 犧牲氧化物層 44 第一界面 48 第二界面 52 第三界面 53 金屬沈澱物 161880.doc -32-

Claims (1)

  1. 201250838 七、申請專利範圍： 1. 一種用於減少一絕緣層上矽結構之金屬含量之方法，該 絕緣層上石夕結構包括：一處置晶圓；一 夕裝置層，其具 有一前表面；及介於該處置晶圓與該矽裝置層之間之一 介電層，該介電層及該矽裝置層形成該介電層與該石夕裝 置層之間之一界面，該方法包括： 在該矽裝置層之該前表面上形成一犧牲氧化物層，該 犧牲氧化物層及該矽裝置層形成該犧牲氧化物層與該石夕 裝置層之間之一界面； 將其上具有一犧牲氧化物層之該絕緣層上矽結構加熱 至足以使存在於該裝置層中之所有金屬沈澱物溶解之一 溫度几達足夠長之時間，以允許金屬原子均勻地分散 遍及該裳置層’其中該溫度Tl小於使得該等金屬原子跨 過該犧牲氧化物層-矽裝置層界面且進入該犧牲氧化物層 中之一溫度； 、平句冷卻速度R將該絕緣層上發結構自溫度τ,冷 卻至使得切中該等金屬原子實質上不可移動之-溫度 2 X致使金屬原子溶解至該犧牲氧化物層_石夕裝置層界 面及該石夕裝置層-介電層界面，該冷卻速度高至足以致使 在冷部期間该石夕裝置層中實質上不發生金屬沈殺；及 z S緣層上⑦結構移除該犧牲氧化物層及位於該犧 牲氧化物層-發裝罟 置層界面處之該等金屬原子令之一部 分0 2.如凊求項1之方法，甘ώ 八中该絕緣層上矽結構經加熱達一 I61880.doc 201250838 届以允許該等金屬原子之平均橫向擴散距離超 過違裝置層之厚度β 3.如請求項2之也 . 充八時、，、中該絕緣層切結構經加熱達一 裝詈 W允㈣等金屬原子之橫向擴散距離超㈣ 裝置層之該厚度至少約1〇〇倍。 如請求項2夕·*、·《· ^ , ’其中該絕緣層上矽結構經加熱達- 許該等金屬原子之橫向擴散距離超過該 裝置層之該厚度至少約1〇〇〇倍。 如凊求項丨之方，土 , ^ 去，其中在冷卻期間，該犧牲氧化物層_ ，/界面處之溫度超過該矽裝置層-介電層界面處之 屬；^使^位於該犧牲氧化物層Ή置層界面處之金 屬原子多於金y 、疋位於该矽裝置層-介電層界面處之金屬原 于0 其中該金屬係選自由鎳、銅及始組 4. 5. 6. 7. 8. 9. 如請求項1之方法 成之群組。 如請求項1之方法 如請求項7之方法 如請求項1之方法 其中該金屬為鎳。 其中^為至少約490°C。 ，…其中T,至少為使得該金屬溶解在該 装直增中$、、田# τ <恤度，且比使得該金屬完全地溶解於該 層中之溫度高出不超過約25°C。 、 1 0 ·如請求項7 ·>七 方法，其中加熱該絕緣層上矽結構之持續 時間ti為至少約1分鐘。 青求項7之方法，其中該冷卻速度R為至少約每分鐘攝氏 0.3 度（t/min)。 16t880.doc 201250838 12.如請求項7之方法’其中Τ2為約贼。 13·如請求項7之方法’其中了2為約4贼或更低。 14.如請求項1之方法， 再中该犧牲氧化物層係藉由將該結 ”環境空氣以形成一自然氧化物層而形成。 1 5 ·如凊求項1 $古、主，甘^ ^ ^ 、中6亥犧牲氧化物層係藉由在一含 氧氛圍中力口熱該晶圓而形成。 6,求項1之方法，其中該石夕裝置層之厚度小於約200夺 承（nm) 〇 .、 17::求項1之方法，其中該矽裝置層之厚度小於約75奈 1 8.如請求項]夕古、土 始濃度為^ 緣層上石夕結構中之錦之初 :’’’、^約母立方公分lxl〇10個原子（atoms/cm3)。 .:項1之方法，其中該矽裝置層中之鎳之初始濃度 為夕約每立方公分1X10丨0個原子。 :长項1之方法，其中該犧牲氧化物層形成步驟、加 :、： 冷部步驟及犧牲氧化物層移除步驟經重複約2 曰 裒，以進一步減少該矽裝置層中之金屬 之重。 21. 如請求们之^，其中該介電㈣由 22. 如請求項1之太 队 ▲ 方法，其中該矽裝置層包括一第一類型之 义於、：亥金屬之量等於或低於在移除該犧牲氧化物層之 <、’皿度Τ丨下在矽中該金屬之溶解度限度。 η:項1之方法’其中藉由使其上具有該犧牲層之該 ’上石夕結構與一蚀刻溶液接觸而移除該犧牲氧化物 161880.doc 201250838 層及該犧牲氧化物層·矽裝置層界面處該等金屬原子中之 一部分。 24. 25. 26. 27. 28. 一種絕緣層上矽結構，其包括一處置晶圓 '一石夕裝置 層、介於該處置晶圓與該矽裝置層之間之一介電層、及 一犧牲氧化物層，該矽裝置層係於一第一表面處結合至 該介電層且係於一第二表面處結合至該犧牲氧化物層， 該第二表面形成一犧牲氧化物-矽裝置層界面，該裝置層 包括一第一類型之金屬原子，其中該第一類型之該等金 屬原子中之至少約5〇〇/0於該界面處定位於該裝置層中。 如請求項24之絕緣層上矽結構，其中一第一類型之該等 金屬原子係選自由鎳原子 '銅原子及鈷原子組成之群 組》 如晴求項24之絕緣層上矽結構，其中一第一類型之該等 金屬原子係鎳原子。 如明求項26之絕緣層上矽結構，其中該第一類型之該等 金屬原子中之至少約7〇%於該界面處定位於該裝置 中。 一種絕緣層上發結構，其包括：—處置晶圓；—碎裝置 層該矽裝置層具有一前表面；及介於該處置晶圓與該 矽裝置層之間之—介電層，該介電層及該矽裝置層形成 該介電層與該發裝置層之間之—界面，該絕緣層上石夕結 構藉由下列步驟使該裝置層中之金屬之量減少： 在忒石夕裝置層之該前表面上形成一犧牲氧化物層哕 犧牲氧化物層及該矽裝置層形成該犧牲氧化物層與該矽 161880.doc 201250838 裝置層之間之一界面； 將其上具有一犧牲氧化物層之該絕緣層上矽結構加熱 至足以使存在於該裝置層中之所有金屬沈澱物溶解之一 溫度ΤΊ達足夠長之時間q，以允許金屬原子均勻地分散 遍及該裝置層，其中該溫度T|小於使得該等金屬原子跨 過該犧牲氧化物層々裝置層界面且進人該犧牲氧化物層 中之一溫度； 以平均冷卻速度R將該絕緣層上矽結構自溫度Τι冷 卻至使得在矽t該等金屬原子實質上不可移動之一溫度 2 ^致使金屬原子溶解至該犧牲氧化物層-梦裝置層界 面及該置層·介電層界面’該冷卻速度高至足以致使 在冷卻期間該石夕裝置層中實質上不發生金屬沈澱；及 自/夕裝置層之该刖表面移除該犧牲氧化物層及位於 該犧牲氧化物層4裝置層界面處之該等金屬原子中之一 部分， 々其中4石夕裝置層包括—第—類型之金屬，該金層之量 等於或低於在已減少該裝置層中之該量之金屬之後於溫 度Tl下在⑪中該金屬之溶解度限度。 29. 30. 士明求項28之絕緣層上矽結構，其中藉由在一充分長之 時間内加㈣絕緣層切結構，以允許該等金屬原子之 平均橫向擴散距離超過該|置層之該厚度而減小該石夕裝 置層中之金屬含量。 Π求項29之絕緣層切結構，其中藉由在-充分長之 時間内加熱該絕緣層切結構，以允許該等金屬原子之 161880.doc 201250838 平均橫向擴散距離超過該裝置層 而減小該石夕裝置層中之金屬含量。 X 乂約100倍 31.2求項29之絕緣層切結構，其中藉由在-充八長之 時間内加熱該絕緣層切結構，以允許 橫向擴散距離超過該裝屬原子之 4 1 < 5哀厚度至少約1 小該矽裝置層中之金屬含量。 倍而減 32·如請求項28之絕緣層上 牲氧化物層·”置層界面處冓之、:二， 電層界面處之溫度，以使^ 超㈣Μ置層·介 置層界面…： 該犧牲氧化物層-石夕裝 面處之今腐后 眉、子多於定位於該矽裝置層-介電層界 面處之金屬原子。 33. 如 鎳 34. 如 35. 如 3 6.如 屬 月求項28之絕緣層上矽結構’其中該金屬係選自由 、銅及鈷組成之群組。 "月求項28之絕緣層切結構，其中該金屬係錄。 請求項34之絕緣層切結構，其中Τ,係至少約49代。 請求項28之絕緣層上石夕結構，其中Τ,至少為使得該金 溶解在該裝置層中之溫度且比使得該金屬完全地溶解 於該裝置層t之溫度高出 不超過約25°C。 青长項34之絕緣層上石夕結構，其中加熱該絕緣層上石夕 結構之持續時間t丨為至少約1分鐘。 38_如响求項34之絕緣層上矽結構，其中該冷卻速度尺為至 少約每分鐘攝氏〇.3度rc/min)。 39.如請求項34之絕緣層上矽結構， 其中T2為約440°C。 4〇.如凊求項34之絕緣層上矽結構，其中T2為約440t或更 161880.doc 201250838 低。 4!.如請求項28之絕緣層上石夕結構，其中該犧牲氧化物層係 藉由將該結構曝露至環境空氣以形成一自然氧化物層而 形成。 +月求項28之絕緣層上;^結構，其中該犧牲氧化物層係 藉由在一含氧氛圍中加熱該晶圓而形成。 43. 如請求項28之絕緣層上矽結構’其中該矽裝置層之厚度 小於約200奈米。 曰 又 44. 如請求項28之絕緣層上石夕結構，其中”裝置層之厚度 小於約75奈米。 仏如請求項28之絕緣層切結構，其中該絕緣層上石夕結構 中之鎳之初始濃度為至少約每立方公分ΐχΐ〇1◦個原子 (atoms/cm3)。 46.如請求項28之絕緣層切結構，其中該珍裝置層中之錄 之濃度為至少約每立方公分〗χ1〇Ι〇個原子。 Α如請求項28之絕緣層切結構，其中該犧牲氧化物層形 .成步驟、加熱步驟、冷卻步驟及犧牲氧化物層移除步驟 經重複約2個或2個以上循環，以進一步減少該石夕裝置層 中之金屬之量。 认如請求項28之絕緣層切結構，其中該介電層係由叫 組成。 49.如請求項28之絕緣層切結構，其中藉由使其上具有該 犧牲層mg緣層上⑪結構與—#刻溶液接觸而移除該 犧牲氧化物層及該犧牲氧化物層·石夕裝置層界面處該等金 屬原子中之一部分。 I6l880.doc
TW101103124A 2011-01-31 2012-01-31 Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods TW201250838A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161437993P 2011-01-31 2011-01-31
US13/354,788 US8796116B2 (en) 2011-01-31 2012-01-20 Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods

Publications (1)

Publication Number Publication Date
TW201250838A true TW201250838A (en) 2012-12-16

Family

ID=46576658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101103124A TW201250838A (en) 2011-01-31 2012-01-31 Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods

Country Status (9)

Country Link
US (3) US8796116B2 (zh)
EP (1) EP2671247B1 (zh)
JP (1) JP5976013B2 (zh)
KR (1) KR101871534B1 (zh)
CN (1) CN103339713B (zh)
MY (1) MY166803A (zh)
SG (1) SG191966A1 (zh)
TW (1) TW201250838A (zh)
WO (1) WO2012106210A2 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064789B2 (en) * 2013-08-12 2015-06-23 International Business Machines Corporation Bonded epitaxial oxide structures for compound semiconductor on silicon substrates
JP6454716B2 (ja) 2014-01-23 2019-01-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 高抵抗率ｓｏｉウエハおよびその製造方法
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
WO2016081313A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
WO2016081356A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited High resistivity semiconductor-on-insulator wafer and a method of manufacturing
US10283402B2 (en) 2015-03-03 2019-05-07 Globalwafers Co., Ltd. Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
CN107408532A (zh) 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
WO2016196011A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing silicon germanium-on-insulator
WO2016196060A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
CN108780776B (zh) 2015-11-20 2023-09-29 环球晶圆股份有限公司 使半导体表面平整的制造方法
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US11848227B2 (en) 2016-03-07 2023-12-19 Globalwafers Co., Ltd. Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
EP3758050A1 (en) 2016-03-07 2020-12-30 GlobalWafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US10573550B2 (en) 2016-03-07 2020-02-25 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
KR102439602B1 (ko) 2016-06-08 2022-09-01 글로벌웨이퍼스 씨오., 엘티디. 높은 비저항의 단결정 실리콘 잉곳 및 개선된 기계적 강도를 갖는 웨이퍼
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
FR3057705B1 (fr) * 2016-10-13 2019-04-12 Soitec Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant
CN115763496A (zh) 2016-10-26 2023-03-07 环球晶圆股份有限公司 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
CN110352484B (zh) 2016-12-05 2022-12-06 环球晶圆股份有限公司 高电阻率绝缘体上硅结构及其制造方法
WO2018125673A2 (en) 2016-12-28 2018-07-05 Invensas Bonding Technologies, Inc Processing stacked substrates
CN114093764A (zh) 2016-12-28 2022-02-25 太阳能爱迪生半导体有限公司 单晶硅晶片
EP3652780B1 (en) 2017-07-14 2022-01-05 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
CN107946231B (zh) * 2017-11-22 2020-06-16 上海华力微电子有限公司 一种FDSOI器件SOI和bulk区域浅槽形貌优化方法
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
SG11202009989YA (en) 2018-04-27 2020-11-27 Globalwafers Co Ltd Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
SG11202011553SA (en) 2018-06-08 2020-12-30 Globalwafers Co Ltd Method for transfer of a thin layer of silicon
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
US11798802B2 (en) * 2022-02-11 2023-10-24 Globalwafers Co., Ltd. Methods for stripping and cleaning semiconductor structures

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4824698A (en) * 1987-12-23 1989-04-25 General Electric Company High temperature annealing to improve SIMOX characteristics
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH07106512A (ja) 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US5478758A (en) 1994-06-03 1995-12-26 At&T Corp. Method of making a getterer for multi-layer wafers
JPH09260288A (ja) * 1996-01-19 1997-10-03 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
JPH1167778A (ja) * 1997-08-19 1999-03-09 Sumitomo Metal Ind Ltd Ｓｏｉ半導体ウエーハの製造方法
US7256104B2 (en) 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
US7294561B2 (en) 2003-08-14 2007-11-13 Ibis Technology Corporation Internal gettering in SIMOX SOI silicon substrates
US7084048B2 (en) * 2004-05-07 2006-08-01 Memc Electronic Materials, Inc. Process for metallic contamination reduction in silicon wafers
WO2008053042A1 (en) * 2006-11-02 2008-05-08 Interuniversitair Microelektronica Centrum Removal of impurities from semiconductor device layers

Also Published As

Publication number Publication date
EP2671247A2 (en) 2013-12-11
MY166803A (en) 2018-07-23
US20120193753A1 (en) 2012-08-02
CN103339713A (zh) 2013-10-02
US20130168836A1 (en) 2013-07-04
KR20140018872A (ko) 2014-02-13
US20130168802A1 (en) 2013-07-04
JP2014508405A (ja) 2014-04-03
JP5976013B2 (ja) 2016-08-23
EP2671247B1 (en) 2015-07-22
CN103339713B (zh) 2016-06-15
US8796116B2 (en) 2014-08-05
KR101871534B1 (ko) 2018-06-26
WO2012106210A2 (en) 2012-08-09
WO2012106210A3 (en) 2012-11-01
SG191966A1 (en) 2013-08-30

Similar Documents

Publication Publication Date Title
TW201250838A (en) Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
TWI528482B (zh) 用於在晶圓處理期間監控傳遞至半導體晶圓的汙染物量之方法
JP2014508405A5 (zh)
TWI394204B (zh) 鍵合晶圓的製造方法
TWI595561B (zh) Method of manufacturing hybrid substrate and hybrid substrate
JP2004533726A5 (zh)
KR20070055955A (ko) 층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된층전이 웨이퍼
KR20100033414A (ko) 접합 웨이퍼의 제조 방법
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
KR20140121392A (ko) 접합 soi 웨이퍼의 제조방법
JP2005340348A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP2009283582A (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
KR100539465B1 (ko) 실리콘 박막분리를 위한 표면기포 형성방법
JP2004228139A (ja) シリコン単結晶基板