TWI528482B - 用於在晶圓處理期間監控傳遞至半導體晶圓的汙染物量之方法 - Google Patents

用於在晶圓處理期間監控傳遞至半導體晶圓的汙染物量之方法 Download PDF

Info

Publication number
TWI528482B
TWI528482B TW099145375A TW99145375A TWI528482B TW I528482 B TWI528482 B TW I528482B TW 099145375 A TW099145375 A TW 099145375A TW 99145375 A TW99145375 A TW 99145375A TW I528482 B TWI528482 B TW I528482B
Authority
TW
Taiwan
Prior art keywords
metal
insulator
layer
wafer
overlying
Prior art date
Application number
TW099145375A
Other languages
English (en)
Other versions
TW201142969A (en
Inventor
傑瑞菲L 利伯特
盧 非
Original Assignee
Memc電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc電子材料公司 filed Critical Memc電子材料公司
Publication of TW201142969A publication Critical patent/TW201142969A/zh
Application granted granted Critical
Publication of TWI528482B publication Critical patent/TWI528482B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

用於在晶圓處理期間監控傳遞至半導體晶圓的汙染物量之方法
本發明係關於用於在處理期間判定或監控傳遞至半導體晶圓之金屬汙染物量之方法,且,特定言之,係關於用於在晶圓處理操作(諸如拋光、清洗、氧化物剝離及類似物)期間藉由以下步驟監控所傳遞之金屬汙染物量之方法,該等步驟係:使一絕緣體上覆矽結構經受該半導體製程;使金屬汙染物沈澱於該結構中;及限界該等金屬汙染物。
半導體晶圓中之金屬汙染物係有害的,這係因為該汙染物可導致所得積體電路之良率損失。鑒於趨勢向較小器件、具有較快操作速度及較低製造成本之器件發展,因此金屬汙染物已日益成為一焦點。在包含晶圓拋光、清洗、結合強度增強熱處理、磊晶、氧化物剝離、電漿活化、濕化學蝕刻、氣相化學蝕刻、高溫退火、離子植入、氧化及類似物之許多處理步驟中可能會將金屬汙染物引進於半導體晶圓中。
用於特徵化表面金屬汙染物之當前方法涉及使該晶圓與一萃取液體(諸如水或水性氟化氫(HF))接觸。通常,一滴液體係與該晶圓表面接觸。在該接觸週期內,金屬溶解於該萃取液體。可藉由適合方式(諸如電感耦合電漿質譜法(ICP-MS))分析該液體,其中一電漿係用以產生可藉由一質譜分析器偵測之離子。此偵測方法之限制在於:其大致上不能偵測濃度小於108個原子/平方公分之汙染物。進一步言之,習知表面金屬偵測方法不能提供關於該晶圓表面上之汙染物之空間分佈資訊。塊狀金屬偵測方法(例如,塊狀矽消化加ICP-MS及二次離子質譜分析(SIMS)深度分佈方法)特徵亦為低敏感度。
存在持續需求特徵化在包含(例如)拋光、清洗、蝕刻及類似物之各種晶圓製造步驟期間所引發的金屬汙染物之方法及對偵測108個原子/平方公分以下濃度之方法及/或可提供關於該晶圓表面上汙染物之空間分佈資訊之方法。
本發明之一態樣係關於一種用於判定或監控一製程中之金屬汙染物量之方法。使一絕緣體上覆矽結構曝露於一處理步驟。該絕緣體上覆矽結構包含一處置晶圓、一矽層及介於該處置晶圓與該矽層之間的一介電層。該結構具有在該矽層上的一前表面。該處理步驟在該矽層中傳遞金屬汙染物。使該絕緣體上覆矽結構熱退火以導致該矽層中之金屬汙染物溶解。使該絕緣體上覆矽結構冷卻以於該矽層中形成金屬沈澱物。於該矽層中限界該等金屬沈澱物。
本發明之另一態樣係關於一種用於偵測具有一前表面之一半導體晶圓中之金屬沈澱物之方法。使該晶圓與一水性HF溶液接觸以在該晶圓之前表面處之金屬沈澱物之位點處或附近之該晶圓之前表面產生凹坑(pit)、孔(hole)及/或洞(cavitie)。針對凹坑、孔及/或洞之存在檢驗該晶圓之前表面。
本發明之另一態樣係關於一種用於在一半導體製程期間監控傳遞至晶圓之金屬汙染物量之方法。使至少一絕緣體上覆矽結構曝露於該半導體製程。該絕緣體上覆矽結構包含一處置晶圓、一矽層及介於該處置晶圓與該矽層之間的一介電層。評估該絕緣體上覆矽結構之金屬汙染物指示項並確認傳遞至半導體晶圓之金屬汙染物量是否可接受。
關於本發明之上述態樣而注意到的特徵存在各種改良。另外的特徵亦可併入本發明之上述態樣。此等改良及額外特徵可單獨存在或以任意組合形式存在。舉例而言,以下關於本發明之所闡釋的實施例之任一者所論述之各種特徵可單獨或以任意組合形式併入本發明之上述態樣之任一者。
本發明之供應係關於用於判定或監控一製程中(且特定言之一半導體製程)之金屬汙染物量之方法;然而,其他供應係關於用於偵測一半導體晶圓中之金屬沈澱物之方法。一般而言,用於監控之該等方法包含使一晶圓及(特定言之)具有一矽層(通常被稱為一半導體層或器件層)、一介電層(通常二氧化矽或氮化矽)及一基板(有時候被稱為一處置晶圓或支撐層)之一絕緣體上覆矽(「SOI」)結構曝露於一處理步驟以在該結構中傳遞金屬汙染物。使該晶圓熱退火及冷卻以導致金屬汙染物沈澱於該晶圓中,且在SOI結構之情況中,導致金屬汙染物沈澱於該矽層中(即,半導體層或器件層)。已發現在SOI結構之情況中,該介電層係用以限制金屬汙染物擴散,且藉此截獲該矽層中之該等汙染物。此容許一較大濃度的汙染物累積於容許金屬在一熱退火及冷卻時沈澱之矽層中。根據本發明之實施例,可藉由使該晶圓與一蝕刻劑接觸以在金屬沈澱物之位點附近之晶圓之表面上產生凹坑、孔及/或洞來偵測(與「限界(delineated)」同義)該等金屬沈澱物。接著可針對此等凹坑、孔及/或洞之存在藉由已知方法(諸如藉由光散射技術)檢驗該晶圓。
應瞭解的是,雖然本文所描述之該等方法係適合用於監控一或多個半導體處理步驟中之金屬汙染物,但是該等方法可用以監控其他類型的製程中之汙染物,且該等方法不應被視為受限於半導體製程。雖然關於半導體製程大致上描述本發明之該等方法,但是可在無限制(諸如(例如)需要低程度汙染物(尤其係金屬汙染物)之醫學及生物環境)之條件下將該等方法類似地應用於任意類型的製程。此汙染物監控可涉及將該絕緣體上覆矽結構塑型為一大小及該製程之典型的形狀(例如,塑型為方形基板、晶片及類似物);然而,在其他實施例中,並未執行此塑型。就此而言,本文對「半導體製程」之參考不應被視為具有限制之意思。
在用於監控一或多個處理步驟(例如,半導體製程)之金屬汙染物之一第一步驟中,使一絕緣體上覆矽結構曝露於所關注之一或多個處理步驟(例如,半導體製程)以蒐集關於該處理步驟傳遞至半導體晶圓中之汙染物量或相對含量之資訊。一般而言,該處理步驟可為用於產生半導體晶圓或器件之一製造協定之部分。通常經受作為該協定之部分之該處理步驟之該等晶圓可為且通常為除SOI結構之外的晶圓(諸如(例如)單晶矽晶圓、多晶矽晶圓或磊晶晶圓)。應瞭解的是,通常經受該協定且尤其經受該半導體處理步驟之晶圓類型包含在無限制條件下並未列出之晶圓。就此而言,應注意的是,該「半導體處理步驟(」可為產生光伏打電池中之一處理步驟之部分,且應注意的是,術語「半導體」之使用不應被視為具有限制之意思。
通常經受該製造協定之半導體製程之該等晶圓可具有約75奈米或更大、約100奈米或更大、約150奈米或更大、約200奈米或更大、約300奈米或更大或約450奈米或更大之一直徑。就此而言,用以監控該半導體製程之SOI結構之直徑可類似於或相同於根據該製造協定產生之晶圓。
可於監控或判定金屬汙染物之適合的半導體製程及操作之實例包含(例如)拋光、清洗、結合強度增強熱處理、磊晶、氧化物剝離、電漿活化、濕化學蝕刻、氣相化學蝕刻、高溫退火、離子植入、氧化及類似物。就此而言,應注意的是,可在無限制之情況下監控除所列出製程之外的製程。
一般而言,可藉由本發明之實施例偵測任意類型的金屬。可偵測之適合的金屬包含過渡金屬及(特定言之)鎳、鉑、鐵及此等金屬之任意組合。就此而言,本發明之實施例不應被視為受限於一定類型的金屬汙染物,這係因為本發明可適合偵測可沈澱於矽中且其沈澱拉緊該等沈澱之位點處或附近之該SOI結構之矽層之任意類型的金屬。
如上陳述,使一SOI結構曝露於一半導體製程以判定或監控一半導體製程中之金屬汙染物量。應瞭解的是,雖然本發明參考對金屬汙染物之「監控」一處理步驟或「判定」一半導體晶圓中之金屬汙染物,但是此等術語不應被視為具有限制之意思。本發明之方法之實施例可用以藉由將結果與其他技術判定之汙染物量相關聯來判定傳遞至晶圓之汙染物量,或可用以藉由比較資料與基線資料並判定該資料是否不同於該基線來監控由該處理步驟傳遞之該汙染物量。
可藉由若干方法之一者使該SOI結構曝露於所關注的半導體製程。舉例而言,可使該SOI結構經受與通常經受一半導體晶圓製造協定之部分之步驟之晶圓相同之包含相同處理條件之處理步驟。舉例而言,若該半導體處理步驟係包括上面具有一磊晶層之一單矽晶圓之一磊晶晶圓之一鏡面拋光,則可使一SOI結構經受使用包含拋光長度、化學試劑及類似物之相同拋光條件之該鏡面拋光。或者,可使該SOI結構曝露於進行該半導體製程之一氛圍。舉例而言,該SOI結構可存在於一「無塵室」中以確認該等晶圓並未經受不可接受的汙染物或可存在於執行該處理步驟之一裝置中。在一或多個替代性實施例中,使該SOI結構與該處理步驟中所使用之一液體源(諸如用以漂洗或蝕刻半導體晶圓之液體)接觸。可使該SOI結構與水源接觸的一段時間長於該製造協定中以於SOI結構之矽層中傳遞一充足的汙染物量,如申請於2010年12月14日之名為「用於分析水及漂洗於水中之基板之系統及方法(Systems and Methods for Analysis of Water and Substrates Rinsed in Water)」的美國申請案第12/967,382中所揭示。
習知此項技術者大致上熟習絕緣體上覆矽結構及用於產生絕緣體上覆矽結構之方法(例如,參見美國專利第5,189,500號;5,436,175號;6,790,747號,該等專利之各者針對所有相關及一貫目的而併入本文)。適合用於本發明之實施例中之一絕緣體上覆矽結構大致上係藉由圖1中之數字40引用。該SOI結構40大致上包含一介電層頂上之一薄矽層14或繼而佈置於一處置晶圓16(諸如矽基板)上之「絕緣」層15(例如,氧化物層)。
製造一SOI結構之一例示性製程包含在一施體晶圓之一拋光前表面上沈積一介電層(例如,氧化物層)。在該施體晶圓之前表面下方之一特定深度處植入粒子(例如,氫原子或氫原子與氦原子之一組合)。該等植入粒子在該施體晶圓中於其等所植入之該特定深度處形成一分裂平面。在一或多個清洗操作之後清洗該施體晶圓之表面以移除該植入製程期間沈積於該晶圓上之汙染物(例如,有機化合物及其他汙染粒子)。
接著透過一親水結合製程將該施體晶圓之前表面結合至一處置晶圓以形成一結合晶圓。該施體晶圓與該處置晶圓係藉由將該等晶圓結合之諸表面曝露於含有(例如)氧或氮之一電漿而結合在一起。在通常被稱為表面活化之一製程中曝露於該電漿使諸表面之結構改質。接著將該等晶圓按壓在一起並在其間形成一結合。此結合係相對較弱的,且在發生進一步處理之前予以加強。
在一些製程中,施體晶圓與處置晶圓(即,一結合晶圓)間的親水結合係藉由在約300℃與500℃間的溫度下加熱或退火該結合晶圓對而加強。高溫導致在施體晶圓與處置晶圓的相鄰表面之間形成共價鍵,因此固化該施體晶圓與該處置晶圓間的結合。在加熱或退火該結合晶圓的同時,早先植入於該施體晶圓中之粒子使分裂平面變脆弱。接著該施體晶圓之一部分沿該分裂平面從該結合晶圓分離(即,分裂)以形成SOI晶圓結構。
首先將該結合晶圓放置在一固定器件中,在該固定器件中垂直於該結合晶圓之相對側施加機械力,以將該施體晶圓之一部分拉離該結合晶圓。根據一些方法,使用吸盤來施加該機械力。藉由在該結合晶圓的邊緣於該分裂平面處應用一機械楔以啟始一裂縫沿該分裂平面傳播而啟始該施體晶圓之部分的分離。接著由該等吸盤施加的機械力將該施體晶圓之該部分拉離該結合晶圓,因此形成一SOI結構。根據其他方法,結合對可替代地經受一高溫一段時間內以使該施體晶圓之部分從該結合晶圓分離。曝露於高溫導致沿一裂縫沿分裂平面的起始及傳播,因此使該施體晶圓之一部分分離。
所得SOI結構包括佈置在該介電層及該處置晶圓上部之一薄矽層(分裂後剩餘的施體晶圓之部分)。該SOI結構之分裂表面(即,該施體晶圓之薄矽層)具有可藉由額外處理而變得平滑之一粗糙表面。
已發現,當如以下熱退火及冷卻時金屬汙染物之間的距離在薄層中較小,因此相對較薄矽層大致上特徵為一較高濃度的金屬沈澱物。因此,在本發明之一或多個各種實施例中,曝露於該半導體製程之SOI結構具有厚度小於約250奈米、小於約175奈米或甚至小於約100奈米之一矽層。然而,應瞭解的是,在不脫離本發明之範疇之情況下可使用其他厚度。視需要,該矽層可含有除了矽之外的材料(諸如碳或鍺)。
該介電層15可為適合用於一SOI結構之任意電絕緣材料(諸如包括二氧化矽(SiO2)、氮化矽(Si3N4)、氧化鋁或氧化鎂之一材料)。在一實施例中,該介電層係SiO2(即,該介電層基本上由SiO2組成)。含SiO2之介電層可適合更容易由以下相對於可形成該介電層之其他材料之蝕刻劑蝕刻。然而,注意到在一些實例中,對該介電層使用具有高於純SiO2的熔點(即,高於約1700℃)之一熔點之一材料可能係替代性較佳的。此等材料之實例係氮化矽(Si3N4)、氧化鋁及氧化鎂。該介電層通常小於約500奈米厚度,且在某些實施例中,小於約300奈米厚度、小於約200奈米厚度或小於約150奈米厚度。
如上所陳述,已發現該SOI結構之該介電層係用以限制金屬汙染物擴散並截獲該矽層中之該等汙染物。一旦金屬汙染物植入於該SOI結構中,且特定言之,植入於該矽層中,立即可將該結構熱退火以溶解該等金屬汙染物。在熱退火之後,如下所解說,可將該結構冷卻以導致該等金屬汙染物沈澱於該矽層中。根據本發明之實施例,將該SOI結構退火之溫度可自約800℃變化至約為矽的熔化溫度(例如,1414℃),且在其他實施例中,該溫度係自約800℃至約1300℃、自約800℃至約1150℃或自約850℃至約1050℃。已發現該熱退火係用以溶解該熱退火之前存在於該矽層中之沈澱及金屬汙染物(即,不能歸因於該SOI結構所曝露之半導體製程之金屬沈澱物及金屬汙染物或,換言之,「基線(baseline)」汙染)並溶解該半導體製程所傳遞之金屬汙染物。以此方式,可將金屬汙染物均勻地分佈於整個矽層。一般而言,據信若在退火之前不能完全清除存在於該熱退火中之沈澱,則高於約800℃之溫度可減小;然而,應瞭解的是,在不脫離本發明之範疇之情況下可使用其他溫度。舉例而言,低於約600℃之溫度可適合將該矽層之表面處之金屬汙染物(且尤其係某種類型的金屬汙染物)溶解成矽層塊。亦據信低於約1300℃之退火溫度之使用容許進行退火相對較長一段時間(使得在本發明之一些實施例中可能不能控制退火時間),這係因為金屬可在低於約1300℃之溫度下擴散進入並通過該介電層之風險較小。進一步言之,據信在高於約1300℃之一溫度下熱退火可將熱缺陷及汙染物引進進入可影響缺陷圖案之結構中。就此而言,應瞭解的是,在不脫離本發明之範疇之情況下可使用高於約1300℃之退火溫度。
一般而言,一旦達到該退火溫度,該等金屬沈澱物及該等金屬汙染物可立即溶解;然而,在某些實施例中,該SOI結構在該退火溫度下(或在某些實施例中高於一最小退火溫度)固持至少約1秒鐘、至少約5秒鐘、至少約30秒鐘、至少約1分鐘、至少約5分鐘或甚至高達一小時或更長。
可在任意氣體之一氛圍下執行該熱退火,且在某些實施例中,係在含有氫、氬、氮或其等混合物之一氛圍下執行該熱退火。視需要,該氛圍可含有許多氧氣以於該矽層之表面上形成氧化物層以截獲該矽層中之金屬汙染物。在一或多項實施例中,該氛圍基本上由氫組成。可在約大氣壓力下執行該退火;然而,應瞭解的是,可使用除大氣壓力之外的壓力,該等壓力包含可在無限制條件下使用之高達約0.2 MPa、高達約1 MPa、高達約10 MPa或更高之壓力或小於約50 kPa、小於約1 kPa、小於約0.1 kPa或甚至更小之真空。
在完成該退火之後,可將該SOI結構冷卻至該等金屬汙染物在該矽層中過度飽和之一溫度。一旦達成此過度飽和條件,金屬汙染物組合中可發生一沈澱事件。相同類型的金屬可組合或不同類型的金屬可組合以形成一沈澱合金及/或在無限制條件下共同沈澱。一般而言,以一容許該移動汙染物組合之足夠低的冷卻速率將該SOI結構冷卻至一過度飽和溫度。過度飽和溫度可取決於汙染物濃度而改變並可經實驗判定。一般而言,過度飽和條件發生在自約600℃至約1100℃之一溫度下。
在某些實施例中,於溫度範圍內冷卻該SOI結構,在該溫度範圍中金屬汙染物以容許該等金屬沈澱組合之一特定速率在矽中相對移動。雖然並未受限於一特定理論,但是據信可經實驗判定不同的金屬汙染物隨溫度改變而在矽中相對移動;然而,據信大部分金屬汙染物在高於約600℃之溫度下在矽中相對移動。在某些實施例中且取決於存在於該矽晶圓中之汙染物類型及濃度,金屬汙染物可在高於約500℃、高於約350℃或甚至高於低至約200℃之溫度之溫度下相對移動。一般而言,當金屬擴散速率足夠低以阻止該等沈澱之進一步成核及生長時,將該等金屬汙染物視為不移動。
在一些實施例中,自該過度飽和溫度(即,隨著該晶圓冷卻而發生的過度飽和之最大溫度)至金屬汙染物在矽中相對移動之溫度範圍之該SOI結構之冷卻速率係小於約7℃/秒(如量測於自該SOI結構開始冷卻之時刻至金屬汙染物不再移動之時刻(例如,約600℃))。並未受限於任意特定理論,據信可在高於約7℃/秒之冷卻速率下抑制沈澱成核。在其他實施例中,自該過度飽和溫度至金屬汙染物在矽中相對移動之溫度範圍之該SOI結構之冷卻速率係小於約5℃/秒、小於約1℃/秒、小於約0.5℃/秒或甚至小於約0.1℃/秒。在一些實施例中,該冷卻速率可自約0.05℃/秒至約10℃/秒、自約0.5℃/秒至約7℃/秒或自約1℃/秒至約5℃/秒變化。應注意的是,控制冷卻可在不脫離本發明之範疇之情況下延伸至周圍條件。進一步言之,以上該等冷卻速率亦可自該退火溫度延伸至金屬汙染物不再移動之溫度(例如,約600℃)。
除此之外或替代地,該冷卻速率可特徵為:金屬汙染物在該矽層中過度飽和之一飽和溫度(Tsat);金屬汙染物在矽中不再移動之一溫度(Timmobile);及該晶圓自約Tsat冷卻至約Timmobile之時間長度(tcool)。在一些實施例中,(Tsat減去Timmobile)除以tcool可小於約7℃/秒,且在其他實施例中,小於約5℃/秒、小於約1℃/秒、小於約0.5℃/秒、或小於約0.1℃/秒。在一些實施例中,(Tsat減去Timmobile)除以tcool可自約0.05℃/秒至約10℃/秒、自約0.5℃/秒至約7℃/秒或自約1℃/秒至約5℃/秒變化。
就此而言,可透過包含Tsat至約Timmobile之範圍之一較大範圍的溫度控制該冷卻速率,尤其係在該飽和溫度未知之情況下。舉例而言,該冷卻速率可特徵為除金屬汙染物在矽中不再移動之溫度(Timmobile)外,亦特徵為該SOI結構完成該熱退火之溫度Tanneal,),及該晶圓自約Tanneal冷卻至約Timmobile之時間長度tcool。在一些實施例中,(Tanneal減去Timmobile)除以tcool可小於約7℃/秒,且在其他實施例中小於約5℃/秒、小於約1℃/秒、小於約0.5℃/秒、小於約0.1℃/秒或自約0.05℃/秒至約10℃/秒、自約0.5℃/秒至約7℃/秒或自約1℃/秒至約5℃/秒變化。
一旦藉由退火及冷卻形成該等金屬沈澱物,可限界該等金屬沈澱物。根據本發明之實施例,可藉由將該SOI結構之表面(即,該矽層之表面)與一蝕刻劑接觸來執行限界,該蝕刻劑於接近該矽層之表面之金屬沈澱物的位點處或附近選擇地產生一凹坑、孔或洞。該蝕刻劑可為氣態或可為一溶液。適合的蝕刻溶液可包含選自由氟化氫(HF)、重鎘酸鉀(K2Cr2O7)、三氧化鉻(CrO3)、硝酸(HNO3)、乙酸(CH3COOH)、三氧化二鉻(Cr2O3)、硝酸銀(AgNO3)及其混合物組成之群組之一化合物。可藉由將該SOI結構浸入(或至少部分浸入)於一蝕刻浴槽中或藉由將該表面與一蝕刻氣體接觸來選擇地蝕刻該表面而使該SOI結構之表面與該蝕刻劑接觸。分批浸漬(分批清洗)可用於蝕刻,且自旋蝕刻技術亦可在不脫離本發明之範疇之情況下使用。在蝕刻期間大致上無需遮蔽該晶圓之邊緣,這係因為該介電層可藉由該矽層所塌陷之材料決定。
在一些特定實施例中,該溶液係一水性HF溶液。該溶液中之HF濃度(重量比)可小於約50%,且在其他實施例中,小於約25%、小於約10%、小於約5%或小於約2%。在某些實施例中,該溶液中之HF濃度(重量比)可自約0.1%至約5%或自約0.5%至約2%變化。在一些特定實施例中,該溶液中之HF濃度(重量比)係約1%。該HF溶液可含有一或多個其他組分(諸如錯合配位體或表面活化劑);然而,在某些實施例中,該蝕刻劑基本上由水及HF組成。該蝕刻劑亦可為與該矽層接觸之一氣體。適合的氣體包含可於一載流氣體(諸如氫氣、氬氣或氮氣)中稀釋之HF氣體。
該蝕刻劑與該矽層接觸之一段時間可取決於該蝕刻劑之腐蝕度及其濃度而改變。一般而言,對於稱為Secco蝕刻劑(例如,含有K2Cr2O7或Cr2O3之蝕刻劑)及對於含有CrO3、HNO3、CH3COOH或AgNO3之蝕刻劑,該蝕刻劑係與該SOI結構接觸相對較短的一段時間(諸如(例如)至少約1秒鐘、至少約5秒鐘、至少約10秒鐘或至少約20秒鐘)。在其他實施例中,該段時間可自至少約1秒鐘至約2分鐘、自至少約1秒鐘至約1分鐘或自至少約10秒鐘至約1分鐘變化。
在使用水性HF之實施例中,該溶液可與該SOI結構接觸相對較長的一段時間。舉例而言,該矽層之表面可與該蝕刻劑接觸至少約1小時、至少約4小時或至少約8小時。在一些實施例中,該HF溶液與該矽層之接觸時間可自約8小時至約16小時變化。
一般而言,該蝕刻劑(無論HF或另一蝕刻劑)係與該SOI結構在室溫下接觸,然而,可使用較高溫度(諸如高達約50℃、高達約100℃、高達約150℃或更高)。
並未受限於任意特定理論,據信該蝕刻劑係用以在該矽層之表面處之金屬汙染物之位點處或附近產生一凹坑或孔。該蝕刻劑優先蝕刻金屬沈澱物處或金屬沈澱物附近的區域,這係因為此區域在金屬沈澱物之位點處或金屬沈澱物位點附近易於拉緊(即,晶格較弱)。此孔或凹坑可開始朝該介電層延伸。某些蝕刻劑(例如,HF)可導致該介電層溶解,藉此從下部切開該金屬沈澱物之位點,並最終導致在該下切部分上方之材料向下塌陷,藉此形成一洞(與「凹陷(divot)同義」)。其他蝕刻劑(諸如Secco型蝕刻劑)大致上並不能溶解該介電層,且形成小孔或凹坑而非洞。就此而言,應瞭解的是,術語「凹坑」、「孔」或「洞」不應被視為具有限制之意思。一般而言,此等術語包含光自該SOI結構表面反射時導致光散射(例如,光點缺陷)之金屬沈澱物之位點處之矽層之任意改質。
在一些實施例中,使該SOI結構與兩種不同類型的蝕刻劑接觸一段時間。舉例而言,可使該SOI結構與一Secco型蝕刻劑(例如,含有K2Cr2O7或Cr2O3之蝕刻劑)接觸以在金屬沈澱物之位點處或附近之SOI結構之表面中形成小孔,且接著可將其與含有HF之一蝕刻劑溶液接觸以溶解該介電層之一部分,藉此在金屬沈澱物之位點處或附近產生一洞或凹陷。
限界製程大致上係展示於圖2至圖5中。可藉由使該矽層14與一蝕刻劑接觸以在金屬沈澱物之位點處或附近(圖3)形成一孔或凹坑25來限界一金屬沈澱物21(圖2)。該蝕刻劑侵蝕該矽層14並最終藉由蝕刻該介電層從下部切開該矽層14(圖4)。此下切口32最終導致該矽層部分塌陷並形成一洞45(圖5)。
一旦形成凹坑、孔及/或洞,針對凹坑、孔及/或洞之存在檢驗該SOI結構之表面。適合檢驗可涉及使光直射至該絕緣體上覆矽結構之前表面及偵測所散射的反射光,其中該所散射的反射光係偵測為一「光點缺陷(light point defect)」或「LPD」。可執行此等分析之設備包含基於雷射晶圓之檢驗工具(諸如皆由KLA-Tencor公司(美國加州聖荷西(San Jose))製造之ADE光學系統(AOS)或KLA-Tencor SP1系列)。就此而言,應瞭解的是,可在無限制情況下使用其他設備及方法(包含(例如)可藉由檢驗多個視域而提供空間分佈資訊之光學顯微鏡、掃描電子顯微鏡及類似物)來偵測凹坑、孔及/或洞。在某些實施例中,散射光可與傳遞至該絕緣體上覆矽結構之汙染物量相關聯。
據信本發明之該等方法可偵測SOI結構表面之低至約1×107個原子/平方公分的金屬汙染物,且在其他實施例中,低至約3×107個原子/平方公分、低至約7×107個原子/平方公分或低至1×108個原子/平方公分。應注意的是,難以判定本發明之該等方法可偵測之汙染物之精確下限,這係因為習知偵測技術大致上並不能偵測低於約108個原子/平方公分的金屬汙染物。就此而言,應注意的是,該等所揭示之方法亦可提供關於凹坑、孔及/或洞之空間分佈之資訊(參見實例1及圖6至圖7)。該資訊可經分析以判定該半導體製程之金屬汙染影響。
一旦限界該等金屬沈澱物且針對該等所得凹坑、孔或洞檢驗該晶圓之表面,此資訊可用以確保該半導體製程並未在經受製造協定之半導體晶圓中傳遞不可接受的金屬汙染物量。若判定汙染物程度過高,則可調整製程條件以減小汙染物量。就此而言,判定可接受之金屬汙染物之一基線程度並使此基線金屬汙染物相關聯於經受該半導體製程、退火、冷卻及限界沈澱之一SOI結構之表面上存在之一基線量的散射光可能係有利的。
在確認該半導體製程是否傳遞不可接受的金屬汙染物量之一例示性製程中,使至少一SOI結構曝露於該半導體製程。金屬汙染物指示項(例如,金屬沈澱物;凹坑、洞及/或孔;或自該絕緣體上覆矽結構之表面反射之散射光)被評估且可用以建立此等指示項及/或汙染物之基線及臨限濃度。此資訊可用以確認傳遞至隨後曝露於相同製程之半導體晶圓之金屬汙染物量是否可接受。接著,若判定該金屬汙染物量係不可接受的,則該半導體製程可經調整以減小該半導體製程期間在晶圓中所引發的此金屬汙染物量。可藉由比較該等金屬汙染物指示項與判定汙染物之程度可被接受時所蒐集之金屬汙染物指示項來確認金屬汙染物之相對含量。如上所述,在使該SOI結構曝露於該半導體製程之後,可藉由熱退火該SOI結構以導致該矽層中之金屬汙染物溶解且藉由冷卻該SOI結構使得該矽層中之金屬汙染物濃度可超過一臨界過度飽和程度而在該SOI結構中形成金屬沈澱物。可如上所述限界該等沈澱,且可使用基於雷射光之檢驗器以偵測形成於金屬沈澱物之位點處或附近之凹坑、孔及/或洞之存在。
在一或多項實施例中,可於該晶圓之表面上產生展示金屬沈澱物(如藉由光散射事件判定)之空間分佈之一缺陷圖(參見實例1及圖6至圖7)。可藉由比較該缺陷圖與判定汙染物之程度接受時所產生之一缺陷圖來確認金屬汙染物。通常將在大致上相同條件下(諸如(例如)使用相同半導體製程(拋光、清洗等);使用大致上相同退火時間、溫度及;冷卻時間)製備各自的缺陷圖。
晶圓檢驗儀器大致上量測歸因於任意類型的金屬之光點缺陷。為區分SOI結構中所存在的金屬類型,可藉由(例如)原子力顯微鏡分析凹坑、孔或洞之形態來觀察凹坑、孔及/或洞之位點。並未受限於任意特定理論,據信不同類型的金屬特徵為凹坑、孔或洞之位點處之一相異形態。
根據本發明,亦提供用於偵測一半導體晶圓中之金屬沈澱物之方法。雖然根據使用一SOI結構監控或判定金屬汙染物之方法描述上述限界方法,但是應瞭解的是可偵測包含非SOI單晶矽晶圓、多晶矽晶圓或磊晶晶圓之其他類型的晶圓中之金屬沈澱物。在一較佳實施例中,藉由使具有一前表面之一半導體晶圓與一水性HF溶液接觸以在該晶圓之前表面處之金屬沈澱物之位點處或附近之晶圓之前表面上產生凹坑、孔及/或洞來偵測(即,限界)該晶圓中之沈澱。接著,可針對凹坑、孔及/或洞之存在檢驗該晶圓之前表面。以上大致上描述該HF溶液之濃度及蝕刻時間。一旦形成該等凹坑、該等孔及/或該等洞,可藉由使光直射至該晶圓之前表面以偵測所散射的反射光來偵測其等之存在。
實例 實例1:偵測一晶圓清洗步驟中之金屬汙染物
在含有極微量鎳之一SC-1晶圓清洗浴槽中(即,氨水(NH4OH)及雙氧水(H2O2)之水性混合物)將具有一厚度為88.0奈米之一矽層之一絕緣體上覆矽結構浸漬9分鐘。晶圓之表面中之金屬量係藉由ICP-MS量測並被判定為小於3×108個原子/平方公分。
將該SOI結構置於一磊晶反應器之一反應洞室中並在一H2周圍中加熱至1100℃持續1分鐘。容許在該反應器中藉由輻射及對流冷卻將該晶圓冷卻至200℃之一溫度並自該反應洞室移除該晶圓。該晶圓在一HF水性溶液(1重量百分比)中經受一12小時的浸漬。漂洗並檢驗該晶圓(KLA-SP2)。圖6中展示該缺陷圖。該缺陷圖展示一高統計數字,儘管該晶圓係輕微汙染。顯著圖案化該缺陷圖,其中較暗區域指示較高的汙染物量。
亦在相同製程條件下將並未汙染之一SC-1浴槽中所處理之一第二SOI結構加熱並曝露於一HF浴槽。亦針對表面缺陷(KLA-SP2)檢驗該結構。圖7中展示該缺陷圖。該結構顯示較少缺陷且在數量上具有小變化。
當引用本發明之元件或其較佳實施例時,冠詞「一」、「一」、「該」係意欲意謂存在該等元件之一或多個。術語「包括」、「包含」及「具有」係意欲表示包含,且意謂除該等所列出元件之外可能存在額外元件。
由於上述裝置及方法在不脫離本發明之範疇之情況下可作出各種改變,因此其意謂上述描述中所含有且該等隨附圖式中所展示之所有問題將被解譯為闡釋性且並未具有限制之意思。
14...矽層
15...介電層或絕緣層
16...處置晶圓
21...金屬沈澱物
25...孔或凹坑
32...下切口
40...絕緣體上覆矽結構
45...洞
圖1係適合用於根據本發明之實施例使用之絕緣體上覆矽(SOI)結構;
圖2係該矽層中具有沈澱之SOI結構;
圖3係在蝕刻之後形成孔或凹坑之SOI結構;
圖4係在進一步蝕刻之後具有下切口沈澱之SOI結構;
圖5係在蝕刻該介電層之後形成洞或凹陷之SOI結構;
圖6係浸入根據實例1之受汙染晶圓清洗浴槽中之SOI結構之缺陷圖;及
圖7係浸入根據實例1之清洗晶圓清洗浴槽中之SOI結構之缺陷圖。
在所有圖式中相同之元件符號係表示相同之部件。
14...矽層
15...介電層或絕緣層
16...處置晶圓
40...絕緣體上覆矽結構

Claims (27)

  1. 一種用於判定或監控在一製程期間傳遞至半導體晶圓中之金屬汙染物量之方法,該方法包括:使該等半導體晶圓以外之一絕緣體上覆矽結構曝露於一處理步驟,該絕緣體上覆矽結構包括一處置晶圓、一矽層及介於該處置晶圓與該矽層之間的一介電層,該結構具有在該矽層上的一前表面,該處理步驟在該矽層中傳遞金屬汙染物;熱退火該絕緣體上覆矽結構以導致該矽層中之金屬汙染物溶解;冷卻該絕緣體上覆矽結構以在該矽層中形成金屬沈澱物;藉由使該矽層之表面與一蝕刻劑接觸來偵測該矽層中之該等金屬沈澱物,該蝕刻劑係:(1)包括氟化氫,其中該蝕刻劑中之氟化氫之濃度(重量比)少於約5%;或(2)一Secco蝕刻劑;及確認傳遞至該絕緣體上覆矽結構以外之半導體晶圓中之金屬汙染物量是否可接受,該等半導體晶圓並非絕緣體上覆矽結構。
  2. 如請求項1之方法,其中該製程係一半導體製程,且使該絕緣體上覆矽結構曝露於一半導體處理步驟。
  3. 如請求項2之方法,其中該半導體製程係選自由拋光、清洗、結合強度增強熱處理、磊晶、氧化物剝離、電漿 活化、濕化學蝕刻、氣相化學蝕刻、高溫退火、離子植入及氧化組成之一群組。
  4. 如請求項1之方法,其中該偵測步驟在該絕緣體上覆矽結構之前表面上產生凹坑。
  5. 如請求項4之方法,其包括針對該前表面上之凹坑之存在檢驗該絕緣體上覆矽結構。
  6. 如請求項5之方法,其包括使光直射至該絕緣體上覆矽結構之該前表面及偵測所散射的反射光。
  7. 如請求項6之方法,其中分析所散射的反射光以在該製程期間判定或監控傳遞至該等半導體晶圓中之金屬汙染物量。
  8. 如請求項4之方法,其中分析凹坑之一空間分佈以在該製程期間判定或監控傳遞至該等半導體晶圓中之金屬汙染物量。
  9. 如請求項1之方法,其中在自約600℃至約1300℃之一溫度下熱退火該絕緣體上覆矽結構。
  10. 如請求項1之方法,其中使該絕緣體上覆矽結構冷卻於溫度範圍內,該溫度範圍係金屬汙染物在矽中相對地可移動之一溫度至該等金屬汙染物不再相對地可移動之一溫度。
  11. 如請求項1之方法,其中存在金屬汙染物在該矽層中過度飽和之一溫度Tsat及金屬汙染物在矽中不再移動之一溫度Timmobile,該方法包括將該絕緣體上覆矽結構在完成該熱退火之一時間長度tcool內自約Tsat冷卻至約Timmobile, 其中(Tsat減去Timmobile)除以tcool係小於約7℃/秒。
  12. 如請求項1之方法,其中當完成該熱退火時,該絕緣體上覆矽結構係在溫度Tanneal下,且存在金屬汙染物在矽中不再移動之一溫度Timmobile,該方法包括將該絕緣體上覆矽結構在完成該熱退火之一時間長度tcool內自約Tanneal冷卻至約Timmobile,其中(Tanneal減去Timmobile)除以tcool係小於約7℃/秒。
  13. 如請求項1之方法,其中在使該絕緣體上覆矽結構曝露於該處理步驟之後,該絕緣體上覆矽結構之表面層中之金屬汙染物量少於約108個原子/平方公分。
  14. 如請求項1之方法,其中分析該等所偵測金屬沈澱物之一空間分佈以在該製程期間判定或監控傳遞至該等半導體晶圓中之金屬汙染物量。
  15. 如請求項1之方法,其進一步包括在判定金屬汙染物量係不可接受時調整該製程以減少該製程期間晶圓中所引入的金屬汙染物量。
  16. 如請求項1之方法,其中藉由比較金屬汙染物指示項與判定汙染物之程度係可接受時所蒐集的其他金屬汙染物指示項來確認金屬汙染物量。
  17. 如請求項1之方法,其中該蝕刻劑係包括K2Cr2O7或Cr2O3之一Secco蝕刻劑。
  18. 如請求項1之方法,其中該蝕刻劑包括氟化氫,其中該蝕刻劑中之氟化氫之濃度(重量比)少於約2%。
  19. 如請求項1之方法,其中蝕刻步驟不涉及溶解該介電 層。
  20. 一種用於在一半導體製程期間監控傳遞至晶圓中之金屬汙染物量之方法,該方法包括:使該晶圓以外之至少一絕緣體上覆矽結構曝露於一半導體製程,該絕緣體上覆矽結構包括一處置晶圓、一矽層及介於該處置晶圓與該矽層之間的一介電層,該半導體製程將金屬汙染物傳遞至該矽層中;評估該絕緣體上覆矽結構之金屬汙染物指示項,該評估包括:熱退火該絕緣體上覆矽結構以導致該矽層中之該等金屬汙染物溶解;冷卻該絕緣體上覆矽結構以在該矽層中形成金屬沈澱物;及偵測該等金屬沈澱物,該偵測步驟在該絕緣體上覆矽結構之前表面上產生凹坑、孔及/或洞並涉及使光直射至該絕緣體上覆矽結構之該前表面及偵測所散射的反射光;藉由使用該所散射的反射光產生一第一缺陷圖;及藉由比較該第一缺陷圖與判定汙染物之程度為可接受時所產生的一第二缺陷圖以確認傳遞至半導體晶圓中之該金屬汙染物量是否可接受,該第一及第二缺陷圖係使用實質上相同的製程條件而產生,該製程條件包括熱退火溫度、熱退火時間、冷卻速率及偵測該等金屬沈澱物之製程。
  21. 如請求項20之方法,其中藉由使該矽層之該表面接觸一蝕刻劑而偵測該等金屬沈澱物。
  22. 如請求項20之方法,其中在自約600℃至約1300℃之一溫度發生該熱退火步驟。
  23. 如請求項20之方法,其中該冷卻涉及在一溫度範圍內冷卻,其中該溫度範圍係該等金屬汙染物在矽中相對地可移動之一溫度至該等金屬汙染物不再相對地可移動之一最後溫度。
  24. 如請求項20之方法,其中存在該等金屬汙染物在該矽層中過度飽和之一溫度Tsat及該等金屬汙染物在矽中不再移動之一溫度Timmobile,該方法包括將該絕緣體上覆矽結構在完成該熱退火後之一時間長度tcool內自約Tsat冷卻至約Timmobile,其中(Tsat減去Timmobile)除以tcool係小於約7℃/秒。
  25. 如請求項20之方法,其中當完成該熱退火時,該絕緣體上覆矽結構係在溫度Tanneal下,且具有金屬汙染物在矽中不再移動之一溫度Timmobile,該方法包括將該絕緣體上覆矽結構在完成該熱退火後之一時間長度tcool內自約Tanneal冷卻至約Timmobile,其中(Tanneal減去Timmobile)除以tcool係小於約7℃/秒。
  26. 如請求項20之方法,其中該矽層包括一金屬汙染物量,在使該絕緣體上覆矽結構曝露於該半導體處理步驟之後,該絕緣體上覆矽結構之該矽層中之該金屬汙染物量少於約108個原子/平方公分。
  27. 如請求項20之方法,其中該半導體製程係選自由拋光、清洗、結合強度增強熱處理、磊晶、氧化物剝離、電漿活化、濕化學蝕刻、氣相化學蝕刻、高溫退火、離子植入及氧化組成之一群組。
TW099145375A 2009-12-23 2010-12-22 用於在晶圓處理期間監控傳遞至半導體晶圓的汙染物量之方法 TWI528482B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US28987809P 2009-12-23 2009-12-23

Publications (2)

Publication Number Publication Date
TW201142969A TW201142969A (en) 2011-12-01
TWI528482B true TWI528482B (zh) 2016-04-01

Family

ID=43797704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099145375A TWI528482B (zh) 2009-12-23 2010-12-22 用於在晶圓處理期間監控傳遞至半導體晶圓的汙染物量之方法

Country Status (8)

Country Link
US (4) US8143078B2 (zh)
EP (1) EP2517234A2 (zh)
JP (1) JP2013516063A (zh)
KR (1) KR101762463B1 (zh)
CN (1) CN102687260A (zh)
SG (1) SG181427A1 (zh)
TW (1) TWI528482B (zh)
WO (1) WO2011077344A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5407473B2 (ja) * 2009-03-25 2014-02-05 株式会社Sumco シリコンウェーハの製造方法
US9343379B2 (en) * 2011-10-14 2016-05-17 Sunedison Semiconductor Limited Method to delineate crystal related defects
JP5949303B2 (ja) * 2012-08-09 2016-07-06 株式会社Sumco エピタキシャル成長炉の評価方法およびエピタキシャルウェーハの製造方法
US8835309B2 (en) * 2012-09-13 2014-09-16 International Business Machines Corporation Forming nickel—platinum alloy self-aligned silicide contacts
CN104078378A (zh) * 2014-07-02 2014-10-01 武汉新芯集成电路制造有限公司 一种检测金属污染的方法
JP5783312B1 (ja) * 2014-09-18 2015-09-24 株式会社Sumco エピタキシャルシリコンウェーハの製造方法及び気相成長装置
TWI559424B (zh) * 2015-03-05 2016-11-21 力晶科技股份有限公司 半導體晶圓的金屬汙染即時監控方法
CN104713588B (zh) * 2015-03-20 2017-03-29 上海华力微电子有限公司 一种监控电子显微镜真空腔体洁净度的方法
CN106206334B (zh) * 2015-05-07 2019-01-22 中芯国际集成电路制造(上海)有限公司 监测晶圆以及金属污染的监测方法
CN107301960A (zh) * 2016-04-15 2017-10-27 上海新昇半导体科技有限公司 晶圆金属污染的评估方法
US20200135460A1 (en) * 2017-04-25 2020-04-30 Sumco Corporation Single crystal silicon production method, epitaxial silicon wafer production method, single crystal silicon, and epitaxial silicon wafer
US10504805B2 (en) * 2017-08-24 2019-12-10 Applied Materials Israel Ltd. Method of examining defects in a semiconductor specimen and system thereof
GB2580858B (en) * 2018-09-07 2021-07-21 Memsstar Ltd A method for detecting defects in thin film layers
US10714329B2 (en) * 2018-09-28 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-clean for contacts
CN111106024B (zh) * 2018-10-26 2023-09-29 长鑫存储技术有限公司 流场分布的检测方法
WO2021159225A1 (en) * 2020-02-10 2021-08-19 Yangtze Memory Technologies Co., Ltd. Metal contamination test apparatus and method
CN115793416B (zh) * 2023-01-16 2023-04-25 广州粤芯半导体技术有限公司 半导体器件制备方法及监测光刻工艺化学品杂质的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH07106512A (ja) * 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたsimox処理方法
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP0869352A1 (en) 1997-04-03 1998-10-07 Applied Materials, Inc. Method for detecting metallic contaminants in submicron silicon surface layers of a semiconductor wafer
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JP3917245B2 (ja) 1997-07-10 2007-05-23 Sumco Techxiv株式会社 シリコンウェーハ及び熱処理用ボート、チューブの評価方法
JPH1174493A (ja) * 1997-08-29 1999-03-16 Sumitomo Metal Ind Ltd Soiウエーハの欠陥検査方法
JP3704426B2 (ja) * 1997-10-31 2005-10-12 信越半導体株式会社 金属不純物析出履歴の評価方法
JP2000040723A (ja) 1998-07-23 2000-02-08 Shin Etsu Handotai Co Ltd 金属不純物検査用ウエーハ及び該ウエーハを用いた金属不純物検査方法
JP2000164476A (ja) * 1998-11-26 2000-06-16 Mitsubishi Electric Corp 半導体製造工程の管理方法、半導体製造装置の管理方法、及び半導体製造環境の管理方法
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP3899715B2 (ja) * 1998-12-24 2007-03-28 株式会社Sumco シリコンウェーハ表面の検査方法
JP2001050874A (ja) * 1999-08-04 2001-02-23 Mitsubishi Electric Corp 半導体基板の検査方法
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Soiの熱処理方法及び製造方法
US6528335B2 (en) * 2001-02-14 2003-03-04 International Business Machines Corporation Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers
JP2003288112A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 生産管理方法
JP4252258B2 (ja) * 2002-05-27 2009-04-08 株式会社Sumco Soi基板のhf欠陥評価方法
US7016028B2 (en) * 2002-06-07 2006-03-21 Interuniversitair Microelektronica Centrum (Imec) Method and apparatus for defect detection
US6825050B2 (en) * 2002-06-07 2004-11-30 Lam Research Corporation Integrated stepwise statistical process control in a plasma processing system
EP1369682A3 (en) 2002-06-07 2004-12-01 Interuniversitair Microelektronica Centrum Vzw A method for wafer level detection of integrity of a layer
US20040241867A1 (en) * 2003-01-17 2004-12-02 Jones Mark L. Method of analyzing a wafer for metal impurities
US7570353B2 (en) * 2005-12-16 2009-08-04 Infineon Technologies Ag Fabrication and test methods and systems
US7517706B2 (en) * 2006-07-21 2009-04-14 Sumco Corporation Method for evaluating quality of semiconductor substrate and method for manufacturing semiconductor substrate

Also Published As

Publication number Publication date
US20120115258A1 (en) 2012-05-10
TW201142969A (en) 2011-12-01
US20110212550A1 (en) 2011-09-01
KR20120099733A (ko) 2012-09-11
CN102687260A (zh) 2012-09-19
SG181427A1 (en) 2012-07-30
US20110151592A1 (en) 2011-06-23
WO2011077344A2 (en) 2011-06-30
WO2011077344A3 (en) 2011-10-13
JP2013516063A (ja) 2013-05-09
US20110212547A1 (en) 2011-09-01
EP2517234A2 (en) 2012-10-31
US8143078B2 (en) 2012-03-27
US8822242B2 (en) 2014-09-02
KR101762463B1 (ko) 2017-07-27

Similar Documents

Publication Publication Date Title
TWI528482B (zh) 用於在晶圓處理期間監控傳遞至半導體晶圓的汙染物量之方法
US8796116B2 (en) Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
JP2014508405A5 (zh)
KR100768378B1 (ko) 실리콘 웨이퍼 및 실리콘 웨이퍼 표면 결함 평가 방법
WO2014152510A1 (en) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
JP2013516063A5 (zh)
US7517706B2 (en) Method for evaluating quality of semiconductor substrate and method for manufacturing semiconductor substrate
WO2004035879A1 (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
JP2005117022A (ja) シリコンウエハの再生方法
JP3896919B2 (ja) シリコンウエーハのNi汚染の評価方法
JP5042445B2 (ja) シリコンウェーハのゲッタリング効率を評価する方法
JP3917245B2 (ja) シリコンウェーハ及び熱処理用ボート、チューブの評価方法
KR101063068B1 (ko) 웨이퍼 표면처리 공정이 개선된 dsod 분석방법
JP2005228848A (ja) Simoxウェーハの検査方法及びそのsimoxウェーハの製造方法
KR100901925B1 (ko) 웨이퍼의 게터링 평가 방법