JP5407473B2 - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP5407473B2
JP5407473B2 JP2009074947A JP2009074947A JP5407473B2 JP 5407473 B2 JP5407473 B2 JP 5407473B2 JP 2009074947 A JP2009074947 A JP 2009074947A JP 2009074947 A JP2009074947 A JP 2009074947A JP 5407473 B2 JP5407473 B2 JP 5407473B2
Authority
JP
Japan
Prior art keywords
wafer
silicon wafer
heat treatment
stress
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009074947A
Other languages
English (en)
Other versions
JP2010228929A (ja
Inventor
敏昭 小野
誉之 木原
由美 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009074947A priority Critical patent/JP5407473B2/ja
Priority to US13/258,702 priority patent/US8765492B2/en
Priority to PCT/JP2010/002060 priority patent/WO2010109853A1/ja
Priority to KR1020117022890A priority patent/KR101272711B1/ko
Priority to CN201080013892.9A priority patent/CN102362017B/zh
Priority to TW099108918A priority patent/TWI412639B/zh
Publication of JP2010228929A publication Critical patent/JP2010228929A/ja
Application granted granted Critical
Publication of JP5407473B2 publication Critical patent/JP5407473B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、シリコンウェーハおよびその製造方法に係り、特に、高い内部応力が発生する熱処理に供されるシリコンウェーハに用いて好適な技術に関する。
デバイスの高集積化によりデバイス製造プロセスにて急速昇降温工程が多用されてきており、短時間化、最高温度も高温化する傾向にある。特に４５ｎｍノード（ｈｐ６５）からはＦＬＡ（flash lamp annealing ）、ＬＳＡ（Laser Spike Anneal ）、ＬＴＰ（laser thermal process ）と呼ばれるアニール工程が用いられる場合がある。
このうち、ＦＬＡ熱処理ではウェーハを４００℃〜６００℃の初期温度に昇温しておき、Ｘｅランプ等の短波長の光を用いてウェーハ全面に光照射し、ウェーハ極表層のみを１１００℃以上シリコンの融点付近まで急速加熱・急冷する。また、熱処理時間はμ秒からミリ秒の単位（オーダー）である。
ＦＬＡ処理に関する技術が以下の文献に開示されている。
特表２００８−５１５２００号公報 特開２００８−９８６４０号公報
このような熱処理ではウェーハ表面と裏面に数１００℃の温度差が生じ、以前からおこなわれてきたＲＴＡ（Rapid Thermal Annealing ）に比べて非常に高い応力が負荷されることになる。
しかし、このように高い応力が負荷されるため、上記ＦＬＡのようなミリ秒アニールにおいてウェーハが割れる可能性があるという問題が生じていた。しかも、特許文献２の００４２段に記載されるように、不純物の拡散を抑制するためにＦＬＡより後の工程においては７００℃以上の熱処理を行なわないなど、デバイス製造工程においては処理条件における制約が多いため、デバイス製造前のシリコンウェーハにおいてこの問題を解決したいという要求があった。
本発明は、上記の事情に鑑みてなされたもので、上記ＦＬＡアニール処理によるミリ秒アニールでも割れ耐性を有するウェーハを提供可能とすることを目的とする。
発明者らは、ＦＬＡ，ＬＳＡにおいては、処理温度（ピーク温度）が高く、極めて短時間の間に昇温・降温がおこなわれるため、ウェーハにかかる応力が大きくなり、ウェーハに割れが発生するので、これに耐え得るウェーハを提供する手段を探求した。まず、ＲＴＡ時に割れ防止の手段として採用してきたウェーハ中の酸素析出物によるスリップ伸長防止によって割れを防止することは、上記の熱処理における温度条件が過酷で厳しすぎるため、ほとんど無効であることがわかった。また、ＦＬＡ，ＬＳＡにおいては、それぞれおの熱処理による加熱の仕方によりウェーハ中における応力（stress）の発生状態が異なるため、これらの加熱手法に対応した割れ防止対策が必要であることがわかった。
そこで、このような条件の熱処理において、ウェーハに割れが生じないために、ウェーハ表面における傷〜クラック〜の有無と、割れ発生との関係を調べた。
その結果、後述する実施例のように、ウェーハ表面（裏面）に存在する傷（クラック：Ｃｒａｃｋ）の大きさとその位置とＦＬＡ熱処理条件に応じてウェーハ表面（裏面）付近の内部に発生する応力との間に割れ発生に対する一定の関係があることを見出した。
本発明のシリコンウェーハの製造方法は、シリコンウェーハの製造方法であって、
単結晶からスライスして表面処理をおこなうウェーハ準備工程と、
該準備工程で準備したシリコンウェーハにかかる応力Ｓ（ＭＰａ）を設定する応力設定工程と、
シリコンウェーハ表面または裏面に存在する傷を検査する検査工程と、
この検査工程の結果が、シリコンウェーハ表面または裏面に存在する傷の大きさをＣ（μｍ）とするとき、
応力Ｓ×傷の大きさＣ≦３５００（ＭＰａ・μｍ）
の基準を満たすウェーハを合格とし、上記の基準を満たさないウェーハを不合格として判定する判定工程と、
を有し、
前記応力Ｓが熱処理によって生じるものとされ、
該熱処理における処理条件が、処理温度１１００℃以上シリコンの融点以下、処理時間が１μ秒から１００ｍ秒までとされることにより上記課題を解決した。
また、前記検査工程において、シリコンウェーハ裏面における大きさ２μｍ以上のＬＰＤが１０個以下であると上記の基準を満たすと判定することがある。
本発明においては、前記判定工程において、不合格としたシリコンウェーハを前記ウェーハ準備工程において再度表面処理することが好ましい。
本発明においては、前記シリコンウェーハの酸素濃度Ｏｉを、５×１０１７〜２０×１０１７ａｔｏｍｓ／ｃｍ３(Old-ASTM)に設定することができる。
本発明のシリコンウェーハにおいては、上記のいずれか記載のシリコンウェーハの製造方法により製造されたことができる。
本発明のシリコンウェーハは、鏡面加工され、最高温度が１１００℃以上シリコンの融点以下で処理時間が１μ秒から１００ｍ秒程度までの条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハであって、
前記熱処理によってシリコンウェーハの各点で生じる応力をＳ（ＭＰａ）、シリコンウェーハ裏面に存在する傷の大きさをＣ（μｍ）とするとき、
応力Ｓ×傷の大きさＣ≦３５００（ＭＰａ・μｍ）
を満たすように前記傷の大きさが設定されることができる。
本発明において、シリコンウェーハ裏面における大きさ２μｍ以上のＬＰＤが１０個以下であることがより好ましい。
本発明は、前記シリコンウェーハの酸素濃度Ｏｉが、５×１０１７〜２０×１０１７ａｔｏｍｓ／ｃｍ３ (Old-ASTM)とされてなることが可能である。
また、また、本発明のシリコンウェーハの製造方法は、シリコンウェーハを鏡面加工した後に、最高温度が１１００℃以上シリコンの融点以下で処理時間が１μ秒から１００ｍ秒程度までの条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法において、
前記熱処理によってシリコンウェーハの各点で生じる応力をＳ（ＭＰａ）、シリコンウェーハ裏面に存在する傷の大きさをＣ（μｍ）とするとき、
応力Ｓ×傷の大きさＣ≦３５００（ＭＰａ・μｍ）
を満たすように前記傷の大きさを設定することができる。
また、また、本発明において、前記熱処理をおこなう際に、シリコンウェーハ裏面における大きさ２μｍ以上のＬＰＤが１０個以下である手段を採用することもできる。
本発明のシリコンウェーハは、鏡面加工され、最高温度が１１００℃以上シリコンの融点以下で処理時間が１μ秒から１００ｍ秒程度までの条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハであって、
前記熱処理によってシリコンウェーハの各点で生じる応力をＳ（ＭＰａ）、シリコンウェーハ裏面に存在する傷の大きさをＣ（μｍ）とするとき、
応力Ｓ×傷の大きさＣ≦３５００（ＭＰａ・μｍ）
を満たすように前記傷の大きさが設定されることにより、ＲＴＡに比べて発生する応力が大きくなるＦＬＡ等の熱処理工程を有する半導体デバイスの製造プロセスにおいて割れ発生を防止可能なシリコンウェーハを提供可能とすることができる。
４５ｎｍノード（ｈｐ６５）で、ＭＯＳ ＦＥＴのアニール工程としては、従前のＲＴＡに比べて、より高温、短時間なアニールがおこなわれる。これは、図３に示すように、符号Ｍｏｓで示すＭＯＳ ＦＥＴのソースＭｓ、ドレインＭｄに隣接し基板表面からの深さ（接合深さ）Ｘｉが２０ｎｍ程度と浅い不純物拡散領域である極浅接合Ｍｅｘにおいて、図４に示すような箱形の不純物プロファイル、つまり、極浅接合Ｍｅｘ領域内における不純物濃度の均一性と境界での急峻な変化状態の実現が必要だからである。このように、高い加熱温度により打ち込んだ不純物を充分に活性化して抵抗を下げ、同時に、短い加熱時間により不純物の不必要な拡散を抑えるとともに活性化した不純物の失活（deactination）を避けるためである。
このように、４５ｎｍノード（ｈｐ６５）で要求される２０ｎｍを下回る接合深さＸｉを実現するために、ウェーハを４００℃〜６００℃以下の初期温度に昇温しておき、Ｘｅフラッシュランプ等の短波長の光を用いてウェーハ全面に光照射しミリ秒単位の熱処理時間でウェーハ極表層のみを９００℃〜１３５０℃程度まで急速加熱・急冷するＦＬＡや、ウェーハをホットプレート上で４００℃〜６００℃の初期温度に昇温しておき、連続発振レーザを照射してウェーハをスポット走査することで、μ秒からミリ秒熱処理時間となるように１１００℃以上シリコンの融点付近まで急速加熱・急冷するＬＳＡなどがおこなわれる。
ＦＬＡ、ＬＳＡにおいては、ｈａｌｏの不純物濃度分布特性維持、接合リークの低減、ゲート・リークの抑制、ソース・ドレインの寄生抵抗の低減、ゲートの空乏化も抑制を実現可能な処理条件が選択される。
レーザ照射によりウェーハを局所的に加熱するＬＳＡにおいては、局部加熱であることおよびレーザを走査することつまり加熱位置が移動することから、正確な内部応力の算出は困難であるが、しかし、ウェーハ全面を同時に加熱するＦＬＡにおいては内部応力をこのように算出することが可能であり、上記のような条件とされたＦＬＡにおいて、熱処理時にウェーハで発生する内部応力は、５０〜１５０ＭＰａというレベルに達する。
しかし、ＬＳＡにおいて発生する温度差がウェーハ厚み方向に加えて照射するレーザスポットの周囲、つまりウェーハ面内方向にも発生するのに対し、ウェーハ面内方向で均一的に加熱するＦＬＡにおいて発生する温度差が主としてウェーハ厚み方向であるため、ＬＳＡに比べて、熱処理時にウェーハで発生する内部応力が、ＦＬＳの場合より小さくなっていると考えられる。
従って、ＦＬＡにおいては、ＬＳＡとは異なる条件・手段で割れ発生を防止することが必要となる。
さらに、本願発明者らの知見として、ＬＳＡにおいては、レーザ照射位置がウェーハ縁部付近になったときに割れが発生しやすい、つまり、縁部付近に存在するクラックの影響が割れ発生に対して大きな割合を占めているという結果が得られたのに対し、後述する実施例のように、ＦＬＡでは、ウェーハ中央部付近におけるクラックの存在が割れ発生に対して大きな影響を有することがわかった。
本願発明者らは、シリコンウェーハの製造工程において、このようなウェーハ割れ発生を防止可能とする対策を見出したものである。
本発明において、シリコンウェーハ裏面における大きさ２μｍ以上のＬＰＤが１０個以下であることにより、上述した
応力Ｓ×傷の大きさＣ≦３５００（ＭＰａ・μｍ）
の条件を満たすウェーハであることができる。これにより、シリコンウェーハを供する半導体デバイスの製造プロセスにおける前記ＦＬＡとされる急熱・急冷熱処理工程に応じて要求される割れ発生防止が可能なウェーハ裏面状態を実現することが可能となる。
これは、図９に示すように、２μｍ以上のＬＰＤが裏面で増大すると、コンフォーカル光学系によるレーザ顕微鏡又は暗視野顕微鏡で測定される傷（Ｃｒａｃｋ）数が増大することから明らかである。グラフ中１点が１枚のウェーハ裏面のデータに対応する。つまり、ＬＰＤを測定することで、ウェーハ裏面に存在する傷の数を推定することが可能となる。この際、上述した割れ防止可能な条件を満たす傷存在条件（傷の大きさ及び位置等も含む）に対応して、このＬＰＤを測定することで、割れ防止の条件に替えることが可能となるものである。
コンフォーカル光学系によるレーザ顕微鏡又は暗視野顕微鏡とは、サンプル上にレーザ光を集束させて微小スポットで照射し、その反射光を受光器の全面に配置したピンホールに再び集束させ、ピンホールを通過した光量を検出するものであり、具体的には、レーザーテック株式会社製造のＭａｇｉｃｓなどを採用することが可能である。
本発明は、前記シリコンウェーハの酸素濃度Ｏｉが、５×１０１７〜２０×１０１７ａｔｏｍｓ／ｃｍ ３ (Old-ASTM)とされてなることが可能である。
また、本発明のシリコンウェーハの製造方法は、シリコンウェーハを鏡面加工した後に、最高温度が１１００℃以上シリコンの融点以下で処理時間が１μ秒から１００ｍ秒程度までの条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法において、
前記熱処理によってシリコンウェーハの各点で生じる応力をＳ（ＭＰａ）、シリコンウェーハ裏面に存在する傷の大きさをＣ（μｍ）とするとき、
応力Ｓ×傷の大きさＣ≦３５００（ＭＰａ・μｍ）
を満たすように前記傷の大きさを設定することにより、ＦＬＡ処理で割れが発生しやすい状態として、加熱時に発生する応力が大きい部分、つまり、ウェーハ中央からウェーハ半径Ｒの２／３倍の範囲とされるウェーハ裏面中央部分のクラックに対して、このクラックが存在しても割れを防止すること、つまり、ＦＬＡ処理をおこなうウェーハに対してこの処理における割れ耐性を有するウェーハを供給可能とすることができる。
さらに、本願発明者らは、ＦＬＡプロセスで起こる割れに関して、耐性を持たせるためには、特に２Ｒ／３以内の傷導入を避ける必要があることが重要であり、このため、傷が導入される可能性のあるウェーハ加工プロセスでの搬送工程や熱処理工程等におけるウェーハのハンドリングにおいて、２Ｒ／３以内の領域をハンドリングしない手段を採用することができる。さらに、シリコンウェーハ製造工程において、ウェーハ裏面の傷を除去することのできる両面鏡面研磨工程以降で、上述した応力増大部分、つまり、ウェーハ中心から半径の２／３以内の領域をハンドリングしないことで、ＦＬＡ処理における割れ発生の危険性を低減できる。
また、本発明において、前記熱処理をおこなう際に、シリコンウェーハ裏面における大きさ２μｍ以上のＬＰＤが１０個以下である手段を採用することにより、シリコンウェーハを供する半導体デバイスの製造プロセスにおける前記ＦＬＡとされる急熱・急冷熱処理工程に応じて要求される割れ発生防止が可能なウェーハ裏面状態を実現することが可能となる。
本発明のシリコンウェーハの製造方法は、シリコンウェーハの製造方法であって、
単結晶からスライスして表面処理をおこなうウェーハ準備工程と、
該準備工程で準備したシリコンウェーハにかかる応力Ｓ（ＭＰａ）を設定する応力設定工程と、
シリコンウェーハ表面または裏面に存在する傷を検査する検査工程と、
この検査工程の結果が、シリコンウェーハ表面または裏面に存在する傷の大きさをＣ（μｍ）とするとき、
応力Ｓ×傷の大きさＣ≦３５００（ＭＰａ・μｍ）
の基準を満たすウェーハを合格とし、上記の基準を満たさないウェーハを不合格として判定する判定工程と、
を有することにより、検査工程の結果から合格不合格を判定して、基準に満たないウェーハを除去することにより、半導体デバイスの製造プロセスにおける前記ＦＬＡ熱処理工程に応じて要求される割れ発生防止が可能なウェーハ裏面状態を有するシリコンウェーハを供することが可能となる。
これにより、ソース・ドレイン拡散領域への不純物打ち込み後のアニール処理において、打ち込んだ不純物を電気的に活性化させるとともに、不純物の打ち込みによって発生した結晶欠陥を除去することの可能な熱処理をおこなっても、いわゆる矩形の不純物プロファイルに近い状態を実現可能な条件において、ウェーハの割れが発生することのないシリコンウェーハを製造することを可能とすることができる。
さらに、前記応力Ｓが熱処理によって生じるものとされ、
該熱処理における処理条件が、処理温度１１００℃以上シリコンの融点以下、処理時間が１μ秒から１００ｍ秒程度までとされることにより、上記の不純物の電気的活性化および矩形の不純物プロファイルを維持した状態で、ウェーハ中央部存在する傷に起因する割れの発生する可能性が高いＦＬＡにおいても割れ発生を防止することが可能となる。
また、前記検査工程において、シリコンウェーハ裏面における大きさ２μｍ以上のＬＰＤが１０個以下であると上記の基準を満たすと判定することで、上記の割れ防止可能なウェーハを判別することが可能となる。
本発明においては、前記判定工程において、不合格としたシリコンウェーハを前記ウェーハ準備工程において再度表面処理することで、再度判定工程で合格とすることが可能となる。またこの際、ウェーハ準備工程における再処理は裏面の研磨処理であることが好ましく、この研磨処理は、いわゆる仕上げ研磨であり、シリコンウェーハ裏面の研磨代を１μｍ以上３μｍ以下とする研磨工程を有することにより、ウェーハ準備工程（シリコンウェーハ製造工程）中に傷が導入された場合であっても、この傷を除去して、その影響を排除し、ＦＬＡ工程においてウェーハの割れ発生を防止することが可能となる。
本発明本発明においては、前記シリコンウェーハの酸素濃度Ｏｉを、５×１０１７〜２０×１０１７ａｔｏｍｓ／ｃｍ ３ (Old-ASTM)に設定することができる。
本発明本発明のシリコンウェーハにおいては、上記のいずれか記載のシリコンウェーハの製造方法により製造されたことができる。
本発明によれば、ＲＴＡに比べて極めて大きな応力の発生するＦＬＡ等の熱処理工程を有する半導体デバイスの製造プロセスにおいてウェーハ中央部からの割れ発生を防止可能なシリコンウェーハを提供可能とすることができるという効果を奏することができる。
本発明に係るシリコンウェーハの製造方法の第１実施形態を示すフローチャートである。 本発明に係るシリコンウェーハの製造方法の第２実施形態を示すフローチャートである。 ＭＯＳ ＦＥＴを示す模式断面図である。 不純物濃度と接合深さとの関係において箱形の不純物プロファイルを示すグラフである。 アニールによるシリコン原子および不純物の振る舞いを示す模式図である。 本発明に係るシリコンウェーハの第１実施形態を示す平面図である。 ＦＬＡ装置を示す模式図である。 本発明に係るシリコンウェーハの縁部を示す拡大断面図である。 裏面の傷個数と大きさ２μｍ以上のＬＰＤ個数との関係を示すグラフである。
以下、本発明に係るシリコンウェーハおよびその製造方法の第１実施形態を、図面に基づいて説明する。
図１は、本実施形態におけるシリコンウェーハおよびその製造方法を示すフローチャートである。
本実施形態におけるシリコンウェーハの製造方法は、シリコンウェーハを鏡面加工した後に、最高温度が１１００℃以上シリコンの融点以下で処理時間が１μ秒から１００ｍ秒程度までか、さらに１μ秒から１０ｍ秒までの条件とされる急速昇温急冷熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、図１に示すように、研磨工程Ｓ１２を有するウェーハ準備工程Ｓ１と、応力設定工程Ｓ２と、検査工程Ｓ３と、判定工程Ｓ４と、ＦＬＡ等の熱処理工程Ｓ５２を有するデバイス製造工程Ｓ５とを有するものとされる。
図１に示すウェーハ準備工程Ｓ１は、ＣＺ（チョクラルスキー）法により、シリコン融液からシリコン単結晶を引き上げ、このシリコン単結晶をスライス加工、および、面取り、研削、研磨、洗浄等の表面処理によりシリコンウェーハを準備する工程であり、その工程に、仕上げとしての研磨工程Ｓ１２を有するものとされる。
このウェーハ準備工程Ｓ１の引き上げ時において、シリコンウェーハの酸素濃度Ｏｉを、５×１０１７〜２０×１０１７ａｔｏｍｓ／ｃｍ３ (Old-ASTM)に設定するものとされる。
図１に示す応力設定工程Ｓ２は、ウェーハ準備工程Ｓ１で準備したシリコンウェーハを供する後工程としての半導体デバイスの製造工程Ｓ５におけるＦＬＡ等の急速昇温冷却熱処理工程Ｓ５２に応じてウェーハ表面層で発生する応力とこの応力に対応して要求されるウェーハ裏面表面状態を設定するものとされ、熱処理条件の具体的条件は、鏡面加工したシリコンウェーハが供される熱処理が、最高温度が１１００℃以上シリコンの融点以下で処理時間が１μ秒から１００ｍ秒程度までの条件とされる急速昇温冷却熱処理工程Ｓ５２とされ、この熱処理工程Ｓ５２において、割れ発生を抑制可能なウェーハ裏面中央部の状態を設定することになる。このウェーハ裏面の状態は、具体的には、前記熱処理工程Ｓ５２においてシリコンウェーハ割れ発生の原因となる１０μｍ以上の傷が、図６に示すウェーハ中央部分Ｗｃにおいて後述する条件として排除されるものとされる。ウェーハ中央部分Ｗｃは、図６に示すように、前記シリコンウェーハＷの裏面Ｗｒにおける中心最外周部Ｗｏからウェーハ径方向外に向かう距離ｒの領域とされ、この距離ｒは、図６に符号Ｒで示すウェーハ半径寸法に対する比が０〜２／３以内となる範囲に設定される。
ここで、シリコンウェーハは径寸法φ３００ｍｍ以上４５０ｍｍ程度のものが適応可能である。
なお、本実施形態において、応力設定工程Ｓ２において、対象とする熱処理工程Ｓ５２は、図３に示すソース・ドレイン拡散領域Ｍｅｘへの不純物打ち込み後のアニール処理には打ち込んだ不純物を電気的に活性化させることと、不純物の打ち込みによって発生した結晶欠陥を除去することとを同時に実現するという条件でおこなわれる。
電気的に活性化させるとは、図５（ａ）に示すように、イオン打ち込みによって注入した不純物が通常Ｓｉ結晶中にランダムに存在しているだけで電気的に不活性な低電気伝導度となっている状態から、アニールによって熱エネルギーを与えることで、図５（ｂ）に示すように、不純物が結晶格子点の位置に移動して電気的に活性化されて電気伝導度が上がる状態になることをいう。
不純物の打ち込みによって発生した結晶欠陥を除去するとは、図５（ａ）に示すように、不純物が打ち込まれたとき、もともと、Ｓｉ原子が規則的に配列していた単結晶シリコンは、打ち込みのエネルギーによって原子の規則的は配列が乱れた格子欠陥を有する状態から、アニールによって熱エネルギーを与えることで、図５（ｂ）に示すように、シリコン原子が再配列しシーク電流を生じる原因となる結晶欠陥がない状態になることをいう。
前者の不純物の活性化は、不純物がＳｉの格子点に行き着くまでの原子間（格子間）をわずかに移動する程度と移動距離が短く、活性化にかかる時間も短くてすむが、ピーク温度が１０００℃を超える高温が必要である。つまり、高温で時定数の小さなものである。
これに対し、後者のＳｉ単結晶整列は時定数の大きなものである。これは規則的な配列を崩された原子が再配列するまでに移動する距離は長く、また、再結晶化には長時間かかるので、結晶欠陥の除去には低温長時間のアニールが必要である。
このように、時定数の異なる現象を同時に制御するための熱処理である熱処理工程Ｓ５２は条件が厳しく、不純物活性化を優先して加熱条件を高温に設定した場合には、不純物拡散を最小限に抑えるために処理時間を短くする必要があるが、結果として、結晶欠陥の除去が充分でなく、ＭＯＳ ＦＥＴのリーク電流が多くなってしまう。一方、結晶欠陥除去を優先させたて処理時間を長くした場合には、欠陥はリカバリーサレ結晶性は回復するが、不純物拡散が激しくなり、短チャネル効果を引き起こしやすくなる。
つまり、熱処理工程Ｓ５２はこのような２つの相反する役割を同時に満たすとともに、高い不純物密度と浅い拡散深さをもつ極浅接合Ｍｅｘを形成するために時定数の異なる２つの熱現象を制御することが求められるので、その条件は、従来のＲＴＡに比べてウェーハ割れ発生頻度が極めて高くなるものであり、この熱処理条件に対応するウェーハ状態の設定が必要となるものである。
さらに、ウェーハ応力設定工程Ｓ２における裏面応力状態は、後述する実施例のように、処理温度（ピーク温度）が１１００℃以上シリコンの融点以下、処理時間が１μ秒から１００ｍ秒程度までとされる処理条件に対応して、それぞれの場合にウェーハ表面から内部に供給される加熱エネルギーを単位面積当たり２０〜３０Ｊ／ｃｍ２ ２２〜２４〜２６Ｊ／ｃｍ２ とした場合に、このようなエネルギーの流入するウェーハ表面付近に発生する最大応力Ｓ（ＭＰａ）と、ウェーハ裏面中心部分に存在する傷の大きさＣ（μｍ）との積の値Ｓ×Ｃが、
Ｓ×Ｃ≦３５００（ＭＰａ・μｍ）
を満たすように前記傷の大きさを設定するものとされる。
つまり、φ３００ｍｍウェーハにおいては、それぞれ後述するように、表１に対応して、加熱エネルギー（処理温度）が２０Ｊ／ｃｍ２ の場合、４０〜５０μｍ程度の傷が中心から径方向距離がウェーハ半径寸法に対して１０／３００以内の範囲にない状態、６０〜７０μｍ程度の傷が中心から径方向距離がウェーハ半径寸法に対して１２０／３００以内の範囲にない状態、１１５〜１２５μｍ程度の傷が中心から径方向距離がウェーハ半径寸法に対して１２０／３００以内の範囲にない状態、表２に対応して、加熱エネルギー（処理温度）が２２Ｊ／ｃｍ２ の場合、４０〜５０μｍ程度の傷が中心から径方向距離がウェーハ半径寸法に対して１００／３００以内の範囲にない状態、６０〜７０μｍ程度の傷が中心から径方向距離がウェーハ半径寸法に対して１２０／３００以内の範囲にない状態、１１５〜１２５μｍ程度の傷が中心から径方向距離がウェーハ半径寸法に対して１２０／３００以内の範囲にない状態、表３に対応して、加熱エネルギー（処理温度）が２４Ｊ／ｃｍ２ の場合、４０〜５０μｍ程度の傷が中心から径方向距離がウェーハ半径寸法に対して１２０／３００以内の範囲にない状態、６０〜７０μｍ程度の傷が中心から径方向距離がウェーハ半径寸法に対して１２０／３００以内の範囲にない状態、１１５〜１２５μｍ程度の傷が中心から径方向距離がウェーハ半径寸法に対して１２０／３００以内の範囲にない状態、表４に対応して、加熱エネルギー（処理温度）が２６Ｊ／ｃｍ２ の場合、４０〜５０μｍ程度の傷が中心から径方向距離がウェーハ半径寸法に対して１２０／３００以内の範囲にない状態、６０〜７０μｍ程度の傷が中心から径方向距離がウェーハ半径寸法に対して１２０／３００以内の範囲にない状態、１１５〜１２５μｍ程度の傷が中心から径方向距離がウェーハ半径寸法に対して１３０／３００以内の範囲にない状態、に設定される。
なお、加熱エネルギー（処理温度）が２０Ｊ／ｃｍ２ の場合は、ウェーハ表面温度そのものを測定すると１０５０℃程度と１１００℃よりも低くなる場合もあるが、発生する内部応力と傷の大きさおよび有無との関係そのものは、ウェーハ表面温度状態によらず上述したものと変化はないため、たとえ温度状態が低いものであっても発生する内部応力の最大値が９５ＭＰａより大きくなる熱処理条件は本願発明に含まれるものとする。この発生する内部応力の最大値は、ウェーハ中央部分において発生すると見なすことができる。
また、発生する応力が圧縮応力の場合には、ウェーハ割れは起こらないため、ウェーハ縁部における応力設定はいずれも除外することができる。
図１に示す検査工程Ｓ３は、シリコンウェーハ端面および裏面に存在する傷を検査するものとされ、前記シリコンウェーハ裏面における中心からウェーハ径方向外側に向かう距離ｒとウェーハ径寸法Ｒとの比が０〜２／３以内の範囲において、大きさ２μｍ以上のＬＰＤが１０個以下であるかどうかを検査するものとされる。具体的には、レーザを用いた面検機(KLA-Tencor製 SP-1等)やＣＣＤカメラによる画像検査法といった検査手法を用いることができる。
図１に示す判定工程Ｓ４は、検査工程Ｓ３の結果が、前記シリコンウェーハ裏面における中心からウェーハ径方向外側に向かう距離ｒとウェーハ径寸法Ｒとの比が０〜２／３以内の範囲において、前述のＳ×Ｃ＞３５００を満たす傷が排除されるとの基準を満たすウェーハを合格とし、上記の基準を満たさないウェーハを不合格として判定する。
判定工程Ｓ４で不合格とされた場合には、ウェーハ準備工程Ｓ１の研磨工程Ｓ１２に戻り、ウェーハ裏面、端面の傷を上記の基準まで除去してリカバリーすることで、再度、検査工程Ｓ３，判定工程Ｓ４へと至ることになる。
判定工程Ｓ４で合格と判定された場合には、シリコンウェーハはデバイス製造工程Ｓ５へと供される。
このデバイス製造工程Ｓ５では、４５ｎｍノード（ｈｐ６５）によるデバイスをシリコンウェーハに作り込むための必要な処理がおこなわれ、ＦＬＡ等の熱処理工程Ｓ５２を有するものとされる。
図１に示す熱処理工程Ｓ５２においては、図７に示す熱処理装置でフラッシュランプアニーリングをおこなう。このＦＬＡ装置は、マイクロ秒〜ミリ秒オーダー照射で１３５０℃程度に昇温可能である。この熱処理装置は、キセノンフラッシュランプからの閃光によってシリコンウェーハ等の基板の熱処理を行う装置である。
この熱処理装置は、透光板６１、底板６２および一対の側板６３、６４からなり、その内部に半導体ウェーハ（シリコンウェーハ）Ｗを収納して熱処理するためのチャンバー６５を備える。チャンバー６５の上部を構成する透光板６１は、例えば、石英等の赤外線透過性を有する材料から構成されており、光源５から出射された光を透過してチャンバー６５内に導くチャンバー窓として機能している。また、チャンバー６５を構成する底板６２には、後述するサセプタ７３および加熱プレート７４を貫通して半導体ウェーハＷをその下面から支持するための支持ピン７０が立設されている。
また、チャンバー６５を構成する側板６４には、半導体ウェーハＷの搬入および搬出を行うための開口部６６が形成されている。開口部６６は、軸６７を中心に回動するゲートバルブ６８により開閉可能となっている。半導体ウェーハＷは、開口部６６が解放された状態で、図示しない搬送ロボットによりチャンバー６５内に搬入される。また、チャンバー６５内にて半導体ウェーハＷの熱処理が行われるときには、ゲートバルブ６８により開口部６６が閉鎖される。
チャンバー６５は光源５の下方に設けられている。光源５は、複数（本実施形態においては２７本）のキセノンフラッシュランプ６９（以下、単に「フラッシュランプ６９」とも称する）と、リフレクタ７１とを備える。複数のフラッシュランプ６９は、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が水平方向に沿うようにして互いに平行に列設されている。リフレクタ７１は、複数のフラッシュランプ６９の上方にそれらの全体を被うように配設されている。
このキセノンフラッシュランプ６９は、その内部にキセノンガスが封入されその両端部にコンデンサーに接続された陽極および陰極が配設されたガラス管と、該ガラス管の外局部に巻回されたトリガー電極とを備える。キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管内に電気は流れない。しかしながら、トリガー電極に高電圧を印加して絶縁を破壊した場合には、コンデンサーに蓄えられた電気がガラス管内に瞬時に流れ、そのときのジュール熱でキセノンガスが加熱されて光が放出される。このキセノンフラッシュランプ６９においては、予め蓄えられていた静電エネルギーが０．１ミリセカンドないし１０ミリセカンドという極めて短い光パルスに変換されることから、連続点灯の光源に比べて極めて強い光を照射し得るという特徴を有する。
光源５と透光板６１との間には、光拡散板７２が配設されている。この光拡散板７２は、赤外線透過材料としての石英ガラスの表面に光拡散加工を施したものが使用される。
フラッシュランプ６９から放射された光の一部は直接に光拡散板７２および透光板６１を透過してチャンバー６５内へと向かう。また、フラッシュランプ６９から放射された光の他の一部は一旦リフレクタ７１によって反射されてから光拡散板７２および透光板６１を透過してチャンバー６５内へと向かう。
チャンバー６５内には、加熱プレート７４とサセプタ７３とが設けられている。サセプタ７３は加熱プレート７４の上面に貼着されている。加熱プレート７４およびサセプタ７３によって、チャンバー６５内にて半導体ウェーハＷを略水平姿勢にて保持する保持手段が構成されている。
加熱プレート７４は、半導体ウェーハＷを予備加熱（アシスト加熱）するためのものである。この加熱プレート７４は、窒化アルミニウムにて構成され、その内部にヒータと該ヒータを制御するためのセンサとを収納した構成を有する。一方、サセプタ７３は、半導体ウェーハＷを位置決めして保持するとともに、加熱プレート７４からの熱エネルギーを拡散して半導体ウェーハＷを均一に予備加熱するためのものである。このサセプタ７３の材質としては、窒化アルミニウムや石英等の比較的熱伝導率が小さいものが採用される。サセプタ７３の詳細についてはさらに後述する。
サセプタ７３および加熱プレート７４は、モータ４０の駆動により、半導体ウェーハＷの搬入・搬出位置と半導体ウェーハＷの熱処理位置との間を昇降する構成となっている。
すなわち、加熱プレート７４は、筒状体４１を介して移動板４２に連結されている。この移動板４２は、チャンバー６５の底板６２に釣支されたガイド部材４３により案内されて昇降可能となっている。また、ガイド部材４３の下端部には、固定板４４が固定されており、この固定板４４の中央部にはボールネジ４５を回転駆動するモータ４０が配設されている。そして、このボールネジ４５は、移動板４２と連結部材４６、４７を介して連結されたナット４８と螺合している。このため、サセプタ７３および加熱プレート７４は、モータ４０の駆動により、半導体ウェーハＷの搬入・搬出位置と半導体ウェーハＷの熱処理位置との間を昇降することができる。
半導体ウェーハＷの搬入・搬出位置は、図示しない搬送ロボットを使用して開口部６６から搬入した半導体ウェーハＷを支持ピン７０上に載置し、あるいは、支持ピン７０上に載置された半導体ウェーハＷを開口部６６から搬出することができるように、サセプタ７３および加熱プレート７４が下降した位置である。この状態においては、支持ピン７０の上端は、サセプタ７３および加熱プレート７４に形成された貫通孔を通過し、サセプタ７３の表面より上方に突出する。
一方、図に示す半導体ウェーハＷの熱処理位置は、半導体ウェーハＷに対して熱処理を行うために、サセプタ７３および加熱プレート７４が支持ピン７０の上端より上方に上昇した位置である。サセプタ７３および加熱プレート７４が搬入・搬出位置から熱処理位置に上昇する過程において、支持ピン７０に載置された半導体ウェーハＷはサセプタ７３によって受け取られ、その下面をサセプタ７３の表面に支持されて上昇し、チャンバー６５内の透光板６１に近接した位置に水平姿勢にて保持される。逆に、サセプタ７３および加熱プレート７４が熱処理位置から搬入・搬出位置に下降する過程においては、サセプタ７３に支持された半導体ウェーハＷは支持ピン７０に受け渡される。
半導体ウェーハＷを支持するサセプタ７３および加熱プレート７４が熱処理位置に上昇した状態においては、それらに保持された半導体ウェーハＷと光源５との間に透光板６１が位置することとなる。なお、このときのサセプタ７３と光源５との間の距離についてはモータ４０の回転量を制御することにより任意の値に調整することが可能である。
また、チャンバー６５の底板６２と移動板４２との間には筒状体４１の周囲を取り囲むようにしてチャンバー６５を気密状体に維持するための伸縮自在の蛇腹７７が配設されている。サセプタ７３および加熱プレート７４が熱処理位置まで上昇したときには蛇腹７７が収縮し、サセプタ７３および加熱プレート７４が搬入・搬出位置まで下降したときには蛇腹７７が伸長してチャンバー６５内の雰囲気と外部雰囲気とを遮断する。
チャンバー６５における開口部６６と反対側の側板６３には、開閉弁８０に連通接続された導入路７８が形成されている。この導入路７８は、チャンバー６５内に処理に必要なガス、例えば不活性な窒素ガスを導入するためのものである。一方、側板６４における開口部６６には、開閉弁８１に連通接続された排出路７９が形成されている。この排出路７９は、チャンバー６５内の気体を排出するためのものであり、開閉弁８１を介して図示しない排気手段と接続されている。
次に、この熱処理装置によるＦＬＡ熱処理動作について説明する。この熱処理装置において処理対象となる半導体ウェーハＷは、イオン注入後の半導体ウェーハである。
この熱処理装置においては、サセプタ７３および加熱プレート７４が半導体ウェーハＷの搬入・搬出位置に配置された状態にて、図示しない搬送ロボットにより開口部６６を介して半導体ウェーハＷが搬入され、支持ピン７０上に載置される。半導体ウェーハＷの搬入が完了すれば、開口部６６がゲートバルブ６８により閉鎖される。しかる後、サセプタ７３および加熱プレート７４がモータ４０の駆動により図２に示す半導体ウェーハＷの熱処理位置まで上昇し、半導体ウェーハＷを水平姿勢にて保持する。また、開閉弁８０および開閉弁８１を開いてチャンバー６５内に窒素ガスの気流を形成する。
ここで、サセプタ７３および加熱プレート７４が上昇する過程において、支持ピン７０に載置された半導体ウェーハＷをサセプタ７３が受け取ることとなる。このときに、支持ピン７０からサセプタ７３に半導体ウェーハＷが移された後数秒間はサセプタ７３と半導体ウェーハＷとの間に薄い空気層が挟み込まれ、その空気層によって半導体ウェーハＷがサセプタ７３から僅かに浮上した状態となる。このような状態においては、何らかの原因（例えば、微妙な傾斜）によって半導体ウェーハＷが凹部９７内を滑るように移動し、ウェーハ端部がテーパ面９５によって跳ね返されるという現象が数秒間繰り返される。その後、やがて上記空気層が抜けることによって、サセプタ７３の凹部９７内に半導体ウェーハＷが安定して保持されることとなる。すなわち、僅かに浮上している半導体ウェーハＷがテーパ面９５によって位置決めされ、特別な位置決めピン等を設けなくても凹部９７の最下位置つまり載置面９９上に保持されることとなるのである。なお、載置面９９の径は半導体ウェーハＷの径よりも若干大きく、通常載置面９９上にて半導体ウェーハＷが偏心して位置決め・保持されるため、その周端部の一点がテーパ面９５に接触した状態で安定して保持されることとなる。
サセプタ７３および加熱プレート７４は、加熱プレート７４に内蔵されたヒータの作用により予め所定温度に加熱されている。このため、サセプタ７３および加熱プレート７４が半導体ウェーハＷの熱処理位置まで上昇した状態においては、半導体ウェーハＷが加熱状態にあるサセプタ７３と接触することにより予備加熱され、半導体ウェーハＷの温度が次第に上昇する。
この状態においては、半導体ウェーハＷはサセプタ７３により継続して加熱される。そして、半導体ウェーハＷの温度上昇時には、図示しない温度センサにより、半導体ウェーハＷの表面温度が予備加熱温度Ｔ１に到達したか否かを常に監視する。
なお、この予備加熱温度Ｔ１は、例えば２００℃ないし６００℃程度の温度である。半導体ウェーハＷをこの程度の予備加熱温度Ｔ１まで加熱したとしても、半導体ウェーハＷに打ち込まれたイオンが拡散してしまうことはない。
やがて、半導体ウェーハＷの表面温度が予備加熱温度Ｔ１に到達すると、フラッシュランプ６９を点灯してフラッシュ加熱を行う。このフラッシュ加熱工程におけるフラッシュランプ６９の点灯時間は、０．１ミリセカンドないし１０ミリセカンド程度の時間である。
このように、フラッシュランプ６９においては、予め蓄えられていた静電エネルギーがこのように極めて短い光パルスに変換されることから、極めて強い閃光が照射されることになる。
このようなフラッシュ加熱により、半導体ウェーハＷの表面温度は瞬間的に温度Ｔ２に到達する。この温度Ｔ２は、１０００℃ないし１１００℃程度の半導体ウェーハＷのイオン活性化処理に必要な温度である。半導体ウェーハＷの表面がこのような処理温度Ｔ２にまで昇温されることにより、半導体ウェーハＷ中に打ち込まれたイオンが活性化される。
このとき、半導体ウェーハＷの表面温度が０．１ミリセカンドないし１０ミリセカンド程度の極めて短い時間で処理温度Ｔ２まで昇温されることから、半導体ウェーハＷ中のイオン活性化は短時間で完了する。従って、半導体ウェーハＷに打ち込まれたイオンが拡散することはなく、半導体ウェーハＷに打ち込まれたイオンのプロファイルがなまるという現象の発生を防止することが可能となる。なお、イオン活性化に必要な時間はイオンの拡散に必要な時間に比較して極めて短いため、０．１ミリセカンドないし１０ミリセカンド程度の拡散が生じない短時間であってもイオン活性化は完了する。
また、フラッシュランプ６９を点灯して半導体ウェーハＷを加熱する前に、加熱プレート７４を使用して半導体ウェーハＷの表面温度を２００℃ないし６００℃程度の予備加熱温度Ｔ１まで加熱していることから、フラッシュランプ６９により半導体ウェーハＷを１０００℃ないし１１００℃程度の処理温度Ｔ２まで速やかに昇温させることが可能となる。
フラッシュ加熱工程が終了した後に、サセプタ７３および加熱プレート７４がモータ４０の駆動により図１に示す半導体ウェーハＷの搬入・搬出位置まで下降するとともに、ゲートバルブ６８により閉鎖されていた開口部６６が解放される。サセプタ７３および加熱プレート７４が下降することにより、サセプタ７３から支持ピン７０に半導体ウェーハＷが受け渡される。そして、支持ピン７０上に載置された半導体ウェーハＷが図示しない搬送ロボットにより搬出される。以上のようにして、一連の熱処理動作が完了する。
本実施形態におけるシリコンウェーハは、判定工程Ｓ４によって、合格と判定されたもののみをデバイス製造工程Ｓ５へ供することができるので、応力発生、あるいは、割れ発生のメカニズムは正確に解明されているわけではないが、上記のようなＦＬＡ装置を用いたＦＬＡ等とされる走査レーザ照射型熱処理工程Ｓ５２においても割れ発生を防止可能なシリコンウェーハを提供することが可能となる。
これにより、高い加熱温度により打ち込んだ不純物を充分に活性化して抵抗を下げ、同時に、短い加熱時間により不純物の不必要な拡散を抑えるとともに活性化した不純物の失活（deactination）を避け、図４に示すような箱形の不純物プロファイルを実現可能な熱処理においても割れの発生を抑制することが可能となる。
同時に、固溶酸素濃度Ｏｉ、酸素析出物の大きさ・密度制御、添加物としての炭素濃度、窒素濃度、リンゲッターとしてのリン（Ｐ）濃度の制御、など、従来スリップ転位の伸展を抑制・防止するためにおこなわれていた手法では対応ができないようなＦＬＡに相当する割れ発生の程度となる条件の厳しい熱処理に対して、割れ発生を防止するシリコンウェーハを供することが可能となる。
また、研磨工程Ｓ１２において、シリコンウェーハ裏面の研磨代を１μｍ以上３μｍ以下とすることにより、判定工程Ｓ４で不合格と判定されたシリコンウェーハ、またはウェーハ準備工程Ｓ１において傷が導入された場合であっても、この傷を除去して、その影響を排除し、ＬＳＡ工程においてウェーハの割れ発生を防止することが可能となる。
さらに、図８に示すように、ウェーハの表面２２には、平坦面である主面Ｗ２３と、周縁部に形成された表面側面取り部Ｗ２４とが設けられている。また、裏面Ｗｒには、平坦面である主面Ｗ２７と、周縁部に形成された裏面側面取り部Ｗ２８とが設けられている。表面側面取り部Ｗ２４は、その周縁端Ｗｔからウェーハ半径方向内方に向けた方向の幅Ａ１が、裏面側面取り部Ｗ２８の周縁端Ｗｔからウェーハ半径方向内方に向けた方向の幅Ａ２よりも狭められている。表面側面取り部Ｗ２４の幅Ａ１は５０μｍから２００μｍの範囲が好ましい。また、裏面側面取り部Ｗ２８の幅Ａ２は２００μｍから３００μｍの範囲が好ましい。
また、表面側面取り部Ｗ２４は、表面Ｗｕの主面Ｗ２３に対して傾斜する第一傾斜面Ｗ１１を有しており、裏面側面取り部Ｗ２８は、裏面Ｗｒの主面Ｗ２７に対して傾斜する第二傾斜面Ｗ１２を有している。第一傾斜面Ｗ１１の傾斜角度θ１は１０°から５０°の範囲が好ましく、第二傾斜面Ｗ１２の傾斜角度θ２は１０°から３０°の範囲が好ましく、更にθ１≦θ２とされていることが好ましい。
また、第一傾斜面Ｗ１１と周縁端Ｗｔとの間には、これらを接続する第一曲面Ｗ１３が表面最外周Ｗｕｔに設けられている。また、第二傾斜面Ｗ１２と周縁端Ｗｔとの間には、これらを接続する第二曲面Ｗ１４が裏面最外周部Ｗｒｔに設けられている。第一曲面Ｗ１３の曲率半径Ｒ１の範囲は８０μｍから２５０μｍの範囲が好ましく、第二曲面Ｗ１４の曲率半径Ｒ２の範囲は１００μｍから３００μｍの範囲が好ましい。
上記の端部構成とすることで、ウェーハハンドリング時における傷発生を低減することが可能となる。本実施形態においては、ＦＬＡで主として割れ発生原因となるウェーハ中央部分の状態を設定することに加えて、このようなウェーハ周縁部において条件を設定することで、厳しい条件であるＦＬＡにおいてさらなる割れ発生防止を可能とするものである。
以下、本発明に係るシリコンウェーハおよびその製造方法の第２実施形態を、図面に基づいて説明する。
図２は、本実施形態におけるシリコンウェーハおよびその製造方法を示すフローチャートであり、図１に示す第１実施形態に対してエピタキシャル層成膜に関する点が異なるものであり、同等の構成要素に対しては、同一の符号を付してその説明を省略する。
本実施形態においては、図２に示すように、ウェーハ準備工程Ｓ１に、エピタキシャル成膜工程Ｓ１１およびその後の研磨工程Ｓ１３を有する。
図２に示すエピタキシャル成膜工程Ｓ１１においては、ウェーハ表面にエピタキシャル層を成膜するものとされ、例えば、ｐ／ｐ−タイプとすることができる。これは、ｐ−タイプウェーハの上にｐ−タイプのエピタキシャル層を積層したウェーハを意味する。ここで、ボロン（Ｂ）濃度がｐ−タイプとは抵抗率０．１〜１００Ωｃｍに相当する濃度であり、ｐタイプとは抵抗率０．１Ωｃｍ〜１００Ωｃｍに相当する濃度である。
本実施形態におけるエピタキシャル成膜工程Ｓ１１は、研磨工程Ｓ１２の後に気相成長装置によっておこなわれ、この際にも、ハンドリング中の傷発生を防止することが重要である。
以下本発明に係る実施例を説明する。
＜実験例１＞
酸素濃度Ｏｉが６×１０１７ａｔｏｍｓ／ｃｍ３ (Old-ASTM)として引き上げられた直径３００ｍｍのシリコン単結晶インゴットから、スライス、両面研磨（ＤＳＰ）によって、（１００）ウェーハを準備した。
このシリコンウェーハの裏面に、ビッカース圧痕法に基づきダイヤモンド圧子を用いて異なる荷重で傷（Crack ）となるビッカース圧痕をウェーハ１枚ごとに１カ所に導入した。
この傷の導入位置はウェーハ裏面で中心付近から裏面外縁部まで（〜３ｍｍ）でありその位置を距離として表１〜表４に示す。
導入した傷（ビッカース圧痕）から発生した傷のサイズは光学顕微鏡にて測定し、その大きさを表１に示す。傷導入後にミリ秒アニール可能なＦＬＡ（Ｆｌａｓｈ ｌａｍｐ ａｎｎｅａｌ）炉を用いて、異なるＸｅランプ照射エネルギー条件にてアニール処理しウェーハ割れ試験を実施した。初期ウェーハ温度は５００℃である。結果を表１〜表４に示す。表中の加熱エネルギーは、各照射条件を光吸収計算ならびに有限要素計算して得られたウェーハ表層近くの最高到達温度に対応している。
Figure 0005407473
Figure 0005407473
Figure 0005407473
Figure 0005407473
応力値のマイナスは圧縮総力、総力値プラスは引張応力であり、割れ試験結果○は割れ発生無し、×は割れ発生有りを意味している。
この結果より、ウェーハ表層における最高到達温度が１１００℃（加熱エネルギー２２Ｊ／ｃｍ２ に相当）以上で割れが発生すること、傷が存在する位置が中心から半径比２／３以内の範囲であると割れが発生すること、半径比２／３以内の領域にＣｒａｃｋサイズが４０μｍ以上の傷が存在していると割れが発生すること、応力Ｓ×傷の大きさＣ＞３５００で割れが発生することが明らかとなった。
以上の結果から、ＦＬＡプロセスで起こる割れに関して、耐性を持たせるためには、特に半径比２／３以内の領域Ｗｃで、
応力Ｓ×傷の大きさＣ≦３５００（ＭＰａ・μｍ）
の条件から外れる傷が導入することを避ける必要があることが分かった。
傷はウェーハ加工プロセスにて、搬送工程や熱処理工程等においてウェーハをハンドリングする際に導入される危険がある。そこで、傷が除去される両面鏡面研磨工程以降で半径比２／３以内の領域をハンドリングしないことで、ＦＬＡ処理における割れの危険性を低減できる。
＜実験例２＞
同様にして、裏面ＬＰＤの個数と割れ発生率との関係を測定した。
ウェーハ裏面に存在するＣｒａｃｋや傷を測定する手段としては、レーザ光散乱式パーティクルカウンター（ＳＰ１もしくはＳＰ２等：ＫＬＡ−Ｔｅｎｃｏｒ社製）を用いてＬＰＤとして検出することが可能である。本実験例は、裏面ＬＰＤ数の異なる３００ｍｍウェーハに対してＦＬＡ炉を用いて割れ試験を実施した例である。割れ発生率は各水準１００枚のウェーハを処理した際に割れ発生した率である。
その結果を表５に示す。
Figure 0005407473
この結果から、ＬＰＤの個数を基準とすることで、割れ耐性を有するウェーハの基準として検査工程を実施することが可能であることがわかる。
Ｗ…シリコンウェーハ
Ｗｒ…裏面
Ｗｏ…中心

Claims (4)

  1. シリコンウェーハの製造方法であって、
    単結晶からスライスして表面処理をおこなうウェーハ準備工程と、
    該準備工程で準備したシリコンウェーハにかかる応力Ｓ（ＭＰａ）を設定する応力設定工程と、
    シリコンウェーハ表面または裏面に存在する傷を検査する検査工程と、
    この検査工程の結果が、シリコンウェーハ表面または裏面に存在する傷の大きさをＣ（μｍ）とするとき、
    応力Ｓ×傷の大きさＣ≦３５００（ＭＰａ・μｍ）
    の基準を満たすウェーハを合格とし、上記の基準を満たさないウェーハを不合格として判定する判定工程と、
    を有し、
    前記応力Ｓが熱処理によって生じるものとされ、
    該熱処理における処理条件が、処理温度１１００℃以上シリコンの融点以下、処理時間が１μ秒から１００ｍ秒までとされることを特徴とするシリコンウェーハの製造方法。
  2. 前記検査工程において、シリコンウェーハ裏面における大きさ２μｍ以上のＬＰＤが１０個以下であると上記の基準を満たすと判定することを特徴とする請求項１記載のシリコンウェーハの製造方法。
  3. 前記判定工程において、不合格としたシリコンウェーハを前記ウェーハ準備工程において再度表面処理することを特徴とする請求項１または２記載のシリコンウェーハの製造方法。
  4. 前記シリコンウェーハの酸素濃度Ｏｉを、５×１０１７〜２０×１０１７ａｔｏｍｓ／ｃｍ３（Ｏｌｄ−ＡＳＴＭ）に設定することを特徴とする請求項１から３のいずれか記載のシリコンウェーハの製造方法。
JP2009074947A 2009-03-25 2009-03-25 シリコンウェーハの製造方法 Active JP5407473B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009074947A JP5407473B2 (ja) 2009-03-25 2009-03-25 シリコンウェーハの製造方法
US13/258,702 US8765492B2 (en) 2009-03-25 2010-03-24 Silicon wafer and method of manufacturing same
PCT/JP2010/002060 WO2010109853A1 (ja) 2009-03-25 2010-03-24 シリコンウェーハおよびその製造方法
KR1020117022890A KR101272711B1 (ko) 2009-03-25 2010-03-24 실리콘 웨이퍼 및 그 제조방법
CN201080013892.9A CN102362017B (zh) 2009-03-25 2010-03-24 硅晶片及其制造方法
TW099108918A TWI412639B (zh) 2009-03-25 2010-03-25 矽晶圓及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009074947A JP5407473B2 (ja) 2009-03-25 2009-03-25 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010228929A JP2010228929A (ja) 2010-10-14
JP5407473B2 true JP5407473B2 (ja) 2014-02-05

Family

ID=42780550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009074947A Active JP5407473B2 (ja) 2009-03-25 2009-03-25 シリコンウェーハの製造方法

Country Status (6)

Country Link
US (1) US8765492B2 (ja)
JP (1) JP5407473B2 (ja)
KR (1) KR101272711B1 (ja)
CN (1) CN102362017B (ja)
TW (1) TWI412639B (ja)
WO (1) WO2010109853A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5606852B2 (ja) * 2010-09-27 2014-10-15 大日本スクリーン製造株式会社 熱処理装置および熱処理方法
KR101208960B1 (ko) 2010-11-26 2012-12-06 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 방법
TWI510682B (zh) * 2011-01-28 2015-12-01 Sino American Silicon Prod Inc 晶棒表面奈米化製程、晶圓製造方法及其晶圓
JP6056749B2 (ja) * 2013-12-25 2017-01-11 信越半導体株式会社 エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法
JP6083404B2 (ja) * 2014-03-17 2017-02-22 信越半導体株式会社 半導体基板の評価方法
CN103972126A (zh) * 2014-05-21 2014-08-06 上海华力微电子有限公司 预防硅片破片的方法
JP6187689B2 (ja) * 2014-06-02 2017-08-30 株式会社Sumco シリコンウェーハの製造方法
JP6472577B2 (ja) 2015-12-30 2019-02-20 マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 熱処理システムにおける基板破損検出
CN106256477A (zh) * 2016-08-31 2016-12-28 安徽芯瑞达电子科技有限公司 暗部判断法激光切割方法
DE102018203945B4 (de) * 2018-03-15 2023-08-10 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
JP7351273B2 (ja) * 2020-08-25 2023-09-27 株式会社Sumco 半導体ウェーハの割れの発生率低減方法
US20230220507A1 (en) * 2022-01-10 2023-07-13 Hydro Extrusion USA, LLC Systems and methods for automatic spray quenching

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996022844A1 (en) * 1995-01-27 1996-08-01 Trustees Of Boston University Acoustic coaxing methods and apparatus
JP4525871B2 (ja) * 1999-05-07 2010-08-18 株式会社ニューフレアテクノロジー ウエハ熱処理装置及びそれを用いたウエハの熱処理方法
EP1542269B1 (en) 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer
JP4869544B2 (ja) * 2003-04-14 2012-02-08 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JPWO2006003812A1 (ja) 2004-06-30 2008-04-17 株式会社Sumco シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
KR100798585B1 (ko) * 2004-06-30 2008-01-28 가부시키가이샤 섬코 실리콘 웨이퍼의 제조 방법 및 이 방법에 의해 제조된실리콘 웨이퍼
JP2006045007A (ja) * 2004-08-05 2006-02-16 Komatsu Electronic Metals Co Ltd シリコン単結晶の品質評価方法
US7102141B2 (en) 2004-09-28 2006-09-05 Intel Corporation Flash lamp annealing apparatus to generate electromagnetic radiation having selective wavelengths
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5119677B2 (ja) * 2007-02-16 2013-01-16 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP2009023851A (ja) * 2007-07-17 2009-02-05 Sumco Corp シリコン単結晶製造用原料の製造方法およびシリコン単結晶の製造方法
JP2008098640A (ja) 2007-10-09 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP2009259959A (ja) * 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法
JP5012721B2 (ja) * 2008-08-04 2012-08-29 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハ
US8143078B2 (en) * 2009-12-23 2012-03-27 Memc Electronic Materials, Inc. Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing

Also Published As

Publication number Publication date
KR20110132419A (ko) 2011-12-07
KR101272711B1 (ko) 2013-06-10
TWI412639B (zh) 2013-10-21
CN102362017A (zh) 2012-02-22
TW201040332A (en) 2010-11-16
JP2010228929A (ja) 2010-10-14
US8765492B2 (en) 2014-07-01
CN102362017B (zh) 2014-06-11
US20120012983A1 (en) 2012-01-19
WO2010109853A1 (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
JP5407473B2 (ja) シリコンウェーハの製造方法
TWI374202B (en) Monokristalline halbleiterscheibe mit defektreduzierten bereichen und verfahren zu ihrer herstellung
JP2010228924A (ja) シリコンエピタキシャルウェーハおよびその製造方法
JP5569392B2 (ja) シリコンウェーハの製造方法
JP2004179510A (ja) 熱処理装置および熱処理用サセプタ
JP4272445B2 (ja) 熱処理装置
JP2010010210A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP5613994B2 (ja) シリコンウェーハおよびその製造方法
JP2010073787A (ja) 熱処理装置
JP5481078B2 (ja) 半導体基板の製造方法
KR100777198B1 (ko) 실리콘 웨이퍼의 처리 방법, 반도체 장치의 제조 방법 및웨이퍼 처리 장치
JP5504667B2 (ja) シリコンウェーハおよびその製造方法
US20080268660A1 (en) Method of manufacturing semiconductor device
TWI508180B (zh) Wafer heat treatment method, silicon wafer manufacturing method, silicon wafer and heat treatment device
TW200818321A (en) Semiconductor on insulator structure made using radiation annealing
JP2010228925A (ja) シリコンウェーハおよびその製造方法
JP5811218B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5660237B2 (ja) シリコンウェーハの製造方法
JP5515270B2 (ja) シリコンウェーハの熱処理方法及び熱処理装置、並びに、シリコンウェーハ
JP2011061015A (ja) 熱処理方法および熱処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

R150 Certificate of patent or registration of utility model

Ref document number: 5407473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250