KR100777198B1 - 실리콘 웨이퍼의 처리 방법, 반도체 장치의 제조 방법 및웨이퍼 처리 장치 - Google Patents

실리콘 웨이퍼의 처리 방법, 반도체 장치의 제조 방법 및웨이퍼 처리 장치 Download PDF

Info

Publication number
KR100777198B1
KR100777198B1 KR1020060055821A KR20060055821A KR100777198B1 KR 100777198 B1 KR100777198 B1 KR 100777198B1 KR 1020060055821 A KR1020060055821 A KR 1020060055821A KR 20060055821 A KR20060055821 A KR 20060055821A KR 100777198 B1 KR100777198 B1 KR 100777198B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
oxygen
heating
wafer
temperature
Prior art date
Application number
KR1020060055821A
Other languages
English (en)
Other versions
KR20070082478A (ko
Inventor
가츠토 다나하시
히로시 가네타
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070082478A publication Critical patent/KR20070082478A/ko
Application granted granted Critical
Publication of KR100777198B1 publication Critical patent/KR100777198B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Thermal Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 저온 프로세스에서도 산소 석출물 밀도의 증가/감소를 제어하고, 디바이스에 의해 적합한 산소 석출 밀도를 갖는 실리콘 웨이퍼를 작성하는 웨이퍼 처리 방법을 제공하는 것을 목적으로 한다.
웨이퍼 처리 방법은 산소를 포함하는 실리콘 웨이퍼(10)를 가열하면서 파장이 7 ㎛ 내지 25 ㎛인 적외선 레이저를 조사하고, 상기 가열 온도와 상기 적외선의 조사 강도를 선택적으로 조합함으로써, 상기 실리콘 웨이퍼 내의 산소 석출물(11)의 형성을 제어하는 것을 특징으로 한다.

Description

실리콘 웨이퍼의 처리 방법, 반도체 장치의 제조 방법 및 웨이퍼 처리 장치{WAFER PROCESSING METHOD, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND WAFER PROCESSING APPARATUS}
도 1은 산소 석출물과 실리콘의 계면에서의 산소 농도의 변화를 설명하기 위한 도면.
도 2는 적외선 레이저를 조사하면서 가열 처리를 실시했을 때의 조사부와 비조사부에서의 산소 석출량의 차이를 도시하는 그래프.
도 3은 도 2의 산소 석출량의 측정에 앞서서 샘플을 가열/조사 처리하는 웨이퍼 처리 장치의 개략도.
도 4는 도 3의 웨이퍼 처리 장치의 샘플 유지부의 도면.
도 5는 가열 처리를 하면서 레이저 조사했을 때의 웨이퍼상의 온도 분포도.
도 6은 적외선 레이저를 조사하면서 1150℃에서 산화 열처리를 하였을 때의 산소의 깊이 방향의 프로파일을 도시하는 도면.
도 7은 적외선 레이저를 조사하면서, 1200℃에서 가열 처리하였을 때의 산소 농도의 깊이 방향의 프로파일을 도시하는 그래프.
도 8은 실시예의 웨이퍼 처리 방법을 적용하여 제작하는 반도체 장치의 개략도.
<도면의 중요 부분에 대한 부호의 설명>
10: 실리콘 웨이퍼
11: 산소 석출물
12: 계면
21: 레이저 조사원(탄산 가스 레이저)
25: 적외선 빔 투과창(ZnSe 창)
26: 어닐링로
28: 플래시 램프
본 발명은 산소를 포함하는 실리콘 웨이퍼 내부의 결함 밀도의 제어를 가능하게 한 실리콘 웨이퍼의 처리 방법과, 처리 장치에 관한 것이며, 특히 실리콘 웨이퍼 내의 산소 석출물의 억제 및 촉진을 제어할 수 있는 실리콘 웨이퍼의 처리 방법 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.
현재, 실리콘 디바이스용 웨이퍼로서, 쵸크랄스키(Czochralski: CZ)법으로 제작된 웨이퍼(이하, CZ 웨이퍼라고 부른다)가 이용되고 있다.
일반적으로, CZ법으로 제작되는 실리콘 웨이퍼에는 실리콘 결정 성장시에 석영 도가니로부터 융액으로 녹아들어 실리콘 결정 내에 혼입된 산소가 포함되어 있다. 이와 같은 실리콘 웨이퍼에는 결정 성장의 냉각 과정과, 디바이스를 제작할 때 의 가열·냉각 공정에서, 산소 석출물(단결정 실리콘 중의 산화실리콘 석출물)이 생성된다. 산소 석출물 주위에는 실리콘 매트릭스와의 체적 차에 의해 변형장(歪場)(응력장)이 발생한다. 이 변형장은 중금속 원자를 끌어당겨 포획한다고 하는 작용이 있고, 이것을 진성·게터링이라고 부르고 있다(이하, 단순히 게터링이라고 부른다).
중금속 원자가 디바이스의 활성층에 존재하면 누설 전류의 원인이 되고, 디바이스의 동작 불량을 야기한다. 그래서, 중금속 원자를 저감하기 위해 제조 프로세스의 청정화가 행해지고 있지만, 중금속 원자는 산화·확산로의 노심관(爐芯官) 등으로부터 불가피하게 혼입되기 때문에 실리콘 웨이퍼에 의한 게터링은 불가결이다(예컨대, 비특허 문헌 1 참조).
반도체 집적 회로는 CZ 웨이퍼상에 절연막, 전극, 배선, 층간막 등의 여러 가지 박막을 성막함으로써 제작된다. 이 성막 공정에서, 실리콘 웨이퍼는 고온으로 가열된 상태로 성막되기 때문에 성막 종료 후의 냉각 과정에서, 박막과 실리콘의 열팽창 계수의 차에 기인하여 열 응력이 발생한다. 또한, 성막 공정뿐만 아니라, 불순물 확산 등의 공정에서도 실리콘 웨이퍼는 가열된다. 가열된 웨이퍼에는 온도 분포(특히 직경 방향)가 발생하기 때문에 열 응력이 발생한다.
이러한 열 응력은 대부분의 경우가 전단 응력 성분을 갖는데, 슬립의 발생이나 전파의 원인이 되는 것으로 알려져 있다. 대부분의 경우, 슬립은 실리콘 웨이퍼를 가열할 때의 웨이퍼의 지지 위치로부터 발생한다. 웨이퍼 내의 슬립은 누설 등 디바이스의 동작 불량의 원인이 되기 때문에 슬립의 발생이나 전파를 억제하기 위 한 대책이 고려되어 왔다. 그 중 하나가 CZ 웨이퍼 내의 산소 석출물에 의한 슬립 전파의 억제이다. 즉 산소 석출물은 게터링 사이트로서 기능할 뿐만 아니라, 슬립의 전파를 억제하는 기능도 갖는다(예컨대, 비 특허 문헌 2 참조).
[비특허 문헌 1] K. Sueoka, Journal of Electrochemical Society, 152, G 731(2005)
[비특허 문헌 2] K. Yasutake, M.Umeno and H.Kawabe, Applied Physics Letters, 37, 789(1980)
실리콘 디바이스에서의 신뢰성, 수율 확보를 위해서는 산소 석출물의 존재는 불가결이다. 그런데, 최근의 디바이스의 미세화에 따른, 프로세스 온도가 저온화되고, 프로세스 중의 산소 석출이 잘 발생하지 않게 되어 있다. 그 때문에 웨이퍼 내의 오염 물질이나, 슬립에 기인한 특성 열화나 수율 저하가 심각한 문제로 되어 있고, 저온화되는 프로세스에서, 웨이퍼 중에 얼마나 산소 석출물을 만들어 넣을지가 과제로 되어 있다.
그래서, 본 발명은 저온 프로세스에서도, 산소 석출물 밀도의 증가/감소를 제어하고, 디바이스에 있어서 최적의 산소 석출 밀도를 갖는 실리콘 웨이퍼를 실현하는 것을 과제로 한다.
상기 과제를 해결하기 위해 웨이퍼의 가열 처리중에 레이저를 조사하고, 조사 강도(단위 시간에 조사되는 단위 면적당의 열량) 및/또는 가열 온도를 바꿈으로 써, 산소 석출물의 밀도의 증가/감소를 제어한다.
구체적으로는 실리콘 웨이퍼의 처리 방법은 산소를 포함하는 실리콘 웨이퍼를 가열하면서 파장이 7 ㎛ 내지 25 ㎛인 적외선 레이저를 조사하고, 가열 온도와 레이저 출력(조사 강도)을 선택적으로 조합함으로써, 상기 실리콘 웨이퍼 내의 산소 석출물의 형성을 제어(촉진 또는 억제)하는 것을 특징으로 한다.
보다 구체적인 예로서,
(a) 적외선의 조사 강도를 일정하게 설정하고,
(b) 상기 실리콘 웨이퍼를 제1 온도로 가열하면서 적외선을 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물을 증가시키며,
(C) 상기 실리콘 웨이퍼를, 제1 온도보다 높은 제2 온도로 가열하면서 적외선을 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물의 형성을 억제한다.
다른 예로서,
(a) 상기 실리콘 웨이퍼의 가열 온도를 일정하게 설정하고,
(b) 상기 실리콘 웨이퍼를 상기 설정 온도로 가열하면서 상기 적외선을 제1 강도로 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물을 증가시키며,
(c) 상기 실리콘 웨이퍼를 상기 설정 온도로 가열하면서 상기 제1 강도보다 강한 제2 강도로 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물의 형성을 억제한다.
상기 가열/조사 처리에 앞서서, 상기 실리콘 웨이퍼 내에 크기가 10 nm 정 도, 밀도가 1×107개/cm3 이상인 초기 산소 석출물을 형성하는 공정을 더 포함하는 것이 바람직하다.
또한, 상기 적외선의 조사는 상기 적외선 빔을 상기 실리콘 웨이퍼상의 임의의 점에 주사하는 공정을 포함하더라도 좋다.
본 발명의 실시예를 설명하기 전에, 본 발명의 원리를 설명한다.
본 건의 발명자는 실리콘 웨이퍼 표층의 디바이스 활성 영역에서의 산소 석출물을 억제하기 위해서는 실리콘 웨이퍼의 가열중에 파장이 7 ㎛ 내지 25 ㎛인 적외선을 조사하는 것이 유효하다는 것을 발견하였다(일본 특허 출원 2005-72770).
그 후, 파장이 7 ㎛ 내지 25 ㎛인 적외선 레이저의 조사 강도와, 가열 온도를 선택함으로써, 산소 석출의 억제뿐만 아니라, 산소 석출을 촉진할 수 있는 것을 추가로 발견하였다. 즉, 적외선의 조사라는 같은 방법에도 불구하고, 산소 석출물의 형성의 성장/억제라는 상반되는 효과를 얻을 수 있게 된다.
그 메카니즘으로는, 조사되는 적외선의 강도 또는 가열 온도에 의해 산소 석출물과 실리콘 매트릭스의 계면에서의 산소 농도가 변화되고, 산소 석출물 주위의 산소의 플럭스가, 산소 석출물이 성장하는 방향, 또는 해리하는 방향으로 변화하는 것을 고려한다.
도 1은 산소 석출물과 단결정 실리콘의 계면에서의 산소 농도 변화를 설명하기 위한 모식도이다. 도 1의 (a)에 도시하는 바와 같이, 단결정 실리콘 매트릭스(모층(母層))(10) 내에 산화실리콘 석출물(「산소 석출물」이라고 칭한다)(11)이 존재한다. 단결정 실리콘(10) 내에는 일정량, 예컨대 실리콘의 융점에서의 포화 농도에 상당하는 산소 원자(Ｏ)가 존재한다. 그러나, 도 1의 (b)의 실선으로 도시하는 바와 같이, 산소 석출물(11)과의 계면 근방에서는 격자간 산소 농도(Ｏi)가 모체 실리콘층(10)과 비교하여 낮아져 있다. 산소 석출물이 형성될 때에 주변의 고용 산소가 소비되기 때문이다.
이 상태에서 적외선을 조사하면서 가열 처리를 실시하면 화살표 A로 도시하는 바와 같이, 산소의 플럭스는 농도가 높은 쪽으로부터 낮은 쪽, 즉 산소 석출물(11)의 방향으로 향하기 때문에 산소 석출물의 성장이 진행된다.
한편, 적외선 레이저의 조사에 의해 실리콘 매트릭스 내에 고용(固溶)되어 있는 산소 원자의 확산이 증속하고, 도 1의 (b)의 점선으로 도시하는 바와 같이, 계면 산소 농도가 증가한다. 레이저 조사에 의한 계면 산소 농도의 증가에 관해서는 데이터와 함께 후술한다. 레이저 조사의 강도가 소정의 레벨을 넘으면 계면(12)에서의 산소 농도가 실리콘 매트릭스(10) 중의 고용 산소 농도보다 높아진다. 이 경우, 화살표 B로 도시한 바와 같이, 산소 석출물(11)측으로부터 실리콘 매트릭스(10)를 향하는 플럭스가 발생하고, 산소 석출물(11)은 재용해한다. 이는 산소 석출물(11)의 억제를 의미한다.
이와 같이, 산소 석출물(11)의 성장, 억제는 산소의 플럭스에 의존한다. 일반적으로 플럭스는 확산 계수와 농도 기울기의 곱으로 나타낸다. 적외선 레이저의 조사에 의해 실리콘 중에 고용되어 있는 산소 원자의 확산이 증속, 즉 확산 계수가 증가한다. 그리고, 도 1의 (b)의 점선으로 도시하는 바와 같이, 농도 기울기가 좌 하(산소 농도가 실리콘 매트릭스 내에서 보다 계면(12)측에서 낮다)이 되는 범위에서는 산소 석출물(11)의 형성이 촉진되는 방향의 플럭스가 발생하고, 농도 기울기가 우측 하향[산소 농도가 실리콘 매트릭스 중보다 계면(12)측에서 높다]이 되는 범위에서는 산소 석출물(11)의 형성이 억제되는 방향의 플럭스가 발생한다.
레이저 조사에 의한 계면 산소 농도의 증가는 강도 외에 조사 시간에 의해서도 제어할 수 있지만, 이 경우는 제어에 시간이 걸리기 때문에 조사 강도를 바꾸는 편이 산소 석출물 형성의 촉진, 억제를 보다 효율적으로 제어할 수 있다.
또한, 레이저의 조사 강도를 일정하게 하여 가열 온도를 바꿈으로써, 산소 석출물(11)의 형성을 촉진 또는 억제할 수 있다. 온도 상승에 따라 산화막/실리콘 계면에서의 산소 농도가 증가하는 것이 알려져 있고[T. Abe and H. Yamada-Kaneta, J. Appl. Phys. 96(2004)4143.], 일정 강도의 레이저 조사하에서 가열 온도를 바꿈으로써, 산소 플럭스의 방향을 바꿀 수 있기 때문이다.
예컨대 후술하는 바와 같이, 레이저의 강도가 100 mW/cm2일 때, 1200℃보다 낮은 온도 범위에서 가열하면 산소 석출물의 성장이 촉진되고, 1200℃ 이상으로 가열하면 산소 석출물이 억제된다. 이 산소 석출물의 형성 상태가 촉진으로부터 억제로 변화되는 경계 온도는 레이저의 조사 강도, 시간에 의해서도 변한다. 따라서, 이들의 파라미터를 적절히 선택함으로써, 웨이퍼의 원하는 지점에 산소 석출물을 효율적으로 만들어 넣고, 또는 산소 석출물을 억제할 수 있다.
도 2는 적외선의 조사에 의한 산소 석출물의 형성 촉진의 효과를 도시하는 그래프이다. 조건으로서, 실리콘 웨이퍼의 샘플을 1000℃에서 16시간 가열하는 동시에, 샘플상에 레이저 조사를 행하는 조사부와, 레이저 조사를 행하지 않는 비조사부를 설정하고, 가열중에 레이저 조사부만을 파장 9 ㎛, 조사 강도 100mW/cm2의 적외선 레이저로 조사하였다. 도 2의 데이터는 가열/조사 처리 후에 푸리에 변환형 적외분광 광도계를 이용한 FT-IR법으로, 산소 석출량(atom/cm3)을 정량화하여 얻어진 것이다. 산소 석출량은 산화실리콘을 구성하는 산소 원자(Ｏ)의 양으로 나타나고, 산소 석출량이 높을수록, 샘플 내부에 산소 석출물이 많이 만들어 넣어져 있는 것을 의미한다.
1000℃라는 가열 조건으로서는 적외선 조사부에서의 산소 석출량이 비조사부에서의 산소 석출량의 10배에 가깝게 달하고, 산화실리콘의 석출이 촉진되어 있는 것을 알 수있다. 또한 도 2에서는 적외선을 조사하기 전에 일단 800℃, 4시간의 가열 처리를 실시하고, 산소 석출물의 핵(크기가 약 10 nm 정도의 초기 산소 석출물)을 만들어 넣고 있다. 이 때의 초기 산소 석출물의 밀도는 1×107/cm3개 이상이다.
다만, 산소 석출량이 너무 많으면 웨이퍼 내에서 산소 석출물로부터 전이가 시작되기 때문에 적절한 양의 산소 석출물을 형성하는 것이 필요하다. 이것은 레이저 조사 시간, 조사 강도, 또는 가열 온도를 조사함으로써 실현된다.
도 3은 도 2의 산소 석출량의 측정에 앞서서 가열/조사 처리를 행하는 처리 장치(20)의 개략 구성도이다. 처리 장치(20)는 레이저 조사원으로서의 탄산 가스 레이저(21)와, 실리콘 웨이퍼를 가열하는 어닐링로(26)와, 어닐링로의 내부에서 웨 이퍼(샘플)를 유지하는 샘플 홀더(30)를 갖는다. 탄산 가스 레이저(21)로부터 조사되는 레이저광은 미러(22, 23)에 의해 어닐링로(26)에 유도되고, 로의 프론트 캡(27)에 형성된 ZnSe 창(25)으로부터, 로 내에서 유지되는 샘플(31)상에 입사한다. 어닐링로(26)의 주위에는 가열원으로서 플래시 램프(28)가 배치되어 있다. 플래시 램프의 강도를 조정함으로써, 로 내의 가열 온도를 조정할 수 있다. 실제의 실리콘 웨이퍼를 처리하는 경우에는 온도 조정 가능한 임의의 가열 수단을 이용하더라도 좋다. 어닐링로(26)에는 아르곤(Ar) 가스가 공급되고, Ar/O2 분위기 중에서 레이저 조사가 행해진다.
도 4의 (a)는 도 3의 처리 장치(20)에서, 샘플(31)을 유지하는 샘플 홀더(30)의 개략도, 도 4의 (b)는 샘플(31)상에 설정된 레이저 조사부(A)와 비조사부(B)를 도시하는 도면이다. 실시예에서는 17 mm×17 mm의 샘플(31)에 대하여 파장 9 ㎛, 빔 직경 3.8 mm의 레이저광을 레이저 강도 100 mW/cm2로 조사하고, 이 부분을 레이저 조사부(A)로 하고 있다. 또한, 레이저 조사부(A)로부터 간격을 둔 지점을 비조사부(B)로 한다. 이와 같이 설정된 레이저 조사부(A)와 비조사부(B)에서 측정된 산소 석출량의 데이터가 도 2의 그래프이다.
또한, 적외선 레이저의 조사에 의해 실리콘 웨이퍼 자신도 가열된다. 그래서, 도 2와 같은 산소 석출의 촉진 효과가 단순한 온도 상승에 의한 효과가 아니라, 적외선 조사에 의한 효과인 것을 나타내기 때문에 레이저 조사 가열시의 온도 분포를 측정하였다.
도 5는 도 4와 같은 샘플(31)(17 mm×17 mm)의 레이저 조사부에 레이저를 조사하면서 가열 처리를 실시하고, 샘플(31)의 온도 분포를 복사 온도계를 이용하여 측정한 결과이다. 이 측정 결과로부터, 1000℃ 이상의 가열에서, 특정 지점에만 레이저 조사하였다고 하더라도 샘플 전체에서의 온도 분포의 차는 겨우 20 내지 30℃ 정도이며, 측정 대상이 되는 레이저 조사부(A)와, 비조사부(B)와의 온도 차는 20℃ 이하이다. 즉, 도 2와 같은 산소 석출물의 촉진 효과는 단순한 온도의 상승에 의한 효과가 아니라, 적외선을 조사한 효과인 것이 확인된다.
전술한 바와 같이, 가열 온도 1000℃에서 적외선을 조사함으로써, 실리콘 매트릭스 중의 고용 산소의 확산이 여기되고, 석출물(10)과 실리콘 매트릭스와의 계면(12)을 향하는 산소 플럭스의 흐름이 발생하기 때문이라고 생각된다.
도 6은 FZ 결정에 샘플 표면으로부터 일정량의 산소를 확산 도입한 후, Ar/O2 분위기 중에서 산화 열처리를 행하면서, 파장 9 ㎛의 레이저광을 조사하였을 때의, 산소 농도의 깊이 방향의 프로파일을 도시하는 그래프이다. 샘플의 가열 조건은 1150℃에서 2 시간이다.
샘플중의 산소 농도는 2차 이온 질량 분석법(SIMS)을 이용하여 측정하고 있다. Ar/O2 분위기 중에서 가열하고 있기 때문에 샘플 표면에는 실리콘 산화막이 형성되어 있다. 이 실리콘 산화막은 실질적으로 산소 석출물과 동일시된다. 즉, 산화막/실리콘 계면은 도 1에 도시하는 벌크중의 산소 석출물/실리콘 매트릭스 계면과 등가라고 평가할 수 있다.
가열 온도 1150℃에서 레이저 조사한 경우, 산화막/실리콘 계면의 산소 농도가 비조사부에서의 계면 산소 농도에 비해 3배 가까이 높아져 있고, 적외선의 조사에 의해 산화막/실리콘 계면의 산소 농도가 상승하는 것이 확인된다. 이것은 도 1에서의 산소 석출물측을 향하는 산소 플럭스의 흐름이 발생한 결과라고 생각된다.
이와 같이, 1200℃보다 낮은 가열 온도로 실리콘 웨이퍼를 처리하는 경우, 레이저 조사를 더불어 행함으로써, 웨이퍼 내부에 적절한 양의 산소 석출물을 형성할 수 있다.
한편, 1200℃ 이상으로 가열 처리를 하면서, 100 mW/cm2로 적외선을 조사하면 웨이퍼 내부에 존재하는 산소 석출물이 저감된다. 도 3 및 도 4에 도시하는 장치로, 가열 조건을 1200℃, 1시간의 가열, 조사 조건을 파장 9 ㎛, 강도 25 W, 빔 직경 6 mm로 설정하고, 레이저 조사부(A)와 비조사부(B)에서의 산소의 깊이 방향 프로파일을 SIMS로 측정하였다. 측정 결과의 그래프를 도 7에 도시한다.
도 7의 (a)은 적외선 조사부(A)에서의 프로파일, 도 7의 (b)는 비조사부(B)에서의 프로파일이다. 산소 석출물은 실리콘 매트릭스 중보다 산소 농도가 높기 때문에 SIMS 측정 깊이 프로파일에서, 도 7의 (b)의 화살표로 도시하는 바와 같은 스파이크가 나타난다. 스파이크는 깊이 8 ㎛ 내지 45 ㎛에 걸쳐 존재한다. 이에 비해 도 7의 (a)의 SIMS 프로파일에서는 산소의 스파이크가 전혀 관찰되지 않는다.
산소 석출물이 관찰되지 않은 영역을 디누드 존(DZ: Denuded Zone)이라고 부르고 있다. DZ의 깊이(폭)는 레이저를 조사하지 않은 경우는 실리콘 중의 산소 농 도, 가열 온도, 가열 시간에 의해 제어할 수 있지만, 본 실시예에 의하면 이에 추가로 적외선의 조사 강도와 조사 시간에 의해 제어할 수 있다.
도 8은 본 실시예의 가열/조사 처리를 실시한 실리콘 웨이퍼에 제작한 반도체 장치(40)의 모식도이다. 실리콘 웨이퍼(10)의 표층 근방의 활성층은 DZ로 되어 있고, 그보다 깊은 층에 게터링 사이트로서의 산소 석출물이 존재한다. 활성층에는 채널 영역과, 이 채널 영역을 사이에 두고 대향하는 소스·드레인 불순물 확산 영역(32S, 42D)이 형성되어 있다. 채널상에는 게이트 절연막(41)을 통해 게이트 전극(45)이 형성된다.
역사적으로는 0.35 ㎛ 룰의 세대에 CZ법으로 작성되는 실리콘 결정에는 결정 성장 과정에서 보이드 결함이 형성되고, 보이드 결함이 웨이퍼 표층에 존재하면 산화막 내압 불량의 원인이 되는 것이 판명되었다. 이 때문에 As-grown의 CZ 웨이퍼는 0.35 ㎛ 이후의 선단 디바이스에 사용할 수 없고, 현재에 이르기까지, 웨이퍼 표층의 보이드 결함을 소멸시키기 위해 미리 가열 처리가 실시된 웨이퍼가 이용되고 있다. 이러한 웨이퍼는 어닐링 웨이퍼라고 불린다.
가열할 때의 전형적인 열처리는 가열 온도가 1100℃, 가열 시간이 1 내지 4시간이다.
이러한 보이드 소거를 위한 열처리할 때에 웨이퍼 내부에 산소 석출물이 형성된다. 따라서, 보이드 소거를 위한 열처리할 때에 웨이퍼에 적외선을 조사하면 산소 석출물의 형성에 의해 효과적이다.
또는 반도체 장치의 제작 공정에서 적외선 레이저를 조사하는 것도 가능하 다. 이 경우, 배선 등의 금속막이 성막되면 적외선이 실리콘 웨이퍼 내부까지 도달하지 않기 때문에 게이트 절연막의 제작 이전에 적외선을 조사한다.
또한, 이와 같이 1200℃보다 낮은 가열 온도로 산소 석출물의 형성을 촉진한 후에 웨이퍼 표층의 DZ에서만 산소 석출물을 저감하도록 1200℃ 이상의 가열 온도로 레이저 조사 강도 및/또는 조사 시간을 바꾸고, 소정의 영역에 적외선을 조사하며, 디바이스 활성층에서의 산소 석출물을 저감하는 것도 가능하다. 특히, 반도체 장치 제작의 프로세스에 의해서는 저온 열처리 후, 고온 열처리가 들어가는 경우도 있을 수 있기 때문에 레이저 조사 강도를 바꿈으로써, 산소 석출물의 형성을 제어하는 것은 바람직하다.
다음에, 적외선의 조사 방법에 관해서 진술한다. 본 실시예에서 이용하는 적외선용 레이저로서는 도 3에 도시한 바와 같이 탄산 가스 레이저가 있다. 탄산 가스 레이저는 공업 용도로 범용적으로 이용되고 있고, 300 mm 웨이퍼 전면에 적외선을 조사하는 것이 가능하다. 웨이퍼로 내에 적외선 빔을 조사하기 위해서는 적외선 투과창[예컨대 ZnSe창(25)]을 설치해야 하고, 실제의 조사 면적은 이 창에 율속되는 경우가 많다. 이 경우는 웨이퍼면상에서 적외선을 주사시킴으로써, 웨이퍼면상의 임의의 점에 적외선을 조사할 수 있다.
또한, FT-IR법으로 산소 석출량을 측정한 후, 슬립 발생 상태를 관찰한 바, 산소 석출물의 밀도가 109/cm3 이상이면 웨이퍼 지지 위치로부터 발생한 슬립이 웨이퍼 표면까지 관통하는 것을 방지할 수 있다.
실시예에서는 1000℃, 또는 1200℃에서 열처리를 행하고 있지만, 가열 처리는 실리콘 결정중의 산소 원자가 확산 운동을 할 수 있는 온도이면 좋기 때문에 200℃ 이상의 온도 범위에서 적절하게 설정할 수 있다. 또한, 산소 석출물의 억제/촉진 효과를 효율적으로 끌어내기 위해서는 10초 이상의 가열 시간이 요구된다. 다만, 이론적 해석에 의하면 레이저 강도를 실용적인 범위에서 높임으로써, 가열 온도를 실온 부근에까지 내리는 것이 가능하다.
이상 본 발명을 양호한 실시예에 기초하여 설명하였지만, 본 발명은 이에 한정되지 않고, 당업자에 있어서, 클레임의 범위 내에서 다양한 변형, 변경이 가능하다. 예컨대 실시예에서 이용한 적외선 레이저의 파장은 9 ㎛이지만, 실리콘을 투과하는 7 ㎛ 내지 25 ㎛의 임의의 파장을 이용할 수 있다. 또한, 가열 온도를 일정하게 하고, 레이저 조사 강도를 바꿈으로써, 실리콘 웨이퍼 내의 산소 석출물 형성의 촉진과 억제를 선택적으로 제어할 수 있다. 이 경우, 실리콘 웨이퍼를 가열하면서 제1 조사 강도로 조사하여 산소 석출물의 형성을 촉진하고, 동일한 온도로 가열하면서 제1 조사 강도보다 강한 제2 조사 강도로 조사함으로써, 산소 석출물의 형성을 억제할 수 있다.
이상의 설명에 대하여, 이하의 부기를 첨부한다.
(부기 1) 산소를 포함하는 실리콘 웨이퍼를 가열하면서 파장이 7 ㎛ 내지 25 ㎛인 적외선을 조사하고,
가열 온도와 적외선의 조사 강도를 선택적으로 조합함으로써, 상기 실리콘 웨이퍼 내의 산소 석출물의 형성을 제어하는 것을 특징으로 하는 웨이퍼 처리 방 법.
(부기 2) 상기 적외선의 조사 강도를 일정하게 설정하고,
상기 실리콘 웨이퍼를 제1 온도로 가열하면서 적외선을 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물을 증가시키며,
상기 실리콘 웨이퍼를 제1 온도보다 높은 제2 온도로 가열하면서 적외선을 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물의 형성을 억제하는 것을 특징으로 하는 부기 1에 기재한 웨이퍼 처리 방법.
(부기 3) 상기 실리콘 웨이퍼의 가열 온도를 일정하게 설정하고,
상기 실리콘 웨이퍼를 상기 설정 온도로 가열하면서 상기 적외선을 제1 강도로 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물을 증가시키며,
상기 실리콘 웨이퍼를 상기 설정 온도로 가열하면서 상기 제1 강도보다 강한 제2 강도로 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물의 형성을 억제하는 것을 특징으로 하는 부기 1에 기재한 웨이퍼 처리 방법.
(부기 4) 상기 가열/조사 처리에 앞서서, 상기 실리콘 웨이퍼 중에 크기가 10 nm 정도, 밀도가 1×107개/cm3 이상인 초기 산소 석출물을 형성하는 공정을 더 포함하는 것을 특징으로 하는 청구항 1에 기재한 웨이퍼 처리 방법.
(부기 5) 상기 적외선의 조사는 상기 적외선 빔을 상기 실리콘 웨이퍼상의 임의의 점에 주사하는 공정을 포함하는 것을 특징으로 하는 부기 1에 기재한 웨이퍼 처리 방법.
(부기 6) 산소를 포함하는 실리콘 웨이퍼를 가열하면서 파장이 7 ㎛ 내지 25 ㎛인 적외선을 조사하고, 상기 가열 온도와 상기 적외선의 조사 강도를 선택적으로 조합함으로써, 상기 실리콘 웨이퍼의 소정의 지점에서 산소 석출물의 양을 제어하며,
상기 가열/조사 처리한 실리콘 웨이퍼에 반도체 소자를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 7) 상기 가열/조사 처리는 상기 반도체 소자의 형성에 앞서서 행해지는 것을 특징으로 하는 부기 6에 기재한 반도체 장치의 제조 방법.
(부기 8) 상기 가열/조사 처리는 상기 반도체 소자의 형성 과정에서 행해지는 것을 특징으로 하는 부기 6에 기재한 반도체 장치의 제조 방법.
(부기 9) 상기 가열/조사 처리는 상기 반도체 소자의 게이트 절연막 형성 공정보다 이전에 행해지는 것을 특징으로 하는 부기 6 또는 8에 기재한 반도체 장치의 제조 방법.
(부기 10) 상기 가열/처리 공정에서,
상기 적외선의 조사 강도를 일정하게 설정하고,
상기 실리콘 웨이퍼를 제1 온도로 가열하면서 적외선을 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물을 증가시키며,
상기 실리콘 웨이퍼를 제1 온도보다 높은 제2 온도로 가열하면서 적외선을 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물의 형성을 억제하는 것을 특징으로 하는 부기 6에 기재한 반도체 장치의 제조 방법.
(부기 11) 상기 가열/조사 공정에서,
상기 실리콘 웨이퍼의 가열 온도를 일정하게 설정하고,
상기 실리콘 웨이퍼를 상기 설정 온도로 가열하면서 상기 적외선을 제1 강도로 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물을 증가시키며,
상기 실리콘 웨이퍼를 상기 설정 온도로 가열하면서 상기 제1 강도보다 강한 제2 강도로 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물의 형성을 억제하는 것을 특징으로 하는 부기 6에 기재한 반도체 장치의 제조 방법.
(부기 12) 적외선 빔을 조사하는 적외선 조사원과,
가열 처리 챔버와,
상기 가열 처리 챔버 내에서 실리콘 웨이퍼를 유지하는 유지부와,
상기 가열 처리 챔버에 설치되고, 상기 적외선 빔을 투과시키는 재료로 형성되는 입사 창을 구비하며,
상기 처리 챔버의 가열 온도와, 상기 적외선의 조사 강도 중 적어도 한쪽을 변경 가능하게 구성하여, 상기 실리콘 웨이퍼 내의 산소 석출물의 형성을 제어하는 것을 특징으로 하는 웨이퍼 처리 장치.
본 발명에 따르면, 간편한 방법으로, 디바이스에 알맞은 산소 석출 밀도를 갖는 실리콘 웨이퍼가 실현된다. 그 결과, 디바이스의 신뢰성이 향상한다. 또한, 고수율, 고성능의 디바이스를 저렴하게 제조할 수 있다.

Claims (5)

  1. 산소를 포함하는 실리콘 웨이퍼를 가열하면서 파장이 7 ㎛ 내지 25 ㎛인 적외선을 조사하는 단계와,
    가열 온도와 적외선의 조사 강도를 선택적으로 조합함으로써, 상기 실리콘 웨이퍼 내의 산소 석출물의 형성을 제어하는 단계
    를 포함하는 것을 특징으로 하는 웨이퍼 처리 방법.
  2. 제1항에 있어서, 상기 적외선의 조사 강도를 일정하게 설정하는 단계와;
    상기 실리콘 웨이퍼를 제1 온도로 가열하면서 적외선을 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물을 증가시키는 단계와;
    상기 실리콘 웨이퍼를, 제1 온도보다 높은 제2 온도로 가열하면서 적외선을 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물의 형성을 억제하는 단계
    를 더 포함하는 것을 특징으로 하는 웨이퍼 처리 방법.
  3. 제1항에 있어서, 상기 실리콘 웨이퍼의 가열 온도를 일정하게 설정하는 단계와;
    상기 실리콘 웨이퍼를 상기 설정 온도로 가열하면서 상기 적외선을 제1 강도로 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물을 증가시키는 단계와;
    상기 실리콘 웨이퍼를 상기 설정 온도로 가열하면서 상기 제1 강도보다 강한 제2 강도로 조사함으로써, 실리콘 웨이퍼 내의 산소 석출물의 형성을 억제하는 단계
    를 더 포함하는 것을 특징으로 하는 웨이퍼 처리 방법.
  4. 산소를 포함하는 실리콘 웨이퍼를 가열하면서 파장이 7 ㎛ 내지 25 ㎛인 적외선을 조사하는 단계와;
    가열 온도와 적외선의 조사 강도를 선택적으로 조합함으로써, 상기 실리콘 웨이퍼의 소정의 지점에서 산소 석출물의 양을 제어하는 단계와;
    상기 가열/조사 처리한 실리콘 웨이퍼에 반도체 소자를 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 적외선 빔을 조사하는 적외선 조사원과,
    가열 처리 챔버와;
    상기 가열 처리 챔버 내에 실리콘 웨이퍼를 유지하는 유지부와;
    상기 가열 처리 챔버 내의 상기 실리콘 웨이퍼를 가열하는 가열원과;
    상기 가열 처리 챔버에 설치되고, 상기 적외선 빔을 투과시키는 재료로 형성되는 입사 창
    을 포함하고,
    상기 가열 처리 챔버의 가열 온도와, 상기 적외선의 조사 강도 중 적어도 한쪽을 변경 가능하게 구성하여, 상기 실리콘 웨이퍼 내의 산소 석출물의 형성을 제어하는 것을 특징으로 하는 웨이퍼 처리 장치.
KR1020060055821A 2006-02-15 2006-06-21 실리콘 웨이퍼의 처리 방법, 반도체 장치의 제조 방법 및웨이퍼 처리 장치 KR100777198B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006038547A JP4868880B2 (ja) 2006-02-15 2006-02-15 シリコンウェーハの処理方法及びウェーハ処理装置
JPJP-P-2006-00038547 2006-02-15

Publications (2)

Publication Number Publication Date
KR20070082478A KR20070082478A (ko) 2007-08-21
KR100777198B1 true KR100777198B1 (ko) 2007-11-19

Family

ID=38369187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055821A KR100777198B1 (ko) 2006-02-15 2006-06-21 실리콘 웨이퍼의 처리 방법, 반도체 장치의 제조 방법 및웨이퍼 처리 장치

Country Status (4)

Country Link
US (1) US7906443B2 (ko)
JP (1) JP4868880B2 (ko)
KR (1) KR100777198B1 (ko)
TW (1) TWI331772B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220825A (ja) * 2006-02-15 2007-08-30 Sumco Corp シリコンウェーハの製造方法
US11739437B2 (en) * 2018-12-27 2023-08-29 Globalwafers Co., Ltd. Resistivity stabilization measurement of fat neck slabs for high resistivity and ultra-high resistivity single crystal silicon ingot growth

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202527A (ja) * 1986-03-03 1987-09-07 Toshiba Corp 半導体基板の仕分方法
JPH03102832A (ja) * 1989-09-18 1991-04-30 Fujitsu Ltd アニール方法
JPH1092761A (ja) * 1997-06-09 1998-04-10 Sumitomo Sitix Corp シリコンウエーハの製造方法
KR20020031574A (ko) * 2000-10-21 2002-05-02 가와이 겐이찌 실리콘 웨이퍼의 열처리 방법 및 이 방법에 사용되는웨이퍼 및 이 방법으로 열처리한 웨이퍼
KR20030051602A (ko) * 2001-07-10 2003-06-25 신에쯔 한도타이 가부시키가이샤 실리콘웨이퍼의 제조방법, 실리콘 에피텍셜 웨이퍼의제조방법 및 실리콘 에피텍셜 웨이퍼

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
DE10222879A1 (de) * 2001-05-23 2005-03-17 Mattson Thermal Products Gmbh Messung niedriger Wafer-Temperaturen
JP4363827B2 (ja) * 2002-08-29 2009-11-11 富士通株式会社 不純物拡散方法、半導体装置、および半導体装置の製造方法
US20060273391A1 (en) * 2005-06-01 2006-12-07 Diaz Carlos H CMOS devices for low power integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202527A (ja) * 1986-03-03 1987-09-07 Toshiba Corp 半導体基板の仕分方法
JPH03102832A (ja) * 1989-09-18 1991-04-30 Fujitsu Ltd アニール方法
JPH1092761A (ja) * 1997-06-09 1998-04-10 Sumitomo Sitix Corp シリコンウエーハの製造方法
KR20020031574A (ko) * 2000-10-21 2002-05-02 가와이 겐이찌 실리콘 웨이퍼의 열처리 방법 및 이 방법에 사용되는웨이퍼 및 이 방법으로 열처리한 웨이퍼
KR20030051602A (ko) * 2001-07-10 2003-06-25 신에쯔 한도타이 가부시키가이샤 실리콘웨이퍼의 제조방법, 실리콘 에피텍셜 웨이퍼의제조방법 및 실리콘 에피텍셜 웨이퍼

Also Published As

Publication number Publication date
TW200731358A (en) 2007-08-16
KR20070082478A (ko) 2007-08-21
JP2007220829A (ja) 2007-08-30
TWI331772B (en) 2010-10-11
JP4868880B2 (ja) 2012-02-01
US20070190809A1 (en) 2007-08-16
US7906443B2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
EP2031647B1 (en) Silicon wafer manufacturing method
JP5467238B2 (ja) 半導体の熱処理方法
KR100321001B1 (ko) 반도체장치 제작방법
KR20010006155A (ko) 반도체장치의 제조방법 및 열처리장치
US20110318546A1 (en) Monocrystalline Semiconductor Wafer Comprising Defect-Reduced Regions and Method For Producing It
KR101272711B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP3573811B2 (ja) 線状レーザー光の照射方法
JP4589606B2 (ja) 半導体装置の製造方法
JPH02294027A (ja) アニール方法およびアニール装置
KR100777198B1 (ko) 실리콘 웨이퍼의 처리 방법, 반도체 장치의 제조 방법 및웨이퍼 처리 장치
JPH03266424A (ja) 半導体基板のアニール方法
JP3669384B2 (ja) 半導体基板中へのドーピング層の形成方法
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
TWI833756B (zh) 吸除層的形成方法
JP3203706B2 (ja) 半導体層のアニール処理方法および薄膜トランジスタの製造方法
JPH023539B2 (ko)
JPS60240118A (ja) Ｓｉ半導体の製造方法
JP4363827B2 (ja) 不純物拡散方法、半導体装置、および半導体装置の製造方法
JP2003059857A (ja) アニール方法、極浅接合層形成方法および極浅接合層形成装置
JP4389410B2 (ja) シリコンウェーハの熱処理方法
KR20010003616A (ko) 실리콘 웨이퍼 제조방법
JPS5897835A (ja) 半導体基体およびその製造方法
JP2006261192A (ja) シリコンウェーハの処理方法及び該方法を実施する装置
JPH04144235A (ja) 半導体ウェーハおよびその製造方法
JP2010118516A (ja) 薄膜形成方法、及び薄膜形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 12