KR100768378B1 - 실리콘 웨이퍼 및 실리콘 웨이퍼 표면 결함 평가 방법 - Google Patents

실리콘 웨이퍼 및 실리콘 웨이퍼 표면 결함 평가 방법 Download PDF

Info

Publication number
KR100768378B1
KR100768378B1 KR1020060081243A KR20060081243A KR100768378B1 KR 100768378 B1 KR100768378 B1 KR 100768378B1 KR 1020060081243 A KR1020060081243 A KR 1020060081243A KR 20060081243 A KR20060081243 A KR 20060081243A KR 100768378 B1 KR100768378 B1 KR 100768378B1
Authority
KR
South Korea
Prior art keywords
wafer
silicon
region
defect
temperature
Prior art date
Application number
KR1020060081243A
Other languages
English (en)
Other versions
KR20070024431A (ko
Inventor
와타루 이토우
다케시 하세가와
다카아키 시오타
Original Assignee
가부시키가이샤 섬코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 섬코 filed Critical 가부시키가이샤 섬코
Publication of KR20070024431A publication Critical patent/KR20070024431A/ko
Application granted granted Critical
Publication of KR100768378B1 publication Critical patent/KR100768378B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

작은 결정 결함이 존재하는 영역을 손쉽게 검출할 수 있는 실리콘 웨이퍼 표면 결함 평가 방법이 제공된다.
본 발명에 따른 표면 결함 평가 방법은, 실온에서부터, 1170℃ 이상 실리콘 용융점 미만 사이의 온도까지, 10 내지 150℃/초의 온도 상승 속도로 실리콘을 질화할 수 있는 분위기에서, 실리콘 단결정 잉곳으로부터 잘라낸 실리콘 웨이퍼에 열처리를 가하며, 실리콘 웨이퍼를 처리 온도에서 1 내지 120초 동안 유지한 후, 10 내지 100℃/초의 온도 하강 속도로 실리콘 웨이퍼를 실온까지 냉각하는 급속 열처리 단계; 및 표면 광전압법을 이용하여 웨이퍼 표면상의 소수 캐리어 확산 길이를 계산하고, 이에 의해 적어도 입자 계수기에 의해서는 검출될 수 없는 작은 COP가 존재하는 웨이퍼 표면상의 영역을 검출하는 단계를 포함하는 것을 특징으로 한다.

Description

실리콘 웨이퍼 및 실리콘 웨이퍼 표면 결함 평가 방법{SILICON WAFER AND SILICON WAFER SURFACE DEFECT EVALUATION METHOD}
도 1은 보론코브 이론에 근거하여 V/G 및 포인트 결함 밀도 사이의 관계를 보여주는 그림으로, 수평축은 V/G를 나타내며 수직축은 공극 점결함 밀도 및 침입 실리콘 점결함 밀도를 나타낸다.
도 2는 실시예 1에 따라 웨이퍼 플레인(plane)에서 소수 캐리어 확산 길이를 보여주는 분포도이다.
도 3은 비교예 1에 따라 구리 장식법을 이용하여 표면 결함을 보여주는 분포도이다.
도 4는 실시예 2에 따라 웨이퍼 플레인에서 소수 캐리어 확산 길이를 보여주는 분포도이다.
도 5는 비교예 2에 따라 구리 장식법을 이용하여 표면 결함을 보여주는 분포도이다.
도 6은 실시예 3에 따라 웨이퍼 플레인에서 소수 캐리어 확산 길이를 보여주는 분포도이다.
도 7은 비교예 3에 따라 구리 장식법을 이용하여 표면 결함을 보여주는 분포도이다.
도 8은 실시예 4에 따라 웨이퍼 플레인에서 소수 캐리어 확산 길이를 보여주는 분포도이다.
도 9는 비교예 4에 따라 구리 장식법을 이용하여 표면 결함을 보여주는 분포도이다.
도 10은 비교예 5에 따른 μ-PCD법을 이용하여 웨이퍼 플레인의 분포도이다.
본 발명은 실리콘 단결정 잉곳(이하 잉곳이라 한다)으로부터 잘라낸 실리콘 웨이퍼(wafer)의 표면 결함을 평가하는 방법에 관한 것이다. 보다 구체적으로는, 본 발명은 초크랄스키(Czochralski)법(이하 CZ법이라 한다)에 의해 성장한 잉곳으로부터 잘라낸 무결함 영역 실리콘 웨이퍼의 제조를 용이하게 하는 실리콘 웨이퍼 표면 결함 평가 방법에 관한 것이다.
최근의 반도체 집적 회로의 초소형화와 함께, 장치의 수율(yield)을 낮추는 요인으로서, 결정 성장에서 도입되는 결함, 즉, 실리콘 단결정 잉곳의 결정 성장에서 형성된 결함인, 결정 결함 입자(crystal originated particle; 이하 COP라 한다), 산화 적층 결함(oxidation induced stacking fault; 이하 OISF라 한다)의 핵이 되는 산소 석출물(oxygen precipitate)의 작은 결함, 또는 침입형 대규모 전위(interstitial-type large dislocation; 이하 L/D라 한다)가 있다.
COP는, 미러 폴리싱된(mirror-polished) 실리콘 웨이퍼가 암모니아 및 과산화수소의 혼합액을 이용하여 SC-1 세척이 되는 경우에 웨이퍼 표면상에 나타나는 결정에 의한 피트(pit)이다. 이 웨이퍼가 입자 계수기를 이용하여 측정되는 경우, 이 피트는 입자(LPD; light point defect)로서 검출된다. COP는 전기적 특성, 예를 들면 산화막의 시간의존 절연파괴(TDDB) 특성, 순간 절연파괴(TZBD) 특성 등을 열화시키는 요인이 될 수 있다. 나아가, 웨이퍼 표면상에 COP가 존재하는 경우, 장치 배선 공정에서 단선을 야기하는 단계가 생성될 수 있다. 게다가, COP는 제품의 수율을 낮추는, 소자 절연부에서 누전 등의 요인이 될 수 있다.
OISF에 대해서, 반도체 장치를 제조하는 데 있어 결정 성장에서 형성된 작은 산소 석출물은 핵으로, 그리고 OISF는 열산화 공정 등에서 도출된 적층 결함으로 생각할 수 있다. 이 OISF는, 예를 들면 장치의 누설 전류 증가와 같은 결함을 야기한다. 주로 불화산을 함유하는 선택적인 에천트(etchant)에 이런 결함을 갖는 실리콘 웨이퍼를 담근 경우, 방향을 갖는 에칭 피트가 생성되기 때문에, L/D는 또한 전위 클러스터 또는 전위 피트로 불린다. 이 L/D는 또한 전기적 특성, 예를 들면 누전 특성, 절연 특성 등을 열화시키는 요인이 될 수 있다.
상술한 사실에 근거하여, 반도체 집적 회로를 제조하는데 이용되는 실리콘 웨이퍼로부터 COP, OISF 및 L/D를 감소시키는 것이 필요하다. 이러한 결정 결함을 평가하는 방법으로서 다양한 방법이 존재하지만, 특히 작은 결함을 평가하는 방법으로서, 샘플 표면을 구리로 오염시키고, 열처리에 의해 구리를 샘플에 확산시킨 후에, 샘플을 급격히 냉각시켜 결정 표면상의 결함을 도출하는 구리 장식법을 이용 하는 실리콘 단결정의 결정 결함 평가 방법이 개시되어 있다(예를 들면, 특허 참조 1). 특허 참조 1에 개시된 방법에서는, OISF가 되는 핵 또는 OISF가 존재하는 영역이 검출된다.
나아가, 웨이퍼의 결함 부분에 대해 두께가 변화된 절연막을 형성하기 위해, 베어(bare) 웨이퍼상에 소정의 두께를 갖는 절연 필름을 형성하는 단계 및 결함 부분 상의 장식 구리 및 전기분해에 의해 결함 부분 상에서 두께가 변화된 절연막의 일부를 파괴하는 단계를 포함하는 웨이퍼 결함 분석 방법이 개시되어 있다(예를 들면, 특허 참조 2). 특허 참조 2에 개시된 방법에서는, 결정 성장에 의한 반도체 웨이퍼상의 결함을 육안으로 직접 분석할 수 있다.
특허 참조 1: 일본국 특개 제2001-81000호(청구항 1)
특허 참조 2: 일본국 특허 제3241296호(청구항 1, [0015])
그러나, 특허 참조 1 또는 특허 참조 2에 개시된 구리 장식법을 이용한 평가 방법은 크기가 입자 계수기의 검출 하한선보다 작은 COP를 검출할 수 있지만, 측정을 위해 많은 단계가 필요하므로 복잡하며, 평가 처리량이 열악하고 비용이 높다.
본 발명의 목적은, 작은 결정 결함이 존재하는 영역을 손쉽게 검출할 수 있는 실리콘 웨이퍼 표면 결함 평가 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 무결함 영역으로 형성된 실리콘 웨이퍼의 제조를 용이하게 하는 실리콘 웨이퍼 표면 결함 평가 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 무결함 영역으로 형성된 실리콘 웨이퍼를 제공하 는 것이다.
이러한 목적을 달성하기 위해, 청구항 1에 정의된 본 발명에 따르면, 실리콘 웨이퍼 표면 결함 평가 방법으로서, 실온에서부터, 1170℃ 이상 실리콘 용융점 미만 사이의 온도까지, 10 내지 150℃/초의 온도 상승 속도로 실리콘을 질화할 수 있는 분위기에서, 실리콘 단결정 잉곳으로부터 잘라낸 실리콘 웨이퍼에 열처리를 가하며, 실리콘 웨이퍼를 처리 온도에서 1 내지 120초 동안 유지한 후, 10 내지 100℃/초의 온도 하강 속도로 실리콘 웨이퍼를 실온으로 냉각하는 단계; 및 적어도 입자 계수기에 의해서는 검출될 수 없는 작은 COP가 존재하는 웨이퍼의 표면상의 영역을 검출하기 위해 표면 광전압법(이하 SPV법이라 한다)을 이용하여 웨이퍼의 표면상의 소수 캐리어 확산 길이를 계산하는 단계를 포함하는 방법이 제공된다.
청구항 1에 정의된 본 발명에 따르면, 상술한 조건 하에서 실리콘을 질화할 수 있는 분위기에서, 급속 열처리를 가하여 웨이퍼 표면층 상에 질화막이 생성되는 경우, 웨이퍼 표면으로부터 웨이퍼로 공극(vacancy)이 주입된다. 작은 COP가 존재하는 영역에서의 결함은 공극 주입과 동시에 주입된 공극과 열에 의해 결합하며, 이 결합은 소수 캐리어의 재결합의 센터로서 효율적으로 작용한다. 결과적으로, 적어도 입자 계수기에 의해 검출될 수 없는 작은 COP가 존재하는 웨이퍼 표면상의 영역에서, 짧은 확산 길이가 검출된다. 이 상태에서 SPV 방법을 이용하여 웨이퍼 상의 소수 캐리어 확산 길이를 계산하면, COP는 캐리어의 재결합의 센터로서 더 효율적으로 작용하기 때문에, 적어도 입자 카운터에 의해 검출될 수 없는 작은 COP가 존재하는 웨이퍼 표면상의 영역은 쉽게 검출될 수 있다.
청구항 2에 정의된 본 발명에 따르면, 청구항 1에 따른 발명에서, 실리콘 웨이퍼가 p형 반도체인 경우에 적어도 입자 계수기에 의해서 검출될 수 없는 작은 COP가 존재하는 웨이퍼 표면상의 영역을 검출하는 상기 단계 이전에 웨이퍼 표면에 대해 HF 처리를 수행하는 단계를 더 포함하는 방법이 제공된다.
청구항 2에 정의된 본 발명에 따르면, 웨이퍼가 p형 반도체인 경우에 웨이퍼 표면층의 실리콘은 웨이퍼 표면에 대해 HF 처리를 행함으로써 수소로 종단시킬 수 있으므로, 입자 계수기에 의해 검출될 수 없는 작은 COP가 존재하는 웨이퍼 표면상의 영역은 SPV법을 이용하여 소수 캐리어 확산 길이의 측정함으로써 손쉽게 검출될 수 있다.
청구항 3에 정의된 본 발명에 따르면, 청구항 1에 따른 발명에서, 상기 실리콘 단결정으로부터 잘라낸 웨이퍼는 무결함 영역 [P], P-밴드 영역 및 영역 [Vs]로 구성된 웨이퍼이며, [I]는 실리콘 단결정 잉곳에서 침입형 실리콘 점결함 응집체가 존재하는 영역이고, [V]는 공극 점결함 응집체가 존재하는 영역이며, [P]는 침입형 실리콘 점결함 응집체 및 공극 점결함 응집체가 존재하지 않는 무결함 영역이고, P-밴드 영역은 영역 [P]에 인접한 측의 영역 [V]의 경계에 존재하고, OISF 핵이 형성된 영역이며, 영역 [Vs]는 P-밴드 영역에 인접한 측의 영역 [V]의 경계에 존재하고 입자 계수기에 의해 검출될 수 없는 작은 COP를 갖는, 방법이 제공된다.
청구항 4에 정의된 본 발명에 따르면, 청구항 3에 있어서, 상기 실리콘 단결정 잉곳으로부터 잘라낸 웨이퍼는 영역 [Pv] 및 영역 [Pi]의 혼합 영역, P-밴드 영역 및 영역 [Vs]로 구성된 웨이퍼이며, [Pi]는 영역 [I]에 인접한 영역으로, 무결 함 영역 [P]에 속하고, 침입형 대규모 전위의 형성을 허용하는 최소 침입 실리콘 밀도보다 적은 침입 실리콘 밀도를 가지며, [Pv]는 영역 [V]에 인접한 영역으로, 무결함 영역 [P]에 속하며, COP 또는 FPD의 형성을 허용하는 공극 밀도보다 크지 않은 공극 밀도를 갖는, 방법이 제공된다.
청구항 5에 정의된 본 발명에 따르면, 청구항 1에 있어서, [I]가 침입 실리콘이 지배적인 영역이고, 이 영역이 침입 실리콘 응집체의 결함을 갖는다고 가정하면, 실온에서부터 1170℃ 이상 실리콘 용융점 미만 사이의 온도까지, 10 내지 150℃/초의 온도 상승 속도로 실리콘을 질화시킬 수 있는 분위기에서, 영역 [I]를 포함하지 않는 웨이퍼에 열처리가 가해지고, 1 내지 120초 동안 처리 온도에서 웨이퍼를 유지한 후에 10 내지 100℃/초의 온도 하강 속도로 실온까지 냉각된 웨이퍼 표면상의 소수 캐리어 확산 길이가 SPV법을 사용하여 계산되는 경우에, 웨이퍼 전체 표면상의 소수 캐리어 확산 길이가 500 내지 800㎛ 범위 내인지 여부에 근거하여 열처리 이전의 웨이퍼가 평가되는 방법이 제공된다.
청구항 5에 정의된 본 발명에 따르면, 상술한 조건 하에서 영역 [I]를 포함하지 않는 웨이퍼에 급속 열처리가 가해진 후에 SPV법에 의해 소수 캐리어 확산 길이가 계산되는 경우, 웨이퍼 전체 표면상의 소수 캐리어 확산 길이가 500 내지 800㎛ 범위 내인지 여부에 근거하여 열처리 이전의 웨이퍼가 평가된다. 소수 캐리어 확산 길이가 상술한 범위 내이면, 영역 [I]를 포함하지 않는 평가 목표로서의 웨이퍼가 무결함 영역으로 구성되는 웨이퍼임이 결정될 수 있다.
청구항 6에 정의된 본 발명에 따르면, 실리콘 웨이퍼는 영역 [I]를 포함하지 않는 웨이퍼이며, [I]는 침입 실리콘이 지배적이며 침입 실리콘 덩어리를 갖는 영역이고, 실온에서부터 1170℃ 이상 실리콘 용융점 미만 사이까지, 10 내지 150℃/초의 온도 상승 속도로 실리콘을 질화시킬 수 있는 분위기에서, 열처리가 가해지고, 1 내지 120초 동안 처리 온도에서 웨이퍼를 유지한 후에 10 내지 100℃/초의 온도 하강 속도로 실온까지 냉각된 웨이퍼 표면상의 소수 캐리어 확산 길이를 계산하기 위해 표면 광전압법이 사용되면, 웨이퍼 전체 표면상의 소수 캐리어 확산 길이가 500 내지 800㎛ 범위 내인, 실리콘 웨이퍼가 제공된다.
청구항 6에 정의된 본 발명에 따르면, 웨이퍼 전체 표면상의 소수 캐리어 확산 길이가 500 내지 800㎛ 범위 내인 경우 영역 [I]를 포함하지 않고 무결함 영역으로 구성되는 웨이퍼로서의 실리콘 웨이퍼가 제공된다. 이러한 웨이퍼는 반도체 집적 회로를 제조하기 위한 실리콘 웨이퍼로서 바람직하다.
본 발명에 따른 실리콘 웨이퍼 표면 결함 평가 방법에서, 소정의 가열 조건 하에서 실리콘을 질화시킬 수 있는 분위기에서 급속한 열처리를 가하여 웨이퍼 표면층에 질화막이 생성되는 경우, 웨이퍼 표면으로부터 웨이퍼로 공극이 주입된다. 작은 COP가 존재하는 영역에 존재하는 결함은 공극 주입과 동시에 주입된 공극과 열에 의해 결합되고, 이 결합은 소수 캐리어의 재결합의 센터로서 효율적으로 작용한다. 결과적으로, 적어도 입자 계수기에 의해 검출될 수 없는 작은 COP가 존재하는 웨이퍼 표면상의 영역에서, 짧은 확산 길이가 검출된다. 이 상태에서 웨이퍼 상의 소수 캐리어 확산 길이가 SPV법을 이용하여 계산되는 경우, COP는 나아가 캐리어의 재결합 센터로서 효율적으로 작용하기 때문에, 적어도 입자 계수기에 의해 검출될 수 없는 작은 COP가 존재하는 웨이퍼 표면상의 영역이 손쉽게 검출될 수 있다. 더욱이, 웨이퍼 상의 결정 결함에 대한 분포 등의 정보가 정확하게 인식 가능하기 때문에, 웨이퍼의 제조 초기 단계부터 결정 결함의 생성을 억제하도록 이러한 정보에 근거하여 검사를 수행함으로써 무결함 영역으로 구성된 실리콘 웨이퍼의 생산을 용이하게 하는 것이 가능하다.
본 발명에 따른 실리콘 웨이퍼는, 영역 [I]를 포함하지 않고, 소정의 조건 하의 실리콘을 질화시킬 수 있는 분위기에서 급속 열처리가 된 웨이퍼 표면상에서 표면 광전압법을 이용하여 소수 캐리어 확산 길이가 계산되는 경우에 웨이퍼 전체 표면상의 소수 캐리어 확산 길이가 500 내지 800㎛ 범위 내인 특성을 갖는 웨이퍼이다. 영역 [I]를 포함하지 않는 웨이퍼에서, 웨이퍼 전체 표면상의 소수 캐리어 확산 길이가 500 내지 800㎛ 범위 내이면, 무결함 영역으로 구성된 실리콘 웨이퍼가 획득될 수 있다. 이러한 웨이퍼는 반도체 집적 회로의 제조에 이용되는 실리콘 웨이퍼로서 바람직하다.
(실시예)
본 발명을 수행하기 위한 최선의 실시형태를 설명한다.
본 발명에 따른 실리콘 웨이퍼 표면 결함 평가 방법은, 실온에서부터 1170℃ 이상 실리콘 용융점 미만 사이의 온도까지 10 내지 150℃/초의 온도 상승 속도로 실리콘을 질화할 수 있는 분위기에서 실리콘 단결정 잉곳으로부터 잘라낸 실리콘 웨이퍼에 열처리를 가하고, 실리콘 웨이퍼를 처리 온도에서 1 내지 120초 동안 유지한 후에 10 내지 100℃/초의 온도 하강 속도로 실리콘 웨이퍼를 실온까지 냉각시 키는 급속 열처리 단계; 및 적어도 입자 계수기에 의해서 검출될 수 없는 작은 COP가 존재하는 웨이퍼 표면상의 영역을 검출하기 위해 표면 광전압법을 이용하여 웨이퍼 표면상의 소수 캐리어 확산 길이를 계산하는 단계를 포함하는 특징을 갖는다.
본 발명에 따른 평가 방법에서 평가 목표인 실리콘 웨이퍼로서, 실리콘 단결정 잉곳으로부터 잘라낸 웨이퍼는 무결함 영역 [P], P-밴드 영역 및 영역 [Vs]를 포함하는 웨이퍼인 것이 바람직하며, [I]는 실리콘 단결정 잉곳에서 침입 실리콘 포인트 결함 응집체가 존재하는 영역이고, [V]는 공극 점결함 응집체가 존재하는 영역이며, [P]는 침입 실리콘 점결함 응집체 및 공극 점결함 응집체가 존재하지 않는 무결함 영역이고, P-밴드 역역은 영역 [P]에 인접한 측상의 영역 [V]의 경계에 존재하고 OISF 핵이 형성된 영역이며, 영역 [Vs]는 P-밴드 영역에 인접한 측상의 영역 [V]의 경계에 존재하고 입자 계수기에 의해 검출될 수 없는 작은 COP가 존재하는 영역이다. COP가 입자 계수기에 의해 검출될 수 없기 때문에, 즉, 크기가 입자 계수기의 검출 하한치보다 작은 COP만이 웨이퍼에 존재하기 때문에, 이러한 웨이퍼는 본 발명에 따른 표면 결함 평가 방법에 바람직하다. 여기서 “입자 계수기에 의해 검출될 수 없다”는 문구는 0.065㎛보다 작지 않은 COP의 검출 개수가 실질적으로 0이라는 것을 의미한다. 본 명세서에서, "0.065㎛인 COP"는 KLA-Temcor 주식회사에서 제조된 SPI 및 이 장치와 동일한 성능을 갖는 입자 계수기에 의해 측정된 경우에 0.065㎛의 값을 갖는 COP를 의미한다.
특히, 평가 목표인 실리콘 웨이퍼에 관하여, 실리콘 단결정 잉곳으로부터 잘라낸 웨이퍼는 영역 [Pv]과 영역 [Pi]가 혼합된 영역, P-band 영역 및 영역 [Vs]로 구성된 웨이퍼인 것이 바람직하며, [Pi]는 영역 [I]에 인접한 영역으로, 무결함 영역 [P]에 속하며, 침입형 대규모 전위의 형성을 허용하는 최소 침입 실리콘 밀도보다 적은 침입 실리콘 밀도를 갖고, [Pv]는 영역 [V]에 인접한 영역으로, 무결함 영역 [P]에 속하며, COP 또는 FPD의 형성을 허용하는 공극 밀도보다 적은 공극 밀도를 갖는다.
이러한 실리콘 웨이퍼는, CZ법에 의해 보론코브(Voronkov) 이론에 근거하여 소정의 인상(pull-up) 속도 수준으로 핫존 로(hot zone furnace)에서 용융된 실리콘으로부터 잉곳을 인상시키고 이 잉곳을 슬라이스함으로써 제조된다.
일반적으로, CZ법 또는 MCZ법에 의해 핫존 로에서 용융된 실리콘으로부터 실리콘 단결정 잉곳이 실리콘으로부터 인상된 경우에, 실리콘 단결정에서 점결함 및 점결함의 응집체(3차원 결함)가 결함으로서 생성된다. 점결함은 두 개의 일반적인 형상, 즉, 공극형 점결함 및 침입 실리콘형 점결함을 갖는다. 공극형 점결함은 실리콘 결정 격자의 정규 위치 중 하나로부터 하나의 실리콘 원자가 분리되는 경우에 생성된다. 이러한 공극은 공극형 점결함이 된다. 반면에, 실리콘 결정의 격자점 이외의 위치에서 원자가 발견되는 경우에(침입 사이트(site)), 이것은 침입 실리콘 점결함이 된다.
점결함은 일반적으로 실리콘 용융액(용융된 실리콘) 및 잉곳(고체 잉곳) 사이의 접촉면 상에 도입된다. 그러나, 접촉면 부분은 잉곳의 지속적인 인상 동작으로 냉각된다. 냉각기간에, 공극 또는 침입 실리콘은 확산하거나 쌍소멸 반응을 보인다. 대략 1100℃로 냉각되는 경우에 과도한 점결함은 공극 점결함 응집체 또는 침입 실리콘 점결함 응집체를 형성한다. 즉, 과도한 점결함은 응집체를 형성하고 생성하는 삼차원 구조를 갖는다.
공극 점결함 응집체는, COP와 함께 LSTD(Laser Scattering Tomograph defect) 또는 FPD(Flow Pattern Defect)로 불리는 결함을 포함하며, 침입 실리콘 점결함 응집체는 L/D로 불리는 결함을 포함한다. FPD는, 잉곳을 슬라이스하여 제조된 실리콘 웨이퍼가 30분동안 세코(Secco) 에칭((HF:K2Cr2O7(0.15몰/l) = 2:1인 액체 혼합물로 에칭)되는 경우 나타나는 특이한 흐름 패턴을 보여주는 표식의 원인이며, LSTD는, 실리콘 단결정을 적외선 광으로 조사하는 경우에 실리콘의 것과는 다른 반응 인자를 갖고 산광을 생성하는 원인이다.
보론코브 이론에 따르면, 더 적은 결함을 갖는 고순도 잉곳을 성장시키기 위해, V/G(mm2/min·℃)가 제어되며, 여기서 V(mm/min)는 잉곳의 인상 속도이고 G(℃/mm)는 실리콘 잉곳 및 실리콘 용융액의 고체-액체 인터페이스 근처에서의 온도 구배이다. 이 이론에서, 도 1에 나타난 바와 같이, 수평축은 V/G를 나타내며 수직축은 공극 밀도 및 침입 밀도를 나타내어, V/G 및 점결함 밀도 사이의 관계를 도식적으로 표현하고 공극 영역 및 침입 실리콘 영역 사이의 경계가 V/G에 의해 결정된다는 것을 설명한다. 더 자세하게는, V/G 비율이 임계점 (V/G)c 이상인 경우에 증가된 공극 밀도를 갖는 잉곳이 형성되며, 반면에 V/G 비율이 (V/G)c 이하인 경우에는 증가된 침입 밀도를 갖는 잉곳이 형성된다. 도 1에서, [I]는 침입 실리콘이 지배 적이고 침입 실리콘 응집체로서의 결함을 갖는 영역((V/G)1 이하)을 나타내며; [V]는 공극이 지배적이고 공극 응집체로서의 결함을 갖는 영역((V/G)2 이상)을, 그리고 [P]는 공극 점결함 응집체 및 침입 실리콘 점결함 응집체가 존재하지 않는 무결함 영역((V/G)1 내지 (V/G)2)을 나타낸다. OISF 핵을 형성하는 P-밴드 영역((V/G)2 내지 (V/G)3)은, 영역 [P]에 인접한 측상의 영역 [V]의 경계에 존재한다. P-밴드 영역에서, 작은 평평한 석출물이 존재하며, 산화 분위기에서 열처리에 의해 OISF(적층 결함)가 형성된다. 구체적으로, 산소 분위기에서 1000℃±30℃의 온도에서 2 내지 5 시간 동안 열처리가 행해지고 1130℃±30℃의 온도에서 1 내지 16시간 동안 열처리가 계속해서 행해지는 경우, OISF가 도출될 수 있다. 게다가, P-밴드 영역에 인접한 측상의 영역 [V]의 경계에, 입자 카운터에 의해 검출될 수 없는 작은 COP가 존재하는 영역 [Vs]((V/G)3 내지 (V/G)4)가 존재한다. 나아가, 영역 [P]에 인접한 측상의 영역 [I]의 경계에 B-밴드 영역((V/G)5 내지 (V/G)1)이 존재한다. B-밴드 영역은 침입 실리콘 응집체가 핵으로서의 역할을 하고 열처리에 의해 고밀도 산소 석출물이 생성된 영역이다.
이 무결함 영역 [P]는 영역 [Pi] 및 영역 [Pv]로 더 분류될 수 있다. [Pi]는 V/G 비율이 상술한 (V/G)1부터 임계점까지의 범위 내이며, 침입 실리콘이 지배적이고 응집체의 결함이 존재하지 않는 영역이다. [Pv]는 V/G 비율이 임계점부터 상술한 (V/G)2까지의 범위 내이며, 공극이 지배적이고 응집체의 결함이 존재하지 않는 영역이다. 즉, [Pi]는, 영역 [I]에 인접하고 침입형 대규모 전위가 형성될 수 있는 최소 침입 실리콘 밀도보다 적은 침입 실리콘 밀도를 가지는 영역이며, [Pv]는, 영역 [V]에 인접하고 OISF 핵이 형성될 수 있는 최소 공극 밀도보다 적은 공극 밀도를 갖는 영역이다.
따라서, 무결함 영역 [P], P-밴드 영역 및 영역 [Vs]로 구성된 실리콘 웨이퍼는, V/G 비율이 (V/G)1 내지 (V/G)2의 범위, (V/G)2 내지 (V/G)3의 범위, 및 (V/G)3 내지 (V/G)4의 범위를 포함하고 이 세 범위만으로 구성되도록 제어되고 인상된 잉곳으로부터 잘라낸다. 나아가, 영역 [Pv]와 영역 [Pi]가 혼합된 영역, P-밴드 영역 및 영역 [Vs]로 구성된 실리콘 웨이퍼는 V/G 비율이 (V/G)1 내지 임계점 (V/G)c의 범위, 임계점 (V/G)c 내지 (V/G)2의 범위, (V/G)2 내지 (V/G)3의 범위 및 (V/G)3 내지 (V/G)4의 범위를 포함하고 이 네 범위만으로 구성되도록 제어되고 인상된 잉곳으로부터 잘라낸다. 그러나, 인상된 잉곳 사이에서, 상술한 범위를 포함하고 이 범위로 구성되도록 V/G 비율을 제어하는 동안 잉곳을 인상하는 작업이 수행됨에도 불구하고, 작업에서의 다양한 요인에 기인하여 상술한 영역 외의 영역을 포함하도록 인상된 매우 작은 숫자의 잉곳이 존재한다. 본 발명에 따른 평가 방법은, 상술한 방법으로 충분히 제어될 수 없는 웨이퍼를 손쉽게 평가할 수 있다.
본 발명의 평가 목표인 실리콘 웨이퍼로서, 잉곳으로부터 잘라내고 기계적 연마가 가해진 웨이퍼, 또는 기계적 연마가 가해지고 에칭을 가한 웨이퍼를 이용하 는 것이 가능하다.
본 발명에 따른 표면 결함 평가 방법에서, 실리콘 웨이퍼는, 실온에서부터 1170℃ 이상 실리콘 용융점 미만 사이의 온도까지 10 내지 150℃/초의 온도 상승 속도로 실리콘을 질화시킬 수 있는 분위기에서 열처리가 되고, 1 내지 120초 동안 처리 온도에서 유지된 후에, 10 내지 100℃/초의 온도 하강 속도로 실온까지 냉각된다. 고온의 가열 조건 하의 실리콘을 질화시킬 수 있는 분위기에서 실리콘 웨이퍼에 급속 열처리가 적용된 경우, 웨이퍼 표면층상의 질화막의 생성은 웨이퍼 표면으로부터 웨이퍼로의 공극의 주입을 허용한다. 작은 COP가 존재하는 영역에 존재하는 각각의 결함은, 공극 주입과 동시에 열에 의해 각각의 주입 공극과 결합하며, 이 결합은 소수 캐리어의 재결합 센터로서 효율적으로 작용한다. 결과적으로, 웨이퍼 플레인에서 적어도 입자 계수기에 의해 검출될 수 없는 작은 COP가 존재하는 영역에서, 짧은 확산 길이가 검출된다.
본 발명에서 실리콘을 질화시킬 수 있는 분위기는 상술한 조건 하의 급속 열처리에 의해 웨이퍼 표면층 상에서 질화막의 생성을 충분히 가능하게 한다. 실리콘을 질화시킬 수 있는 특정 분위기로서, NH3 기체, N2 기체, N2O 기체, NO 기체, 또는 이러한 가스들 및 불활성 가스의 혼합 가스가 있다. 온도 상승 속도가 10℃/초 미만이면 열악한 생산성의 불편을 초래하나, 온도 상승 속도가 150℃/초에 이르면 속도가 확실하게 제어될 수 있기 때문에, 온도 상승 속도는 10 내지 150℃/초로 설정된다. 처리 온도의 범위는 1170℃부터 실리콘 용융점 미만의 온도까지이다. 처리 온도가 1170℃ 미만인 경우, 질화막의 생성에 근거한 웨이퍼로의 공극의 주입은 충분하지 않다. 유지 시간이 1초 미만인 경우에 질화막은 웨이퍼 표면층 상에 충분히 형성될 수 없으며, 유지 시간이 120초를 초과하면 생산성이 열악해진다. 온도 하강 속도는 10 내지 100℃/초 또는, 바람직하게는, 70 내지 100℃/초이다. 온도 하강 속도가 10℃ 미만인 경우에 웨이퍼로 한번 주입된 공극은 웨이퍼의 표면상에서 확산하지만, 100℃/초까지의 속도는 확실하게 제어될 수 있기 때문에, 온도 하강 속도는 10 내지 100℃/초로 설정된다.
실리콘 웨이퍼가 p형 반도체인 경우, 적어도 입자 계수기에 의해 검출될 수 없는 작은 COP가 존재하는 웨이퍼 표면상의 영역을 검출하는 단계 이전에 웨이퍼 표면에 대해 HF 처리를 수행하는 것이 바람직하다. p형 웨이퍼 표면에 대해 HF 처리가 수행되는 경우, 웨이퍼 표면에서의 실리콘은 수소로 종단되고, 따라서 입자 계수기에 의해 검출될 수 없는 작은 COP가 존재하는 영역은 SPV법에 근거하여 이후의 소수 캐리어 확산 길이 측정에 의해 손쉽게 검출될 수 있다.
그리고 나서, SPV법을 이용하여 웨이퍼 표면상에서 소수 캐리어 확산 길이를 계산함으로써 적어도 입자 계수기에 의해 검출될 수 없는 작은 COP가 존재하는 웨이퍼의 표면상 영역이 검출 가능하다. SPV법은 광조사 또는 가열에 의해 실리콘 웨이퍼 표면을 활성화시켜 이 활성화에 기인한 소수 캐리어 확산 길이의 변화를 측정하는 방법이다. 급속 열처리가 가해진 실리콘 웨이퍼에 존재하는 표면 결함은 급속 열처리가 가해지지 않은 웨이퍼에서의 표면 결함과 비교하여 더 효율적으로 캐리어의 재결합 센터로서 작용하기 때문에, SPV법을 이용한 소수 캐리어 확산 길 이의 계산은 COP가 존재하는 웨이퍼 표면상의 영역을 검출할 수 있다. 본 발명에서 사용된 SPV법에 이용된 장치로서, SDI에서 제조된 FAaST330이 바람직하며, 동일한 기능을 갖는 장치가 적용될 수 있다. 이에 더하여, 웨이퍼 상의 결정 결함의 분포 등의 정보가 정확하게 인식될 수 있으며, 웨이퍼 제조의 초기 단계에서부터 결정 결함의 발생을 억제 가능하게 하도록 이러한 정보에 근거하여 검사를 수행함으로써 무결함 영역으로 구성된 실리콘 웨이퍼의 생산을 용이하게 하는 것이 가능하다. 무결함 영역으로 구성된 실리콘 웨이퍼는 영역 [I], B-밴드 영역, P-밴드 영역, 영역 [Vs] 및 영역 [V]를 포함하지 않지만, 영역 [Pv], 영역 [Pi] 또는 영역 [Pv]와 영역 [Pi]의 혼합 영역으로 구성된 웨이퍼를 의미한다.
게다가, 영역 [I]를 포함하지 않는 웨이퍼는, 실온에서부터 1170℃ 이상 실리콘 용융점 미만 사이의 온도까지 10 내지 150℃/초의 온도 상승 속도로 실리콘을 질화시킬 수 있는 분위기에서 열처리가 가해지고, 1 내지 120초 동안 처리 온도에서 웨이퍼가 유지된 후에, 10 내지 100℃/초의 온도 하강 속도로 실온까지 냉각된 웨이퍼의 표면상에서 소수 캐리어 확산 길이가 계산된다. 이때, 소수 캐리어 확산 길이가 500 내지 800㎛ 범위 내인지 여부에 근거한 열처리 전의 웨이퍼의 평가에서 소수 캐리어 확산 길이가 이 범위 내이면, 영역 [I]를 포함하지 않는 평가 목표로서의 웨이퍼가 무결함 영역으로 구성된 웨이퍼임이 결정될 수 있다.
[I]가, 침입 실리콘이 지배적이고 침입 실리콘 응집체의 결함이 존재하는 영역이라고 가정하면, 본 발명에 따른 실리콘 웨이퍼는 영역 [I]를 포함하지 않는 웨이퍼이다. 이 실리콘 웨이퍼는, 실온에서부터 1170℃ 이상 실리콘 용융점 미만 사 이의 온도까지 10 내지 150℃/초의 온도 상승 속도로 실리콘을 질화시킬 수 있는 분위기에서 웨이퍼가 열처리 되고, 1 내지 120초 동안 처리 온도에서 실리콘 웨이퍼가 유지된 후에, SPV법을 이용하여 10 내지 100℃/초의 온도 하강 속도로 실온까지 냉각된 실리콘 웨이퍼의 표면에서 소수 캐리어 확산 길이가 계산되는 경우에, 웨이퍼의 전체 표면상의 소수 캐리어 확산 길이가 500 내지 800㎛ 범위 내로 되는 특징이 있다. 웨이퍼가 영역 [I]를 포함하지 않고 웨이퍼 전체 표면의 소수 캐리어 확산 길이가 500 내지 800㎛ 범위 내이면, 무결함 영역으로 구성된 웨이퍼가 획득될 수 있다. 이러한 웨이퍼는 반도체 집적 회로를 제조하기 위해 이용되는 실리콘 웨이퍼로서 바람직하다.
이러한 실리콘 웨이퍼에 따르면, CZ법 또는 MCZ법에 의해 핫존 로에서 용융된 실리콘으로부터 실리콘 단결정 잉곳을 인상시킬 때, 잉곳은, V/G(mm2/min·℃)가 (V/G)1에서 임계점 (V/G)c까지의 범위 내가 되도록 제어되고 인상되거나, 또는 V/G(mm2/min·℃)가 임계점(V/G)c 내지 (V/G)2의 범위 내가 되도록 제어되고 인상되거나, 또는 V/G(mm2/min·℃)가 (V/G)1 내지 임계점 (V/G)c의 범위 및 임계점 (V/G)c 내지 (V/G)2의 범위가 되도록 제어되고 인상된다. 이러한 잉곳으로부터 잘라낸 웨이퍼가 상술한 조건 하에서 급속 열처리 되고 그 후에 SPV법에 의해 소수 캐리어 확산 길이가 계산되면, 소수 확산 길이는 500 내지 800㎛ 범위 내로 된다.
본 발명의 실시예 및 비교예를 이하 자세히 설명한다.
<실시예 1>
먼저, 도 1에 나타난 바와 같이, p형 실리콘 단결정 잉곳을 인상시켰으며, 이 잉곳은 (V/G)1 내지 임계점 (V/G)c의 범위 및 임계점 (V/G)c 내지 (V/G)2의 범위를 포함하고, V/C 비율이 이 범위만으로 구성되도록 제어되었으며, 300mm 직경의 본체부를 가졌다. 이 잉곳을 블록 컷팅(block cutting), 외측 직경 분쇄(external diameter grinding) 및 배향 노치 가공(orientaion notch machining)을 하였으며, 그 다음에 소정의 두께로 슬라이스함으로써, 300mm의 직경을 갖는 p형 실리콘 웨이퍼를 잘라냈다. 평행성을 증진시키기 위해 이 웨이퍼의 표면을 기계 연마하였으며, 이렇게 평가 목표 웨이퍼를 구비하였다.
그리고 나서, 급속 열처리 단계로서, NH3 기체와 Ar 기체를 20:80의 비율로 함유하는 혼합 가스를 도입하여 실리콘을 질화할 수 있는 분위기를 갖는 열처리 로에 웨이퍼를 주입하고, 실온에서부터 1175℃까지 50℃/초의 온도 상승 속도로 열처리를 수행하였으며, 웨이퍼를 1175℃에서 10초 동안 유지하였다. 이후에, 웨이퍼를 10℃/초의 온도 하강 속도로 실온까지 냉각시켰다. 그리고 나서, 급속 열처리 된 웨이퍼를 HF 용액에 접촉시켜 웨이퍼 표면층의 실리콘을 수소로 종단하였다. 이후에, SPV 장치(모델명: SDI에서 제조된 FAaST330)를 이용하여 웨이퍼 표면의 소수 캐리어 확산 길이를 계산하였다. 확산 길이의 측정 범위는 웨이퍼 두께의 1 내지 2.5폴드(fold)(대략 1900㎛)이다. 웨이퍼 표면의 영역을 각각 15x15의 크기를 갖는 작은 영역으로 분할하고, 소수 캐리어 확산 길이가 속하는 범위를, 300㎛ 이 상 400㎛ 미만의 범위, 400㎛ 이상 500㎛ 미만의 범위, 500㎛ 이상 600㎛ 미만의 범위, 600㎛ 이상 700㎛ 미만의 범위 및 700㎛ 이상 800㎛ 미만의 범위의 각각의 작은 영역들로 분류함으로써 웨이퍼 표면의 소수 캐리어 확산 길이를 구하였다.
<실시예 2>
웨이퍼 표면의 표면 결함은 실시예 1과 유사하게 검출하였으나, 실시예 1에서 사용된 웨이퍼의 것과는 상이한 로트(lot)로부터 잘라낸 웨이퍼를 측정 샘플로서 사용하였다. 즉, 실시예 2에서 평가 목표로서의 웨이퍼는 실시예 1에서 인상된 잉곳의 것과는 상이한 로트에서 인상된 잉곳으로부터 잘라낸 웨이퍼이다. 도 1에 나타난 바와 같이, 실시예 1에서 인상된 잉곳처럼, 이 잉곳은, 인상 조건으로서 V/G 비율이 (V/G)1 내지 임계점 (V/G)c의 범위 및 임계점 (V/G)c 내지 (V/G)2의 범위를 포함하고 이 범위만으로 구성되도록 제어되는, 직경 300mm의 본체부를 갖는 p형 실리콘 단결정 잉곳이다.
<실시예 3>
웨이퍼 표면의 표면 결함은 실시예 1과 유사하게 검출하였으나, 실시예 1 및 2에서 사용된 웨이퍼의 것과는 상이한 로트(lot)로부터 잘라낸 웨이퍼를 측정 샘플로서 사용하였다. 즉, 실시예 3에서 평가 목표로서의 웨이퍼는 실시예 1 및 2에서 인상된 잉곳의 것과는 상이한 로트에서 인상된 잉곳으로부터 잘라낸 웨이퍼이다. 도 1에 나타난 바와 같이, 실시예 1 및 2에서 인상된 잉곳처럼, 이 잉곳은, 인상 조건으로서 V/G 비율이 (V/G)1 내지 임계점 (V/G)c의 범위 및 임계점 (V/G)c 내지 (V/G)2의 범위를 포함하고 이 범위만으로 구성되도록 제어되는, 직경 300mm의 본체부를 갖는 p형 실리콘 단결정 잉곳이다.
<비교예 1>
실시예 1에서 사용된 웨이퍼의 것과 동일한 로트로부터 잘라낸 두 개의 웨이퍼를 준비하고, 하나의 웨이퍼는 더미(dummy) 웨이퍼, 다른 하나의 웨이퍼를 측정 웨이퍼로 정하였다. 먼저, 표면에 존재하는 입자와 같은 외부 오염원을 제거하기 위해 SCl 및 HF가 혼합된 세척제를 이용하여 웨이퍼 세척을 행하였다. 그리고 나서, 각 웨이퍼를 열산화시켜 1000 옹스트롬의 두께를 갖는 열산화막을 형성하였다. 그리고 나서, 각 웨이퍼의 뒷면을 질화 불소의 증기에 접촉하여 에칭을 허용하였고, 이에 의해 뒷면의 열산화막 부분을 제거하였다. 이후에, 상부 및 하부의 구리판 및 측벽으로 소정의 공간을 구성하는 장식 장치를 구비하였다. 연결 단말을 이 장치의 상부 및 하부 판과 결합하고, 외부 전원 장치로 전압을 가변적으로 인가함으로써, 판 간의 고정된 전기장을 형성하였다. 더미 웨이퍼는 이 장치의 하부에 부착하였다. 그리고 나서, 전해질 재료로서 메탄올을 장치의 공간에 주입하고, 판의 구리를 산화시키기 위해 1시간 동안 5MV/cm의 전압을 상부 및 하부 판에 인가하여, 구리가 메탄올에 이온화되게 하였다. 이후에, 더미 웨이퍼를 제거한 후, 장치에 측정 웨이퍼를 부착하였다. 웨이퍼의 결함 부분을 구리 이온으로 장식하기 위해 1시간 동안 상부 및 하부 판에 5MV/cm의 전압을 인가하였다. 장식이 된 웨이퍼를 장치로부터 제거하고 관찰하여, 웨이퍼 표면에 존재하는 표면 결함을 카운트하였 다.
<비교예 2>
실시예 2에서 사용된 웨이퍼의 것과 동일한 로트로부터 잘라낸 두 개의 웨이퍼를 준비하였다. 하나의 웨이퍼를 더미 웨이퍼로서 정하고, 다른 웨이퍼를 측정 웨이퍼로서 사용한 것을 제외하고는 비교예 1과 동일한 구리 장식법에 의해 웨이퍼 표면의 표면 결함을 검출하였다.
<비교예 3>
실시예 3에서 사용된 웨이퍼의 것과 동일한 로트로부터 잘라낸 두 개의 웨이퍼를 준비하였다. 하나의 웨이퍼를 더미 웨이퍼로서 정하고, 다른 웨이퍼를 측정 웨이퍼로서 사용한 것을 제외하고는 비교예 1과 동일한 구리 장식법에 의해 웨이퍼 표면의 표면 결함을 검출하였다.
<비교 실험 1>
도 2, 4 및 6은 실시예 1 내지 3의 계산 결과를 보여주며, 도 3, 5 및 7은 비교예 1 내지 3의 결과를 보여준다.
도 2 내지 5로부터 자명하듯이, 비교예 1 및 비교예 2에 따른 구리 장식법에 의해 획득된 검출 분포에서 웨이퍼의 외주 근처에 결함이 집중되어 있다. 반면에, 실시예 1 및 실시예 2의 결과에서, 짧은 소수 캐리어 확산 길이를 갖는 영역은 웨이퍼의 외주 근처에 집중되어 있고 긴 소수 캐리어 확산 길이를 갖는 영역은 웨이퍼의 중앙에 집중되어 있다. 실시예 1의 소수 캐리어 확산 길이 분포, 비교예 1의 검출 분포, 실시예 2의 소수 캐리어 확산 길이 분포 및 비교예 2의 검출 분포는 상 호간에 상당히 관련되어 있음을 알 수 있다.
나아가, 도 6 및 도 7로부터 자명하듯이, 웨이퍼의 전체 표면은 비교예 3에 따른 구리 장식법에 의해 획득된 검출 분포에서 표면 검출물로 점찍혀 있다. 반면에, 실시예 3의 결과에서, 짧은 소수 캐리어 확산 길이를 갖는 영역은 존재하지 않고, 웨이퍼의 전체 표면은 긴 소수 캐리어 확산 길이를 갖는 영역으로 덮여 있다. 실시예 3의 소수 캐리어 확산 길이 분포는 비교예 3의 검출 분포와 상당히 관련되어 있음을 알 수 있었다.
이 결과로부터 실시예 1 및 실시예 2의 평가 목표인 웨이퍼의 외주 근처에서 짧은 소수 캐리어 확산 길이를 갖는 영역이 검출된다는 것과, 이 웨이퍼는, V/G 비율이 (V/G)1 내지 임계점 (V/G)c의 범위 및 임계점 (V/G)c 내지 (V/G)2의 범위를 포함하고 이 범위만으로 구성되도록 제어되고 인상된 잉곳으로부터 잘라낸 웨이퍼지만, 영역 [Pi] 및 영역 [Pv]와 함께 P-밴드 영역 및 영역 [Vs]이 웨이퍼의 외주 근처에 존재한다는 것을 확인할 수 있었다. 반면에, 실시예 3에서의 평가 목표인 웨이퍼에서 짧은 소수 캐리어 확산 길이를 갖는 영역이 검출되지 않으며, 이는 입자 계수기에 의해 검출될 수 없는 작은 COP 또는 COP가 전체 웨이퍼 표면에 존재하지 않는다는 사실을 뒷받침하고, 이에 의해 웨이퍼가 인상 작업시에 제어 하에서 제조되었음을 확증한다.
<실시예 4>
먼저, 영역 [I], B-band 영역, 영역 [Pi], 영역 [Pv], P-밴드 영역 및 영역 [Vs]가 잉곳의 축방향에 포함되고 V/G 비율이 (V/G)5 내지 임계점 (V/G)c 및 임계점 (V/G)c 내지 (V/G)4의 범위를 포함하도록, 300mm 직경의 본체부를 갖는 p형 실리콘 단결정 잉곳을 제어하고 인상시켰다. 이 잉곳을 축방향, 즉, 직경 300mm의 p형 실리콘 웨이퍼를 잘라내기 위한 세로 방향으로 블록 컷팅, 외부 직경 분쇄 및 슬라이싱하였다. 평행성을 개선하기 위해 이 웨이퍼의 표면을 기계 연마하여 평가 목표 웨이퍼를 준비하였다.
그리고 나서, 급속 열처리 단계로서, NH3 기체와 Ar 기체를 20:80의 비율로 함유하는 혼합 가스를 도입함으로써 실리콘을 질화할 수 있는 분위기를 갖는 열처리 로에 측정 샘플을 투입하고, 실온에서부터 1175℃까지 50℃/초의 온도 상승 속도로 열처리를 수행하였으며, 측정 샘플을 1175℃에서 10초 동안 유지하였다. 그후에, 측정 샘플을 10℃/초의 온도 하강 속도로 실온까지 냉각시켰다. 이후에, 급속 열처리가 가해진 웨이퍼를 HF 용액에 접촉시켜 측정 샘플 표면층의 실리콘을 수소로 종단하였다.
그리고 나서, SPV 장치(모델명: SDI에서 제조된 FAaST330)를 이용하여 측정 샘플 표면의 소수 캐리어 확산 길이를 계산하였다. 확산 길이의 측정 범위는 웨이퍼 두께의 1 내지 2.5폴드(fold)(대략 1900㎛)이다. 측정 샘플 표면의 영역을 15x15의 크기를 갖는 작은 영역들로 분할하고, 소수 캐리어 확산 길이가 속하는 범위를, 300㎛ 이상 400㎛ 미만의 범위, 400㎛ 이상 500㎛ 미만의 범위, 500㎛ 이상 600㎛ 미만의 범위, 600㎛ 이상 700㎛ 미만의 범위 및 700㎛ 이상 800㎛ 미만의 범 위의 각각의 작은 영역들로 분류함으로써 측정 샘플 표면의 소수 캐리어 확산 길이를 계산하였다.
<비교예 4>
실시예 4에서 사용된 측정 샘플의 것과 동일한 로트로부터 잘라낸 두 개의 측정 샘플을 준비하였다. 하나의 측정 샘플을 더미 샘플로서 정하고, 다른 측정 샘플를 측정 샘플로서 사용한 것을 제외하고는, 비교예 1과 동일한 구리 장식법에 의해 측정 샘플 표면의 표면 결함을 검출하였다.
<비교예 5>
실시예 4에서 사용된 측정 샘플의 것과 동일한 로트로부터 잘라낸 두 개의 측정 샘플을 준비하였으며, μ-PCD법에 의해 수명을 평가하였고, 각 결함 분포 영역을 평가하었다.
<비교 실험 2>
도 8은 실시예 4의 계산 결과를 보여주며, 도 9 및 10은 비교예 4 및 5의 결과를 각각 보여준다.
도 10으로부터 자명하듯이, 비교예 5의 μ-PCD법에 의해 획득된 검출 분포에서, 영역 [I], B-밴드 영역, 영역 [Pi], 영역 [Pv], P-밴드 영역 및 영역 [Vs]가 웨이퍼 플레인에서 어떻게 분포되어 있는지 명확히 나타났다. 도 9에 도시된 바와 같이, 비교예 4의 구리 장식법에 의해 획득된 검출 분포에서, 웨이퍼 외주 근처의 좌측에 결함이 집중되어 있으며, 이에 의해 도 10에 나타난 COP가 존재하는 영역 [Vs]의 위치와 일치한다. 반면에, 도 8에 나타난 바와 같이, 실시예 4의 결과에 서, 짧은 소수 캐리어 확산 길이를 갖는 영역은 웨이퍼 외주 근처의 좌측에 집중되고 긴 소수 캐리어 확산 길이를 갖는 영역은 좌측 이외의 영역에 집중되며, 실시예 4의 소수 캐리어 확산 길이 분포 및 비교예 4 및 5의 검출 분포는 상호간에 상당히 관련되어 있음이 밝혀졌다. 이 결과로부터, 본 발명에 따른 평가 방법에 의해 입자 계수기에 의해 검출될 수 없는 작은 COP가 존재하는 영역이 손쉽게 검출될 수 있다는 것이 확인되었다. 본 발명에 따른 평가 방법에 의해 웨이퍼 상의 결정 결함에 대한 분포와 같은 정보가 정확하게 인식될 수 있으며, 이러한 정보에 근거하여 웨이퍼 제조의 초기 단계에서부터 결정 결함의 발생을 억제하기 위해 검사를 수행함으로써 무결함 영역으로 구성된 실리콘 웨이퍼의 생산을 용이하게 하는 것이 가능하다. 나아가, 웨이퍼가 영역 [I]를 포함하지 않는 웨이퍼인 경우, 입자 계수기에 의해 검출될 수 없는 작은 COP가 존재하는 영역이 검출되지 않으면 웨이퍼의 전체 표면이 무결함 영역이라는 것을 확인할 수 있고, 따라서 무결함 영역으로 구성된 실리콘 웨이퍼의 제조를 용이하게 할 수 있다.
본 발명에 따른 평가 방법에 의해 웨이퍼 상의 결정 결함에 대한 분포와 같은 정보가 정확하게 인식될 수 있으며, 이러한 정보에 근거하여 웨이퍼 제조의 초기 단계에서부터 결정 결함의 발생을 억제하기 위해 검사를 수행함으로써 무결함 영역으로 구성된 실리콘 웨이퍼의 생산을 용이하게 하는 것이 가능하다. 나아가, 웨이퍼가 영역 [I]를 포함하지 않는 웨이퍼인 경우, 입자 계수기에 의해 검출될 수 없는 작은 COP가 존재하는 영역이 검출되지 않으면 웨이퍼의 전체 표면이 무결함 영역이라는 것을 확인할 수 있고, 따라서 무결함 영역으로 구성된 실리콘 웨이퍼의 제조를 용이하게 할 수 있다.

Claims (6)

  1. 실리콘 웨이퍼 표면 결함 평가 방법으로서,
    실온에서부터, 1170℃ 이상 실리콘 용융점 미만 사이의 온도까지, 10 내지 150℃/초의 온도 상승 속도로 실리콘을 질화할 수 있는 분위기에서, 실리콘 단결정 잉곳으로부터 잘라낸 실리콘 웨이퍼에 열처리를 가하며, 상기 실리콘 웨이퍼를 처리 온도에서 1 내지 120초 동안 유지한 후, 10 내지 100℃/초의 온도 하강 속도로 상기 실리콘 웨이퍼를 실온으로 냉각하는 급속 열처리 단계; 및
    표면 광전압법을 이용하여 상기 웨이퍼 표면상의 소수 캐리어 확산 길이를 계산함으로써 적어도 입자 계수기에 의해서는 검출될 수 없는 작은 COP(crystal originated particle)가 존재하는 상기 웨이퍼 표면상의 영역을 검출하는 단계를 포함하는, 실리콘 웨이퍼 표면 결함 평가 방법.
  2. 청구항 1에 있어서,
    상기 실리콘 웨이퍼가 p형 반도체인 경우에 적어도 입자 계수기에 의해서는 검출될 수 없는 작은 COP가 존재하는 웨이퍼 표면상의 영역을 검출하는 상기 단계 이전에 상기 웨이퍼 표면에 대해 HF 용액 처리를 수행하는 단계를 더 포함하는, 실리콘 웨이퍼 표면 결함 평가 방법.
  3. 청구항 1에 있어서,
    상기 실리콘 단결정 잉곳으로부터 잘라낸 웨이퍼는 무결함 영역 [P], P-밴드 영역 및 영역 [Vs]로 구성된 웨이퍼이며,
    상기 실리콘 단결정 잉곳에서, [I]는 침입 실리콘 점결함 응집체가 존재하는 영역이고, [V]는 공극 점결함 응집체가 존재하는 영역이며, [P]는 침입 실리콘 점결함 응집체 및 공극 점결함 응집체가 존재하지 않는 무결함 영역이고, P-밴드 영역은 영역 [P]에 인접한 측의 영역 [V]의 경계에 존재하고 OISF(oxidation induced stacking fault) 핵이 형성된 영역이며, 영역 [Vs]는 P-밴드 영역에 인접한 측의 영역 [V]의 경계에 존재하고 입자 계수기에 의해 검출될 수 없는 작은 COP를 갖는 영역인, 실리콘 웨이퍼 표면 결함 평가 방법.
  4. 청구항 3에 있어서,
    상기 실리콘 단결정 잉곳으로부터 잘라낸 웨이퍼는 영역 [Pv] 및 영역 [Pi]의 혼합 영역, P-밴드 영역 및 영역 [Vs]로 구성된 웨이퍼이며,
    [Pi]는 영역 [I]에 인접한 영역으로, 무결함 영역 [P]에 속하고, 침입형 대규모 전위의 형성을 허용하는 최소 침입 실리콘 밀도보다 적은 침입 실리콘 밀도를 가지며, [Pv]는 영역 [V]에 인접한 영역으로, 무결함 영역 [P]에 속하며, COP 또는 FPD(flow pattern defect)의 형성을 허용하는 공극 밀도보다 크지 않은 공극 밀도를 갖는, 실리콘 웨이퍼 표면 결함 평가 방법.
  5. 청구항 1에 있어서,
    [I]는 침입 실리콘이 지배적인 영역이며, 침입 실리콘 응집체의 결함을 갖는 영역이라고 가정하면,
    실온에서부터, 1170℃ 이상 실리콘 용융점 미만 사이까지, 10 내지 150℃/초의 온도 상승 속도로 실리콘을 질화시킬 수 있는 분위기에서, 영역 [I]를 포함하지 않는 웨이퍼에 열처리가 가해지고,
    1 내지 120초 동안 처리 온도에서 상기 웨이퍼를 유지한 후에 10 내지 100℃/초의 온도 하강 속도로 실온까지 냉각된 상기 웨이퍼의 표면상의 소수 캐리어 확산 길이를 표면 광전압법을 사용하여 계산하는 경우에,
    상기 웨이퍼의 상기 전체 표면상의 소수 캐리어 확산 길이가 500 내지 800㎛ 범위 내인지 여부에 근거하여 상기 열처리 이전의 웨이퍼를 평가하는, 실리콘 웨이퍼 표면 결함 평가 방법.
  6. 침입 실리콘이 지배적이며 침입 실리콘 응집체를 갖는, 영역 [I]를 포함하지 않는 웨이퍼인, 실리콘 웨이퍼로서,
    실온에서부터 1170℃ 이상 실리콘 용융점 미만 사이의 온도까지 10 내지 150℃/초의 온도 상승 속도로 실리콘을 질화시킬 수 있는 분위기에서 상기 웨이퍼에 열처리가 가해지고, 1 내지 120초 동안 처리 온도에서 상기 웨이퍼가 유지된 후에 10 내지 100℃/초의 온도 하강 속도로 실온까지 냉각된 상기 웨이퍼의 표면상의 소수 캐리어 확산 길이를 표면 광전압법을 사용하여 계산하는 경우, 상기 웨이퍼의 상기 전체 표면상의 소수 캐리어 확산 길이가 500 내지 800㎛ 범위 내인, 실리콘 웨이퍼.
KR1020060081243A 2005-08-26 2006-08-25 실리콘 웨이퍼 및 실리콘 웨이퍼 표면 결함 평가 방법 KR100768378B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00245105 2005-08-26
JP2005245105 2005-08-26
JP2006169888A JP4743010B2 (ja) 2005-08-26 2006-06-20 シリコンウェーハの表面欠陥評価方法
JPJP-P-2006-00169888 2006-06-20

Publications (2)

Publication Number Publication Date
KR20070024431A KR20070024431A (ko) 2007-03-02
KR100768378B1 true KR100768378B1 (ko) 2007-10-18

Family

ID=37499678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081243A KR100768378B1 (ko) 2005-08-26 2006-08-25 실리콘 웨이퍼 및 실리콘 웨이퍼 표면 결함 평가 방법

Country Status (7)

Country Link
US (1) US7632349B2 (ko)
EP (1) EP1758158B1 (ko)
JP (1) JP4743010B2 (ko)
KR (1) KR100768378B1 (ko)
CN (1) CN1932496B (ko)
MY (1) MY137864A (ko)
SG (1) SG130168A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008081567A1 (ja) * 2007-01-05 2010-04-30 信越半導体株式会社 シリコンウエーハの評価方法
CN101459095B (zh) * 2007-12-13 2010-08-11 中芯国际集成电路制造(上海)有限公司 晶圆在线检测方法及在线检测装置
FR2941326A1 (fr) * 2009-01-16 2010-07-23 Commissariat Energie Atomique Procede de revelation de dislocations emergentes dans un element cristallin a base de germanium
JP4758492B2 (ja) * 2009-03-24 2011-08-31 トヨタ自動車株式会社 単結晶の欠陥密度測定方法
KR101214806B1 (ko) 2010-05-11 2012-12-24 가부시키가이샤 사무코 웨이퍼 결함 검사 장치 및 웨이퍼 결함 검사 방법
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5350345B2 (ja) * 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法
KR101246493B1 (ko) 2011-07-08 2013-04-01 주식회사 엘지실트론 웨이퍼의 결함 평가방법
US9349660B2 (en) * 2011-12-01 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit manufacturing tool condition monitoring system and method
CN102768134B (zh) * 2012-07-20 2015-02-11 浙江大学 一种显示和检测直拉硅片中空洞型缺陷的方法
CN104297667B (zh) * 2014-09-19 2017-06-06 上海华虹宏力半导体制造有限公司 检测晶格位错的方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6565624B2 (ja) * 2015-11-16 2019-08-28 株式会社Sumco シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
DE102015224983B4 (de) * 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
JP2017183471A (ja) * 2016-03-30 2017-10-05 信越半導体株式会社 点欠陥領域の評価方法
KR101851604B1 (ko) * 2016-06-30 2018-04-24 에스케이실트론 주식회사 웨이퍼 및 그 제조방법
CN109427602B (zh) * 2017-08-28 2021-04-13 姜延华 用于晶圆地域性零件平均测试的线性缺陷侦测方法
DE112018006519T5 (de) * 2017-12-22 2020-09-24 Sumco Corporation Verfahren zur Messung der Fe-Konzentration in einem p-Typ-Siliziumwafer und SPV-Messvorrichtung
CN108896370A (zh) * 2018-07-18 2018-11-27 中国航空工业集团公司沈阳飞机设计研究所 一种钛合金成形修复制件的试样选取方法
CN109273377B (zh) * 2018-09-03 2020-09-15 宁晋晶兴电子材料有限公司 单晶硅同心圆及黑角的检测前预处理方法
CN111624460B (zh) * 2020-06-28 2022-10-21 西安奕斯伟材料科技有限公司 一种单晶硅缺陷分布区域的检测方法
CN113271063A (zh) * 2021-04-17 2021-08-17 山西潞安太阳能科技有限责任公司 一种三维尺度检测晶硅电池缺陷的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030030634A (ko) * 2001-10-12 2003-04-18 삼성전자주식회사 웨이퍼 표면 결함 분석 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181538A (en) * 1978-09-26 1980-01-01 The United States Of America As Represented By The United States Department Of Energy Method for making defect-free zone by laser-annealing of doped silicon
US4598249A (en) * 1984-02-29 1986-07-01 Rca Corporation Method using surface photovoltage (SPV) measurements for revealing heavy metal contamination of semiconductor material
US5369495A (en) * 1992-09-04 1994-11-29 University Of South Florida Semiconductor contaminant sensing system and method
US5272119A (en) * 1992-09-23 1993-12-21 Memc Electronic Materials, Spa Process for contamination removal and minority carrier lifetime improvement in silicon
JPH0864650A (ja) * 1994-08-24 1996-03-08 Komatsu Electron Metals Co Ltd Ｆｅ−Ｂ濃度測定によるシリコンウェーハの評価方法
JPH0862122A (ja) * 1994-08-24 1996-03-08 Komatsu Electron Metals Co Ltd シリコンウェーハの酸素析出欠陥密度評価方法
JPH08191091A (ja) * 1995-01-10 1996-07-23 Komatsu Electron Metals Co Ltd シリコンウェーハの酸化膜耐圧強度の簡便評価法
US5581194A (en) * 1995-06-07 1996-12-03 Advanced Micro Devices, Inc. Method and apparatus for passive optical characterization of semiconductor substrates subjected to high energy (MEV) ion implantation using high-injection surface photovoltage
US5773989A (en) * 1995-07-14 1998-06-30 University Of South Florida Measurement of the mobile ion concentration in the oxide layer of a semiconductor wafer
US5804981A (en) * 1996-05-07 1998-09-08 Advanced Micro Devices, Inc. Method of detecting heavy metal impurities introduced into a silicon wafer during ion implantation
KR100237829B1 (ko) 1997-02-06 2000-01-15 윤종용 웨이퍼의 결함 분석방법
JP3449730B2 (ja) * 1997-04-09 2003-09-22 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶シリコンインゴットを製造する方法
MY137778A (en) 1997-04-09 2009-03-31 Memc Electronic Materials Low defect density, ideal oxygen precipitating silicon
DE69738129D1 (de) * 1997-07-15 2007-10-25 St Microelectronics Srl Bestimmung der Dicke der Blosszone in einer Siliziumscheibe
JPH11297779A (ja) * 1998-04-10 1999-10-29 Sony Corp 半導体装置の欠陥検出方法およびその製造方法
JP3746153B2 (ja) 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
JP3670142B2 (ja) * 1998-09-18 2005-07-13 東京エレクトロン株式会社 シリコン基板の再結合ライフタイム測定の前処理方法
JP2001081000A (ja) * 1999-09-08 2001-03-27 Shin Etsu Handotai Co Ltd シリコン単結晶の結晶欠陥評価方法
JP2001217251A (ja) 1999-11-26 2001-08-10 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP3731417B2 (ja) * 1999-11-26 2006-01-05 株式会社Ｓｕｍｃｏ 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP4510997B2 (ja) 2000-01-18 2010-07-28 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6569691B1 (en) * 2000-03-29 2003-05-27 Semiconductor Diagnostics, Inc. Measurement of different mobile ion concentrations in the oxide layer of a semiconductor wafer
US6512384B1 (en) * 2000-06-29 2003-01-28 Semiconductor Diagnostics, Inc. Method for fast and accurate determination of the minority carrier diffusion length from simultaneously measured surface photovoltages
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2004087594A (ja) * 2002-08-23 2004-03-18 Alps Electric Co Ltd 電子回路ユニットの放熱構造
WO2004035879A1 (ja) * 2002-10-18 2004-04-29 Sumitomo Mitsubishi Silicon Corporation シリコン単結晶インゴットの点欠陥分布を測定する方法
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5010091B2 (ja) * 2003-11-13 2012-08-29 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハ
US6922067B1 (en) * 2003-11-18 2005-07-26 Ahbee 2, L.P. Determination of minority carrier diffusion length in solid state materials

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030030634A (ko) * 2001-10-12 2003-04-18 삼성전자주식회사 웨이퍼 표면 결함 분석 방법

Also Published As

Publication number Publication date
EP1758158B1 (en) 2011-06-15
KR20070024431A (ko) 2007-03-02
SG130168A1 (en) 2007-03-20
US7632349B2 (en) 2009-12-15
JP4743010B2 (ja) 2011-08-10
US20070044709A1 (en) 2007-03-01
CN1932496B (zh) 2011-10-12
JP2007088421A (ja) 2007-04-05
CN1932496A (zh) 2007-03-21
EP1758158A2 (en) 2007-02-28
MY137864A (en) 2009-03-31
EP1758158A3 (en) 2009-07-22

Similar Documents

Publication Publication Date Title
KR100768378B1 (ko) 실리콘 웨이퍼 및 실리콘 웨이퍼 표면 결함 평가 방법
KR100369760B1 (ko) 실리콘 웨이퍼의 제조 방법
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
KR101102336B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR20170038017A (ko) 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
JP2003524874A (ja) 非酸素析出性のチョクラルスキーシリコンウエハ
US6878451B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
JP4566478B2 (ja) シリコン半導体基板およびその製造方法
EP1559812B1 (en) Method of measuring point defect distribution of silicon single crystal ingot
JPH05291097A (ja) シリコン基板およびその製造方法
JP3933010B2 (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
JP2002016071A (ja) シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハ
JP3915606B2 (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
JP4200845B2 (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
JP2001102385A (ja) 点欠陥の凝集体が存在しないシリコンウェーハ
JP2003335599A (ja) シリコン単結晶インゴットの欠陥分布の識別方法
JP2001189317A (ja) Ｉｇウェーハの製造方法及びこの方法で作られたｉｇウェーハ
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法
JP2004241786A (ja) Ｉｇウェーハの製造方法及びこの方法で作られたｉｇウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131004

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 12