KR101063068B1 - 웨이퍼 표면처리 공정이 개선된 ｄｓｏｄ 분석방법 - Google Patents

웨이퍼 표면처리 공정이 개선된 ｄｓｏｄ 분석방법 Download PDF

Info

Publication number
KR101063068B1
KR101063068B1 KR1020090020344A KR20090020344A KR101063068B1 KR 101063068 B1 KR101063068 B1 KR 101063068B1 KR 1020090020344 A KR1020090020344 A KR 1020090020344A KR 20090020344 A KR20090020344 A KR 20090020344A KR 101063068 B1 KR101063068 B1 KR 101063068B1
Authority
KR
South Korea
Prior art keywords
dsod
wafer
bare wafer
grinding
analysis
Prior art date
Application number
KR1020090020344A
Other languages
English (en)
Other versions
KR20100101905A (ko
Inventor
김영훈
박태진
김장섭
방병득
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020090020344A priority Critical patent/KR101063068B1/ko
Publication of KR20100101905A publication Critical patent/KR20100101905A/ko
Application granted granted Critical
Publication of KR101063068B1 publication Critical patent/KR101063068B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

본 발명은 단결정 잉곳을 슬라이싱하여 베어 웨이퍼(Bare Wafer)를 준비하는 단계; 그라인딩 휠을 이용하여 상기 베어 웨이퍼의 표면을 1차 그라인딩하는 단계; 상기 1차 그라인딩 시에 비해 메쉬넘버가 큰 그라인딩 휠을 이용하여 상기 베어 웨이퍼의 표면을 2차 그라인딩하는 단계; 상기 베어 웨이퍼의 표면을 에칭한 후 세정하는 단계; 및 상기 베어 웨이퍼에 대하여 DSOD(Direct Surface Oxide Defect) 분석을 실시하는 단계;를 포함하는 웨이퍼의 DSOD 분석방법을 개시한다.
베어 웨이퍼, DSOD, 구리 데코레이션, 그라인딩 공정, 공간파장

Description

웨이퍼 표면처리 공정이 개선된 ＤＳＯＤ 분석방법{Method of DSOD analysis improved in surface treatment process for wafer}
본 발명은 웨이퍼의 결함 분석방법에 관한 것으로서, 더욱 상세하게는 웨이퍼의 표면에 존재하는 스크래치(Scratch)나, 주변 환경으로부터 오염된 파티클, 각종 표면결함 등을 제거하기 위한 웨이퍼 표면처리 공정이 개선된 DSOD(Direct Surface Oxide Defect) 분석방법에 관한 것이다.
웨이퍼의 공공결함영역에서 발견되는 보이드(Void) 결함은 반도체 디바이스의 품질에 악영향을 주는 것으로 알려져 있으며, 이러한 보이드 결함을 검출할 수 있는 분석기술로는 구리 데코레이션(Decoration)을 이용한 DSOD(Direct Surface Oxide Defect) 분석법이 있다.
구리 데코레이션을 이용한 DSOD 분석법에서는 도 1에 도시된 바와 같이 베어 웨이퍼(1)를 구리이온이 용해되어 있는 전해액(10) 속의 구리판 전극(11,12) 사이에 위치시킨 후 직류(DC) 전원을 인가하는 공정을 실시한다. 이때 베어 웨이퍼(1)는 경면가공되고 표면에 열산화막(2)이 형성된 구조를 갖는 샘플이 사용된다.
직류전원이 공급되면 구리이온이 베어 웨이퍼(1)의 결함부위에 환원 증착되 고, 증착이 계속 진행됨에 따라 전류는 결함이 있는 지점으로 집중되며, 어느 순간 원자 격자가 파괴되면서 급격히 전류가 흐르게 된다. 이후 결함이 있는 지점과 그 부근은 육안으로도 관찰될 수 있는 크기의 결함으로 성장하게 되므로 결함의 분포와 밀도 등을 용이하게 분석할 수 있다.
상기와 같이 웨이퍼의 표면 근방에 형성된 결함부위상의 산화막을 파괴하여 결함부위에 전해물질을 데코레이팅하는 웨이퍼 결함 분석기술은 국내 공개특허공보 제1998-67611호에 개시되어 있다.
종래의 구리 데코레이션을 이용한 DSOD 분석법에서는 폴리싱(Polishing) 공정을 거쳐 경면가공된 베어 웨이퍼를 사용하였다. 이것은 DSOD의 결함 크기가 매우 작기 때문에 스크래치(Scratch)나, 주변 환경으로부터 오염된 파티클, 각종 표면결함 등이 다수 존재하는 표면상태에서는 DSOD 분석을 통한 결함 평가가 곤란하기 때문이다.
따라서, 종래의 구리 데코레이션을 이용한 DSOD 분석법을 적용하기 위해서는 도 2에 도시된 바와 같이 단결정 잉곳(Ingot)을 성장(Growing)시킨 이후에 베어 웨이퍼를 슬라이싱(Slicing)하는 공정(S10 및 S20)과, 슬라이싱시 발생한 표면의 손상을 제거하고 평탄도를 향상시키기 위해 웨이퍼의 표면을 랩핑(Lapping)하는 공정(S30)과, 랩핑 공정에서 연마된 웨이퍼의 표면에 발생된 미세 균열이나 표면결함을 화학적 반응으로 에칭(Etching)하는 공정(S40)과, 휠(Wheel)을 이용하여 웨이퍼 표면의 톱니 자국(Saw Mark) 등을 그라인딩(Grinding)하는 공정(S50)과, 웨이퍼의 표면을 살짝 에칭(Slight Etching)하는 공정(S60)과, 웨이퍼의 표면 거칠기와 평탄 도를 향상시키기 위해 웨이퍼의 표면을 폴리싱(polishing)하는 공정(S70)과, 웨이퍼를 세정(Cleaning)하는 공정(S80) 등의 일련의 웨이퍼 표면처리 작업들을 모두 진행하여 베어 웨이퍼를 가공해야만 하는 문제가 있다.
상기와 같은 문제로 인해 종래의 구리 데코레이션을 이용한 DSOD 분석법은 작업이 번거로울 뿐만 아니라 공정진행에 따른 비용이 많이 소요되고, 결정성장 시 발생한 결함에 대한 평가가 결정성장이 한참 지난 시점에 이루어지므로 결정성장 공정에 대한 신속한 피드백(Feedback)이 이루어질 수 없는 취약점이 있다.
본 발명은 상술한 문제점을 해결하기 위해 창안된 것으로서, DSOD의 검출을 위한 전단계로서 실시하는 웨이퍼 표면처리 작업을 간소화할 수 있도록 공정이 개선된 DSOD 분석방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은 단결정 잉곳을 슬라이싱하여 베어 웨이퍼(Bare Wafer)를 준비하는 단계; 그라인딩 휠을 이용하여 상기 베어 웨이퍼의 표면을 1차 그라인딩하는 단계; 상기 1차 그라인딩 시에 비해 메쉬넘버가 큰 그라인딩 휠을 이용하여 상기 베어 웨이퍼의 표면을 2차 그라인딩하는 단계; 상기 베어 웨이퍼의 표면을 에칭한 후 세정하는 단계; 및 상기 베어 웨이퍼에 대하여 DSOD(Direct Surface Oxide Defect) 분석을 실시하는 단계;를 포함하는 웨이퍼의 DSOD 분석방법을 개시한다.
상기 1차 그라인딩 공정에서는 메쉬넘버가 600~800인 그라인딩 휠을 적용하고, 상기 2차 그라인딩 공정에서는 메쉬넘버가 5000~10000인 그라인딩 휠을 적용하는 것이 바람직하다.
상기 에칭 공정에서는 상기 베어 웨이퍼의 표면에 대하여 2~10㎛ 깊이로 부식 에칭(Caustic Etching)을 실시하는 것이 바람직하다.
바람직하게, 상기 단계 (e)에서는 구리 데코레이션법(Cu-decoration method)을 수행하여 상기 DSOD 분석을 실시할 수 있다.
본 발명에 따르면 DSOD 분석을 위한 베어 웨이퍼의 표면 가공공정을 간소화하여 비경면 웨이퍼의 표면에 대하여 결함분석을 실시할 수 있으므로 결정성장 이후의 신속한 피드백이 가능하고, 분석을 위한 샘플 가공비용과 작업비용을 절감할 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 3은 본 발명의 바람직한 실시예에 따른 웨이퍼의 DSOD 분석방법이 수행되는 과정을 도시한 흐름도이다. 도면에 나타난 바와 같이 본 발명에서는 베어 웨이퍼의 표면에 대하여 비경면가공을 수행한 후 구리 데코레이션을 진행하여 DSOD 분석을 실시한다.
도 3을 참조하면, 웨이퍼의 DSOD 분석방법은 실리콘 단결정 잉곳을 성장시킨(S100) 이후에 얇게 절단하여 베어 웨이퍼를 형성하는 슬라이싱 공정(S110), 그라인딩 휠(Grinding Wheel)을 이용하여 베어 웨이퍼의 표면을 2단계에 걸쳐 그라인딩하는 그라인딩 공정(S120 및 S130), 베어 웨이퍼의 표면을 살짝 에칭하는 에칭공정(S140), 세정 공정(S150) 및 구리 데코레이션 공정(S160)을 차례대로 실시한다.
그라인딩 공정은 그라인딩 휠을 이용하여 베어 웨이퍼의 표면을 평탄하게 가공하는 1차 그라인딩 공정(S120)과, 1차 그라인딩 시에 비해 큰 메쉬넘버(Mesh Number)를 갖는 그라인딩 휠을 이용하여 상기 베어 웨이퍼의 표면을 보다 정밀하게 가공하는 2차 그라인딩 공정(S130)을 포함한다. 구리 데코레이션을 이용한 DSOD 검출작업 시 DSOD와 휠마크 간의 패턴 차이를 명확히 하여 검출 신뢰도를 높이기 위해 1차 그라인딩 공정에서는 메쉬넘버가 600~800인 그라인딩 휠을 적용하고, 2차 그라인딩 공정에서는 메쉬넘버가 5000~10000인 그라인딩 휠을 적용하는 것이 바람직하다.
그라인딩 공정을 완료한 후에는 베어 웨이퍼의 표면을 살짝 에칭하는 표면 가공처리를 수행한다(S140). 에칭 공정에서는 구리 데코레이션을 이용한 DSOD 검출작업 시의 검출 신뢰도를 높이기 위해 베어 웨이퍼의 표면을 2~10㎛ 깊이로 부식 에칭(Caustic Etching)하는 것이 바람직하다.
에칭 공정이 완료된 후에는 베어 웨이퍼의 표면에 존재하는 파티클과 에칭액 등을 제거하는 세정(Cleaning) 공정을 실시한다(S150).
상기와 같이 그라인딩 공정과 에칭공정을 수행하면 도 4에 도시된 바와 같이 종래기술에 비해 휠마크 패턴(Wheel Mark Pattern)이 선명하게 나타나도록 베어 웨이퍼의 표면이 가공된다. 도 4의 (a)에는 종래기술에 따라 가공된 베어 웨이퍼 샘플의 표면굴곡 측정결과가 나타나 있으며, 도 4의 (b)에는 본 발명에 따라 가공된 베어 웨이퍼 샘플의 표면굴곡 측정결과가 나타나 있다.
베어 웨이퍼 샘플을 준비한 후에는 베어 웨이퍼의 가공 표면에 열산화막을 형성하고, 도 1을 참조하여 설명한 바와 같이 베어 웨이퍼를 구리이온이 용해되어 있는 전해액 속의 구리판 전극 사이에 위치시킨 후 직류 전원을 인가하는 구리 데코레이션을 실시하여 웨이퍼에 존재하는 DSOD를 검출하는 공정을 수행한다(S160).
도 5의 (a)에는 종래기술에 따라 경면가공된 베어 웨이퍼 샘플의 DSOD 검출결과가 나타나 있으며, 도 5의 (b)에는 본 발명에 따라 가공된 베어 웨이퍼 샘플의 DSOD 검출결과가 나타나 있다.
도 5를 참조하면, 본 발명에 따라 가공된 베어 웨이퍼 샘플은 육안으로 확인되는 정도의 표면굴곡을 가짐에도 불구하고 경면가공된 종래의 베어 웨이퍼 샘플과 DSOD 분포가 일치함을 확인할 수 있다. 이것은 실제 DSOD로서 검출되는 결함의 표 면굴곡과 휠마크의 표면굴곡의 스케일 차이가 매우 크게 나기 때문인 것으로 분석된다. 통상적으로 DSOD가 검출되는 웨이퍼 표면의 공간파장(Spatial Wavelength) 영역은 약 20 ~ 100㎚ 정도이므로 육안으로도 확인 가능한 휠마크의 표면굴곡이 훨신 큰 스케일을 갖는다.
일반적으로 구리의 데코레이션 처리는 웨이퍼 표면에 20 ~ 100㎚ 대의 공간파장을 갖는 굴곡이 불규칙하게 존재할 때 효과적인 것으로 알려져 있다.
실제 본 발명에 따라 표면가공된 베어 웨이퍼 샘플의 표면에 대하여 파워 스펙트럼 밀도(Power Spectral Density; PSD) 분석을 실시해 보면 도 6에 나타난 바와 같이 20 ~ 100㎚ 대의 공간파장은 존재하지 않는 것을 확인할 수 있다. 이것은 본 발명에 따라 수행되는 베어 웨이퍼의 표면가공시에는 DSOD로 오인될 수 있는 표면결함이 발생하지 않음을 의미한다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따른 웨이퍼의 DSOD 분석방법에서는 베어 웨이퍼의 표면을 2단계에 걸쳐서 그라인딩 가공한 후 살짝 에칭하는 간소화된 표면 가공처리를 수행한 후 구리 데코레이션을 진행하므로 DSOD 분석을 저렴한 비용으로 신속하게 실시할 수 있다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 상술한 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 웨이퍼의 DSOD 분석을 위한 일반적인 구리 데코레이션 장치를 도시한 구성도이다.
도 2는 종래기술에 따른 DSOD 분석용 베어 웨이퍼 가공과정을 도시한 흐름도이다.
도 3은 본 발명의 바람직한 실시예에 따른 웨이퍼의 DSOD 분석방법이 수행되는 과정을 도시한 흐름도이다.
도 4는 종래기술과 본 발명에 따른 DSOD 분석용 베어 웨이퍼 샘플의 표면에 대한 나노토포그래피(Nanotopography) 사진이다.
도 5는 종래기술과 본 발명에 따른 베어 웨이퍼 샘플의 표면에 대한 DSOD 검출 결과를 나타낸 사진이다.
도 6은 본 발명에 따라 제공되는 베어 웨이퍼 샘플의 표면에 대한 파워 스펙트럼 밀도(Power Spectral Density) 분포를 나타낸 그래프이다.

Claims (4)

  1. (a) 단결정 잉곳을 슬라이싱하여 베어 웨이퍼(Bare Wafer)를 준비하는 단계;
    (b) 그라인딩 휠을 이용하여 상기 베어 웨이퍼의 표면을 1차 그라인딩하는 단계;
    (c) 상기 1차 그라인딩 시에 비해 메쉬넘버가 큰 그라인딩 휠을 이용하여 상기 베어 웨이퍼의 표면을 2차 그라인딩하는 단계;
    (d) 상기 베어 웨이퍼의 표면을 에칭한 후 세정하는 단계; 및
    (e) 상기 베어 웨이퍼에 대하여 DSOD(Direct Surface Oxide Defect) 분석을 실시하는 단계;를 포함하고,
    상기 1차 그라인딩 공정에서는 메쉬넘버가 600~800인 그라인딩 휠을 적용하고, 상기 2차 그라인딩 공정에서는 메쉬넘버가 5000~10000인 그라인딩 휠을 적용하는 것을 특징으로 하는 웨이퍼의 DSOD 분석방법.
  2. 삭제
  3. 제1항에 있어서, 상기 단계 (d)에서,
    상기 에칭 공정에서, 상기 베어 웨이퍼의 표면을 2~10㎛ 깊이로 부식 에칭(Caustic Etching)하는 것을 특징으로 하는 웨이퍼의 DSOD 분석방법.
  4. 제1항 또는 제3항에 있어서, 상기 단계 (e)에서,
    구리 데코레이션법(Cu-decoration method)을 수행하여 상기 DSOD 분석을 실시하는 것을 특징으로 하는 웨이퍼의 DSOD 분석방법.
KR1020090020344A 2009-03-10 2009-03-10 웨이퍼 표면처리 공정이 개선된 ｄｓｏｄ 분석방법 KR101063068B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090020344A KR101063068B1 (ko) 2009-03-10 2009-03-10 웨이퍼 표면처리 공정이 개선된 ｄｓｏｄ 분석방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090020344A KR101063068B1 (ko) 2009-03-10 2009-03-10 웨이퍼 표면처리 공정이 개선된 ｄｓｏｄ 분석방법

Publications (2)

Publication Number Publication Date
KR20100101905A KR20100101905A (ko) 2010-09-20
KR101063068B1 true KR101063068B1 (ko) 2011-09-07

Family

ID=43007221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090020344A KR101063068B1 (ko) 2009-03-10 2009-03-10 웨이퍼 표면처리 공정이 개선된 ｄｓｏｄ 분석방법

Country Status (1)

Country Link
KR (1) KR101063068B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102536835B1 (ko) * 2021-02-01 2023-05-26 에스케이실트론 주식회사 실리콘 웨이퍼 결함 분석 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883028B1 (ko) * 2007-08-08 2009-02-09 주식회사 실트론 전기화학적 구리 데코레이션을 통한 웨이퍼 결함 검출장치및 이를 이용한 결함 검출방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883028B1 (ko) * 2007-08-08 2009-02-09 주식회사 실트론 전기화학적 구리 데코레이션을 통한 웨이퍼 결함 검출장치및 이를 이용한 결함 검출방법

Also Published As

Publication number Publication date
KR20100101905A (ko) 2010-09-20

Similar Documents

Publication Publication Date Title
KR101762463B1 (ko) 웨이퍼 공정 중에 반도체 웨이퍼들에 전해지는 오염물의 양을 모니터하는 방법
TWI406357B (zh) 處理晶圓的方法、使用該方法的半導體製造設備和電腦可讀取儲存媒體
KR100237829B1 (ko) 웨이퍼의 결함 분석방법
JP2008227534A (ja) ＳｉＣ基板
KR101063068B1 (ko) 웨이퍼 표면처리 공정이 개선된 ｄｓｏｄ 분석방법
CN110911306A (zh) 衬底处理装置、半导体装置的制造方法及被加工衬底
US20200388492A1 (en) METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER
JP7204436B2 (ja) 欠陥除去方法及びＳｉＣエピタキシャルウェハの製造方法
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP6075817B1 (ja) 素子製造方法
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
JP2007180485A (ja) 半導体基板の品質評価方法、半導体基板の製造方法
KR20130079745A (ko) 웨이퍼의 처리 방법
JP4617788B2 (ja) 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置
KR20080054565A (ko) 단결정 에피 웨이퍼의 에피 결함 평가 방법
CN212750832U (zh) 一种用于硅片样品的刻蚀的夹具及组件
JP5304477B2 (ja) シリコンウェーハのエッチング方法
KR20050054643A (ko) 단결정 실리콘 웨이퍼의 결함 평가방법
JP5090728B2 (ja) 熱処理炉の評価方法
KR100901925B1 (ko) 웨이퍼의 게터링 평가 방법
KR19980068627A (ko) 웨이퍼의 결함 분석방법
JP2008300592A (ja) 半導体デバイスのエッチング量判定方法
KR100821822B1 (ko) 레이저 어닐에 의한 패드 ｔｅｏｓ 막 표면의 세정 방법
KR20200099712A (ko) 웨이퍼손상평가방법
KR20190086103A (ko) 웨이퍼의 오염 평가 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 9