KR101063068B1 - 웨이퍼 표면처리 공정이 개선된 dsod 분석방법 - Google Patents
웨이퍼 표면처리 공정이 개선된 dsod 분석방법 Download PDFInfo
- Publication number
- KR101063068B1 KR101063068B1 KR1020090020344A KR20090020344A KR101063068B1 KR 101063068 B1 KR101063068 B1 KR 101063068B1 KR 1020090020344 A KR1020090020344 A KR 1020090020344A KR 20090020344 A KR20090020344 A KR 20090020344A KR 101063068 B1 KR101063068 B1 KR 101063068B1
- Authority
- KR
- South Korea
- Prior art keywords
- dsod
- wafer
- bare wafer
- grinding
- analysis
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Sampling And Sample Adjustment (AREA)
Abstract
Description
Claims (4)
- (a) 단결정 잉곳을 슬라이싱하여 베어 웨이퍼(Bare Wafer)를 준비하는 단계;(b) 그라인딩 휠을 이용하여 상기 베어 웨이퍼의 표면을 1차 그라인딩하는 단계;(c) 상기 1차 그라인딩 시에 비해 메쉬넘버가 큰 그라인딩 휠을 이용하여 상기 베어 웨이퍼의 표면을 2차 그라인딩하는 단계;(d) 상기 베어 웨이퍼의 표면을 에칭한 후 세정하는 단계; 및(e) 상기 베어 웨이퍼에 대하여 DSOD(Direct Surface Oxide Defect) 분석을 실시하는 단계;를 포함하고,상기 1차 그라인딩 공정에서는 메쉬넘버가 600~800인 그라인딩 휠을 적용하고, 상기 2차 그라인딩 공정에서는 메쉬넘버가 5000~10000인 그라인딩 휠을 적용하는 것을 특징으로 하는 웨이퍼의 DSOD 분석방법.
- 삭제
- 제1항에 있어서, 상기 단계 (d)에서,상기 에칭 공정에서, 상기 베어 웨이퍼의 표면을 2~10㎛ 깊이로 부식 에칭(Caustic Etching)하는 것을 특징으로 하는 웨이퍼의 DSOD 분석방법.
- 제1항 또는 제3항에 있어서, 상기 단계 (e)에서,구리 데코레이션법(Cu-decoration method)을 수행하여 상기 DSOD 분석을 실시하는 것을 특징으로 하는 웨이퍼의 DSOD 분석방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090020344A KR101063068B1 (ko) | 2009-03-10 | 2009-03-10 | 웨이퍼 표면처리 공정이 개선된 dsod 분석방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090020344A KR101063068B1 (ko) | 2009-03-10 | 2009-03-10 | 웨이퍼 표면처리 공정이 개선된 dsod 분석방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100101905A KR20100101905A (ko) | 2010-09-20 |
KR101063068B1 true KR101063068B1 (ko) | 2011-09-07 |
Family
ID=43007221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090020344A KR101063068B1 (ko) | 2009-03-10 | 2009-03-10 | 웨이퍼 표면처리 공정이 개선된 dsod 분석방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101063068B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102536835B1 (ko) * | 2021-02-01 | 2023-05-26 | 에스케이실트론 주식회사 | 실리콘 웨이퍼 결함 분석 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100883028B1 (ko) * | 2007-08-08 | 2009-02-09 | 주식회사 실트론 | 전기화학적 구리 데코레이션을 통한 웨이퍼 결함 검출장치및 이를 이용한 결함 검출방법 |
-
2009
- 2009-03-10 KR KR1020090020344A patent/KR101063068B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100883028B1 (ko) * | 2007-08-08 | 2009-02-09 | 주식회사 실트론 | 전기화학적 구리 데코레이션을 통한 웨이퍼 결함 검출장치및 이를 이용한 결함 검출방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20100101905A (ko) | 2010-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101762463B1 (ko) | 웨이퍼 공정 중에 반도체 웨이퍼들에 전해지는 오염물의 양을 모니터하는 방법 | |
TWI406357B (zh) | 處理晶圓的方法、使用該方法的半導體製造設備和電腦可讀取儲存媒體 | |
KR100237829B1 (ko) | 웨이퍼의 결함 분석방법 | |
CN110911306A (zh) | 衬底处理装置、半导体装置的制造方法及被加工衬底 | |
CN114267589A (zh) | 一种晶圆表面损伤深度测量方法及系统 | |
KR101063068B1 (ko) | 웨이퍼 표면처리 공정이 개선된 dsod 분석방법 | |
US20200388492A1 (en) | METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER | |
JP6075817B1 (ja) | 素子製造方法 | |
KR20130079745A (ko) | 웨이퍼의 처리 방법 | |
JP7204436B2 (ja) | 欠陥除去方法及びSiCエピタキシャルウェハの製造方法 | |
JP2006120819A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
KR20110036990A (ko) | 균일 산화막 형성 방법 및 세정 방법 | |
JP2007180485A (ja) | 半導体基板の品質評価方法、半導体基板の製造方法 | |
JP4617788B2 (ja) | 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 | |
KR20080054565A (ko) | 단결정 에피 웨이퍼의 에피 결함 평가 방법 | |
CN212750832U (zh) | 一种用于硅片样品的刻蚀的夹具及组件 | |
JP5304477B2 (ja) | シリコンウェーハのエッチング方法 | |
KR20050054643A (ko) | 단결정 실리콘 웨이퍼의 결함 평가방법 | |
JP5090728B2 (ja) | 熱処理炉の評価方法 | |
KR100901925B1 (ko) | 웨이퍼의 게터링 평가 방법 | |
KR19980068627A (ko) | 웨이퍼의 결함 분석방법 | |
JP2008300592A (ja) | 半導体デバイスのエッチング量判定方法 | |
KR100821822B1 (ko) | 레이저 어닐에 의한 패드 teos 막 표면의 세정 방법 | |
KR20200099712A (ko) | 웨이퍼손상평가방법 | |
KR20190086103A (ko) | 웨이퍼의 오염 평가 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180627 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190624 Year of fee payment: 9 |