TWI406357B - 處理晶圓的方法、使用該方法的半導體製造設備和電腦可讀取儲存媒體 - Google Patents

處理晶圓的方法、使用該方法的半導體製造設備和電腦可讀取儲存媒體 Download PDF

Info

Publication number
TWI406357B
TWI406357B TW098142023A TW98142023A TWI406357B TW I406357 B TWI406357 B TW I406357B TW 098142023 A TW098142023 A TW 098142023A TW 98142023 A TW98142023 A TW 98142023A TW I406357 B TWI406357 B TW I406357B
Authority
TW
Taiwan
Prior art keywords
wafer
warpage
test
control voltage
electrostatic
Prior art date
Application number
TW098142023A
Other languages
English (en)
Other versions
TW201039405A (en
Inventor
Yi Pin Chang
Tung Long Lai
Soon-Kang Huang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201039405A publication Critical patent/TW201039405A/zh
Application granted granted Critical
Publication of TWI406357B publication Critical patent/TWI406357B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

處理晶圓的方法、使用該方法的半導體製造設備和電腦可讀取儲存媒體
本發明係有關於半導體製造，特別係有關於靜電式晶圓座(electrostatic chucks)與夾持方法(chucking method)。
為了減少半導體生產的單位成本與增加產能，半導體製造商已增加半導體晶圓的尺寸，目前一般使用的係(直徑)300mm晶圓，並且製造商計畫提昇至450mm晶圓的系統。晶圓尺寸的提昇會在機械上產生全新的問題，或是使得以前並未認真考慮的問題更顯嚴重。
這些問題其中之一就是晶圓翹曲(wafer warpage)。一般而言，大尺寸晶圓的厚度變化係能夠被察知的。舉例而言，自旋塗佈層(spin-on layer)中央的厚度比周圍的的厚度稍微厚一點。若比較厚的晶圓被沉積於晶圓上，則晶圓厚度的絕對變化(以μm為單位)就會大一點。發明人曾經觀察到在具有極大厚度變化的大尺寸晶圓(300mm或450mm)係纇似於凹面狀。與沉積層的厚度變化相較，晶圓翹曲會在晶圓上表面造成更大的高度變化。晶圓翹曲會造成令人無法接受的後果。舉例而言，當在晶圓外緣執行圖案化製程時，若晶圓的外緣部份翹起，則微影製程使用的曝光光源可能會失焦。對使用45nm(或更小線寬)技術的製程而言，曝光光源的失焦係主要的缺點。對於45nm製程而言，目前已能估計出晶圓平坦度之些許變化將浪費微影光源景深的50%。再者，翹曲晶圓的殘餘應力將造成破片。
因此，亟需一種方法以避免晶圓翹曲的非理想效應。
在某些實施例中，本發明提供一種處理晶圓的方法，包括：測量表示晶圓之翹曲量的資料；根據翹曲量，決定至少兩個不同的控制電壓，並藉由用以夾持上述晶圓之靜電式晶圓座將控制電壓施加至晶圓的相應位置；以及當在晶圓上執行製程時，施加至少兩個不同的控制電壓，用以夾持晶圓的相應位置。
在某些實施例中，本發明一種半導體製造設備，包括：量測反應室、緩衝反應室、製程反應室以及處理器。量測反應室用以測量半導體基板之翹曲量；緩衝反應室密封地耦接於量測反應室；製程反應室密封地耦接於緩衝反應室，製程反應室用以在半導體基板上執行材料沉積或移除步驟，製程反應室具有靜電式晶圓座，靜電式晶圓座具有至少二區域並用以施加夾持力予半導體基板，每一區域具有獨立的控制電壓；以及處理器用以由量測反應室接收代表翹曲量之資料並且根據翹曲量決定每一區域之控制電壓，靜電式晶圓座藉由控制電壓以施加夾持力。
在某些實施例中，本發明提供一種電腦可讀取儲存媒體，電腦可讀取儲存媒體係以電腦程式碼而被編碼，當處理器執行電腦程式碼時，處理器執行一處理晶圓的方法，處理晶圓的方法包括：控制量測裝置，用以測量表示晶圓之翹曲量的資料；根據翹曲量，決定至少兩個不同的控制電壓，並藉由靜電式晶圓座將控制電壓施加至晶圓的相應位置；以及當在晶圓上執行製程時，控制靜電式晶圓座，施加至少兩個不同的控制電壓，用以夾持晶圓的相應位置。
具體實施例係伴隨所附圖式而閱讀，其中所附圖式係為具體實施例之一部分。在以下說明中，相對性的方位用語，例如”在下方的(lower)”、”在上方的(upper)”、”水平的(horizontal)”、”垂直的(vertical)”、”位於上方的(above)”、”位於下方的(below)”、”向上(up)”、”向下(down)”、”上方(top)”、”下方(bottom)”以及其衍生用字(例如”水平地(horizontally)”、”向下地(downwardly)”、”向上地(upwardly)”等)係用以標示所附圖式之裝置的相對方位。上述相對性的方位用語僅用於說明，然並非用以限制裝置的特定方位。連接性的用語，例如”耦接(coupled)”、”連接(connected)”與”互連(interconnected)”，用以表示連接關係，其中結構藉由居間結構直接或間接地連接至另一結構或與另一結構隔絕，若非特別說明，連接關係亦包括可移除或不可移除的連接關係。
第1圖所示為半導體製造設備100。半導體製造設備100係為一種整合性的設備並具有複數分立的製程反應室140-145，分立的製程反應室140-145藉由緩衝反應室130和131互相連接。量測反應室120用以在負責進行半導體製程的半導體製造設備100中即時地測量半導體基板的翹曲程度(量)
緩衝反應室130係密封式地耦接於量測反應室120與製程反應室140和141之間。緩衝反應室131係密封式地耦接於緩衝反應室130與製程反應室142和145之間。製程反應室142-145係密封式地耦接於緩衝反應室131。量測反應室具有掃瞄雷射，掃描雷射能夠測量其本身與晶圓上表面的距離，用以偵測晶圓上表面的高度輪廓。用以執行上述目的之量測設備係購自KLA Tensor(加州聖荷西)。此外，KLA Tensor之SPECTRA FX100與WAFERSIGHT2模組亦為適用的量測裝置。
製程反應室140-145用以執行半導體基板上各層材料的沉積、轉換或移除步驟。舉例而言，製程反應室140-145用以沉積一介電質層或金屬層，或是執行離子佈值製程或蝕刻製程。每一個製程反應室140-145均具有第2圖之靜電式晶圓座200。靜電式晶圓座200具有至少兩個區域(zoom)，兩個區域均具有獨立的控制電壓用以施加夾持力予基板。
處理器150係耦接於量測反應室120與每一製程反應室140-145之間，並從量測反應室120接收代表翹曲程度(量)的資料。然後，根據每一晶圓的翹曲程度，處理器150用以決定每一製程反應室140-145之每一靜電式晶圓座200之兩個區域之每一者之獨立的控制電壓。靜電式晶圓座200使用獨立的控制電壓以施加夾持力。
當執行基板的圖案化製程時，藉由施加不同的獨立的控制電壓予晶圓的不同區域，處理器150能夠選擇最佳的獨立的控制電壓，用以減少基板應力、減少破片或平坦化基板，因此基板的所有區域均能合適地被聚焦。舉例而言，當執行製程時，若翹曲超過臨界值時，則獨立的控制電壓係被選擇以減少破片。若翹曲不嚴重，因為不需考慮破片的問題，則獨立的控制電壓係被選擇而將晶圓最佳地平坦化。
第2圖和第3圖顯示靜電式晶圓座200之一實施例。靜電式晶圓座200具有中心區域203與外緣區域201。在某些情況中，獨立的控制電壓V1和V3分別被施加於外緣區域201和中心區域203，其中V1大於V3。舉例而言，若第3圖之晶圓300的殘餘應力使得外緣區域向上翹曲，則較高的控制電壓V1在外緣區域303提供比中心區域301之吸引力(attractive force)313更大的吸引力311，用以平坦化晶圓300並改善外緣區域303的聚焦。施加於中心區域301之控制電壓V3則可以降低以便減少應力。在其他情況中，外緣區域303的控制電壓V1係小於中心區域301的控制電壓V3。
在某些實施例中，靜電式晶圓座200具有介於中心區域203與外緣區域201的居中區域202，獨立的控制電壓V2被施加於居中區域202，並且獨立的控制電壓V1和V3分別被施加於外緣區域201和中心區域203，其中V3<V2<V1。因此，施加居中的吸引力312予晶圓，其中居中的吸引力312大於中心區域203的吸引力313且小於外緣區域201的吸引力311。在其他實施例中，靜電式晶圓座200可具有四個或五個區域，分別具有獨立的控制電壓(與相應的夾持吸引力)。
處理器150係連接至機器可讀取儲存媒體152。機器可讀取儲存媒體152包括一測試資料表，而此測試資料表係由來自複數測試晶圓的測試資料所構成。測試資料(表)用以使具有複數複數翹曲量之測試晶圓的破片和測試晶圓之複數區域之每一者之個別的控制電壓產生關連。處理器150根據測試資料與翹曲量決定控制電壓V1-V3之至少二者。
在一較佳實施例中，量測反應室120係如第6圖所示地包括掃描雷射122，掃描雷射122用以測量晶圓300之上表面複數位置的高度。換句話說，掃描雷射122具有固定的光束，並且平台124能夠乘載晶圓300作二維的往復運動。
第4圖係處理晶圓300之方法流程。處理的流程係由處理器150所控制。
在步驟400，晶圓被提供至半導體製造設備100之前端的量測反應室120。
在步驟402測量代表晶圓翹曲量的資料。在某些實施例中，上述量測包括測量晶圓上表面之複數位置的高度。舉例而言，上述測量包括以雷射掃描晶圓之上表面的高度。在某些實施例中，量測反應室120之掃描雷射122往復地掃描晶圓300之上表面。在其他實施例中，雷射光束係固定的，並且平台124乘載著晶圓300在X和Y軸往復地運動，用以使固定的雷射光束能夠掃瞄晶圓的表面。在某些實施例中，假設因為翹曲而造成之上表面位移僅為半徑的函數，且係軸對稱的。然後，在一個(往或復之)經過過程中，藉由測量晶圓的直徑即可決定出晶圓的翹曲，上述方式比將整個晶圓上表面往復地掃描數次來的快。這使得量測反應室不再是製程的瓶頸。
在步驟404，藉由在緩衝反應室130/131中之機械裝置(robotic device)135/136，晶圓300由量測反應室120被傳送至製程反應室140-145之一者。晶圓300被傳送至靜電式晶圓座200。
在步驟406，根據翹曲量，處理器150決定施加至靜電式晶圓座200所夾持的晶圓300各別區域之至少兩個控制電壓。在一實施例中，處理器150分別提供三種控制電壓V1-V3至電壓源211-213。個別的電壓源211-213分別提供控制電壓V1-V3至中心區域301、居中區域302以及外緣區域303。當在晶圓300上執行製程時，靜電式晶圓座200施加至少兩種不同的控制電壓，用以夾持晶圓300之相應的區域。
在步驟408，執行晶圓的製程步驟。舉例而言，晶圓的製程步驟包括沉積步驟、材料的轉換步驟或移除步驟、或圖案化步驟。製程步驟係被執行於主動元件層或互連層上。
在步驟410，製程步驟結束，並且藉由半導體製程設備100之前端界面將晶圓送回晶圓輸送裝置，例如前開式晶圓輸送盒。
藉由第4圖的方法流程，在執行沉積步驟、材料的轉換步驟或移除步驟之前，為了測量晶圓的翹曲，每一晶圓將會被安置在量測反應室內。接著，為處理中的每一晶圓分別設定靜電式晶圓座的控制電壓。
第5圖係一個實施例之流程圖，用以為靜電式晶圓座200決定夾持所需的控制電壓。
在步驟500，藉由改變測試晶圓的薄膜厚度與靜電式晶圓座之每一區域的控制電壓來處理測試晶圓的樣品。
在步驟510，測量每一測試晶圓的翹曲，並且破片被驗證(identified)並且量化(quantified)。破片係根據晶圓上表面的高度變化或曲率而被驗證。
在步驟520，根據測試晶圓，將破片與晶圓翹曲和控制電壓進行關連。
在步驟530，由測試晶圓中選擇出品質最佳的晶圓。舉例而言，在某些實施例中，對每一翹曲量選擇降低破片的控制電壓。當晶圓被靜電靜式晶圓座夾持時，若兩個不同的控制電壓其降低破片的效果相同或是小於臨界值，則選擇最能夠降低翹曲的控制電壓，用以突破僵局。
在其他實施例中，當晶圓被靜電式晶圓座夾持時，對每一翹曲量選擇最能降低翹曲的控制電壓。當晶圓被靜電靜式晶圓座夾持時，若兩個不同的控制電壓其降低翹曲的效果相同或是小於臨界值，則選擇最能夠降低破片的控制電壓，用以突破僵局。
在步驟540，產生測試資料表。測試資料表之每一項目係根據測試晶圓之一者而選擇，並且具有代表翹曲的數值(例如高度變化或曲率)，並且每一項目具有複數控制電壓。
在步驟550，將測試資料表儲存於機器可讀取儲存媒體中，以便在決定個別晶圓之控制電壓時使用。
在步驟560，對於即將在導體製程設備100被製造的晶圓，根據翹曲量之驗證，取得測試資料表中最接近的項目，用以決定每一區域的控制電壓。在某些實施例中，提供介於欲製造之晶圓之翹曲量間的兩個最接近的項目，並且執行內插法用以提供每一區域的控制電壓。
雖然第5圖顯示使用對照表之製程，然在其他實施例中，在耦接至靜電式晶圓座的電腦中，所選擇之測試資料(代表每一翹曲量之最佳的控制電壓)係藉由迴歸分析而取得，並提供最佳(最小)的方均根擬合方程式，用以計算至少兩種不同的控制電壓。對於靜電式晶圓座之每一(電壓)區域，相應的回歸方程式提供作為翹曲之連續函數的電壓。
雖然本發明以較佳實施例揭露如上，然並非用以限制本發明。並且，習知技藝者應能了解本發明申請專利範圍應被寬廣地認定以涵括本發明之實施例及其變形。
100．．．半導體製造設備
120．．．量測反應室
130、131．．．緩衝反應室
140-145．．．製程反應室
150．．．處理器
152．．．機器可讀取儲存媒體
122．．．掃描雷射
124．．．平台
135．．．機械裝置
200．．．靜電式晶圓座
211-213．．．電壓源
201．．．外緣區域
203．．．中心區域
300．．．晶圓
第1圖係為提供即時翹曲量測之半導體製造設備與具有多區域之靜電式晶圓座之製程反應室的圖示；
第2圖係為適用於第1圖之製程反應室之一者之晶圓座的圖示；
第3圖係為當施加控制電壓以夾持翹曲晶圓時的側面圖；
第4圖係在第1圖所示之半導體製造設備中處理晶圓之方法流程圖，上述半導體製造設備在靜電式晶圓座使用即時翹曲量測與挾持電壓；
第5圖係收集控制電壓的方法流程圖，並提供測試資料表以供第1圖之半導體製造設備之用；
第6圖係為第1圖之量測反應室的圖示。
200．．．靜電式晶圓座
201．．．外緣區域
202．．．居中區域
203．．．中心區域
211-213．．．電壓源
120．．．量測反應室
150．．．處理器
152．．．機器可讀取儲存媒體

Claims (17)

  1. 一種處理晶圓的方法，包括：提供來自複數測試晶圓的一測試資料，上述測試資料包括上述測試晶圓的複數翹曲量以及上述測試晶圓之一破片數量，其中上述測試晶圓係藉由一靜電式晶圓座於每一測試晶圓的不同部位施加對應的複數挾持電壓，以進行一夾持測試，上述破片數量係為上述測試晶圓對應於所施加之上述挾持電壓而破片的數量；為每一上述翹曲量，由上述測試資料中選擇出每一上述翹曲量上所觀察到之具有最少破片數量的複數挾持電壓；測量表示一晶圓之翹曲量的資料；根據所測量之上述翹曲量以及所測量之上述翹曲量對應之所選擇的上述挾持電壓，決定至少兩個不同的控制電壓，並藉由用以夾持上述晶圓之上述靜電式晶圓座將上述控制電壓施加至上述晶圓的相應位置；以及當在上述晶圓上執行一製程時，施加上述至少兩個不同的控制電壓，用以夾持上述晶圓的相應位置。
  2. 如申請專利範圍第1項所述之處理晶圓的方法，其中施加上述至少兩個不同的控制電壓的步驟包括分別施加上述不同的控制電壓至上述靜電式晶圓座之複數區域的每一者。
  3. 如申請專利範圍第2項所述之處理晶圓的方法，其中上述靜電式晶圓座具有一中心區域與一外緣區域，並且施加至上述外緣區域的上述控制電壓高於施加至上述 中心區域的上述控制電壓。
  4. 如申請專利範圍第3項所述之處理晶圓的方法，其中上述靜電式晶圓座具有介於上述外緣區域與上述中心區域之間之一居中區域，並且施加至上述居中區域的上述控制電壓介於施加至上述外緣區域的上述控制電壓與施加至上述中心區域的上述控制電壓之間。
  5. 如申請專利範圍第2項所述之處理晶圓的方法，其中決定上述至少兩個不同的控制電壓的步驟包括在耦接至上述靜電式晶圓座的一電腦中計算上述至少兩個不同的控制電壓。
  6. 如申請專利範圍第2項所述之處理晶圓的方法，更包括：儲存上述測試資料於一測試資料表中，其中決定至少兩個不同的控制電壓的步驟係包括查詢上述測試資料表。
  7. 如申請專利範圍第6項所述之處理晶圓的方法，其中決定上述至少兩個不同的控制電壓的步驟包括：在上述兩組挾持電壓之間執行內插法。
  8. 如申請專利範圍第1項所述之處理晶圓的方法，其中上述測量表示晶圓之翹曲量的資料的步驟包括測量上述晶圓上表面之複數位置的高度。
  9. 如申請專利範圍第1項所述之處理晶圓的方法，其中上述測量表示晶圓之翹曲量的資料的步驟包括以雷射測量上述晶圓上表面的高度。
  10. 如申請專利範圍第1項所述之處理晶圓的方法， 其中上述測量表示晶圓之翹曲量之資料的步驟係在製造期間於半導體製造設備中即時地被執行。
  11. 一種半導體製造設備，包括：一量測反應室，用以測量一半導體基板之翹曲量；一緩衝反應室，密封地耦接於上述量測反應室；一製程反應室，密封地耦接於上述緩衝反應室，上述製程反應室用以在上述半導體基板上執行一材料沉積或移除步驟，上述製程反應室具有一靜電式晶圓座，上述靜電式晶圓座具有至少二區域並用以施加夾持力予上述半導體基板，每一上述區域具有獨立的控制電壓；一處理器，用以由上述量測反應室接收代表上述翹曲量之資料，並且根據上述翹曲量決定每一上述區域之上述控制電壓，上述靜電式晶圓座藉由上述控制電壓以施加夾持力；以及一機器可讀取媒體，連接至上述處理器並提供上述控制電壓至上述處理器，上述機器可讀取媒體儲存複數測試晶圓的複數翹曲量以及複數挾持電壓，其中上述挾持電壓係一測試資料中對應每一上述翹曲量所觀察到具有最少之一破片數量；其中上述測試資料包括上述破片數量，上述測試晶圓係藉由一靜電式晶圓座於每一測試晶圓的不同部位施加對應的複數挾持電壓，以進行一夾持測試，上述破片數量係為上述測試晶圓對應於所施加之上述挾持電壓而破片的數量；其中上述處理器根據上述測試資料的上述挾持電壓與由上述量測反應室接收上述翹曲量決定上述至少兩個 控制電壓。
  12. 如申請專利範圍第11項所述之半導體製造設備，其中上述靜電式晶圓座具有一中心區域與一外緣區域，並且施加至上述外緣區域的上述控制電壓高於施加至上述中心區域的上述控制電壓。
  13. 如申請專利範圍第12項所述之半導體製造設備，其中上述靜電式晶圓座具有介於上述外緣區域與上述中心區域之間之一居中區域，並且施加至上述居中區域的上述控制電壓介於施加至上述外緣區域的上述控制電壓與施加至上述中心區域的上述控制電壓之間。
  14. 如申請專利範圍第11項所述之半導體製造設備，其中上述量測反應室包括一雷射，上述雷射用以測量上述晶圓上表面之複數位置的高度。
  15. 一種電腦可讀取儲存媒體，上述電腦可讀取儲存媒體係以電腦程式碼而被編碼，當一處理器執行上述電腦程式碼時，上述處理器執行一處理晶圓的方法，上述處理晶圓的方法包括：控制一量測裝置，用以測量表示一晶圓之翹曲量的資料；由一機器可讀取媒體讀取一測試資料，上述機器可讀取媒體用以儲存來自複數測試晶圓的一測試資料，上述測試資料包括上述測試晶圓的複數翹曲量以及複數挾持電壓，其中上述挾持電壓係上述測試資料中對應每一上述翹曲量所觀察到具有最少之一破片數量，其中上述測試資料包括上述翹曲量以及上述破片數量，上述測試晶 圓係藉由一靜電式晶圓座於每一測試晶圓的不同部位施加對應的複數挾持電壓，以進行一夾持測試，上述破片數量係為上述測試晶圓對應於所施加之上述挾持電壓而破片的數量；根據測量所得的上述翹曲量，由上述挾持電壓中決定至少兩個不同的控制電壓，並藉由一靜電式晶圓座將上述控制電壓施加至上述晶圓的相應位置；以及當在上述晶圓上執行製程時，控制上述靜電式晶圓座，施加上述至少兩個不同的控制電壓，用以夾持上述晶圓的相應位置。
  16. 如申請專利範圍第15項所述之電腦可讀取儲存媒體，其中施加上述至少兩個不同的控制電壓的步驟包括施加相應之不同的控制電壓至上述靜電式晶圓座之複數區域之每一者。
  17. 如申請專利範圍第16項所述之電腦可讀取儲存媒體，其中上述靜電式晶圓座具有一中心區域與一外緣區域，並且施加至上述外緣區域的上述控制電壓高於施加至上述中心區域的上述控制電壓，並且上述靜電式晶圓座具有一居中區域，並且施加至上述居中區域的上述控制電壓介於施加至上述外緣區域的上述控制電壓與施加至上述中心區域的上述控制電壓之間。
TW098142023A 2009-04-30 2009-12-09 處理晶圓的方法、使用該方法的半導體製造設備和電腦可讀取儲存媒體 TWI406357B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/433,680 US7957118B2 (en) 2009-04-30 2009-04-30 Multi-zone electrostatic chuck and chucking method

Publications (2)

Publication Number Publication Date
TW201039405A TW201039405A (en) 2010-11-01
TWI406357B true TWI406357B (zh) 2013-08-21

Family

ID=43019827

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098142023A TWI406357B (zh) 2009-04-30 2009-12-09 處理晶圓的方法、使用該方法的半導體製造設備和電腦可讀取儲存媒體

Country Status (3)

Country Link
US (1) US7957118B2 (zh)
CN (1) CN101877303B (zh)
TW (1) TWI406357B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497980B2 (en) * 2007-03-19 2013-07-30 Nikon Corporation Holding apparatus, exposure apparatus, exposure method, and device manufacturing method
TWI532116B (zh) * 2010-04-11 2016-05-01 肯提克有限公司 晶圓對齊方法及系統
DE102011050322B4 (de) 2011-05-12 2022-02-17 Hanwha Q Cells Gmbh Substrataufnahmeverfahren und Substrataufnahmevorrichtung
CN103065997B (zh) * 2011-10-19 2015-08-05 中芯国际集成电路制造(上海)有限公司 晶圆承载设备及晶圆承载的方法
CN103066000B (zh) * 2011-10-19 2015-11-25 中芯国际集成电路制造(上海)有限公司 晶圆承载设备及晶圆承载的方法
US8709528B2 (en) * 2011-12-28 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and system using multi-zone chuck
US8902561B2 (en) * 2012-02-02 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic chuck with multi-zone control
WO2013127589A1 (en) * 2012-02-29 2013-09-06 Asml Netherlands B.V. Electrostatic clamp
CN106255924B (zh) * 2014-05-06 2019-12-10 Asml荷兰有限公司 衬底支座、用于在衬底支撑位置上加载衬底的方法、光刻设备和器件制造方法
JP6212434B2 (ja) * 2014-05-13 2017-10-11 住友電気工業株式会社 半導体装置の製造方法
WO2015195272A1 (en) * 2014-06-20 2015-12-23 Applied Materials, Inc. Methods for reducing semiconductor substrate strain variation
CN104851823B (zh) * 2015-04-03 2018-03-23 沈阳拓荆科技有限公司 X、y双轴联动非接触式晶圆翘曲度测量设备
CN104992920B (zh) * 2015-05-27 2017-12-08 上海华力微电子有限公司 一种控制静电吸盘吸力的方法
CN104900576A (zh) * 2015-05-27 2015-09-09 上海华力微电子有限公司 一种静电吸盘静电吸力分布的调节方法
CN105097634A (zh) * 2015-07-30 2015-11-25 上海华力微电子有限公司 一种静电吸盘吸力分布的调控装置及方法
CN105097635A (zh) * 2015-09-28 2015-11-25 上海华力微电子有限公司 静电吸盘、对晶圆进行吸附的方法
KR102644272B1 (ko) 2016-10-31 2024-03-06 삼성전자주식회사 정전척 어셈블리
CN107170696B (zh) * 2017-04-21 2020-03-31 青岛杰生电气有限公司 晶圆生长控制装置和方法
CN110556332B (zh) * 2019-10-14 2022-11-08 长江存储科技有限责任公司 静电吸附装置及晶圆吸附方法
KR20210142804A (ko) * 2020-05-18 2021-11-26 삼성디스플레이 주식회사 정전척
US20230184540A1 (en) * 2021-12-10 2023-06-15 Applied Materials, Inc. System for wafer dechucking and health monitoring

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872694A (en) * 1997-12-23 1999-02-16 Siemens Aktiengesellschaft Method and apparatus for determining wafer warpage for optimized electrostatic chuck clamping voltage
US5880923A (en) * 1997-06-09 1999-03-09 Applied Materials Inc. Method and apparatus for improved retention of a semiconductor wafer within a semiconductor wafer processing system
US6976901B1 (en) * 1999-10-27 2005-12-20 Strasbaugh In situ feature height measurement
TWI304391B (en) * 2002-07-22 2008-12-21 Brooks Automation Inc Substrate processing apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202748A (en) * 1991-06-07 1993-04-13 Litel Instruments In situ process control system for steppers
US6104596A (en) * 1998-04-21 2000-08-15 Applied Materials, Inc. Apparatus for retaining a subtrate in a semiconductor wafer processing system and a method of fabricating same
US8960099B2 (en) * 2002-07-22 2015-02-24 Brooks Automation, Inc Substrate processing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880923A (en) * 1997-06-09 1999-03-09 Applied Materials Inc. Method and apparatus for improved retention of a semiconductor wafer within a semiconductor wafer processing system
US5872694A (en) * 1997-12-23 1999-02-16 Siemens Aktiengesellschaft Method and apparatus for determining wafer warpage for optimized electrostatic chuck clamping voltage
US6976901B1 (en) * 1999-10-27 2005-12-20 Strasbaugh In situ feature height measurement
TWI304391B (en) * 2002-07-22 2008-12-21 Brooks Automation Inc Substrate processing apparatus

Also Published As

Publication number Publication date
US7957118B2 (en) 2011-06-07
US20100277850A1 (en) 2010-11-04
CN101877303B (zh) 2014-12-17
CN101877303A (zh) 2010-11-03
TW201039405A (en) 2010-11-01

Similar Documents

Publication Publication Date Title
TWI406357B (zh) 處理晶圓的方法、使用該方法的半導體製造設備和電腦可讀取儲存媒體
US10262885B2 (en) Multifunction wafer and film frame handling system
US9123582B2 (en) Methods of in-situ measurements of wafer bow
TWI606487B (zh) 基板背面變形加工
KR20140069352A (ko) 신규 웨이퍼 지오메트리 메트릭을 이용한 오버레이 및 반도체 처리 제어
TW201029101A (en) Method and system for centering wafer on chuck
US7957827B2 (en) Method of controlling statuses of wafers
KR20190018627A (ko) 적층 장치 및 적층 방법
WO2021236213A1 (en) Backside depositon tuning of stress to control wafer bow in semiconductor processing
Smith et al. TSV residual Cu step height analysis by white light interferometry for 3D integration
US20090142916A1 (en) Apparatus and method of manufacturing an integrated circuit
KR20060127115A (ko) 동적 액체 메니스커스와 공동 동작하는 무응력 에칭프로세스
US20070082490A1 (en) Apparatus of chemical mechanical polishing and chemical mechanical polishing process
US11721596B2 (en) Parameter adjustment method of bonding apparatus and bonding system
TW202230590A (zh) 用於靜電吸盤受損的復原方法
KR102041310B1 (ko) 기판 처리 장치 및 기판의 안착 상태 판단 방법
CN108227390B (zh) 一种光刻机的像质检测方法
KR101063068B1 (ko) 웨이퍼 표면처리 공정이 개선된 ｄｓｏｄ 분석방법
JP7289027B2 (ja) 形状メトロロジのための基板保持装置及び方法
TWI687972B (zh) 真空腔室中用以判定晶圓及硬體元件間之間隙及校平的關鍵方法
US20060046618A1 (en) Methods and systems for determining physical parameters of features on microfeature workpieces
KR20080092551A (ko) 웨이퍼 노광 방법 및 장비
KR20180135139A (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees