KR20210142804A - 정전척 - Google Patents

정전척 Download PDF

Info

Publication number
KR20210142804A
KR20210142804A KR1020200059262A KR20200059262A KR20210142804A KR 20210142804 A KR20210142804 A KR 20210142804A KR 1020200059262 A KR1020200059262 A KR 1020200059262A KR 20200059262 A KR20200059262 A KR 20200059262A KR 20210142804 A KR20210142804 A KR 20210142804A
Authority
KR
South Korea
Prior art keywords
electrode
voltage
electrode portions
region
power source
Prior art date
Application number
KR1020200059262A
Other languages
English (en)
Inventor
이주희
노철래
조수범
허명수
보로노프 알렉산더
연지원
유해영
장용문
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200059262A priority Critical patent/KR20210142804A/ko
Priority to US17/172,056 priority patent/US11574833B2/en
Priority to CN202110494926.0A priority patent/CN113690170A/zh
Publication of KR20210142804A publication Critical patent/KR20210142804A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 일 실시예에 따른 정전척은 기판을 고정하며 제1 영역 및 상기 제1 영역과 인접한 제2 영역이 정의될 수 있다. 정전척은 상기 제1 영역에 배치된 제1 전극 부분 및 상기 제2 영역에 배치된 제2 전극 부분을 포함할 수 있다. 상기 제1 전극 부분은 제1 폭을 가지고, 상기 제2 전극 부분은 상기 제1 폭보다 작은 제2 폭을 가질 수 있다.

Description

정전척{ELECTROSTATIC CHUCK}
본 발명은 정전기력을 이용하여 기판을 고정하는 정전척에 관한 것이다.
스마트 폰, 태블릿, 노트북 컴퓨터, 및 스마트 텔레비전 등과 같은 전자 장치들이 개발되고 있다. 이러한 전자 장치들은 정보제공을 위해 표시 장치를 구비한다. 표시 장치는 기판 표면에 소정물질의 박막을 형성하는 박막증착(deposition)공정, 박막의 선택된 일부를 노출시키는 포토리소그라피(photo-lithography)공정, 박막의 노출된 부분을 제거해서 목적하는 형태로 패터닝(patterning) 하는 건식 또는 습식식각(etching) 공정이 수 차례 반복 포함되는데, 이중 박막증착공정을 비롯한 건식식각공정 등은 통상 밀폐된 공정 챔버(process chamber) 내에서 진행되고, 각각의 공정 챔버 내에는 기판을 고정시키기 위한 정전척(Electrostatic chuck)이 마련될 수 있다.
본 발명은 기판에 가해지는 정전력을 제어하는 정전척을 제공하는 것을 목적으로 한다.
본 발명은 공정 신뢰성이 향상된 정전척을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 정전척은 기판을 고정하며 제1 영역 및 상기 제1 영역과 인접한 제2 영역이 정의될 수 있다. 정전척은 상기 제1 영역에 배치된 제1 전극 부분 및 상기 제2 영역에 배치된 제2 전극 부분을 포함할 수 있다. 상기 제1 전극 부분은 제1 폭을 가지고, 상기 제2 전극 부분은 상기 제1 폭보다 작은 제2 폭을 가질 수 있다.
상기 제1 폭은 3mm(millimeter) 내지 10mm이고, 상기 제2 폭은 1mm 내지 2mm일 수 있다.
상기 제2 영역은 상기 제1 영역을 에워쌀 수 있다.
상기 제1 전극 부분에 제1 전압을 제공하는 제1 전원 및 상기 제2 전극 부분에 제2 전압을 제공하는 제2 전원을 더 포함할 수 있다.
상기 제1 전압은 상기 제2 전압보다 낮을 수 있다.
상기 제1 전극 부분 및 상기 제2 전극 부분에 전압을 제공하는 전원, 상기 제1 전극 부분 및 상기 전원 사이에 전기적으로 연결된 제1 가변 저항, 및 상기 제2 전극 부분 및 상기 전원 사이에 전기적으로 연결된 제2 가변 저항을 더 포함할 수 있다.
상기 제1 가변 저항은 상기 제2 가변 저항보다 큰 저항값을 가질 수 있다.
상기 제1 영역에 배치되고 상기 제1 전극 부분과 제1 간격으로 이격된 제3 전극 부분 및 상기 제2 영역에 배치되고 상기 제2 전극 부분과 제2 간격으로 이격된 제4 전극 부분을 더 포함하고, 상기 제1 간격은 상기 제1 폭보다 작고, 상기 제2 간격은 상기 제2 폭과 같을 수 있다.
상기 제1 간격은 상기 제2 간격 이상일 수 있다.
상기 제1 간격은 1mm(millimeter) 내지 1.5mm이고, 상기 제2 간격은 1mm일 수 있다.
상기 제1 전극 부분, 상기 제2 전극 부분, 상기 제3 전극 부분, 및 상기 제4 전극 부분 각각은 복수로 제공되고, 상기 복수의 제1 전극 부분들 및 상기 복수의 제3 전극 부분들은 서로 교대로 배치되고, 상기 복수의 제2 전극 부분들 및 상기 복수의 제4 전극 부분들은 서로 교대로 배치될 수 있다.
상기 정전척에는 상기 제1 영역과 상기 제2 영역 사이에 배치되고 상기 제1 영역을 에워싸는 제3 영역이 더 정의되고, 상기 정전척은 상기 제3 영역에 배치된 제3 전극 부분을 더 포함하고, 상기 제1 전극 부분, 상기 제2 전극 부분, 및 상기 제3 전극 부분에는 서로 상이한 전압이 제공될 수 있다.
상기 제1 전극 부분에 제1 전압을 제공하는 제1 전원, 상기 제2 전극 부분에 상기 제1 전압과 상이한 제2 전압을 제공하는 제2 전원, 및 상기 제3 전극 부분에 상기 제1 전압 및 상기 제2 전압과 상이한 제3 전압을 제공하는 제3 전원을 더 포함할 수 있다.
상기 전압을 제공하는 전원, 상기 전원 및 상기 제1 전극 부분 사이에 전기적으로 연결된 제1 가변 저항, 상기 전원 및 상기 제2 전극 부분 사이에 전기적으로 연결된 제2 가변 저항, 및 상기 전원 및 상기 제3 전극 부분 사이에 전기적으로 연결된 제3 가변 저항을 더 포함할 수 있다.
상기 제1 가변 저항은 상기 제2 가변 저항 및 상기 제3 가변 저항보다 큰 저항값을 가질 수 있다.
본 발명의 일 실시예에 따른 정전척은 기판을 고정하며 복수의 영역들이 정의될 수 있다. 상기 복수의 영역들 중 제1 영역에 배치된 복수의 제1 전극 부분들, 상기 복수의 영역들 중 제2 영역에 배치된 복수의 제2 전극 부분들, 상기 제1 영역에 배치된 복수의 제3 전극 부분들, 및 상기 제2 영역에 배치된 복수의 제4 전극 부분들을 포함하고, 상기 복수의 제1 전극 부분들은 제1 피치로 배열되고, 상기 복수의 제2 전극 부분들은 상기 제1 피치보다 작은 제2 피치로 배열되며, 상기 복수의 제3 전극 부분들은 상기 제1 피치와 동일하게 배열되고, 상기 복수의 제4 전극 부분들 은 상기 제2 피치와 동일하게 배열될 수 있다.
상기 복수의 제1 전극 부분들 및 상기 복수의 제3 전극 부분들은 교대로 배치되고, 상기 복수의 제1 전극 부분들 및 상기 복수의 제3 전극 부분들은 제1 폭을 가지고, 상기 복수의 제2 전극 부분들 및 상기 복수의 제4 전극 부분들은 교대로 배치되고, 상기 복수의 제2 전극 부분들 및 상기 복수의 제4 전극 부분들은 상기 제1 폭보다 작거나 같은 제2 폭을 가질 수 있다.
상기 복수의 제1 전극 부분들에는 제1 전압이 인가되고, 상기 복수의 제2 전극 부분들에는 상기 제1 전압보다 높은 제2 전압이 인가될 수 있다.
상기 복수의 제1 전극 부분들, 상기 복수의 제2 전극 부분들, 상기 복수의 제3 전극 부분들, 및 상기 복수의 제4 전극 부분들에 전압을 제공하는 전원, 상기 복수의 제1 전극 부분들 및 상기 전원 사이에 전기적으로 연결되고 상기 전압을 상기 제1 전압으로 전압강하시키는 제1 가변 저항, 및 상기 복수의 제2 전극 부분들 및 상기 전원 사이에 연결되고 상기 전압을 상기 제2 전압으로 전압강하시키는 제2 가변 저항을 더 포함할 수 있다.
상기 제1 전압을 제공하는 제1 전원 및 상기 제2 전압을 제공하는 제2 전원을 더 포함할 수 있다.
본 발명에 따르면, 정전척에는 제1 영역 및 제1 영역과 인접한 제2 영역이 정의될 수 있다. 제1 영역에 배치된 제1 전극 부분의 면적은 제2 영역에 배치된 제2 전극 부분의 면적보다 클 수 있다. 동일한 전압이 인가되었을 때, 제1 영역은 제2 영역보다 정전력에 강하게 발생될 수 있다. 따라서, 제1 영역에는 제2 영역보다 낮은 전압이 인가되더라도 기판을 척킹하기 위한 정전력이 확보될 수 있다.
또한, 제1 영역에 제2 영역보다 낮은 전압이 인가됨에 따라, 인가되는 전압에 의해 발생하는 전극의 데미지가 감소될 수 있고, 또한 제1 영역에 누설 전류에 의한 전하가 축적될 가능성이 감소될 수 있다. 따라서, 공정 신뢰성이 향상된 정전척을 제공할 수 있다.
본 발명에 따르면, 복수의 전원들은 각각 별개의 영역에 배치된 전극들에 전기적으로 각각 연결되어 영역별로 상이한 전압을 독립적으로 인가하여 기판에 가해지는 정전척의 정전력을 제어할 수 있다.
본 발명에 따르면, 정전척은 하나의 전원에 연결된 복수의 가변 저항들을 이용하여 영역별로 상이한 전압을 독립적으로 인가하여 기판에 가해지는 정전척의 정전력을 제어할 수 있다.
도 1은 본 발명의 일 실시예에 따른 기판 및 정전척을 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 기판의 일부를 도시한 단면도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 기판 및 정전척을 도시한 사시도들이다.
도 4는 본 발명의 일 실시예에 따른 도 1의 I-I'를 따라 절단한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 정전척의 구성들 중 일부를 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 인가 전압 및 정전력 사이의 관계를 도시한 그래프이다.
도 7은 본 발명의 일 실시예에 따른 정전척의 구성들 중 일부를 도시한 도면이다.
도 8a는 본 발명의 일 실시예에 따른 정전척의 구성들 중 일부를 도시한 도면이다.
도 8b는 본 발명의 일 실시예에 따른 정전척의 구성들 중 일부를 도시한 도면이다.
도 9a는 본 발명의 일 실시예에 따른 정전척의 구성들 중 일부를 도시한 도면이다.
도 9b는 본 발명의 일 실시예에 따른 정전척의 구성들 중 일부를 도시한 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 기판 및 정전척을 도시한 사시도이다. 도 2는 본 발명의 일 실시예에 따른 기판의 일부를 도시한 단면도이다.
도 1 및 도 2를 참조하면, 정전척(ESC)은 정전기 유도 현상을 이용하여 정전기력을 형성하여 기판(SUB)을 척킹(chucking) 또는 디척킹(dechucking)할 수 있다.
본 발명의 일 실시예에 따른 기판(SUB)은 유기 발광 소자들을 포함하는 유기 발광 패널의 일부일 수 있다.
기판(SUB)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한 면을 가질 수 있다. 기판(SUB)의 두께 방향은 제3 방향(DR3)이 지시할 수 있다. 기판(SUB)의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분될 수 있다. 제3 방향(DR3)은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 방향일 수 있다. 예를 들어, 제1 방향(DR1), 제2 방향(DR2), 및 제3 방향(DR3)은 서로 직교할 수 있다. 또한, 본 명세서에서 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면을 평면이라 정의하고, "평면 상에서 보았다"는 것은 제3 방향(DR3)에서 바라본 것으로 정의될 수 있다.
기판(SUB)은 베이스층(BL), 회로층(DP-CL), 전극(AE), 및 화소 정의막(PDL)을 포함할 수 있다.
베이스층(BL)은 합성 수지 필름을 포함할 수 있다. 베이스층(BL)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(BL)은 합성 수지층, 접착층, 및 합성 수지층의 3층 구조를 가질 수 있다. 상기 합성 수지층은 폴리이미드계 수지층일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 상기 성 수지층의 종류는 이에 제한되지 않는다. 예를 들어, 상기 합성 수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다
베이스층(BL)의 상면에 적어도 하나의 무기층을 형성할 수 있다. 상기 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 상기 무기층은 다층으로 형성될 수 있다. 상기 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 기판(SUB)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
회로층(DP-CL)은 버퍼층(BFL), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30), 제4 절연층(40), 제5 절연층(50), 및 제6 절연층(60)을 포함할 수 있다.
버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
버퍼층(BFL) 위에 반도체 패턴이 배치될 수 있다. 상기 반도체 패턴은 폴리실리콘을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 상기 반도체 패턴의 종류는 이에 제한되지 않는다. 예를 들어, 상기 반도체 패턴은 비정질 실리콘 또는 금속 산화물을 포함할 수 있다.
상기 반도체 패턴은 도핑 여부에 따라 전기적 성질이 상이할 수 있다. 상기 반도체 패턴은 도핑 영역과 비도핑 영역을 포함할 수 있다. 상기 도핑 영역은 N형 도펀트 또는 P형 도펀트로 도핑될 수 있다. N타입의 트랜지스터는 상기 N형 도펀트로 도핑된 도핑 영역을 포함할 수 있다. P타입의 트랜지스터는 상기 P형 도펀트로 도핑된 도핑 영역을 포함할 수 있다.
상기 도핑 영역은 전도성이 비도핑 영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 가질 수 있다. 비도핑 영역이 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 즉, 상기 반도체 패턴의 일부분은 상기 트랜지스터의 상기 액티브일 수 있고, 다른 일부분은 상기 트랜지스터의 소스 또는 드레인일 수 있으며, 또 다른 일부분은 연결 전극 또는 연결 신호 라인일 수 있다.
상기 트랜지스터는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 포함할 수 있다. 제1 트랜지스터(T1)는 소스(S1), 액티브(A1), 드레인(D1), 및 게이트(G1)를 포함할 수 있다. 제2 트랜지스터(T2)는 소스(S2), 액티브(A2), 드레인(D2), 및 게이트(G2)를 포함할 수 있다.
제1 트랜지스터(T1)의 소스(S1), 액티브(A1), 및 드레인(D1)이 반도체 패턴으로부터 형성되고, 제2 트랜지스터(T2)의 소스(S2), 액티브(A2), 및 드레인(D2)이 반도체 패턴으로부터 형성된다. 소스(S1, S2) 및 드레인(D1, D2)은 액티브(A1, A2)로부터 서로 반대 방향으로 연장될 수 있다.
도 2에서는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시되지 않았으나, 연결 신호 라인(SCL)은 평면 상에서 보았을 때 제2 트랜지스터(T2)의 드레인(D2)에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10)이 배치될 수 있다. 제1 절연층(10)은 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 구조 또는 다층 구조를 가질 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다.
게이트(G1, G2)는 제1 절연층(10) 상에 배치될 수 있다. 게이트(G1, G2)는 금속 패턴의 일부일 수 있다. 평면 상에서 보았을 때 게이트(G1, G2)는 액티브(A1, A2)와 중첩할 수 있다.
제2 절연층(20)은 제1 절연층(10) 상에 배치될 수 있다. 제2 절연층(20)은 게이트(G1, G2)를 커버할 수 있다.
상부 전극(UE)은 제2 절연층(20) 상에 배치될 수 있다. 평면 상에서 보았을 때 상부 전극(UE)은 제2 트랜지스터(T2)의 게이트(G2)와 중첩할 수 있다. 상부 전극(UE)은 금속 패턴의 일부분일 수 있다. 게이트(G2)의 일부분과 그에 중첩하는 상부 전극(UE)은 커패시터를 정의할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 상부 전극(UE)은 생략될 수 있다.
제3 절연층(30)은 제2 절연층(20) 상에 배치될 수 있다. 제3 절연층(30)은 상부 전극(UE)을 커버할 수 있다. 제3 절연층(30) 상에 제1 연결 전극(CNE1)이 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 절연층(10), 제2 절연층(20), 및 제3 절연층(30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 상에 배치될 수 있다. 제5 절연층(50)은 제4 절연층(40) 상에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 상에 제2 연결 전극(CNE2)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 상에 배치될 수 있다. 제6 절연층(60)은 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.
전극(AE)은 제6 절연층(60) 상에 배치될 수 있다. 전극(AE)은 제6 절연층(60)이 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다.
화소 정의막(PDL)은 전극(AE) 및 제6 절연층(60) 위에 배치될 수 있다. 화소 정의막(PDL)에는 개구부(OP)가 정의될 수 있다. 화소 정의막(PDL)의 개구부(OP)는 전극(AE)의 적어도 일부분을 노출시킬 수 있다.
정전척(ESC)은 기판(SUB)을 처리하는 공정을 진행하기 위해 기판(SUB)을 척킹시킬 수 있고, 기판(SUB)이 가공된 후, 다음 단계의 가공을 위해 디척킹되는 과정을 반복할 수 있다.
정전척(ESC)은 기판(SUB)을 중력의 반대 방향으로 척킹할 수 있다. 기판(SUB)은 화소 정의막(PDL)이 아래를 향하도록 배치되어 가공될 수 있다. 예를 들어, 정전척(ESC) 아래에 증착 물질을 포함하는 증착원이 배치될 수 있다. 증착 물질은 예를 들어, 발광층을 구성하는 발광 물질일 수 있다. 증착 물질은 기판(SUB)의 전극(AE) 위에 증착되어 상기 발광층을 구성할 수 있다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 기판 및 정전척을 도시한 사시도들이다.
도 3a를 참조하면, 정전척(ESC-1)은 기판(SUB) 아래에 배치될 수 있다. 정전척(ESC-1)은 기판(SUB)을 중력 방향으로 척킹할 수 있다.
도 3b를 참조하면, 정전척(ESC-2)은 기판(SUB)을 제2 방향(DR2)으로 척킹할 수 있다. 기판(SUB)은 제2 방향(DR2)을 향하면서 가공될 수 있다.
도 3c를 참조하면, 정전척(ESC-3)은 기판(SUB)을 소정의 각도(AG1)로 기울어져 척킹할 수 있다. 소정의 각도(AG1)는 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 평면에 대한 기판(SUB)이 접촉하는 정전척(ESC-3)의 일면(ESC-B1)의 각도일 수 있다. 소정의 각도(AG1)는 둔각일 수 있다. 기판(SUB)은 소정의 각도(AG1)로 기울어져 가공될 수 있다.
도 3d를 참조하면, 정전척(ESC-4)은 기판(SUB)을 소정의 각도(AG2)로 기울어져 척킹할 수 있다. 소정의 각도(AG2)는 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 평면에 대한 기판(SUB)이 접촉하는 정전척(ESC-4)의 일면(ESC-B2)의 각도일 수 있다. 소정의 각도(AG2)는 예각일 수 있다. 기판(SUB)은 소정의 각도(AG2)로 기울어져 가공될 수 있다.
도 4는 본 발명의 일 실시예에 따른 도 1의 I-I'를 따라 절단한 단면도이다.
도 4를 참조하면, 정전척(ESC)은 척바디(BS), 제1 절연층(IL1), 제2 절연층(IL2), 복수의 양극들(PE), 및 복수의 음극들(NE)을 포함할 수 있다.
척바디(BS)는 기판(SUB) 위에 배치될 수 있다. 척바디(BS)는 세라믹을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 척바디(BS)의 재료는 이에 제한되지 않는다. 예를 들어, 본 발명의 일 실시예에 따른 척바디(BS)는 알루미늄(Aluminium, Al), 타이타늄(Titanium, Ti), 스테인리스 스틸(Stainless Steel), 알루미나(Al2O3), 산화 이트륨(Y2O3), 또는 알루미늄 나이드라이드(Aluminum Nitride)를 포함할 수 있다.
제1 절연층(IL1)은 척바디(BS) 아래에 배치될 수 있다. 제1 절연층(IL1)은 제2 절연층(IL2)보다 내열성 및 화학적 안정성이 높은 물질을 포함할 수 있다. 예를 들어, 제1 절연층(IL1)은 산화 이트륨(Y2O3)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제1 절연층(IL1)의 재료는 이에 제한되지 않고, 내열성 및 화학적 안정성을 갖는 다양한 물질을 포함할 수 있다.
제1 절연층(IL1)의 두께(WD2)는 척바디(BS)의 두께(WD1)보다 작을 수 있다. 제1 절연층(IL1)의 두께(WD2)는 80μm(micrometer) 내지 100μm일 수 있다. 척바디(BS)의 두께(WD1)는 10mm(millimeter) 내지 20mm일 수 있다.
제2 절연층(IL2)은 제1 절연층(IL1) 아래에 배치될 수 있다. 제2 절연층(IL2)은 제1 절연층(IL1)보다 열전도성 및 유전특성이 높은 물질을 포함할 수 있다. 예를 들어, 제2 절연층(IL2)은 알루미나(Al2O3)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제2 절연층(IL2)의 재료는 이에 제한되지 않고, 열전도성을 갖는 다양한 물질을 포함할 수 있다.
제2 절연층(IL2)의 두께(WD3)는 제1 절연층(IL1)의 두께(WD2)보다 클 수 있다. 제2 절연층(IL2)의 두께(WD3)는 척바디(BS)의 두께(WD1)보다 작을 수 있다. 제2 절연층(IL2)의 두께(WD3)는 110μm 내지 150μm일 수 있다.
복수의 양극들(positive electrode)(PE) 및 복수의 음극들(negative electrode)(NE)은 제1 절연층(IL1) 및 제2 절연층(IL2) 사이에 배치될 수 있다. 제2 절연층(IL2)은 복수의 양극들(PE) 및 복수의 음극들(NE)을 커버할 수 있다. 복수의 양극들(PE) 및 복수의 음극들(NE)은 서로 다른 극성을 가질 수 있다. 복수의 양극들(PE) 및 복수의 음극들(NE)은 교대로 번갈아 가면서 배치될 수 있다.
복수의 양극들(PE) 및 복수의 음극들(NE) 각각은 텅스텐(W)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 복수의 양극들(PE) 및 복수의 음극들(NE) 각각의 재료는 이에 제한되지 않는다. 예를 들어, 복수의 양극들(PE) 및 복수의 음극들(NE) 각각은 은(Ag) 또는 구리(Cu)를 포함할 수 있다.
복수의 양극들(PE) 및 복수의 음극들(NE) 각각은 동일한 두께(WD4)를 가질 수 있다. 복수의 양극들(PE) 및 복수의 음극들(NE) 각각의 두께(WD4)는 제1 절연층(IL1) 및 제2 절연층(IL2)보다 작을 수 있다. 복수의 양극들(PE) 및 복수의 음극들(NE) 각각의 두께(WD4)는 25μm 내지 35μm일 수 있다.
복수의 양극들(PE)에는 양의 직류 전압이 인가될 수 있다. 복수의 양극들(PE) 및 기판(SUB) 사이에는 제1 정전력이 발생될 수 있다. 복수의 음극들(NE)에는 음의 직류 전압이 인가될 수 있다. 복수의 음극들(NE) 및 기판(SUB) 사이에는 제2 정전력이 발생될 수 있다. 상기 제1 정전력 및 상기 제2
정전력은 정전기력일 수 있다. 본 발명의 일 실시예에 따른 정전척(ESC)은 바이폴라 정전척(Bipolar Electrostatic Chuck)일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 정전척(ESC)의 종류는 이에 제한되지 않는다. 예를 들어, 정전척(ESC)은 모노폴라 정전척(Monopolar Electrostatic Chuck)일 수 있다. 이 경우, 정전척(ESC)의 복수의 양극들(PE) 및 복수의 음극들(NE)에는 동일한 극성을 가지는 직류 전압이 인가될 수 있다. 모노폴라 정전척에서 복수의 양극들(PE) 및 복수의 음극들(NE)은 전극들로 지칭될 수 있다.
복수의 양극들(PE) 각각에 상기 양극의 직류 전압이 인가되는 경우, 평면상에서 보았을 때 복수의 양극들(PE) 각각과 중첩하는 기판(SUB)의 제1 영역의 상부 부분은 음의 전위로 대전될 수 있다. 복수의 양극들(PE) 및 상기 제1 영역 사이에는 전하에 의한 정전력(Electrostatic Force)이 발생할 수 있다.
복수의 음극들(NE) 각각에 상기 음극의 직류 전압이 인가되는 경우, 평면 상에서 보았을 때 복수의 음극들(NE) 각각과 중첩하는 기판(SUB)의 제2 영역의 상부 부분은 양의 전위로 대전될 수 있다. 복수의 음극들(NE) 및 상기 제2 영역 사이에는 전하에 의한 정전력이 발생할 수 있다.
도 5는 본 발명의 일 실시예에 따른 정전척의 구성들 중 일부를 도시한 도면이다.
도 5를 참조하면, 정전척(ESC)은 제1 전극(ED1), 제2 전극(ED2), 제3 전극(ED3), 제4 전극(ED4), 제1 전원(VD1), 및 제2 전원(VD2)을 포함할 수 있다.
정전척(ESC)에는 제1 영역(AR1) 및 제1 영역(AR1)과 인접한 제2 영역(AR2)이 정의될 수 있다. 제2 영역(AR2)은 제1 영역(AR1)을 에워쌀 수 있다. 예를 들어, 제1 영역(AR1)은 사각 형상을 가질 수 있고, 제2 영역(AR2)은 사각 고리 형상을 가질 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제1 영역(AR1) 및 제2 영역(AR2)의 형상은 이에 제한되지 않고 다양하게 제공될 수 있다.
제1 전극(ED1)은 제1 영역(AR1)에 배치될 수 있다. 제1 전극(ED1)은 제1 연결부분(CP1) 및 복수의 제1 전극 부분들(EP1)을 포함할 수 있다.
제1 연결부분(CP1)은 제1 부분(CP11), 제2 부분(CP12), 및 제3 부분(CP13)을 포함할 수 있다. 제1 부분(CP11)은 제2 방향(DR2)을 따라 연장될 수 있다. 제2 부분(CP12)은 제2 방향(DR2)을 따라 연장되고, 제1 부분(CP11)과 제1 방향(DR1)으로 이격될 수 있다. 제3 부분(CP13)은 제1 부분(CP11)의 일단 및 제2 부분(CP12)의 일단으로부터 제1 방향(DR1)으로 연장될 수 있다.
복수의 제1 전극 부분들(EP1) 각각은 제1 연결부분(CP1)으로부터 돌출될 수 있다. 복수의 제1 전극 부분들(EP1)은 복수의 양극들(PE, 도 4 참조)로 지칭될 수 있다.
복수의 제1 전극 부분들(EP1) 각각은 제1 폭(WEP1)을 가질 수 있다. 제1 폭(WEP1)은 3mm(millimeter) 내지 10mm일 수 있다. 예를 들어, 제1 폭(WEP1)은 4mm일 수 있다. 제1 전극 부분(EP1)의 제1 폭(WEP1)은 후술될 제2 전극 부분(EP2)의 제2 폭(WEP2)보다 크면 될 뿐, 특별히 제한되는 것은 아니다.
복수의 제1 전극 부분들(EP1)은 제1 피치(PC1)로 배열될 수 있다. 제1 피치(PC1)는 8mm 내지 23mm일 수 있으며, 예를 들어 제1 피치(PC1)는 10mm일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제1 피치(PC1)는 이에 제한되지 않는다.
제2 전극(ED2)은 제2 영역(AR2)에 배치될 수 있다. 제2 전극(ED2)은 제2 연결부분(CP2) 및 복수의 제2 전극 부분들(EP2)을 포함할 수 있다.
제2 연결부분(CP2)은 제2 영역(AR2)의 내곽을 따라 배치될 수 있다. 복수의 제2 전극 부분들(EP2) 각각은 제2 연결부분(CP2)으로부터 돌출될 수 있다. 복수의 제2 전극 부분들(EP2)은 복수의 양극들(PE, 도 4 참조)로 지칭될 수 있다.
복수의 제2 전극 부분들(EP2) 각각은 제2 폭(WEP2)을 가질 수 있다. 제2 폭(WEP2)은 제1 폭(WEP1)보다 작을 수 있다. 제2 폭(WEP2)은 1mm 내지 2mm일 수 있다. 예를 들어 제2 폭(WEP2)은 1mm일 수 있다.
복수의 제2 전극 부분들(EP2)은 제2 피치(PC2)로 배열될 수 있다. 제2 피치(PC2)는 4mm 내지 5mm일 수 있다. 예를 들어, 제2 피치(PC2)는 1mm일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제2 피치(PC2)는 이에 제한되지 않는다. 제2 피치(PC2)는 제1 피치(PC1)보다 작을 수 있다.
제3 전극(ED3)은 제1 영역(AR1)에 배치될 수 있다. 제3 전극(ED3)은 제3 연결부분(CP3) 및 복수의 제3 전극 부분들(EP3)을 포함할 수 있다.
제3 연결부분(CP3)은 제1 연결부분(CP1)으로부터 이격되어 제1 연결부분(CP1)의 일부를 에워싸는 형상을 가질 수 있다. 복수의 제3 전극 부분들(EP3) 각각은 제3 연결부분(CP3)으로부터 돌출될 수 있다. 복수의 제3 전극 부분들(EP3)은 복수의 음극들(NE, 도 4 참조)로 지칭될 수 있다.
복수의 제3 전극 부분들(EP3) 각각은 제3 폭(WEP3)을 가질 수 있다. 제3 폭(WEP3)은 제1 폭(WEP1)과 동일할 수 있다.
복수의 제3 전극 부분들(EP3) 사이의 간격은 제3 피치(PC3)일 수 있다. 제3 피치(PC3)는 제1 피치(PC1)와 동일할 수 있다.
복수의 제3 전극 부분들(EP3)은 복수의 제1 전극 부분들(EP1)과 제1 간격(GP1)으로 각각 이격될 수 있다. 제1 간격(GP1)은 제1 폭(WEP1) 및 제3 폭(WEP3)보다 작을 수 있다. 제1 간격(GP1)은 1mm 내지 1.5mm일 수 있다. 예를 들어, 제1 간격(GP1)은 1mm일 수 있다.
복수의 제1 전극 부분들(EP1) 및 복수의 제3 전극 부분들(EP3)은 서로 교대로 배치될 수 있다. 예를 들어, 제1 전극(ED1) 및 제3 전극(ED3)은 인터디지테이티드(interdigitated) 패턴을 가질 수 있다. 상기 인터디지테이티드 패턴은 손가락 형태의 양의 전극과 음의 전극이 서로 맞물려서 형성된 패턴을 의미할 수 있다.
제4 전극(ED4)은 제2 영역(AR2)에 배치될 수 있다. 제4 전극(ED4)은 제4 연결부분(CP4) 및 복수의 제4 전극 부분들(EP4)을 포함할 수 있다.
제4 연결부분(CP4)은 제1 영역(AR1)의 외곽을 따라 배치될 수 있다. 복수의 제4 전극 부분들(EP4) 각각은 제4 연결부분(CP4)으로부터 돌출될 수 있다. 복수의 제4 전극 부분들(EP4)은 복수의 음극들(NE, 도 4 참조)로 지칭될 수 있다.
복수의 제4 전극 부분들(EP4) 각각은 제4 폭(WEP4)을 가질 수 있다. 제4 폭(WEP4)은 제2 폭(WEP2)과 동일할 수 있다.
복수의 제4 전극 부분들(EP4) 사이의 간격은 제4 피치(PC4)일 수 있다. 제4 피치(PC4)는 제2 피치(PC2)와 동일할 수 있다.
복수의 제4 전극 부분들(EP4)은 복수의 제2 전극 부분들(EP2)과 제2 간격(GP2)으로 각각 이격될 수 있다. 제2 간격(GP2)은 제2 폭(WEP2) 및 제4 폭(WEP4)과 동일할 수 있다. 제2 간격(GP2)은 제1 간격(GP1) 이하일 수 있다. 예를 들어, 제2 간격(GP2)은 1mm일 수 있다.
복수의 제2 전극 부분들(EP2) 및 복수의 제4 전극 부분들(EP4)은 서로 교대로 배치될 수 있다. 예를 들어, 제2 전극(ED2) 및 제4 전극(ED4)은 상기 인터디지테이티드 패턴을 가질 수 있다.
제1 전원(VD1)은 제1 전극(ED1) 및 제3 전극(ED3)에 전기적으로 연결될 수 있다. 제1 전원(VD1)은 제1 전극(ED1) 및 제3 전극(ED3)에 직류 전압을 제공할 수 있다. 제1 전원(VD1)은 복수의 제1 전극 부분들(EP1)에 양의 전위를 갖는 제1 전압을 제공하고, 복수의 제3 전극 부분들(EP3)에 음의 전위를 갖는 제2 전압을 제공할 수 있다. 제2 전원(VD2)은 제2 전극(ED2) 및 제4 전극(ED4)에 전기적으로 연결될 수 있다. 제2 전원(VD2)은 제2 전극(ED2) 및 제4 전극(ED4)에 직류 전압을 제공할 수 있다. 제2 전원(VD2)은 복수의 제2 전극 부분들(EP2)에 양의 전위를 갖는 제2 전압을 제공하고, 복수의 제4 전극 부분들(EP4)에 음의 전위를 갖는 제2 전압을 제공할 수 있다.
평면 상에서 보았을 때, 제1 영역(AR1)은 제1 트랜지스터(T1, 도 2 참조), 제2 트랜지스터(T2, 도 2 참조), 연결 신호 라인(SCL, 도 2 참조), 및 전극(AE, 도 2 참조)과 중첩할 수 있다. 제1 영역(AR1)에는 제1 전원(VD1)에 의해 절연체 및 도체에서의 정전기 유도가 발생할 수 있다.
복수의 제1 전극 부분들(EP1)에 상기 제1 전압이 인가되는 경우, 복수의 제1 전극 부분들(EP1)과 인접하게 배치되는 기판(SUB, 도 2 참조)의 제1 영역(AR1)에 유전 분극 현상 및 전자 이동 현상이 발생할 수 있다. 평면 상에서 보았을 때 복수의 제1 전극 부분들(EP1)과 중첩하는 제1 영역(AR1)에 음의 전위로 대전될 수 있다. 평면 상에서 보았을 때 복수의 제1 전극 부분들(EP1)과 중첩하는 제1 영역(AR1)의 표면은 음 전하를 띨 수 있다. 정전척(ESC) 및 기판(SUB, 도 2 참조) 사이에는 복수의 제1 전극 부분들(EP1)에 인가된 상기 제1 전압의 양 전하 및 평면 상에서 보았을 때 복수의 제1 전극 부분들(EP1)과 중첩하는 제1 영역(AR1)의 표면의 음 전하 사이의 정전력에 의한 인력이 발생할 수 있다.
복수의 제3 전극 부분들(EP3)에 상기 제3 전압이 인가되는 경우, 복수의 제3 전극 부분들(EP3)과 인접하게 배치되는 기판(SUB, 도 2 참조)의 제1 영역(AR1)에 유전 분극 현상 및 전자 이동 현상이 발생할 수 있다. 평면 상에서 보았을 때 복수의 제3 전극 부분들(EP3)과 중첩하는 제1 영역(AR1)에 양의 전위로 대전될 수 있다. 평면 상에서 보았을 때 복수의 제3 전극 부분들(EP3)과 중첩하는 제1 영역(AR1)의 표면은 양 전하를 띨 수 있다. 정전척(ESC) 및 기판(SUB, 도 2 참조) 사이에는 복수의 제3 전극 부분들(EP3)에 인가된 상기 제2 전압의 음 전하 및 평면 상에서 보았을 때 복수의 제3 전극 부분들(EP3)과 중첩하는 제1 영역(AR1)의 표면의 양전하 사이의 정전력에 의한 인력이 발생할 수 있다.
제2 전원(VD2)은 제2 전극(ED2) 및 제4 전극(ED4)에 전기적으로 연결될 수 있다. 제2 전원(VD2)은 직류 전압을 제공할 수 있다. 제2 전원(VD2)은 복수의 제2 전극 부분들(EP2)에 상기 제2 전압을 제공할 수 있다. 제2 전원(VD2)은 복수의 제4 전극 부분들(EP4)에 상기 제4 전압을 제공할 수 있다.
평면 상에서 보았을 때, 제2 영역(AR2)은 베이스층(BL, 도 2 참조)과 중첩할 수 있다. 제2 영역(AR2)에서는 복수의 제2 전원(VD2)에 의해 절연체에서의 정전기 유도가 발생할 수 있다.
복수의 제2 전극 부분들(EP2)에 상기 제2 전압이 인가되는 경우, 복수의 제2 전극 부분들(EP2)과 인접하게 배치되는 기판(SUB, 도 2 참조)의 제2 영역(AR2)에 유전 분극 현상이 발생할 수 있다. 평면 상에서 보았을 때 복수의 제2 전극 부분들(EP2)과 중첩하는 제2 영역(AR2)에 음의 전위로 대전될 수 있다. 평면 상에서 보았을 때 복수의 제2 전극 부분들(EP2)과 중첩하는 제2 영역(AR2)의 표면은 음 전하를 띨 수 있다. 정전척(ESC) 및 기판(SUB, 도 2 참조) 사이에는 복수의 제2 전극 부분들(EP2)에 인가된 상기 제2 전압의 양 전하 및 평면 상에서 보았을 때 복수의 제2 전극 부분들(EP2)과 중첩하는 제2 영역(AR2)의 표면의 음 전하 사이의 정전력에 의한 인력이 발생할 수 있다.
복수의 제4 전극 부분들(EP4)에 상기 제4 전압이 인가되는 경우, 복수의 제4 전극 부분들(EP4)과 인접하게 배치되는 기판(SUB, 도 2 참조)의 제2 영역(AR2)에 유전 분극 현상이 발생할 수 있다. 평면 상에서 보았을 때 복수의 제4 전극 부분들(EP4)과 중첩하는 제2 영역(AR2)에 양의 전위로 대전될 수 있다. 평면 상에서 보았을 때 복수의 제4 전극 부분들(EP4)과 중첩하는 제2 영역(AR2)의 표면은 양 전하를 띨 수 있다. 정전척(ESC) 및 기판(SUB, 도 2 참조) 사이에는 복수의 제4 전극 부분들(EP4)에 인가된 상기 제4 전압의 음 전하 및 평면 상에서 보았을 때 복수의 제4 전극 부분들(EP4)과 중첩하는 제2 영역(AR2)의 표면의 양 전하 사이의 정전력에 의한 인력이 발생할 수 있다.
본 발명에 따르면, 복수의 제1 전극 부분들(EP1) 각각의 제1 폭(WEP1) 및 복수의 제3 전극 부분들(EP3) 각각의 제3 폭(WEP3)은 복수의 제2 전극 부분들(EP2) 각각의 제2 폭(WEP2) 및 복수의 제4 전극 부분들(EP4) 각각의 제4 폭(WEP4)보다 클 수 있다. 제1 폭(WEP1) 및 제3 폭(WEP3)에 의해 제1 영역(AR1)에 배치된 복수의 제1 전극 부분들(EP1)의 면적은 제2 영역(AR2)에 배치된 복수의 제2 전극 부분들(EP2)의 면적보다 클 수 있다. 동일한 전압이 인가되었을 때, 제1 영역(AR1)은 제2 영역(AR2)보다 정전력에 의한 인력이 강할 수 있다. 따라서, 제1 영역(AR1)에 배치된 제1 전극(ED1) 및 제3 전극(ED3)에는 제2 영역(AR2)에 배치된 제2 전극(ED2) 및 제4 전극(ED4)보다 낮은 전압이 인가되더라도 기판(SUB, 도 2 참조)을 척킹하기 위한 정전력이 확보될 수 있다.
본 발명에 따르면, 제1 전원(VD1) 및 제2 전원(VD2)은 별개의 영역에 배치된 전극들에 전기적으로 각각 연결되어 영역별로 상이한 전압을 독립적으로 인가하여 기판(SUB, 도 2 참조)에 가해지는 정전척(ESC)의 정전력을 제어할 수 있다.
도 6은 본 발명의 일 실시예에 따른 인가 전압 및 정전력 사이의 관계를 도시한 그래프이다.
도 5 및 도 6을 참조하면, 제1 그래프(GR1)는 제1 영역(AR1)에 배치된 제1 전극(ED1) 및 제3 전극(ED3)에 인가 전압을 제공할 때 형성되는 정전력을 도시한 그래프이다. 제2 그래프(GR2)는 제2 영역(AR2)에 배치된 제2 전극(ED2) 및 제4 전극(ED4)에 상기 인가 전압을 제공할 때 형성되는 정전력을 도시한 그래프이다. 제1 그래프(GR1) 및 제2 그래프(GR2)는 상기 인가 전압의 제곱에 비례할 수 있다.
제1 전극(ED1) 및 제3 전극(ED3)은 동일한 인가 전압에서 제2 전극(ED2) 및 제4 전극(ED4)보다 정전력이 높을 수 있다. 즉, 제1 전극(ED1) 및 제3 전극(ED3)은 동일한 정전력을 확보하기 위해 인가되어야 하는 인가 전압이 제2 전극(ED2) 및 제4 전극(ED4)보다 낮을 수 있다. 예를 들어, 정전척(ESC)이 기판(SUB, 도 2 참조)을 척킹하기 위한 0.12N 이상의 정전력을 확보하기 위해 제1 전원(VD1)은 3.4kV를 제공할 수 있고, 제2 전원(VD2)은 3.4kV 보다 낮은 3kV를 제공할 수 있다.
기판(SUB, 도 2 참조)을 척킹하기 위한 일정 정전력을 확보하기 위해 높은 전압이 인가되면, 누설 전류에 의해 전하가 정전척에 축적될 수 있다. 이 경우, 기판(SUB, 도 2 참조)을 디척킹하는 과정에서 축적된 전하에 의한 잔류 응력에 의해 디척킹이 불안정할 수 있다. 하지만, 본 발명에 따르면, 제1 폭(WEP1) 및 제3 폭(WEP3)이 제2 폭(WEP2) 및 제4 폭(WEP4)보다 커서 제1 전극(ED1) 및 제3 전극(ED3)에 제2 전극(ED2) 및 제4 전극(ED4)에 인가되는 전압보다 낮은 전압을 인가하여도 기판(SUB, 도 2 참조)을 안정적으로 처킹할 수 있는 정전력을 확보할 수 있다. 또한, 제1 영역(AR1)에 인가되는 전압이 제2 영역(AR2)에 인가되는 전압보다 낮아 제1 영역(AR1)에 누설 전류에 의한 전하가 축적될 가능성이 감소될 수 있다. 정전척(ESC)과 기판(SUB, 도 2 참조) 사이의 디처킹이 안정적으로 이루어질 수 있다. 따라서, 공정 신뢰성이 향상된 정전척(ESC)을 제공할 수 있다.
또한, 본 발명에 따르면, 정전척(ESC)은 제1 폭(WEP1) 및 제3 폭(WEP3)이 제2 폭(WEP2) 및 제4 폭(WEP4)보다 커서 제1 전극(ED1) 및 제3 전극(ED3)에 제2 전극(ED2) 및 제4 전극(ED4)에 인가되는 전압보다 낮은 전압을 인가하여도 기판(SUB, 도 2 참조)을 안정적으로 처킹할 수 있는 정전력을 확보할 수 있다. 제1 전극(ED1) 및 제3 전극(ED3)에 높은 전압에 의한 데미지가 발생할 가능성이 감소될 수 있다. 따라서, 공정 신뢰성이 향상된 정전척(ESC)을 제공할 수 있다.
도 7은 본 발명의 일 실시예에 따른 정전척의 구성들 중 일부를 도시한 도면이다. 도 7을 설명함에 있어서, 도 5를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 7을 참조하면, 정전척(ESC1)은 제1 전극(ED1), 제2 전극(ED2), 제3 전극(ED3), 제4 전극(ED4), 전원(VD), 제1 저항 맴버(PR1), 및 제2 저항 맴버(PR2)를 포함할 수 있다.
전원(VD)은 정전척(ESC1)에 직류 전압을 제공할 수 있다. 예를 들어, 전원(VD)은 제1 전극(EP1) 및 제3 전극(EP3)에 전기적으로 연결될 수 있다. 전원(VD)은 복수의 제1 전극 부분들(EP1) 및 복수의 제3 전극 부분들(EP3)에 전압을 제공할 수 있다. 전원(VD)은 제2 전극(EP2) 및 제4 전극(EP4)에 전기적으로 연결될 수 있다. 전원(VD)은 복수의 제2 전극 부분들(EP2) 및 복수의 제4 전극 부분들(EP4)에 전압을 제공할 수 있다.
제1 저항 맴버(PR1)는 복수의 제1 전극 부분들(EP1) 및 전원(VD) 사이에 전기적으로 연결된 제1 가변 저항(PR11)을 포함할 수 있다. 제2 저항 맴버(PR2)는 복수의 제2 전극 부분들(EP2) 및 전원(VD) 사이에 전기적으로 연결된 제2 가변 저항(PR21)을 포함할 수 있다. 제1 가변 저항(PR11)은 제2 가변 저항(PR21)보다 큰 저항 값을 가질 수 있다. 제1 가변 저항(PR11)은 상기 전압을 전압 강하시켜 복수의 제1 전극 부분들(EP1)에 제1 전압을 인가할 수 있다. 제2 가변 저항(PR21)은 상기 전압을 전압 강하시켜 복수의 제2 전극 부분들(EP2)에 제2 전압을 인가할 수 있다. 상기 제1 전압은 상기 제2 전압보다 낮을 수 있다.
제1 저항 맴버(PR1)는 복수의 제3 전극 부분들(EP3) 및 전원(VD) 사이에 전기적으로 연결된 제3 가변 저항(PR12)을 더 포함할 수 있다. 제2 저항 맴버(PR2)는 복수의 제4 전극 부분들(EP4) 및 전원(VD) 사이에 전기적으로 연결된 제4 가변 저항(PR22)을 더 포함할 수 있다.
본 발명에 따르면, 복수의 제1 전극 부분들(EP1) 각각의 제1 폭(WEP1) 및 복수의 제3 전극 부분들(EP3) 각각의 제3 폭(WEP3)은 복수의 제2 전극 부분들(EP2) 각각의 제2 폭(WEP2) 및 복수의 제4 전극 부분들(EP4) 각각의 제4 폭(WEP4)보다 클 수 있다. 제1 폭(WEP1) 및 제3 폭(WEP3)에 의해 제1 영역(AR1)에 배치된 복수의 제1 전극 부분들(EP1)의 면적은 제2 영역(AR2)에 배치된 복수의 제3 전극 부분들(EP3)의 면적보다 클 수 있다. 정전척(ESC)에 상기 전압을 인가했을 때, 제1 영역(AR1)에는 제2 영역(AR2)에 인가되는 상기 제2 전압보다 낮은 제1 전압을 인가 받아도 기판(SUB, 도 2 참조)을 척킹하기 위한 정전력이 확보될 수 있다.
본 발명에 따르면, 복수의 가변 저항들(PR11, PR12, PR21, PR22)이 연결된 하나의 전원(VD)은 별개의 영역에 배치된 전극들에 영역별로 상이한 전압을 독립적으로 인가하여 기판(SUB, 도 2 참조)에 가해지는 정전척(ESC1)의 정전력을 제어할 수 있다.
도 8a는 본 발명의 일 실시예에 따른 정전척의 구성들 중 일부를 도시한 도면이다. 도 8a를 설명함에 있어서, 도 5를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 8a를 참조하면, 정전척(ESC2)은 제1 전극(ED1), 제2 전극(ED2), 제3 전극(ED3), 제4 전극(ED4), 제5 전극(ED5), 제6 전극(ED6), 제1 전원(VD1-1), 제2 전원(VD2-1), 및 제3 전원(VD3-1)을 포함할 수 있다.
정전척(ESC2)에는 제1 영역(AR1-1), 제2 영역(AR2-1), 및 제3 영역(AR3-1)이 정의될 수 있다. 제2 영역(AR2-1)은 제3 영역(AR3-1)을 에워쌀 수 있다. 제3 영역(AR3-1)은 제1 영역(AR1-1) 및 제2 영역(AR2-1) 사이에 배치되고 제1 영역(AR1-1)을 에워쌀 수 있다.
제1 전극(ED1) 및 제3 전극(ED3)은 제1 영역(AR1-1)에 배치될 수 있다. 제2 전극(ED2) 및 제4 전극(ED4)은 제2 영역(AR2-1)에 배치될 수 있다.
제5 전극(ED5)은 제3 영역(AR3-1)에 배치될 수 있다. 제5 전극(ED5)은 제5 연결부분(CP5) 및 복수의 제5 전극 부분들(EP5)을 포함할 수 있다.
제5 연결부분(CP5)은 제3 영역(AR3-1)의 내곽을 따라 배치될 수 있다. 복수의 제5 전극 부분들(EP5) 각각은 제5 연결부분(CP5)으로부터 돌출될 수 있다. 복수의 제5 전극 부분들(EP5)은 복수의 제3 전극 부분들로 지칭될 수 있다.
복수의 제5 전극 부분들(EP5) 각각은 제5 폭(WEP5)을 가질 수 있다. 제5 폭(WEP5)은 제2 폭(WEP2)과 동일할 수 있다.
제6 전극(ED6)은 제3 영역(AR3-1)에 배치될 수 있다. 제6 전극(ED6)은 제6 연결부분(CP6) 및 복수의 제6 전극 부분들(EP6)을 포함할 수 있다.
제6 연결부분(CP6)은 제3 영역(AR3-1)의 외곽을 따라 배치될 수 있다. 복수의 제6 전극 부분들(EP6) 각각은 제6 연결부분(CP6)으로부터 돌출될 수 있다.
복수의 제6 전극 부분들(EP6) 각각은 제6 폭(WEP6)을 가질 수 있다. 제6 폭(WEP6)은 제2 폭(WEP2)과 동일할 수 있다.
제1 전원(VD1-1)은 제1 전극(ED1) 및 제3 전극(ED3) 사이에 전기적으로 연결될 수 있다. 제1 전원(VD1-1)은 제1 전극(ED1)에 양전압을 제공할 수 있고, 제3 전극(ED3)에 음전압을 제공할 수 있다.
제2 전원(VD2-1)은 제2 전극(ED2) 및 제4 전극(ED4) 사이에 전기적으로 연결될 수 있다. 제2 전원(VD2-1)은 제2 전극(ED2)에 양전압을 제공할 수 있고, 제4 전극(ED4)에 음전압을 제공할 수 있다.
제3 전원(VD3-1)은 제5 전극(ED5) 및 제6 전극(ED6) 사이에 전기적으로 연결될 수 있다. 제3 전원(VD3-1)은 제5 전극(ED5)에 양전압을 제공할 수 있고, 제6 전극(ED6)에 음전압을 제공할 수 있다.
제1 전원(VD1-1)은 제2 전원(VD2-1) 및 제3 전원(VD3-1) 각각에서 제공하는 전압보다 낮은 전압을 제공할 수 있다.
본 발명에 따르면, 제1 전원(VD1-1), 제2 전원(VD2-1), 및 제3 전원(VD3-1)은 별개의 영역에 배치된 전극들에 전기적으로 각각 연결되어 영역별로 상이한 전압을 독립적으로 인가하여 기판(SUB, 도 2 참조)에 가해지는 정전척(ESC2)의 정전력을 제어할 수 있다.
도 8b는 본 발명의 일 실시예에 따른 정전척의 구성들 중 일부를 도시한 도면이다. 도 8b를 설명함에 있어서, 도 5 및 도 8a를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 8b를 참조하면, 정전척(ESC3)은 제1 전극(ED1), 제2 전극(ED2), 제3 전극(ED3), 제4 전극(ED4), 제5 전극(ED5), 제6 전극(ED6), 전원(VD-1), 제1 저항 맴버(PR1-1), 제2 저항 맴버(PR2-1), 및 제3 저항 맴버(PR3-1)을 포함할 수 있다.
전원(VD-1)은 정전척(ESC3)에 직류 전압을 제공할 수 있다. 예를 들어, 전원(VD-1)은 제1 전극(EP1) 및 제3 전극(EP3)에 전기적으로 연결될 수 있다. 전원(VD-1)은 복수의 제1 전극 부분들(EP1) 및 복수의 제3 전극 부분들(EP3)에 전압을 제공할 수 있다. 전원(VD-1)은 제2 전극(EP2) 및 제4 전극(EP4)에 전기적으로 연결될 수 있다. 전원(VD-1)은 복수의 제2 전극 부분들(EP2) 및 복수의 제4 전극 부분들(EP4)에 전압을 제공할 수 있다. 전원(VD-1)은 제5 전극(EP5) 및 제6 전극(EP6)에 전기적으로 연결될 수 있다. 전원(VD-1)은 복수의 제5 전극 부분들(EP5) 및 복수의 제6 전극 부분들(EP6)에 전압을 제공할 수 있다.
제1 저항 맴버(PR1-1)는 복수의 제1 전극 부분들(EP1) 및 전원(VD-1) 사이에 전기적으로 연결된 제1 가변 저항(PR11-1)을 포함할 수 있다. 제2 저항 맴버(PR2-1)는 복수의 제3 전극 부분들(EP3) 및 전원(VD-1) 사이에 전기적으로 연결된 제2 가변 저항(PR21-1)을 포함할 수 있다. 제3 저항 맴버(PR3-1)는 복수의 제5 전극 부분들(EP5) 및 전원(VD-1) 사이에 전기적으로 연결된 제3 가변 저항(PR31-1)을 포함할 수 있다.
제1 가변 저항(PR11-1)은 제2 가변 저항(PR21-1)보다 클 수 있다. 제1 가변 저항(PR11-1)은 상기 전압을 전압 강하시켜 복수의 제1 전극 부분들(EP1)에 제1 전압을 인가할 수 있다. 제2 가변 저항(PR21-1)은 상기 전압을 전압 강하시켜 복수의 제2 전극 부분들(EP2)에 제2 전압을 인가할 수 있다. 상기 제1 전압은 상기 제2 전압보다 낮을 수 있다. 제3 가변 저항(PR31-1)은 제1 가변 저항(PR11-1)보다 작을 수 있다. 제3 가변 저항(PR31-1)은 상기 전압을 전압 강하시켜 복수의 제5 전극 부분들(EP5)에 제3 전압을 인가할 수 있다. 상기 제1 전압은 상기 제3 전압보다 낮을 수 있다.
제1 저항 맴버(PR1-1)은 복수의 제3 전극 부분들(EP3) 및 전원(VD-1) 사이에 전기적으로 연결된 제4 가변 저항(PR12-1)을 더 포함할 수 있다. 제2 저항 맴버(PR2-1)은 복수의 제4 전극 부분들(EP4) 및 전원(VD-1) 사이에 전기적으로 연결된 제5 가변 저항(PR22-1)을 더 포함할 수 있다. 제3 저항 맴버(PR3-1)은 제6 전극 부분들(EP6) 및 전원(VD-1) 사이에 전기적으로 연결된 제6 가변 저항(PR32-1)을 더 포함할 수 있다.
본 발명에 따르면, 복수의 가변 저항들이 연결된 하나의 전원(VD-1)은 별개의 영역에 배치된 전극들에 전기적으로 연결되어 영역별로 상이한 전압을 독립적으로 인가하여 기판(SUB, 도 2 참조)에 가해지는 정전척(ESC3)의 정전력을 제어할 수 있다.
도 9a는 본 발명의 일 실시예에 따른 정전척의 구성들 중 일부를 도시한 도면이다.
도 9a를 참조하면, 정전척(ESC4)은 복수의 제1 그룹들(GG1), 복수의 제2 그룹들(GG2), 제1 전원(VD1-2), 제2 전원(VD2-2), 제3 전원(VD3-2), 제4 전원(VD4-2), 제5 전원(VD5-2), 제6 전원(VD6-2), 제7 전원(VD7-2), 제8 전원(VD8-2), 및 제9 전원(VD9-2)을 포함할 수 있다.
정전척(ESC4)에는 제1 영역(AR1-1), 제1 영역(AR1-1)과 인접한 제2 영역(AR2-1), 제2 영역(AR2-1)과 인접한 제3 영역(AR3-1), 제1 영역(AR1-1)과 인접한 제4 영역(AR4-1), 제4 영역(AR4-1)과 인접한 제5 영역(AR5-1), 제5 영역(AR5-1)과 인접한 제6 영역(AR6-1), 제4 영역(AR4-1)과 인접한 제7 영역(AR7-1), 제7 영역(AR7-1)과 인접한 제8 영역(AR8-1), 및 제8 영역(AR8-1)과 인접한 제9 영역(AR9-1)이 정의될 수 있다. 예를 들어, 정전척(ESC4)은 3x3 배열을 가지는 복수의 영역들로 정의될 수 있다.
제1 전극(ED1-1)은 제1 영역(AR1-1)에 배치될 수 있다. 제1 전극(ED1-1)은 제1 연결부분(CP1-1) 및 복수의 제1 전극 부분들(EP1-1)을 포함할 수 있다.
제1 연결부분(CP1-1)은 제1 부분(CP11-1), 제2 부분(CP12-1), 및 제3 부분(CP13-1)을 포함할 수 있다. 제1 부분(CP11-1)은 제2 방향(DR2)을 따라 연장되고, 제2 부분(CP12-1)은 제2 방향(DR2)을 따라 연장되고 제1 부분(CP11-1)과 제1 방향(DR1)으로 이격될 수 있다. 제3 부분(CP13-1)은 제1 부분(CP11-1)의 일단 및 제2 부분(CP12-1)의 일단으로부터 제1 방향(DR1)으로 연장될 수 있다.
복수의 제1 전극 부분들(EP1-1) 각각은 제1 연결부분(CP1-1)으로부터 돌출될 수 있다. 복수의 제1 전극 부분들(EP1-1) 각각은 제1 폭(WEP1-1)을 가질 수 있다. 제1 폭(WEP1-1)은 3mm 내지 10mm일 수 있다.
제2 전극(ED2-1)은 제2 영역(AR2-1)에 배치될 수 있다. 제2 전극(ED2-1)은 제2 연결부분(CP2-1) 및 복수의 제2 전극 부분들(EP2-1)을 포함할 수 있다.
제2 연결부분(CP2-1)은 제1 연결부분(CP1-1)의 형상에 대응되는 형상을 가질 수 있다. 복수의 제2 전극 부분들(EP2-1) 각각은 제2 연결부분(CP2-1)으로부터 돌출될 수 있다. 복수의 제2 전극 부분들(EP2-1) 각각은 제2 폭(WEP2-1)을 가질 수 있다. 제2 폭(WEP2-1)은 제1 폭(WEP1-1)보다 작을 수 있다. 제2 폭(WEP2-1)은 1mm 내지 2mm일 수 있다.
제3 전극(ED3-1)은 제1 영역(AR1-1)에 배치될 수 있다. 제3 전극(ED3-1)은 제3 연결부분(CP3-1) 및 복수의 제3 전극 부분들(EP3-1)을 포함할 수 있다.
제3 연결부분(CP3-1)은 제1 연결부분(CP1-1)으로부터 이격되어 제1 연결부분(CP1-1)의 일부를 에워싸는 형상을 가질 수 있다. 복수의 제3 전극 부분들(EP3-1) 각각은 제3 연결부분(CP3-1)으로부터 돌출될 수 있다. 복수의 제3 전극 부분들(EP3-1) 각각은 제3 폭(WEP3-1)을 가질 수 있다. 제3 폭(WEP3-1)은 제1 폭(WEP1-1)과 동일할 수 있다.
복수의 제1 전극 부분들(EP1-1) 및 복수의 제3 전극 부분들(EP3-1)은 서로 교대로 배치될 수 있다.
제4 전극(ED4-1)은 제2 영역(AR2-1)에 배치될 수 있다. 제4 전극(ED4-1)은 제4 연결부분(CP4-1) 및 복수의 제4 전극 부분들(EP4-1)을 포함할 수 있다.
제4 연결부분(CP4-1)은 제2 연결부분(CP2-1)으로부터 이격되어 제2 연결부분(CP2-1)의 일부를 에워싸는 형상을 가질 수 있다. 복수의 제4 전극 부분들(EP4-1) 각각은 제4 연결부분(CP4-1)으로부터 돌출될 수 있다. 복수의 제4 전극 부분들(EP4-1) 각각은 제4 폭(WEP4-1)을 가질 수 있다. 제4 폭(WEP4-1)은 제2 폭(WEP2-1)과 동일할 수 있다.
제1 그룹(GG1)은 제1 전극(ED1-1) 및 제3 전극(ED3-1)을 포함할 수 있고, 제2 그룹(GG2)은 제2 전극(ED2-1) 및 제4 전극(ED4-1)을 포함할 수 있다.
제1 그룹(GG1)은 제1 영역(AR1-1), 제3 영역(AR3-1), 제5 영역(AR5-1), 제7 영역(AR7-1), 및 제9 영역(AR9-1)에 배치될 수 있다.
제2 그룹(GG2)은 제2 영역(AR2-1), 제4 영역(AR4-1), 제6 영역(AR6-1), 및 제8 영역(AR8-1)에 배치될 수 있다.
제1 전원(VD1-2)은 제1 영역(AR1-1)에 배치된 전극에 전기적으로 연결될 수 있다. 제2 전원(VD2-2)은 제2 영역(AR2-1)에 배치된 전극에 전기적으로 연결될 수 있다. 제3 전원(VD3-2)은 제3 영역(AR3-1)에 배치된 전극에 전기적으로 연결될 수 있다. 제4 전원(VD4-2)은 제4 영역(AR4-1)에 배치된 전극에 전기적으로 연결될 수 있다. 제5 전원(VD5-2)은 제5 영역(AR5-1)에 배치된 전극에 전기적으로 연결될 수 있다. 제6 전원(VD6-2)은 제6 영역(AR6-1)에 배치된 전극에 전기적으로 연결될 수 있다. 제7 전원(VD7-2)은 제7 영역(AR7-1)에 배치된 전극에 전기적으로 연결될 수 있다. 제8 전원(VD8-2)은 제8 영역(AR8-1)에 배치된 전극에 전기적으로 연결될 수 있다. 제9 전원(VD9-2)은 제9 영역(AR9-1)에 배치된 전극에 전기적으로 연결될 수 있다.
본 발명에 따르면, 제1 전원(VD1-2), 제2 전원(VD2-2), 제3 전원(VD3-2), 제4 전원(VD4-2), 제5 전원(VD5-2), 제6 전원(VD6-2), 제7 전원(VD7-2), 제8 전원(VD8-2), 및 제9 전원(VD9-2)은 별개의 영역에 배치된 전극들에 전기적으로 각각 연결되어 영역별로 동일하거나 상이한 전압을 독립적으로 인가하여 기판(SUB, 도 2 참조)에 가해지는 정전척(ESC4)의 정전력을 제어할 수 있다.
본 발명에 따르면, 제1 그룹(GG1)에 배치된 복수의 제1 전극 부분들(EP1) 및 복수의 제3 전극 부분들(EP3) 각각의 폭은 제2 그룹(GG2)에 배치된 복수의 제2 전극 부분들(EP2) 및 복수의 제4 전극 부분들(EP4) 각각의 폭보다 클 수 있다. 제1 그룹(GG1)에 배치된 복수의 제1 전극 부분들(EP1) 및 복수의 제3 전극 부분들(EP3) 각각의 면적은 제2 그룹(GG2)에 배치된 제2 전극 부분들(EP2) 및 복수의 제4 전극 부분들(EP4) 각각의 면적보다 클 수 있다. 동일한 전압이 인가되었을 때, 제1 그룹(GG1)은 제2 그룹(GG2)보다 정전력에 의한 인력이 강할 수 있다. 제1 그룹(GG1)은 기판(SUB, 도 2 참조)의 중앙부 및 복수의 코너부들에 대응되도록 배치될 수 있다. 상기 중앙부는 정전척(ESC4)의 제5 영역(AR5-1)에 대응될 수 있고, 상기 복수의 코너부들 각각은 정전척(ESC4)의 제1 영역(AR1-1), 제3 영역(AR3-1), 제7 영역(AR7-1), 및 제9 영역(AR9-1)에 대응될 수 있다. 따라서, 정전척(ESC4)은 기판(SUB, 도 2 참조)의 상기 중앙부 및 상기 복수의 코너부들에 가해지는 정전력을 확보할 수 있다.
도 9b는 본 발명의 일 실시예에 따른 정전척의 구성들 중 일부를 도시한 도면이다. 도 9b를 설명함에 있어서 도 9a를 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 9b를 참조하면, 정전척(ESC5)은 복수의 제1 그룹들(GG1), 복수의 제2 그룹들(GG2), 전원(VD-2), 복수의 제1 가변 저항들(PR11-2 내지 PR19-2), 및 복수의 제2 가변 저항들(PR21-2 내지 PR29-2)을 포함할 수 있다.
전원(VD-2)은 정전척(ESC5)에 직류 전압을 제공할 수 있다.
복수의 제1 가변 저항들(PR11-2 내지 PR19-2) 및 복수의 제2 가변 저항들(PR21-2 내지 PR29-2)은 복수의 영역들(AR1-1 내지 AR9-1)에 배치된 전극들과 전원(VD-2) 사이에 각각 전기적으로 연결될 수 있다.
복수의 제1 가변 저항들(PR11-2 내지 PR19-2) 및 복수의 제2 가변 저항들(PR21-2 내지 PR29-2) 중 제1 그룹들(GG1)에 연결된 가변 저항들의 저항 값은 서로 동일할 수 있다. 복수의 제1 가변 저항들(PR11-2 내지 PR19-2) 및 복수의 제2 가변 저항들(PR21-2 내지 PR29-2) 중 제2 그룹들(GG2)에 연결된 가변 저항들의 저항 값은 서로 동일한 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 복수의 제1 가변 저항들(PR11-2 내지 PR19-2) 및 복수의 제2 가변 저항들(PR21-2 내지 PR29-2) 각각의 저항 값은 이에 제한되지 않는다. 예를 들어, 본 발명의 일 실시예에 따른 정전척(ESC5)의 영역별로 정전력을 조절하기 위해 제1 그룹들(GG1)에 연결된 가변 저항들의 저항 값 및 제2 그룹들(GG2)에 연결된 가변 저항들의 저항 값들은 서로 상이할 수 있다.
본 발명에 따르면, 복수의 제1 가변 저항들(PR11-2 내지 PR19-2) 및 복수의 제2 가변 저항들(PR21-2 내지 PR29-2)이 연결된 하나의 전원(VD-2)은 별개의 영역에 배치된 전극들에 전기적으로 연결되어 영역별로 동일하거나 상이한 전압을 인가하여 기판(SUB, 도 2 참조)에 가해지는 정전척(ESC5)의 정전력이 제어될 수 있다.
도 9b에서는 복수의 제1 가변 저항들(PR11-2 내지 PR19-2) 및 복수의 제2 가변 저항들(PR21-2 내지 PR29-2) 각각의 개수가 정전척(ESC5)에 정의된 영역들의 개수와 동일한 것을 예시로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 복수의 제1 가변 저항들(PR11-2 내지 PR19-2) 및 복수의 제2 가변 저항들(PR21-2 내지 PR29-2) 각각의 개수는 정전척(ESC5)에 정의된 영역들의 개수보다 작을 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
ESC: 정전척 SUB: 기판
ED1: 제1 전극 ED2: 제2 전극
ED3: 제3 전극 ED4: 제4 전극
VD1: 제1 전원 VD2: 제2 전원
VD: 전원

Claims (20)

  1. 기판을 고정하며 제1 영역 및 상기 제1 영역과 인접한 제2 영역이 정의된 정전척에 있어서,
    상기 제1 영역에 배치된 제1 전극 부분; 및
    상기 제2 영역에 배치된 제2 전극 부분을 포함하고,
    상기 제1 전극 부분은 제1 폭을 가지고, 상기 제2 전극 부분은 상기 제1 폭보다 작은 제2 폭을 가지는 정전척.
  2. 제1 항에 있어서,
    상기 제1 폭은 3mm(millimeter) 내지 10mm이고,
    상기 제2 폭은 1mm 내지 2mm인 정전척.
  3. 제1 항에 있어서,
    상기 제2 영역은 상기 제1 영역을 에워싸는 정전척.
  4. 제1 항에 있어서,
    상기 제1 전극 부분에 제1 전압을 제공하는 제1 전원 및 상기 제2 전극 부분에 제2 전압을 제공하는 제2 전원을 더 포함하는 정전척.
  5. 제4 항에 있어서,
    상기 제1 전압은 상기 제2 전압보다 낮은 정전척.
  6. 제1 항에 있어서,
    상기 제1 전극 부분 및 상기 제2 전극 부분에 전압을 제공하는 전원;
    상기 제1 전극 부분 및 상기 전원 사이에 전기적으로 연결된 제1 가변 저항; 및
    상기 제2 전극 부분 및 상기 전원 사이에 전기적으로 연결된 제2 가변 저항을 더 포함하는 정전척.
  7. 제6 항에 있어서,
    상기 제1 가변 저항은 상기 제2 가변 저항보다 큰 저항값을 가지는 정전척.
  8. 제1 항에 있어서,
    상기 제1 영역에 배치되고 상기 제1 전극 부분과 제1 간격으로 이격된 제3 전극 부분; 및
    상기 제2 영역에 배치되고 상기 제2 전극 부분과 제2 간격으로 이격된 제4 전극 부분을 더 포함하고,
    상기 제1 간격은 상기 제1 폭보다 작고, 상기 제2 간격은 상기 제2 폭과 같은 정전척.
  9. 제8 항에 있어서,
    상기 제1 간격은 상기 제2 간격 이상인 정전척.
  10. 제8 항에 있어서,
    상기 제1 간격은 1mm(millimeter) 내지 1.5mm이고, 상기 제2 간격은 1mm인 정전척.
  11. 제8 항에 있어서,
    상기 제1 전극 부분, 상기 제2 전극 부분, 상기 제3 전극 부분, 및 상기 제4 전극 부분 각각은 복수로 제공되고,
    상기 복수의 제1 전극 부분들 및 상기 복수의 제3 전극 부분들은 서로 교대로 배치되고, 상기 복수의 제2 전극 부분들 및 상기 복수의 제4 전극 부분들은 서로 교대로 배치되는 정전척.
  12. 제1 항에 있어서,
    상기 정전척에는 상기 제1 영역과 상기 제2 영역 사이에 배치되고 상기 제1 영역을 에워싸는 제3 영역이 더 정의되고,
    상기 정전척은 상기 제3 영역에 배치된 제3 전극 부분을 더 포함하고,
    상기 제1 전극 부분, 상기 제2 전극 부분, 및 상기 제3 전극 부분에는 서로 상이한 전압이 제공되는 정전척.
  13. 제12 항에 있어서,
    상기 제1 전극 부분에 제1 전압을 제공하는 제1 전원;
    상기 제2 전극 부분에 상기 제1 전압과 상이한 제2 전압을 제공하는 제2 전원; 및
    상기 제3 전극 부분에 상기 제1 전압 및 상기 제2 전압과 상이한 제3 전압을 제공하는 제3 전원을 더 포함하는 정전척.
  14. 제12 항에 있어서,
    상기 전압을 제공하는 전원;
    상기 전원 및 상기 제1 전극 부분 사이에 전기적으로 연결된 제1 가변 저항;
    상기 전원 및 상기 제2 전극 부분 사이에 전기적으로 연결된 제2 가변 저항; 및
    상기 전원 및 상기 제3 전극 부분 사이에 전기적으로 연결된 제3 가변 저항을 더 포함하는 정전척.
  15. 제14 항에 있어서,
    상기 제1 가변 저항은 상기 제2 가변 저항 및 상기 제3 가변 저항보다 큰 저항값을 가지는 정전척.
  16. 기판을 고정하며 복수의 영역들이 정의된 정전척에 있어서,
    상기 복수의 영역들 중 제1 영역에 배치된 복수의 제1 전극 부분들;
    상기 복수의 영역들 중 제2 영역에 배치된 복수의 제2 전극 부분들;
    상기 제1 영역에 배치된 복수의 제3 전극 부분들; 및
    상기 제2 영역에 배치된 복수의 제4 전극 부분들을 포함하고,
    상기 복수의 제1 전극 부분들은 제1 피치로 배열되고, 상기 복수의 제2 전극 부분들은 상기 제1 피치보다 작은 제2 피치로 배열되며, 상기 복수의 제3 전극 부분들은 상기 제1 피치와 동일하게 배열되고, 상기 복수의 제4 전극 부분들 은 상기 제2 피치와 동일하게 배열되는 정전척.
  17. 제16 항에 있어서,
    상기 복수의 제1 전극 부분들 및 상기 복수의 제3 전극 부분들은 교대로 배치되고, 상기 복수의 제1 전극 부분들 및 상기 복수의 제3 전극 부분들은 제1 폭을 가지고,
    상기 복수의 제2 전극 부분들 및 상기 복수의 제4 전극 부분들은 교대로 배치되고, 상기 복수의 제2 전극 부분들 및 상기 복수의 제4 전극 부분들은 상기 제1 폭보다 작거나 같은 제2 폭을 가지는 정전척.
  18. 제16 항에 있어서,
    상기 복수의 제1 전극 부분들에는 제1 전압이 인가되고,
    상기 복수의 제2 전극 부분들에는 상기 제1 전압보다 높은 제2 전압이 인가되는 정전척.
  19. 제18 항에 있어서,
    상기 복수의 제1 전극 부분들, 상기 복수의 제2 전극 부분들, 상기 복수의 제3 전극 부분들, 및 상기 복수의 제4 전극 부분들에 전압을 제공하는 전원;
    상기 복수의 제1 전극 부분들 및 상기 전원 사이에 전기적으로 연결되고 상기 전압을 상기 제1 전압으로 전압강하시키는 제1 가변 저항; 및
    상기 복수의 제2 전극 부분들 및 상기 전원 사이에 연결되고 상기 전압을 상기 제2 전압으로 전압강하시키는 제2 가변 저항을 더 포함하는 정전척.
  20. 제18 항에 있어서,
    상기 제1 전압을 제공하는 제1 전원 및 상기 제2 전압을 제공하는 제2 전원을 더 포함하는 정전척.
KR1020200059262A 2020-05-18 2020-05-18 정전척 KR20210142804A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200059262A KR20210142804A (ko) 2020-05-18 2020-05-18 정전척
US17/172,056 US11574833B2 (en) 2020-05-18 2021-02-09 Electrostatic chuck
CN202110494926.0A CN113690170A (zh) 2020-05-18 2021-05-07 静电吸盘

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200059262A KR20210142804A (ko) 2020-05-18 2020-05-18 정전척

Publications (1)

Publication Number Publication Date
KR20210142804A true KR20210142804A (ko) 2021-11-26

Family

ID=78512943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200059262A KR20210142804A (ko) 2020-05-18 2020-05-18 정전척

Country Status (3)

Country Link
US (1) US11574833B2 (ko)
KR (1) KR20210142804A (ko)
CN (1) CN113690170A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692836A (en) * 1983-10-31 1987-09-08 Toshiba Kikai Kabushiki Kaisha Electrostatic chucks
US5880923A (en) * 1997-06-09 1999-03-09 Applied Materials Inc. Method and apparatus for improved retention of a semiconductor wafer within a semiconductor wafer processing system
KR100994505B1 (ko) 2006-03-06 2010-11-15 엘아이지에이디피 주식회사 바이폴라 전극 패턴이 형성된 정전 척
US7957118B2 (en) * 2009-04-30 2011-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-zone electrostatic chuck and chucking method
US9455172B2 (en) * 2012-02-29 2016-09-27 Asml Netherlands B.V. Electrostatic clamp
KR102047001B1 (ko) * 2012-10-16 2019-12-03 삼성디스플레이 주식회사 정전 척
US9460950B2 (en) * 2013-12-06 2016-10-04 Applied Materials, Inc. Wafer carrier for smaller wafers and wafer pieces
KR101721684B1 (ko) 2015-10-21 2017-04-11 (주)티티에스 바이폴라 정전척
KR102496166B1 (ko) 2015-12-18 2023-02-03 엘지디스플레이 주식회사 정전척을 구비한 기판처리장치
KR20190106119A (ko) 2018-03-07 2019-09-18 어플라이드 머티어리얼스, 인코포레이티드 부분적으로 전극이 형성된 바이폴라 정전척

Also Published As

Publication number Publication date
US11574833B2 (en) 2023-02-07
US20210358791A1 (en) 2021-11-18
CN113690170A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
EP3493275B1 (en) Light detection device
US6879005B2 (en) High withstand voltage semiconductor device
JP2021512494A5 (ko)
TWI681526B (zh) 切換電容式ｄｃ－ｄｃ轉換器及其製造方法
US9502511B2 (en) Trench insulated gate bipolar transistor and edge terminal structure including an L-shaped electric plate capable of raising a breakdown voltage
JP2019525269A (ja) タッチディスプレイ基板、該タッチディスプレイ基板を有するタッチディスプレイ装置、ピクセル配列及びその製造方法
JP2010263032A (ja) 半導体装置
KR20180119935A (ko) 커패시터 및 이를 포함하는 실장기판
US20130168832A1 (en) Semiconductor device
KR20210142804A (ko) 정전척
TWI658564B (zh) 暫態電壓抑制積體電路
US20230253512A1 (en) Semiconductor device, power module and manufacturing method for the semiconductor device
JP2009105177A (ja) 半導体装置
CN113140607A (zh) 显示面板、显示装置
JP6635900B2 (ja) 半導体装置
CN104517962A (zh) 半导体装置
US11362653B2 (en) Semiconductor device
KR101319765B1 (ko) 미세전극 구조의 정전 척
JP2020109794A (ja) 半導体装置
KR20220021979A (ko) 표시장치의 제조장치 및 표시장치의 제조방법
CN114622176A (zh) 沉积装置
US11049944B2 (en) High voltage thin-film transistor and method of manufacturing the same
WO2019135265A1 (ja) 半導体装置
JP2005327952A (ja) 電力用半導体装置
JPS6325962A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination