TWI681526B - 切換電容式ｄｃ－ｄｃ轉換器及其製造方法 - Google Patents

切換電容式ｄｃ－ｄｃ轉換器及其製造方法 Download PDF

Info

Publication number
TWI681526B
TWI681526B TW105112118A TW105112118A TWI681526B TW I681526 B TWI681526 B TW I681526B TW 105112118 A TW105112118 A TW 105112118A TW 105112118 A TW105112118 A TW 105112118A TW I681526 B TWI681526 B TW I681526B
Authority
TW
Taiwan
Prior art keywords
pattern
substrate
insulating layer
channel
interlayer insulating
Prior art date
Application number
TW105112118A
Other languages
English (en)
Other versions
TW201703217A (zh
Inventor
黃在晧
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201703217A publication Critical patent/TW201703217A/zh
Application granted granted Critical
Publication of TWI681526B publication Critical patent/TWI681526B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一種切換電容式DC-DC轉換器包括邏輯單元和與邏輯單元垂直交疊的電容器單元。邏輯單元具有設置在第一基板之上的多個主動元件。電容器單元具有在第二基板之上的電容器。設置在第一基板之上的第一層間絕緣層接合至設置在第二基板之上的第二層間絕緣層。連接至邏輯單元的互連圖案中的任意一個的第一穿透通道與連接至電容器單元的下電極圖案的第二穿透通道經由第一外部電路圖案彼此連接。連接至電容器單元的上電極圖案的第三穿透通道與連接至邏輯單元的互連圖案中的另一個的第四穿透通道經由第二外部電路圖案彼此連接。

Description

切換電容式DC-DC轉換器及其製造方法
本公開的各種實施例涉及轉換器及其製造方法，更具體地，涉及切換電容器直流-直流(DC-DC)轉換器和製造其的方法。
相關申請的交叉引用
本申請要求2015年7月13日提交的第10-2015-0098955號的韓國專利申請的優先權，其通過引用整體合併於此。
電源中使用的切換功率轉換器通常可以分類為切換電感器轉換器(SIC)或切換電容器轉換器(SCC)。在SIC將直流電流(DC)源從一個電壓電平轉變為另一電壓電平的同時SIC可以將能量儲存在它們的電感器中，以及在SCC將直流電流(DC)源從一個電壓電平轉變為另一電壓電平時SCC可以將能量儲存在它們的電容器中。SIC可以表現出寬的工作範圍和高頻率。因此，SIC已經廣泛用於高功率的應用領域。然而，在緊湊系統中使用SIC可能受到一些限制，因為SIC的電感器佔用較大的面積。與此相反，SCC可以適用於具有緊湊尺寸的低功率系統，因為相比於SIC的電感器，SCC的電容器佔用較小的面積。近來，SCC已經由於它們的小尺寸和低電磁干擾而廣泛用於移動系統中。
一般而言，如果將切換元件和電容器整合至單個晶片中，則可能由於電容器所佔用的平面面積而在增大電容器的電容值方面受到限制。此外，由於在電容器的製造中使用高溫製程，因此構成切換元件的電晶體的特性可能因高溫製程而劣化。因此，已經與包括切換元件(諸如電晶體)的晶片分開來製造電容器，且已經將電容器設置在晶片外部。
各種實施例針對切換電容式DC-DC轉換器及其製造方法。
根據一個實施例，一種切換電容式DC-DC轉換器包括：邏輯單元，具有(i)第一基板，(ii)設置在第一基板之上的多個主動元件，(iii)設置在第一基板的頂表面之上以覆蓋主動元件的第一層間絕緣層，以及(iv)設置在第一層間絕緣層中且電連接至主動元件的多個互連圖案，其中，所述多個互連圖案包括第一互連圖案和第二互連圖案；電容器單元，具有(i)第二基板，(ii)設置在第二基板的頂表面之上的電容器，(iii)設置在第二基板之上以覆蓋電容器的第二層間絕緣層，(iv)設置在第二層間絕緣層中且電連接至電容器的下電極圖案的下互連圖案，以及(v)設置在第二層間絕緣層中且電連接至電容器的上電極圖案的上互連圖案，其中，第二層間絕緣層被接合至第一層間絕緣層，使得邏輯單元與電容器單元垂直交疊；第一穿透通道(throughVia)，穿透第二基板和第二層間絕緣層，且延伸至第一層間絕緣層中以接觸第一互連圖案；第二穿透通道，穿透第二基板以接觸下互連圖案；第三穿透通道，穿透第二基板，且延伸至第二層間絕緣層中以接觸上互連圖案；第四穿透通道，穿透第二基板和第二層間絕緣層，且延伸至第一層間絕緣層中以接觸第二互連圖案；第一外部電路圖案，設 置在第二基板的底表面之上，且電連接至第一穿透通道和第二穿透通道；以及第二外部電路圖案，設置在第二基板的底表面之上，且電連接至第三穿透通道和第四穿透通道。
根據另一個實施例，一種切換電容式DC-DC轉換器包括：邏輯單元，具有(i)第一基板，(ii)設置在第一基板之上的多個主動元件，(iii)設置在第一基板的頂表面之上以覆蓋主動元件的第一層間絕緣層，以及(iv)設置在第一層間絕緣層中且電連接至主動元件的多個互連圖案，其中，所述多個互連圖案包括第一互連圖案和第二互連圖案；電容器單元，具有(i)第二基板，(ii)設置在第二基板的頂表面之上的電容器，(iii)設置在第二基板之上以覆蓋電容器的第二層間絕緣層，(iv)設置在第二層間絕緣層中且電連接至電容器的下電極圖案的下互連圖案，以及(v)設置在第二層間絕緣層中且電連接至電容器的上電極圖案的上互連圖案，其中，第二基板被接合至第一層間絕緣層，使得邏輯單元與電容器單元垂直交疊；第一穿透通道，穿透第二層間絕緣層和第二基板，且延伸至第一層間絕緣層中以接觸第一互連圖案；第二穿透通道，設置在第二層間絕緣層中以接觸下互連圖案；第三穿透通道，設置在第二層間絕緣層中以接觸上互連圖案；第四穿透通道，穿透第二層間絕緣層和第二基板，且延伸至第一層間絕緣層中以接觸第二互連圖案；第一外部電路圖案，設置在第二層間絕緣層的與第二基板相反的頂表面之上，且電連接至第一穿透通道和第二穿透通道；以及第二外部電路圖案，設置在第二層間絕緣層的頂表面之上，且電連接至第三穿透通道和第四穿透通道。
根據另一個實施例，一種切換電容式DC-DC轉換器包括： 邏輯單元，具有(i)第一基板，(ii)設置在第一基板之上的多個主動元件，(iii)設置在第一基板的頂表面之上且覆蓋主動元件的第一層間絕緣層，以及(iv)設置在第一層間絕緣層中且電連接至主動元件的多個互連圖案，其中，所述多個互連圖案包括第一互連圖案和第二互連圖案；電容器單元，具有(i)第二基板，(ii)設置在第二基板之上的電容器，(iii)設置在第二基板的頂表面之上且覆蓋電容器的第二層間絕緣層，(iv)設置在第二層間絕緣層中且電連接至電容器的下電極圖案的下互連圖案，以及(v)設置在第二層間絕緣層中且電連接至電容器的上電極圖案的上互連圖案，其中，第二層間絕緣層被接合至第一基板的底表面，使得邏輯單元與電容器單元垂直交疊；第一穿透通道，穿透第二基板、第二層間絕緣層和第一基板，且延伸至第一層間絕緣層中以接觸第一互連圖案；第二穿透通道，穿透第二基板以接觸下互連圖案；第三穿透通道，穿透第二基板，且延伸至第二層間絕緣層中以接觸上互連圖案；第四穿透通道，穿透第二基板、第二層間絕緣層和第一基板，且延伸至第一層間絕緣層中以接觸第二互連圖案；第一外部電路圖案，設置在第二基板的與第二層間絕緣層相反的底表面之上，且電連接至第一穿透通道和第二穿透通道；以及第二外部電路圖案，設置在第二基板的底表面之上，且電連接至第三穿透通道和第四穿透通道。
根據另一個實施例，一種切換電容式DC-DC轉換器包括：邏輯單元，具有(i)第一基板，(ii)設置在第一基板之上的多個主動元件，(iii)設置在第一基板的頂表面之上以覆蓋主動元件的第一層間絕緣層，以及(iv)設置在第一層間絕緣層中而電連接至主動元件的多個互連圖案，其中，所述多個互連圖案包括第一互連圖案和第二互連圖案；電容器單元， 具有(i)第二基板，(ii)設置在第二基板之上的電容器，(iii)設置在第二基板的頂表面之上以覆蓋電容器的第二層間絕緣層，(iv)設置在第二層間絕緣層中而電連接至電容器的下電極圖案的下互連圖案，以及(v)設置在第二層間絕緣層中而電連接至電容器的上電極圖案的上互連圖案，其中，第二基板被接合至第一基板，使得邏輯單元與電容器單元垂直交疊；第一穿透通道，穿透第二層間絕緣層、第二基板和第一基板，且延伸至第一層間絕緣層中以接觸第一互連圖案；第二穿透通道，設置在第二層間絕緣層中以接觸下互連圖案；第三穿透通道，設置在第二層間絕緣層中以接觸上互連圖案；第四穿透通道，穿透第二層間絕緣層、第二基板和第一基板，且延伸至第一層間絕緣層中以接觸第二互連圖案；第一外部電路圖案，設置在第二層間絕緣層的與第二基板相反的頂表面上，且電連接至第一穿透通道和第二穿透通道；以及第二外部電路圖案，設置在第二層間絕緣層的頂表面之上，且電連接至第三穿透通道和第四穿透通道。
根據另一個實施例，提供了一種製造切換電容式DC-DC轉換器的方法。該方法包括：提供邏輯單元，邏輯單元具有(i)第一基板，(ii)設置在第一基板之上的多個主動元件，(iii)設置在第一基板的頂表面之上以覆蓋主動元件的第一層間絕緣層，以及(iv)設置在第一層間絕緣層中而電連接至主動元件的多個互連圖案，其中，所述多個互連圖案包括第一互連圖案和第二互連圖案；提供電容器單元，電容器單元具有(i)第二基板，(ii)設置在第二基板之上的電容器，(iii)設置在第二基板的頂表面之上以覆蓋電容器的第二層間絕緣層，(iv)設置在第二層間絕緣層中而電連接至電容器的下電極圖案的下互連圖案，以及(v)設置在第二層間絕緣層中而 電連接至電容器的上電極圖案的上互連圖案；將第二基板接合至第一基板，使得邏輯單元與電容器單元垂直交疊；形成第一穿透通道孔(throughViahole)，第一穿透通道孔穿透第二基板和第二層間絕緣層，且延伸至第一層間絕緣層中以暴露第一互連圖案；形成第二穿透通道孔，第二穿透通道孔穿透第二基板以暴露下互連圖案；形成第三穿透通道孔，第三穿透通道孔穿透第二基板，且延伸至第二層間絕緣層中以暴露上互連圖案；形成第四穿透通道孔，第四穿透通道孔穿透第二基板和第二層間絕緣層，且延伸至第一層間絕緣層中以暴露第二互連圖案；用金屬層填充第一穿透通道孔至第四穿透通道孔以分別在第一穿透通道孔至第四穿透通道孔中形成第一穿透通道至第四穿透通道；形成第一外部電路圖案，第一外部電路圖案設置在第二基板的與第二層間絕緣層相反的底表面之上，且電連接至第一穿透通道和第二穿透通道；以及形成第二外部電路圖案，第二外部電路圖案設置在第二基板的底表面之上，且電連接至第三穿透通道和第四穿透通道。
根據另一個實施例，提供了一種製造切換電容式DC-DC轉換器的方法。該方法包括：提供邏輯單元，邏輯單元具有(i)第一基板，(ii)設置在第一基板之上的多個主動元件，(iii)設置在第一基板的頂表面之上以覆蓋主動元件的第一層間絕緣層，以及(iv)設置在第一層間絕緣層中而電連接至主動元件的多個互連圖案，其中，所述多個互連圖案包括第一互連圖案和第二互連圖案；提供電容器單元，電容器單元具有(i)第二基板，(ii)設置在第二基板之上的電容器，(iii)設置在第二基板的頂表面之上以覆蓋電容器的第二層間絕緣層，(iv)設置在第二層間絕緣層中而電連接至 電容器的下電極圖案的下互連圖案，以及(v)設置在第二層間絕緣層中而電連接至電容器的上電極圖案的上互連圖案；將第一層間絕緣層接合至第二基板，使得邏輯單元與電容器單元垂直交疊；形成第一穿透通道孔，第一穿透通道孔穿透第二層間絕緣層和第二基板，且延伸至第一層間絕緣層中以暴露第一互連圖案；在第二層間絕緣層中形成第二穿透通道孔以暴露下互連圖案；在第二層間絕緣層中形成第三穿透通道孔以暴露上互連圖案；形成第四穿透通道孔，第四穿透通道孔穿透第二層間絕緣層和第二基板，且延伸至第一層間絕緣層中以暴露第二互連圖案；用金屬層填充第一穿透通道孔至第四穿透通道孔以分別在第一穿透通道孔至第四穿透通道孔中形成第一穿透通道至第四穿透通道；形成第一外部電路圖案，第一外部電路圖案設置在第二層間絕緣層的與第二基板相反的頂表面之上，且電連接至第一穿透通道和第二穿透通道；以及形成第二外部電路圖案，第二外部電路圖案設置在第二層間絕緣層的頂表面之上，且電連接至第三穿透通道和第四穿透通道。
根據另一個實施例，提供了一種製造切換電容式DC-DC轉換器的方法。該方法包括：提供邏輯單元，邏輯單元具有(i)第一基板，(ii)設置在第一基板之上的多個主動元件，(iii)設置在第一基板的頂表面之上以覆蓋主動元件的第一層間絕緣層，以及(iv)設置在第一層間絕緣層中而電連接至主動元件的多個互連圖案，其中，所述多個互連圖案包括第一互連圖案和第二互連圖案；提供電容器單元，電容器單元具有(i)第二基板，(ii)設置在第二基板之上的電容器，(iii)設置在第二基板之上以覆蓋電容器的第二層間絕緣層，(iv)設置在第二層間絕緣層中而電連接至電容器的 下電極圖案的下互連圖案，以及(v)設置在第二層間絕緣層中而電連接至電容器的上電極圖案的上互連圖案；將第一基板接合至第二層間絕緣層，使得邏輯單元與電容器單元垂直交疊；在邏輯單元和電容器單元中形成第一穿透通道孔至第四穿透通道孔，其中，第一穿透通道孔穿透第二基板、第二層間絕緣層和第一基板，且延伸至第一層間絕緣層中以暴露第一互連圖案，其中，第二穿透通道孔穿透第二基板以暴露下互連圖案，其中，第三穿透通道孔穿透第二基板，且延伸至第二層間絕緣層中以暴露上互連圖案，其中，第四穿透通道孔穿透第二基板、第二層間絕緣層和第一基板，且延伸至第一層間絕緣層中以暴露第二互連圖案；用金屬層填充第一穿透通道孔至第四穿透通道孔以分別在第一穿透通道孔至第四穿透通道孔中形成第一穿透通道至第四穿透通道；形成第一外部電路圖案，第一外部電路圖案設置在第二基板的與第二層間絕緣層相反的底表面之上，且電連接至第一穿透通道和第二穿透通道；以及形成第二外部電路圖案，第二外部電路圖案設置在第二基板的底表面之上，且電連接至第三穿透通道和第四穿透通道。
根據另一個實施例，提供了一種製造切換電容式DC-DC轉換器的方法。該方法包括：提供邏輯單元，邏輯單元具有(i)第一基板，(ii)設置在第一基板之上的多個主動元件，(iii)設置在第一基板的頂表面之上以覆蓋主動元件的第一層間絕緣層，以及(iv)設置在第一層間絕緣層中而電連接至主動元件的多個互連圖案；提供電容器單元，電容器單元具有(i)第二基板，(ii)設置在第二基板之上的電容器，(iii)設置在第二基板之上以覆蓋電容器的第二層間絕緣層，(iv)設置在第二層間絕緣層中而電連接 至電容器的下電極圖案的下互連圖案，以及(v)設置在第二層間絕緣層中而電連接至電容器的上電極圖案的上互連圖案；將第一基板接合至第二基板，使得邏輯單元與電容器單元垂直交疊；在邏輯單元和電容器單元中形成第一穿透通道孔至第四穿透通道孔，其中，第一穿透通道孔穿透第二層間絕緣層、第二基板和第一基板，且延伸至第一層間絕緣層中以暴露第一互連圖案，其中，第二穿透通道孔設置在第二層間絕緣層中以暴露下互連圖案，其中，第三穿透通道孔設置在第二層間絕緣層中以暴露上互連圖案，其中，第四穿透通道孔穿透第二層間絕緣層、第二基板和第一基板，且延伸至第一層間絕緣層中以暴露第二互連圖案；用金屬層填充第一穿透通道孔至第四穿透通道孔以分別在第一穿透通道孔至第四穿透通道孔中形成第一穿透通道至第四穿透通道；形成第一外部電路圖案，第一外部電路圖案設置在第二層間絕緣層的與第二基板相反的頂表面之上，且電連接至第一穿透通道和第二穿透通道；以及形成第二外部電路圖案，第二外部電路圖案設置在第二層間絕緣層的頂表面之上，且電連接至第三穿透通道和第四穿透通道。
10‧‧‧切換電容式DC-DC轉換器
110‧‧‧切換電容式DC-DC轉換器
120‧‧‧切換電容式DC-DC轉換器
130‧‧‧切換電容式DC-DC轉換器
140‧‧‧切換電容式DC-DC轉換器
200‧‧‧邏輯單元
210‧‧‧第一基板
210a‧‧‧頂表面
210b‧‧‧底表面
211‧‧‧第一N型井區
212‧‧‧第二N型井區
213‧‧‧溝槽隔離層
221‧‧‧第一閘極絕緣層圖案
222‧‧‧第二閘極絕緣層圖案
223‧‧‧第三閘極絕緣層圖案
231‧‧‧第一閘極導電層圖案
232‧‧‧第二閘極導電層圖案
233‧‧‧第三閘極導電層圖案
241‧‧‧P型汲極區
242‧‧‧P型源極區
243‧‧‧N型汲極區
244‧‧‧N型源極區
245‧‧‧P型汲極區
246‧‧‧P型源極區
247‧‧‧N型汲極區
248‧‧‧N型源極區
250‧‧‧第一層間絕緣層
250a‧‧‧第一頂表面
250r‧‧‧第三絕緣層
250q‧‧‧第二絕緣層
250p‧‧‧第一絕緣層
251-262‧‧‧通道
271‧‧‧第一互連圖案
272‧‧‧第一互連圖案
273‧‧‧第一互連圖案
274‧‧‧第一互連圖案
275‧‧‧第一互連圖案
276‧‧‧第一互連圖案
277‧‧‧第一互連圖案
278‧‧‧第一互連圖案
279‧‧‧第一互連圖案
281‧‧‧通道
282‧‧‧通道
291‧‧‧第二互連圖案
292‧‧‧第二互連圖案
300‧‧‧電容器單元
301‧‧‧第二結構
310‧‧‧第二基板
310a‧‧‧頂表面
310b‧‧‧底表面
320‧‧‧下互連圖案
330‧‧‧虛設絕緣圖案
340‧‧‧電容器
341‧‧‧下電極圖案
342‧‧‧介電質圖案
343‧‧‧上電極圖案
344‧‧‧接觸孔
350‧‧‧上互連圖案
360‧‧‧第二層間絕緣層
360a‧‧‧第二頂表面
361‧‧‧第一絕緣層
362‧‧‧第二絕緣層
371‧‧‧第一通道
372‧‧‧第二穿透通道
373‧‧‧第三穿透通道
374‧‧‧第四穿透通道
381‧‧‧第一外部電路圖案
382‧‧‧第二外部電路圖案
391‧‧‧第一穿透通道孔
392‧‧‧第二穿透通道孔
393‧‧‧第三穿透通道孔
394‧‧‧第四穿透通道孔
400‧‧‧邏輯單元
401‧‧‧第一結構
410‧‧‧第一基板
410a‧‧‧頂表面
410b‧‧‧底表面
411‧‧‧第一N型井區
412‧‧‧第二N型井區
413‧‧‧溝槽絕緣層
421‧‧‧第一閘極絕緣層圖案
422‧‧‧第二閘極絕緣層圖案
423‧‧‧第三閘極絕緣層圖案
424‧‧‧第四閘極絕緣層圖案
431‧‧‧第一閘極導電層圖案
432‧‧‧第二閘極導電層圖案
433‧‧‧第三閘極導電層圖案
434‧‧‧第四閘極導電層圖案
441‧‧‧P型汲極區
442‧‧‧P型源極區
443‧‧‧N型汲極區
444‧‧‧N型源極區
445‧‧‧P型汲極區
446‧‧‧P型源極區
447‧‧‧N型汲極區
448‧‧‧N型源極區
450‧‧‧第一層間絕緣層
450a‧‧‧底表面
450b‧‧‧頂表面
450p‧‧‧第一絕緣層
450q‧‧‧第二絕緣層
450r‧‧‧第三絕緣層
451-462‧‧‧通道
471-479‧‧‧第一互連圖案
481‧‧‧通道
482‧‧‧通道
491‧‧‧第二互連圖案
492‧‧‧第二互連圖案
500‧‧‧電容器單元
501‧‧‧第二結構
510‧‧‧第二基板
510a‧‧‧頂表面
510b‧‧‧底表面
520‧‧‧下互連圖案
530‧‧‧虛設絕緣圖案
540‧‧‧電容器
541‧‧‧下電極圖案
542‧‧‧介電質圖案
543‧‧‧上電極圖案
544‧‧‧接觸孔
550‧‧‧上互連圖案
560‧‧‧第二層間絕緣層
561‧‧‧第一絕緣層
562‧‧‧第二絕緣層
571-574‧‧‧穿透通道
581‧‧‧第一外部電路圖案
582‧‧‧第二外部電路圖案
591‧‧‧第一穿透通道孔
592‧‧‧第二穿透通道孔
593‧‧‧第三穿透通道孔
594‧‧‧第四穿透通道孔
600‧‧‧邏輯單元
601‧‧‧第一結構
610‧‧‧第一基板
610a‧‧‧底表面
610b‧‧‧頂表面
611‧‧‧第一N型井區
612‧‧‧第二N型井區
613‧‧‧溝槽隔離層
621‧‧‧第一閘極絕緣層圖案
622‧‧‧第二閘極絕緣層圖案
623‧‧‧第三閘極絕緣層圖案
624‧‧‧第四閘極絕緣層圖案
631‧‧‧第一閘極絕緣層圖案
632‧‧‧第二閘極導電層圖案
633‧‧‧第三閘極導電層圖案
634‧‧‧第四閘極導電層圖案
641‧‧‧P型汲極區
642‧‧‧P型源極區
643‧‧‧N型汲極區
644‧‧‧N型源極區
645‧‧‧P型汲極區
646‧‧‧P型源極區
647‧‧‧N型汲極區
648‧‧‧N型源極區
650‧‧‧第一層間絕緣層
650p‧‧‧第一絕緣層
650q‧‧‧第二絕緣層
650r‧‧‧第三絕緣層
651-662‧‧‧通道
671-679‧‧‧第一互連圖案
681‧‧‧通道
682‧‧‧通道
691‧‧‧第二互連圖案
692‧‧‧第二互連圖案
700‧‧‧電容器單元
701‧‧‧第二結構
710‧‧‧第二基板
710a‧‧‧底表面
710b‧‧‧頂表面
720‧‧‧下互連圖案
730‧‧‧虛設絕緣圖案
740‧‧‧電容器
741‧‧‧下電極圖案
742‧‧‧介電質圖案
743‧‧‧上電極圖案
744‧‧‧接觸孔
750‧‧‧上互連圖案
760‧‧‧第二層間絕緣層
760a‧‧‧底表面
760b‧‧‧頂表面
761‧‧‧第一絕緣層
762‧‧‧第二絕緣層
771‧‧‧第一穿透通道
772‧‧‧第二穿透通道
773‧‧‧第三穿透通道
774‧‧‧第四穿透通道
781‧‧‧第一外部電路圖案
782‧‧‧第二外部電路圖案
791‧‧‧第一穿透通道孔
792‧‧‧第二穿透通道孔
793‧‧‧第三穿透通道孔
794‧‧‧第四穿透通道孔
800‧‧‧邏輯單元
801‧‧‧第一結構
810‧‧‧第一基板
810a‧‧‧頂表面
810b‧‧‧底表面
811‧‧‧第一N型井區
812‧‧‧第二N型井區
813‧‧‧溝槽隔離層
821‧‧‧第一閘極絕緣層圖案
822‧‧‧第二閘極絕緣層圖案
823‧‧‧第三閘極絕緣層圖案
824‧‧‧第四閘極絕緣層圖案
831‧‧‧第一閘極導電層圖案
832‧‧‧第二閘極導電層圖案
833‧‧‧第三閘極導電層圖案
834‧‧‧第四閘極導電層圖案
841‧‧‧P型汲極區
842‧‧‧P型源極區
843‧‧‧N型汲極區
844‧‧‧N型源極區
845‧‧‧P型汲極區
846‧‧‧P型源極區
847‧‧‧N型汲極區
848‧‧‧N型源極區
850‧‧‧第一層間絕緣層
851-862‧‧‧通道
871-79‧‧‧第一互連圖案
881‧‧‧通道
882‧‧‧通道
891‧‧‧第二互連圖案
892‧‧‧第二互連圖案
900‧‧‧電容器單元
901‧‧‧第二結構
910‧‧‧第二基板
910a‧‧‧頂表面
910b‧‧‧底表面
920‧‧‧下互連圖案
930‧‧‧虛設絕緣圖案
940‧‧‧電容器
941‧‧‧下電極圖案
942‧‧‧介電質圖案
943‧‧‧上電極圖案
944‧‧‧接觸孔
950‧‧‧上互連圖案
960‧‧‧第二層間絕緣層
960a‧‧‧頂表面
960b‧‧‧底表面
971‧‧‧第一穿透通道
972‧‧‧第二穿透通道
973‧‧‧第三穿透通道
974‧‧‧第四穿透通道
981‧‧‧第一外部電路圖案
982‧‧‧第二外部電路圖案
991‧‧‧第一穿透通道孔
992‧‧‧第二穿透通道孔
993‧‧‧第三穿透通道孔
994‧‧‧第四穿透通道孔
基於附圖和所附詳細描述，本公開的各種實施例將變得更加明顯，在附圖中：圖1是圖示根據一個實施例的切換電容式DC-DC轉換器的電路圖；圖2是圖示根據一個實施例的切換電容式DC-DC轉換器的剖視圖； 圖3是圖示圖2中所示的切換電容式DC-DC轉換器的邏輯單元的剖視圖；圖4是圖示圖2中所示的切換電容式DC-DC轉換器的電容器單元的剖視圖；圖5是圖示根據另一個實施例的切換電容式DC-DC轉換器的剖視圖；圖6是圖示圖5中所示的切換電容式DC-DC轉換器的邏輯單元的剖視圖；圖7是圖示圖5中所示的切換電容式DC-DC轉換器的電容器單元的剖視圖；圖8是圖示根據又一個實施例的切換電容式DC-DC轉換器的剖視圖；圖9是圖示圖8中所示的切換電容式DC-DC轉換器的邏輯單元的剖視圖；圖10是圖示圖8中所示的切換電容式DC-DC轉換器的電容器單元的剖視圖；圖11是圖示根據又一個實施例的切換電容式DC-DC轉換器的剖視圖；圖12是圖示圖11中所示的切換電容式DC-DC轉換器的邏輯單元的剖視圖；圖13是圖示圖11中所示的切換電容式DC-DC轉換器的電容器單元的剖視圖；圖14至圖19是圖示製造圖2中所示的切換電容式DC-DC 轉換器的方法的剖視圖；圖20至圖24是圖示製造圖5中所示的切換電容式DC-DC轉換器的方法的剖視圖；圖25至圖29是圖示製造圖8中所示的切換電容式DC-DC轉換器的方法的剖視圖；圖30至圖34是圖示製造圖11中所示的切換電容式DC-DC轉換器的方法的剖視圖。
將理解的是，雖然在本文中可能使用了術語第一、第二、第三等來描述各種元件，但這些元件不應當由這些術語來限制。這些術語僅用於區分一個元件與另一元件。因此，在不脫離本公開的教導的情況下，在一些實施例中的第一元件可以在其他實施例中被稱作第二元件。
還將理解的是，當一個元件被稱作位於另一元件“之下”、“下面”、“以下”、“下”、“之上”、“上面”、“以上”、“上”“側”或“旁”時，其可以直接接觸其他元件，或者也可以在它們之間存在至少一個中間元件。相應地，在本文中使用的諸如“之下”、“下面”、“以下”、“下”、“之上”、“上面”、“以上”、“上”“側”或“旁”等的術語僅用於描述特定實施例的目的，而非意在限制本公開的範圍。
還將理解的是，當一個元件被稱作“連接”或“耦接”至另一元件時，其可以直接連接或耦接至其他元件，或者可以存在中間元件。與此相反的是，當一個元件被稱作“直接連接”或“直接耦接”至另一元件時，不存在中間元件。
圖1是圖示根據一個實施例的切換電容式DC-DC轉換器10的電路圖。參見圖1，切換電容式DC-DC轉換器10可以被配置為包括第一CMOS裝置CMOS1、第二CMOS裝置CMOS2和電容器CAP。第一CMOS裝置CMOS1可以包括第一P溝道MOS晶體管PMOS1和第一N溝道NMOS電晶體NMOS1。第二CMOS裝置CMOS2可以包括第二P溝道MOS電晶體PMOS2和第二N溝道MOS電晶體NMOS2。
第一P溝道MOS電晶體PMOS1可以具有與P型源極區相對應的源極端子S1和與P型汲極區相對應的汲極端子D1，以及第二P溝道MOS電晶體PMOS2可以具有與P型源極區相對應的源極端子S3和與P型汲極區相對應的汲極端子D3。第一N溝道MOS電晶體NMOS1可以具有與N型源極區相對應的源極端子S2和與N型汲極區相對應的汲極端子D2，以及第二N溝道MOS電晶體NMOS2可以具有與N型源極區相對應的源極端子S4和與N型汲極區相對應的汲極端子D4。
第一P溝道MOS電晶體PMOS1的源極端子S1和汲極端子D1可以分別連接至第一N溝道MOS電晶體NMOS1的輸入電壓端子VIN和汲極端子D2。第一N溝道MOS電晶體NMOS1的源極端子S2可以連接至輸出電壓端子VOUT。第二P溝道MOS晶體管PMOS2的源極端子S3和汲極端子D3可以分別連接至第二N溝道MOS電晶體NMOS2的輸出電壓端子VOUT和汲極端子D4。
第二N溝道MOS電晶體NMOS2的源極端子S4可以連接至接地端子GND。電容器CAP的一個端子可以連接至第一連接節點“a”，第一連接節點“a”將第一P溝道MOS電晶體PMOS1的汲極端子D1連接 至第一N溝道MOS電晶體NMOS1的汲極端子D2。電容器CAP的另一個端子可以連接至第二連接節點“b”，第二連接節點“b”將第二P溝道MOS電晶體PMOS2的汲極端子D3連接至第二N溝道MOS電晶體NMOS2的汲極端子D4。
第一P溝道MOS電晶體PMOS1和第一N溝道MOS電晶體NMOS1的閘極端子G1和G2以及第二P溝道MOS電晶體PMOS2和第二N溝道MOS電晶體NMOS2的閘極端子G3和G4可以共同地連接至閘極電壓輸入端子VG。
根據當前實施例的切換電容式DC-DC轉換器10可以用作DC-DC轉換器，該DC-DC轉換器利用兩個操作步驟(例如，充電步驟和放電步驟)來將直流電流(DC)源從一個電壓電平轉變為另一電壓電平。在切換電容式DC-DC轉換器10的操作期間，時鐘信號可以經由閘極電壓輸入端子VG而被輸入給切換電容式DC-DC轉換器10。
具體地，在充電步驟中，可以將低於特定電壓(例如，第一N溝道MOS電晶體NMOS1和第二N溝道MOS電晶體NMOS2的臨界電壓)電平的閘極電壓信號(例如，具有接地電壓電平的閘極電壓信號)施加給閘極電壓輸入端子VG。相應地，雖然第一P溝道MOS電晶體PMOS1和第二P溝道MOS電晶體PMOS2導通，但第一N溝道MOS電晶體NMOS1和第二N溝道MOS電晶體NMOS2可以關斷。在這種情況下，在輸入電壓端子VIN與輸出電壓端子VOUT之間可以提供經由第一連接節點“a”、電容器CAP和第二連接節點“b”的電流路徑。如果輸入電壓信號被施加到輸入電壓端子VIN，則電容器CAP可以被充電以將特定量的電荷儲存在其中。
在放電步驟中，可以將高於特定電壓電平(例如，第一N溝道MOS電晶體NMOS1和第二N溝道MOS電晶體NMOS2的臨界電壓)的閘極電壓信號(例如，5V的閘極電壓信號)施加給閘極電壓輸入端子VG。相應地，雖然第一N溝道MOS電晶體NMOS1和第二N溝道MOS電晶體NMOS2導通，但第一P溝道MOS電晶體PMOS1和第二P溝道MOS電晶體PMOS2可以關斷。在這種情況下，電容器CAP的兩個端子可以分別連接至接地端子GND和輸出電壓端子VOUT。因此，被充電的電容器CAP可以用作電壓源來經由輸出電壓端子VOUT輸出具有與輸入電壓信號不同的電平的電壓。
圖2是圖示根據一個實施例的切換電容式DC-DC轉換器110的剖視圖。參見圖2，切換電容式DC-DC轉換器110可以具有邏輯單元200和電容器單元300的層疊結構，邏輯單元200包括邏輯裝置，電容器單元300包括電容器。
邏輯單元200可以連接接合至電容器單元300，使得邏輯單元200的表面接觸電容器300的表面。邏輯單元200可以包括設置在第一基板210中的邏輯裝置、設置在第一基板210上的第一層間絕緣層250以及設置在第一層間絕緣層250中的互連圖案273、277、291和292。互連圖案273、277、291和292可以包括第一互連圖案273和277以及設置在與第一互連圖案273和277不同的水準處的第二互連圖案291和292。
電容器300可以包括設置在第二基板310上的電容器340、設置在第二基板310上以覆蓋電容器340的第二層間絕緣層360以及設置在第二層間絕緣層360中的互連圖案320和350。互連圖案320和350可以包 括下互連圖案320和上互連圖案350。第一層間絕緣層250可以具有與第一基板210相反的第一頂表面250a，以及第二層間絕緣層360可以具有與第二基板310相反的第二頂表面360a。第一層間絕緣層250的第一頂表面250a可以直接接合至第二層間絕緣層360的第二頂表面360a。在一些實施例中，第一層間絕緣層250和第二層間絕緣層360中的每個可以包括氧化物層。在這種情況下，邏輯單元200和電容器單元300可以經由氧化物至氧化物接合來附接於彼此。
包括第一外部電路圖案381和第二外部電路圖案382的多個外部電路圖案可以設置在第二基板310的與第二層間絕緣層360相反的底表面310b上。在一些實施例中，在其底表面上設置有第一外部電路圖案381和第二外部電路圖案382的第二基板310的厚度可以小於邏輯單元200的第一基板210的厚度。除第一外部電路圖案381和第二外部電路圖案382之外，還可以提供額外的外部電路圖案(在圖2中未示出)。在圖2中未示出的其他外部電路圖案可以包括分別連接至輸入電壓端子VIN、輸出電壓端子VOUT、接地端子GND和閘極電壓輸入端子VG的外部電路圖案。
第一外部電路圖案381和第二外部電路圖案382可以分別連接至圖1中示出的第一連接節點“a”和第二連接節點“b”。第一外部電路圖案381可以經由第一穿透通道(throughVia)371電連接至邏輯單元200的第二互連圖案292，第一穿透通道371穿透第二基板310和第二層間絕緣層360，並延伸至第一層間絕緣層250中。此外，第一外部電路圖案381可以經由第二穿透通道372電連接至電容器單元300的下互連圖案320，第二穿透通道372穿透第二基板310。相應地，邏輯單元200的第二互連圖案292 可以電連接至電容器單元300的下互連圖案320。
第二外部電路圖案382可以經由第三穿透通道373電連接至電容器單元300的上互連圖案350，第三穿透通道373穿透第二基板310，並延伸至第二層間絕緣層360中。此外，第二外部電路圖案382可以經由第四穿透通道374電連接至邏輯單元200的第二互連圖案291，第四穿透通道374穿透第二基板310和第二層間絕緣層360，並延伸至第一層間絕緣層250中。相應地，邏輯單元200的第二互連圖案291可以電連接至電容器單元300的上互連圖案350。
圖3是詳細圖示圖2中的邏輯單元200的剖視圖。在圖3中，與圖1和圖2中使用的相同的附圖標記或識別字可以表示相同的元件。參見圖2和圖3，邏輯單元200可以包括設置在第一基板210中的邏輯裝置。邏輯裝置可以被配置為包括第一CMOS裝置CMOS1和第二CMOS裝置CMOS2。第一CMOS裝置CMOS1可以包括第一N溝道MOS電晶體NMOS1和第一P溝道MOS電晶體PMOS1。第二CMOS裝置CMOS2可以包括第二N溝道MOS電晶體NMOS2和第二P溝道MOS電晶體PMOS2。具體地，第一基板210可以具有頂表面210a和底表面210b。在一些實施例中，第一基板210可以為P型半導體基板。由於當邏輯單元200被接合至電容器單元300時邏輯單元200被翻轉，因此第一基板210在圖3中被示出為使得第一基板210的頂表面210a面朝下而第一基板210的底表面210b面朝上。
溝槽隔離層213可以設置在第一基板210的上區的特定部分中以將MOS電晶體PMOS1、NMOS1、PMOS2和NMOS2彼此隔離。第一基板210的上區可以對應於鄰近於頂表面210a的區域。第一N型井區211 可以設置在第一基板210的上區中以用作第一P溝道MOS電晶體PMOS1的塊體區(或本體區)。第二N型井區212可以設置在第一基板210的上部中以用作第二P溝道MOS電晶體PMOS2的塊體區(或本體區)。第一基板210的上區或上部可以對應於鄰近於頂表面210a的區域或部分。
第一P溝道MOS電晶體PMOS1可以包括設置在第一基板210的頂表面210a上的第一閘極疊層。第一閘極疊層可以包括順序地層疊在第一基板210的頂表面210a上的第一閘極絕緣層圖案221和第一閘極導電層圖案231。第一閘極疊層可以對應於圖1中所示的第一P溝道MOS電晶體PMOS1的閘極端子G1。
第一N溝道MOS電晶體NMOS1可以包括設置在第一基板210的頂表面210a上的第二閘極疊層。第二閘極疊層可以包括順序地層疊在第一基板210的頂表面210a上的第二閘極絕緣層圖案222和第二閘極導電層圖案232。第二閘極疊層可以對應於圖1中所示的第一N溝道MOS電晶體NMOS1的閘極端子G2。
第二P溝道MOS電晶體PMOS2可以包括設置在第一基板210的頂表面210a上的第三閘極疊層。第三閘極疊層可以包括順序地層疊在第一基板210的頂表面210a上的第三閘極絕緣層圖案223和第三閘極導電層圖案233。第三閘極疊層可以對應於圖1中所示的第二P溝道MOS電晶體PMOS2的閘極端子G3。
第二N溝道MOS電晶體NMOS2可以包括設置在第一基板210的頂表面210a上的第四閘極疊層。第四閘極疊層可以包括順序地層疊在第一基板210的頂表面210a上的第四閘極絕緣層圖案224和第四閘極導 電層圖案234。第四閘極疊層可以對應於圖1中所示的第二N溝道MOS電晶體NMOS2的閘極端子G4。
第一P溝道MOS電晶體PMOS1可以包括P型源極區242和P型汲極區241，P型源極區242和P型汲極區241設置在第一N型井區211的上部中，且通過與第一閘極疊層垂直交疊的溝道區來彼此分開。P型源極區242和P型汲極區241可以分別對應於圖1中所示的第一P溝道MOS電晶體PMOS1的源極端子S1和汲極端子D1。
第二P溝道MOS電晶體PMOS2可以包括P型源極區246和P型汲極區245，P型源極區246和P型汲極區245設置在第二N型井區212的上部中，且通過與第三閘極疊層垂直交疊的溝道區來彼此分開。P型源極區246和P型汲極區245可以分別對應於圖1中所示的第二P溝道MOS電晶體PMOS2的源極端子S3和汲極端子D3。
第一N溝道MOS電晶體NMOS1可以包括N型源極區244和N型汲極區243，N型源極區244和N型汲極區243設置在第一基板210的上部中，且通過與第二閘極疊層垂直交疊的溝道區來彼此分開。N型源極區244和N型汲極區243可以分別對應於圖1中所示的第一N溝道MOS電晶體NMOS1的源極端子S2和汲極端子D2。
第二N溝道MOS電晶體NMOS2可以包括N型源極區248和N型汲極區247，N型源極區248和N型汲極區247設置在第一基板210的上部中，且通過與第四閘極疊層垂直交疊的溝道區來彼此分開。N型源極區248和N型汲極區247可以分別對應於圖1中所示的第二N溝道MOS電晶體NMOS2的源極端子S4和汲極端子D4。
第一層間絕緣層250可以設置在第一基板210的頂表面210a上以覆蓋第一閘極疊層至第四閘極疊層。第一層間絕緣層250可以具有包括垂直層疊的多個絕緣層的多層結構。在一些實施例中，第一層間絕緣層250可以包括多個氧化物層。多個互連圖案可以設置在第一層間絕緣層250中。多個互連圖案可以具有多層互連結構。多層級互連結構可以包括設置在靠近第一基板210的頂表面210a的最低水準(即，第一水準)處的第一互連圖案271~279。多層級互連結構還可以包括設置在遠離第一基板210的頂表面210a的最高水準(即，第二水準)處的第二互連圖案291和292。雖然在圖中未示出，但是可以在第一水準與第二水準之間的第一層間絕緣層250中額外設置至少一個互連圖案。諸如圖3中所示的額外互連圖案可以設置在第一層間絕緣層250中的水準處。
第一互連圖案271可以經由通道(via)251電連接至第二N溝道MOS電晶體NMOS2的N型源極區248。第一互連圖案273可以經由通道253和通道254電連接至第二N溝道MOS電晶體NMOS2的N型汲極區247和第二P溝道MOS電晶體PMOS2的P型汲極區245。第一互連圖案275可以經由通道256和通道257電連接至第二P溝道MOS電晶體PMOS2的P型源極區246和第一N溝道MOS電晶體NMOS1的N型源極區244。
第一互連圖案277可以經由通道259和通道260電連接至第一N溝道MOS電晶體NMOS1的N型汲極區243和第一P溝道MOS電晶體PMOS1的P型汲極區241。第一互連圖案279可以經由通道262電連接至第一P溝道MOS電晶體PMOS1的P型源極區242。
第一互連圖案272、274、276和278可以分別經由通道252、 通道255、通道258和通道261電連接至第四閘極導電層圖案234、第三閘極導電層圖案233、第二閘極導電層圖案232和第一閘極導電層圖案231。第二互連圖案291可以經由通道281電連接至第一互連圖案273。第二互連圖案292可以經由通道282電連接至第一互連圖案277。
如參照圖2所述，第二互連圖案292可以經由第一穿透通道371電連接至第一外部電路圖案(圖2中的381)，第一穿透通道371穿透第二基板(圖2中的310)和第二層間絕緣層(圖2中的360)，且延伸至第一層間絕緣層250中。相應地，第一P溝道MOS電晶體PMOS1的P型汲極區241和第一N溝道MOS電晶體NMOS1的N型汲極區243(對應於圖1中的第一連接節點“a”)可以經由第一互連圖案277、第二互連圖案292以及通道259、通道260和通道282電連接至第一穿透通道371。
此外，第二互連圖案291可以經由第四穿透通道374電連接至第二外部電路圖案(圖2中的382)，第四穿透通道374穿透第二基板(圖2中的310)和第二層間絕緣層(圖2中的360)並延伸至第一層間絕緣層250中。相應地，第二P溝道MOS電晶體PMOS2的P型汲極區245和第二N溝道MOS電晶體NMOS2的N型汲極區247(對應於圖1中的第二連接節點“b”)可以經由第一互連圖案273、第二互連圖案291以及通道253、通道254和通道281電連接至第四穿透通道374。
圖4是詳細地圖示圖2中的電容器單元300的剖視圖。在圖4中，與圖1和圖2中所使用的相同的附圖標記或識別字可以表示相同的元件。參見圖2和圖4，電容器單元300可以包括設置在第二基板310上的電容器340。具體地，下互連圖案320可以設置在第二基板310的與第一外部 電路圖案381和第二外部電路圖案382相反的頂表面310a上。
雖然在圖中未示出，但可以在第二基板310的頂表面310a與下互連圖案320的底表面之間設置絕緣層。第一外部電路圖案381和第二外部電路圖案382可以設置在第二基板310的底表面310b上。雖然在圖中未示出，但可以在第二基板310的底表面310b與第一外部電路圖案381的頂表面和第二外部電路圖案382的頂表面之間設置絕緣層。
虛設絕緣圖案330可以設置在下互連圖案320的與第二基板310相反的頂表面上。虛設絕緣圖案330可以在其中具有多個接觸孔344。接觸孔344中的每個可以穿透虛設絕緣圖案330以暴露下互連圖案320。接觸孔344可以被設置為從平面圖來看是彼此分開的。在一些實施例中，接觸孔344可以被排列為：當從平面圖來看時，其位於構成蜂窩結構的多個六邊形的中心點和頂點處。在一些實施例中，虛設絕緣圖案330可以包括單個氧化物層或多個絕緣層。
電容器340的下電極圖案341可以設置在通過接觸孔344而暴露的下互連圖案320上，以及設置在虛設絕緣圖案330的通過接觸孔344而暴露的側壁上。下電極圖案341可以延伸至虛設絕緣圖案330的頂表面上。下電極圖案341可以與接觸孔344中的下互連圖案320直接接觸。因此，下電極圖案341可以電連接至下互連圖案320。
下電極圖案341可以被設置為暴露與虛設絕緣圖案330的邊緣區相對應的第一區R1的頂表面。相應地，下電極圖案341可以被設置為覆蓋被第一區R1圍繞的虛設絕緣圖案330的整個表面。在一些實施例中，下電極圖案341可以包括單個金屬層或諸如氮化鉭(TaN)層或氮化鈦(TiN) 層的金屬化合物層。
電容器340的介電質圖案342可以被設置為覆蓋下電極圖案341。在第一區R1中，介電質圖案342可以覆蓋下電極圖案341的側壁，且可以延伸至虛設絕緣圖案330的暴露的頂表面上。介電質圖案342可以被設置為暴露第一區R1的邊緣。在一些實施例中，介電質圖案342可以為高k介電質層，諸如氮化矽(SiN)層、氧化鋁(Al2O3)層、五氧化二鉭(Ta2O5)層、氧化鋯(ZrO2)層或氧化鉿(HfO2)層。可選地，介電質圖案342可以為諸如ZrO2/Al2O3/ZrO2層的高k介電質層。
電容器340的上電極圖案343可以被設置為覆蓋介電質圖案342以及通過介電質圖案342而暴露的虛設絕緣圖案330的頂表面。上電極圖案343可以被設置為填充接觸孔344且具有平坦的頂表面。在一些實施例中，上電極圖案343可以包括單個金屬層或者諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。上互連圖案350可以設置在上電極圖案343上。上電極圖案343的頂表面可以與上互連圖案350的底表面直接接觸。因此，上電極圖案343可以電連接至上互連圖案350。在一些實施例中，上互連圖案350可以從上電極圖案343的側壁橫向突出以具有懸垂部分(overhang)。
如參照圖2和圖3所述，第一外部電路圖案381可以經由第一穿透通道371電連接至邏輯單元200的第二互連圖案292。此外，第一外部電路圖案381可以經由第二穿透通道372電連接至下互連圖案320。相應地，第一P溝道MOS電晶體PMOS1的P型汲極區241和第一N溝道MOS電晶體NMOS1的N型汲極區243(對應於圖1中的第一連接節點“a”) 可以電連接至電容器340的下電極圖案341。
第二外部電路圖案382可以經由第三穿透通道373電連接至上互連圖案350。此外，第二外部電路圖案382可以經由第四穿透通道374電連接至邏輯單元200的第二互連圖案291。相應地，第二P溝道MOS電晶體PMOS2的P型汲極區245和第二N溝道MOS晶體管NMOS2的N型汲極區247(對應於圖1中的第二連接節點“b”)可以電連接至電容器340的上電極圖案343。
圖5是圖示根據另一實施例的切換電容式DC-DC轉換器120的剖視圖。參見圖5，切換電容式DC-DC轉換器120可以具有邏輯單元400和電容器單元500的層疊結構，邏輯單元400包括邏輯裝置，電容器單元500包括電容器。邏輯單元400可以被接合至電容器單元500，使得邏輯單元400的表面接觸電容器單元500的表面。邏輯單元400可以包括設置在第一基板410中的邏輯裝置、第一基板410上的第一層間絕緣層450以及設置在第一層間絕緣層450中的互連圖案473、477、491和492。互連圖案473、477、491和492可以包括第一互連圖案473和477以及設置在與第一互連圖案473和477不同的水準處的第二互連圖案491和492。
電容器單元500可以包括設置在第二基板510上的電容器540、設置在第二基板510上以覆蓋電容器540的第二層間絕緣層560以及設置在第二層間絕緣層560中的互連圖案520和550。互連圖案520和550可以包括下互連圖案520和上互連圖案550。
第一層間絕緣層450可以具有接觸第一基板410的表面的底表面450a以及與第一基板410相反的頂表面450b。第二基板510可以具有 接觸第二層間絕緣層560的表面的頂表面510a以及與第二層間絕緣層560相反的底表面510b。第一層間絕緣層450的頂表面450b可以被直接接合至第二基板510的底表面510b。在一些實施例中，第一層間絕緣層450可以為氧化物層，以及第二基板510可以為矽層。在這種情況下，邏輯單元400和電容器單元500可以經由氧化物-矽接合而附接於彼此，以及電容器單元500的第二基板510的厚度可以小於邏輯單元400的第一基板410的厚度。
包括第一外部電路圖案581和第二外部電路圖案582的多個外部電路圖案可以設置在第二層間絕緣層560的與第二基板510相反的表面上。除第一外部電路圖案581和第二外部電路圖案582之外，還可以提供額外的外部電路圖案。額外的外部電路圖案(在圖2中未示出)可以分別連接至輸入電壓端子(圖1中的VIN)、輸出電壓端子(圖1中的VOUT)、接地端子(圖1中的GND)和閘極電壓輸入端子(圖1中的VG)。
第一外部電路圖案581和第二外部電路圖案582可以分別連接至圖1中示出的第一連接節點“a”和第二連接節點“b”。第一外部電路圖案581可以經由第一穿透通道571電連接至邏輯單元400的第二互連圖案492，第一穿透通道571穿透第二基板510和第二層間絕緣層560，且延伸至第一層間絕緣層450中。此外，第一外部電路圖案581可以經由設置在第二層間絕緣層560中的第二穿透通道572電連接至電容器單元500的下互連圖案520。相應地，邏輯單元400的第二互連圖案492可以電連接至電容器單元500的下互連圖案520。第二外部電路圖案582可以經由設置在第二層間絕緣層560中的第三穿透通道573電連接至電容器單元500的上互連圖案550。
此外，第二外部電路圖案582可以經由第四穿透通道574電連接至邏輯單元400的第二互連圖案491，第四穿透通道574穿透第二基板510和第二層間絕緣層560，且延伸至第一層間絕緣層450中。相應地，邏輯單元400的第二互連圖案491可以電連接至電容器單元500的上互連圖案550。
圖6是詳細地圖示圖5中的邏輯單元400的剖視圖。在圖6中，與圖1和圖5中使用的相同的附圖標記或識別字可以表示相同的元件。參見圖5和圖6，邏輯單元400可以包括設置在第一基板410中的邏輯裝置。該邏輯裝置可以被配置為包括第一CMOS裝置CMOS1和第二CMOS裝置CMOS2。第一CMOS裝置CMOS1可以包括第一N溝道MOS電晶體NMOS1和第一P溝道MOS電晶體PMOS1。第二CMOS裝置CMOS2可以包括第二N溝道MOS電晶體NMOS2和第二P溝道MOS電晶體PMOS2。具體地，第一基板410可以具有頂表面410a和底表面410b。在一些實施例中，第一基板410可以為P型半導體基板。
溝槽絕緣層413可以設置在第一基板410的上區的特定部分中以將MOS電晶體PMOS1、NMOS1、PMOS2和NMOS2彼此隔離。第一基板410的上區可以對應於鄰近於頂表面410a的區域。第一N型井區411可以設置在第一基板410的上部中而用作第一P溝道MOS電晶體PMOS1的塊體區(或本體區)。
第二N型井區412可以設置在第一基板410的上部中而用作第二P溝道MOS晶體管PMOS2的塊體區(或本體區)。第一基板410的上區或上部可以對應於鄰近於頂表面410a的區域或部分。
第一P溝道MOS電晶體PMOS1可以包括設置在第一基板410的頂表面410a上的第一閘極疊層。第一閘極疊層可以包括順序地層疊在第一基板410的頂表面410a上的第一閘極絕緣層圖案421和第一閘極導電層圖案431。第一閘極疊層可以對應於圖1中示出的第一P溝道MOS電晶體PMOS1的閘極端子G1。
第一N溝道MOS電晶體NMOS1可以包括設置在第一基板410的頂表面410a上的第二閘極疊層。第二閘極疊層可以包括順序地層疊在第一基板410的頂表面410a上的第二閘極絕緣層圖案422和第二閘極導電層圖案432。第二閘極疊層可以對應於圖1中示出的第一N溝道MOS電晶體NMOS1的閘極端子G2。
第二P溝道MOS電晶體PMOS2可以包括設置在第一基板410的頂表面410a上的第三閘極疊層。第三閘極疊層可以包括順序地層疊在第一基板410的頂表面410a上的第三閘極絕緣層圖案423和第三閘極導電層圖案433。第三閘極疊層可以對應於圖1中示出的第二P溝道MOS電晶體PMOS2的閘極端子G3。
第二N溝道MOS電晶體NMOS2可以包括設置在第一基板410的頂表面410a上的第四閘極疊層。第四閘極疊層可以包括順序地層疊在第一基板410的頂表面410a上的第四閘極絕緣層圖案424和第四閘極導電層圖案434。第四閘極疊層可以對應於圖1中示出的第二N溝道MOS電晶體NMOS2的閘極端子G4。
第一P溝道MOS電晶體PMOS1可以包括P型源極區442和P型汲極區441，P型源極區442和P型汲極區441設置在第一N型井區 411的上部中，且通過與第一閘極疊層垂直交疊的溝道區彼此分開。P型源極區442和P型汲極區441可以分別對應於圖1中示出的第一P溝道MOS電晶體PMOS1的源極端子S1和汲極端子D1。
第二P溝道MOS電晶體PMOS2可以包括P型源極區446和P型汲極區445，P型源極區446和P型汲極區445設置在第二N型井區412的上部中，且通過與第三閘極疊層垂直交疊的溝道區彼此分開。P型源極區446和P型汲極區445可以分別對應於圖1中示出的第二P溝道MOS電晶體PMOS2的源極端子S3和汲極端子D3。
第一N溝道MOS電晶體NMOS1可以包括N型源極區444和N型汲極區443，N型源極區444和N型汲極區443設置在第一基板410的上部中，且通過與第二閘極疊層垂直交疊的溝道區彼此分開。N型源極區444和N型汲極區443可以分別對應於圖1中示出的第一N溝道MOS電晶體NMOS1的源極端子S2和汲極端子D2。
第二N溝道MOS電晶體NMOS2可以包括N型源極區448和N型汲極區447，N型源極區448和N型汲極區447設置在第一基板410的上部中，且通過與第四閘極疊層垂直交疊的溝道區彼此分開。N型源極區448和N型汲極區447可以分別對應於圖1中示出的第二N溝道MOS電晶體NMOS2的源極端子S4和汲極端子D4。
第一層間絕緣層450可以設置在第一基板410的頂表面410a上以覆蓋第一閘極疊層至第四閘極疊層。第一層間絕緣層450可以具有包括垂直層疊的多個絕緣層的多層結構。在一些實施例中，第一層間絕緣層450可以包括多個氧化物層。多個互連圖案可以設置在第一層間絕緣層450 中。多個互連圖案可以具有多層互連結構。多層級互連結構可以包括設置在靠近第一基板410的頂表面410a的最低水準(即，第一水準)處的第一互連圖案471~479。
多層級互連結構還可以包括設置在遠離第一基板410的頂表面410a的最高水準(即，第二水準)處的第二互連圖案491和492。雖然在圖中未示出，但可以在第一水平與第二水準之間的第一層間絕緣層450中額外設置至少一個互連圖案。諸如圖3中所示的額外互連圖案可以設置在第一層間絕緣層450中的水準處。
第一互連圖案471可以經由通道451電連接至第二N溝道MOS電晶體NMOS2的N型源極區448。第一互連圖案473可以經由通道453和通道454電連接至第二N溝道MOS電晶體NMOS2的N型汲極區447和第二P溝道MOS電晶體PMOS2的P型汲極區445。第一互連圖案475可以經由通道456和通道457電連接至第二P溝道MOS電晶體PMOS2的P型源極區446和第一N溝道MOS電晶體NMOS1的N型源極區444。第一互連圖案477可以經由通道459和通道460電連接至第一N溝道MOS電晶體NMOS1的N型汲極區443和第一P溝道MOS電晶體PMOS1的P型汲極區441。
第一互連圖案479可以經由通道462電連接至第一P溝道MOS電晶體PMOS1的P型源極區442。第一互連圖案472、474、476和478可以分別經由通道452、通道455、通道458和通道461電連接至第四閘極導電層圖案434、第三閘極導電層圖案433、第二閘極導電層圖案432和第一閘極導電層圖案431。第二互連圖案491可以經由通道481電連接至第一 互連圖案473。第二互連圖案492可以經由通道482電連接至第一互連圖案477。
如參照圖5所述，第二互連圖案492可以經由第一穿透通道571電連接至第一外部電路圖案(圖5中的581)，第一穿透通道571穿透第二基板(圖5中的510)和第二層間絕緣層(圖5中的560)，且延伸至第一層間絕緣層450中。相應地，第一P溝道MOS電晶體PMOS1的P型汲極區441和第一N溝道MOS電晶體NMOS1的N型汲極區443(對應於圖1中的第一連接節點“a”)可以經由第一互連圖案477、第二互連圖案492以及通道459、通道460和通道482電連接至第一穿透通道571。
此外，第二互連圖案491可以經由第四穿透通道574電連接至第二外部電路圖案(圖5中的582)，第四穿透通道574穿透第二基板(圖5中的510)和第二層間絕緣層(圖5中的560)，且延伸至第一層間絕緣層450中。相應地，第二P溝道MOS電晶體PMOS2的P型汲極區445和第二N溝道MOS電晶體NMOS2的N型汲極區447(對應於圖1中的第二連接節點“b”)可以經由第一互連圖案473、第二互連圖案491以及道453、道454和道481電連接至第四穿透通道574。
圖7是詳細地圖示圖5中的電容器單元500的剖視圖。在圖7中，與圖5和圖6中所用的相同的附圖標記或識別字可以表示相同的元件。參見圖5、圖6和圖7，電容器單元500可以包括設置在第二基板510上的電容器540。具體地，下互連圖案520可以設置在第二基板510的與第二互連圖案491和492相反的頂表面510a上。雖然在圖中未示出，但可以在第二基板510的頂表面510a與下互連圖案520的底表面之間設置絕緣層。
虛設絕緣圖案530可以設置在下互連圖案520的與第二基板510相反的頂表面上。虛設絕緣圖案530可以在其中具有多個接觸孔544。接觸孔544中的每個可以穿透虛設絕緣圖案530以暴露下互連圖案520。接觸孔544可以被設置為從平面圖來看是彼此分開的。在一些實施例中，接觸孔544可以被排列為：當從平面圖來看時，其位於構成蜂窩結構的多個六邊形的中心點和頂點處。在一些實施例中，虛設絕緣圖案530可以由單個氧化物層或多個絕緣層組成。
電容器540的下電極圖案541可以設置在通過接觸孔544而暴露的下互連圖案520上以及虛設絕緣圖案530的通過接觸孔544而暴露的側壁上。下電極圖案541可以延伸至虛設絕緣圖案530的頂表面上。下電極圖案541可以與接觸孔544中的下互連圖案520直接接觸。因此，下電極圖案541可以電連接至下互連圖案520。下電極圖案541可以被設置為暴露與虛設絕緣圖案530的邊緣區相對應的第一區R2的頂表面。相應地，下電極圖案541可以被設置為覆蓋被第一區R2圍繞的虛設絕緣圖案530的整個表面。在一些實施例中，下電極圖案541可以包括單個金屬層或者諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。
電容器540的介電質圖案542可以被設置為覆蓋下電極圖案541。在第一區R2中，介電質圖案542可以覆蓋下電極圖案541的側壁，且可以延伸至虛設絕緣圖案530的暴露的頂表面上。介電質圖案542可以被設置為暴露第一區R2的邊緣。在一些實施例中，介電質圖案542可以為高k介電質層，諸如氮化矽(SiN)層、氧化鋁(Al2O3)層、五氧化二鉭(Ta2O5)層、氧化鋯(ZrO2)層或氧化鉿(HfO2)層。可選地，介電質圖案542可 以為由組合層(諸如ZrO2/Al2O3/ZrO2層)組成的高k介電質層。
電容器540的上電極圖案543可以被設置為覆蓋介電質圖案542以及虛設絕緣圖案530的通過介電質圖案542而暴露的頂表面。上電極圖案543可以被設置為填充接觸孔544，且具有平坦的頂表面。在一些實施例中，上電極圖案543可以包括單個金屬層或諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。上互連圖案550可以設置在上電極圖案543上。上電極圖案543的頂表面可以與上互連圖案550的底表面直接接觸。因此，上電極圖案543可以電連接至上互連圖案550。在一些實施例中，上互連圖案550可以從上電極圖案543的側壁橫向突出而具有懸垂部分。
第二層間絕緣層560可以設置在第二基板510的頂表面510a上以覆蓋電容器540、下互連圖案520和上互連圖案550。第一外部電路圖案581和第二外部電路圖案582可以設置在第二層間絕緣層560的與第二基板510相反的表面上。如參照圖5和圖6所述，第一外部電路圖案581可以經由第一穿透通道571電連接至邏輯單元400的第二互連圖案492。
此外，第一外部電路圖案581可以經由第二穿透通道572電連接至下互連圖案520。相30應地，第一P溝道MOS電晶體PMOS1的P型汲極區441和第一N溝道MOS電晶體NMOS1的N型汲極區443(對應於圖1中的第一連接節點“a”)可以電連接至電容器540的下電極圖案541。第二外部電路圖案582可以經由第三穿透通道573電連接至上互連圖案550。此外，第二外部電路圖案582可以經由第四穿透通道574電連接至第二互連圖案491。相應地，第二P溝道MOS電晶體PMOS2的P型汲極區445和第二N溝道MOS晶體管的N型汲極區447(對應於圖1中的第二連 接節點“b”)可以電連接至電容器540的上電極圖案543。
圖8是圖示根據又一個實施例的切換電容式DC-DC轉換器130的剖視圖。參見圖8，切換電容式DC-DC轉換器130可以具有邏輯單元600和電容器單元700的層疊結構，邏輯單元600包括邏輯裝置，電容器單元700包括電容器。邏輯單元600可以被接合至電容器單元700，使得邏輯單元600的表面接觸電容器單元700的表面。邏輯單元600可以包括設置在第一基板610中的邏輯裝置、設置在第一基板610上的第一層間絕緣層650以及設置在第一層間絕緣層650中的互連圖案673、677、691和692。互連圖案673、677、691和692可以包括第一互連圖案673和677以及設置在與第一互連圖案673和677不同的水準處的第二互連圖案691和692。
電容器單元700可以包括設置在第二基板710上的電容器740、設置在第二基板710上以覆蓋電容器740的第二層間絕緣層760以及設置在第二層間絕緣層760中的互連圖案720和750。互連圖案720和750可以包括下互連圖案720和上互連圖案750。
第一基板610可以具有接觸第一層間絕緣層650的表面的頂表面610a和與第一層間絕緣層650相反的底表面610b。第二層間絕緣層760可以具有接觸第二基板710的表面的底表面760a和與第二基板710相反的頂表面760b。第一基板610的底表面610b可以被直接接合至第二層間絕緣層760的頂表面760b。在一些實施例中，第一基板610可以為矽層，以及第二層間絕緣層760可以是氧化物層。在這種情況下，邏輯單元600和電容器單元700可以經由氧化物-氧化物接合而附接於彼此。
包括第一外部電路圖案781和第二外部電路圖案782的多個 外部電路圖案可以設置在第二基板710的與第二層間絕緣層760相反的底表面710a上。除第一外部電路圖案781和第二外部電路圖案782之外，還可以提供額外的外部電路圖案(在圖8中未示出)。額外的外部電路圖案(在圖8中未示出)可以分別連接至輸入電壓端子(圖1中的VIN)、輸出電壓端子(圖1中VOUT)、接地端子(圖1中的GND)和閘極電壓輸入端子(圖1中的VG)。第一外部電路圖案781和第二外部電路圖案782可以分別連接至圖1中示出的第一連接節點“a”和第二連接節點“b”。
第一外部電路圖案781可以經由第一穿透通道771電連接至邏輯單元600的第二互連圖案692，第一穿透通道771穿透第二基板710、第二層間絕緣層760和第一基板610，且延伸至第一層間絕緣層650中。此外，第一外部電路圖案781可以經由穿透第二基板710的第二穿透通道772電連接至電容器單元700的下互連圖案720。相應地，邏輯單元600的第二互連圖案692可以電連接至電容器單元700的下互連圖案720。
第二外部電路圖案782可以經由第三穿透通道773電連接至電容器單元700的上互連圖案750，第三穿透通道773穿透第二基板710，且延伸至第二層間絕緣層760中。此外，第二外部電路圖案782可以經由第四穿透通道774電連接至邏輯單元600的第二互連圖案691，第四穿透通道774穿透第二基板710、第二層間絕緣層760和第一基板610，且延伸至第一層間絕緣層650中。相應地，邏輯單元600的第二互連圖案691可以電連接至電容器單元700的上互連圖案750。
圖9是詳細地圖示圖8中的邏輯單元600的剖視圖。在圖9中，與圖1和圖8中所用的相同的附圖標記或識別字可以表示相同的元件。
參見圖8和圖9，邏輯單元600可以包括設置在第一基板610中的邏輯裝置。該邏輯裝置可以被配置為包括第一CMOS裝置CMOS1和第二CMOS裝置CMOS2。第一CMOS裝置CMOS1可以包括第一N溝道MOS電晶體NMOS1和第一P溝道MOS晶體管PMOS1。第二CMOS裝置CMOS2可以包括第二N溝道MOS電晶體NMOS2和第二P溝道MOS電晶體PMOS2。
具體地，第一基板610可以具有如上所述的頂表面610a和底表面610b。第一基板610的底表面610b可以接觸第二層間絕緣層760的頂表面760b。在一些實施例中，第一基板610可以是P型半導體基板。
溝槽隔離層613可以設置在第一基板610的上區的特定部分中以將MOS電晶體PMOS1、NMOS1、PMOS2和NMOS2彼此隔離。第一基板610的上區可以對應於鄰近於頂表面610a的區域。第一N型井區611可以設置在第一基板610的上部中以用作第一P溝道MOS電晶體PMOS1的塊體區(或本體區)。第二N型井區612可以設置在第一基板610的上部中而用作第二P溝道MOS電晶體PMOS2的塊體區(或本體區)。
第一基板610的上區或上部可以對應於鄰近於頂表面610a的區域或部分。第一P溝道MOS電晶體PMOS1可以包括設置在第一基板610的頂表面610a上的第一閘極疊層。第一閘極疊層可以包括順序地層疊在第一基板610的頂表面610a上的第一閘極絕緣層圖案621和第一閘極導電層圖案631。第一閘極疊層可以對應於圖1中示出的第一P溝道MOS電晶體PMOS1的閘極端子G1。
第一N溝道MOS電晶體NMOS1可以包括設置在第一基板610的頂表面610a上的第二閘極疊層。第二閘極疊層可以包括順序地層疊 在第一基板610的頂表面610a上的第二閘極絕緣層圖案622和第二閘極導電層圖案632。第二閘極疊層可以對應於圖1中所示的第一N溝道MOS電晶體NMOS1的閘極端子G2。
第二P溝道MOS電晶體PMOS2可以包括設置在第一基板610的頂表面610a上的第三閘極疊層。第三閘極疊層可以包括順序地層疊在第一基板610的頂表面610a上的第三閘極絕緣層圖案623和第三閘極導電層圖案633。第三閘極疊層可以對應於圖1中所示的第二P溝道MOS電晶體PMOS2的閘極端子G3。
第二N溝道MOS電晶體NMOS2可以包括設置在第一基板610的頂表面610a上的第四閘極疊層。第四閘極疊層可以包括順序地層疊在第一基板610的頂表面610a上的第四閘極絕緣層圖案624和第四閘極導電層圖案634。第四閘極疊層可以對應於圖1中所示的第二N溝道MOS電晶體NMOS2的閘極端子G4。
第一P溝道MOS電晶體PMOS1可以包括P型源極區642和P型汲極區641，P型源極區642和P型汲極區641設置在第一N型井區611的上部中，且通過與第一閘極疊層垂直交疊的溝道區彼此分開。P型源極區642和P型汲極區641可以分別對應於圖1中所示的第一P溝道MOS電晶體PMOS1的源極端子S1和汲極端子D1。
第二P溝道MOS電晶體PMOS2可以包括P型源極區646和P型汲極區645，P型源極區646和P型汲極區645設置在第二N型井區612的上部中，且通過與第三閘極疊層垂直交疊的溝道區彼此分開。P型源極區646和P型汲極區645可以分別對應於圖1中所示的第二P溝道MOS 電晶體PMOS2的源極端子S3和汲極端子D3。
第一N溝道MOS電晶體NMOS1可以包括N型源極區644和N型汲極區643，N型源極區644和N型汲極區643設置在第一基板610的上部中，且通過與第二閘極疊層垂直交疊的溝道區彼此分開。N型源極區644和N型汲極區643可以分別對應於圖1中所示的第一N溝道MOS電晶體NMOS1的源極端子S2和汲極端子D2。
第二N溝道MOS電晶體NMOS2可以包括N型源極區648和N型汲極區647，N型源極區648和N型汲極區647設置在第一基板610的上部中，且通過與第四閘極疊層垂直交疊的溝道區彼此分開。N型源極區648和N型汲極區647可以分別對應於圖1中所示的第二N溝道MOS電晶體NMOS2的源極端子S4和汲極端子D4。
第一層間絕緣層650可以設置在第一基板610的頂表面610a上以覆蓋第一閘極疊層至第四閘極疊層。第一層間絕緣層650可以具有包括垂直層疊的多個絕緣層的多層結構。在一些實施例中，第一層間絕緣層650可以包括多個氧化物層。多個互連圖案可以設置在第一層間絕緣層650中。
多個互連圖案可以具有多層互連結構。多層級互連結構可以包括設置在靠近第一基板610的頂表面610a的最低水準(即，第一水準)處的第一互連圖案671~679。多水準互連結構還可以包括設置在遠離第一基板610的頂表面610a的最高水準(即，第二水準)處的第二互連圖案691和692。雖然在圖中未示出，但可以在第一水準與第二水準之間的第一層間絕緣層650中設置一個或更多個額外的互連圖案。不只是圖9中所示的互連 圖案可以設置在第一層間絕緣層650中的所述水準處。
第一互連圖案671可以經由通道651電連接至第二N溝道MOS電晶體NMOS2的N型源極區648。第一互連圖案673可以經由通道653和通道654電連接至第二N溝道MOS電晶體NMOS2的N型汲極區647和第二P溝道MOS電晶體PMOS2的P型汲極區645。第一互連圖案675可以經由通道656和通道657電連接至第二P溝道MOS電晶體PMOS2的P型源極區646和第一N溝道MOS電晶體NMOS1的N型源極區644。第一互連圖案677可以經由通道659和通道660電連接至第一N溝道MOS電晶體NMOS1的N型汲極區643和第一P溝道MOS電晶體PMOS1的P型汲極區641。第一互連圖案679可以經由通道662電連接至第一P溝道MOS電晶體PMOS1的P型源極區642。第一互連圖案672、674、676和678可以分別經由通道652、通道655、通道658和通道661電連接至第四閘極導電層圖案634、第四閘極導電層圖案633、第二閘極導電層圖案632和第一閘極導電層圖案631。
第二互連圖案691可以經由通道681電連接至第一互連圖案673。第二互連圖案692可以經由通道682電連接至第一互連圖案677。
如參照圖8所述，第二互連圖案692可以經由第一穿透通道771電連接至第一外部電路圖案(圖8中的781)，第一穿透通道771穿透第二基板(圖8中的710)以及第二層間絕緣層(圖8中的760)和第一基板610，且延伸至第一層間絕緣層650中。相應地，第一P溝道MOS電晶體PMOS1的P型汲極區641和第一N溝道MOS電晶體NMOS1的N型汲極區643(對應於圖1中的第一連接節點“a”)可以經由第一互連圖案677、第 二互連圖案692以及通道659、通道660和通道682電連接至第一穿透通道771。
此外，第二互連圖案691可以經由第四穿透通道774電連接至第二外部電路圖案(圖8中的782)，第四穿透通道774穿透第二基板(圖8中的710)以及第二層間絕緣層(圖8中的760)以及第一基板610，且延伸至第一層間絕緣層650中。相應地，第二P溝道MOS電晶體PMOS2的P型汲極區645和第二N溝道MOS電晶體NMOS2的N型汲極區647(對應於圖1中的第二連接節點“b”)可以經由第一互連圖案673、第二互連圖案691以及道653、道654和道681電連接至第四穿透通道774。
圖10是詳細地圖示圖8中的電容器單元700的剖視圖。在圖10中，與圖8和圖9中所用的相同的附圖標記或識別字可以表示相同的元件。參見圖8、圖9和圖10，電容器單元700可以包括設置在第二基板710上的電容器740。
具體地，下互連圖案720可以設置在第二基板710的與第一外部電路圖案781和第二外部電路圖案782相反的頂表面710b上。雖然在圖中未示出，但可以在第二基板710的頂表面710b與下互連圖案720的底表面之間設置絕緣層。如上所述，第一外部電路圖案781和第二外部電路圖案782可以設置在第二基板710的底表面710a上。雖然在圖中未示出，但還可以在第二基板710與第一外部電路圖案781和第二外部電路圖案782之間設置絕緣層。
虛設絕緣圖案730可以設置在下互連圖案720的與第二基板710相反的頂表面上。虛設絕緣圖案730可以在其中具有多個接觸孔744。 接觸孔744中的每個可以穿透虛設絕緣圖案730以暴露下互連圖案720。接觸孔744可以被設置為從平面圖來看是彼此分開的。在一些實施例中，接觸孔744可以被排列為：當從平面圖來看時，其位於構成蜂窩結構的多個六邊形的中心點和頂點處。在一些實施例中，虛設絕緣圖案730可以由單個氧化物層或多個絕緣層組成。
電容器740的下電極圖案741可以設置在通過接觸孔744而暴露的下互連圖案720上以及虛設絕緣圖案730的通過接觸孔744而暴露的側壁上。下電極圖案741可以延伸至虛設絕緣圖案730的頂表面上。下電極圖案741可以與接觸孔744中的下互連圖案720直接接觸。因此，下電極圖案741可以電連接至下互連圖案720。
下電極圖案741可以被設置為暴露與虛設絕緣圖案730的邊緣區相對應的第一區R3的頂表面。相應地，下電極圖案741可以被設置為覆蓋被第一區R3圍繞的虛設絕緣圖案730的整個表面。在一些實施例中，下電極圖案741可以包括單個金屬層或諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。
電容器740的介電質圖案742可以被設置為覆蓋下電極圖案741。在第一區R3中，介電質圖案742可以覆蓋下電極圖案741的側壁，且可以延伸至虛設絕緣圖案730的暴露的頂表面上。介電質圖案742可以被設置為暴露第一區R3的邊緣。在一些實施例中，介電質圖案742可以為高k介電質層，諸如氮化矽(SiN)層、氧化鋁(Al2O3)層、五氧化二鉭(Ta2O5)層、氧化鋯(ZrO2)層和氧化鉿(HfO2)層。可選地，介電質圖案742可以為由組合層(諸如ZrO2/Al2O3/ZrO2)組成的高k介電質層。
電容器740的上電極圖案743可以被設置為覆蓋介電質圖案742以及虛設絕緣圖案730的通過介電質圖案742而暴露的頂表面。上電極圖案743可以被設置為填充接觸孔744，且具有平坦的頂表面。在一些實施例中，上電極圖案743可以包括單個金屬層或者諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。
上互連圖案750可以設置在上電極圖案743上。上電極圖案743的頂表面可以與上互連圖案750的底表面直接接觸。因此，上電極圖案743可以電連接至上互連圖案750。在一些實施例中，上互連圖案750可以從上電極圖案743的側壁橫向突出而具有懸垂部分。
如參照圖8和圖9所述，第一外部電路圖案781可以經由第一穿透通道771電連接至邏輯單元600的第二互連圖案692。此外，第一外部電路圖案781可以經由第二穿透通道772電連接至下互連圖案720。相應地，第一P溝道MOS電晶體PMOS1的P型汲極區641和第一N溝道MOS電晶體NMOS1的N型汲極區643(對應於圖1中的第一連接節點“a”)可以電連接至電容器740的下電極圖案741。
第二外部電路圖案782可以經由第三穿透通道773電連接至上互連圖案750。此外，第二外部電路圖案782可以經由第四穿透通道774電連接至邏輯單元600的第二互連圖案691。相應地，第二P溝道MOS電晶體PMOS2的P型汲極區645和第二N溝道MOS晶體管NMOS2的N型汲極區647(對應於圖1中的第二連接節點“b”)可以電連接至電容器740的上電極圖案743。
圖11是圖示根據又一個實施例的切換電容式DC-DC轉換器 140的剖視圖。參見圖11，切換電容式DC-DC轉換器140可以具有邏輯單元800和電容器單元900的層疊結構，邏輯單元800包括邏輯裝置，電容器單元900包括電容器。
邏輯單元800可以被接合至電容器單元900，使得邏輯單元800的表面接觸電容器單元900的表面。邏輯單元800可以包括設置在第一基板810中的邏輯裝置、設置在第一基板810上的第一層間絕緣層850以及設置在第一層間絕緣層850中的互連圖案873、877、891和892。互連圖案873、877、891和892可以包括第一互連圖案873和877以及設置在與第一互連圖案873和877的不同的水準處的第二互連圖案891和892。
電容器單元900可以包括設置在第二基板910上的電容器940、設置在第二基板910上以覆蓋電容器940的第二層間絕緣層960以及設置在第二層間絕緣層960中的互連圖案920和950。互連圖案920和950可以包括下互連圖案920和上互連圖案950。
第一基板810可以具有接觸第一層間絕緣層850的表面的頂表面810a和與第一層間絕緣層850相反的底表面810b。第二基板910可以具有接觸第二層間絕緣層960的表面的頂表面910a和與第二層間絕緣層960相反的底表面910b。第一基板810的底表面810b可以直接接合至第二基板910的底表面910b。在一些實施例中，第一基板810和第二基板910中的每個可以為矽層。在這種情況下，邏輯單元800與電容器單元900可以經由矽-矽接合而附接於彼此。在其他實施例中，可以在第一基板810與第二基板910之間設置絕緣層。
包括第一外部電路圖案981和第二外部電路圖案982的多個 外部電路圖案可以設置在第二層間絕緣層960的與第二基板910相反的頂表面960a上。除第一外部電路圖案981和第二外部電路圖案982之外，還可以提供額外的外部電路圖案(在圖11中未示出)。額外的外部電路圖案(在圖11中未示出)可以包括分別連接至輸入電壓端子(圖1中的VIN)、輸出電壓端子(圖1中的VOUT)、接地端子(圖1中的GND)和閘極電壓輸入端子(圖1中的VG)。
第一外部電路圖案981和第二外部電路圖案982可以分別連接至圖1中示出的第一連接節點“a”和第二連接節點“b”。第一外部電路圖案981可以經由第一穿透通道971電連接至邏輯單元800的第二互連圖案892，第一穿透通道971穿透第二層間絕緣層960、第二基板910和第一基板810，且延伸至第一層間絕緣層850中。此外，第一外部電路圖案981可以經由設置在第二層間絕緣層960中的第二穿透通道972電連接至電容器單元900的下互連圖案920。相應地，邏輯單元800的第二互連圖案892可以電連接至電容器單元900的下互連圖案920。
第二外部電路圖案982可以經由設置在第二層間絕緣層960中的第三穿透通道973電連接至電容器單元900的上互連圖案950。此外，第二外部電路圖案982可以經由第四穿透通道974電連接至邏輯單元800的第二互連圖案891，第四穿透通道974穿透第二層間絕緣層960、第二基板910和第一基板810，且延伸至第一層間絕緣層850中。相應地，邏輯單元800的第二互連圖案891可以電連接至電容器單元900的上互連圖案950。
圖12是詳細地圖示圖11中的邏輯單元800的剖視圖。在圖12中，與圖1和圖11中所用的相同的附圖標記或識別字可以表示相同的元 件。參見圖11和圖12，邏輯單元800可以包括設置在第一基板810中的邏輯裝置。
該邏輯裝置可以被配置為包括第一CMOS裝置CMOS1和第二CMOS裝置CMOS2。第一CMOS裝置CMOS1可以包括第一N溝道MOS電晶體NMOS1和第一P溝道MOS電晶體PMOS1。第二CMOS裝置CMOS2可以包括第二N溝道MOS晶體管NMOS2和第二P溝道MOS電晶體PMOS2。具體地，如上所述，第一基板810可以具有頂表面810a和底表面810b。第一基板810的底表面810b可以接觸第二基板910的底表面910b。在一些實施例中，第一基板610可以為P型半導體基板。
溝槽隔離層813可以設置在第一基板810的上區的特定部分中而將MOS電晶體PMOS1、NMOS1、PMOS2和NMOS2彼此隔離。第一基板810的上區可以對應於鄰近於頂表面810a的區域。
第一N型井區811可以設置在第一基板810的上部中以用作第一P溝道MOS晶體管PMOS1的塊體區(或本體區)。第二N型井區812可以設置在第一基板810的上部中以用作第二P溝道MOS電晶體PMOS2的塊體區(或本體區)。第一基板810的上區或上部可以對應於鄰近於頂表面810a的區域或部分。
第一P溝道MOS電晶體PMOS1可以包括設置在第一基板810的頂表面810a上的第一閘極疊層。第一閘極疊層可以包括順序地層疊在第一基板810的頂表面810a上的第一閘極絕緣層圖案821和第一閘極導電層圖案831。第一閘極疊層可以對應於圖1中所示的第一P溝道MOS電晶體PMOS1的閘極端子G1。
第一N溝道MOS電晶體NMOS1可以包括設置在第一基板810的頂表面810a上的第二閘極疊層。第二閘極疊層可以包括順序地層疊在第一基板810的頂表面810a上的第二閘極絕緣層圖案822和第二閘極導電層圖案832。第二閘極疊層可以對應於圖1中所示的第一N溝道MOS電晶體NMOS1的閘極端子G2。
第二P溝道MOS電晶體PMOS2可以包括設置在第一基板810的頂表面810a上的第三閘極疊層。第三閘極疊層可以包括順序地層疊在第一基板810的頂表面810a上的第三閘極絕緣層圖案823和第三閘極導電層圖案833。第三閘極疊層可以對應於圖1中所示的第二P溝道MOS電晶體PMOS2的閘極端子G3。
第二N溝道MOS電晶體NMOS2可以包括設置在第一基板810的頂表面810a上的第四閘極疊層。第四閘極疊層可以包括順序地層疊在第一基板810的頂表面810a上的第四閘極絕緣層圖案824和第四閘極導電層圖案834。第四閘極疊層可以對應於圖1中所示的第二N溝道MOS電晶體NMOS2的閘極端子G4。
第一P溝道MOS電晶體PMOS1可以包括P型源極區842和P型汲極區841，P型源極區842和P型汲極區841設置在第一N型井區811的上部中，且通過與第一閘極疊層垂直交疊的溝道區彼此分開。P型源極區842和P型汲極區841可以分別對應於圖1中所示的第一P溝道MOS電晶體PMOS1的源極端子S1和汲極端子D1。
第二P溝道MOS電晶體PMOS2可以包括P型源極區846和P型汲極區845，P型源極區846和P型汲極區845設置在第二N型井區 812的上部中，且通過與第三閘極疊層垂直交疊的溝道區彼此分開。P型源極區846和P型汲極區845可以分別對應於圖1中所示的第二P溝道MOS電晶體PMOS2的源極端子S3和汲極端子D3。
第一N溝道MOS電晶體NMOS1可以包括N型源極區844和N型汲極區843，N型源極區844和N型汲極區843設置在第一基板810的上部中，且通過與第二閘極疊層垂直交疊的溝道區彼此分開。N型源極區844和N型汲極區843可以分別對應於圖1中所示的第一N溝道MOS電晶體NMOS1的源極端子S2和汲極端子D2。
第二N溝道MOS電晶體NMOS2可以包括N型源極區848和N型汲極區847，N型源極區848和N型汲極區847設置在第一基板810的上部中，且通過與第四閘極疊層垂直交疊的溝道區彼此分開。N型源極區848和N型汲極區847可以分別對應於圖1中所示的第二N溝道MOS電晶體NMOS2的源極端子S4和汲極端子D4。
第一層間絕緣層850可以設置在第一基板810的頂表面810a上以覆蓋第一閘極疊層至第四閘極疊層。第一層間絕緣層850可以具有包括垂直層疊的多個絕緣層的多層結構。在一些實施例中，第一層間絕緣層850可以包括多個氧化物層。
多個互連圖案可以設置在第一層間絕緣層850中。多個互連圖案可以具有多層互連結構。多層級互連結構可以包括設置在靠近第一基板810的頂表面810a的最低水準(即，第一水準)處的第一互連圖案871~879。多層級互連結構還可以包括設置在遠離第一襯底810的頂表面810a的最高水準(即，第二水準)處的第二互連圖案891和892。雖然在圖 中未示出，但可以在第一水準與第二水準之間的第一層間絕緣層850中額外設置至少一個互連圖案。例如，圖12中示出的一個或更多個互連圖案可以設置在第一層間絕緣層850中的水準處。
第一互連圖案871可以經由通道851電連接至第二N溝道MOS電晶體NMOS2的N型源極區848。第一互連圖案873可以經由通道853和通道854電連接至第二N溝道MOS電晶體NMOS2的N型汲極區847和第二P溝道MOS電晶體PMOS2的P型汲極區845。
第一互連圖案875可以經由通道856和通道857電連接至第二P溝道MOS電晶體PMOS2的P型源極區846和第一N溝道MOS電晶體NMOS1的N型源極區844。第一互連圖案877可以經由通道859和通道860電連接至第一N溝道MOS電晶體NMOS1的N型汲極區843和第一P溝道MOS電晶體PMOS1的P型汲極區841。第一互連圖案879可以經由通道862電耦接至第一P溝道MOS電晶體PMOS1的P型源極區842。第一互連圖案872、874、876和878可以分別經由通道852、通道855、通道858和通道861而電連接至第四閘極導電層圖案834、第三閘極導電層圖案833、第二閘極導電層圖案832和第一閘極導電層圖案831。
第二互連圖案891可以經由通道881電連接至第一互連圖案873。第二互連圖案892可以經由通道882電連接至第一互連圖案877。
如參照圖11所述，第二互連圖案892可以經由第一穿透通道971電連接至第一外部電路圖案(圖11中的981)，第一穿透通道971穿透第二層間絕緣層960、第二基板910和第一基板810，且延伸至第一層間絕緣層850中。相應地，第一P溝道MOS電晶體PMOS1的P型汲極區841 和第一N溝道MOS電晶體NMOS1的N型汲極區843(對應於圖1中的第一連接節點“a”)可以經由第一互連圖案877、第二互連圖案892以及通道859、通道860和通道882電連接至第一穿透通道971。
此外，第二互連圖案891可以經由第四穿透通道電連接至第二外部電路圖案(圖11中的982)，第四穿透通道974穿透第二層間絕緣層960、第二基板910和第一基板810，且延伸至第一層間絕緣層850中。相應地，第二P溝道MOS電晶體PMOS2的P型汲極區845和第二N溝道MOS電晶體NMOS2的N型汲極區847(對應於圖1中的第二連接節點“b”)可以經由第一互連圖案873、第二互連圖案891以及通道853、通道854和通道881而電連接至第四穿透通道974。
圖13是詳細地圖示圖11中的電容器單元900的剖視圖。在圖13中，與圖11和圖12中所用的相同的附圖標記或識別字可以表示相同的元件。
參見圖11、圖12和圖13，電容器單元900可以包括設置在第二基板910上的電容器940。由於當電容器單元900被接合至邏輯單元800時，電容器單元900被翻轉，因此第二基板910在圖13中被示出為使得第二基板910的頂表面910a面朝下，而第二基板910的底表面910b面朝上。
下互連圖案920可以設置在第二基板910的與第一基板810相反的頂表面910a上。雖然在圖中未示出，但可以在第二基板910與下互連圖案920之間設置絕緣層。第一外部電路圖案981和第二外部電路圖案982可以設置在第二層間絕緣層960的頂表面960a上。
虛設絕緣圖案930可以設置在下互連圖案920的與第二基板 910相反的頂表面上。虛設絕緣圖案930可以在其中具有多個接觸孔944。接觸孔944中的每個可以穿透虛設絕緣圖案930以暴露下互連圖案920。接觸孔944可以被設置為從平面圖來看是彼此分開的。在一些實施例中，接觸孔944可以被排列為：當從平面圖來看時，其位於構成蜂窩結構的多個六邊形的中心點或頂點處。在一些實施例中，虛設絕緣圖案930可以由單個氧化物層或多個絕緣層組成。
電容器940的下電極圖案941可以設置在通過接觸孔944而暴露的下互連圖案920上以及虛設絕緣圖案930的通過接觸孔944而暴露的側壁上。下電極圖案941可以延伸至虛設絕緣圖案930的頂表面上。下電極圖案940可以與接觸孔944中的下互連圖案920直接接觸。因此，下電極圖案941可以電連接至下互連圖案920。
下電極圖案941可以被設置為暴露與虛設絕緣圖案930的邊緣區相對應的第一區R4的頂表面。相應地，下電極圖案941可以被設置為覆蓋被第一區R4圍繞的虛設絕緣圖案930的整個表面。在一些實施例中，下電極圖案941可以包括單個金屬層或者諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。
電容器940的介電質圖案942可以被設置為覆蓋下電極圖案941。在第一區R4中，介電質圖案942可以覆蓋下電極圖案941的側壁，且可以延伸至虛設絕緣圖案930的暴露的頂表面上。介電質圖案942可以被設置為暴露第一區R4的邊緣。在一些實施例中，介電質圖案942可以為高k介電質層，諸如氮化矽(SiN)層、氧化鋁(Al2O3)層、五氧化二鉭(Ta2O5)層、氧化鋯(ZrO2)層或氧化鉿(HfO2)層。可選地，介電質圖案942可以 為由組合物(諸如ZrO2/Al2O3/ZrO2層)組成的高k介電質層。
電容器940的上電極圖案943可以被設置為覆蓋介電質圖案942以及虛設絕緣圖案930通過介電質圖案942而暴露的頂表面。上電極圖案943可以被設置為填充接觸孔944，且具有平坦的頂表面。在一些實施例中，上電極圖案943可以包括單個金屬層或諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層。
上互連圖案950可以設置在上電極圖案943的與虛設絕緣圖案930相反的頂表面上。上電極圖案943的頂表面可以與上互連圖案950的底表面直接接觸。因此，上電極圖案943可以電連接至上互連圖案950。在一些實施例中，上互連圖案950可以從上電極圖案943的側壁橫向突出而具有懸垂部分。
如參照圖11和圖12所述，第一外部電路圖案981可以經由第一穿透通道971電連接至邏輯單元800的第二互連圖案892。此外，第一外部電路圖案981可以經由第二穿透通道972電連接至下互連圖案920。相應地，第一P溝道MOS電晶體PMOS1的P型汲極區841和第一N溝道MOS電晶體NMOS1的N型汲極區843(對應於圖1中的第一連接節點“a”)可以電連接至電容器940的下電極圖案941。
第二外部電路圖案982可以經由第三穿透通道973電連接至上互連圖案950。此外，第二外部電路圖案982可以經由第四穿透通道974電連接至邏輯單元800的第二互連圖案891。相應地，第二P溝道MOS電晶體PMOS2的P型汲極區845和第二N溝道MOS晶體管NMOS2的N型汲極區847(對應於圖1中的第二連接節點“b”)可以電連接至電容器940 的上電極圖案943。
圖14至圖19是圖示製造圖2中所示的切換電容式DC-DC轉換器110的方法的剖視圖。參見圖14，可以提供用於製造切換電容式DC-DC轉換器110的第一結構201。具體地，第一結構210可以被提供為包括多個邏輯單元200，多個邏輯單元200中的每個被形成為包括多個切換元件(諸如MOS電晶體)。在一些實施例中，第一結構201可以為矽晶片。可以通過將多個邏輯單元200集成至單個晶片中來形成第一結構201。邏輯單元200中的每個可以被提供為包括形成在第一基板210中和上的第一CMOS裝置CMOS1和第二CMOS裝置CMOS2、形成在第一基板210上而覆蓋第一CMOS裝置CMOS1和第二CMOS裝置CMOS2的第一層間絕緣層250以及形成在第一層間絕緣層250中的互連圖案271~279、291和292。
邏輯單元200中的每個可以使用CMOS工藝技術來形成。具體地，可以在具有P型導電性的第一基板210的上區中形成第一N型井區211和第二N型井區212。可以在第一基板210的上區中形成溝槽隔離層213以定義主動區。可以在第一基板210上形成第一閘極疊層至第四閘極疊層。
第一閘極疊層可以被形成為包括順序地層疊的第一閘極絕緣層圖案221和第一閘極導電層圖案231。第二閘極疊層可以被形成為包括順序地層疊的第二閘極絕緣層圖案222和第二閘極導電層圖案232。第三閘極疊層可以被形成為包括順序地層疊的第三閘極絕緣層圖案223和第三閘極導電層圖案233。第四閘極疊層可以被形成為包括順序地層疊的第四閘極絕緣層圖案224和第四閘極導電層圖案234。
第一閘極絕緣層圖案221和第一閘極導電層圖案231可以對應於構成第一CMOS裝置CMOS1的第一P溝道MOS電晶體PMOS1的閘極端子(圖1中的G1)。第二閘極絕緣層圖案222和第二閘極導電層圖案232可以對應於構成第一CMOS裝置CMOS1的第一N溝道MOS電晶體NMOS1的閘極端子(圖1中的G2)。第三閘極絕緣層圖案223和第三閘極導電層圖案233可以對應於構成第二CMOS裝置CMOS2的第二P溝道MOS電晶體PMOS2的閘極端子(圖1中的G3)。第四閘極絕緣層圖案224和第四閘極導電層圖案234可以對應於構成第二CMOS裝置CMOS2的第二N溝道MOS電晶體NMOS2的閘極端子(圖1中的G4)。
可以使用第一閘極疊層和第三閘極疊層以及溝槽隔離層213作為注入遮罩來將P型雜質離子注入第一N型井區211和第二N型井區212的上區中，由此形成P型汲極區241和245以及P型源極區242和246。可以使用第二閘極疊層和第四閘極疊層以及溝槽隔離層213作為注入遮罩來將N型雜質離子注入第一基板210的上區中，由此形成N型汲極區243和247以及N型源極區244和248。
P型汲極區241和P型源極區242可以分別對應於構成第一CMOS裝置CMOS1的第一P溝道MOS電晶體PMOS1的汲極端子(圖1中的D1)和源極端子(圖1中的S1)。P型汲極區245和P型源極區246可以分別對應於構成第二CMOS裝置CMOS2的第二P溝道MOS電晶體PMOS2的汲極端子(圖1中的D3)和源極端子(圖1中的S3)。
N型汲極區243和N型源極區244可以分別對應於構成第一CMOS裝置CMOS1的第一N溝道MOS電晶體NMOS1的汲極端子(圖1 中的D2)和源極端子(圖1中的S2)。N型汲極區247和N型源極區248可以分別對應於構成第二CMOS裝置CMOS2的第二N溝道MOS電晶體NMOS2的汲極端子(圖1中的D4)和源極端子(圖1中的S4)。
第一絕緣層250p可以形成在包括P型汲極區241和245和P型源極區242和24615以及N型汲極區243和247和N型源極區244和248的第一基板210上。可以形成穿透第一絕緣層250p的多個通道251~262。可以在第一絕緣層250p上形成第一互連圖案271~279。
第一互連圖案271可以被形成為經由通道251電連接至第二N溝道MOS電晶體NMOS2的N型源極區248。第一互連圖案273可以被形成為經由通道253和通道254而電連接至第二N溝道MOS電晶體NMOS2的N型汲極區247和第二P溝道MOS電晶體PMOS2的P型汲極區245。第一互連圖案275可以被形成為經由通道256和通道257而電連接至第二P溝道MOS電晶體PMOS2的P型源極區246和第一N溝道MOS電晶體NMOS1的N型源極區244。
第一互連圖案277可以被形成為經由通道259和通道260而電連接至第一N溝道MOS電晶體NMOS1的N型汲極區243和第一P溝道MOS電晶體PMOS1的P型汲極區241。第一互連圖案279可以被形成為經由通道262電連接至第一P溝道MOS電晶體PMOS1的P型源極區242。第一互連圖案272、274、276和278可以被形成為分別經由通道252、通道255、通道258和通道261而電連接至第四閘極導電層圖案234、第三閘極導電層圖案233、第二閘極導電層圖案232和第一閘極導電層圖案231。
可以在第一絕緣層250p和第一互連圖案271~279上形成第 二絕緣層250q。可以形成穿透第二絕緣層250q的多個通道281和282。可以在第二絕緣層250q上形成第二互連圖案291和292。
第二互連圖案291可以被形成為經由通道281電連接至第一互連圖案273。第二互連圖案292可以被形成為經由通道282電連接至第一互連圖案277。
為了避免附圖複雜，在圖14中未示出連接至剩餘的第一互連圖案271、272、274~276、278和279的其他通道和其他第二互連圖案。可以在第二絕緣層250q以及第二互連圖案291和292上形成第三絕緣層250r。在一些實施例中，第一絕緣層250p、第二絕緣層250q和第三絕緣層250r可以由相同的絕緣層(例如，氧化物層)形成。第一絕緣層250p、第二絕緣層250q和第三絕緣層250r可以構成邏輯單元200的第一層間絕緣層250。
參見圖15，可以提供用於製造切換電容式DC-DC轉換器110的第二結構301。第二結構301可以被提供為包括多個電容器。在一些實施例中，第二結構301可以為矽晶片。第二結構301可以被提供為包括多個電容器單元300。
電容器單元300中的每個可以被提供為包括形成在第二基板310上的電容器340、形成在第二基板310上以覆蓋電容器340的第二層間絕緣層360以及形成在第二層間絕緣層360中的下互連圖案320和上互連圖案350。為了形成電容器340，下互連圖案320可以形成在第二基板310上。
虛設絕緣圖案330可以形成在下互連圖案320上。在一些實 施例中，虛設絕緣圖案330可以由單個氧化物層或多個絕緣層形成。虛設絕緣圖案330可以被形成為在其中具有多個接觸孔344。接觸孔344可以穿透虛設絕緣圖案330以暴露下互連圖案320。如圖16的平面圖中所示，接觸孔344可以被排列為：位於構成蜂窩結構的多個六邊形的中心點和頂點處。
再次參見圖15，下電極圖案341可以形成在下互連圖案320的通過接觸孔344而暴露的部分上、虛設絕緣圖案330的通過接觸孔344而暴露的側壁上以及虛設絕緣圖案330的頂表面上。在一些實施例中，下電極圖案341可以由單個金屬層或者諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層形成。下電極圖案341可以被形成為暴露虛設絕緣圖案330的頂表面的邊緣。虛設絕緣圖案330的暴露的邊緣可以具有沿虛設絕緣圖案330的邊界的特定寬度。
介電質圖案342可以形成在下電極圖案341上。在一些實施例中，介電質圖案342可以由高k介電質層形成，諸如氮化矽(SiN)層、氧化鋁(Al2O3)層、五氧化二鉭(Ta2O5)層、氧化鋯(ZrO2)層或氧化鉿(HfO2)層。可選地，介電質圖案342可以由高k介電質層形成，該高k介電質層由諸如ZrO2/Al2O3/ZrO2的組合層組成。
上電極圖案343可以形成在介電質圖案342上。上電極圖案343可以被形成為填充接觸孔344。在一些實施例中，上電極圖案343可以由單個金屬層或者諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層形成。
下電極圖案341、介電質圖案342和上電極圖案343可以構 成電容器340。下電極圖案341、介電質圖案342和上電極圖案343中的每種可以被形成為與虛設絕緣圖案330的頂表面、接觸孔344的側壁以及接觸孔344的底表面交疊。因此，電容器340的電容值可以增大。
第一絕緣層361可以形成在第二基板310和下互連圖案320上。上互連圖案350可以形成在第一絕緣層361和上電極圖案343上。上互連圖案350的底表面可以與上電極圖案343的頂表面直接接觸。第二絕緣層362可以形成在第一絕緣層361和上互連圖案350上。在一些實施例中，第一絕緣層361和第二絕緣層362可以由相同的絕緣層(例如，氧化物層)形成。第一絕緣層361和第二絕緣層362可以構成電容器單元300的第二層間絕緣層360。
參見圖17，第一結構(圖14中的201)和第二結構(圖15中的301)可以彼此接合，使得第一結構201的邏輯單元200分別接合至第二結構301的電容器單元300。第一結構201和第二結構301可以以晶片為單位彼此接合。第一結構201和第二結構301可以彼此接合，使得構成每個邏輯單元200的第一層間絕緣層250的頂表面250a附接至構成每個電容器單元300的第二層間絕緣層360的頂表面360a。
為了將邏輯單元200接合至電容器單元300，包括邏輯單元200的第一結構201可以位於包括電容器單元300的第二結構301之上，使得第一層間絕緣層250的頂表面250a面向第二層間絕緣層360的頂表面360a。在這種情況下，邏輯單元200可以被上下翻轉。即，每個邏輯單元200的第一基板210可以位於上面。
在邏輯單元200被接合至電容器單元300之前，可以將使用 等離子體的清洗製程和表面活化製程應用至第一層間絕緣層250的頂表面250a和第二層間絕緣層360的頂表面360a。在清洗製程和表面活化製程被執行之後，第一結構201可以在特定溫度下被朝著第二結構301下壓以將邏輯單元200分別接合至電容器單元300。
參見圖18，可以研磨(grind)電容器單元300的第二基板310以減小第二基板310的厚度。可以使用常規晶片研磨製程來研磨電容器單元300的第二基板310。隨後，可以在由單個邏輯單元200和接合至單個邏輯單元200的單個電容器單元300組成的每個單元中形成第一穿透通道孔至第四穿透通道孔391、392、393和394。
第一穿透通道孔391可以穿透第二基板310(即，被研磨的第二基板310)和第二層間絕緣層360，且可以延伸至第一層間絕緣層250中以暴露邏輯單元200的第二互連圖案292的一部分。第二穿透通道孔392可以穿透第二基板310以暴露電容器單元300的下互連圖案320的一部分。第三穿透通道孔393可以穿透第二基板310，且可以延伸至第二層間絕緣層360中以暴露電容器單元300的上互連圖案350的一部分。第四穿透通道孔394可以穿透第二基板310和第二層間絕緣層360，且可以延伸至第一層間絕緣層250中以暴露邏輯單元200的第二互連圖案291的一部分。在一些實施例中，第一穿透通道孔至第四穿透通道孔391、392、393和394可以利用雷射光束來形成。雖然在圖中未示出，但可以在第一穿透通道孔至第四穿透通道孔391、392、393和394的側壁上順序地形成絕緣層和金屬種子層。
參見圖19，第一穿透通道孔至第四穿透通道孔391、392、393和394可以用諸如金屬層的導電層來填充以在第一穿透通道孔至第四穿 透通道孔391、392、393和394中分別形成第一穿透通道至第四穿透通道371、372、373和374。第一穿透通道至第四穿透通道371、372、373和374可以使用電鍍製程來形成，該電鍍製程採用金屬種子層作為種子層。
第一穿透通道371的一端可以耦接至邏輯單元200的第二互連圖案292，以及第二穿透通道372的一端可以耦接至電容器單元300的下互連圖案320。此外，第三穿透通道373可以耦接至電容器單元300的上互連圖案350，以及第四穿透通道374可以耦接至邏輯單元200的第二互連圖案291。
第一外部電路圖案381和第二外部電路圖案382可以形成在第二基板310的與第二層間絕緣層360相反的底表面上。第一外部電路圖案381可以被形成為電連接至第一穿透通道371和第二穿透通道372。第二外部電路圖案382可以被形成為電連接至第三穿透通道373和第四穿透通道374。
圖20至圖24是圖示製造圖5中所示的切換電容式DC-DC轉換器120的方法的剖視圖。參見圖20，可以提供用於製造切換電容式DC-DC轉換器120的第一結構401。具體地，第一結構401可以被提供為包括多個邏輯單元400，多個邏輯單元400中的每個被形成為包括諸如MOS電晶體的多個切換元件。在一些實施例中，第一結構401可以是矽晶片。
第一結構401可以通過將多個邏輯單元400整合至單個晶片中來形成。邏輯單元400中的每個可以被提供為包括形成在第一基板410中和上的第一CMOS電晶體CMOS1和第二CMOS電晶體CMOS2、形成在第一基板410上以覆蓋第一CMOS裝置CMOS1和第二CMOS裝置CMOS2 的第一層間絕緣層450以及形成在第一層間絕緣層450中的互連圖案471~479、491和492。
邏輯單元400中的每個可以使用CMOS製程技術來形成。具體地，可以在具有P型導電性的第一基板410的上區中形成第一N型井區411和第二N型井區412。可以在第一基板410的上區中形成溝槽隔離層413以限定主動區。
可以在第一基板410上形成第一閘極疊層至第四閘極疊層。第一閘極疊層可以被形成為包括順序地層疊的第一閘極絕緣層圖案421和第一閘極導電層圖案431。第二閘極疊層可以被形成為包括順序地層疊的第二閘極絕緣層圖案422和第二閘極導電層圖案432。第三閘極疊層可以被形成為包括順序地層疊的第三閘極絕緣層圖案423和第三閘極導電層圖案433。第四閘極疊層可以被形成為包括順序地層疊的第四閘極絕緣層圖案424和第四閘極導電層圖案434。
可以使用第一閘極疊層和第三閘極疊層以及溝槽隔離層413作為注入遮罩來將P型雜質離子注入第一N型井區411和第二N型井區412的上區中，由此形成P型汲極區441和445以及P型源極區442和446。可以使用第二閘極疊層和第四閘極疊層以及溝槽隔離層413作為注入遮罩來將N型雜質離子注入第一基板410的上區中，由此形成N型汲極區443和447以及N型源極區444和448。
可以在包括P型汲極區441和445和P型源極區442和446以及N型汲極區443和447和N型源極區444和448的第一基板410上形成第一絕緣層450p。可以形成穿透第一絕緣層450p的多個道451~462。可 以在第一絕緣層450p上形成第一互連圖案471~479。
第一互連圖案471可以被形成為經由道451電連接至第二N溝道MOS電晶體NMOS2的N型源極區448。第一互連圖案473可以被形成為經由道453和道454電連接至第二N溝道MOS電晶體NMOS2的N型汲極區447和第二P溝道MOS電晶體PMOS2的P型汲極區445。第一互連圖案475可以被形成為經由道456和道457電連接至第二P溝道MOS電晶體PMOS2的P型源極區446和第一N溝道MOS電晶體NMOS1的N型源極區444。
第一互連圖案477可以被形成為經由道459和道460電連接至第一N溝道MOS晶體管NMOS1的N型汲極區443和第一P溝道MOS電晶體PMOS1的P型汲極區441。第一互連圖案479可以被形成為經由道462電連接至第一P溝道MOS電晶體PMOS1的P型源極區442。第一互連圖案472、474、476和478可以被形成為分別經由道452、道455、道458和道461電連接至第四閘極導電層圖案434、第三閘極導電層圖案433、第二閘極導電層圖案432和第一閘極導電層圖案431。
可以在第一絕緣層450p和第一互連圖案471~479上形成第二絕緣層450q。可以形成穿透第二絕緣層450q的多個道481和482。
可以在第二絕緣層450q上形成第二互連圖案491和492。第二互連圖案491可以被形成為經由道481電連接至第一互連圖案473。第二互連圖案492可以被形成為經由道482電連接至第一互連圖案477。
可以在第二絕緣層450q以及第二互連圖案491和492上形成第三絕緣層450r。在一些實施例中，第一絕緣層450p、第二絕緣層450q 和第三絕緣層450r可以由相同的絕緣層(例如，氧化物層)形成。第一絕緣層450p、第二絕緣層450q和第三絕緣層450r可以構成邏輯單元400的第一層間絕緣層450。
參見圖21，可以提供用於製造切換電容式DC-DC轉換器120的第二結構501。第二結構501可以被提供為包括多個電容器。在一些實施例中，第二結構501可以為矽晶片。第二結構501可以被提供為包括多個電容器單元500。電容器單元500中的每個可以被提供為包括：形成在第二基板510上的電容器540、形成在第二基板510上以覆蓋電容器540的第二層間絕緣層560以及形成在第二層間絕緣層560中的下互連圖案520和上互連圖案550。為了形成電容器540，下互連圖案520可以形成在第二基板510上。
可以在下互連圖案520上形成虛設絕緣圖案530。在一些實施例中，虛設絕緣圖案530可以由單個氧化物層或多個絕緣層形成。虛設絕緣圖案530可以被形成為在其中具有多個接觸孔544。具有接觸孔544的虛設絕緣圖案530可以具有與參照圖16而描述的平面結構相同的平面結構。
下電極圖案541可以形成在下互連圖案520的通過接觸孔544而暴露的部分上、虛設絕緣圖案530的通過接觸孔544而暴露的側壁上以及虛設絕緣圖案530的頂表面上。
下電極圖案541可以被形成為暴露虛設絕緣圖案530的頂表面的邊緣。可以在下電極圖案541上形成介電質圖案542。可以在介電質圖案542上形成上電極圖案543。上電極圖案543可以被形成為填充接觸孔544。下電極圖案541、介電質圖案542和上電極圖案543可以構成電容器 540。
可以在第二基板510和下互連圖案520上形成第一絕緣層561。可以在第一絕緣層561和上電極圖案543上形成上互連圖案550。上互連圖案550的底表面可以與上電極圖案543的頂表面直接接觸。可以在第一絕緣層561和上互連圖案550上形成第二絕緣層562。第一絕緣層561和第二絕緣層562可以構成電容器單元500的第二層間絕緣層560。
參見圖22，可以將第一結構(圖20中的401)和第二結構(圖21中的501)彼此接合，使得第一結構401的邏輯單元400被分別接合至第二結構501的電容器單元500。第一結構401和第二結構501可以以晶片為單位來彼此接合。第一結構401和第二結構501可以彼此接合，使得第一層間絕緣層450的與第一基板410相反的頂表面450b附接至第二基板510的與第二層間絕緣層560相反的底表面510b。
為了將邏輯單元400接合至電容器單元500，可以使包括電容器單元500的第二結構501位於包括邏輯單元400的第一結構401之上，使得第二基板510的底表面510b面向第一層間絕緣層450的頂表面450b。即，第一結構401和第二結構501可以被設置為使得邏輯單元400的第一基板410和電容器單元500的第二基板面朝下。
在將邏輯單元400接合至電容器單元500之前，可以將利用等離子體的清洗製程和表面活化製程應用至第一層間絕緣層450的頂表面450b和第二基板510的底表面510b。在執行清洗製程和表面活化製程之後，可以在特定溫度下將第二結構501朝著第一結構401下壓以將邏輯單元400分別接合至電容器單元500。在邏輯單元400被接合至電容器單元500之前， 可以研磨電容器單元500的第二基板510以減小第二基板510的厚度。可以使用常規晶片研磨製程來研磨電容器單元500的第二基板510。
參見圖23，可以在由單個邏輯單元400和接合至單個邏輯單元400的單個電容器單元500組成的每個單元中形成第一穿透通道孔至第四穿透通道孔591、592、593和594。第一穿透通道孔591可以穿透第二層間絕緣層560和第二基板510，且可以延伸至第一層間絕緣層450中以暴露邏輯單元400的第二互連圖案492的一部分。
可以在第二層間絕緣層560中形成第二穿透通道孔592以暴露電容器單元500的下互連圖案520的一部分。可以在第二層間絕緣層560中形成第三穿透通道孔593以暴露電容器單元500的上互連圖案550的一部分。第四穿透通道孔594可以穿透第二層間絕緣層560和第二基板510，且可以延伸至第一層間絕緣層450中以暴露邏輯單元400的第二互連圖案491的一部分。在一些實施例中，可以利用雷射光束來形成第一穿透通道孔至第四穿透通道孔591、592、593和594。雖然未在圖中示出，但可以在第一穿透通道孔至第四穿透通道孔591、592、593和594的側壁上順序地形成絕緣層和金屬種子層。
參見圖24，可以用諸如金屬層的導電層來填充第一穿透通道孔至第四穿透通道孔591、592、593和594以在第一穿透通道孔至第四穿透通道孔591、592、593和594中分別形成第一穿透通道至第四穿透通道571、572、573和574。可以使用電鍍製程來形成第一穿透通道至第四穿透通道571、572、573和574，該電鍍製程採用金屬種子層作為種子層。
第一穿透通道571的一端可以耦接至邏輯單元400的第二互 連圖案492，以及第二穿透通道572的一端可以耦接至電容器單元500的下互連圖案520。此外，第三穿透通道573可以耦接至電容器單元500的上互連圖案550，以及第四穿透通道574可以耦接至邏輯單元400的第二互連圖案491。。
可以在第二層間絕緣層560上形成第一外部電路圖案581和第二外部電路圖案582第一外部電路圖案581可以被形成為電連接至第一穿透通道571和第二穿透通道572。第二外部電路582可以被形成為電連接至第三穿透通道573和第四穿透通道574。
圖25至圖29是圖示製造圖8中所示的切換電容式DC-DC轉換器130的方法的剖視圖。參見圖25，可以提供用於製造切換電容式DC-DC轉換器130的第一結構601。具體地，第一結構601可以被提供為包括多個邏輯單元600，多個邏輯單元600中的每個被形成為包括諸如MOS電晶體的多個切換元件。在一些實施例中，第一結構601可以為矽晶片。
可以通過將多個邏輯單元600整合至單個晶片中來形成第一結構601。邏輯單元600中的每個可以被提供為包括：形成在第一基板610中和上的第一CMOS裝置CMOS1和第二CMOS裝置CMOS2、形成在第一基板610上以覆蓋第一CMOS裝置CMOS1和第二CMOS裝置CMOS2的第一層間絕緣層650以及形成在第一層間絕緣層650中的互連圖案671~679、691和692。
邏輯單元600中的每個可以使用CMOS製程技術來形成。具體地，可以在具有P型導電性的第一基板610的上區中形成第一N型井區611和第二N型井區612。可以在第一基板610的上區中形成溝槽隔離層 613以限定主動區。
可以在第一基板610上形成第一閘極疊層至第四閘極疊層。第一閘極疊層可以被形成為包括順序地層疊的第一閘極絕緣層圖案621和第一閘極導電層圖案631。第二閘極疊層可以被形成為包括順序地層疊的第二閘極絕緣層圖案622和第二閘極導電層圖案632。第三閘極疊層可以被形成為包括順序地層疊的第三閘極絕緣層圖案623和第三閘極導電層圖案633。第四閘極疊層可以被形成為包括順序地層疊的第四閘極絕緣層圖案624和第四閘極導電層圖案634。
可以使用第一閘極疊層和第三閘極疊層以及溝槽隔離層613作為注入遮罩來將P型雜質離子注入至第一N型井區611和第二N型井區612的上區中，由此形成P型汲極區641和645以及P型源極區642和646。可以使用第二閘極疊層和第四閘極疊層以及溝槽隔離層613作為注入遮罩來將N型雜質離子注入至第一基板610的上區中，由此形成N型汲極區643和647以及N型源極區644和648。
可以在包括P型汲極區641和645和P型源極區642和646以及N型汲極區643和647和N型源極區644和648的第一基板610上形成第一絕緣層650p。可以形成穿透第一絕緣層650p的多個通道651~662。
可以在第一絕緣層650p上形成第一互連圖案671~679。第一互連圖案671可以被形成為經由通道651電連接至第二N溝道MOS電晶體NMOS2的N型源極區648。第一互連圖案673可以被形成為經由通道653和通道654電連接至第二N溝道MOS電晶體NMOS2的N型汲極區647和第二P溝道MOS電晶體PMOS的P型汲極區645。
第一互連圖案675可以被形成為經由通道656和通道657電連接至第二P溝道MOS晶體管PMOS2的P型源極區646和第一N溝道MOS電晶體NMOS1的N型源極區644。第一互連圖案677可以被形成為經由道659和道660電連接至第一N溝道MOS電晶體NMOS1的N型汲極區643和第一P溝道MOS電晶體PMOS1的P型汲極區641。第一互連圖案679可以被形成為經由通道662電連接至第一P溝道MOS電晶體PMOS1的P型源極區642。第一互連圖案672、674、676和678可以被形成為分別經由通道652、655、658和661電連接至第四閘極導電層圖案634、第三閘極導電層圖案633、第二閘極導電層圖案632和第一閘極導電層圖案631。
可以在第一絕緣層650p和第一互連圖案671~679上形成第二絕緣層650q。可以形成穿透第二絕緣層650q的多個通道681和682。
可以在第二絕緣層650q上形成第二互連圖案691和692。第二互連圖案691可以被形成為經由通道681電連接至第一互連圖案673。第二互連圖案692可以被形成為經由通道682電連接至第一互連圖案677。
可以在第二絕緣層650q以及第二互連圖案691和692上形成第三絕緣層650r。在一些實施例中，第一絕緣層650p、第二絕緣層650q和第三絕緣層650r可以由相同的絕緣層(例如，氧化物層)形成。第一絕緣層650p、第二絕緣層650q和第三絕緣層650r可以構成邏輯單元600的第一層間絕緣層650。
參見圖26，可以提供用於製造切換電容式DC-DC轉換器130的第二結構701。第二結構701可以被提供為包括多個電容器。在一些實施例中，第二結構701可以為矽晶片。第二結構701可以被提供為包括多個電 容器單元700。
電容器單元700中的每個可以被提供為包括形成在第二基板710上的電容器740、形成在第二基板710上以覆蓋電容器740的第二層間絕緣層760以及形成在第二層間絕緣層760中的下互連圖案720和上互連圖案750。為了形成電容器740，下互連圖案720形成可以在第二基板710上。
可以在下互連圖案720上形成虛設絕緣圖案730。在一些實施例中，虛設絕緣圖案可以由單個氧化物層或多個絕緣層形成。虛設絕緣圖案730可以被形成為在其中具有多個接觸孔744。具有接觸孔744的虛設絕緣圖案730可以具有與參照圖16描述的平面結構相同的平面結構。
可以在下互連圖案720的通過接觸孔744而暴露的部分、虛設絕緣圖案730的通過接觸孔744而暴露的側壁以及虛設絕緣圖案730的頂表面上形成下電極圖案741。下電極圖案741可以被形成為暴露虛設絕緣圖案730的頂表面的邊緣。
可以在下電極圖案741上形成介電質圖案742。可以在介電質圖案742上形成上電極圖案743。上電極圖案743可以被形成為填充接觸孔744。下電極圖案741、介電質圖案742和上電極圖案743可以構成電容器740。
可以在第二基板710和下互連圖案720上形成第一絕緣層761。可以在第一絕緣層761和上電極圖案743上形成上互連圖案750。上互連圖案750的底表面可以與上電極圖案743的頂表面直接接觸。
可以在第一絕緣層761和上互連圖案750上形成第二絕緣層 762。第一絕緣層761和第二絕緣層762可以構成電容器單元700的第二層間絕緣層760。
參見圖27，可以將第一結構(圖25中的601)和第二結構(圖26中的701)彼此接合，使得第一結構601的邏輯單元600分別接合至第二結構720的電容器單元。可以以晶片為單位來將第一結構601和第二結構701彼此接合。第一結構601和第二結構701可以彼此接合成使得第一基板610的與第一層間絕緣層650相反的底表面610b附接至第二層間絕緣層760的與第二基板710相反的頂表面760b。
為了將邏輯單元600接合至電容器單元700，可以使包括邏輯單元600的第一結構601位於包括電容器單元700的第二結構701之上，使得第一基板610的底表面610b面向第二層間絕緣層760的頂表面760b。即，第一結構601和第二結構701可以被設置為使得邏輯單元600的第一基板610和電容器單元700的第二基板710面朝下。
在將邏輯單元600接合至電容器單元700時，可以將利用等離子體的清洗製程和表面活化製程應用至第一基板610的底表面610b和第二層間絕緣層760的頂表面760b。在執行清洗製程和表面活化製程之後，可以在特定溫度下將第一結構601朝著第二結構701下壓以分別將邏輯單元600接合至電容器單元700。
在邏輯單元600被接合至電容器單元700之前，可以研磨電容器單元700的第二基板710以減小第二基板710的厚度。可以使用常規晶片研磨製程來研磨電容器單元700的第二基板710。
參見圖28，可以在由單個邏輯單元600和接合至單個邏輯 單元600的單個電容器單元700組成的每個單元中形成第一穿透通道孔至第四穿透通道孔791、792、793和794。第一通道孔791可以穿透第二基板710、第二層間絕緣層760和第一基板610，且可以延伸至第一層間絕緣層650中以暴露邏輯單元600的第二互連圖案692的一部分。第二穿透通道孔792可以穿透第二基板710以暴露電容器單元700的下互連圖案720的一部分。
第三穿透通道孔793可以穿透第二基板710，且可以延伸至第二層間絕緣層760中以暴露電容器單元700的上互連圖案750的一部分。第四穿透通道孔794可以穿透第二基板710、第二層間絕緣層760和第一基板610，且可以延伸至第一層間絕緣層650中以暴露邏輯單元600的第二互連圖案691的一部分。在一些實施例中，可以利用雷射光束來形成第一穿透通道孔至第四穿透通道孔791、792、793和794。雖然未在圖中示出，但可以在第一穿透通道孔至第四穿透通道孔791、792、793和794的側壁上順序地形成絕緣層和金屬種子層。
參見圖29，可以用諸如金屬層的導電層來填充第一穿透通道孔至第四穿透通道孔791、792、793和794以在第一穿透通道孔至第四穿透通道孔791、792、793和794中分別形成第一穿透通道至第四穿透通道771、772、773和774。第一穿透通道至第四穿透通道771、772、773和774可以使用電鍍製程來形成，該電鍍製程採用金屬種子層作為種子層。
第一穿透通道771的一端可以耦接至邏輯單元600的第二互連圖案692，以及第二穿透通道772的一端可以耦接至電容器單元700的下互連圖案720。此外，第三穿透通道773可以耦接至電容器單元700的上互連圖案750，以及第四穿透通道774可以耦接至邏輯單元600的第二互連圖 案691。
可以在第二基板710的與第二層間絕緣層760相反的表面上形成第一外部電路圖案781和第二外部電路圖案782。第一外部電路圖案781可以被形成為電耦接至第一穿透通道771和第二穿透通道772。第二外部電路圖案782可以被形成為電耦接至第三穿透通道773和第四穿透通道774。
圖30至圖34是圖示製造圖11中所示的切換電容式DC-DC轉換器140的方法的剖視圖。在圖30至圖34中，相同的附圖標記或相同的參考識別字表示相同的元件。參見圖30，可以提供用於製造切換電容式DC-DC轉換器140的第一結構801。具體地，第一結構801可以被提供為包括多個邏輯單元800，多個邏輯單元800中的每個被形成為包括諸如MOS電晶體的多個切換元件。在一些實施例中，第一結構801可以為矽晶片。
可以通過將多個邏輯單元800集成至單個晶片中來形成第一結構801。邏輯單元800中的每個可以被提供為包括：形成在第一基板810中和上的第一CMOS裝置CMOS1和第二CMOS裝置CMOS2、形成在第一基板810上以覆蓋第一CMOS裝置CMOS1和第二CMOS裝置CMOS2的第一層間絕緣層850以及形成在第一層間絕緣層850中的互連圖案871~879、891和892。
可以使用CMOS製程技術來形成邏輯單元800中的每個。具體地，可以在具有P型導電性的第一基板810的上區中形成第一N型井區811和第二N型井區812。可以在第一基板810的上區中形成溝槽隔離層813以限定主動區。
可以在第一基板810上形成第一閘極疊層至第四閘極疊 層。第一閘極疊層可以被形成為包括順序地層疊的第一閘極絕緣層圖案821和第一閘極導電層圖案831。第二閘極疊層可以被形成為包括順序地層疊的第二閘極絕緣層圖案822和第二閘極導電層圖案832。第三閘極疊層可以被形成為包括順序地層疊的第三閘極絕緣層圖案823和第三閘極導電層圖案833。第四閘極疊層可以被形成為包括順序地層疊的第四閘極絕緣層圖案824和第四閘極導電層圖案834。
可以使用第一閘極疊層和第三閘極疊層以及溝槽隔離層813作為注入遮罩來將P型雜質離子注入第一N型井區811和第二N型井區812的上區中，由此形成P型汲極區841和845以及P型源極區842和846。可以使用第二閘極疊層和第四閘極疊層以及溝槽隔離層813作為注入遮罩來將N型雜質離子注入第一基板810的上區中，由此形成N型汲極區843和847以及N型源極區844和848。
可以在包括P型汲極區841和845和P型源極區842和846以及N型汲極區843和847和N型源極區844和848的第一基板810上形成第一絕緣層850p。可以形成穿透第一絕緣層850P的多個通道851~862。
可以在第一絕緣層850P上形成第一互連圖案871~879。第一互連圖案871可以被形成為經由通道851電連接至第二N溝道MOS電晶體NMOS2的N型源極區848。第一互連圖案873可以被形成為經由通道853和通道854電連接至第二N溝道MOS電晶體NMOS2的N型汲極區847和第二P溝道MOS電晶體PMOS2的P型汲極區845。
第一互連圖案875可以被形成為經由通道856和通道857電連接至第二P溝道MOS晶體管PMOS2的P型源極區846和第一N溝道MOS 電晶體NMOS1的N型源極區844。第一互連圖案877可以被形成為經由通道859和通道860電連接至第一N溝道MOS電晶體NMOS1的N型汲極區843和第一P溝道MOS電晶體PMOS1的P型汲極區841。第一互連圖案879可以被形成為經由通道862電連接至第一P溝道MOS電晶體PMOS1的P型源極區842。第一互連圖案872、874、876和878可以被形成為分別經由通道852、855、858和861電連接至第四閘極導電層圖案834、第三閘極導電層圖案833、第二閘極導電層圖案832和第一閘極導電層圖案831。
可以在第一絕緣層850P和第一互連圖案871~879上形成第二絕緣層850q。可以形成穿透第二絕緣層850q的多個通道881和882。可以在第二絕緣層850q上形成第二互連圖案891和892。
第二互連圖案891可以被形成為經由通道881電連接至第一互連圖案873。第二互連圖案892可以被形成為經由通道882電連接至第一互連圖案877。可以在第二絕緣層850q以及第二互連圖案891和892上形成第三絕緣層850r。在一些實施例中，第一絕緣層850p、第二絕緣層850q和第三絕緣層850r可以由相同的絕緣層(例如，氧化物層)形成。第一絕緣層850p、第二絕緣層850q和第三絕緣層850r可以構成邏輯單元800的第一層間絕緣層850。
參見圖31，可以提供用於製造切換電容式DC-DC轉換器140的第二結構901。第二結構901可以被提供為包括多個電容器。在一些實施例中，第二結構901可以為矽晶片。第二結構901可以被提供為包括多個電容器單元900。
電容器單元900的每個可以被提供為包括：形成在第二基板 910上的電容器940、形成在第二基板910上以覆蓋電容器940的第二層間絕緣層960以及形成在第二層間絕緣層960中的下互連圖案920和上互連圖案950。為了形成電容器940，下互連圖案920可以形成在第二基板910上。
可以在下互連圖案920上形成虛設絕緣圖案930。在一些實施例中，虛設絕緣圖案930可以由單個氧化物層或多個絕緣層形成。虛設絕緣圖案930可以被形成為在其中具有多個接觸孔944。具有接觸孔944的虛設絕緣圖案930可以具有與參照圖16描述的平面結構相同的平面結構。
可以在下互連圖案920的通過接觸孔944而暴露的部分上、虛設絕緣圖案930的通過接觸孔944而暴露的側壁上以及虛設絕緣圖案930的頂表面上形成下電極圖案941。下電極圖案941可以被形成為暴露虛設絕緣圖案930的頂表面的邊緣。
可以在下電極圖案941上形成介電質圖案942。可以在介電質圖案942上形成上電極圖案943。上電極圖案943可以被形成為填充接觸孔944。下電極圖案941、介電質圖案942和上電極圖案943可以構成電容器940。
可以在第二基板910和下互連圖案920上形成第一絕緣層961。可以在第一絕緣層961和上電極圖案943上形成上互連圖案950。上互連圖案950的底表面可以與上電極圖案943的頂表面直接接觸。可以在第一絕緣層961和上互連圖案950上形成第二絕緣層962。第一絕緣層961和第二絕緣層962可以構成電容器單元900的第二層間絕緣層960。
參見圖32，可以將第一結構(圖31中的801)和第二結構(圖32中的901)彼此接合，使得第一結構801的邏輯單元800分別接合 至第二結構901的電容器單元900。第一結構801和第二結構901可以以晶片為單位來彼此接合。第一結構801和第二結構901可以彼此接合成使得第一基板810的與第一層間絕緣層850相反的底表面810b附接至第二基板910的與第二層間絕緣層960相反的底表面910b。
為了將邏輯單元800接合至電容器單元900，可以使包括邏輯單元800的第一結構801位於包括電容器單元900的第二結構901之上，使得第一基板810的底表面810b面向第二基板910的底表面910b。即，第一結構801可以被設置使得邏輯單元800的第一基板810面朝下，以及第二結構901可以被設置使得電容器單元900的第二基板910面朝上。
在將邏輯單元800接合至電容器單元900之前，可以將利用等離子體的清洗製程和表面活化製程應用至第一基板810的底表面810b和第二基板910的底表面910b。在執行清洗製程和表面活化製程之後，可以在特定溫度下將第一結構801朝著第二結構901下壓以將邏輯單元800分別接合至電容器單元900。
在邏輯單元800被接合至電容器單元900之前，可以研磨電容器單元900的第二基板910以減小第二基板910的厚度。電容器單元900的第二基板910可以使用常規晶片研磨製程來研磨。
參見圖33，可以在由單個邏輯單元800和接合至單個邏輯單元800的單個電容器單元900組成的每個單元中形成第一穿透通道孔至第四穿透通道孔991、992、993和994。第一穿透通道孔991可以穿透第二層間絕緣層960、第二基板910和第一基板810，且可以延伸至第一層間絕緣層850中以暴露邏輯單元800的第二互連圖案892的一部分。
可以在第二層間絕緣層960中形成第二穿透通道孔992以暴露電容器單元900的下互連圖案920的一部分。可以在第二層間絕緣層960中形成第三穿透通道孔993以暴露電容器單元900的上互連圖案950的一部分。第四穿透通道孔994可以穿透第二層間絕緣層960、第二基板910和第一基板810，且可以延伸至第一層間絕緣層850中以暴露邏輯單元800的第二互連圖案891的一部分。
在一些實施例中，可以利用雷射光束來形成第一穿透通道孔至第四穿透通道孔991、992、993和994。雖然未在圖中示出，但可以在第一穿透通道孔至第四穿透通道孔991、992、993和994的側壁上順序地形成絕緣層和金屬種子層。
參見圖34，可以用諸如金屬層的導電層來填充第一穿透通道孔至第四穿透通道孔991、992、993和994以在第一穿透通道孔至第四穿透通道孔991、992、993和994中分別形成第一穿透通道至第四穿透通道971、972、973和974。可以使用電鍍製程來形成第一穿透通道至第四穿透通道971、972、973和974，該電鍍製程採用金屬種子層作為種子層。
第一穿透通道971的一端可以連接至邏輯單元800的第二互連圖案892，以及第二穿透通道972的一端可以連接至電容器單元900的下互連圖案920。此外，第三穿透通道973可以耦接至電容器單元900的上互連圖案950，以及第四穿透通道974可以耦接至邏輯單元800的第二互連圖案891。
可以在第二層間絕緣層960的與第二基板910相反的表面上形成第一外部電路圖案981和第二外部電路圖案982。第一外部電路圖案981 可以被形成為電連接至第一穿透通道971和第二穿透通道972。第二外部電路圖案982可以被形成為電連接至第三穿透通道973和第四穿透通道974。
以上已經出於說明的目的而描述了本公開的實施例。所屬技術領域中具有通常知識者將認識到，在不脫離所附申請專利範圍中所公開的本公開的範圍和範疇的情況下，可以有各種修改、添加和替代。
110‧‧‧切換電容式DC-DC轉換器
200‧‧‧邏輯單元
210‧‧‧第一基板
250‧‧‧第一層間絕緣層
250a‧‧‧第一頂表面
273‧‧‧第一互連圖案
277‧‧‧第一互連圖案
291‧‧‧第二互連圖案
292‧‧‧第二互連圖案
300‧‧‧電容器單元
310‧‧‧第二基板
310b‧‧‧底表面
320‧‧‧下互連圖案
350‧‧‧上互連圖案
360‧‧‧第二層間絕緣層
360a‧‧‧第二頂表面
371‧‧‧第一通道
372‧‧‧第二穿透通道
373‧‧‧第三穿透通道
374‧‧‧第四穿透通道
381‧‧‧第一外部電路圖案
382‧‧‧第二外部電路圖案

Claims (18)

  1. 一種切換電容式DC-DC轉換器，包括：邏輯單元，具有(i)第一基板，(ii)設置在所述第一基板之上的多個主動元件，(iii)設置在所述第一基板的頂表面之上以覆蓋所述主動元件的第一層間絕緣層，以及(iv)設置在所述第一層間絕緣層中且電連接至所述主動元件的多個互連圖案，其中，所述多個互連圖案包括第一互連圖案和第二互連圖案；電容器單元，具有(i)第二基板，(ii)設置在所述第二基板的頂表面之上的電容器，(iii)設置在所述第二基板之上以覆蓋所述電容器的第二層間絕緣層，(iv)設置在所述第二層間絕緣層中且電連接至所述電容器的下電極圖案的下互連圖案，以及(v)設置在所述第二層間絕緣層中且電連接至所述電容器的上電極圖案的上互連圖案，其中，所述第二層間絕緣層被接合至所述第一層間絕緣層，使得所述邏輯單元與所述電容器單元垂直交疊；第一穿透通道，穿透所述第二基板和所述第二層間絕緣層，且延伸至所述第一層間絕緣層中以接觸所述第一互連圖案；第二穿透通道，穿透所述第二基板以接觸所述下互連圖案；第三穿透通道，穿透所述第二基板，且延伸至所述第二層間絕緣層中以接觸所述上互連圖案；第四穿透通道，穿透所述第二基板和所述第二層間絕緣層，且延伸至所述第一層間絕緣層中以接觸所述第二互連圖案；第一外部電路圖案，設置在所述第二基板的底表面之上，且電連接至 所述第一穿透通道和所述第二穿透通道；以及第二外部電路圖案，設置在所述第二基板的所述底表面之上，且電連接至所述第三穿透通道和所述第四穿透通道，其中所述第一基板和所述第一層間絕緣層彼此直接接觸。
  2. 如申請專利範圍第1項所述的切換電容式DC-DC轉換器，其中，所述多個主動元件包括第一CMOS裝置和第二CMOS裝置，其中，所述第一CMOS裝置包括第一P溝道MOS電晶體和第一N溝道MOS電晶體，以及其中，所述第二CMOS裝置包括第二P溝道MOS電晶體和第二N溝道MOS電晶體。
  3. 如申請專利範圍第2項所述的切換電容式DC-DC轉換器，其中，所述第一互連圖案電連接至所述第一P溝道MOS電晶體的汲極區和所述第一N溝道MOS電晶體的汲極區，以及其中，所述第二互連圖案電連接至所述第二P溝道MOS電晶體的汲極區和所述第二N溝道MOS電晶體的汲極區。
  4. 如申請專利範圍第3項所述的切換電容式DC-DC轉換器，其中，所述第一互連圖案電連接至所述第一穿透通道，以及其中，所述第二互連圖案電連接至所述第四穿透通道。
  5. 如申請專利範圍第1項所述的切換電容式DC-DC轉換器，其中，所述下互連圖案設置在所述第二基板的與所述第一外部電路圖案和所述第二外部電路圖案相反的頂表面之上。
  6. 如申請專利範圍第5項所述的切換電容式DC-DC轉換器，還包括設 置在所述下互連圖案之上的虛設絕緣圖案，其中，多個接觸孔形成在所述虛設絕緣圖案中。
  7. 如申請專利範圍第6項所述的切換電容式DC-DC轉換器，其中，所述下互連圖案通過所述接觸孔暴露，其中，所述電容器包括：所述下電極圖案，設置在所述虛設絕緣圖案之上；介電質圖案，設置在所述下電極圖案之上；以及所述上電極圖案，設置在所述介電質圖案之上，以及其中所述電容器填充所述接觸孔。
  8. 如申請專利範圍第7項所述的切換電容式DC-DC轉換器，其中，所述上電極圖案的與所述虛設絕緣圖案相反的頂表面直接接觸所述上互連圖案的底表面。
  9. 如申請專利範圍第1項所述的切換電容式DC-DC轉換器，其中，所述第一基板和所述第二基板中的每個都是矽層。
  10. 一種切換電容式DC-DC轉換器，包括：邏輯單元，具有(i)第一基板，(ii)設置在所述第一基板之上的多個主動元件，(iii)設置在所述第一基板的頂表面之上以覆蓋所述主動元件的第一層間絕緣層，以及(iv)設置在所述第一層間絕緣層中且電連接至所述主動元件的多個互連圖案，其中，所述多個互連圖案包括第一互連圖案和第二互連圖案；電容器單元，具有(i)第二基板，(ii)設置在所述第二基板的頂表面之上的電容器，(iii)設置在所述第二基板之上以覆蓋所述電容器的第二層 間絕緣層，(iv)設置在所述第二層間絕緣層中且電連接至所述電容器的下電極圖案的下互連圖案，以及(v)設置在所述第二層間絕緣層中且電連接至所述電容器的上電極圖案的上互連圖案，其中，所述第二基板被接合至所述第一層間絕緣層，使得所述邏輯單元與所述電容器單元垂直交疊；第一穿透通道，穿透所述第二層間絕緣層和所述第二基板，且延伸至所述第一層間絕緣層中以接觸所述第一互連圖案；第二穿透通道，設置在所述第二層間絕緣層中以接觸所述下互連圖案；第三穿透通道，設置在所述第二層間絕緣層中以接觸所述上互連圖案；第四穿透通道，穿透所述第二層間絕緣層和所述第二基板，且延伸至所述第一層間絕緣層中以接觸所述第二互連圖案；第一外部電路圖案，設置在所述第二層間絕緣層的與所述第二基板相反的頂表面之上，且電連接至所述第一穿透通道和所述第二穿透通道；以及第二外部電路圖案，設置在所述第二層間絕緣層的所述頂表面之上，且電連接至所述第三穿透通道和所述第四穿透通道，其中所述第一基板和所述第一層間絕緣層彼此直接接觸。
  11. 如申請專利範圍第10項所述的切換電容式DC-DC轉換器，其中，所述多個主動元件包括第一CMOS裝置和第二CMOS裝置，其中，所述第一CMOS裝置包括第一P溝道MOS電晶體和第一N溝道MOS電晶體，以及其中，所述第二CMOS裝置包括第二P溝道MOS電晶體和第二N溝道MOS電晶體。
  12. 如申請專利範圍第11項所述的切換電容式DC-DC轉換器，其中，所述第一互連圖案電連接至所述第一P溝道MOS電晶體的汲極區和所述第一N溝道MOS電晶體的汲極區，以及其中，所述第二互連圖案電連接至所述第二P溝道MOS電晶體的汲極區和所述第二N溝道MOS電晶體的汲極區。
  13. 如申請專利範圍第12項所述的切換電容式DC-DC轉換器，其中，所述第一互連圖案電連接至所述第一穿透通道，以及其中，所述第二互連圖案電連接至所述第四穿透通道。
  14. 如申請專利範圍第10項所述的切換電容式DC-DC轉換器，其中，所述下互連圖案設置在所述第二基板的與所述第一層間絕緣層相反的所述頂表面之上。
  15. 如申請專利範圍第14項所述的切換電容式DC-DC轉換器，還包括設置在所述下互連圖案之上的虛設絕緣圖案，其中，多個接觸孔形成在所述虛設絕緣圖案中。
  16. 如申請專利範圍第15項所述的切換電容式DC-DC轉換器，其中，所述下電極圖案通過所述接觸孔暴露，其中，所述電容器包括：所述下電極圖案，設置在所述虛設絕緣圖案之上；介電質圖案，設置在所述下電極圖案之上；以及所述上電極圖案，設置在所述介電質圖案之上，以及其中所述電容器填充所述接觸孔。
  17. 如申請專利範圍第16項所述的切換電容式DC-DC轉換器，其中， 所述上電極圖案的與所述虛設絕緣圖案相反的頂表面直接接觸所述上互連圖案的底表面。
  18. 如申請專利範圍第10項所述的切換電容式DC-DC轉換器，其中，所述第一基板和所述第二基板中的每個都是矽層。
TW105112118A 2015-07-13 2016-04-19 切換電容式ｄｃ－ｄｃ轉換器及其製造方法 TWI681526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0098955 2015-07-13
KR1020150098955A KR102345675B1 (ko) 2015-07-13 2015-07-13 스위치드-커패시터 디시-디시 컨버터 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201703217A TW201703217A (zh) 2017-01-16
TWI681526B true TWI681526B (zh) 2020-01-01

Family

ID=57775187

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105112118A TWI681526B (zh) 2015-07-13 2016-04-19 切換電容式ｄｃ－ｄｃ轉換器及其製造方法

Country Status (4)

Country Link
US (2) US9673708B2 (zh)
KR (1) KR102345675B1 (zh)
CN (1) CN106356370B (zh)
TW (1) TWI681526B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102326820B1 (ko) * 2015-12-16 2021-11-16 에스케이하이닉스 주식회사 스위치드-커패시터 디시-디시 컨버터의 제조방법
US10290574B2 (en) * 2017-01-18 2019-05-14 Globalfoundries Inc. Embedded metal-insulator-metal (MIM) decoupling capacitor in monolitic three-dimensional (3D) integrated circuit (IC) structure
CN106816434B (zh) * 2017-02-24 2018-05-22 睿力集成电路有限公司 高k介质膜层结构及其应用与制造方法
CN110494962B (zh) * 2017-04-04 2024-01-12 索尼半导体解决方案公司 半导体器件、制造半导体器件的方法和电子设备
WO2018186027A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
CN108538820B (zh) * 2017-06-30 2019-05-10 长鑫存储技术有限公司 电容器结构及其制备方法
US10439493B1 (en) 2018-05-01 2019-10-08 Semiconductor Components Industries, Llc Methods and systems of operating a resonant dickson converter
KR20240069784A (ko) * 2021-09-23 2024-05-20 가부시키가이샤 무라타 세이사쿠쇼 통합 전압 레귤레이터용 시스템, 디바이스 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001232A1 (en) * 2001-06-12 2003-01-02 Hideomi Koinuma Composite integrated circuit and its fabrication method
US20100300740A1 (en) * 2009-06-01 2010-12-02 Seiji Ichiyanagi Ceramic Capacitor and Wiring Board
TW201216392A (en) * 2010-06-17 2012-04-16 Hamamatsu Photonics Kk Semiconductor integrated circuit device inspection method and semiconductor integrated circuit device
TW201320308A (zh) * 2011-09-02 2013-05-16 Renesas Electronics Corp 半導體裝置及半導體裝置之製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268779B1 (en) * 1999-03-19 2001-07-31 Telefonaktiebolaget Lm Ericsson (Publ) Integrated oscillators and tuning circuits
KR100268419B1 (ko) * 1998-08-14 2000-10-16 윤종용 고집적 반도체 메모리 장치 및 그의 제조 방법
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same
JP4041675B2 (ja) * 2000-04-20 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
US6429070B1 (en) 2000-08-30 2002-08-06 Micron Technology, Inc. DRAM cell constructions, and methods of forming DRAM cells
US20020132428A1 (en) * 2001-03-01 2002-09-19 Sun-Chieh Chien Method for fabricating a MOS transistor of an embedded memory
JP3842111B2 (ja) * 2001-11-13 2006-11-08 富士通株式会社 半導体装置及びその製造方法
US7005329B2 (en) 2003-11-28 2006-02-28 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
JP4929588B2 (ja) * 2004-12-03 2012-05-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7371662B2 (en) * 2006-03-21 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a 3D interconnect and resulting structures
JP2009200154A (ja) * 2008-02-20 2009-09-03 Toshiba Corp 半導体装置とその製造方法
US8222104B2 (en) 2009-07-27 2012-07-17 International Business Machines Corporation Three dimensional integrated deep trench decoupling capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001232A1 (en) * 2001-06-12 2003-01-02 Hideomi Koinuma Composite integrated circuit and its fabrication method
US20100300740A1 (en) * 2009-06-01 2010-12-02 Seiji Ichiyanagi Ceramic Capacitor and Wiring Board
TW201216392A (en) * 2010-06-17 2012-04-16 Hamamatsu Photonics Kk Semiconductor integrated circuit device inspection method and semiconductor integrated circuit device
TW201320308A (zh) * 2011-09-02 2013-05-16 Renesas Electronics Corp 半導體裝置及半導體裝置之製造方法

Also Published As

Publication number Publication date
KR20170007926A (ko) 2017-01-23
CN106356370B (zh) 2020-08-18
US9673708B2 (en) 2017-06-06
US20170237342A1 (en) 2017-08-17
US9853541B2 (en) 2017-12-26
US20170019024A1 (en) 2017-01-19
CN106356370A (zh) 2017-01-25
KR102345675B1 (ko) 2021-12-31
TW201703217A (zh) 2017-01-16

Similar Documents

Publication Publication Date Title
TWI681526B (zh) 切換電容式ｄｃ－ｄｃ轉換器及其製造方法
JP5330376B2 (ja) 集積装置及びその製造方法、並びに、システム・イン・パッケージ
US9847327B2 (en) Switched-capacitor DC-to-DC converters
US6281705B1 (en) Power supply module in integrated circuits
US8188566B2 (en) Semiconductor integrated circuit device
KR20180019078A (ko) 온-칩 스루-바디-비아 커패시터들 및 이를 형성하기 위한 기법들
US20160020270A1 (en) Metal-insulator-metal capacitor, electronic device including the same, and method of fabricating the same
US20180366540A1 (en) Semiconductor devices comprising vias and capacitors
US9640445B1 (en) Methods of fabricating switched-capacitor DC-to-DC converters
US8609486B1 (en) Methods for fabricating deep trench capacitors
CN113078159B (zh) 具有去耦电容的集成电路芯片及其制造方法
CN112490284A (zh) 半导体装置及其制造方法
US10199166B2 (en) Capacitor
KR20180033198A (ko) 이차전지 탑재 칩의 제조 방법
US20220068797A1 (en) On-chip capacitors in semiconductor devices and methods for forming the same
TW202301697A (zh) 半導體結構、電子裝置、及半導體結構的製造方法
TW202220223A (zh) 半導體元件中的片上電容器及其形成方法
US20120049260A1 (en) Method for forming capacitor and semiconductor device using the same
US6638814B1 (en) Method for producing an insulation
KR20160105224A (ko) 금속-절연체-금속 커패시터 및 이를 포함하는 전자소자와, 금속-절연체-금속 커패시터의 제조방법
US11469295B1 (en) Decoupling capacitor integrated in system on chip (SOC) device
WO2022048017A1 (en) On-chip capacitors in semiconductor devices and methods for forming thereof
KR20030027662A (ko) 용량 소자 및 그것을 이용한 승압 회로
KR20060025462A (ko) 반도체 소자