KR102439602B1 - 높은 비저항의 단결정 실리콘 잉곳 및 개선된 기계적 강도를 갖는 웨이퍼 - Google Patents

높은 비저항의 단결정 실리콘 잉곳 및 개선된 기계적 강도를 갖는 웨이퍼 Download PDF

Info

Publication number
KR102439602B1
KR102439602B1 KR1020187035610A KR20187035610A KR102439602B1 KR 102439602 B1 KR102439602 B1 KR 102439602B1 KR 1020187035610 A KR1020187035610 A KR 1020187035610A KR 20187035610 A KR20187035610 A KR 20187035610A KR 102439602 B1 KR102439602 B1 KR 102439602B1
Authority
KR
South Korea
Prior art keywords
single crystal
crystal silicon
atoms
concentration
silicon ingot
Prior art date
Application number
KR1020187035610A
Other languages
English (en)
Other versions
KR20190017781A (ko
Inventor
소우비르 바삭
이고르 페이도스
카리시마 마리 허드슨
카리시마 마리 허드슨
형민 이
병천 김
로버트 제이. 팔스터
Original Assignee
글로벌웨이퍼스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌웨이퍼스 씨오., 엘티디. filed Critical 글로벌웨이퍼스 씨오., 엘티디.
Publication of KR20190017781A publication Critical patent/KR20190017781A/ko
Application granted granted Critical
Publication of KR102439602B1 publication Critical patent/KR102439602B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/007—Pulling on a substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/10—Crucibles or containers for supporting the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/30—Mechanisms for rotating or moving either the melt or the crystal
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/30—Mechanisms for rotating or moving either the melt or the crystal
    • C30B15/305—Stirring of the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

단결정 실리콘 잉곳 및 그로부터 슬라이싱된 웨이퍼를 준비하기 위한 방법이 제공된다. 잉곳들 및 웨이퍼들은 적어도 약 1x1014 atoms/cm3의 농도의 질소 및/또는 적어도 약 1x1019 atoms/cm3의 농도의 게르마늄, 약 6 ppma 미만의 농도의 격자간 산소, 및 적어도 약 1000 ohm cm의 비저항을 포함한다.

Description

높은 비저항의 단결정 실리콘 잉곳 및 개선된 기계적 강도를 갖는 웨이퍼
본 출원은 2017년 6월 6일 출원된 국제 출원 번호 PCT/US2017/036061의 대한민국 국내 단계 진입 출원이고, 국제 출원의 개시 내용은 그 전체가 본 명세서에 제시된 것처럼 참조에 의해 통합된다. 국제 출원 번호 PCT/US2017/036061은 2016년 6월 8일자로 출원된 미국 가출원 일련번호 제62/347143호의 이익 및 2016년 6월 8일자로 출원된 미국 가출원 일련번호 제62/347145호의 이익을 주장한다. 양쪽 우선권 문서의 개시 내용은 그 전체가 본 명세서에 제시된 것처럼 참조에 의해 통합된다.
본 개시 내용은 일반적으로 단결정 실리콘 잉곳들 및 웨이퍼들의 제조에 관한 것으로, 잉곳들 및 웨이퍼들은 낮은 산소 농도, 높은 비저항, 및 개선된 기계적 강도를 갖는다.
단결정 실리콘은 반도체 전자 컴포넌트들 및 태양 전지 재료들을 제조하기 위한 다수의 공정에서의 시재료(starting material)이다. 예를 들어, 실리콘 잉곳들로부터 제조된 반도체 웨이퍼들은 집적 회로 칩들의 제조에 흔히 사용된다. 태양 전지 산업에서, 단결정 실리콘은 결정립 경계들(grain boundaries) 및 전위들(dislocations)의 부재 덕분에 다결정 실리콘 대신에 사용될 수 있다. 단결정 실리콘 잉곳은 그로부터 반도체 또는 태양 전지 웨이퍼가 생산될 수 있는 실리콘 웨이퍼와 같이 원하는 형상으로 기계 가공된다.
고순도 단결정 실리콘 잉곳을 생산하는 기존의 방법은 플로팅 존(float zone) 방법 및 자계 적용 초크랄스키(MCZ) 공정을 포함한다. 플로팅 존 방법은 초고순도 다결정 실리콘의 로드의 좁은 영역을 용융시키고 로드를 따라 용융된 영역을 서서히 이동시켜서 고순도의 단결정 실리콘 잉곳을 제조하는 것을 포함한다. MCZ 공정은 도가니 내에서 다결정 실리콘을 용융시키고, 시드 결정을 용융된 실리콘 내에 담그고, 잉곳에 대해 원하는 직경을 달성하기에 충분한 방식으로 시드 결정을 빼냄으로써 단결정 실리콘 잉곳들을 제조한다. 수평 및/또는 수직 자계가 산소와 같은 불순물들이 성장하는 단결정 실리콘 잉곳 내로 포함되는 것을 금지하기 위해 용융된 실리콘에 인가될 수 있다. 플로팅 존 실리콘 잉곳들이 산소와 같은 비교적 낮은 농도의 불순물들을 전형적으로 포함하기는 하지만, 플로팅 존 방법을 사용하여 성장된 잉곳들의 직경은 표면 장력에 의해 부여된 제한들로 인해 전형적으로 약 200mm 이하이다. MCZ 실리콘 잉곳들은 플로팅 존 잉곳들에 비해 더 큰 잉곳 직경들로 제조될 수 있지만, MCZ 실리콘 잉곳들은 더 높은 농도의 불순물들을 전형적으로 포함한다.
MCZ 방법을 사용하여 단결정 실리콘 잉곳들을 제조하는 공정 동안, 산소가 용융물-고체 또는 용융 결정 계면을 통해 실리콘 결정 잉곳들 내로 도입된다. 산소는 잉곳들로부터 제조된 웨이퍼들 내에 다양한 결함들을 야기할 수 있어서, 잉곳들을 사용하여 제조된 반도체 디바이스들의 수율을 감소시킨다. 예를 들어, 절연 게이트 바이폴라 트랜지스터들(IGBT들), 고품질 무선 주파수(RF), 높은 비저항 실리콘 온 절연체(HR-SOI), 및 전하 트랩 층(charge trap layer) SOI(CTL-SOI), 및 GaN 에피택셜 응용들을 위한 기판은 높은 비저항을 달성하기 위해 낮은 산소 농도(Oi)를 전형적으로 요구한다.
적어도 일부 공지된 반도체 디바이스들은 낮은 Oi 및 높은 비저항을 달성하기 위해 플로팅 존 실리콘 재료들을 사용하여 제조된다. 그러나, 플로팅 존 재료들은 비교적 비용이 많이 들고 약 200 mm 미만의 직경을 갖는 잉곳들을 제조하는 데 있어서의 사용으로 제한된다. 따라서, 플로팅 존 실리콘 재료들은 비싸고, 비교적 낮은 산소 농도를 갖는 더 큰 직경의 실리콘 결정 잉곳들을 제조하지 못한다.
높은 비저항 실리콘 온 절연체(HR-SOI) 상에 구축된 고품질 무선 주파수(RF) 디바이스들은 양호한 2차 고조파 성능(HD2)을 위해 매우 높은 비저항을 요구한다. 디바이스 제작 및 패키징 동안 웨이퍼의 높은 비저항을 유지하기 위해, Oi의 열 도너(thermal donor) 영향을 최소화하고 PN 접합의 형성을 피하기 위해 매우 낮은 Oi가 필요하다. 그러나, 낮은 Oi 웨이퍼의 기계적 강도는 심각하게 열화되고, 이들 웨이퍼들은 SOI 라인, EPI 반응기, 및 디바이스 제작 단계들에서의 고온 공정 단계들 동안 슬립(slip)하기 쉽다. 이것은 SOI 웨이퍼 제조자들뿐만 아니라 디바이스 제작자 둘 모두에 대해 높은 수율 손실을 야기한다.
이러한 배경기술 부분은 하기에 기술되고 그리고/또는 청구된 본 개시내용의 다양한 양태들에 관련될 수 있는 다양한 기술 양태들을 독자에게 소개하도록 의도된다. 본 논의는 독자에게 본 개시 내용의 다양한 양태들의 보다 나은 이해를 용이하게 하는 배경 정보를 제공하는 데 도움이 될 것으로 믿어진다. 따라서, 이러한 진술들은 이런 관점에서 읽어 보아야 하고 종래 기술로 인정하는 것이 아님을 이해해야 한다.
일 실시예에서, 본 발명은 2개의 주요 평행 표면 중 하나가 단결정 실리콘 웨이퍼의 전방 표면이고 다른 하나가 단결정 실리콘 웨이퍼의 후방 표면인 2개의 주요 평행 표면, 단결정 실리콘 웨이퍼의 전방 및 후방 표면들을 조인하는 원주 방향 에지(circumferential edge), 전방 및 후방 표면들 사이의 벌크 영역, 및 단결정 실리콘 웨이퍼의 전방 및 후방 표면들 사이의 단결정 실리콘 웨이퍼의 중앙 면 - 벌크 영역에 의해 적어도 약 1x1014 atoms/cm3의 농도의 질소, 적어도 약 1x1019 atoms/cm3의 농도의 게르마늄, 또는 적어도 약 1x1014 atoms/cm3의 농도의 질소 및 적어도 약 1x1019 atoms/cm3의 농도의 게르마늄의 조합을 포함하는 불순물, 및 약 6 ppma 미만 농도의 격자간 산소(interstitial oxygen)를 포함하고(새로운 ASTM: ASTM F 121, 1980-1983, DIN 50438/1, 1978), 및 추가로 단결정 실리콘 잉곳의 메인 보디(main body)는 적어도 약 1000 ohm cm의 비저항을 가짐 - 을 포함하는 단결정 실리콘 웨이퍼에 관한 것이다.
일 실시예에서, 본 발명은 추가로 단결정 실리콘 잉곳을 성장시키는 방법에 관한 것이다. 방법은 실리콘 융액(silicon melt)을 준비하는 단계 - 여기서 실리콘 융액은 석영 라이닝된 도가니(quartz lined crucible)에서 다결정 실리콘을 용융시키고, 석영 라이닝된 도가니에 게르마늄, 질소, 또는 게르마늄과 질소의 조합을 포함하는 불순물의 소스를 첨가함으로써 준비됨 -; 및 실리콘 융액으로부터 단결정 실리콘 잉곳을 당기는 단계 - 단결정 실리콘 잉곳은 중앙 축, 크라운(crown), 크라운에 대향하는 단부, 및 크라운과 대향 단부 사이의 메인 보디를 포함하며, 메인 보디는 측방 표면 및 중앙 축으로부터 측방 표면으로 연장하는 반경 R을 가지고, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1014 atoms/cm3의 농도의 질소, 적어도 약 1x1019 atoms/cm3의 농도의 게르마늄, 또는 적어도 약 1x1014 atoms/cm3의 농도의 질소와 적어도 약 1x1019 atoms/cm3의 농도의 게르마늄의 조합을 포함하며, 당기는 조건은 약 6 ppma 미만의 단결정 실리콘 잉곳의 메인 보디에서의 격자간 산소 농도를 산출하기에 충분하고(새로운 ASTM : ASTM F 121, 1980-1983, DIN 50438/1, 1978), 및 추가로 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1000 ohm cm의 비저항을 가짐 - 를 포함한다.
일 실시예에서, 본 발명은 추가로 단결정 실리콘 잉곳에 관한 것인데, 이 단결정 실리콘 잉곳은: 중앙 축, 크라운, 크라운에 대향하는 단부, 및 크라운과 대향 단부 사이의 메인 보디를 포함하고, 메인 보디는 측방 표면 및 중앙 축으로부터 측방 표면으로 연장하는 반경 R을 가지고, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1014 atoms/cm3의 농도의 질소, 적어도 약 1x1019 atoms/cm3의 농도의 게르마늄, 또는 적어도 약 1x1014 atoms/cm3의 농도의 질소와 적어도 약 1x1019 atoms/cm3의 농도의 게르마늄의 조합을 포함하는 불순물, 및 약 6 ppma 미만 농도의 격자간 산소를 포함하고(새로운 ASTM : ASTM F 121, 1980-1983, DIN 50438/1, 1978), 및 추가로 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1000 ohm cm의 비저항을 가진다.
다양한 상세 사항들이 위에 언급된 양태와 관련하여 주목된 특징들에 존재한다. 추가 특징들이 역시 위에 언급된 양태에 또한 포함될 수 있다. 이들 상세 사항 및 추가적인 특징은 개별적으로 또는 임의의 조합으로 존재할 수 있다. 예를 들어, 예시된 실시예들 중 임의의 것에 관련하여 아래에 논의된 다양한 특징들이 단독으로 또는 임의의 조합으로, 위에 설명된 양태 내에 포함될 수 있다.
도 1은 일 실시예의 도가니의 평면도이다.
도 2는 도 1에 도시된 도가니의 측면도이다.
도 3은 결정 성장 장치 내의 용융물을 포함하는 도가니에 인가되는 커스프 자계(cusped magnetic field)을 예시한 개략도이다.
도 4는 도 1과 동일한 실시예의 결정 성장 시스템의 블록도이다.
도 5a는 주어진 결정 회전율에서의 중간 보디 성장에서의 도가니 벽 근처의 유선(flowline)들 및 산소 농도를 도시하는 도가니의 일부분의 단면도이다.
도 5b는 결정 회전율에서의 후기 보디 성장에서의 도가니 벽 근처의 유선들 및 산소 농도를 매핑한 예시적인 도가니의 일부분의 단면도이다.
도 5c는 상이한 결정 회전율에서의 후기 보디 성장에서의 도가니 벽 근처의 유선들 및 산소 농도를 매핑한 도가니의 일부분의 단면도이다.
도 6은 후기 보디 성장에서의 결정 회전율의 함수로서 시뮬레이션된 산소 농도(Oi) 대 결정을 따른 위치(BL)를 플로팅한 그래프이다.
도 7a는 6 rpm의 결정 보디 회전율에 대한 후기 보디 성장에서의 산소 농도 대 도가니 회전율을 플로팅한 그래프이다.
도 7b는 8 rpm의 결정 보디 회전율에 대한 후기 보디 성장에서의 산소 농도 대 도가니 회전율을 플로팅한 그래프이다.
도 8a는 50% 균형화(balanced)에 대응하는 자계 강도에서의 후기 보디 성장에서의 도가니 벽 근처의 유선들 및 속도 크기들을 매핑한 예시적인 도가니의 단면도이다.
도 8b는 95% 균형화에 대응하는 자계 강도에서의 후기 보디 성장에서의 도가니 벽 근처의 유선들 및 속도 크기들을 매핑하는 예시적인 도가니의 단면도이다.
도 8c는 150% 균형화에 대응하는 자계 강도에서의 후기 보디 성장에서의 도가니 벽 근처의 유선들 및 속도 크기들을 매핑하는 예시적인 도가니의 단면도이다.
도 9는 2개의 상이한 결정 회전율 프로필에 대한 결정 보디 길이의 함수로서 산소 농도를 플로팅한 그래프이다.
도 10a 및 도 10b는 예 3에 따른 무 슬립(no-slip) 온도 윈도 테스트를 묘사하는 그래프이다.
도 11은 예 4에 따른 무 슬립 온도 윈도 테스트를 묘사하는 그래프이다.
다양한 도면들에서 유사 참조 부호들은 유사 요소들을 나타낸다.
본 발명의 방법은 낮은 산소 농도, 높은 비저항, 및 개선된 기계적 강도를 갖는 잉곳들을 제조하기에 충분한 조건들 하에서의 단결정 실리콘 잉곳들의 성장에 관한 것이다. 본 발명은 또한 방법에 의해 생성된 단결정 실리콘 잉곳에 관한 것이고, 또한 추가로 단결정 실리콘 잉곳으로부터 슬라이싱된 단결정 실리콘 웨이퍼에 관한 것이며, 여기서 웨이퍼는 낮은 산소 농도, 높은 비저항, 및 개선된 기계적 강도를 갖는다.
본 발명의 일부 실시예들에 따르면, 결정 성장 조건들은 초크랄스키 방법에 의해 단결정 실리콘 잉곳을 준비하기에 충분하고, 잉곳들은 적어도 약 1x1019 atoms/cm3의 농도에서의 게르마늄(Ge) 도펀트를 포함하고 약 6.0 ppma 미만의 농도로 격자간 산소(Oi)를 갖는다. 본 발명의 일부 실시예들에 따르면, 결정 성장 조건들은 초크랄스키 방법에 의해 단결정 실리콘 잉곳을 준비하기에 충분하고, 잉곳들은 적어도 약 1x1014 atoms/cm3의 농도로 질소(N) 도펀트를 포함하고, 약 6.0 ppma 미만의 농도로 격자간 산소(Oi)를 갖는다. 본 발명의 일부 실시예들에 따르면, 결정 성장 조건들은 초크랄스키 방법에 의해 단결정 실리콘 잉곳을 준비하기에 충분하고, 잉곳들은 적어도 약 1x1014 atoms/cm3의 농도에서의 질소(N) 도펀트 및 적어도 약 1x1019 atoms/cm3 농도로 게르마늄(Ge) 도펀트를 포함하고 약 6.0 ppma 미만의 농도로 격자간 산소(Oi)를 갖는다. 또한, 단결정 실리콘 잉곳들, 및 그로부터 슬라이싱된 웨이퍼들은 적어도 약 1000 ohm cm의 비저항을 갖는다. 바람직한 실시예들에서, 잉곳들은 초크랄스키(Cz) 배치 결정 당김 공정(batch crystal pulling process)에 따라 당겨진다. 게르마늄으로 단결정 실리콘 잉곳을 도핑하는 것은 유리하게는 Si의 비저항에 영향을 주지 않으면서 잉곳의 기계적 강도를 향상시킨다. 일부 실시예들에서, 비저항에 대한 큰 영향 없이 기계적 강도를 개선하기 위해 질소가 Ge와 함께 도핑될 수 있다. Ge 및/또는 N 도펀트의 농도는 충분히 낮아서 웨이퍼가 열 공정 동안 낮은 열 도너 생성 또는 열 도너 생성 없음을 특징으로 하게 된다. 추가하여, Ge 도핑은 2차 고조파 성능을 열화시키지 않는데, 이 성능은 질소, 붕소, 또는 금속들과 같은 다른 도펀트들에 의해 열화될 수 있다.
일부 실시예들에서, 비저항은 ＞1000 ohm cm인 비저항을 갖는 고순도 다결정 실리콘을 선택하고 또한 고순도 합성 석영 라이닝된 도가니에서 용융물을 준비함으로써 제어될 수 있다. 일부 실시예들에서, 결정의 원하는 비저항을 달성하기 위해 전기적 활성 불순물을 보상하도록 보상용 P/N 타입의 소량의 희석 도펀트가 첨가될 수 있다. 따라서, 결정 당김 조건들 및 재료들은 단결정 실리콘 잉곳을 제공하도록 선택될 수 있으며, 여기서 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1000 ohm cm, 적어도 약 3000 ohm cm, 적어도 약 4000 ohm cm, 적어도 약 5000 ohm cm, 적어도 약 10000 ohm cm, 적어도 약 15000 ohm cm, 또는 심지어 적어도 약 20000 ohm cm의 비저항을 갖는다.
일부 실시예들에서, 격자간 산소(Oi)는 풀러 공정(puller process) 최적화에 의해 요구되는 범위 내에서 제어될 수 있다. 매우 낮은 Oi 단결정 실리콘 잉곳들을 제조하기 위한 방법론은 3개의 핵심 공정 메커니즘의 조합들을 포함할 수 있다. 3개의 핵심 메커니즘은 1) 도가니 내벽 온도 및 도가니 용해의 최적화, 2) 도가니 벽으로부터 성장 결정으로의 Oi의 수송, 및 3) 용융 표면으로부터 기체 상으로의 SiO의 기화를 포함한다. 위에서 진술된 3개의 메커니즘은 설정된 용융물 유동 조건에 강하게 의존하고 인가된 자계에 의해 크게 영향을 받는다. 일부 실시예들에서, 당김 조건들은 단결정 실리콘 잉곳의 메인 보디에서 약 6 ppma 미만, 예컨대 약 5 ppma 미만, 약 4 ppma 미만, 또는 심지어 약 3 ppma 미만의 격자간 산소 농도를 산출하기에 충분하다. 이들 농도들은 새로운 ASTM: ASTM F 121,1980-1983; DIN 50438/1,1978에 따른다.
일부 실시예들에서, 게르마늄이 용융 공정 동안에 게르마늄의 소스, 예를 들어 원소 게르마늄 및/또는 실리콘 게르마늄을 용융물에 첨가함으로써 단결정 실리콘 잉곳 내에 통합될 수 있다. 게르마늄은 그럼으로써 분리 원리(segregation principle)에 기초하여 단결정 실리콘 잉곳에 통합된다. 따라서, 일부 실시예들에서, 충분한 게르마늄, 예를 들어, 원소 게르마늄 및/또는 실리콘 게르마늄이 실리콘 용액에 첨가되고 그에 의해 단결정 실리콘 잉곳을 당길 수 있고, 여기서 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1019 atoms/cm3, 예컨대 적어도 약 3x1019 atoms/cm3, 또는 적어도 약 5x1019 atoms/cm3의 농도로 게르마늄을 포함한다. 단결정 실리콘 잉곳의 메인 보디는 약 1x1022 atoms/cm3 미만, 예컨대 약 1x1021 atoms/cm3 미만, 또는 약 1x1020 atoms/cm3 미만의 농도로 게르마늄을 포함할 수 있다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1019 atoms/cm3 및 약 1x1022 atoms/cm3 미만의 농도로 게르마늄을 포함한다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 3x1019 atoms/cm3 및 약 1x1022 atoms/cm3 미만, 예컨대 약 5x1019 atoms/cm3 내지 약 1x1021 atoms/cm3 미만, 또는 약 5x1019 atoms/cm3 내지 약 1x1020 atoms/cm3 미만의 농도로 게르마늄을 포함한다.
일부 실시예들에서, 질소는 용융 공정 동안 용융물에 질소 소스, 예를 들어 실리콘 질소 또는 질소 가스를 첨가함으로써 단결정 실리콘 잉곳에 통합될 수 있다. 그에 따라 질소는 분리 원리에 기초하여 단결정 실리콘 잉곳에 통합된다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1014 atoms/cm3, 예컨대 적어도 약 2x1014 atoms/cm3, 또는 적어도 약 5x1014 atoms/cm3의 농도로 질소를 포함한다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1014 atoms/cm3 및 약 1x1016 atoms/cm3 미만의 농도로 질소를 포함한다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 약 2x1014 atoms/cm3 내지 약 2x1015 atoms/cm3 미만, 예컨대 적어도 약 5x1014 atoms/cm3 및 약 1x1016 atoms/cm3 미만의 농도로 질소를 포함한다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1015 atoms/cm3 및 약 1x1016 atoms/cm3 미만의 농도로 질소를 포함한다.
일부 실시예들에서, 게르마늄은 게르마늄 소스, 예를 들어, 원소 게르마늄 및/또는 실리콘 게르마늄을 첨가함으로써 단결정 실리콘 잉곳 내에 통합될 수 있고, 질소는 용융 공정 동안 용융물에 질소 소스, 예를 들어 실리콘 질소 또는 질소 가스를 첨가함으로써 단결정 실리콘 잉곳 내에 통합될 수 있다. 따라서, 일부 실시예들에서, 충분한 게르마늄, 예를 들어, 원소 게르마늄 및/또는 실리콘 게르마늄이 실리콘 융액에 첨가되고 그에 의해 단결정 실리콘 잉곳을 당길 수 있고, 여기서 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1019 atoms/cm3, 예컨대 적어도 약 3x1019 atoms/cm3, 또는 적어도 약 5x1019 atoms/cm3의 농도로 게르마늄을 포함하고, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1014 atoms/cm3, 예컨대 적어도 약 2x1014 atoms/cm3, 약 5x1014 atoms/cm3의 농도로 질소를 포함한다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1019 atoms/cm3 및 약 1x1022 atoms/cm3 미만의 농도로 게르마늄을 포함하고, 적어도 약 1x1014 atoms/cm3 및 약 1x1016 atoms/cm3 미만의 농도로 질소를 포함한다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 3x1019 atoms/cm3 및 약 1x1022 atoms/cm3 미만의 농도로 게르마늄을 포함하고, 적어도 약 2x1014 atoms/cm3 및 약 1x1015 atoms/cm3 미만의 농도로 질소를 포함한다.
도 1 및 도 2를 참조하면, 일 실시예의 도가니가 일반적으로 10으로 표시된다. 도가니(10)에 대한 원통형 좌표계는 반경 방향 R(12), 각 방향 θ(14), 및 축 방향 Z(16)을 포함한다. 좌표들 R(12), θ(14), 및 Z(16)는 낮은 산소 실리콘 잉곳들을 제조하는 방법들 및 시스템들을 설명하기 위해 여기서 사용된다. 도가니(10)는 용융 표면(36)을 갖는 용융물(25)을 포함한다. 결정(27)은 용융물(25)로부터 성장한다. 용융물(25)은 도가니(10)의 가열 및 도가니(10) 및/또는 결정(27)의 각 방향 θ(14)로의 회전에 의해 유발되는 하나 이상의 대류 유동 셀(17, 18)을 포함할 수 있다. 이들 하나 이상의 대류 유동 셀(17, 18)의 구조 및 상호작용은 본 명세서에서 아래에 상세히 설명되는 바와 같이 형성 결정(27) 내의 산소의 포함을 감소시키기 위해 하나 이상의 공정 파라미터의 조정을 통해 조절된다. 도가니 벽(103)(도 5a-도 5c 및 도 8a-도 8c 참조)은 비저항의 제어를 향상시키기 위해 고순도 석영으로 라이닝될 수 있다. 일부 실시예들에서, 도가니(10)는 도가니 벽(103)을 라이닝하는 고순도 석영을 포함하는 합성 도가니일 수 있다.
도 3을 참조하면, 블록도는 결정 성장 장치에서 용융물(23)을 포함하는 도가니(10)에 인가되는 커스프 자계를 예시한다. 도시한 바와 같이, 도가니(10)는 결정(27)이 그로부터 성장하는 실리콘 융액(23)을 포함한다. 커스프 자계 구성은 축방향 및 수평 자계 구성들의 결핍을 극복하도록 설계된다. 한 쌍의 코일(31 및 33)(예를 들어, 헬름홀츠 코일들)이 용융 표면(36) 위와 아래에 동축으로 배치된다. 코일들(31 및 33)은 용융 표면(36) 근처의 순수 반경 방향 필드 성분(즉, R(12)을 따름) 및 결정(27)의 대칭 축(38) 근처의 순수 축 방향 필드 성분(즉, Z(16)를 따름)을 갖는 자계를 발생하기 위해 반대되는 전류 모드에서 작동된다. 코일들(31 및 33)에 의해 발생되는 상부 자계(40)와 하부 자계(42)의 조합은 제각기 축 방향 및 반경 방향 커스프 자계 성분들을 초래한다.
도 4는 결정 성장 시스템(100)의 블록도이다. 결정 성장 시스템(100), 결정 성장 시스템(100)의 요소들, 및 결정 성장 시스템(100)의 다양한 동작 파라미터들은 국제 출원 번호 PCT/US2014/039164(WO 2014/190165로서 공개됨)에서 추가로 상세하게 설명되며, 이 출원은 그 전체가 본 명세서에 참조로 통합된다. 도 4를 다시 참조하면, 시스템(100)은 반도체 잉곳을 제조하기 위해 초크랄스키 결정 성장 방법을 이용한다. 이 실시예에서, 시스템(100)은 150 밀리미터(150 mm)보다 큰 잉곳 직경, 더 구체적으로 약 150 mm 내지 460 mm 범위의 잉곳 직경, 및 보다 더 구체적으로, 약 300 밀리미터(300 mm)의 직경을 갖는 원통형 반도체 잉곳을 제조하도록 구성된다. 다른 실시예들에서, 시스템(100)은 200 밀리미터(200 mm) 잉곳 직경 또는 450 밀리미터(450 mm) 잉곳 직경을 갖는 반도체 잉곳을 제조하도록 구성된다. 또한, 일 실시예에서, 시스템(100)은 적어도 900 mm와 같은 적어도 5백 밀리미터(500 mm)의 총 잉곳 길이를 갖는 반도체 잉곳을 제조하도록 구성된다. 다른 실시예들에서, 시스템(100)은 900 mm 내지 1200 mm와 같은, 약 5백 밀리미터(500 mm) 내지 3천 밀리미터(3000 mm) 범위의 총 잉곳 길이를 갖는 반도체 잉곳을 제조하도록 구성된다.
도 4를 다시 참조하면, 결정 성장 시스템(100)은 도가니(10)를 둘러싸는 진공 챔버(101)를 포함한다. 측면 히터(105), 예를 들어, 저항 히터는 도가니(10)를 둘러싼다. 하부 히터(106), 예를 들어, 저항 히터는 도가니(10) 아래에 배치된다. 가열 및 결정 당김 동안, 도가니 구동 유닛(107)(예를 들어, 모터)은 도가니(10)를, 예를 들어, 화살표(108)로 표시된 것과 같이 시계 방향으로 회전시킨다. 도가니 구동 유닛(107)은 또한 성장 공정 동안 원하는 대로 도가니(10)를 상승 및/또는 하강시킬 수 있다. 도가니(10) 내에 용융 레벨 또는 용융 표면(36)을 갖는 실리콘 융액(25)이 있다. 동작 시에, 시스템(100)은 용융물(25)로부터, 풀 샤프트(pull shaft) 또는 케이블(117)에 부착되는 시드 결정(115)으로 시작하여, 단결정(27)을 당긴다. 풀 샤프트 또는 케이블(117)의 한 단부는 풀리(pulley)(도시 안됨)에 의해 드럼(도시 안됨), 또는 임의의 기타 적합한 유형의 리프팅 메커니즘, 예를 들어, 샤프트에 연결되고, 다른 단부는 시드 결정(115)을 홀드하는 척(chuck)(도시 안됨) 및 시드 결정(115)으로부터 성장한 결정(27)에 연결된다.
도가니(10)와 단결정(27)은 공통 대칭 축(38)을 갖는다. 도가니 구동 유닛(107)은 용융 레벨(36)을 원하는 높이로 유지하기 위해 용융물(25)이 고갈됨에 따라 축(38)을 따라 도가니(10)를 상승시킬 수 있다. 결정 구동 유닛(121)은 풀 샤프트 또는 케이블(117)을, 도가니 구동 유닛(107)이 도가니(10)를 회전시키는 방향과 반대되는 (예를 들어, 반대-회전) 방향(110)으로 유사하게 회전시킨다. 등 회전(iso-rotation)을 사용하는 실시예들에서, 결정 구동 유닛(121)은 풀 샤프트 또는 케이블(117)을, 도가니 구동 유닛(107)이 도가니(10)를 회전시키는 방향과 동일한 방향(예를 들어, 시계 방향)으로 회전시킬 수 있다. 등 회전은 동시 회전(co-rotation)이라고도 지칭될 수 있다. 또한, 결정 구동 유닛(121)은 성장 공정 동안 원하는 대로 결정(27)을 용융 레벨(36)에 대해 상승 및 하강시킨다.
초크랄스키 단결정 성장 공정에 따라, 다량의 다결정 실리콘 또는 폴리실리콘이 도가니(10)에 채워진다. 추가적으로, 다결정 실리콘 충전물(charge)은, 용융물로부터 당겨지는 단결정 실리콘 잉곳을 도핑하기 위해서, 원소 게르마늄 또는 실리콘 게르마늄일 수 있는 게르마늄 소스, 질소 가스 또는 실리콘 질화물일 수 있는 질소 소스, 또는 게르마늄의 소스 및 질소의 소스 둘 다를 포함한다. 적절한 게르마늄 소스들은 원소 게르마늄 및 실리콘 게르마늄을 포함한다. 일부 실시예들에서, 원소, 순수 게르마늄은 플로팅 존 공정에 의해 정제된다. 플로팅 존 정제된 게르마늄은 작은 칩들/청크들로 파쇄되고 이어서 실리콘 융액을 도핑하기 위해 사용된다. 실리콘 게르마늄은 게르마늄 함량을 일반적으로 약 0.1 내지 약 0.9의 몰비로 포함할 수 있다. 따라서, 일부 실시예들에서, 충분한 게르마늄, 예를 들어, 원소 게르마늄 및/또는 실리콘 게르마늄이 실리콘 융액에 첨가되고 그에 의해 단결정 실리콘 잉곳을 당길 수 있고, 여기서 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1019 atoms/cm3, 예컨대 적어도 약 3x1019 atoms/cm3, 또는 적어도 약 5x1019 atoms/cm3의 농도로 게르마늄을 포함한다. 단결정 실리콘 잉곳의 메인 보디는 약 1x1022 atoms/cm3 미만, 예컨대 약 1x1021 atoms/cm3 미만, 또는 약 1x1020 atoms/cm3 미만의 농도로 게르마늄을 포함할 수 있다. 단결정 실리콘 잉곳의 결과적인 메인 보디가 적어도 약 1x1019 atoms/cm3 및 약 1x1022 atoms/cm3 미만, 예컨대 약 3x1019 atoms/cm3, 또는 약 5x1019 atoms/cm3 내지 약 1x1021 atoms/cm3 미만, 또는 약 5x1019 atoms/cm3 내지 약 1x1020 atoms/cm3 미만의 농도로 게르마늄을 포함하도록 충분한 게르마늄이 실리콘 용액에 첨가된다.
일부 실시예들에서, 다결정 실리콘 충전물은 질소 소스, 예를 들어, 실리콘 질화물 및/또는 질소 가스를 포함한다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디가 적어도 약 1x1014 atoms/cm3 및 약 1x1016 atoms/cm3 미만의 농도로 질소를 포함하도록 충분한 질소가 첨가될 수 있다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 약 2x1014 atoms/cm3 내지 약 2x1015 atoms/cm3 미만의 농도로 질소를 포함한다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 5x1014 atoms/cm3 및 약 1x1016 atoms/cm3 미만의 농도로 질소를 포함한다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1015 atoms/cm3 및 약 1x1016 atoms/cm3 미만의 농도로 질소를 포함한다.
일부 실시예들에서, 다결정 실리콘 충전물은 게르마늄의 소스 및 질소의 소스를 포함한다. 따라서, 일부 실시예들에서, 충분한 게르마늄, 예를 들어, 원소 게르마늄 및/또는 실리콘 게르마늄이 실리콘 융액에 첨가되고 그에 의해 단결정 실리콘 잉곳을 당길 수 있고, 여기서 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1019 atoms/cm3, 예컨대 적어도 약 3x1019 atoms/cm3, 또는 적어도 약 5x1019 atoms/cm3의 농도로 게르마늄을 포함하고, 충분한 질소가 실리콘 융액에 첨가되고 그에 의해 적어도 약 1x1014 atoms/cm3, 예컨대 적어도 약 2x1014 atoms/cm3, 또는 적어도 약 5x1014 atoms/cm3의 농도로 질소를 포함하는 단결정 실리콘 잉곳을 당긴다.
히터 전원(123)은 저항 히터들(105 및 106)에 에너지를 공급하고, 절연체(125)는 진공 챔버(101)의 내부 벽을 라이닝한다. 진공 펌프(131)가 진공 챔버(101)로부터 가스를 제거함에 따라, 가스 공급 장치(예컨대, 병)(127)는 가스 흐름 제어기(129)를 통해 진공 챔버(101)에 아르곤 가스를 공급한다. 저수통(135)으로부터 냉각수를 공급받는 외부 챔버(133)가 진공 챔버(101)를 둘러싼다.
그 후, 냉각수는 냉각수 반환 매니폴드(137)로 배수된다. 전형적으로, 포토셀(139)과 같은 온도 센서(또는 고온계)는 그 표면에서의 용융물(25)의 온도를 측정하고, 직경 트랜스듀서(141)는 단결정(27)의 직경을 측정한다. 이 실시예에서, 시스템(100)은 상부 히터를 포함하지 않는다. 상부 히터의 존재, 또는 상부 히터의 부재는 결정(27)의 냉각 특성들을 변경시킨다.
솔레노이드 코일(31)과 같은 상부 자석, 및 솔레노이드 코일(33)과 같은 하부 자석은 이 실시예에서 용융 레벨(36)의 위와 아래에 제각기 위치된다. 단면으로 도시된 코일들(31 및 33)은 진공 챔버(도시 안됨)를 둘러싸고, 대칭 축(38)을 가진 축들을 공유한다. 일 실시예에서, 상부 및 하부 코일들(31 및 33)은 그 각각이 제어 유닛(143)에 연결되고 그에 의해 제어되는, 상부 코일 전원(149) 및 하부 코일 전원(151)을 포함하지만, 이들로 제한되지는 않는 별개의 전원들을 갖는다.
이 실시예에서, 전류는 2개의 솔레노이드 코일(31 및 33)에서 반대 방향으로 흘러서 (도 3에 도시된 바와 같이) 자계를 생성한다. 저장통(153)은 냉각수 반환 매니폴드(137)를 통해 배출하기 전에 냉각수를 상부 및 하부 코일들(31 및 33)에 제공한다. 철 함유 쉴드(155)는 표류 자계들을 감소시키고 생성된 자계의 강도를 향상시키도록 코일들(31 및 33)을 둘러싼다.
제어 유닛(143)은 결정 회전율, 도가니 회전율, 및 자계 강도 중 적어도 하나를 포함하지만, 이들로 제한되지는 않는 복수의 공정 파라미터를 조정하는 데 사용된다. 다양한 실시예들에서, 제어 유닛(143)은, 포토 셀(139) 및 직경 트랜스듀서(141)를 포함하지만 이에 제한되지 않는 시스템(100)의 다양한 센서들로부터 수신된 신호들을 처리하는 것뿐만 아니라, 도가니 구동 유닛(107), 결정 구동 유닛(121), 히터 전원(123), 진공 펌프(131), 가스 흐름 제어기(129)(예를 들어, 아르곤 흐름 제어기), 상부 코일 전원(149), 하부 코일 전원(151), 및 이들의 임의의 조합을 포함하지만 이에 제한되지 않는 시스템(100)의 하나 이상의 디바이스를 제어하는 프로세서(144)를 포함할 수 있다.
예시적인 실시예에서, 시스템(100)은 디바이스 제조에 사용하기에 적합한 단결정 실리콘 잉곳들을 제조한다. 단결정 실리콘 잉곳은 일반적으로 원통형이고, 당김 조건으로 인해, 원뿔형 크라운 및 크라운에 대향하는 원뿔형 단부로 캐핑(capping)된다. 따라서, 본 발명의 방법에 따라 당겨지는 단결정 실리콘 잉곳은 중앙 축, 크라운, 크라운에 대향하는 단부, 및 크라운과 대향 단부 사이의 메인 보디를 포함하고, 메인 보디는 측방 표면 및 중앙 축으로부터 측방 표면으로 연장되는 반경 R을 갖는다. 유리하게는, 시스템(100)은 그 실질적인 부분 또는 그 모두가 응집된 진성 점 결함들(agglomerated intrinsic point defects)이 실질적으로 없는 단결정 실리콘 잉곳(27)을 제조하기 위해 사용될 수 있다. 더욱이, 시스템(100)은 직경이 약 120 나노미터(㎚)보다 크거나, 또는 더 특정하게는 직경이 약 90 ㎚인 실질적으로 응집된 결함들을 갖지 않는 단결정 실리콘 잉곳(27)을 제조하기 위해 사용될 수 있다. 용융물-고체 또는 용융물-결정 계면의 형상 및 당김 속도가 응집된 진성 점 결함들의 형성을 제한 및/또는 억제하기 위해 결정 성장 중에 제어된다.
제조 중에, 산소가 용융물-고체 또는 용융물-결정 계면을 통해 단결정 실리콘 잉곳들 내로 도입된다. 그러나, 산소는 잉곳들로부터 제조되는 웨이퍼들에 다양한 결함들을 야기하여서, 반도체 디바이스들의 수율을 감소시킬 수 있다. 따라서, 낮은 산소 농도를 갖는 실리콘 결정 잉곳들을 생성하는 것이 바람직하다. 본 명세서에 설명된 방법들을 사용하여, 약 6 ppma 미만, 또는 약 5 ppma 미만, 또는 약 4 ppma 미만, 약 3 ppma 미만의 산소 농도를 갖는 단결정 실리콘 잉곳들이 생성된다. 이들 농도들은 새로운 ASTM: ASTM F 121,1980-1983; DIN 50438/1,1978에 따른다.
어떤 특정한 이론에 제한되지 않고, 그 각각이 여기 아래에 설명되는 적어도 하나의 공정 파라미터에 의해 영향받는 일련의 이벤트들을 상호작용시킴으로써 용융물로부터 부상하는 성장 실리콘 결정 잉곳 내로 산소가 도입된다. SiO는 도가니 벽에서의 용해를 통해 용융물 내로 도입된다. 도가니 벽에서 도입된 SiO는 도가니 벽 근처의 용융물의 국부화된 가열에 의해 생성되는 부력들에 의해 유도된 유동을 통해 용융물 내의 어딘가로 이동될 수 있다. SiO는 도가니 자체의 회전율뿐만 아니라 용융물-결정 계면에서의 결정의 회전율에 의해 유도된 추가적인 유동에 의해 추가로 이동될 수 있다. 용융물 내의 SiO의 농도는 용융물의 노출된 표면에서의 용융물로부터의 기화를 통해 감소될 수 있다. 용융물 내에서의 SiO의 용해, 대류, 및 기화의 임의의 조합의 상호작용은 실리콘 결정 잉곳 내에 형성되는 결정-용융물 계면 근처에 위치된 용융물 내의 SiO의 농도에 영향을 준다. 다양한 양태들에서, 임의의 하나 이상의 공정 파라미터는 용융물-결정 계면 근처에 위치된 SiO의 농도를 감소시키도록 동시에 조정되고, 결과적으로 방법에 따라 형성되는 실리콘 결정 잉곳 내의 산소 농도를 감소시킨다.
다양한 실시예들에서, 다양한 공정 파라미터들은 낮은 산소 농도를 갖는 실리콘 결정 잉곳들을 제조하는 것을 용이하게 하도록 동시에 조정된다. 일 실시예에서, 다양한 공정 파라미터들은 약 800 mm의 중간 잉곳 길이들까지의 실리콘 결정 잉곳의 성장에 대응하는 중간 보디 성장 스테이지, 및 약 800 mm의 중간 잉곳 길이로부터 총 잉곳 길이까지의 실리콘 결정 잉곳의 성장에 대응하는 후기 보디 성장 스테이지를 포함하는 적어도 2개의 스테이지에서 조정된다. 이 실시예에서, 적어도 2개의 상이한 스테이지에서의 다양한 공정 파라미터들의 조정은 실리콘 결정 잉곳이 길이가 성장함에 따라 용융물 내의 SiO의 용해, 대류, 기화의 상호작용의 성질, 도가니 내의 용융물의 깊이, 및 도가니 내의 용융물 내의 유동 셀들의 변화들을 고려한다.
특히, 대류의 역할은, 아래에 상세히 설명되는 바와 같이, 실리콘 결정 잉곳의 성장과 연관된 도가니 내의 용융물의 깊이의 감소로 인해 전체 실리콘 결정 잉곳의 형성에 걸쳐 수정된다. 결과적으로, 후기 보디 성장 스테이지에서, 적어도 하나의 공정 파라미터의 조정은 중간 보디 성장 스테이지에서의 이들 동일한 파라미터들의 조정과 비교하여 상이하게 수정된다. 일부 실시예들에서, 후기 보디 성장 스테이지에서, 적어도 3개의 공정 파라미터의 조정은 중간 보디 성장 스테이지에서의 이들 동일한 파라미터들의 조정과 비교하여 상이하게 수정된다. 여기 아래에 설명되는 바와 같이, 공정 파라미터들의 조정은 후기 보디 성장 스테이지에서의 용융물 내의 SiO의 대류와 관련된 다양한 인자들을 변조한다. 일 실시예에서, 후기 보디 성장 스테이지 동안 수정된 조정을 갖는 공정 파라미터들은 시드 회전율, 도가니 회전율, 및 자계 강도를 포함하지만, 이에 한정되지는 않는다.
도 4를 다시 참조하면, 시드 회전율은 풀 샤프트(pull shaft) 또는 케이블(117)이 축(38) 주위로 시드 결정(115)을 회전시키는 속도를 지칭한다. 시드 회전율은 도가니(10)로부터 결정(27)으로의 SiO의 유동 및 용융물(25)로부터의 SiO 기화의 속도에 영향을 준다. 도 2를 다시 참조하면, 도가니(10)로부터 결정(27)으로의 SiO의 유동은 일반적으로 용융물(25) 내의 시드 회전율에서의 결정(27)의 회전에 의해 구동되는 결정 유동 셀(18)과 도가니(10) 내의 용융물(25)의 가열에 의해 구동되는 부력 유동 셀(17) 간의 상호작용들에 의해 영향받는다. 도가니(10)로부터 결정(27)으로의 SiO의 유동에 대한 시드 회전율의 영향은 결정(27) 성장의 스테이지에 좌우되어 상이하다.
도 5a는 약 800 mm의 중간 잉곳 길이까지의 (도 1을 참조한) 결정(27)의 성장에 대응하는, 중간 보디 성장 스테이지에서의 (도 2를 참조한) 용융물(25) 내의 시뮬레이션된 유선들(109) 및 산소 농도들의 단면도이다. 중간 보디 성장 스테이지에서, 도가니(10) 내의 용융물(25)의 깊이(200)는 결정 유동 셀(18)과 부력 유동 셀(17)에 의해 유도되는 유체 운동 간의 상호작용들을 효과적으로 분리시키도록 충분히 깊다. 높은 시드 회전율(즉, 12 rpm)은 용융 라인(36)과 용융물(25) 위의 가스 간의 경계 층 두께를 감소시켜서 SiO 기화를 증가시킨다. 또한, 높은 시드 회전율은 도 5a에 예시된 바와 같이, 유도된 결정 유동 셀(18)로 부력 유동 셀(17)을 억제함으로써 도가니(10)로부터 결정(27)까지의 용융 유동을 감소시킨다. 더욱이, 높은 시드 회전율은 도가니(10)로부터의 SiO의 내향 유동(즉, 수송)을 지연시키는 외향 반경 방향 유동을 생성하여, 결정(27) 내의 산소 농도를 감소시킨다.
도 5b는 약 800 mm의 중간 잉곳 길이로부터 총 잉곳 길이까지의 결정(27)의 성장에 대응하는, 후기 보디 성장 스테이지에서의 용융물(25) 내의 시뮬레이션된 유선들(109) 및 산소 농도들의 단면도이다. 결정(27)의 형성과 연관된 도가니(10)로부터의 용융물(25)의 제거로 인해, 후기 보디 성장 스테이지에서의 깊이(200)는 도 5a에 도시된 것과 같은 중간 보디 성장 스테이지에서의 깊이(200)에 비해 얕다. 도 5a에 예시된 시뮬레이션을 수행하는 데 사용된 것과 유사하게 높은 시드 회전율(즉, 12 rpm)에서, 결정 유동 셀(18)은 도가니(10)의 내벽과 접촉하여, 도가니(10)의 내벽에 형성된 SiO가 후기 보디 성장 스테이지에서 형성된 결정(27) 내로 대류하게 야기한다.
도 5c는 더 낮은(예를 들어, 8 rpm) 시드 회전율에서 계산된 후기 보디 성장 스테이지에서의 용융물(25) 내의 시뮬레이션된 유선들(109) 및 산소 농도들의 단면도이다. 더 낮은 시드 회전율에 의해 유도된 결정 유동 셀(18)은 도가니(10)의 내벽까지 연장되지 않고, 대신에 부력 셀(17)에 의해 배제된다. 결과적으로, 도가니(10)의 내벽에서 결정(27)까지 생성되는 SiO의 유동이 방해됨으로써, 감소된 시드 회전율에서 후기 보디 성장 스테이지에서 형성된 결정(27) 내의 산소 농도를 감소시킨다.
여기에 설명되는 바와 같이, 중간 보디 성장 스테이지로부터 후기 보디 성장 스테이지로의 전이는 부드러운 전이이다. 전이는 도가니 크기, 형상, 용융물의 깊이, 모델링 파라미터들, 및 그와 유사한 것과 같은 공정의 다양한 파라미터들에 의존하여 달라질 수 있다. 일반적으로, 중간 보디 성장 스테이지에서, 파라미터들은 결정 유동 셀(18)에 의해 유도되는 유체 운동과 부력 유동 셀(17) 간에 제한된 상호작용이 있거나 또는 상호작용이 없도록 된다; 결정 유동 셀(18)과 부력 유동 셀(17)은 효과적으로 분리된다. 후기 보디 성장 스테이지에서, 파라미터들은 결정 유동 셀(18)에 의해 유도되는 유체 운동과 부력 유동 셀(17) 간에 상호작용들이 있도록 된다; 결정 유동 셀(18)과 부력 유동 셀(17)은 효과적으로 결합된다. 비제한적인 예로서, 후기 보디 성장 스테이지는 약 36인치의 내부 직경을 갖는 도가니(10)에서 180kg과 450kg 사이의 초기 용융물 질량을 포함하는 실시예에서 용융물(25)의 초기 질량의 약 37% 미만이 도가니(10) 내에 남을 때 발생한다. 다양한 실시예들에서, 도가니(10) 내의 용융물(25)의 깊이(200)는 중간 보디 성장 스테이지로부터 후기 보디 성장 스테이지로의 전이를 식별하기 위해 모니터링된다. 다른 예들에서, 후기 보디 성장 스테이지는 용융물(25)의 초기 질량의 약 35% 미만, 약 40% 미만, 약 45% 미만, 또는 약 50% 미만이 도가니(10) 내에 남을 때 발생한다. 일부 실시예들에서, 중간 보디 성장 스테이지로부터 후기 보디 성장 스테이지로의 전이는 용융물(25)의 깊이, 또는 임의의 기타 적합한 파라미터에 기초하여 결정된다.
다양한 실시예들에서, 방법은 중간 보디 성장 스테이지 및 후기 보디 성장 스테이지를 포함하지만, 이들로 제한되지는 않는 적어도 2개의 스테이지에서 시드 회전율을 조정하는 단계를 포함한다. 일 실시예에서, 방법은 약 8 내지 14 rpm 범위, 및 더 구체적으로 12 rpm의 시드 회전율로 중간 보디 성장 스테이지 동안 결정(27)을 회전시키는 단계를 포함한다. 이 실시예에서, 방법은 후기 보디 성장 스테이지에서의 시드 회전율을 약 6 rpm 내지 8 rpm 범위, 및 더 구체적으로 8 rpm의 시드 회전율로 감소시키는 단계를 추가로 포함한다.
또 다른 실시예에서, 시드 회전율은 중간 잉곳 길이에 따라 감소될 수 있다. 비제한적인 예로서, 도 9에 예시된 바와 같이, 시드 회전율은 약 850 mm의 중간 잉곳 길이들에 대해 약 12 rpm으로 조정될 수 있고, 약 950 mm 중간 잉곳 길이에서 약 8 rpm으로 선형적으로 감소하도록 추가로 조정될 수 있고, 다음에 총 잉곳 길이에 이르기까지 약 8 rpm에서 시드 회전율을 조정한다. 도 9에 또한 예시된 바와 같이, 그 범위가 약 800 mm로부터 총 잉곳 길이까지인 보디 길이 내의 결정의 산소 함량은 약 12 rpm의 일정한 시드 회전율에서 형성된 결정에 비해 감소된다. 도 6은 3개의 회전 스케줄: a) 전체 결정의 회전에 대해 12 rpm의 회전; b) 900 mm의 중간 결정 길이까지의 12 rpm의 회전과 이에 뒤이은 나머지 결정 길이의 형성에 대한 8 rpm 에서의 회전; 및 c) 900 mm의 중간 결정 길이까지의 12 rpm의 회전과 이에 뒤이은 나머지 결정 길이의 형성에 대한 6 rpm 에서의 회전에 따른 시드 회전율들에서 형성된 결정들의 시뮬레이션된 산소 농도를 비교하는 그래프이다. 도 6에 예시된 바와 같이, 더 낮은 시드 회전율들은 후기 보디 성장 스테이지에서 형성된 결정의 부분 내의 산소 농도를 감소시켰다.
도가니 회전율은 방법의 실시예들에 따라 형성된 결정들(27) 내의 산소 농도들에 추가로 영향을 줄 수 있다. 도가니 회전율은 도가니(10)가 도가니 구동 유닛(107)을 사용하여 축(38) 주위로 회전되는 속도를 지칭한다. 도가니 회전율은 도가니(10)로부터 결정(27)까지의 SiO의 유동 및 용융물(25)로부터 기화하는 SiO의 양에 영향을 준다. 높은 도가니 회전율은 도가니(10)와 용융물(25) 사이의 경계 층 두께와 용융물 라인(36)과 용융물(25) 위의 가스 사이의 경계 층 두께 둘 다를 감소시킨다. 그러나, 결정(27) 내의 산소 농도를 최소화하기 위해, 도가니(10)와 용융물(25) 사이의 더 두꺼운 경계 층이 SiO 수송 속도를 감소시키기 위해 요구되지만, 용융물 라인(36)과 용융물(25) 위의 가스 사이의 더 얇은 경계 층이 SiO 기화 속도를 증가시키기 위해 요구된다. 따라서, 도가니 회전율은 더 느린 도가니 회전율들로부터 초래되는 도가니(10)와 용융물(25) 사이의 높은 경계 층 두께와 더 높은 도가니 회전율들로부터 초래되는 용융물 라인(36)과 용융물(25) 위의 가스 사이의 낮은 경계 층 두께라는 경쟁적 이익들의 균형을 잡도록 선택된다. 여기서 앞서 설명된 중간 보디 성장 스테이지와 후기 보디 성장 스테이지 간의 용융물(10)의 깊이(200)의 변화들은 여기에 앞서 설명된 시드 회전율의 영향과 유사한 방식으로 산소 농도에 대한 도가니 회전율의 변조의 효과에 영향을 미친다. 다양한 실시예들에서, 방법은 중간 보디 성장 스테이지 및 후기 보디 성장 스테이지를 포함하지만, 이들로 제한되지는 않는 적어도 2개의 스테이지에서 도가니 회전율을 조정하는 단계를 포함한다. 일 실시예에서, 방법은 약 1.3 rpm 내지 약 2.2 rpm 범위, 및 더 구체적으로 1.7 rpm의 도가니 회전율로 중간 보디 성장 스테이지에서 도가니(10)를 회전시키는 단계를 포함한다. 이 실시예에서, 방법은 후기 보디 성장 스테이지에서의 도가니 회전율을 약 0.5 rpm 내지 약 1.0 rpm 범위의, 및 더 구체적으로 1 rpm의 도가니 회전율로 감소시키는 단계를 추가로 포함한다.
도 7a 및 도 7b는 후기 보디 성장 스테이지에서의 도가니 회전율의 함수로서의 실리콘 잉곳들 내의 시뮬레이션된 산소 농도를 도시한 그래프이다. 도 7a의 실리콘 잉곳들은 시드 회전율이 후기 보디 성장 스테이지에서 12 rpm으로부터 6 rpm으로 감소되었고, 도가니 회전율이 후기 보디 성장 스테이지에서 약 1.7 rpm으로부터 1 rpm 또는 1.5 rpm으로 감소된 방법의 실시예를 사용하여 형성되었다. 도 7b의 실리콘 잉곳들은 시드 회전율이 후기 보디 성장 스테이지에서 12 rpm으로부터 8 rpm으로 감소되었고, 도가니 회전율이 후기 보디 성장 스테이지에서 약 1.7 rpm으로부터 0.5 rpm, 1 rpm, 또는 1.5 rpm으로 감소된 방법의 실시예를 사용하여 형성되었다. 둘 모두의 시뮬레이션에서, 더 낮은 도가니 회전율들이 결과적인 실리콘 잉곳 내의 더 낮은 산소 농도들과 연관되었다.
방법은 중간 보디 성장 스테이지 및 후기 보디 성장 스테이지를 포함하지만, 이들로 제한되지는 않는 적어도 2개의 스테이지에서 자석 강도를 조정하는 단계를 추가로 포함할 수 있다. 자석 강도는 진공 챔버 내의 커스프 자계의 강도를 지칭한다. 더 구체적으로, 자석 강도는 자기 강도를 조정하도록 제어되는 코일들(31 및 33)을 통과하는 전류에 의해 특징지어진다. 자기 강도는 도가니(10)로부터 결정(27)으로의 SiO의 유동에 영향을 준다. 즉, 높은 자기 강도는 용융물(25) 내의 부력을 억제함으로써 도가니(10)로부터 결정(27)으로의 SiO의 유동을 최소화한다. 자계가 부력 유동을 억제함에 따라, 이것은 석영 도가니의 용해 속도를 감소시키므로, 결정 내에 포함되는 격자간 산소를 낮춘다. 그러나, 자계 강도가 소정의 레벨을 넘어 증가하면, 부력 유동의 추가 지연이 용융 없는 표면에서의 기화 속도를 감소시키는 결과를 가져다줄 수 있으므로, 격자간 산소 레벨들을 상승시킨다. 여기에 앞서 설명된 것과 같은 중간 보디 형성 스테이지에 대한 후기 보디 형성 스테이지에서의 결정의 산소 함량에 대한 부력 유동의 상대적 기여의 차이들로 인해, 후기 보디 형성 스테이지에서의 자석 강도에의 조정은 부력 유동의 적절한 변조가 후기 보디 형성 스테이지에서 형성되는 결정 내의 산소를 감소시키는 것을 가능하게 한다.
다양한 실시예들에서, 방법은 중간 보디 성장 스테이지 및 후기 보디 성장 스테이지를 포함하지만, 이들로 제한되지는 않는 적어도 2개의 스테이지에서 자계 강도를 조정하는 단계를 포함한다. 일 실시예에서, 방법은, 자계 강도가 용융물-고체 계면에서의 결정(27)의 에지에서 약 0.02 내지 0.05 테슬라(T)이고 도가니(10)의 벽에서 약 0.05 내지 0.12 T이도록 중간 보디 성장 스테이지에서의 자계 강도를 조정하는 단계를 포함한다. 또 다른 양태에서, 방법은, 자계 강도가, 용융물-고체 계면에서의 결정(27)의 에지에서의 약 0.03 내지 0.075T 및 도가니(10)의 벽에서의 약 0.075 내지 0.18T에 대응하는 중간 보디 성장 스테이지 동안 사용된 자계 강도의 약 150%가 되도록 후기 보디 성장 스테이지에서 자계 강도를 조정하는 단계를 포함한다.
도 8a, 도 8b, 및 도 8c는 후기 보디 성장 스테이지에서의 용융물(25) 내의 시뮬레이션된 유선들(109) 및 총 속도들의 단면도들이다. 도 8a는 중간 보디 성장 스테이지에서 사용된 자계의 50%에 대응하는 자계 강도들(즉, 용융물-고체 계면에서의 결정(27)의 에지에서의 약 0.01 내지 0.025 T 및 도가니(10)의 벽에서의 약 0.025 내지 0.06 T)을 사용하여 시뮬레이션되었다. 도 8b는 중간 보디 성장 스테이지에서 사용된 자계의 95%에 대응하는 자계 강도들(즉, 용융물-고체 계면에서의 결정(27)의 에지에서의 약 0.019 내지 0.0475 T 및 도가니(10)의 벽에서의 약 0.0475 내지 0.114 T)을 사용하여 시뮬레이션되었다. 도 8c는 중간 보디 성장 스테이지에서 사용된 자계의 150%에 대응하는 자계 강도들(즉, 용융물-고체 계면에서의 결정(27)의 에지에서의 약 0.03 내지 0.075 T 및 도가니(10)의 벽에서의 약 0.075 내지 0.18 T)을 사용하여 시뮬레이션되었다. 도 8a, 도 8b, 및 도 8c를 비교하면, 자계의 강도가 증가함에 따라, 도가니(10)의 하부로부터 용융-결정 계면(302)으로의 유동(300)은 낮은 자계 강도(도 8a)에서의 용융물-결정 계면(302)으로의 비교적 높은 대류로부터 더 높은 자계 강도들에서의 비교적 적은 대류로 전이한다. 증가된 자계에 의한 용융물(25) 내의 부력 유동의 이런 억제는 아래 표 1에 요약된 것과 같이, 결과적인 실리콘 잉곳 내의 더 낮은 산소 농도를 초래한다. 150% 자계 강도에서, 시뮬레이션된 산소 농도는 5 ppma(parts per million atoms) 미만의 원하는 범위 내에 있었다.
실리콘 잉곳에서의 산소 농도에 대한 후기 보디 성장 스테이지에서의 자계 강도의 영향
자계 강도( % 중간 보디 성장 스테이지 필드 강도) 시뮬레이션된 산소 농도(ppma)
50% 9.3
95% 6.4
150% 4.5
하나 이상의 추가적인 공정 파라미터가 낮은 산소 농도를 갖는 실리콘 결정 잉곳들을 제조하는 것을 용이하게 하도록 조정될 수 있다. 그러나, 이들 추가적인 공정 파라미터의 효과들은 결정(27)의 성장 동안 도가니(10) 내의 용융물(25)의 깊이(200)의 변화들에 민감하지 않다. 결과적으로, 여기에 설명된 추가적인 공정 파라미터들의 조정은 아래에 추가적으로 상세하게 설명되는 바와 같이, 결정 성장의 상이한 스테이지들 간에 본질적으로 동일하게 남아 있다.
일부 실시예들에서 적어도, 제어되는 하나의 추가적인 공정 파라미터는 도가니(10)의 벽 온도이다. 도가니(10)의 벽 온도는 도가니(10)의 용해 속도에 대응한다. 구체적으로, 도가니(10)의 벽 온도가 높을수록, 도가니(10)의 해당 부분들은 더 빠르게 용융물(25)과 반응하고 그 안으로 용해하여, 용융물 내에 SiO를 발생하고 용융물-결정 계면을 통해 결정(27)의 산소 농도를 잠재적으로 증가시킨다. 따라서, 여기에 사용되는 바와 같이, 도가니(10)의 벽 온도를 감소시키는 것은 도가니(10)의 용해 속도를 감소시키는 것과 동등하다. 도가니(10)의 벽 온도를 감소시킴으로써 (즉, 도가니(10)의 용해 속도를 감소시킴으로써), 결정(27)의 산소 농도가 감소될 수 있다. 벽 온도는 히터 전력 및 용융물과 반사기 간의 갭을 포함하지만, 이들로 제한되지는 않는 하나 이상의 추가적인 공정 파라미터를 제어함으로써 조정될 수 있다.
히터 전력은 도가니(10)의 벽 온도를 조정하기 위해 일부 실시예들에서 제어될 수 있는 또 다른 공정 파라미터이다. 히터 전력은 측면 및 하부 히터들(105 및 106)의 전력을 지칭한다. 구체적으로, 전형적인 가열 구성들에 대해, 측면 히터(105)의 전력을 증가시키고 하부 히터(106)의 전력을 감소시킴으로써, 도가니(10)의 벽상의 핫 스폿이 용융물 라인(36) 가까이로 상승된다. 용융물 라인(36)에서 또는 그 아래의 도가니(10)의 벽 온도가 낮아짐에 따라, 도가니(10)와 반응하는 용융물(25)에 의해 발생되는 SiO의 양 또한 낮아진다. 히터 전력 구성은 도가니(10)로부터 단결정(27)으로의 SiO의 유동(즉, 수송)을 감소시킴으로써 용융물 유동에 또한 영향을 준다. 이 실시예에서, 하부 히터(106)의 전력은 약 0 내지 5 킬로와트이고, 더 구체적으로 약 0킬로와트이고, 측면 히터(105)의 전력은 약 100 내지 125 킬로와트의 범위에 있다. 측면 히터(105)의 전력에서의 변동들은, 예를 들어, 풀러(puller)로부터 풀러까지의 핫 존 시기(hot zone age)의 변동에 기인할 수 있다.
일부 실시예들에서, 용융물과 반사기 간의 갭은 도가니(10)의 벽 온도를 조정하도록 제어되는 추가적인 공정 파라미터이다. 용융물과 반사기 간의 갭은 용융물 라인(36)과 열 반사기(도시 안됨) 간의 갭을 지칭한다. 용융물과 반사기 간의 갭은 도가니(10)의 벽 온도에 영향을 준다. 구체적으로, 용융물과 반사기 간의 갭이 클수록 도가니(10)의 벽 온도가 감소된다. 이 실시예에서, 용융물과 반사기 간의 갭은 약 60 mm 내지 80 mm이고, 더 구체적으로 70 mm이다.
시드 리프트(seed lift)는 도가니(10)로부터 결정(27)으로의 SiO의 유동을 조정하도록 제어되는 추가적인 공정 파라미터이다. 시드 리프트는 풀 샤프트 또는 케이블(117)이 용융물(25) 밖으로 시드 결정(115)을 들어올리는 속도를 지칭한다. 일 실시예에서, 시드 결정(115)은 약 0.4 mm/min 내지 약 0.7 mm/min의 속도로, 예를 들어 분당 약 0.42 내지 0.55 밀리미터(mm/min)의 범위로, 그리고 더 구체적으로는 300 mm 제품에 대해 0.46 mm/min으로 들어 올려진다. 이 당김 속도는 더 작은 직경(예를 들어, 200 mm) 결정들을 위해 전형적으로 사용되는 당김 속도들보다 느리다. 예를 들어, 200 mm 제품에 대한 시드 리프트는 약 0.55 mm/min 내지 약 0.95 mm/min에, 예컨대 약 0.55 내지 0.85 mm/min의 범위에, 및 더 구체적으로는 0.7 mm/min일 수 있다.
당김 속도는 결정의 결함 품질을 제어하도록 조정될 수 있는 추가적인 공정 파라미터이다. 예를 들어, SP2 레이저 광 산란을 사용하여, 여기에 설명된 공정에 의해 발생되는 검출된 응집된 점 결함들은 60 nm 미만의 결함들에 대해 400개 미만의 카운트, 60 내지 90 nm의 결함들에 대해 100개 미만의 카운트, 및 90 내지 120 nm의 결함들에 대해 100개 미만의 카운트일 수 있다.
일부 실시예들에서, 불활성 가스 흐름은 용융물(25)로부터의 SiO 기화를 조정하도록 제어되는 추가적인 공정 파라미터이다. 여기에 설명되는 것과 같은 불활성 가스 흐름은 아르곤 가스가 진공 챔버(101)를 통해 흐르는 속도를 지칭한다. 아르곤 가스 흐름 속도가 증가하면 용융물 라인(36) 위의 더 많은 SiO가 결정(27)으로부터 멀리 스위프(sweep)되어, SiO 가스 부분압을 최소화하고, 결국 SiO 기화를 증가시킨다. 이 실시예에서, 아르곤 가스 흐름 속도는 약 100 slpm 내지 150 slpm의 범위에 있다.
불활성 가스 압력은 일부 실시예들에서 용융물(27)로부터의 SiO 기화를 조정하도록 또한 제어되는 추가적인 공정 파라미터이다. 여기에 설명되는 것과 같은 불활성 가스 압력은 진공 챔버(101)를 통해 흐르는 아르곤 가스의 압력을 지칭한다. 아르곤 가스 압력을 감소시키면 SiO 기화는 증가하므로 용융물(25) 내의 SiO 농도가 감소된다. 이 실시예에서, 아르곤 가스 압력은 약 10 torr 내지 30 torr의 범위이다.
적합한 실시예들에서, 커스프 위치는 도가니(10)의 벽 온도 및 도가니(10)로부터 결정(27)으로의 SiO의 유동을 조정하도록 제어되는 추가적인 공정 파라미터이다. 여기에 설명되는 것과 같은 커스프(cusp) 위치는 코일들(31 및 33)에 의해 발생되는 자계의 커스프의 위치를 지칭한다. 커스프 위치가 용융물 라인(36) 아래에 유지되면 산소 농도의 감소가 용이해진다. 이 실시예에서, 커스프 위치는 용융물 라인(36) 아래 약 10 mm 내지 40 mm 범위 내에, 더 구체적으로 용융물 라인(36) 아래 약 25 mm 내지 35 mm 범위 내에, 보다 더 구체적으로 약 30 mm에 설정된다.
위에 설명된 것과 같은 공정 파라미터들(즉, 히터 전력, 도가니 회전율, 자석 강도, 시드 리프트, 용융물과 반사기 간의 갭, 불활성 가스 흐름, 불활성 가스 압력, 시드 회전율, 및 커스프 위치)을 제어함으로써, 복수의 공정 파라미터(즉, 도가니의 벽 온도, 도가니로부터 단결정까지의 SiO의 유동, 및 용융물로부터의 SiO의 기화)는 낮은 산소 농도를 갖는 단결정 실리콘 잉곳들을 제조하도록 조정된다. 일 실시예에서, 여기에 설명된 방법들은 약 150 밀리미터(mm)보다 큰 잉곳 직경, 적어도 약 900 mm의 총 잉곳 길이, 및 약 5 ppma 미만, 약 4 ppma 미만, 또는 심지어 약 3 ppma 미만과 같은 6 ppma 미만의 산소 농도를 갖는 실리콘 잉곳을 생성하는 것을 용이하게 한다. 또 다른 실시예에서, 여기에 설명된 방법들은 약 150 mm 내지 460 mm, 구체적으로는 약 300 mm의 잉곳 직경, 및 약 5 ppma 미만, 약 4 ppma 미만, 또는 심지어 약 3 ppma 미만과 같은 6 ppma 미만의 산소 농도를 갖는 실리콘 잉곳을 생성하는 것을 용이하게 한다. 또 다른 추가적인 실시예에서, 여기에 설명된 방법들은 약 900 mm 내지 1200 mm 범위의 총 잉곳 길이, 및 약 5 ppma 미만, 약 4 ppma 미만, 또는 심지어 약 3 ppma 미만과 같은 6 ppma 미만의 산소 농도를 갖는 실리콘 잉곳을 생성하는 것을 용이하게 한다. 이들 농도들은 새로운 ASTM: ASTM F 121,1980-1983; DIN 50438/1,1978에 따른다.
단결정 실리콘 웨이퍼는 본 발명의 방법에 따라 준비된 단결정 실리콘 잉곳 또는 슬러그로부터 종래의 기술에 따라 슬라이싱될 수 있다. 일반적으로, 단결정 실리콘 웨이퍼는 2개의 주요 평행 표면 - 이들 중 하나는 단결정 실리콘 웨이퍼의 전방 표면이고, 그 중 다른 하나는 단결정 실리콘 웨이퍼의 후방 표면이고, 원주 방향 에지는 단결정 실리콘 웨이퍼의 전방 및 후방 표면들을 조인하고, 전방 및 후방 표면들 사이의 벌크 영역, 및 단결정 실리콘 웨이퍼의 전방 및 후방 표면들 사이의 단결정 실리콘 웨이퍼의 중앙 평면을 포함한다. 이어서, 웨이퍼들은 종래의 처리를 겪는다. 따라서, 임의의 날카로운 부서지기 쉬운 에지들은 웨이퍼에 강도 및 안정성을 제공하도록 둥글게 되거나 "프로필링(profiled)" 된다. 이는 궁극적으로 후속 처리에서의 부스러기화(chipping) 또는 파손을 방지할 것이다. 다음으로, 각각의 웨이퍼는 매우 작은 영숫자 또는 바코드 문자들로 레이저-마킹된다. 이 레이저-마크 ID는 웨이퍼들이 제조된 특정 날짜, 머신, 및 설비에 대한 완전한 추적 능력을 제공한다. 이어서, 웨이퍼들은 회전 플레이트들 및 연마재 슬러리로부터의 압력을 사용하는 정밀 "래핑(lapping)" 머신에 로딩되어, 정면 및 후면 표면들 모두에 존재하는 절단 손상(saw damage)의 균일하고 동시적인 제거를 보장한다. 이 단계는 또한 스톡(stock) 제거를 제공하고 평탄도 균일성을 증진시킨다. 이제 웨이퍼들은 "에칭" 사이클을 거쳐야만 한다. 화학적 에칭이 래핑에 의해 야기되는 잔여 표면 손상(removal of residual surface)을 제거하는 데에 필요하다; 이것은 또한 일부 스톡 제거를 제공한다. 에칭 사이클 동안, 웨이퍼는 정확한 유체 역학으로 또 다른 일련의 화학 배스(chemical bath) 및 린스 탱크(rinse tank)를 통해 진행한다. 이러한 화학적 용액들은 광택 마감을 갖는 더 편평하고 더 강한 웨이퍼를 생성한다. 모든 웨이퍼들은 이후 기계적 파라미터들에 대해 및 공정 피드백을 위해 샘플링된다.
본 명세서에 설명된 시스템들 및 방법들을 이용하여 낮은 산소 농도(즉, 약 6 ppma 미만, 약 5 ppma 미만, 약 4 ppma 미만, 또는 심지어 약 3 ppma 미만)를 갖는 단결정 실리콘 웨이퍼들은 다양한 응용들에서 유리할 수 있다. 예를 들어, IGBT(insulated-gate bipolar transistor)들, 고품질 무선-주파수(RF), HR-SOI(high resistivity silicon on insulator), 및 CTL-SOI(charge trap layer SOI), 및 GaN EPI 응용들을 위한 기판은 낮은 산소 농도의 혜택을 입을 수 있는데, 왜냐하면 그들은 높은 비저항을 달성하고 p-n 접합들을 갖지 않기 때문이다. 일부 실시예들에서, 단결정 실리콘 웨이퍼의 비저항은 적어도 약 4000 ohm cm, 적어도 약 5000 ohm cm와 같은 적어도 약 3000 ohm cm, 적어도 약 15000 ohm cm, 또는 심지어 적어도 약 20000 ohm cm와 같은 적어도 약 10000 ohm cm이다. 본 명세서에 설명된 방법들을 사용하여 IGBT 응용들을 위해 제조된 웨이퍼들은, 예를 들어, 30 내지 300 ohm-cm N형 비저항 또는 750 ohm-cm보다 큰 N/P형 비저항을 가질 수 있다. 본 명세서에 설명된 방법들을 사용하는 RF(radiofrequency), HR-SOI(high resistivity silicon on insulator), CTL-SOI(charge trapping layer SOI), 및/또는 GaN EPI 응용들은, 예를 들어 750 ohm-cm보다 큰 P형 웨이퍼들, 또는 적어도 약 4000 ohm cm, 적어도 약 5000 ohm cm와 같은 적어도 약 3000 ohm cm, 적어도 약 15000 ohm cm, 또는 심지어 적어도 약 20000 ohm cm와 같은 적어도 약 10000 ohm cm를 가질 수 있다. 설명된 시스템들 및 방법들에 의해 제조된 웨이퍼들은 핸들 웨이퍼들로서 또한 사용될 수 있다. 본 명세서에 설명된 방법들을 사용하여 제조된 P형 웨이퍼들에 대해, 붕소, 알루미늄, 갈륨, 및/또는 인듐이 다수 캐리어로서 적절히 사용될 수 있고, 적린(red phosphorus), 인, 비소, 및/또는 안티몬이 소수 캐리어로서 사용될 수 있다. 본 명세서에 설명된 방법들을 사용하여 제조된 N형 웨이퍼들에 대해, 적린, 인, 비소, 및/또는 안티몬이 다수 캐리어로서 사용될 수 있고, 붕소, 알루미늄, 갈륨, 및/또는 인듐이 소수 캐리어로서 사용될 수 있다.
기계적 강도 및 슬립 성능을 개선하기 위해, 설명된 방법들을 이용하여 제조된 웨이퍼들은 (예를 들어, 잉곳을 형성하는 단결정을 도핑함으로써) 게르마늄 및/또는 질소로 함께 도핑된다. 게르마늄은 용융 공정 동안에 게르마늄의 소스, 예를 들어 원소 게르마늄 및/또는 실리콘 게르마늄을 용융물에 첨가함으로써 단결정 실리콘 잉곳에 통합될 수 있다. 그에 의해 게르마늄은 분리 원리에 기초하여 고체 결정 형태로 통합된다. 따라서, 일부 실시예들에서, 본 발명의 방법에 따라 당겨진 잉곳들로부터 슬라이싱된 단결정 실리콘 웨이퍼들은 적어도 약 1x1019 atoms/cm3, 예컨대 적어도 약 3x1019 atoms/cm3, 또는 적어도 약 5x1019 atoms/cm3의 농도로 게르마늄을 포함한다. 본 발명의 방법에 따라 당겨진 잉곳들로부터 슬라이싱된 단결정 실리콘 웨이퍼들은 약 1x1022 atoms/cm3 미만, 예컨대 약 1x1021 atoms/cm3 미만, 또는 약 1x1020 atoms/cm3 미만의 농도로 게르마늄을 포함할 수 있다. 일부 실시예들에서, 단결정 실리콘 웨이퍼들은 적어도 약 1x1019 atoms/cm3 및 약 1x1022 atoms/cm3 미만의 농도로 게르마늄을 포함한다. 일부 실시예들에서, 단결정 실리콘 웨이퍼들은 적어도 약 5x1019 atoms/cm3 및 약 1x1022 atoms/cm3 미만의 농도로 게르마늄을 포함한다. 단결정 실리콘 잉곳들의 메인 보디 부분으로부터 슬라이싱된 단결정 실리콘 웨이퍼들은 이들 농도 범위들 내의 게르마늄을 포함한다.
일부 실시예들에서, 질소는 용융 공정 동안 용융물에 질소 소스, 예를 들어 실리콘 질소 또는 질소 가스를 첨가함으로써 단결정 실리콘 잉곳에 통합될 수 있다. 기계적 강도를 향상시키는 것에 더하여, 질소 도펀트는 열 도너들을 형성함으로써 웨이퍼들의 전기적 특성을 부분적으로 변경하기 위해 Oi와 상호작용할 수 있다. 이러한 전기적 특성은, 이러한 종들의 생성 및 킬링(killing) 온도가 각각의 개별 종들에 대해 상이함에 따라, 온도의 함수일 수 있다. O-O, N-O, Ge-O에 의해 생성된 열 도너는 상이한 열 안정성을 갖는다. 예를 들어, N-O 열 도너는 600℃ 주위에서 발생되는 것으로 발견되고, ＜900℃까지 안정적일 수 있다. 따라서, N-O 열 도너를 분리하기 위해, ＞900℃ TDK(thermal donor kill) 단계가 요구되어 웨이퍼들의 비저항을 제어할 수 있게 된다. 대안적으로, 그러한 TDK 공정 단계의 부재 시에, 결정의 도핑은 타겟 비저항을 달성하기 위해 TD에 의한 비저항 시프트를 보상하도록 조정될 수 있다. 일부 실시예들에서, 단결정 실리콘 잉곳은 게르마늄 및 질소로 함께 도핑된다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1019 atoms/cm3, 적어도 약 3x1019 atoms/cm3, 예컨대 적어도 약 5x1019 atoms/cm3의 농도로 게르마늄을 포함하고, 적어도 약 1x1014 atoms/cm3의 농도로 질소를 포함한다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 1x1019 atoms/cm3 및 약 1x1022 atoms/cm3 미만의 농도로 게르마늄을 포함하고, 적어도 약 1x1014 atoms/cm3 및 약 1x1016 atoms/cm3 미만의 농도로 질소를 포함한다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 5x1014 atoms/cm3 및 약 1x1016 atoms/cm3 미만의 농도로 질소를 포함한다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 2x1014 atoms/cm3 및 약 1x1015 atoms/cm3 미만의 농도로 질소를 포함한다. 일부 실시예들에서, 단결정 실리콘 잉곳의 메인 보디는 적어도 약 3x1019 atoms/cm3 및 약 1x1022 atoms/cm3 미만의 농도로 게르마늄을 포함하고, 적어도 약 1x1015 atoms/cm3 및 약 1x1016 atoms/cm3 미만의 농도로 질소를 포함한다. 단결정 실리콘 잉곳들의 메인 보디 부분으로부터 슬라이싱된 단결정 실리콘 웨이퍼들은 이들 농도 범위들 내에서 게르마늄 및 질소를 포함한다.
다결정 실리콘으로부터 형성된 용융물로부터 비교적 낮은 산소 농도를 갖는 단결정 실리콘 잉곳들을 제조하는 예시적인 시스템들 및 방법들이 여기에 설명된다. 이들 방법은 비교적 낮은 산소 실리콘을 제조하기 위해 잉곳 제조의 제1과 제2 스테이지들 사이에서의 용융물 내의 유동 셀들의 구조의 변화들을 이용한다. 제1 스테이지 동안, 실리콘 잉곳은 비교적 작고 용융물의 깊이는 비교적 깊다. 제2 스테이지는 실리콘 잉곳의 형성으로 인해 도가니 내의 고갈된 용융 깊이에 의해 특징지어진다. 이 제2 스테이지에서, 용융물 내의 실리콘 잉곳의 회전에 의해 유도된 유동 셀은 도가니의 하부에 접촉할 수 있어서, 도가니 하부에서 형성된 실리콘 산화물의 성장 결정 잉곳 내로의 원하지 않는 포함을 야기한다. 본 명세서에 설명된 방법들 및 시스템들은 원하지 않는 실리콘 산화물의 포함을 제한하기 위해 잉곳의 제조를 제어한다. 일반적으로, 적어도 하나의 공정 파라미터가 제1 스테이지 동안의 그 값에 대해 제2 스테이지 동안 변화된다. 제1 스테이지로부터 제2 스테이지로의 공정 파라미터들의 변화들의 비제한적인 예들은 감소된 결정 회전율, 감소된 도가니 회전율, 증가된 자계 강도, 및 이들의 임의의 조합을 포함한다. 예를 들어, 일부 실시예들에서, 실리콘 잉곳은 도가니의 하부와의 회전 유도 유동 셀의 접촉을 감소시키기 위해 제2 스테이지 동안 더 느리게 회전됨으로써, 실리콘 잉곳 내에 포함된 산소의 양을 감소시킨다.
본 명세서에 설명된 시스템들 및 방법들은 종전의 방법들을 사용하여 달성된 것보다 긴 잉곳 길이에 걸쳐 유지되는 낮은 산소 농도를 갖는 단결정 실리콘 잉곳들의 형성을 가능하게 한다. 다양한 실시예들에 대한 방법을 사용하여 형성된 실리콘 잉곳들의 산소 함량 및 도가니 내의 유동 셀들의 구조에 대한 공정 파라미터들의 이들 변화 효과들의 상세한 설명이 여기서 추가로 상세히 설명된다.
본 명세서에 설명된 방법들의 실시예들은 종래의 방법들 및 시스템들에 비해 우수한 결과들을 달성한다. 예를 들어, 본 명세서에 설명된 방법들은 적어도 일부 공지된 방법들보다 낮은 산소 농도를 갖는 실리콘 잉곳들을 제조하는 것을 용이하게 한다. 또한, 적어도 일부 공지된 방법들과는 다르게, 본 명세서에 설명된 방법들은 약 300 mm와 같은 150 mm 보다 큰 직경을 갖는 잉곳들의 제조를 위해 사용될 수 있다.
추가로, 게르마늄 불순물 및/또는 질소 불순물을 낮은 산소 함량에 통합하면, 높은 비저항 웨이퍼들은 고온 동작들 동안 통상적으로 열화된 기계적 강도를 겪으며 웨이퍼 슬립에 민감한 웨이퍼들에서 기계적 강도를 개선한다. 게르마늄 도핑된 낮은 산소 웨이퍼들의 균열 강도는 성장 및 포스트 어닐링 양쪽 모두에서 개선될 수 있다. 게르마늄 도핑의 또 다른 이점은 낮아진 열 도너 형성이고, 그에 의해 자유 캐리어 농도를 감소시키고 더 높은 비저항의 웨이퍼들을 가능하게 한다. 또한, 단결정 실리콘 잉곳들 및 웨이퍼들에서의 게르마늄 도핑은 보이드 결함(void defect)들을 효과적으로 억제할 수 있다. 게르마늄 도펀트 원자들은 빈자리(vacancy)들과 결합하고, 그에 의해 보이드들을 형성하는 데 필요한 빈자리 모임을 억제한다. 빈자리 결합의 부가적인 효과는 실리콘 결정 격자에서의 Ge 원자들의 불일치로부터 기원하는 변형 완화이다. 자유 빈자리의 감소는 성장된 보이드의 억제를 초래하고 형성 온도를 감소시키고 따라서 보이드의 크기를 감소시켜, 보이드의 더 열악한 열 안정성을 초래한다. 또한, 단결정 실리콘 잉곳들 및 웨이퍼들에서의 게르마늄 도핑은 가까운 표면 영역에서의 DZ(denuded zone, 즉 산소 석출(oxygen precipitation)이 낮은 또는 없는 영역)의 형성을 개선하고 이것은 게르마늄이 벌크 영역에서의 산소 석출 및 가까운 표면 영역에서의 산소의 아웃-확산(out-diffusion)을 향상시킨 결과로서, 1 단계 높은 온도 어닐링 하에서 달성될 수 있다.
또한, Si 결정들에서의 N 및 Ge 도핑 둘 모두는 보이드 결함들을 효과적으로 억제하고 자유 빈자리들의 농도를 상당히 감소시킬 수 있다(J. Cry. Growth 243(2002)(371-374)). 따라서, 결정 성장 동안, 그것은 종래의 공정들에 비해 동일한 결함 농도에 대해 더 빨리 당겨질 수 있고, 따라서 공정의 처리율을 향상시킨다. 이것은 특히 CTL-SOI 응용에 도움이 되는데, 여기서 폴리실리콘 기반 전하 트랩 층이 높은 비저항 저 산소 핸들과 P 타입 도너 웨이퍼 사이에 추가된다. 폴리실리콘 층의 존재로 인해, 디바이스 제작 동안 (특히 LLS 검사 동안) 공정 흐름의 중단 없이, 높은 결정 결함 밀도(COP)가 핸들 웨이퍼들상에 허용될 수 있다.
본 발명의 방법에 따라 준비된 잉곳들로부터 슬라이싱된 웨이퍼들은 실리콘 온 인슐레이터 구조체들의 제조 시에 핸들 웨이퍼 및/또는 도너 웨이퍼로서 사용하기에 적합하다. 반도체 웨이퍼들(예를 들어, 실리콘 웨이퍼들)은 복합 층 구조체들(composite layer structures)의 준비 시에 활용될 수 있다. 복합 층 구조체(예를 들어, 반도체 온 인슐레이터, 보다 구체적으로는 실리콘 온 인슐레이터(SOI) 구조체)는 일반적으로 핸들 웨이퍼 또는 층, 디바이스 층, 및 핸들 층과 디바이스 층 간의 절연(즉, 유전체) 막(전형적으로 산화물 층)을 포함한다. 일반적으로, 디바이스 층은 0.01 내지 20 마이크로미터 두께, 예컨대 0.05 내지 20 마이크로미터 두께를 가진다. 후막 디바이스 층들은 약 1.5 마이크로미터 내지 약 20 마이크로미터의 디바이스 층 두께를 가질 수 있다. 박막 디바이스 층들은 약 0.01 마이크로미터 내지 약 0.20 마이크로미터의 두께를 가질 수 있다. 일반적으로, 실리콘 온 인슐레이터(SOI: silicon-on-insulator), 실리콘 온 사파이어(SOS: silicon-on-sapphire), 및 실리콘 온 석영(silicon-on-quartz)과 같은 복합 층 구조체들은, 2개의 웨이퍼를 밀접하게 접촉하여 위치시키고, 그에 의해 반 데르 발스 힘으로 본딩을 개시시키고, 이어서 본딩을 강화시키기 위한 열 처리(thermal treatment)에 의하여 제조된다. 어닐링은 터미널 실라놀 기(terminal silanol group)를 2개의 계면 사이의 실록산 결합으로 변환하고, 그에 의해 결합을 강화시킬 수 있다.
열 어닐링(thermal anneal) 후에, 본딩된 구조체는 층 전이(layer transfer)를 달성하도록 도너 웨이퍼의 상당한 부분을 제거하기 위한 추가적인 공정을 겪는다. 예를 들어, 웨이퍼 씨닝 기술(wafer thinning techniques), 예를 들어, 종종 BESOI(back etch SOI)로 지칭되는 에칭 또는 그라인딩이 이용될 수 있으며, 여기서 실리콘 웨이퍼는 핸들 웨이퍼에 구속되고 이후 핸들 웨이퍼상의 실리콘의 얇은 층만이 남겨질 때까지 천천히 에칭 제거된다. 예를 들어, 미국 특허 번호 제 5,189,500호를 참조하고, 이 특허의 개시 내용은 그 전체가 제시된 것처럼 참조에 의해 본 명세서에 통합된다. 본 방법은 시간 소모적이고 고가이며, 기판들 중 하나를 낭비하고, 일반적으로 수 마이크론보다 얇은 층의 경우 적절한 두께 균일성을 가질 수 없다.
층 전이를 달성하는 다른 통상의 방법은 수소 주입(hydrogen implant)과 그에 후속하는 열적으로 유발된 층 스플리팅(thermally induced layer splitting)을 활용한다. 입자들(예를 들어, 수소 원자 또는 수소와 헬륨 원자의 조합인 원자들 또는 이온화된 원자들)이 도너 웨이퍼의 전면 아래의 특정 깊이에 주입된다. 주입된 입자들은 그들이 주입된 특정 깊이에서 도너 웨이퍼에 절단 면(cleave plane)을 형성한다. 도너 웨이퍼의 표면은 주입 공정 동안 웨이퍼 상에 퇴적되는 붕소 화합물들과 같은 유기 화합물들 또는 다른 오염물들을 제거하도록 세정된다.
이후 도너 웨이퍼의 전면은 핸들 웨이퍼에 본딩되어 친수성 본딩 공정을 통해 본딩된 웨이퍼를 형성한다. 본딩에 앞서서, 도너 웨이퍼 및/또는 핸들 웨이퍼는 웨이퍼들의 표면들을, 예를 들어 산소 또는 질소를 포함하는 플라즈마에 노출시킴으로써 활성화된다. 플라즈마에 대한 노출은 종종 표면 활성화(surface activation)로 지칭되는 공정에서 표면들의 구조를 수정하는데, 이 활성화 공정은 도너 웨이퍼 및 핸들 웨이퍼 중 하나 또는 둘 다의 표면들을 친수성이 되게 한다. 웨이퍼의 표면들은 SC1 세정 또는 불화 수소산(hydrofluoric acid)과 같은 습식 처리에 의해 추가적으로 화학적으로 활성화될 수 있다. 습식 처리 및 플라즈마 활성화는 어느 순서로든 발생할 수 있거나, 웨이퍼들은 단지 하나의 처리를 받을 수 있다. 다음으로, 웨이퍼들이 함께 눌리어지고, 그들 사이에 본딩이 형성된다. 이러한 본딩은 반 데르 발스 힘으로 인해 비교적 약하고, 추가 처리가 일어날 수 있기 전에 강화되어야만 한다.
일부 공정들에서, 도너 웨이퍼와 핸들 웨이퍼(즉, 본딩된 웨이퍼) 간의 친수성 본딩은 본딩된 웨이퍼 쌍을 가열하거나 어닐링함으로써 강화된다. 일부 공정들에서, 웨이퍼 본딩은, 예컨대 약 300℃와 500℃ 사이의 저온에서 일어날 수 있다. 일부 공정들에서, 웨이퍼 본딩은, 예컨대 약 800℃와 1100℃ 사이의 고온에서 일어날 수 있다. 상승된 온도는 도너 웨이퍼와 핸들 웨이퍼의 인접한 표면들 사이의 공유 결합의 형성을 유도하고, 그에 따라 도너 웨이퍼와 핸들 웨이퍼 사이의 본딩을 굳어지게 한다. 본딩된 웨이퍼의 가열 또는 어닐링과 동시에, 도너 웨이퍼에 초기에 주입된 입자들은 절단 면을 약화시킨다.
다음으로, 도너 웨이퍼의 일부는 본딩된 웨이퍼로부터 절단면을 따라 분리(즉, 절단)되어 SOI 웨이퍼를 형성한다. 절단(cleaving)은 도너 웨이퍼의 일부를 본딩된 웨이퍼로부터 당겨서 분리시키기 위해 기계적인 힘이 본딩된 웨이퍼의 대향 측들에 수직하게 인가되는 설비(fixture)에 본딩된 웨이퍼를 배치함으로써 수행될 수 있다. 일부 방법에 따르면, 기계적인 힘을 가하기 위해 흡인 컵(suction cup)을 사용한다. 도너 웨이퍼의 일부의 분리는 그 절단면에서 본딩된 웨이퍼의 에지에 기계적인 쐐기를 가함으로써 개시되어, 절단면을 따라 크랙(crack)의 진행을 개시시킨다. 흡인 컵에 의해 가해지는 기계적인 힘은 이후 도너 웨이퍼의 일부를 본딩된 웨이퍼로부터 당기고, 그에 의해 SOI 웨이퍼를 형성한다. 도너는 SOI 도너 웨이퍼로서 다수의 용도를 위해 재활용될 수 있다.
다른 방법에 따르면, 본딩된 쌍은 대신에 일정 기간에 걸쳐 상승된 온도에 처하게 됨으로써 도너 웨이퍼의 일부를 본딩된 웨이퍼로부터 분리되게 할 수 있다. 상승된 온도에 노출시키는 것은 절단면을 따른 크랙의 개시 및 진행을 야기하고, 따라서 도너 웨이퍼의 일부를 분리한다. 주입된 이온들로부터의 보이드들의 형성으로 인해 크랙이 형성되고, 이는 오스발드 라이프닝(Ostwald ripening)에 의해 성장한다. 보이드들은 수소 및 헬륨으로 채워진다. 보이드는 소판(platelet)이 된다. 소판 내의 가압된 가스들은 마이크로-캐비티들 및 마이크로-크랙들을 진행시키고, 이것은 주입 평면상의 실리콘을 약화시킨다. 어닐링이 적절한 시간에 정지되면, 약화된 본딩된 웨이퍼는 기계적 공정에 의해 절단될 수 있다. 그러나, 열 처리가 더 긴 지속 기간 동안 및/또는 더 높은 온도로 계속되는 경우, 마이크로 크랙 진행은 모든 크랙이 절단면을 따라 병합되는 레벨에 도달하고, 따라서 도너 웨이퍼의 일부를 분리시킨다. 이 방법은 도너 웨이퍼의 재활용을 허용하지만, 통상적으로 500℃에 접근하는 온도로 주입된 및 본딩된 쌍을 가열하는 것을 요구한다.
안테나 스위치들과 같은 RF 관련 디바이스를 위한 높은 비저항 반도체 온 인슐레이터(예를 들어, 실리콘 온 인슐레이터) 웨이퍼들의 사용은 비용 및 집적화의 관점에서 종래의 기판들에 비해 이점을 제공한다. 고주파수 응용을 위해 전도성 기판을 이용할 때 고유한 고조파 왜곡을 최소화하고 기생 전력 손실을 감소시키기 위해, 높은 비저항을 갖는 기판 웨이퍼들을 사용하는 것이 필요하지만, 충분하지는 않다. 따라서, RF 디바이스에 대한 핸들 웨이퍼의 비저항은 일반적으로 약 500 Ohm-cm보다 크다. 핸들 웨이퍼로서, 본 발명의 방법에 따라 준비된 웨이퍼들은 RF 디바이스들에서 사용하기 위한 고 저항 SOI 구조체들에 특히 적합하다. HR-SOI 구조체는 낮은 산소 농도, 높은 비저항을 갖는 높은 비저항 핸들 웨이퍼를 포함할 수 있고 개선된 기계적 강도를 위해 게르마늄으로 도핑될 수 있다. 따라서, 본 발명의 일부 실시예들은 Ge 도핑된 핸들 웨이퍼, 유전체 층(일반적으로, 매립된 실리콘 산화물 층 또는 BOX), 및 디바이스 층을 포함하는 HR-SOI 구조체에 관한 것이다.
이러한 기판은 자유 캐리어들(전자들 또는 정공들)의 생성을 야기하는 BOX/핸들 계면에서의 높은 전도성 전하 반전 또는 축적 층들을 형성하기 쉽고, 이는 기판의 유효 비저항을 감소시키고 디바이스들이 RF 주파수들에서 작동될 때 기생 전력 손실들 및 디바이스 비선형성을 일으킨다. 이러한 반전/축적 층들은 BOX 고정된 전하, 산화물 트랩된 전하, 계면 트랩된 전하, 및 심지어 디바이스들 자체에 인가된 DC 바이어스로 인한 것일 수 있다.
따라서, 심지어 매우 근접한 표면 영역에서도 기판의 높은 비저항이 유지되도록 임의의 유도된 반전 또는 축적 층들에 전하를 트랩(trap)하기 위한 방법이 필요하다. 높은 비저항 핸들 기판들과 매립된 산화물(BOX) 간의 전하 트래핑 층(charge trapping layer; CTL)은 SOI 웨이퍼들을 이용하여 제조되는 RF 디바이스의 성능을 향상시킬 수 있다는 것이 알려져 있다. 이러한 높은 계면 트랩 층들을 형성하기 위한 수많은 방법이 제안되었다. 예를 들어, RF 디바이스 응용을 위한 CTL을 갖는 반도체 온 인슐레이터(예를 들어, 실리콘 온 인슐레이터, 또는 SOI)를 생성하는 방법 중 하나는 높은 비저항을 갖는 실리콘 기판상에 비도핑된 다결정 실리콘 막을 퇴적하고 나서 그 위에 산화물 및 상부 실리콘층의 적층을 형성하는 것에 기초한다. 다결정 실리콘층은 실리콘 기판과 매립 산화물 층 간의 높은 결함 층으로서의 역할을 한다. 대안적인 방법은 인접한 표면 손상 층을 생성하기 위해 중이온을 주입하는 것이다. 무선주파수 디바이스와 같은 디바이스는 상부 실리콘 층에 구축된다.
산화물과 기판 사이 내의 다결정 실리콘 층이 디바이스 절연을 향상시키고, 전송 선로 손실을 감소시키며, 고조파 왜곡을 감소시킨다는 것이 학술 연구에 나타나 있다. 예를 들어, 다음을 참조한다: H. S. Gamble, et al. "Low-loss CPW lines on surface stabilized high resistivity silicon," Microwave Guided Wave Lett., 9(10), pp. 395-397, 1999; D. Lederer, R. Lobet and J.-P. Raskin, "Enhanced high resistivity SOI wafers for RF applications," IEEE Intl . SOI Conf., pp. 46-47, 2004; D. Lederer and J.-P. Raskin, "New substrate passivation method dedicated to high resistivity SOI wafer fabrication with increased substrate resistivity," IEEE Electron Device Letters, vol. 26, no. 11, pp.805-807, 2005; D. Lederer, B. Aspar, C. Lagha
Figure 112018122918343-pct00001
and J.-P. Raskin, "Performance of RF passive structures and SOI MOSFETs transferred on a passivated HR SOI substrate," IEEE International SOI Conference, pp. 29-30, 2006; and Daniel C. Kerret al. "Identification of RF harmonic distortion on Si substrates and its reduction using a trap-rich layer", Silicon Monolithic Integrated Circuits in RF Systems, 2008. SiRF 2008 (IEEE Topical Meeting), pp. 151-154, 2008.
일부 실시예들에서, 높은 비저항, 낮은 산소, 게르마늄 도핑된 웨이퍼들은 에피택셜 퇴적을 위한 적절한 기판들이다. 에피택셜 퇴적은 바람직하게는 화학적 증기 퇴적에 의해 수행된다. 일반적으로 설명하면, 화학적 증기 퇴적은, 에피택셜 퇴적 반응기, 예를 들어 어플라이드 머티리얼스(Applied Materials)로부터 입수가능한 센추라 반응기(Centura reactor)에서 웨이퍼의 표면을 실리콘을 포함하는 분위기에 노출시키는 것을 수반한다. 바람직하게는, 웨이퍼의 표면이 실리콘을 포함하는 휘발성 기체(예를 들어, SiCl4, SiHCl3, SiH2Cl2, SiH3Cl, 또는 SiH4)를 포함하는 분위기에 노출된다. 이 분위기는 또한 바람직하게는 캐리어 가스(바람직하게는, H2)를 포함한다. 예를 들어, 에피택셜 퇴적 동안의 실리콘 소스는 SiH2Cl2 또는 SiH4일 수 있다. SiH2Cl2가 사용된다면, 퇴적 동안에 반응기의 진공압은 바람직하게는 약 500 내지 약 760 Torr이다. 다른 한편, SiH4가 사용된다면, 반응기의 압력은 바람직하게는 약 100 Torr이다. 가장 바람직하게는, 퇴적 동안의 실리콘 소스는 SiHCl3이다. 이것이 다른 소스들보다 훨씬 저렴한 편이다. 또한, SiHCl3를 사용하는 에피택셜 퇴적은 대기압에서 수행될 수 있다. 이는 진공 펌프가 필요하지 않고 반응기 챔버가 붕괴를 방지하기 위해 튼튼할 필요가 없기 때문에 유리하다. 게다가, 안전 위험이 줄어들고 공기 또는 다른 가스가 반응기 챔버로 누설될 가능성이 감소한다.
에피택셜 퇴적 동안에, 웨이퍼 표면의 온도는 바람직하게는 실리콘을 포함하는 분위기가 표면 상에 다결정 실리콘을 증착시키는 것을 방지하기에 충분한 온도에 램핑(ramp)되어 그 온도에서 유지된다. 일반적으로, 이 기간 동안의 표면의 온도는 바람직하게는 적어도 약 900℃이다. 보다 바람직하게는, 표면 온도는 약 1050 내지 약 1150℃의 범위에서 유지된다. 가장 바람직하게는, 표면 온도는 실리콘 산화물 제거 온도에서 유지된다.
에피택셜 퇴적의 성장 속도는 바람직하게는 약 0.5 내지 약 7.0 ㎛/min이다. 약 3.5 내지 약 4.0 ㎛/min의 속도가, 예를 들어, 약 1150℃의 온도 및 약 1 atm 까지의 절대 압력에서 약 2.5 mole%의 SiHCl3 및 약 97.5 mole%의 H2로 본질적으로 구성되는 분위기를 사용함으로써 달성될 수 있다.
일부 응용에서, 웨이퍼들은 전기 특성을 부여하는 에피택셜 층을 포함한다. 일부 실시예들에서, 에피택셜 층은 인으로 저농도 도핑된다. 따라서, 에피택셜 퇴적을 위한 환경은 휘발성 화합물, 예컨대 포스핀(PH3)으로서 존재하는 인을 포함한다. 일부 실시예들에서, 에피택셜 층은 붕소를 포함할 수 있다. 이러한 층은, 예를 들어, 퇴적 동안에 분위기 중에 B2H6를 포함시킴으로써 준비될 수 있다.
퇴적된 에피택셜 층은 밑에 있는 웨이퍼와 실질적으로 동일한 전기적 특성을 포함할 수 있다. 대안적으로, 에피택셜 층은 밑에 있는 웨이퍼와 상이한 전기적 특성을 포함할 수 있다. 에피택셜 층은 실리콘, 실리콘 탄화물, 실리콘 게르마늄, 갈륨 비화물, 갈륨 질화물, 인듐 인화물, 인듐 갈륨 비화물, 게르마늄, 및 이들의 조합으로 이루어진 그룹으로부터 선택된 재료를 포함할 수 있다. 최종 집적 회로 디바이스의 원하는 속성들에 의존하여, 에피택셜 층은 붕소, 비소, 및 인으로 이루어진 그룹으로부터 선택된 도펀트를 포함할 수 있다. 에피택셜 층의 비저항은 1 내지 50 Ohm-cm, 통상적으로는 5 내지 25 Ohm-cm의 범위일 수 있다. 일부 실시예들에서, 에피택셜 층은 약 20 나노미터 내지 약 3 마이크로미터, 예컨대 약 20 나노미터 내지 약 2 마이크로미터, 예컨대 약 20 나노미터 내지 약 1.5 마이크로미터 또는 약 1.5 마이크로미터 내지 약 3 마이크로미터의 두께를 가질 수 있다.
일부 실시예들에서, 높은 비저항, 낮은 산소, 게르마늄 도핑된 웨이퍼들은 분자선 에피택시와 같은 갈륨 질화물 에피택셜 퇴적을 위한 적합한 기판들이다. GaN 분자선 에피택시(MBE) 성장은, 이퓨전 셀(effusion cell)로부터의 Ga 증기 빔 및 플라즈마 소스로부터의 활성화된 질소 빔이 가열된 기판을 향해 지향되는 비 평형 공정이다. 적절한 조건 하에서, Ga 및 N 원자 평면들의 층별 퇴적이 가능하다. MBE 절차는 초고 진공 챔버(ultra-high vacuum chamber)에서 수행되어, 막 오염을 최소화한다.
하기 비 제한적 예들은 본 발명을 추가로 예시하기 위하여 제공된다.
예들
예 1 결정 성장
게르마늄 도핑된 단결정 실리콘 짧은 잉곳(결정 ID# 1) 및 게르마늄 도핑된 단결정 실리콘 전체 길이 잉곳(결정 ID# 2)이 200mm FF 노(SunEdison, S. Korea)에서 생성되었다. 다결정 실리콘 및 게르마늄이 고순도 석영 라이닝된 합성 도가니(Toshiba)에 충전되었다. 게르마늄 도핑된 단결정 실리콘 전체 길이 잉곳(결정 ID# 2)을 준비하기 위한 충전물은 1.3 kg의 5N 등급 게르마늄 및 180 kg의 높은 비저항 다결정 실리콘(＞1000 Ohm.Cm)을 포함했다. 추가로, 0.024 그램의 인을 용융물에 첨가하여 약 1.1x106 ppba의 인 도펀트 농도를 제공하였다. 충전물이 용융되었고, 본 명세서에 개시된 기술에 따라 결정이 당겨졌다. 결정 성장 공정을 시작하기 전에 용융물 내의 도펀트 농도를 조정함으로써, 단결정 실리콘 잉곳은 ＞16,000 Ohm.Cm 비저항을 목표로 하였다. 이것은 ＜200mm 직경 및 ＜15kg wt를 가진 짧은 결정을 성장시킴으로써 계산된 용융물의 비저항에 기초하였다. 단결정 실리콘 잉곳은 ＜5.0 ppma Oi를 포함한다.
예 2. 어닐링된 잉곳의 비저항
예 1에 따라 준비된 게르마늄 도핑 단결정 실리콘 전체 길이 잉곳(결정 ID# 2)이 열 어닐링 절차를 겪었다. 당겨진 잉곳을 어닐링하기 전에, 당겨진 잉곳은 시드 및 종단 원뿔들을 제거함으로써 크롭(crop)되었다. 분석을 위해, 잉곳을 상이한 위치들에서 슬라이싱되고, 그에 의해 약 1350 마이크로미터의 두께를 갖는 다수의 슬러그를 준비한다. 각각의 크롭된 슬러그는 에지 접지되었고, 혼합 산 에칭을 겪어서 약 1180 마이크로미터의 최종 두께가 되었고, 이것에 래핑된 웨이퍼 세정이 이어져서 1150 마이크로미터의 최종 두께로 되었고 및 pre-RTA 세정을 겪는다. 슬러그는 360 ℃/분의 온도 램프에서 750 ℃에서 급속 열 어닐링으로 열 도너 킬(thermal donor kill)을 겪었다. 래핑 및 어닐링 후에, 어닐링된 슬러그들은 냉각되고 4 포인트 프로브 측정 전에 4시간 동안 유지된다. 표 2에 제공된 바와 같이, 어닐링된 슬러그는 비저항 및 추가 특성들에 대한 4 포인트 프로브 측정 기술을 겪었다.
잉곳 ID 재충전 시퀀스 위치(mm) Oi(PPMA) 열 도너 킬 어닐링 이후의 비저항(ohm cm) 도너 생성 어닐링 이후의 비저항(ohm cm)
#1(짧은 피스) 처음 0
150		 12.942
2.879
#2(최종, 180 kg) 처음 150
445
687		 3.225
2.564
3.211		 24556
51819
224800		 20560
83720
354200
예 3. 웨이퍼 기계적 강도
예 1에 따라 준비된 잉곳으로부터 슬라이싱된 단결정 실리콘 웨이퍼의 기계적 강도가 온도 램프에 의한 EPI 반응기 슬립 생성 테스트를 사용하여 낮은 Oi를 갖는 비-게르마늄-도핑된 실리콘 웨이퍼(ID# 0)와 비교된다. 이 테스트에 따르면, 생성되는 슬립의 수가 낮을수록, 기계적 강도가 커진다. 따라서, 더 낮은 수율 손실이 예상된다. 또한, 이 테스트에 의한 무 슬립 온도 윈도가 클수록, SOI 웨이퍼 및 디바이스 제작 동안의 공정 윈도가 더 커진다. 도 10a 및 도 10b의 그래프들에 의해 묘사된 바와 같이, 게르마늄 도핑 및 질소 도핑은 슬립 카운트의 상당한 개선을 제공한다. 비-게르마늄-도핑된 실리콘 웨이퍼는 1100℃, 250s 공정 조건에서 ~ 3℃ 온도 오프셋 윈도를 나타낸다. 이에 비해, 게르마늄 도핑된 웨이퍼는 유사한 조건 하에서 ~ 6℃ 온도 오프셋 윈도를 나타낸다. 이러한 개선은 훨씬 엄격한 공정 조건 하에서 높은 비저항 낮은 Oi 웨이퍼의 슬립 자유 처리를 개선하는 데에 충분히 의미있는 것이다.
예 4. 웨이퍼 기계적 강도
예 1에 따라 준비된 잉곳으로부터 슬라이싱된 단결정 실리콘 웨이퍼의 기계적 강도가 온도 램프에 의한 EPI 반응기 슬립 생성 테스트를 사용하여 낮은 Oi를 갖는 비-게르마늄-도핑된 실리콘 웨이퍼(ID# 0)와 비교된다. 이 테스트에 따르면, 생성되는 슬립의 수가 낮을수록, 기계적 강도가 커진다. 따라서, 더 낮은 수율 손실이 예상된다. 또한, 이 테스트에 의한 무 슬립 온도 윈도가 클수록, SOI 웨이퍼 및 디바이스 제작 동안의 공정 윈도가 더 커진다. 도 11의 그래프에 의해 묘사된 바와 같이, 게르마늄 도핑은 상당한 슬립 카운트 개선을 제공한다. 비-게르마늄-도핑된 실리콘 웨이퍼는 1100℃, 250s 공정 조건에서 ~ 3℃ 온도 오프셋 윈도를 나타낸다. 이에 비해, 게르마늄 도핑된 웨이퍼는 유사한 조건 하에서 ~ 6℃ 온도 오프셋 윈도를 나타낸다. 이러한 개선은 훨씬 엄격한 공정 조건 하에서 높은 비저항 낮은 Oi 웨이퍼의 슬립 자유 처리를 개선하는 데에 충분히 의미있는 것이다.
예 5. 기계적 강도
질소 도핑된 단결정 실리콘 잉곳이 S. Korea에서 SunEdison 반도체 시설에서의 200mm FF 노에서 생성되었다. 용융 공정 동안 등가의 양의 실리콘 질화물을 첨가함으로써 웨이퍼에서 ~1.4x1014 질소 atoms/cm3에 대해 시드 단부 N-농도(Seed end N-concentration)를 목표로 하였다(결정 ID# 3). 유사하게, 시드 단부에서 ~5x1014 질소 atoms/cm3 농도를 목표로 함으로써 또 다른 결정이 성장되었다(결정 ID# 4). (＜200mm 직경 및 ＜15kg wt로 짧은 결정을 성장시킴으로써 계산된 용융물의 비저항에 기초하여) 결정 성장 공정을 시작하기 전에 용융물 내의 도펀트 농도를 조정함으로써 시드 단부에서 ＞3000ohm.Cm에 대해 결정의 비저항을 목표로 하였다. 공정은 원하는 ＜6.0 ppma Oi를 얻기 위해 최적화된다.
게르마늄 도핑된 단결정 실리콘 잉곳(결정 ID# 2)이 S. Korea에서 SunEdison 반도체 시설에서의 200mm FF 노에서 생성되었다. 고순도 석영 라이닝된 합성 도가니에서 5N 등급 Ge의 1.3 kg이 180 kg의 높은 비저항 Si(＞1000 Ohm.Cm)와 함께 용융된다. 결정은 용융물 내의 도펀트 농도를 조정함으로써 ＞16,000 Ohm.Cm 비저항을 목표로 한다.
웨이퍼들의 기계적 강도가 온도 램프에 의한 EPI 반응기 슬립 생성 테스트를 사용하여 비-게르마늄-도핑된 실리콘 웨이퍼(높은 비저항 ＞1000 Ohm cm; 및 낮은 Oi ＜6.0 ppma) 및 상이한 질소 농도와 비교된다. 이 테스트에 의해 생성된 슬립의 수가 낮을수록, 기계적 강도가 더 크고, 더 낮은 수율 손실이 예상된다. 또한, 무 슬립 온도 윈도가 클수록, SOI 웨이퍼 및 디바이스 제작 동안의 공정 윈도가 더 크다. 이 테스트에 기초하여, 슬립 카운트의 상당한 개선이 관찰된다. 비-게르마늄-도핑된 실리콘 웨이퍼는 1100℃, 250s 공정 조건에서 ~3℃ 온도 오프셋 윈도를 가지는 반면, 저농도 질소 도핑(~1.4x1014 질소 atoms/cm3)는 9℃을 갖고 고 농도 N 도핑(~5x1014 질소 atoms/cm3)은 ＞20℃ 온도 오프셋을 갖는다. 표 3을 참조. Ge 도핑된 웨이퍼는 유사한 조건 하에서 ~6℃ 온도 오프셋 윈도우를 갖는다. 이러한 개선은 훨씬 엄격한 공정 조건 하에서 높은 비저항 낮은 Oi 웨이퍼의 슬립 자유 처리를 개선하는 데에 충분히 의미 있는 것이다.
잉곳 ID 도펀트 및 농도 격자간 산소 농도( PPMA ) 1100℃, 250s(℃)에서의 슬립 윈도
#0 도핑되지 않음 2.58 3
#2 7.00x1019 게르마늄
atoms/cm3 		3.45 6
#3 2.05x1014 질소
atoms/cm3 		2.9 9
#4 7.50x1014 질소
atoms/cm3 		3.7 20
본 발명 및 그 실시예(들)의 요소들을 도입할 때, 관사("a", "an", "the" 및 "said")는 그 요소들이 하나 이상 있다는 것을 의미하고자 하는 것이다. "포함하는", "구비하는" 및 "갖는"이라는 용어들은 포괄적인 것으로 의도되고 열거된 요소들 이외에 부가적인 요소들이 존재할 수 있다는 것을 의미한다.
명세서 및 청구범위 전체에 걸쳐 본원에 사용된 바와 같은 근사법 언어는 임의의 정량적 표현을 수식하기 위해 적용될 수 있고, 이 표현은 그것이 관련된 기본 기능에서의 변화를 초래하지 않으면서 변동이 허용될 수 있다. 따라서, "약", "대략" 및 "실질적으로"와 같은 용어 또는 용어들에 의해 수식되는 값은 특정된 정확한 값에만 한정되는 것은 아니다. 적어도 일부 예들에서, 근사법 언어는 값을 측정하는 계기의 정밀도에 대응할 수 있다. 여기서 및 명세서 및 청구범위 전체에 걸쳐서, 범위 한정들은 조합되고 및/또는 교환될 수 있다; 이러한 범위들은 맥락 또는 언어가 달리 지시하지 않는 한 그 가운데 포함되는 모든 하위 범위들을 식별하고 포함한다.
본 발명의 범위에서 벗어나지 않으면서 앞의 것에 다양한 변경이 있을 수 있으므로, 위의 설명에 포함되고 첨부된 도면에서 도시된 모든 사항은 예시적으로 해석하고 한정적으로 해석해서는 안 된다고 의도된 것이다.

Claims (48)

  1. 단결정 실리콘 웨이퍼로서,
    2개의 주요 평행 표면 - 그 중 하나는 상기 단결정 실리콘 웨이퍼의 전방 표면이고, 다른 하나는 상기 단결정 실리콘 웨이퍼의 후방 표면임 -, 상기 단결정 실리콘 웨이퍼의 전방 표면과 후방 표면을 조인하는 원주 방향 에지(circumferential edge), 상기 전방 표면과 상기 후방 표면 사이의 벌크 영역, 및 상기 단결정 실리콘 웨이퍼의 전방 표면과 후방 표면 사이의 상기 단결정 실리콘 웨이퍼의 중앙 면을 포함하고, 상기 벌크 영역은, 적어도 1x1014 atoms/cm3의 농도의 질소, 적어도 1x1019 atoms/cm3의 농도의 게르마늄, 또는 적어도 1x1014 atoms/cm3의 농도의 질소와 적어도 1x1019 atoms/cm3의 농도의 게르마늄의 조합을 포함하는 불순물, 및 6 ppma 미만의 농도의 격자간 산소(interstitial oxygen)를 포함하고(새로운 ASTM: ASTM F 121, 1980-1983; DIN 50438/1, 1978), 추가로 상기 단결정 실리콘 웨이퍼의 상기 벌크 영역은 적어도 1000 ohm cm의 비저항을 갖는 단결정 실리콘 웨이퍼.
  2. 제1항에 있어서, 상기 격자간 산소의 농도는 5 ppma 미만인 단결정 실리콘 웨이퍼.
  3. 제1항에 있어서, 상기 격자간 산소의 농도는 4 ppma 미만인 단결정 실리콘 웨이퍼.
  4. 제1항에 있어서, 상기 격자간 산소의 농도는 3 ppma 미만인 단결정 실리콘 웨이퍼.
  5. 제1항에 있어서, 상기 비저항은 적어도 3000 ohm cm인 단결정 실리콘 웨이퍼.
  6. 제1항에 있어서, 상기 비저항은 적어도 4000 ohm cm인 단결정 실리콘 웨이퍼.
  7. 제1항에 있어서, 상기 비저항은 적어도 5000 ohm cm인 단결정 실리콘 웨이퍼.
  8. 제1항에 있어서, 상기 비저항은 적어도 10000 ohm cm인 단결정 실리콘 웨이퍼.
  9. 제1항에 있어서, 상기 비저항은 적어도 15000 ohm cm인 단결정 실리콘 웨이퍼.
  10. 제1항에 있어서, 상기 비저항은 적어도 20000 ohm cm인 단결정 실리콘 웨이퍼.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 게르마늄의 농도는 적어도 1x1019 atoms/cm3이고 1x1022 atoms/cm3 미만인 단결정 실리콘 웨이퍼.
  12. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 게르마늄의 농도는 적어도 5x1019 atoms/cm3인 단결정 실리콘 웨이퍼.
  13. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 게르마늄의 농도는 적어도 5x1019 atoms/cm3이고 1x1022 atoms/cm3 미만인 단결정 실리콘 웨이퍼.
  14. 제1항 내지 제10항 중 어느 한 항에 있어서, 적어도 1x1014 atoms/cm3의 농도의 질소를 포함하는 단결정 실리콘 웨이퍼.
  15. 제1항 내지 제10항 중 어느 한 항에 있어서, 적어도 5x1014 atoms/cm3이고 1x1016 atoms/cm3 미만의 농도의 질소를 포함하는 단결정 실리콘 웨이퍼.
  16. 제1항 내지 제10항 중 어느 한 항에 있어서, 적어도 1x1015 atoms/cm3이고 1x1016 atoms/cm3 미만의 농도의 질소를 포함하는 단결정 실리콘 웨이퍼.
  17. 단결정 실리콘 잉곳을 성장시키는 방법으로서,
    실리콘 융액(silicon melt)을 준비하는 단계 - 상기 실리콘 융액은, 석영 라이닝된 도가니(quartz lined crucible)에서 다결정 실리콘을 용융시키고, 상기 석영 라이닝된 도가니에 불순물의 소스를 첨가함으로써 준비되고, 상기 불순물은 게르마늄, 질소, 또는 게르마늄과 질소의 조합을 포함함 -; 및
    상기 실리콘 융액으로부터 상기 단결정 실리콘 잉곳을 당기는 단계 - 상기 단결정 실리콘 잉곳은 중앙 축, 크라운(crown), 상기 크라운에 대향하는 단부, 및 상기 크라운과 상기 대향하는 단부 사이의 메인 보디를 포함하고, 상기 메인 보디는 측방 표면, 및 상기 중앙 축으로부터 상기 측방 표면으로 연장되는 반경 R을 갖고, 상기 단결정 실리콘 잉곳의 상기 메인 보디는 적어도 1x1014 atoms/cm3의 농도의 질소, 적어도 1x1019 atoms/cm3의 농도의 게르마늄, 또는 적어도 1x1014 atoms/cm3의 농도의 질소와 적어도 1x1019 atoms/cm3의 농도의 게르마늄의 조합을 포함하고, 추가로 당기는 조건들은 6 ppma 미만의 상기 단결정 실리콘 잉곳의 상기 메인 보디에서의 격자간 산소의 농도를 산출하기에 충분하고(새로운 ASTM: ASTM F 121, 1980-1983; DIN 50438/1, 1978), 추가로 상기 단결정 실리콘 잉곳의 상기 메인 보디는 적어도 1000 ohm cm의 비저항을 가짐 -
    를 포함하는 방법.
  18. 제17항에 있어서, 상기 당기는 조건들은 5 ppma 미만의 상기 단결정 실리콘 잉곳의 상기 메인 보디에서의 격자간 산소의 농도를 산출하기에 충분한 방법.
  19. 제17항에 있어서, 상기 당기는 조건들은 4 ppma 미만의 상기 단결정 실리콘 잉곳의 상기 메인 보디에서의 격자간 산소의 농도를 산출하기에 충분한 방법.
  20. 제17항에 있어서, 상기 당기는 조건들은 3 ppma 미만의 상기 단결정 실리콘 잉곳의 상기 메인 보디에서의 격자간 산소의 농도를 산출하기에 충분한 방법.
  21. 제17항에 있어서, 상기 단결정 실리콘 잉곳의 상기 메인 보디는 적어도 3000 ohm cm의 비저항을 갖는 방법.
  22. 제17항에 있어서, 상기 단결정 실리콘 잉곳의 상기 메인 보디는 적어도 4000 ohm cm의 비저항을 갖는 방법.
  23. 제17항에 있어서, 상기 단결정 실리콘 잉곳의 상기 메인 보디는 적어도 5000 ohm cm의 비저항을 갖는 방법.
  24. 제17항에 있어서, 상기 단결정 실리콘 잉곳의 상기 메인 보디는 적어도 10000 ohm cm의 비저항을 갖는 방법.
  25. 제17항에 있어서, 상기 단결정 실리콘 잉곳의 상기 메인 보디는 적어도 15000 ohm cm의 비저항을 갖는 방법.
  26. 제17항에 있어서, 상기 단결정 실리콘 잉곳의 상기 메인 보디는 적어도 20000 ohm cm의 비저항을 갖는 방법.
  27. 제17항 내지 제26항 중 어느 한 항에 있어서, 상기 단결정 실리콘 잉곳의 상기 메인 보디는, 적어도 1x1019 atoms/cm3이고 1x1022 atoms/cm3 미만의 농도의 게르마늄을 포함하는 방법.
  28. 제17항 내지 제26항 중 어느 한 항에 있어서, 상기 단결정 실리콘 잉곳의 상기 메인 보디는 적어도 3x1019 atoms/cm3의 농도의 게르마늄을 포함하는 방법.
  29. 제17항 내지 제26항 중 어느 한 항에 있어서, 상기 단결정 실리콘 잉곳의 상기 메인 보디는, 적어도 5x1019 atoms/cm3이고 1x1022 atoms/cm3 미만의 농도의 게르마늄을 포함하는 방법.
  30. 제17항 내지 제26항 중 어느 한 항에 있어서, 상기 단결정 실리콘 잉곳의 상기 메인 보디는 적어도 1x1014 atoms/cm3의 농도의 질소를 포함하는 방법.
  31. 제17항 내지 제26항 중 어느 한 항에 있어서, 상기 단결정 실리콘 잉곳의 상기 메인 보디는, 적어도 2x1014 atoms/cm3이고 2x1015 atoms/cm3 미만의 농도의 질소를 포함하는 방법.
  32. 제17항 내지 제26항 중 어느 한 항에 있어서, 상기 단결정 실리콘 잉곳의 상기 메인 보디는, 적어도 1x1015 atoms/cm3이고 1x1016 atoms/cm3 미만의 농도의 질소를 포함하는 방법.
  33. 단결정 실리콘 잉곳으로서,
    중앙 축, 크라운, 상기 크라운에 대향하는 단부, 및 상기 크라운과 상기 대향하는 단부 사이의 메인 보디를 포함하고, 상기 메인 보디는 측방 표면, 및 상기 중앙 축으로부터 상기 측방 표면으로 연장되는 반경 R을 갖고, 상기 단결정 실리콘 잉곳의 상기 메인 보디는, 적어도 1x1014 atoms/cm3의 농도의 질소, 적어도 1x1019 atoms/cm3의 농도의 게르마늄, 또는 적어도 1x1014 atoms/cm3의 농도의 질소와 적어도 1x1019 atoms/cm3의 농도의 게르마늄의 조합을 포함하는 불순물, 및 6 ppma 미만의 농도의 격자간 산소를 포함하고(새로운 ASTM: ASTM F 121, 1980-1983; DIN 50438/1, 1978), 추가로 상기 단결정 실리콘 잉곳의 상기 메인 보디는 적어도 1000 ohm cm의 비저항을 갖는 단결정 실리콘 잉곳.
  34. 제33항에 있어서, 상기 격자간 산소의 농도는 5 ppma 미만인 단결정 실리콘 잉곳.
  35. 제33항에 있어서, 상기 격자간 산소의 농도는 4 ppma 미만인 단결정 실리콘 잉곳.
  36. 제33항에 있어서, 상기 격자간 산소의 농도는 3 ppma 미만인 단결정 실리콘 잉곳.
  37. 제33항에 있어서, 상기 비저항은 적어도 3000 ohm cm인 단결정 실리콘 잉곳.
  38. 제33항에 있어서, 상기 비저항은 적어도 4000 ohm cm인 단결정 실리콘 잉곳.
  39. 제33항에 있어서, 상기 비저항은 적어도 5000 ohm cm인 단결정 실리콘 잉곳.
  40. 제33항에 있어서, 상기 비저항은 적어도 10000 ohm cm인 단결정 실리콘 잉곳.
  41. 제33항에 있어서, 상기 비저항은 적어도 15000 ohm cm인 단결정 실리콘 잉곳.
  42. 제33항에 있어서, 상기 비저항은 적어도 20000 ohm cm인 단결정 실리콘 잉곳.
  43. 제33항 내지 제42항 중 어느 한 항에 있어서, 상기 게르마늄의 농도는 적어도 1x1019 atoms/cm3이고 1x1022 atoms/cm3 미만인 단결정 실리콘 잉곳.
  44. 제33항 내지 제42항 중 어느 한 항에 있어서, 상기 게르마늄의 농도는 적어도 3x1019 atoms/cm3인 단결정 실리콘 잉곳.
  45. 제33항 내지 제42항 중 어느 한 항에 있어서, 상기 게르마늄의 농도는 적어도 5x1019 atoms/cm3이고 1x1022 atoms/cm3 미만인 단결정 실리콘 잉곳.
  46. 제33항 내지 제42항 중 어느 한 항에 있어서, 적어도 1x1014 atoms/cm3의 농도의 질소를 포함하는 단결정 실리콘 잉곳.
  47. 제33항 내지 제42항 중 어느 한 항에 있어서, 적어도 2x1014 atoms/cm3이고 2x1015 atoms/cm3 미만의 농도의 질소를 포함하는 단결정 실리콘 잉곳.
  48. 제33항 내지 제42항 중 어느 한 항에 있어서, 적어도 1x1015 atoms/cm3이고 1x1016 atoms/cm3 미만의 농도의 질소를 포함하는 단결정 실리콘 잉곳.
KR1020187035610A 2016-06-08 2017-06-06 높은 비저항의 단결정 실리콘 잉곳 및 개선된 기계적 강도를 갖는 웨이퍼 KR102439602B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662347143P 2016-06-08 2016-06-08
US201662347145P 2016-06-08 2016-06-08
US62/347,145 2016-06-08
US62/347,143 2016-06-08
PCT/US2017/036061 WO2017214084A1 (en) 2016-06-08 2017-06-06 High resistivity single crystal silicon ingot and wafer having improved mechanical strength

Publications (2)

Publication Number Publication Date
KR20190017781A KR20190017781A (ko) 2019-02-20
KR102439602B1 true KR102439602B1 (ko) 2022-09-01

Family

ID=59054332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187035610A KR102439602B1 (ko) 2016-06-08 2017-06-06 높은 비저항의 단결정 실리콘 잉곳 및 개선된 기계적 강도를 갖는 웨이퍼

Country Status (8)

Country Link
US (3) US11142844B2 (ko)
EP (2) EP3469120B1 (ko)
JP (2) JP6914278B2 (ko)
KR (1) KR102439602B1 (ko)
CN (2) CN116314384A (ko)
SG (2) SG10202106913TA (ko)
TW (2) TW202217087A (ko)
WO (1) WO2017214084A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314384A (zh) * 2016-06-08 2023-06-23 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
JP7099175B2 (ja) * 2018-08-27 2022-07-12 株式会社Sumco シリコン単結晶の製造方法及びシリコンウェーハ
US10877089B2 (en) * 2018-09-24 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer testing system and related method for improving external magnetic field wafer testing
KR20210150510A (ko) * 2019-04-11 2021-12-10 글로벌웨이퍼스 씨오., 엘티디. 말기 본체 길이에서 감소된 왜곡을 갖는 잉곳을 준비하기 위한 프로세스
CN111733455B (zh) * 2019-08-29 2020-12-08 浙江大学 共含锗和氮杂质的单晶硅片、其制备方法以及包含所述硅片的集成电路
CN111575785B (zh) * 2020-06-30 2021-07-16 晶科绿能(上海)管理有限公司 单晶硅制备方法、太阳能电池及光伏组件
CN111910248B (zh) * 2020-07-14 2022-02-18 江苏协鑫硅材料科技发展有限公司 铸锭单晶籽晶、铸造单晶硅锭及其制备方法、铸造单晶硅片及其制备方法
KR20240004605A (ko) * 2021-04-28 2024-01-11 글로벌웨이퍼스 씨오., 엘티디. 수평 자기장 초크랄스키에 의해 실리콘 잉곳들을 생산하는 방법들
JP2023184253A (ja) * 2022-06-17 2023-12-28 信越半導体株式会社 シリコン単結晶の製造方法
WO2024101019A1 (ja) * 2022-11-11 2024-05-16 信越半導体株式会社 高周波デバイス用基板およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005306653A (ja) 2004-04-21 2005-11-04 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法
WO2006010243A1 (en) 2004-07-27 2006-02-02 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Health Buoyancy-corrected gravimetric analysis system
JP2007191350A (ja) 2006-01-19 2007-08-02 Sumco Corp Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP2014019600A (ja) 2012-07-17 2014-02-03 Shin Etsu Handotai Co Ltd シリコン単結晶育成方法
WO2014190165A2 (en) 2013-05-24 2014-11-27 Sunedison Semiconductor Limited Methods for producing low oxygen silicon ingots
JP2016088822A (ja) 2014-11-10 2016-05-23 三菱マテリアル株式会社 シリコン部品用シリコン結晶及びこのシリコン結晶から加工されたシリコン部品

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH0648686B2 (ja) 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US6479166B1 (en) 1998-10-06 2002-11-12 Case Western Reserve University Large area polysilicon films with predetermined stress characteristics and method for producing same
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
WO2000055397A1 (fr) 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
US6204205B1 (en) 1999-07-06 2001-03-20 Taiwan Semiconductor Manufacturing Company Using H2anneal to improve the electrical characteristics of gate oxide
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US20050026432A1 (en) 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6673147B2 (en) * 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
ATE426918T1 (de) 2003-01-07 2009-04-15 Soitec Silicon On Insulator Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dunnen schicht
US7005160B2 (en) 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
JP4218681B2 (ja) 2003-07-29 2009-02-04 信越半導体株式会社 シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
EP1665367A2 (en) 2003-09-26 2006-06-07 Universite Catholique De Louvain Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
JP4289354B2 (ja) * 2003-10-21 2009-07-01 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
TWI237882B (en) * 2004-05-11 2005-08-11 Via Tech Inc Stacked multi-chip package
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
DE102004041378B4 (de) 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
FR2911430B1 (fr) 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
CN101681807B (zh) 2007-06-01 2012-03-14 株式会社半导体能源研究所 半导体器件的制造方法
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
CN101165224A (zh) * 2007-07-30 2008-04-23 浙江大学 一种具有内吸杂功能的掺锗硅片及其制备方法
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
JP2009135453A (ja) 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
KR100977631B1 (ko) 2008-01-17 2010-08-23 주식회사 실트론 고저항 실리콘 단결정과 그 제조방법 및 웨이퍼
KR100967523B1 (ko) 2008-01-25 2010-07-07 주식회사 실트론 고강도，고저항 특성을 갖는 실리콘 단결정과 그 제조방법및 웨이퍼
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
US8263484B2 (en) 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
US8766413B2 (en) 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US8252624B2 (en) 2010-01-18 2012-08-28 Applied Materials, Inc. Method of manufacturing thin film solar cells having a high conversion efficiency
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
WO2011118643A1 (ja) 2010-03-26 2011-09-29 テルモ株式会社 留置針組立体
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
CN102312292A (zh) * 2010-07-05 2012-01-11 赵钧永 一种掺杂的直拉单晶硅
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
EP2656388B1 (en) 2010-12-24 2020-04-15 QUALCOMM Incorporated Trap rich layer for semiconductor devices
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
JP5993550B2 (ja) * 2011-03-08 2016-09-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
CN103430298B (zh) 2011-03-16 2016-03-16 Memc电子材料有限公司 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
FR2973159B1 (fr) 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
JP2014019660A (ja) 2012-07-13 2014-02-03 Fuji Chem Ind Co Ltd 活性酸素抑制剤
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
KR101227153B1 (ko) 2012-09-05 2013-01-31 (주)테키스트 열전소자를 이용한 반도체 제조 설비의 광역 온도제어시스템
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
US10079170B2 (en) 2014-01-23 2018-09-18 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
US10068795B2 (en) 2014-02-07 2018-09-04 Globalwafers Co., Ltd. Methods for preparing layered semiconductor structures
JP6118757B2 (ja) 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6179530B2 (ja) 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN116314384A (zh) * 2016-06-08 2023-06-23 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005306653A (ja) 2004-04-21 2005-11-04 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法
WO2006010243A1 (en) 2004-07-27 2006-02-02 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Health Buoyancy-corrected gravimetric analysis system
JP2007191350A (ja) 2006-01-19 2007-08-02 Sumco Corp Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP2014019600A (ja) 2012-07-17 2014-02-03 Shin Etsu Handotai Co Ltd シリコン単結晶育成方法
WO2014190165A2 (en) 2013-05-24 2014-11-27 Sunedison Semiconductor Limited Methods for producing low oxygen silicon ingots
JP2016088822A (ja) 2014-11-10 2016-05-23 三菱マテリアル株式会社 シリコン部品用シリコン結晶及びこのシリコン結晶から加工されたシリコン部品

Also Published As

Publication number Publication date
JP2021169410A (ja) 2021-10-28
US11655560B2 (en) 2023-05-23
WO2017214084A1 (en) 2017-12-14
JP7209779B2 (ja) 2023-01-20
US20210404088A1 (en) 2021-12-30
SG11201810486VA (en) 2018-12-28
TW202217087A (zh) 2022-05-01
TW201809377A (zh) 2018-03-16
CN111201341A (zh) 2020-05-26
JP2019517454A (ja) 2019-06-24
SG10202106913TA (en) 2021-08-30
KR20190017781A (ko) 2019-02-20
CN116314384A (zh) 2023-06-23
US11655559B2 (en) 2023-05-23
EP3995608A1 (en) 2022-05-11
EP3469120B1 (en) 2022-02-02
US20220056616A1 (en) 2022-02-24
EP3469120A1 (en) 2019-04-17
JP6914278B2 (ja) 2021-08-04
US20200216975A1 (en) 2020-07-09
CN111201341B (zh) 2023-04-04
US11142844B2 (en) 2021-10-12
TWI756227B (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
KR102439602B1 (ko) 높은 비저항의 단결정 실리콘 잉곳 및 개선된 기계적 강도를 갖는 웨이퍼
US7704318B2 (en) Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
KR101870476B1 (ko) 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
US20130089968A1 (en) Method for finishing silicon on insulator substrates
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
EP1950803B1 (en) Method for manufacturing silicon on Insulator wafers and corresponding wafer
WO2005024917A1 (ja) 貼り合わせウェーハの製造方法
CN100452408C (zh) Soi晶片及其制造方法
JP2000049063A (ja) Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
JP6597493B2 (ja) ｐｎ接合シリコンウェーハの製造方法
WO2022168369A1 (ja) リン化インジウム基板、半導体エピタキシャルウエハ、リン化インジウム単結晶インゴットの製造方法及びリン化インジウム基板の製造方法
Bauman et al. Fabrication and Testing of Substrates Made from Bulk Gallium Oxide Crystals by the Cleavage Method
BAUMAN et al. REVIEWS ON ADVANCED MATERIALS AND TECHNOLOGIES
Stallhofer Silicon Wafers as a Foundation for Growth
JP2011138956A (ja) シリコン半導体基板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant