CN111201341B - 具有经改进的机械强度的高电阻率单晶硅锭及晶片 - Google Patents

具有经改进的机械强度的高电阻率单晶硅锭及晶片 Download PDF

Info

Publication number
CN111201341B
CN111201341B CN201780035592.2A CN201780035592A CN111201341B CN 111201341 B CN111201341 B CN 111201341B CN 201780035592 A CN201780035592 A CN 201780035592A CN 111201341 B CN111201341 B CN 111201341B
Authority
CN
China
Prior art keywords
atom
single crystal
crystal silicon
less
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780035592.2A
Other languages
English (en)
Other versions
CN111201341A (zh
Inventor
舒柏·巴萨克
伊格·佩杜斯
卡瑞喜玛·玛丽·哈德森
李衡敏
金昞天
罗伯特·J·法斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Priority to CN202310269969.8A priority Critical patent/CN116314384A/zh
Publication of CN111201341A publication Critical patent/CN111201341A/zh
Application granted granted Critical
Publication of CN111201341B publication Critical patent/CN111201341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/007—Pulling on a substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/10—Crucibles or containers for supporting the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/30—Mechanisms for rotating or moving either the melt or the crystal
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/30—Mechanisms for rotating or moving either the melt or the crystal
    • C30B15/305—Stirring of the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种用于制备单晶硅锭的方法及从其切割的晶片。所述锭和晶片包括至少约1x1014个原子/cm3的浓度的氮及/或至少约1x1019个原子/cm3的浓度的锗、小于约6ppma的浓度的间隙氧及至少约1000ohm cm的电阻率。

Description

具有经改进的机械强度的高电阻率单晶硅锭及晶片
相关申请案的交叉参考
本申请是2017年6月6日申请的第PCT/US2017/036061号国际申请案的中国国家阶段申请案，其全部揭示内容以宛如全文引用的方式并入。第PCT/US2017/036061号国际申请案主张2016年6月8日申请的美国临时专利申请案第62/347143号的权益及2016年6月8日申请的美国临时专利申请案第62/347145号的权益。两个优先权文档的全部揭示内容以宛如全文引用的方式并入本文中。
技术领域
本发明大体涉及单晶硅锭及晶片的生产，所述锭及晶片具有低氧浓度、高电阻率及经改进的机械强度。
背景技术
单晶硅是用于制造半导体或电子组件及太阳能材料的许多工艺中的起始材料。例如，由硅锭产生的半导体晶片通常用于集成电路芯片的生产中。在太阳能产业中，归因于没有晶粒边界和错位，可使用单晶硅来替代多晶硅。单晶硅锭经加工成所需要形状(例如硅晶片)，可从其产生半导体或太阳能晶片。
产生高纯度单晶硅锭的现有方法包含浮动区方法及磁场施加式丘克拉斯基(Czochralski)(MCZ)法。浮动区方法包含熔化超纯多晶硅棒的窄区且沿着所述棒缓慢平移经熔化区以产生具有高纯度的单晶硅锭。MCZ工艺通过在坩埚中熔化多晶硅，将晶种浸入经熔化硅中且以足以实现锭所需的直径的方式抽出晶种而产生单晶硅锭。水平及/或垂直磁场可施加到经熔化硅以抑制将杂质(例如氧)并入生长中的单晶硅锭中。虽然浮动区硅锭通常含有相对低浓度的杂质(例如氧)，但归因于通过表面张力施加的限制，使用浮动区方法生长的锭的直径通常不大于约200mm。MCZ硅锭相较于浮动区锭可以更高的锭直径产生，但MCZ硅锭通常含有更高浓度的杂质。
在使用MCZ方法生产单晶硅锭的过程期间，氧通过熔体固体或熔体晶体界面引入到硅晶锭中。氧会造成由锭生产的晶片中的各种缺陷，从而降低使用锭来制造半导体装置的良率。例如，绝缘栅极双极晶体管(IGBT)、高质量射频(RF)、高电阻率绝缘体上覆硅(HR-SOI)、电荷诱捕层SOI(CTL-SOI)及GaN外延应用的衬底通常需要低氧浓度(Oi)以便实现高电阻率。
使用浮动区硅材料来制造至少一些已知半导体装置以实现低Oi和高电阻率。但是，浮动区材料是相对昂贵的且限于用于产生具有小于约200mm的直径的锭。因此，浮动区硅材料是昂贵的且不能够产生具有相对低的氧浓度的更高直径硅晶锭。
建立于高电阻率绝缘体上覆硅(HR-SOI)上的高质量射频(RF)装置需要非常高的电阻率来实现良好的二次谐波性能(HD2)。为在装置制造及封装期间维持晶片的高电阻率，需要非常低的Oi以便最小化Oi的热施主影响且避免PN结的形成。但是，低Oi晶片的机械强度严重降低，且这些晶片易于在SOI线、EPI反应器及装置制造步骤中的高温工艺步骤期间滑落。这造成SOI晶片制造商以及装置制造商两者的高良率损失。
此背景技术部分希望向读者介绍可与本发明的各种方面相关的技术的各种方面，所述方面在下文中描述及/或主张。据信，此讨论有助于向读者提供背景信息以促进对本发明的各种方面的更好理解。因此，应理解，应从这个角度阅读这些陈述，而非将其作为现有技术的认可。
发明内容
在一个实施例中，本发明涉及一种单晶硅晶片，其包括：两个主要平行表面，其一者是所述单晶硅晶片的前表面及其另一者是所述单晶硅晶片的后表面；圆周边缘，其接合所述单晶硅晶片的所述前表面及所述后表面；块体区，其在所述前表面与所述后表面之间；及所述单晶硅晶片的中心平面，其在所述单晶硅晶片的所述前表面与所述后表面之间，其中所述块体区包括杂质，其包括至少约1x1014个原子/cm3的浓度的氮、至少约1x1019个原子/cm3的浓度的锗、或至少约1x1014个原子/cm3的浓度的氮与至少约1x1019个原子/cm3的浓度的锗的组合，及小于约6ppma的浓度的间隙氧(1980到1983年的新ASTM:ASTM F 121；1978年的DIN 50438/1)，且进一步其中所述单晶硅锭的主体具有至少约1000ohm cm的电阻率。
在一个实施例中，本发明进一步涉及一种使单晶硅锭生长的方法。所述方法包括：制备硅熔体，其中通过在内衬石英的坩埚中使多晶硅熔化且添加杂质源到所述内衬石英的坩埚而制备所述硅熔体，所述杂质包括锗、氮、或锗及氮的组合；及从所述硅熔体拉出所述单晶硅锭，所述单晶硅锭包括中心轴、冠部、与所述冠部相对的端部及所述冠部与所述相对端部之间的主体，所述主体具有侧向表面及从所述中心轴延伸到所述侧向表面的半径R，其中所述单晶硅锭的所述主体包括至少约1x1014个原子/cm3的浓度的氮、至少约1x1019个原子/cm3的浓度的锗、或至少约1x1014个原子/cm3的浓度的氮与至少约1x1019个原子/cm3的浓度的锗的组合，进一步其中所述拉制条件足以在所述单晶硅锭的所述主体中的产生小于约6ppma的间隙氧的浓度(1980到1983年的新ASTM:ASTM F 121；1978年的DIN 50438/1)，且进一步其中所述单晶硅锭的所述主体具有至少约1000ohm cm的电阻率。
在一个实施例中，本发明进一步涉及一种单晶硅锭，其包括：中心轴、冠部、与所述冠部相对的端部及所述冠部与所述相对端部之间的主体，所述主体具有侧向表面及从所述中心轴延伸到所述侧向表面的半径R，其中所述单晶硅锭的所述主体包括杂质，其包括至少约1x1014个原子/cm3的浓度的氮、至少约1x1019个原子/cm3的浓度的锗、或至少约1x1014个原子/cm3的浓度的氮与至少约1x1019个原子/cm3的浓度的锗的组合，及小于约6ppma的浓度的间隙氧(1980到1983年的新ASTM:ASTM F 121；1978年的DIN 50438/1)，且进一步其中所述单晶硅锭的所述主体具有至少约1000ohm cm的电阻率。
存在关于上述的方面所提及的特征的各种改进。进一步特征也可并入上述方面中。这些改进及额外特征可个别或以任何组合存在。例如，下文关于所说明实施例的任一者所讨论的各种特征可单独或以任何组合并入上文描述的方面的任一者中。
附图说明
图1是一个实施例的坩埚的俯视图。
图2是在图1中展示的坩埚的侧视图。
图3是说明经施加到在晶体生长设备中含有熔体的坩埚的尖形磁场的示意图。
图4是与图1相同的实施例的晶体生长系统的框图。
图5A是展示在按给定晶体旋转速率的中间主体生长的接近坩埚壁的流线及氧浓度的坩埚的部分的横截面图。
图5B是映射在按晶体旋转速率的后期主体生长的接近坩埚壁的流线及氧浓度的例示性坩埚的部分的横截面图。
图5C是映射在按不同晶体旋转速率的后期主体生长的接近坩埚壁的流线及氧浓度的坩埚的部分的横截面图。
图6是绘制在后期主体生长的根据晶体旋转速率变化的经模拟氧浓度(Oi)对比沿着晶体的位置(BL)的图表。
图7A是绘制在后期主体生长的氧浓度对比针对6rpm的晶体主体旋转速率的坩埚旋转速率的图表。
图7B是绘制在后期主体生长的氧浓度对比针对8rpm的晶体主体旋转速率的坩埚旋转速率的图表。
图8A是映射在按对应于50％平衡的磁场强度的后期主体生长的接近坩埚壁的流线及速度量值的例示性坩埚的横截面图。
图8B是映射在按对应于95％平衡的磁场强度的后期主体生长的接近坩埚壁的流线及速度量值的例示性坩埚的横截面图。
图8C是映射在按对应于150％平衡的磁场强度的后期主体生长的接近坩埚壁的流线及速度量值的例示性坩埚的横截面图。
图9是绘制根据针对两个不同晶体旋转速率量变曲线的晶体主体长度而变化的氧浓度的图表。
图10A和10B是描绘根据实例3的无滑动温度窗测试的图表。
图11是描绘根据实例4的无滑动温度窗测试的图表。
各种图式中的相似参考符号指示相似元件。
具体实施方式
本发明的方法涉及在足以产生具有低氧浓度、高电阻率及经改进的机械强度的锭的条件下使单晶硅锭生长。本发明进一步涉及通过所述方法产生的单晶硅锭，且仍进一步涉及从单晶硅锭切割的单晶硅晶片，晶片具有低氧浓度、高电阻率及经改进的机械强度。
根据本发明的一些实施例，晶体生长条件足以通过丘克拉斯基法制备单晶硅锭，所述锭包括在至少约1x1019个原子/cm3的浓度的锗(Ge)掺杂剂且具有在小于约6.0ppma的浓度的间隙氧(Oi)。根据本发明的一些实施例，晶体生长条件足以通过丘克拉斯基法制备单晶硅锭，所述锭包括在至少约1x1014个原子/cm3的浓度的氮(N)掺杂剂且具有在小于约6.0ppma的浓度的间隙氧(Oi)。根据本发明的一些实施例，晶体生长条件足以通过丘克拉斯基法制备单晶硅锭，所述锭包括在至少约1x1014个原子/cm3的浓度的氮(N)掺杂剂及在至少约1x1019个原子/cm3的浓度的锗(Ge)掺杂剂且具有在小于约6.0ppma的浓度的间隙氧(Oi)。此外，单晶硅锭及从其切割的晶片具有至少约1000ohm cm的电阻率。在优选实施例中，根据丘克拉斯基(Cz)分批晶体拉制工艺拉制锭。使用锗掺杂单晶硅锭有利地改进锭的机械强度，同时也不影响Si的电阻率。在一些实施例中，可共掺杂氮与Ge以改进机械强度而不对电阻率产生过多影响。Ge及/或N掺杂剂的浓度足够低使得晶片的特征为在热工艺期间的低或无热施主产生。另外，Ge掺杂并不使二次谐波性能降级，二次谐波性能可因其它掺杂剂(例如氮、硼或金属)降级。
在一些实施例中，可通过选择具有>1000ohm.cm电阻率的高纯度多晶硅且通过在内衬高纯度合成石英的坩埚中制备熔体而控制电阻率。在一些实施例中，可添加补偿P/N类型的少量稀释掺杂剂以补偿电活性杂质以实现晶体的预期电阻率。因此，可选择晶体拉制条件及材料以提供单晶硅锭，其中单晶硅锭的主体具有至少约1000ohm cm、至少约3000ohmcm、至少约4000ohm cm、至少约5000ohm cm、至少约10000ohm cm、至少约15000ohm cm或甚至至少约20000ohm cm的电阻率。
在一些实施例中，间隙氧(Oi)可经控制在通过拉制工艺优化所需的范围内。制造非常低的Oi单晶硅锭的方法论可包含三个关键工艺机制的组合。三个关键机制包含：1)坩埚内壁温度及坩埚溶解的优化；2)Oi从坩埚壁到生长晶体的运输；及3)SiO从熔体表面到气相的蒸发。上文陈述的三个机制很大程度上取决于通过所施加的磁场建立且极受其影响的熔流条件。在一些实施例中，拉制条件足以在单晶硅锭的主体中产生小于约6ppma(例如小于约5ppma，小于约4ppma或甚至小于约3ppma)的间隙氧浓度。这些浓度根据1980到1983的新ASTM:ASTM F 121；1978年的DIN 50438/1。
在一些实施例中，可在熔毁工艺期间通过添加锗源(例如，元素锗及/或硅锗)到熔体而将锗并入单晶硅锭中。借此，基于偏析原理将锗并入单晶硅锭中。因此，在一些实施例中，可添加足够的锗(例如，元素锗及/或硅锗)到硅熔体以借此拉制单晶硅锭，其中单晶硅锭的主体包括至少约1x1019个原子/cm3(例如至少约3x1019个原子/cm3或至少约5x1019个原子/cm3)的浓度的锗。单晶硅锭的主体可包括小于约1x1022个原子/cm3(例如小于约1x1021个原子/cm3或小于约1x1020个原子/cm3)的浓度的锗。在一些实施例中，单晶硅锭的主体包括至少约1x1019个原子/cm3且小于约1x1022个原子/cm3的浓度的锗。在一些实施例中，单晶硅锭的主体包括至少约3x1019个原子/cm3且小于约1x1022个原子/cm3(例如在约5x1019个原子/cm3与小于约1x1021个原子/cm3之间，或在约5x1019个原子/cm3与小于约1x1020个原子/cm3之间)的浓度的锗。
在一些实施例中，可在熔毁工艺期间通过添加氮源(例如，硅氮及/或氮气)到熔体而将氮并入单晶硅锭中。借此，基于偏析原理将氮并入单晶硅锭中。在一些实施例中，单晶硅锭的主体包括至少约1x1014个原子/cm3(例如至少约2x1014个原子/cm3或至少约5x1014个原子/cm3)的浓度的氮。在一些实施例中，单晶硅锭的主体包括至少约1x1014个原子/cm3且小于约1x1016个原子/cm3的浓度的氮。在一些实施例中，单晶硅锭的主体包括在至少约2x1014个原子/cm3与小于约2x1015个原子/cm3之间(例如在至少约5x1014个原子/cm3与小于约1x1016个原子/cm3之间)的浓度的氮。在一些实施例中，单晶硅锭的主体包括至少约1x1015个原子/cm3且小于约1x1016个原子/cm3的浓度的氮。
在一些实施例中，在熔毁工艺期间，可通过添加锗源(例如，元素锗及/或硅锗)到熔体而将锗并入单晶硅锭中，且可通过添加氮源(例如，硅氮或氮气)到熔体而将氮并入单晶硅锭中。因此，在一些实施例中，可添加足够的锗(例如，元素锗及/或硅锗)到硅熔体以借此拉制单晶硅锭，其中单晶硅锭的主体包括至少约1x1019个原子/cm3(例如至少约3x1019个原子/cm3或至少约5x1019个原子/cm3)的浓度的锗，且单晶硅锭的主体包括至少约1x1014个原子/cm3(例如至少约2x1014个原子/cm3或至少约5x1014个原子/cm3)的浓度的氮。在一些实施例中，单晶硅锭的主体包括在至少约1x1019个原子/cm3且小于约1x1022个原子/cm3的浓度的锗及在至少约1x1014个原子/cm3且小于约1x1016个原子/cm3的浓度的氮。在一些实施例中，单晶硅锭的主体包括在至少约3x1019个原子/cm3且小于约1x1022个原子/cm3的浓度的锗及在至少约2x1014个原子/cm3且小于约1x1015个原子/cm3的浓度的氮。
参考图1及2，一个实施例的坩埚大体指示为10。坩埚10的圆柱坐标系包含径向方向R 12、角方向θ14及轴向方向Z 16。坐标R 12、θ14及Z 16在本文中用于描述用于产生低氧硅锭的方法及系统。坩埚10含有具有熔体表面36的熔体25。晶体27从熔体25生长。熔体25可含有通过坩埚10的加热及/或角方向θ14上的坩埚10及/或晶体27的旋转诱发的一或多个对流单元17、18。经由调节一或多个工艺参数而调制所述一或多个对流单元17、18的结构及相互作用，以降低成型晶体27内包含的氧，如下文中详细描述。坩埚壁103(见图5A到5C及图8A到8C)可使用高纯度石英内衬以便增强电阻率的控制。在一些实施例中，坩埚10可为包括内衬坩埚壁103的高纯度石英的合成坩埚。
参考图3，框图说明施加到晶体生长设备中含有熔体23的坩埚10的尖形磁场。如展示，坩埚10含有硅熔体23，晶体27从硅熔体23生长。尖形磁场配置经设计以克服轴向及水平磁场配置的缺陷。一对线圈31及33(例如，亥姆霍兹线圈)经共轴放置在熔体表面36上方及下方。线圈31及33在相对的电流模式中操作以产生磁场，其具有接近熔体表面36的纯径向场分量(即，沿着R 12)及接近晶体27的对称轴38的纯轴向场分量(即，沿着Z 16)。分别通过线圈31及33产生的上磁场40及下磁场42的组合导致轴向及径向尖形磁场分量。
图4时晶体生长系统100的框图。在第PCT/US2014/039164号国际申请案(发表为WO2014/190165)另外详细描述晶体生长系统100、晶体生长系统100的元件及晶体生长系统100的各种操作参数，所述案的全部内容以引用的方式并入。再次参考图4，系统100采用丘克拉斯基晶体生长法来产生半导体锭。在此实施例中，系统100经配置以产生具有大于一百五十毫米(150mm)(更具体来说，在从约150mm到460mm的范围中，且甚至更具体来说，约三百毫米(300mm)的直径)的锭直径的圆柱形半导体锭。在其它实施例中，系统100经配置以产生具有两百毫米(200mm)锭直径或四百五十毫米(450mm)锭直径的半导体锭。另外，在一个实施例中，系统100经配置以产生具有至少五百毫米(500mm)的总锭长度(例如至少900mm)的半导体锭。在其它实施例中，系统100经配置以产生具有在约五百毫米(500mm)到三千毫米(3000mm)的范围中(例如在900mm与1200mm之间)的总锭长度的半导体锭。
再次参考图4，晶体生长系统100包含围封坩埚10的真空腔室101。侧部加热器105(例如电阻加热器)围绕坩埚10。底部加热器106(例如电阻加热器)经定位在坩埚10下方。在加热及晶体拉制期间，坩埚驱动单元107(例如，电机)(例如)使坩埚10在如通过箭头108指示的方向旋转。坩埚驱动单元107也可在生长工艺期间视需要抬高及/或降低坩埚10。具有熔体水平面或熔体表面36的熔体25在坩埚10内。在操作中，系统100从熔体25拉制单晶27，从附接到拉轴件或缆线117的晶种115开始。拉轴件或缆线117的一个端部通过滑轮(未展示)或任何其它适当类型的抬升机制(例如，轴件)连接到绞盘(未展示)，且另一端部经连接到固持晶种115及从晶种115生长的晶体27的卡盘(未展示)。
坩埚10及单晶27具有共同对称轴38。在耗尽熔体25以将熔体水平面36维持于所要高度时，坩埚驱动单元107可沿着轴38抬高坩埚10。晶体驱动单元121类似地使拉轴件或缆线117在与晶体驱动单元107使坩埚10旋转的方向相反的方向110上旋转(例如，逆转)。在使用共转的实施例中，晶体驱动单元121可使拉轴件或缆线117在与晶体驱动单元107使坩埚10旋转的方向相同的方向上旋转(例如，在顺时针方向上)。共转也可被称作共同旋转。另外，晶体驱动单元121在生长工艺期间视需要相对于熔体水平面36抬高及降低晶体27。
根据丘克拉斯基单晶生长工艺，将一定量的多晶硅(polycrystalline silicon或polysilicon)加料到坩埚10。另外，多晶硅加料包括锗源(其可为元素锗或硅锗)、氮源(其可为氮气或氮化硅)、或锗源及氮源两者，以便掺杂从熔体拉出的单晶硅锭。适当锗源包含元素锗及硅锗。在一些实施例中，通过浮动区工艺使元素、纯锗纯净化。经浮动区纯净化的锗经压碎成小片状/块且接着用于掺杂硅熔体。硅锗可包括具有大体从约0.1到约0.9的摩尔比率的锗含量。因此，在一些实施例中，可添加足够的锗(例如，元素锗及/或硅锗)到硅熔体以借此拉制单晶硅锭，其中单晶硅锭的主体包括至少约1x1019个原子/cm3(例如至少约3x1019个原子/cm3或至少约5x1019个原子/cm3)的浓度的锗。单晶硅锭的主体可包括小于约1x1022个原子/cm3(例如小于约1x1021个原子/cm3或小于约1x1020个原子/cm3)的浓度的锗。添加足够的锗到硅熔体，使得单晶硅锭的所得主体包括在至少约1x1019个原子/cm3且小于约1x1022个原子/cm3(例如在至少约3x1019个原子/cm3，在至少约5x1019个原子/cm3与小于约1x1021个原子/cm3之间，或在约5x1019个原子/cm3与小于约1x1020个原子/cm3之间)的浓度的锗。
在一些实施例中，多晶硅加料包括氮源，例如，氮化硅及/或氮气。在一些实施例中，可添加足够氮，使得单晶硅锭的主体包括至少约1x1014个原子/cm3且小于约1x1016个原子/cm3的浓度的氮。在一些实施例中，单晶硅锭的主体包括在约2x1014个原子/cm3与小于约2x1015个原子/cm3之间的浓度的氮。在一些实施例中，单晶硅锭的主体包括至少约5x1014个原子/cm3且小于约1x1016个原子/cm3的浓度的氮。在一些实施例中，单晶硅锭的主体包括至少约1x1015个原子/cm3且小于约1x1016个原子/cm3的浓度的氮。
在一些实施例中，多晶硅加料包括锗源及氮源。因此，在一些实施例中，可添加足够的锗(例如，元素锗及/或硅锗)到硅熔体以借此拉制单晶硅锭，其中单晶硅锭的主体包括至少约1x1019个原子/cm3(例如至少约3x1019个原子/cm3或至少约5x1019个原子/cm3)的浓度的锗，且可添加足够的氮到硅熔体，借此拉制单晶硅锭，其包括至少约1x1014个原子/cm3(例如至少约2x1014个原子/cm3或至少约5x1014个原子/cm3)的浓度的氮。
加热器电力供应器123供能给电阻加热器105及106，且绝缘层125加衬于真空腔室101的内壁。在真空泵131从真空腔室101移除气体时，空气供应器127(例如，瓶)经由气体流动控制器129馈送氩气到真空腔室101。外腔室133(使用来自贮槽135的冷却水馈入)围绕真空腔室101。
接着，汲取冷却水到冷却水返回歧管137。通常，温度传感器(例如光电管139(或高温计))测量熔体25在其表面处的温度，且直径换能器141测量单晶27的直径。在此实施例中，系统100不包含上部加热器。上部加热器的存在或上部加热器的缺乏更改晶体27的冷却特性。
在此实施例中，上部磁体(例如螺线管线圈31)及下部磁体(例如螺线管线圈33)分别定位于熔体水平面36上方及下方。线圈31及33(以横截面展示)围绕真空腔室(未展示)且与对称轴38共用轴。在一个实施例中，上部线圈31及下部线圈33具有单独电力供应器，包含但不限于上部线圈电力供应器149及下部线圈电力供应器151，其每一者连接到控制单元143且受其控制。
在此实施例中，电流在两个螺线管线圈31及33中在相反方向上流动以产生磁场(如在图3中展示)。贮槽153在经由冷却水返回歧管137汲取前提供冷却水到上部线圈31及下部线圈33。亚铁屏蔽155围绕线圈31及33以降低杂散磁场且增强所产生的场强。
控制单元143用于调节多个工艺参数，其包含但不限于晶体旋转速率、坩埚旋转速率及磁场强度的至少一者。在各种实施例中，控制单元143可包含处理器144(其处理从系统100的各种传感器(包含但不限于光电管139及直径换能器141)接收的信号)，以及控制系统100的一或多个装置，包含但不限于：坩埚驱动单元107、晶体驱动单元121、加热器电力供应器123、真空泵131、气流控制器129(例如，氩气流控制器)、上部线圈电力供应器149、下部线圈电力供应器151及其任何组合。
在实例实施例中，系统100产生适用于装置制造中的单晶硅锭。单晶硅锭大体为圆柱形的且归因于拉制条件，使用圆锥形冠部及与冠部相对的圆柱形端部予以加盖。因此，根据本发明的方法拉制的单晶硅锭包括中心轴、冠部、与冠部相对的端部及冠部与相对端部之间的主体，主体具有侧向表面及从中心轴延伸到侧向表面的半径R。有利地，系统100可用于产生单晶硅锭27，其相当大的一部分或全部不含附聚本征点缺陷。此外，系统100可用于产生大体上不具有大于约120纳米(nm)或更特定来说约90nm的直径的附聚缺陷的单晶硅锭27。在晶体生长期间控制熔体固体或熔体晶体界面的形状及拉制速度，以限制及/或抑制附聚本征点缺陷的形成。
在生产期间，通过熔体固体或熔体晶体界面将氧引入单晶硅锭中。但是，氧会造成从锭生产的晶片中的各种缺陷，从而降低半导体装置的良率。因此，期望产生具有低氧浓度值硅晶锭。使用本文描述的方法，产生具有小于约6ppma或小于约5ppma或小于约4ppma或小于约3ppma的氧浓度的单晶硅锭。这些浓度是根据1980到1983年的新ASTM:ASTM F 121；1978年的DIN 50438/1。
不限于任何特定理论，通过一系列相互作用事件将氧引入从熔体出现的生长中的硅晶锭中，所述事件的每一者受如在下文中描述的至少一个工艺参数影响。经由在坩埚壁的溶解将SiO引入熔体中。可经由通过接近坩埚壁的熔体的局部加热所产生的浮力诱发的流动而使在坩埚壁引入的SiO移动到熔体中的别处。可通过在熔体晶体界面的晶体的旋转速率以及坩埚自身的旋转速率诱发的额外流动而使SiO进一步移动。可经由在熔体的暴露表面从熔体蒸发而降低熔体中的SiO的浓度。熔体内的SiO的溶解、对流及蒸发的任何组合的相互作用影响位于形成为硅晶锭的晶体熔体界面附近的熔体中的SiO的浓度。在各种方面中，同时调节任何一或多个工艺参数以降低位于熔体晶体界面附近的SiO的浓度，且因此降低根据方法形成的硅晶锭内的氧浓度。
在各种实施例中，同时调节各种工艺参数以促进生产具有低氧浓度的硅晶锭。在一个实施例中，在至少两个阶段中调节各种工艺参数，所述至少两个阶段包含：中间主体生长阶段，其对应于硅晶锭生长直到约800mm的中间锭长度；及后期主体生长阶段，其对应于硅晶锭从约800mm的中间锭长度生长直到总锭长度。在此实施例中，在至少两个不同阶段中调节各种工艺参数造成在硅晶锭的长度生长时熔体内的SiO的溶解、对流、蒸发的相互作用的性质、坩埚中的熔体的深度及坩埚中的熔体内的流动单元中的改变。
特定来说，归因于与硅晶锭的生长相关联的坩埚内的熔体深度的减小，经由整个硅晶锭的形成而修改对流的作用，如下文详细描述。因此，在后期主体生长阶段，相对于在中间主体生长阶段调节至少一个工艺参数不同地修改这些相同参数的调节。在一些实施例中，在后期主体生长阶段，相对于在中间主体生长阶段调节至少三个工艺参数不同地修改这些相同参数的调节。如在下文中描述，工艺参数的调节调制与在后期主体生长阶段熔体内的SiO的对流相关的各种因素。在一个实施例中，在后期主体生长阶段期间具有经修改调节的工艺参数包含但不限于：晶种旋转速率、坩埚旋转速率及磁场强度。
再次参考图4，晶种旋转速率是指拉轴件或缆线117使晶种115围绕轴38旋转的速率。晶种旋转速率影响从坩埚10到晶体27的SiO的流及从熔体25的SiO蒸发的速率。再次参考图2，从坩埚10到晶体27的SiO的流大体受通过在熔体25内按晶种旋转速率的晶体27的旋转驱动的晶体流单元18与通过坩埚10内的熔体25的加热驱动的浮力流单元17之间的相互作用影响。晶种旋转速率对从坩埚10到晶体27的SiO的流的影响取决于晶体27的生长阶段而不同。
图5A是在中间主体生长阶段的熔体25内的经模拟流线109及氧浓度(参考图2)的横截面图，所述阶段对应于晶体27的生长直到约800mm的中间锭长度(参考图1)。在中间主体生长阶段，坩埚10内的熔体25的深度200足够深以有效解耦通过晶体流单元18及浮力流单元17诱发的流体运动之间的相互作用。高晶种旋转速率(即，12rpm)降低熔体线36与熔体25上方的气体之间的边界层厚度以增大SiO蒸发。此外，高晶种旋转速率通过用经诱发的晶体流单元18抑制浮力流单元17降低从坩埚10到晶体27的熔体流，如在图5A中说明。此外，高晶种旋转速率产生阻碍SiO从坩埚10的向内流动(例如，运输)的向外径向流动，从而降低晶体27中的氧浓度。
图5B是在后期主体生长阶段的熔体25内的经模拟流线109及氧浓度的横截面视图，所述阶段对应于晶体27从约800mm的中间锭长度生长直到总锭长度。归因于与晶体27的形成相关联的从坩埚10的熔体25的移除，在后期主体生长阶段的深度200相对于如在图5A中说明的中间主体生长阶段的深度200更浅。按类似于用于执行在图5A中说明的模拟的晶种旋转速率(即，12rpm)的高晶种旋转速率，晶体流单元18接触坩埚10的内壁，从而使在坩埚10的内壁形成的SiO对流到在后期主体生长阶段形成的晶体27中。
图5C是在按更低(例如，8rpm)晶种旋转速率计算的后期主体生长阶段在熔体25内的经模拟流线109及氧浓度的横截面视图。通过更低晶种旋转速率诱发的晶体流单元18并不延伸到坩埚10的内壁，而替代地被浮力单元17排除。因此，在坩埚10的内壁产生的到晶体27的SiO的流破裂，借此降低按降低的晶种旋转速率在后期主体生长阶段形成的晶体27内的氧浓度。
如本文描述，从中间到后期主体生长阶段的过渡为软过渡。过渡可取决于各种工艺参数(例如坩埚大小、形状、熔体深度、模型化参数及类似物)而不同。一般来说，在中间主体生长阶段，参数是使得通过晶体流单元18及浮力流单元17诱发的流体运动之间存在有限相互作用或不存在相互作用；有效解耦晶体流单元18及浮力流单元17。在后期主体生长阶段，参数是使得通过晶体流单元18及浮力流单元17诱发的流体运动之间存在相互作用；有效耦合晶体流单元18及浮力流单元17。举非限制性实例而言，在内直径为约36英寸的坩埚10中包含180kg到450kg之间的初始熔体质量的实施例中，当坩埚10中剩余小于约37％的熔体25的初始质量时发生后期主体生长阶段。在各种实施例中，监测坩埚10内的熔体25的深度200以识别从中间到后期主体生长阶段的过渡。在其它实例中，当在坩埚10中剩余低小于约35％，小于约40％，小于约45％，或小于约50％的熔体25的初始质量时发生后期主体生长阶段。在一些实施例中，基于熔体25的深度或任何其它适当参数确定从中间到后期主体生长阶段的过渡。
在各种实施例中，方法包含在至少两个阶段中调节晶种旋转速率，所述阶段包含但不限于中间主体生长阶段及后期主体生长阶段。在一个实施例中，方法包含按在从约8rpm到14rpm(且更具体来说12rpm)的范围中的晶种旋转速率在中间主体生长阶段期间使晶体27旋转。在此实施例中，方法进一步包含将在后期主体生长阶段的晶种旋转速率降低到在从约6rpm到8rpm(且更具体来说8rpm)的范围中的晶种旋转速率。
在另一实施例中，可根据中间锭长度降低晶种旋转速率。举非限制性实例而言，针对最多约850mm的中间锭长度，晶种旋转速率可调节到约12rpm，且在约950mm的中间锭长度，晶种旋转速率可经进一步调节以线性减小约8rpm，且接着调节晶种旋转速率在约8rpm直到总锭长度，如在图9中说明。如也在图9中说明，相较于按约12rpm的恒定晶种旋转速率形成的晶体，在约800mm到总锭长度的范围中的主体长度内的晶体的氧含量降低。图6是比较根据三个旋转调度按晶种旋转速率形成的晶体的经模拟氧浓度的图表：a)用于形成整个晶体的按12rpm的旋转；b)按12rpm的旋转直到900mm的中间晶体长度，接着按8rpm旋转以供形成剩余晶体长度；及c)按12rpm的旋转直到900mm的中间晶体长度，接着按6rpm旋转以供形成剩余晶体长度。如在图6中说明，越低晶种旋转速率降低在后期主体生长阶段形成的晶体的部分内的氧浓度。
坩埚旋转速率可进一步影响根据方法的实施例形成的晶体27内的氧浓度。坩埚旋转速率是指使用坩埚驱动单元107使坩埚10围绕轴38旋转的速率。坩埚旋转速率影响从坩埚10到晶体27的SiO的流动及从熔体25的SiO蒸发的量。高坩埚旋转速率降低坩埚10与熔体25之间的边界层厚度及熔线36与熔体25上方的气体之间的边界层厚度两者。但是，为最小化晶体27中的氧浓度，期望坩埚10与熔体25之间的更厚边界层厚度降低SiO运输速率，同时期望熔线36与熔体25上方的气体之间的更薄边界层厚度增大SiO蒸发速率。因此，选择坩埚旋转速率来平衡从更慢的坩埚旋转速率所得的坩埚10与熔体25之间的高边界层厚度及从更高的坩埚旋转速率所得的熔线36与熔体25上方的气体之间的低边界层厚度的冲突利益。
在上文中描述的中间主体生长阶段与后期主体生长阶段之间的熔体10的深度200的改变以类似于先前在本文中描述的晶种旋转速率的影响的方式影响坩埚旋转速率对氧浓度的影响。在各种实施例中，方法包含在至少两个阶段中调节坩埚旋转速率，所述阶段包含但不限于中间主体生长阶段及后期主体生长阶段。在一个实施例中，方法包含按在从约1.3rpm到2.2rpm(且更具体来说1.7rpm)的范围中的坩埚旋转速率在中间主体生长阶段期间使坩埚10旋转。在此实施例中，方法进一步包含将在后期主体生长阶段的坩埚旋转速率降低到在从约0.5rpm到约1.0rpm(且更具体来说1rpm)的范围中的坩埚旋转速率。
图7A和7B是展示根据在后期主体生长阶段的坩埚旋转速率而变化的硅锭内的经模拟氧浓度的图表。使用方法的实施例形成图7A的硅锭，其中在后期主体生长阶段晶种旋转速率从12rpm降低到6rpm，且在后期主体生长阶段坩埚旋转速率从约1.7rpm降低到1rpm或1.5rpm。使用方法的实施例形成图7B的硅锭，其中在后期主体生长阶段晶种旋转速率从12rpm降低到8rpm，且在后期主体生长阶段坩埚旋转速率从约1.7rpm降低到0.5rpm、1rpm或1.5rpm。在两个模拟中，更低的坩埚旋转速率与所得硅锭内的更低氧浓度相关联。
方法可进一步包含在至少两个阶段中调节磁体强度，所述阶段包含但不限于中间主体生长阶段及后期主体生长阶段。磁体强度是指真空腔室内的尖形磁场的强度。更具体来说，磁体强度的特征为通过经控制以调节磁场强度的通过线圈31及33的电流。磁场强度影响从坩埚10到晶体27的SiO的流动。即，高磁场强度通过抑制熔体25内的浮力而最小化从坩埚10到晶体27的SiO的流动。在磁场抑制浮力流时，其减小石英坩埚的溶解速率，因此降低并入晶体中的间隙氧。但是，如果磁场强度增大超过特定等级，那么浮力流中的进一步阻碍可导致在熔体自由表面的蒸发速率降低，因此提高间隙氧等级。归因于如之前在本文中描述相对于中间主体形成阶段的后期主体形成阶段的浮力流对晶体的氧含量的相对促成的差，在后期主体形成阶段对磁体强度的调整实现浮力流的适当调制以降低在后期主体形成阶段形成的晶体内的氧。
在各种实施例中，方法包含在至少两个阶段中调节磁场，所述阶段包含但不限于中间主体生长阶段及后期主体生长阶段。在一个实施例中，方法包含在中间主体生长阶段调节磁场强度，使得磁场强度在熔体固体界面的晶体27的边缘为约0.02到0.05特斯拉(T)且在坩埚10的壁为约0.05到0.12T。在另一方面中，方法包含在后期主体生长阶段调节磁场强度，使得磁场强度约为在中间主体生长阶段期间使用的磁场强度的150％，对应于在熔体固体界面的晶体27的边缘为约0.03到0.075特斯拉(T)且在坩埚10的壁为约0.075到0.18T。
图8A、8B及8C是在后期主体生长阶段的熔体25内的经模拟流线109及总速度的横截面视图。使用对应于在中间主体生长阶段使用的磁场的50％的磁场强度(即，在熔体固体界面的晶体27的边缘约0.01到0.025特斯拉(T)且在坩埚10的壁约0.025到0.06T)模拟图8A。使用对应于在中间主体生长阶段使用的磁场的95％的磁场强度模拟图8B，所述强度在熔体固体界面的晶体27的边缘约0.019到0.0475特斯拉(T)且在坩埚10的壁约0.0475到0.114T。使用对应于在中间主体生长阶段使用的磁场的150％的磁场强度(即，在熔体固体界面的晶体27的边缘约0.03到0.075特斯拉(T)且在坩埚10的壁约0.075到0.18T)模拟图8C。比较图8A、8B及8C，随着磁场强度增大，从坩埚10的底部到熔体晶体界面302的流300从在低磁场强度图8A的到熔体晶体界面302的相对高对流过渡到在更高磁场强度的相对小的对流。此通过增大的磁场抑制熔体25内的浮力流的导致所得硅锭中的更低氧浓度，如在下文的表1中概述。在150％磁场强度，经模拟氧浓度在低于百万分之5个原子(ppma)的所要范围内。
表1
在后期主体生长阶段的磁场强度对硅锭中的氧浓度的效应
Figure GDA0001896342680000131
Figure GDA0001896342680000141
可调节一或多个额外工艺参数以促进生产具有低氧浓度的硅晶锭。但是，在晶体27的生长期间，这些额外工艺参数的效应对坩埚10内的熔体25的深度200的改变不敏感。因此，本文中描述的额外工艺参数的调节本质上在不同晶体生长阶段之间保持相同，如在下文另外详细描述。
至少在一些实施例中，经控制的一个额外工艺参数为坩埚10的壁温度。坩埚10的壁温度对应于坩埚10的溶解速率。具体来说，坩埚10的壁温度越高，坩埚10的部分与熔体25反应且溶解成熔体25越快，从而产生SiO到熔体中且经由熔体晶体界面潜在地增大晶体27的氧浓度。因此，如本文使用，降低坩埚10的壁温度等同于降低坩埚10的溶解速率。通过降低坩埚10的壁温度(即，降低坩埚10的溶解速率)，可降低晶体27的氧浓度。可通过控制一或多个额外工艺参数(包含但不限于加热器功率及熔体到反射器间隙)而调节壁温度。
加热器功率是在一些实施例中经控制以调节坩埚10的壁温度的另一工艺参数。加热器功率是指侧部加热器105及底部加热器106的功率。具体来说，相对于典型加热配置，通过增大侧部加热器105的功率且降低底部加热器106的功率，将坩埚10的壁上的热点提高接近熔线36。在熔线36处或其下方的坩埚10的壁温度更低时，通过与坩埚10反应的熔体25产生的SiO的量也更低。加热器功率配置也通过降低从坩埚10到单晶体27的SiO的流动(即，运输)而影响熔体流。在此实施例中，底部加热器106的功率约为0到5千瓦，且更具体来说，约为0千瓦，且侧部加热器105的功率在从约100到125千瓦的范围中。侧部加热器105的功率中的变化可为归因于例如因拉制器而异的热区寿命的变化。
在一些实施例中，熔体到反射器间隙为经控制以调节坩埚10的壁温度的额外工艺参数。熔体到反射器间隙是指熔线36与热反射器(未展示)之间的间隙。熔体到反射器间隙影响坩埚10的壁温度。具体来说，更大的熔体到反射器间隙降低坩埚10的壁温度。在此实施例中，熔体到反射器间隙在约60mm与80mm之间且更具体来说为70mm。
晶种抬升是经控制以调节从坩埚10到晶体27的SiO的流的额外工艺参数。晶种抬升是指拉轴件或缆线117将晶种115抬离熔体25的速率。在一个实施例中，晶种115按在约0.4mm/min与约0.7mm/min之间的速率(例如，在约0.42到0.55毫米每分钟(mm/min)，且更具体来说为针对300mm产品的0.46mm/min)抬升。此拉制速率比通常用于更小直径(例如，200mm)的晶体的拉制速率慢。例如，200mm产品的晶种抬升可在约0.55mm/min与约0.95mm/min之间(例如，在约0.55到0.85mm/min的范围中，且更具体来说为0.7mm/min)。
拉制速度是可经调节以控制晶体的缺陷质量的额外工艺参数。例如，使用SP2激光光散射，通过本文中描述的工艺产生的经检测附聚点缺陷可针对小于60nm的缺陷为小于400个计数，针对在60nm与90nm之间的缺陷为小于100个计数且针对在90nm与120nm之间的缺陷为小于100个计数。
在一些实施例中，惰性气流为经控制以调节从坩埚25的SiO蒸发的额外工艺参数。如本文描述的惰性气流是指氩气流流动通过真空腔室101的速率。增大氩气流速率将熔线36上方的更多SiO气体扫离晶体27，从而最小化SiO气体分压，且又增大SiO蒸发。在此实施例中，氩气流速在从约100slpm到150slpm的范围中。
在一些实施例中，惰性气压为也经控制以调节从熔体27的SiO蒸发的额外工艺参数。如本文描述的惰性气压是指流动通过真空腔室101的氩气流的压力。降低氩气流压力增大SiO蒸发且因此降低熔体25中的SiO浓度。在此实施例中，氩气压在从约10托到30托的范围中。
在适当实施例中，尖端位置是经控制以调节坩埚10的壁温度及从坩埚10到晶体27的SiO的流动的额外工艺参数。如本文描述的尖端位置是指通过线圈31及33产生的磁场的尖端的位置。将尖端位置维持在熔线36下方促进降低氧浓度。在此实施例中，尖端位置经设定为在熔线36下方约10mm到在熔线36下方约40mm之间的范围中(更具体来说，在熔线36下方约25mm到在熔线36下方约35mm之间的范围中，且甚至更具体来说，在熔线36下方约30mm)。
通过控制如上文描述的工艺参数(即，加热器功率、坩埚旋转速率、磁体强度、晶种抬升、熔体到反射器间隙、惰性气流、惰性气压、晶种旋转速率、及尖端位置)，调节多个工艺参数(即，坩埚的壁温度、从坩埚到单晶体的SiO的流动、及从熔体的SiO的蒸发)以产生具有低氧浓度的单晶硅锭。在一个实施例中，本文描述的方法促进生产具有大于约150毫米(mm)的锭直径的硅锭、至少约900mm的总锭长度及小于6ppma的氧浓度(例如小于约5ppma、小于约4ppma或甚至小于约3ppma)。在另一实施例中，本文描述的方法促进生产具有在从约150mm到460mm的范围中(具体来说约300mm)的锭直径的硅锭及小于6ppma的氧浓度(例如小于约5ppma、小于约4ppma或甚至小于约3ppma)。在另一额外实施例中，本文描述的方法促进生产具有在从约900mm到1200mm的范围中的总锭长度的硅锭及小于6ppma的氧浓度(例如小于约5ppma、小于约4ppma或甚至小于约3ppma)。这些浓度是根据新ASTM:ASTM F 121,1980-1983；DIN 50438/1,1978。
可根据常规技术从根据本发明的方法制备的单晶硅锭或块切割单晶硅晶片。一般来说，单晶硅锭晶片包括：两个主要平行表面，其中一者为单晶硅晶片的前表面且其中另一者为单晶硅晶片的后表面；圆周边缘，其接合单晶硅晶片的前表面及后表面；块体区，其在前表面与后表面之间；及单晶硅晶片的中心平面，其在单晶硅晶片的前表面与后表面之间。晶片接着经历常规处理。因此，任何尖锐、脆性边缘被圆化或“轮廓化”以为晶片提供强度及稳定性。这最终将防止在后续处理中碎裂或破裂。接着，每一晶片使用非常小的字母数字或条形码字符进行激光标记。此激光标记ID提供对特定日期、机器及设施(在其中制造晶片)的完全可追溯性。晶片接着装载入使用来自旋转板的压力及磨料浆液的精密“减薄”机器中以确保更均匀、同时移除存在前表面及后侧表面两者上的锯损伤。此步骤也提供切削料移除(stock removal)且促进平坦均匀度。晶片现必须经历“蚀刻”循环。化学蚀刻对移除通过减薄造成的残余表面损伤是必要的；其也提供一些切削料移除。在蚀刻循环期间，晶片凭借精确的流体动力沿着另一系列化学浴及冲洗槽前进。这些化学溶液产生具有光滑表面精整的更平坦、更强的晶片。接着，对所有晶片进行取样用于机械参数及工艺反馈。
使用本文描述的系统及方法的具有低氧浓度(例如，小于约6ppma，小于约5ppma，小于约4ppma，或甚至小于约3ppma)的单晶硅晶片在各种应用中可是有利的。例如，绝缘栅极双极晶体管(IGBT)、高质量射频(RF)、高电阻率绝缘体上覆硅(HR-SOI)、电荷诱捕层SOI(CTL-SOI)及GaN EPI应用的衬底可获益于低氧浓度，这是因为其实现高电阻率且不具有p-n结。在一些实施例中，单晶硅晶片的电阻率为至少约3000ohm cm(例如至少约4000ohm cm，至少约5000ohm cm，至少约10000ohm cm，例如至少约15000ohm cm，或甚至至少约20000ohmcm)。使用本文描述的方法针对IGBT应用生产的晶片可例如具有30到300欧姆厘米(ohm-cm)N型电阻率或大于750ohm-cm N/P型电阻率。此外，使用本文描述的方法针对射频(RF)、高电阻率绝缘体上覆硅(HR-SOI)、电荷诱捕层SOI(CTL-SOI)及/或GaN EPI应用生产的晶片可具有(例如)大于750ohm-cm P型晶片，或至少约3000ohm cm(例如至少约4000ohm cm，至少约5000ohm cm，至少约10000ohm cm，例如至少约15000ohm cm，或甚至至少约20000ohm cm)。通过所描述的系统及方法生产的晶片也可用作处置晶片。针对使用本文描述的方法生产的P型晶片，硼、铝、镓及/或铟可适当用作多数载子，且红磷、磷、砷及/或锑可用作少数载子。针对使用本文描述的方法生产的N型晶片，红磷、磷、砷及/或锑可适当用作多数载子，且硼、铝、镓及/或铟可用作少数载子。
为改进机械强度及滑动性能，使用所描述的方法生产的晶片共掺杂有锗及/或氮(例如，通过掺杂形成锭的单晶体)。可在熔毁工艺期间通过添加锗源(例如，元素锗及/或硅锗)到熔体而将锗并入单晶硅锭中。借此，基于偏析原理将锗并入固体晶体形式中。因此，在一些实施例中，从根据本发明的方法拉制的锭所切割的单晶硅晶片包括至少约1x1019个原子/cm3(例如至少约3x1019个原子/cm3或至少约5x1019个原子/cm3)的浓度的锗。从根据本发明的方法拉制的锭所切割的单晶硅晶片可包括小于约1x1022个原子/cm3(例如小于约1x1021个原子/cm3或小于约1x1020个原子/cm3)的浓度的锗。在一些实施例中，单晶硅晶片包括至少约1x1019个原子/cm3且小于约1x1022个原子/cm3的浓度的锗。在一些实施例中，单晶硅晶片包括至少约5x1019个原子/cm3且小于约1x1022个原子/cm3的浓度的锗。从单晶硅锭的主体部分切割的单晶硅晶片包括这些浓度范围内的锗。
在一些实施例中，可在熔毁工艺期间通过添加氮源(例如，硅氮及/或氮气)到熔体而将氮并入单晶硅锭中。除改进机械强度外，氮掺杂剂也可与Oi相互作用以便通过形成热施主而部分更改晶片的电性质。此电性质可根据温度而变化，这是由于此类物种的产生及致死温度针对每一个别物种是不同的。通过O-O、N-O、Ge-O产生的热施主具有不同热稳定性。例如，发现N-O热施主在约600℃产生且可在最多<900℃是稳定的。因此，为解离N-O热施主，可需要>900℃的热施主致死(TDK)步骤来控制晶片的电阻率。或者，在不存在此TDK工艺步骤的情况下，可调整晶体的掺杂以补偿通过TD的电阻率偏移，以实现目标电阻率。在一些实施例中，单晶硅锭共掺杂有锗及氮。在一些实施例中，单晶硅锭的主体包括在至少约1x1019个原子/cm3、至少约3x1019个原子/cm3(例如至少约5x1019个原子/cm3)的浓度的锗及在至少约1x1014个原子/cm3的浓度的氮。在一些实施例中，单晶硅锭的主体包括在至少约1x1019个原子/cm3且小于约1x1022个原子/cm3的浓度的锗及在至少约1x1014个原子/cm3且小于约1x1016个原子/cm3的浓度的氮。在一些实施例中，单晶硅锭的主体包括至少约5x1014个原子/cm3且小于约1x1016个原子/cm3的浓度的氮。在一些实施例中，单晶硅锭的主体包括至少约2x1014个原子/cm3且小于约1x1015个原子/cm3的浓度的氮。在一些实施例中，单晶硅锭的主体包括在至少约3x1019个原子/cm3且小于约1x1022个原子/cm3的浓度的锗及在至少约1x1015个原子/cm3且小于约1x1016个原子/cm3的浓度的氮。从单晶硅锭的主体部分切割的单晶硅晶片包括这些浓度范围内的锗及氮。
本文中描述从由多晶硅形成的熔体生产具有相对低氧浓度的单晶硅锭的实例系统及方法。这些方法利用在锭的产生的第一阶段与第二阶段之间的熔体中的流单元的结构中的改变来生产相对低氧的硅。在第一阶段期间，硅锭相对小且熔体的深度相对深。第二阶段的特征为归因于硅锭的形成所致的坩埚内的经耗尽熔体深度。在此第二阶段，通过熔体内的硅锭的旋转诱发的流单元可接触坩埚底部，使将形成于坩埚底部的氧化硅非所要地包含于生长中晶体锭中。本文描述的方法及系统控制锭的产生以限制非所要氧化硅的包含。一般来说，至少一个工艺参数在第二阶段期间相对于其在第一阶段的值改变。从第一阶段到第二阶段的工艺参数改变的非限制性实例包含：降低的晶体旋转速率、降低的坩埚旋转速率、增大的磁场强度及其任何组合。例如，在一些实施例中，硅锭在第二阶段期间更缓慢地旋转以减少旋转诱发的流单元与坩埚底部的接触，且借此降低硅锭中包含的氧的量。
本文描述的系统及方法实现具有在比使用的前方法实现更长的锭长度上维持的低氧浓度的单晶硅锭的形成。在本文中进一步详细描述这些工艺参数改变对坩埚内的流单元的结构及使用各种实施例的方法形成的硅锭的氧含量的效应的详细描述。
本文描述的方法的实施例实现相较于现有方法及系统更优越的结果。例如，本文描述的方法促进生产具有低于至少一些已知方法的氧浓度的硅锭。此外，不同于至少一些已知方法，本文描述的方法可用于生产具有大于150mm(例如约300mm)的直径的锭。
另外，将锗杂质及/或氮杂质并入低含氧量、高电阻率晶片中改进通常经受经降低的机械强度且在高温操作期间易受晶片滑动影响的晶片中的机械强度。掺杂锗的低氧晶片的破裂强度可在生长及后退火两者时改进。锗掺杂的另一优势为降低的热施主形成，借此降低自由载子浓度且实现更高电阻率的晶片。仍进一步，单晶硅锭及晶片中的锗掺杂可有效地抑制空隙缺陷。锗掺杂剂原子与空位组合，借此抑制形成空隙必要的空位附聚。空位组合的额外效应是起源于硅晶格中的Ge原子的失配的应变松弛。自由空位的减少导致原生空隙的抑制且降低形成温度及因此空隙的大小，导致空隙的更差的热稳定性。另外，可在一个步骤高温退火下实现在单晶硅锭及晶片中的锗掺杂改进在近表面区中形成剥蚀区(DZ，即，低或无氧沉淀的区)，这是由于锗增强块体区中的氧沉淀及近表面区中的氧的外扩散。
另外，Si晶体中的N及Ge掺杂两者可有效抑制空隙缺陷且显著降低自由空位的浓度(《晶体生长期刊》(J.Cry.Growth)243(2002)371–374)。因此，在晶体生长期间，其可相较于常规工艺对相同缺陷浓度更快地被拉制，因此改进工艺的处理量。这尤其有助于电荷诱捕层SOI应用(CTL-SOI)，其中在高电阻率低氧处理处置晶片及P型施主晶片之间添加基于多晶硅的电荷诱捕层。归因于存在多晶硅层，可在处置晶片上允许高密度晶体缺陷(COP)，而不会在装置制造期间(特定来说在LLS检验期间)破坏工艺流程。
从根据本发明的方法制备的锭所切割的晶片适用于在绝缘体上覆硅结构制造中用作处置晶片及/或施主晶片。半导体晶片(例如，硅晶片)可用于制备复合层结构。复合层结构(例如，绝缘体上覆半导体，且更具体来说，绝缘体上覆硅(SOI)结构)一般包括处置晶片或层、装置层、及处置层与装置层之间的绝缘(即，电介质)膜(通常为氧化物层)。一般来说，装置层的厚度介于0.01微米与20微米之间，例如介于0.05微米与20微米之间。厚膜装置层可具有在约1.5微米与约20微米之间的装置层厚度。薄膜装置层可具有在约0.01微米与约0.20微米之间的厚度。一般来说，复合层结构(例如绝缘体上覆硅(SOI)、蓝宝石上覆硅(SOS)及石英上覆硅)通过放置两个晶片使之紧密接触而产生，借此通过范德瓦尔力起始接合，接着进行热处理以强化键合。退火可将端硅烷醇基转换为两个界面之间的硅氧烷键合，借此强化键合。
在热退火后，经键合结构经历进一步处理以移除施主晶片的相当大的一部分以实现层转移。例如，可使用晶片薄化技术(例如蚀刻或研磨)，通常被称为回蚀刻SOI(即，BESOI)，其中硅晶片经结合到处置晶片且接着缓慢蚀刻掉，直到仅保留处置晶片上的薄硅层。见例如第5,189,500号美国专利案，所述案的全部揭示内容以宛如全文引用的方式并入本文中。此方法是费时且成本高的，浪费衬底中的一者且一般针对比数微米更薄的层不具有适当厚度均匀性。
实现层转移的另一常见方法利用氢植入，后续接着热诱发层分离。在施主晶片的前表面下方的特定深度处植入粒子(原子或离子化原子，例如，氢原子或氢原子与氦原子的组合)。植入粒子在施主晶片中于其所植入的特定深度处形成分裂平面。清洗施主晶片的表面以移除在植入工艺期间沉积于晶片上的有机化合物或其它污染物(例如硼化合物)。
接着，通过亲水接合工艺将施主晶片的前表面接合到处置晶片以形成接合晶片。在接合前，施主晶片与处置晶片是通过将晶片的若干表面暴露于含有(例如)氧或氮的等离子体而活化。暴露于等离子体在通常称为表面活化的工艺中使表面的结构改质，所述活化工艺使施主晶片及处置晶片中的一者或两者的表面表现为亲水性。晶片表面可另外通过湿式处理(例如SC1清洗或亲水性酸)化学活化。湿式处理及等离子体活化可以任一顺序发生，或晶片可经受仅一个处理。接着，将晶片按压在一起并在其间形成键合。此键合相对弱(归因于范德瓦尔力)，且必须在可发生进一步处理前经加强。
在一些工艺中，施主晶片与处置晶片之间的亲水接合(即，接合晶片)通过加热或退火经接合晶片对而加强。在一些工艺中，可在低温下发生晶片接合，例如在约300℃与500℃之间。在一些工艺中，可在高温下发生晶片接合，例如在约800℃与1100℃之间。高温导致在施主晶片与处置晶片的相邻表面之间形成共价键，因此固化施主晶片与处置晶片之间的键合。在加热或退火接合晶片的同时，之前植入于施主晶片中的粒子使分裂平面变脆弱。
接着，施主晶片的一部分沿分裂平面从接合晶片分离(即，分裂)以形成SOI晶片。可通过将接合晶片放置在夹具中而执行分裂，在夹具中垂直于接合晶片的相对侧施加机械力，以便将施主晶片的一部分拉离接合晶片。根据一些方法，使用吸盘来施加机械力。通过在接合晶片的边缘于分裂平面处应用机械楔以起始裂缝沿分裂平面传播而起始施主晶片的部分的分离。接着，由吸盘施加的机械力将施主晶片的所述部分拉离接合晶片，因此形成SOI晶片。可回收利用施主以供多次用作为SOI施主晶片。
根据其它方法，接合对可替代地经受高温历时一段时间以使施主晶片的部分从接合晶片分离。暴露于高温导致裂缝沿分裂平面起始及传播，因此使施主晶片的一部分分离。所述裂缝归因于从通过奥斯特瓦尔德熟化(Ostwald ripening)生长的植入离子形成空隙而形成。使用氢及氦来充填空隙。空隙变为小片状(platelet)。小片状中的加压气体扩展微腔及微裂缝，其弱化植入平面上的硅。如果退火停止在恰当时间，那么可通过机械工艺使弱化接合晶片分裂。但是，如果热处理继续进行更长持续时间及/或在更高温度继续进行，那么微裂缝扩展达到所有裂缝沿着分裂平面合并的水平，因此分离施主晶片的一部分。此方法允许施主晶片的回收利用，但通常需要加热经植入及经接合对到接近500℃的温度。
针对RF相关的装置(例如天线开关)使用高电阻率绝缘体上覆半导体(例如，绝缘体上覆硅)晶片提供在成本及集成方面优于传统衬底的益处。为降低寄生功率损失且最小化当针对高频率应用使用导电衬底时固有的谐波失真，使用具有高电阻率的衬底晶片是必要的(但不足够)。因此，RF装置的处置晶片的电阻率一般大于约500Ohm-cm。作为处置晶片，根据本发明的方法制备的晶片尤其适用于用于RF装置中的高电阻率SOI结构。HR-SOI结构可包括具有低氧浓度、高电阻率的高电阻率处置晶片且用锗掺杂以实现改进的机械强度。因此，本发明的一些实施例是关于HR-SOI结构，其包括掺杂Ge的处置晶片、电介质层(一般来说，埋入式氧化硅层或BOX)及装置层。
此衬底容易在BOX/处置界面处形成高导电率电荷反转或积累层，从而导致自由载子(电子或空穴)产生，其在装置在RF频率操作时降低衬底的有效电阻率且引起寄生功率损失及装置非线性。这些反转/积累层可归因于BOX固定电荷、氧化物诱捕电荷、界面诱捕电荷及甚至施加到装置其自身的DC偏压。
因此，需要方法来诱捕任何诱发反转或积累层中的电荷，使得甚至将衬底的高电阻率维持于非常接近的表面区中。已知，高电阻率处置衬底与埋入式氧化物(BOX)之间的电荷诱捕层(CTL)可改进使用SOI晶片制造的RF装置的性能。已提出若干方法来形成这些高界面诱捕层。例如，针对RF装置产生具有CTL的绝缘体上覆半导体(例如绝缘体上覆硅或SOI)的方法的一者是基于在具有高电阻率的硅衬底上沉积未掺杂多晶硅薄膜且接着在其上形成氧化物堆叠及顶部硅层。多晶硅层充当硅衬底与埋入式氧化物层之间的高缺陷率层。替代性方法是重离子的植入以产生近表面损伤层。装置(例如射频装置)经建立于顶部硅层中。
学术研究中已展示，氧化物与衬底之间的多晶硅层改进装置隔离，降低传输线损失且降低谐波失真。见例如：H.S.嘉宝(H.S.Gamble)等人的“经表面稳定化的高电阻率硅上的低损耗CPW线(Low-loss CPW lines on surface stabilized high resistivitysilicon)”，《微波导波快讯》(Microwave Guided Wave Lett.),9(10),第395到397页,1999年；D.莱德勒(D.Lederer)、R.罗贝特(R.Lobet)及J.-P.拉斯金(J.-P.Raskin)的“用于RF应用的增强型高电阻率SOI晶片(Enhanced high resistivity SOI wafers for RFapplications)”，《国际电子工程师学会SOI会议》(IEEE Intl.SOI Conf.),第46到47页,2004年；D.莱德勒及J.-P.拉斯金的“专用于具有增大的衬底电阻率的高电阻率SOI晶片制造的新的衬底钝化方法(New substrate passivation method dedicated to highresistivity SOI wafer fabrication with increased substrate resistivity)”，《电气和电子工程师协会电子装置快讯(IEEE Electron Device Letters)》,第26卷,第11号,第805到807页,2005年；D.莱德勒、B.阿斯帕尔(B.Aspar)、C.拉格(C.Laghaé)及J.-P.拉斯金的“在钝化HR SOI衬底上转移的RF钝化被动结构和SOI MOSFET的性能(Performance ofRF passive structures and SOI MOSFETs transferred on a passivated HR SOIsubstrate)”，《国际电子工程师学会SOI会议》(IEEE International SOI Conference),第29到30页2006年；及丹尼尔C.(Daniel C.)、克雷特(Kerret)等人的“硅衬底上的RF谐波失真的识别和使用多陷阱层来降低RF谐波失真(Identification of RF harmonicdistortion on Si substrates and its reduction using a trap-rich layer)”，《RF系统中的硅单片集成电路》(Silicon Monolithic Integrated Circuits in RF Systems),2008年。SiRF 2008(电气和电子工程师协会专题会议(IEEE Topical Meeting)),第151到154页,2008年。
在一些实施例中，高电阻率、低氧、掺杂锗的晶片为用于外延沉积的适当衬底。优选地通过化学气相沉积执行外延沉积。一般来说，化学气相沉积涉及将晶片表面暴露于在外延沉积反应器(例如，从应用材料公司(Applied Materials)可购得的Centura反应器)中的包括硅的氛围。优选地，晶片表面暴露于包括含硅的挥发性气体(例如，SiCl4、SiHCl3、SiH2Cl2、SiH3Cl或SiH4)的氛围。氛围也优选含有载体气体(优选地H2)。例如，在外延沉积期间的硅源可为SiH2Cl2或SiH4。如果使用SiH2Cl2，在沉积期间的反应器真空压优选地从约500托到约760托。在另一方面，如果使用SiH4，那么反应器压力优选为约100托。最优选地，在沉积期间的硅源为SiHCl3。此倾向于远比其它源便宜。另外，使用SiHCl3的外延沉积可在大气压下进行。这是有利的，因为不需要真空泵且反应器腔室不必如为防止破裂那样稳固。此外，存在更少的安全性危害且空气或其它气体泄露到反应器腔室中的可能性减少。
在外延沉积期间，晶片表面的温度优选地斜升到或维持在足以防止包括硅的氛围将多晶硅沉积于表面上的温度。一般来说，在此周期期间表面温度优选地为至少约900℃。更优选地，表面温度经维持于在约1050℃与约1150℃之间的范围中。最优选地，表面温度经维持在氧化硅移除温度。
外延沉积的生长速率优选地从约0.5μm/min到约7.0μm/min。可例如通过使用本质上由约2.5摩尔％SiHCl3及约97.5摩尔％H2在约1150℃的温度及高达约1atm的绝对压力下构成的氛围实现约3.5μm/min到约4.0μm/min的速率。
在一些应用中，晶片包括赋予电性质的外延层。在一些实施例中，使用磷轻微掺杂外延层。因此，外延沉积的周围环境包括作为挥发性化合物存在的磷(例如膦，PH3)。在一些实施例中，外延层可含有硼。可通过(例如)在沉积期间在氛围中包含B2H6而制备此层。
沉积外延层可包括与下层晶片基本上相同的电特性。或者，外延层可包括与下层晶片不同的电特性。外延层可包括选自由硅、碳化硅、硅锗、砷化镓、氮化镓、磷化铟、磷砷化镓铟、锗及其组合构成的群组的材料。取决于最终集成电路装置的所要性质，外延层可包括选自由硼、砷及磷构成的群组的掺杂剂。外延层的电阻率可在1Ohm-cm到50Ohm-cm的范围中(通常从5Ohm-cm到25Ohm-cm)。在一些实施例中，外延层可具有约20纳米与约3微米之间的厚度，例如约20纳米与约2微米之间，例如在约20纳米与约1.5微米之间或在约1.5微米与约3微米之间。
在一些实施例中，高电阻率、低氧、掺杂锗的晶片为用于氮化镓外延沉积(例如通过分子束外延)的适当衬底。GaN分子束外延(MBE)生长是不平衡工艺，其中来自泻流室的Ga蒸气束及来自等离子体源的活化氮气束指向经加热衬底。在适当条件下，Ga及N原子平面的逐层沉积是可能的。在超高真空腔室中执行MBE过程，从而最小化薄膜污染。
提供以下非限制性实例以进一步说明本发明。
实例
实例1晶体生长
在200mm FF炉(爱迪生太阳能(SunEdison)，韩国)中生产掺杂锗的单晶硅短锭(晶体ID#1)及掺杂锗的单晶硅全长锭(晶体ID#2)。多晶硅及锗经加料到高纯度内衬石英的合成坩埚(Toshiba)。用于制备掺杂锗的单晶硅全长锭(晶体ID#2)的加料包括1.3kg的5N级锗及180kg的高电阻率多晶硅(>1000Ohm.Cm)。另外，添加0.024克的磷到熔体以提供约1.1x106ppba的磷掺杂剂浓度。根据本文揭示的技术熔化加料并拉制晶体。单晶硅锭通过在开始晶体生长工艺前调整熔体中的掺杂剂浓度而定目标为>16,000Ohm.Cm电阻率。此基于通过生长具有<200mm直径及<15kg wt的短晶体而计算的熔体的电阻率。单晶硅锭包括<5.0ppma Oi。
实例2经退火锭的电阻率
根据实例1制备的掺杂锗的单晶硅全长锭(晶体ID#2)经受热退火过程。在退火经拉制锭之前，通过移除晶种及端部锥体而剪裁经拉制的锭。针对分析，在不同位置切割锭，借此制备具有约1350微米的厚度的多个块。每一经剪裁块经边缘研磨且经受混合酸蚀刻到约1180微米的最终厚度，其接着进行磨薄晶片清洗到1150微米的最终厚度及RTA前清洗。块按360℃/分钟的温度斜坡在750℃下在快速热退火中经受热施主致死。在磨薄及退火后，经退火块经冷却且在四点探针测量前保持达四小时。对于电阻率及额外特性，经退火块经受四点探针测量，如在表2中提供。
表2
Figure GDA0001896342680000231
实例3晶片机械强度
通过温度斜坡使用EPI反应器滑动产生测试来比较从根据实例1制备的锭切割的单晶硅晶片的机械强度与也具有低Oi的未掺杂锗的硅晶片(ID#0)。根据此测试，所产生的滑动的数量越小，机械强度越大。借此，预期更低的良率损失。此外，通过此测试的无滑动温度窗越大，在SOI晶片及装置制造期间的工艺窗越大。如通过图10A及10B的图表描绘，锗掺杂及氮掺杂提供滑动计数的明显改进。未掺杂锗的硅晶片示范在1100℃、250s工艺条件下的～3℃温度偏移窗。作为比较，掺杂锗的晶片示范在类似条件下的～6℃温度偏移窗。此改进是足够明显的以改进在极其严苛的工艺条件下的高电阻率低Oi晶片的无滑动处理。
实例4晶片机械强度
通过温度斜坡使用EPI反应器滑动产生测试来比较从根据实例1制备的锭切割的单晶硅晶片的机械强度与也具有低Oi的未掺杂锗的硅晶片(ID#0)。根据此测试，所产生的滑动的数量越小，机械强度越大。借此，预期更低的良率损失。此外，通过此测试的无滑动温度窗越大，在SOI晶片及装置制造期间的工艺窗越大。如通过图11的图表描绘，锗掺杂提供滑动计数的明显改进。未掺杂锗的硅晶片示范在1100℃、250s工艺条件下的～3℃温度偏移窗。作为比较，掺杂锗的晶片示范在类似条件下的～6℃温度偏移窗。此改进是足够明显的以改进在极其严苛的工艺条件下的高电阻率低Oi晶片的无滑动处理。
实例5机械强度
在韩国的爱迪生太阳能(SunEdison)半导体设施的200mm FF炉中生产掺杂氮的单晶硅锭。晶种端N浓度在熔毁工艺期间通过添加等量氮化硅而定目标为晶片中的～1.4x1014个氮原子/cm3(晶体ID#3)。类似地，通过在晶种端定目标～5x1014个氮原子/cm3浓度而生长另一晶体(晶体ID#4)。晶体的电阻率通过在开始晶体生长工艺前调整熔体中的掺杂剂浓度而定目标为在晶种端的>3000Ohm.Cm(基于通过生长具有<200mm直径及<15kg wt的短晶体而计算的熔体的电阻率)。优化工艺以获得所要的<6.0ppma Oi。
在韩国的爱迪生太阳能(SunEdison)设施的200mm FF炉中生产掺杂锗的单晶硅锭(晶体ID#2)。1.3kg的5N级Ge在内衬高纯度石英的合成坩埚中与180kg的高电阻率Si(>1000Ohm.Cm)共熔。晶体通过调整熔体中的掺杂剂浓度而定目标为>16,000Ohm.Cm电阻率。
通过升温使用EPI反应器滑动产生测试来比较晶片与未掺杂锗的硅晶片(高电阻率、>1000Ohm.Cm；及低Oi，<6.0ppma)及掺杂不同浓度的氮及Ge的低Oi的机械强度。通过此测试产生的滑动的数量越低，机械强度越大，且预期更低的良率损失。此外，通过无滑动温度窗越大，在SOI晶片及装置制造期间的工艺窗越大。基于此测试，观察到滑动计数的明显改进。未掺杂锗的硅晶片具有在1100℃、250s工艺条件下的～3℃温度偏移窗，而低浓度氮掺杂(～1.4x1014个氮原子/cm3)具有9℃且高浓度N掺杂(～5x1014个氮原子/cm3)具有>20℃温度偏移。见表3。掺杂Ge的晶片具有在类似条件下的～6℃温度偏移窗。此改进是足够明显的以改进在极其严苛的工艺条件下的高电阻率低Oi晶片的无滑动处理。
表3
Figure GDA0001896342680000251
当介绍本发明或其(若干)实施例的元件时，冠词“一”、“一个”(“a”、“an”)、“所述”、(“the”及“said”)希望意指存在元件的一者或多者。术语“包括”、“包含”及“具有”希望是包含性的且意谓可存在除列出元件以外的额外元件。
在本文中遍及说明书及权利要求书使用的近似语言可应用于修改在不导致相关基本功能的改变的情况下可允许变化的任何量化表示。因此，由术语或若干术语修改的值(例如“约”、“大约”及“大体上”)不限于规定的精确值。在至少一些例子中，近似语言可对应于用于测量值的仪器的精确度。在此处且贯穿说明书及权利要求书，范围限制可组合及/或互换；这些范围经识别且包含其中含有的所有子范围，除非上下文络或语言另有指示。
由于在不脱离本发明的范围的情况下可在上文中做出各种改变，故包含于上文描述中且在附图中展示的所有事物希望被解释为阐释性且并不呈限制性含义。

Claims (22)

1.一种单晶硅晶片，其包括：
两个主要平行表面，其中一者是所述单晶硅晶片的前表面及其中另一者是所述单晶硅晶片的后表面；圆周边缘，其接合所述单晶硅晶片的所述前表面及所述后表面；块体区，其在所述前表面与所述后表面之间；及所述单晶硅晶片的中心平面，其在所述单晶硅晶片的所述前表面与所述后表面之间，其中：
(a)所述块体区包括杂质，其包括至少2x1014个原子/cm3且小于2x1015个原子/cm3的浓度的氮、至少5x1019个原子/cm3且小于1x1022个原子/cm3的浓度的锗、或至少2x1014个原子/cm3且小于2x1015个原子/cm3的浓度的氮与至少5x1019个原子/cm3且小于1x1022个原子/cm3的浓度的锗的组合，及
(b)所述块体区包括小于4ppma的浓度的间隙氧，其中所述间隙氧的浓度是根据新的ASTM:ASTM F 121,1980-1983；DIN 50438/1,1978，且
(c)进一步其中所述单晶硅晶片的所述块体区具有至少10,000ohm cm的电阻率。
2.根据权利要求1所述的单晶硅晶片，其中间隙氧的所述浓度为小于3ppma，其中所述间隙氧的浓度是根据新的ASTM:ASTM F 121,1980-1983；DIN 50438/1,1978。
3.根据权利要求1所述的单晶硅晶片，其中所述电阻率为至少15000ohm cm。
4.根据权利要求1所述的单晶硅晶片，其中所述电阻率为至少20000ohm cm。
5.根据权利要求1到4中任一权利要求所述的单晶硅晶片，其中所述单晶硅晶片包括锗，所述锗的浓度为至少5x1019个原子/cm3且小于1x1022个原子/cm3。
6.根据权利要求1到4中任一权利要求所述的单晶硅晶片，其包括浓度至少2x1014个原子/cm3且小于2x1015个原子/cm3的氮。
7.根据权利要求1到4中任一权利要求所述的单晶硅晶片，其包括浓度至少5x1014个原子/cm3且小于2x1015个原子/cm3的氮。
8.根据权利要求1到4中任一权利要求所述的单晶硅晶片，其包括浓度至少1x1015个原子/cm3且小于2x1015个原子/cm3的氮。
9.一种生长单晶硅锭的方法，所述方法包括：
制备硅熔体，其中通过在内衬石英的坩埚中熔化多晶硅且添加杂质的源到所述内衬石英的坩埚而制备所述硅熔体，所述杂质包括锗、氮、或锗及氮的组合；及
从所述硅熔体拉出所述单晶硅锭，所述单晶硅锭包括中心轴、冠部、与所述冠部相对的端部及所述冠部与所述相对端部之间的主体，所述主体具有侧向表面及从所述中心轴延伸到所述侧向表面的半径R，其中所述单晶硅锭的所述主体包括至少2x1014个原子/cm3且小于2x1015个原子/cm3的浓度的氮、至少5x1019个原子/cm3且小于1x1022个原子/cm3的浓度的锗、或至少2x1014个原子/cm3且小于2x1015个原子/cm3的浓度的氮与至少5x1019个原子/cm3且小于1x1022个原子/cm3的浓度的锗的组合，进一步其中所述拉出条件足以在所述单晶硅锭的所述主体中产生小于4ppma的间隙氧浓度，其中所述间隙氧的浓度是根据新的ASTM:ASTM F121,1980-1983；DIN50438/1,1978，且进一步其中所述单晶硅锭的所述主体具有至少10,000ohm cm的电阻率。
10.根据权利要求9所述的方法，其中所述拉出条件足以在所述单晶硅锭的所述主体中产生小于3ppma的间隙氧浓度，其中所述间隙氧的浓度是根据新的ASTM:ASTM F 121,1980-1983；DIN 50438/1,1978。
11.根据权利要求9所述的方法，其中所述单晶硅锭的所述主体具有至少15000ohm cm的电阻率。
12.根据权利要求9所述的方法，其中所述单晶硅锭的所述主体具有至少20000ohm cm的电阻率。
13.根据权利要求9到12中任一权利要求所述的方法，其中所述单晶硅锭的所述主体包括至少5x1019个原子/cm3且小于1x1022个原子/cm3的浓度的锗。
14.根据权利要求9到12中任一权利要求所述的方法，其中所述单晶硅锭的所述主体包括至少2x1014个原子/cm3且小于2x1015个原子/cm3的浓度的氮。
15.根据权利要求9到12中任一权利要求所述的方法，其中所述单晶硅锭的所述主体包括至少1x1015个原子/cm3且小于2x1015个原子/cm3的浓度的氮。
16.一种单晶硅锭，其包括：
中心轴、冠部、与所述冠部相对的端部及所述冠部与所述相对端部之间的主体，所述主体具有侧向表面及从所述中心轴延伸到所述侧向表面的半径R，其中：
(a)所述单晶硅锭的所述主体包括杂质，其包括至少2x1014个原子/cm3且小于2x1015个原子/cm3的浓度的氮、至少5x1019个原子/cm3且小于1x1022个原子/cm3的浓度的锗、或至少2x1014个原子/cm3且小于2x1015个原子/cm3的浓度的氮与至少5x1019个原子/cm3且小于1x1022个原子/cm3的浓度的锗的组合，及
(b)所述单晶硅锭的所述主体包括小于4ppma的浓度的间隙氧，其中所述间隙氧的浓度是根据新的ASTM:ASTM F 121,1980-1983；DIN 50438/1,1978，且
(c)进一步其中所述单晶硅锭的所述主体具有至少10,000ohm cm的电阻率。
17.根据权利要求16所述的单晶硅锭，其中间隙氧的所述浓度为小于3ppma，其中所述间隙氧的浓度是根据新的ASTM:ASTM F 121,1980-1983；DIN 50438/1,1978。
18.根据权利要求16所述的单晶硅锭，其中所述电阻率为至少15000ohm cm。
19.根据权利要求16所述的单晶硅锭，其中所述电阻率为至少20000ohm cm。
20.根据权利要求16到19中任一权利要求所述的单晶硅锭，其中所述单晶硅锭包括锗，所述锗的浓度为至少5x1019个原子/cm3且小于1x1022个原子/cm3。
21.根据权利要求16到19中任一权利要求所述的单晶硅锭，其包括至少2x1014个原子/cm3且小于2x1015个原子/cm3的浓度的氮。
22.根据权利要求16到19中任一权利要求所述的单晶硅锭，其包括至少1x1015个原子/cm3且小于2x1015个原子/cm3的浓度的氮。
CN201780035592.2A 2016-06-08 2017-06-06 具有经改进的机械强度的高电阻率单晶硅锭及晶片 Active CN111201341B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310269969.8A CN116314384A (zh) 2016-06-08 2017-06-06 具有经改进的机械强度的高电阻率单晶硅锭及晶片

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662347145P 2016-06-08 2016-06-08
US201662347143P 2016-06-08 2016-06-08
US62/347,143 2016-06-08
US62/347,145 2016-06-08
PCT/US2017/036061 WO2017214084A1 (en) 2016-06-08 2017-06-06 High resistivity single crystal silicon ingot and wafer having improved mechanical strength

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310269969.8A Division CN116314384A (zh) 2016-06-08 2017-06-06 具有经改进的机械强度的高电阻率单晶硅锭及晶片

Publications (2)

Publication Number Publication Date
CN111201341A CN111201341A (zh) 2020-05-26
CN111201341B true CN111201341B (zh) 2023-04-04

Family

ID=59054332

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780035592.2A Active CN111201341B (zh) 2016-06-08 2017-06-06 具有经改进的机械强度的高电阻率单晶硅锭及晶片
CN202310269969.8A Pending CN116314384A (zh) 2016-06-08 2017-06-06 具有经改进的机械强度的高电阻率单晶硅锭及晶片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310269969.8A Pending CN116314384A (zh) 2016-06-08 2017-06-06 具有经改进的机械强度的高电阻率单晶硅锭及晶片

Country Status (8)

Country Link
US (3) US11142844B2 (zh)
EP (2) EP3469120B1 (zh)
JP (2) JP6914278B2 (zh)
KR (1) KR102439602B1 (zh)
CN (2) CN111201341B (zh)
SG (2) SG11201810486VA (zh)
TW (2) TWI756227B (zh)
WO (1) WO2017214084A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111201341B (zh) * 2016-06-08 2023-04-04 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
JP7099175B2 (ja) * 2018-08-27 2022-07-12 株式会社Sumco シリコン単結晶の製造方法及びシリコンウェーハ
US10877089B2 (en) * 2018-09-24 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer testing system and related method for improving external magnetic field wafer testing
CN113825862A (zh) * 2019-04-11 2021-12-21 环球晶圆股份有限公司 后段主体长度具有减小变形的锭的制备工艺
CN111733455B (zh) * 2019-08-29 2020-12-08 浙江大学 共含锗和氮杂质的单晶硅片、其制备方法以及包含所述硅片的集成电路
CN111575785B (zh) * 2020-06-30 2021-07-16 晶科绿能(上海)管理有限公司 单晶硅制备方法、太阳能电池及光伏组件
CN111910248B (zh) * 2020-07-14 2022-02-18 江苏协鑫硅材料科技发展有限公司 铸锭单晶籽晶、铸造单晶硅锭及其制备方法、铸造单晶硅片及其制备方法
JP2024515991A (ja) * 2021-04-28 2024-04-11 グローバルウェーハズ カンパニー リミテッド 水平磁場チョクラルスキー法によるシリコンインゴットの製造方法
JP2023184253A (ja) * 2022-06-17 2023-12-28 信越半導体株式会社 シリコン単結晶の製造方法
WO2024101019A1 (ja) * 2022-11-11 2024-05-16 信越半導体株式会社 高周波デバイス用基板およびその製造方法

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH0648686B2 (ja) 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US6479166B1 (en) 1998-10-06 2002-11-12 Case Western Reserve University Large area polysilicon films with predetermined stress characteristics and method for producing same
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
JP3750526B2 (ja) 1999-03-16 2006-03-01 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
US6204205B1 (en) 1999-07-06 2001-03-20 Taiwan Semiconductor Manufacturing Company Using H2anneal to improve the electrical characteristics of gate oxide
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US20050026432A1 (en) 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6673147B2 (en) * 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
CN100483666C (zh) 2003-01-07 2009-04-29 S.O.I.Tec绝缘体上硅技术公司 施主晶片以及重复利用晶片的方法和剥离有用层的方法
US7005160B2 (en) 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
WO2005010243A1 (ja) 2003-07-29 2005-02-03 Shin-Etsu Handotai Co., Ltd. シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
US20070032040A1 (en) 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
JP4289354B2 (ja) * 2003-10-21 2009-07-01 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP4367213B2 (ja) 2004-04-21 2009-11-18 信越半導体株式会社 シリコン単結晶の製造方法
TWI237882B (en) * 2004-05-11 2005-08-11 Via Tech Inc Stacked multi-chip package
US7357045B2 (en) * 2004-07-27 2008-04-15 Her Majesty The Queen In Right Of Canada As Represented By The Minister Of Health Buoyancy-corrected gravimetric analysis system
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
DE102004041378B4 (de) 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
JP4631717B2 (ja) 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
FR2911430B1 (fr) 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
WO2008149699A1 (en) 2007-06-01 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
CN101165224A (zh) 2007-07-30 2008-04-23 浙江大学 一种具有内吸杂功能的掺锗硅片及其制备方法
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
JP2009135453A (ja) 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
KR100977631B1 (ko) 2008-01-17 2010-08-23 주식회사 실트론 고저항 실리콘 단결정과 그 제조방법 및 웨이퍼
KR100967523B1 (ko) 2008-01-25 2010-07-07 주식회사 실트론 고강도，고저항 특성을 갖는 실리콘 단결정과 그 제조방법및 웨이퍼
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
US8263484B2 (en) 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
KR101794182B1 (ko) 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
WO2011087878A2 (en) 2010-01-18 2011-07-21 Applied Materials, Inc. Manufacture of thin film solar cells with high conversion efficiency
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
WO2011118643A1 (ja) 2010-03-26 2011-09-29 テルモ株式会社 留置針組立体
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
CN102312292A (zh) 2010-07-05 2012-01-11 赵钧永 一种掺杂的直拉单晶硅
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
JP6004285B2 (ja) 2010-12-24 2016-10-05 クォルコム・インコーポレイテッド 半導体デバイスのためのトラップリッチ層
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
JP5993550B2 (ja) 2011-03-08 2016-09-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
US20120235283A1 (en) 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
FR2973159B1 (fr) 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
JP2014019660A (ja) 2012-07-13 2014-02-03 Fuji Chem Ind Co Ltd 活性酸素抑制剤
JP5849878B2 (ja) 2012-07-17 2016-02-03 信越半導体株式会社 シリコン単結晶育成方法
DE102012214085B4 (de) 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
KR101227153B1 (ko) 2012-09-05 2013-01-31 (주)테키스트 열전소자를 이용한 반도체 제조 설비의 광역 온도제어시스템
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
WO2014190165A2 (en) * 2013-05-24 2014-11-27 Sunedison Semiconductor Limited Methods for producing low oxygen silicon ingots
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
KR102360695B1 (ko) 2014-01-23 2022-02-08 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
JP6487454B2 (ja) 2014-02-07 2019-03-20 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 層状半導体構造体の製造方法
JP6118757B2 (ja) 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6387797B2 (ja) 2014-11-10 2018-09-12 三菱マテリアル株式会社 シリコン部品用シリコン結晶の製造方法
JP6179530B2 (ja) 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN111201341B (zh) * 2016-06-08 2023-04-04 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片

Also Published As

Publication number Publication date
US11655560B2 (en) 2023-05-23
SG11201810486VA (en) 2018-12-28
TW202217087A (zh) 2022-05-01
EP3469120A1 (en) 2019-04-17
CN116314384A (zh) 2023-06-23
JP7209779B2 (ja) 2023-01-20
TWI756227B (zh) 2022-03-01
JP2019517454A (ja) 2019-06-24
US20210404088A1 (en) 2021-12-30
KR102439602B1 (ko) 2022-09-01
EP3469120B1 (en) 2022-02-02
US20200216975A1 (en) 2020-07-09
WO2017214084A1 (en) 2017-12-14
EP3995608A1 (en) 2022-05-11
SG10202106913TA (en) 2021-08-30
US20220056616A1 (en) 2022-02-24
US11142844B2 (en) 2021-10-12
US11655559B2 (en) 2023-05-23
JP6914278B2 (ja) 2021-08-04
KR20190017781A (ko) 2019-02-20
TW201809377A (zh) 2018-03-16
CN111201341A (zh) 2020-05-26
JP2021169410A (ja) 2021-10-28

Similar Documents

Publication Publication Date Title
CN111201341B (zh) 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10513796B2 (en) Methods for producing low oxygen silicon ingots
US7704318B2 (en) Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
US20130089968A1 (en) Method for finishing silicon on insulator substrates
TW508378B (en) A method for producing a silicon single crystal wafer and a silicon single crystal wafer
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
KR20110030555A (ko) 태양 전지를 제조하기 위한 게르마늄 강화 실리콘 재료
WO2005024917A1 (ja) 貼り合わせウェーハの製造方法
EP1605510B1 (en) Soi wafer and method for manufacturing same
US6583024B1 (en) High resistivity silicon wafer with thick epitaxial layer and method of producing same
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
WO2022168369A1 (ja) リン化インジウム基板、半導体エピタキシャルウエハ、リン化インジウム単結晶インゴットの製造方法及びリン化インジウム基板の製造方法
Stallhofer Silicon Wafers as a Foundation for Growth
CN115279955A (zh) n型掺杂的锗单晶及来源于其的晶片
KR101390802B1 (ko) 실리콘 단결정의 제조방법 및 실리콘 단결정 용융액
JP2011138956A (ja) シリコン半導体基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant