WO2005010243A1 - シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法 - Google Patents

シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法 Download PDF

Info

Publication number
WO2005010243A1
WO2005010243A1 PCT/JP2004/010489 JP2004010489W WO2005010243A1 WO 2005010243 A1 WO2005010243 A1 WO 2005010243A1 JP 2004010489 W JP2004010489 W JP 2004010489W WO 2005010243 A1 WO2005010243 A1 WO 2005010243A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
silicon single
crystal substrate
resistivity
heat treatment
Prior art date
Application number
PCT/JP2004/010489
Other languages
English (en)
French (fr)
Inventor
Ken Yoshizawa
Yoshihiro Kodama
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to JP2005512030A priority Critical patent/JP4218681B2/ja
Publication of WO2005010243A1 publication Critical patent/WO2005010243A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/08Single-crystal growth by zone-melting; Refining by zone-melting adding crystallising materials or reactants forming it in situ to the molten zone
    • C30B13/10Single-crystal growth by zone-melting; Refining by zone-melting adding crystallising materials or reactants forming it in situ to the molten zone with addition of doping materials
    • C30B13/12Single-crystal growth by zone-melting; Refining by zone-melting adding crystallising materials or reactants forming it in situ to the molten zone with addition of doping materials in the gaseous or vapour state
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

 本発明は、平均抵抗率1000Ω・cm以上のシリコン単結晶基板を製造する方法であって、FZ法により窒素を添加しながらシリコン単結晶インゴットを育成し、該育成したインゴットを切断してシリコン単結晶基板を作製し、該作製した基板に、900~1250°Cの温度で10~120分の熱処理を行うことを特徴とするシリコン単結晶基板の製造方法及び該熱処理を行った後、前記作製した基板の抵抗率及び/又は面内抵抗率分布を測定することを特徴とするシリコン単結晶基板の抵抗特性測定方法及び保証方法である。これにより、窒素を添加した1000Ω・cmを超える高抵抗率シリコン単結晶基板において、半導体素子製造工程中に熱処理を行っても抵抗率が大きく変化しないシリコン単結晶基板の製造方法及びシリコン単結晶基板製品の正確な抵抗特性保証を行うことを可能にするシリコン単結晶基板の抵抗特性測定方法及び抵抗特性保証方法が提供される。

Description

明 細 書
シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性 保証方法
技術分野
[0001] 本発明は、窒素が添加された高抵抗率のシリコン単結晶基板の製造方法及び抵抗 特性測定方法並びに抵抗特性保証方法に関する。 背景技術
[0002] 従来、シリコン単結晶基板の製造またはこれを使用する半導体素子の製造におい ては、シリコン単結晶基板は不純物拡散、酸化工程、ゲッタリング処理等を目的とし て、 600— 1300°C前後の広範囲の温度範囲で熱処理をその工程中に受ける。
[0003] 一方、例えば 1000°C以上の高温領域における熱処理の際にシリコン単結晶基板 に発生する熱応力による転位発生の抑制、あるいは単結晶育成時における結晶欠 陥の発生を防止する目的で、シリコン単結晶育成時に窒素を添加することが知られ ている。
[0004] ところが、窒素が添加されたシリコン単結晶基板は、熱処理を施すと、その抵抗率 が熱処理前の値から変化することが知られている。このため、このような窒素が添加さ れたシリコン単結晶基板に、前述のような半導体素子の製造工程中の熱処理を行う と、抵抗率が変化し、製造する半導体素子の特性も変化してしまうという好ましくない 問題があった。
[0005] このような問題点に対して、少なくとも半導体素子製造工程前に、シリコン単結晶基 板に 900— 1250°Cの温度で約 10— 60分の熱処理を行うことにより、半導体素子製 造工程で行われる熱処理によっても抵抗率が変化しないシリコン単結晶基板の製造 方法が開示されている(特許第 2742247号公報)。
[0006] 一方、近年、基板面内での平均抵抗率が 1000 Ω ' cmを超えるような高抵抗率のシ リコン単結晶基板の需要が高まっている。ところ力 熱処理前の抵抗率が 3000 Ω ' C „!の1^型シリコン単結晶基板の場合、熱処理後の抵抗率が 900 Ω ' cm以上も変化す る場合がある。このような高抵抗率の結晶の育成では、抵抗率の制御が非常に困難 なものとなっていた。
[0007] ここで、シリコン単結晶基板の抵抗率評価の方法の一つとして、一枚の基板面内の 抵抗率の分布である面内抵抗率分布を評価する方法がある。面内抵抗率分布を評 価する指標として、 RRG (Radial Resistivity Gradient)が主に用いられる。 RRG とは、一枚のシリコン単結晶基板面内の任意の位置で測定した抵抗率測定群の中の 最大値と最小値の差を、最小値で除した値を百分率で表したものである。すなわち、 抵抗率の最大値を p max,最小値を p minとすると、 RRGは下記式で表される。
[0008] [数 1] p max - p min
RRG (Radial Resistivity Qradient) = x 100%
P min
[0009] この値が小さいほど、シリコン単結晶基板の面内抵抗率分布はより均一であり、半 導体素子製造工程において、一枚のシリコン単結晶基板から製造される半導体素子 の各々の抵抗率は均一なものとなる。すなわち、 RRGが小さいシリコン単結晶基板 である程、均一な抵抗率の半導体素子の収率が高いので好ましい。
発明の開示
[0010] 本発明は、窒素を添カ卩した、 1000 Ω ' cmを超えるような高抵抗率のシリコン単結晶 基板において、半導体素子製造工程中に熱処理を行っても抵抗率が大きく変化しな いシリコン単結晶基板の製造方法、及び、シリコン単結晶基板製品の正確な抵抗特 性保証を行うことを可能にするシリコン単結晶基板の抵抗特性測定方法及び抵抗特 性保証方法を提供することを目的とする。
尚、ここで抵抗特性とは、抵抗率、面内抵抗率分布等を意味する。
[0011] 上記目的達成のため、本発明は、平均抵抗率が 1000 Ω ' cm以上のシリコン単結 晶基板を製造する方法であって、少なくとも、フローティングゾーン法 (FZ法)により窒 素を添加しながらシリコン単結晶インゴットを育成し、該育成したシリコン単結晶インゴ ットを切断してシリコン単結晶基板を作製し、該作製したシリコン単結晶基板に、 900 一 1250°Cの温度で 10— 120分の熱処理を行うことを特徴とするシリコン単結晶基板 の製造方法を提供する。
[0012] このように、高抵抗率のシリコン単結晶基板の作製に適する FZ法により窒素を添カロ しながら育成したシリコン単結晶インゴットを切断して作製した面内の平均抵抗率が 1 000 Ω ' cm以上のシリコン単結晶基板に、 900 1250°Cの温度で 10— 120分の熱 処理を行えば、添カ卩した窒素のドナーとしての作用を消去し、その後の半導体素子 製造工程等での熱処理においても抵抗率が大きく変化しないシリコン単結晶基板を 製造すること力 Sできる。
[0013] このとき、前記シリコン単結晶インゴットに添加する窒素濃度を 3 X 1014atoms/c m3以上とすることが好ましレ、。
このように育成中にシリコン単結晶インゴットに添加する窒素濃度が 3 X 10M atomS /cm3以上であれば、窒素のドナーとしての抵抗率に対する寄与が大きいため、そ の作用を消去する熱処理を行うことにより抵抗率変化の抑制効果もより高レ、ものとな る。
尚、シリコン単結晶に添加する窒素濃度が 5 X 1015atOmS/cm3を超えると単結晶 化しなくなり、 1 X 1015atoms/cm3以下とすることで確実に無転位化した単結晶を 育成できる。
[0014] また、前記シリコン単結晶基板に行う熱処理を、ウエット酸素雰囲気、ドライ酸素雰 囲気、窒素雰囲気のレ、ずれ力、 1つの雰囲気下で行うことが好ましレ、。
このように、前記熱処理をウエット酸素雰囲気、ドライ酸素雰囲気、窒素雰囲気のい ずれか 1つの雰囲気下で行うことにより、窒素のドナーとしての作用の消去を効果的 に行うことができる。
[0015] また、本発明は、フローティングゾーン法(FZ法)により育成されたシリコン単結晶ィ ンゴットから作製した面内の平均抵抗率が 1000 Ω ' cm以上のシリコン単結晶基板の 抵抗特性を測定する方法であって、窒素を添加しながらシリコン単結晶インゴットを 育成し、該育成したシリコン単結晶インゴットを切断してシリコン単結晶基板を作製し 、該作製したシリコン単結晶基板に、 900— 1250°Cの温度で 10— 120分の熱処理 を行った後、前記作製したシリコン単結晶基板の抵抗率及び/又は面内抵抗率分 布を測定することを特徴とするシリコン単結晶基板の抵抗特性測定方法を提供する。
[0016] このように、高抵抗率のシリコン単結晶基板の作製に適する FZ法により窒素を添カロ しながら育成したシリコン単結晶インゴットを切断して作製した面内の平均抵抗率が 1 000 Ω ' cm以上のシリコン単結晶基板に、 900 1250°Cの温度で 10— 120分の熱 処理を行つた後、前記作製したシリコン単結晶基板の抵抗率及び/又は面内抵抗 率分布を測定すれば、添加した窒素のドナーとしての作用が消去された後の抵抗特 性 (抵抗率及び/又は面内抵抗率分布)を測定することとなる。従って 1000 Ω ' cm 以上のような高抵抗率のシリコン単結晶基板であっても、抵抗特性はその後の半導 体素子製造工程等での熱処理においても前記測定した抵抗特性から大きく変化しな レ、ので、シリコン単結晶基板製造にぉレ、て正確な抵抗特性保証が可能になる。
[0017] このとき、前記シリコン単結晶インゴットに添加する窒素濃度を 3 X 1014atoms/c m3以上とすることが好ましレ、。
このように育成中にシリコン単結晶インゴットに添加する窒素濃度が 3 X 10M atomS /cm3以上であれば、欠陥等の発生防止効果が高いとともに、窒素のドナーとしての 抵抗特性に対する寄与が大きいため、その作用を消去する熱処理を行うことにより抵 抗特性変化の抑制効果もより高いものとなり、本発明に従う抵抗特性測定方法によつ てより正確な抵抗特性の保証が可能となる。
[0018] また、前記シリコン単結晶基板に行う熱処理を、ウエット酸素雰囲気、ドライ酸素雰 囲気、窒素雰囲気のレ、ずれ力、 1つの雰囲気下で行うことが好ましレ、。
このように、前記熱処理をウエット酸素雰囲気、ドライ酸素雰囲気、窒素雰囲気のい ずれか 1つの雰囲気下で行うことにより、窒素のドナーとしての作用の消去を効果的 に行うことができるので、その後より正確かつ迅速に抵抗特性を測定することができる
[0019] また、本発明は、前記いずれかのシリコン単結晶基板の抵抗特性測定方法により 測定された測定値を前記作製したシリコン単結晶基板の抵抗率及び/又は面内抵 抗率分布の保証値として用いることを特徴とするシリコン単結晶基板の抵抗特性保 証方法を提供する。 [0020] このように、前記の抵抗特性測定方法によって測定されたシリコン単結晶基板の抵 抗特性は、半導体素子製造工程等でシリコン単結晶基板に熱処理が施されても変 化しない値であるので、これをシリコン単結晶基板製品の保証値として用いることは 信頼度の高い抵抗特性の保証方法となる。
[0021] 本発明に従い、平均抵抗率が 1000 Ω ' cm以上のシリコン単結晶基板を製造する 際に、少なくとも、フローティングゾーン法 (FZ法)により窒素を添加しながらシリコン 単結晶インゴットを育成し、該育成したシリコン単結晶インゴットを切断してシリコン単 結晶基板を作製し、該作製したシリコン単結晶基板に、 900— 1250°Cの温度で 10 一 120分の熱処理を行えば、転位や結晶欠陥の発生の抑制のために添カ卩した窒素 のドナーとしての作用の消去をあらかじめ行うことができるので、その後にシリコン単 結晶基板が半導体素子製造工程等で様々な熱処理を受けても、平均抵抗率が 100 0 Ω ' cm以上の場合に発生するシリコン単結晶基板の抵抗率の大きな変化を抑制す ること力 Sできる。
[0022] また、本発明に従い、 FZ法により育成され、育成中に窒素を添加したシリコン単結 晶インゴットをスライス切断して作製した、面内の平均抵抗率が 1000 Ω ' cm以上のシ リコン単結晶基板の抵抗特性を測定する際に、 900— 1250°Cの温度で 10— 120分 の熱処理を行つた後、前記作製したシリコン単結晶基板の抵抗率及び/又は面内 抵抗率分布を測定するようにすれば、添加した窒素のドナーとしての作用が消去さ れた後の抵抗特性を測定することになり、シリコン単結晶基板の抵抗特性はその後 の半導体素子製造工程等での熱処理においても前記測定した抵抗特性力 大きく 変化しないので、 1000 Ω ' cm以上のような高抵抗率のシリコン単結晶基板の製造に おいても正確な抵抗特性の保証が可能になる。従ってこのように測定した抵抗特性 を保証値として用いれば信頼度の高レ、抵抗特性の保証方法となる。 図面の簡単な説明
[0023] [図 1]本発明に従ったシリコン単結晶基板の製造工程の一例を示す図である。
[図 2]本発明に従ったシリコン単結晶基板の抵抗率及び/又は面内抵抗率分布測定 工程の一例を示す図である。 園 3]本発明の実施例 1における、熱処理によるシリコン単結晶基板の面内抵抗率分 布の変化を示すグラフである。
園 4]本発明の実施例 2における、 N型又は P型のシリコン単結晶基板についての熱 処理前の面内平均抵抗率に対する熱処理後の面内平均抵抗率を示すグラフである 園 5]本発明の実施例 3における、熱処理前のシリコン単結晶基板の面内抵抗率分 布を示すグラフである。
[図 6]本発明の実施例 3における、熱処理後のシリコン単結晶基板の面内抵抗率分 布を示すグラフである。
園 7]本発明の実施例 4における、サンプル A— Dの熱処理前後の面内抵抗率分布 を示すグラフである。
[図 8]本発明の実施例 4における、シリコン単結晶基板の熱処理前の面内平均抵抗 率に対する熱処理後の RRG変化を示すグラフである。
発明を実施するための最良の形態
[0024] 以下では、本発明の実施の形態について説明するが、本発明はこれに限定される ものではない。
本発明者らの調查によると、窒素を添加したシリコン単結晶基板にぉレ、て半導体製 造工程中の熱処理により発生する抵抗率の変化は、シリコン単結晶基板の熱処理前 の抵抗率が高いほど大きくなる。そして、近年需要が高まっている平均抵抗率が 100 0 Ω ' cmのシリコン単結晶基板においてはこの抵抗率の変化が顕著であり、特に熱 処理前の抵抗率が 3000 Ω ' cmを越えるものでは、熱処理前後の抵抗率の乖離が著 しく大きくなつていた。
[0025] 例えば、熱処理前の抵抗率が 3000 Ω ' cmの N型シリコン単結晶基板の場合、熱 処理後に抵抗率が 30%以上、すなわち 900 Ω ' cm以上も変化する場合があった。ま た、 10000 Ω ' cmのものでは、 100%の変化率に達する場合があった。すなわち、 熱処理前の抵抗率が 10000 Ω ' cmの N型シリコン単結晶基板の場合には、熱処理 により抵抗率が 20000 Ω ' cmに達する場合があった。従ってそのようなシリコン単結 晶基板を用いた半導体素子製造工程においては、例えば抵抗率が 10000 Ω ' cmの シリコン単結晶基板を基にした設計の半導体素子製造工程を施しても、工程中の熱 処理により抵抗率が 20000 Ω ' cmとなる場合があり、その結果製造した半導体素子 の特性が設計通りにならないといった問題を生じる。従って、半導体素子製造工程前 に測定した抵抗率は信頼度の低い値となってしまう。
[0026] 一方、シリコン単結晶基板の製造工程においては、例えば抵抗率が 20000 Ω - cm となるように N型不純物が添加されるよう設計してシリコン単結晶インゴットを育成した としても、シリコン単結晶インゴットをスライス切断してシリコン単結晶基板を作製した 時点での抵抗率が 10000 Ω ' cmとなる場合があり、設計の精度の保証ができないと いった問題を生じる。このような高抵抗率の結晶の育成では、わずかなドナーの発生 でも抵抗率への影響が大きぐ問題となることが判った。特に 1000 Ω ' cm以上で問 題が大きくなることが判った。
[0027] ここで面内抵抗率分布に着目すると、例えば熱処理前の平均抵抗率が 8000 Ω - c mの N型シリコン単結晶基板の場合、熱処理前は RRGが 50%程度の値であったも の力 熱処理後には 20%程度にまで減少する場合があった。この場合、熱処理前と 後の RRGの差は 30%である。また、 10000 Ω ' cmのものでは、熱処理前と後での R RGの差が 60%にも達する場合があった。このようにシリコン単結晶基板の平均抵抗 率が高いほど面内抵抗率分布の変化率も高いので、正確な面内抵抗率分布の品質 保証を大きく阻害する要因となる。
[0028] 従ってそのようなシリコン単結晶基板を用いた半導体素子製造工程においては、例 えば RRGが 50%の面内抵抗率分布をもつシリコン単結晶基板を基にした設計の半 導体素子製造工程を施しても、工程中の熱処理により RRGが 20%程度となる場合 力 Sあり、その結果製造した半導体素子の特性が設計通りにならないといった問題を 生じる。さらに、 RRGを不適当に高く見積もってしまうことにより、均一な抵抗率をもつ 半導体素子の製品収率を不適当に低く見積もってしまう可能性もある。従って、半導 体素子製造工程前に測定した RRG等の面内抵抗率分布の値は信頼度の低い値と なってしまう。
[0029] 一方、シリコン単結晶基板の製造工程においては、例えば基板の製品規格値が R RGで 20%以下であるような場合に、ある基板の測定した RRGが 50%であれば規格 外であるが、そのような基板であってもその後の熱処理で RRGが低下して規格値を 満たすような場合が起こる。そのような場合には面内抵抗率分布の値が信頼度の低 い値となるだけでなぐシリコン単結晶基板製品の収率を著しく悪化させてしまうことと なる。
[0030] このような RRGの変化が起こる理由は以下のようなものと考えられる。窒素は転位 や結晶欠陥の抑制のために添加されるが、 N型ドナーとしても作用する。ここで窒素 は、単結晶成長時の境界拡散層の不均一分布及び温度分布の不均一性により基板 面内に不均一に含まれているため、結果として面内抵抗率分布が不均一になってい る。このとき RRGも大きい値となる。この現象はシリコン単結晶基板の抵抗率が高い ほど、結晶に本来抵抗率調整のために添加されるドナーの量が少ないため、それに 対するドナーとして作用する窒素の量の比率が大きくなるので影響が大きぐドナー 消去熱処理による面内抵抗率分布の変動が大きくなる。このような窒素の分布の不 均一性は、 FZ法により育成されたシリコン単結晶インゴットから作製されたシリコン単 結晶基板において特に顕著である。また、シリコン単結晶インゴットの直径力 SlOOmm 、 150mmと大きくなるにつれてさらに顕著なものとなる。
[0031] 以上の点に鑑み、本発明者らは、シリコン単結晶基板に 900— 1250°Cの温度で 1 0— 120分の熱処理を行えば、窒素を添加した平均抵抗率 1000 Ω ' cm以上の高抵 抗率のシリコン単結晶基板であっても、その後の半導体素子製造工程等で熱処理を 行っても前述のような著しい抵抗率の変化が発生しないことを見出した。
また、このように 900— 1250°Cの温度で 10— 120分の熱処理を行った後に抵抗 率や面内抵抗率分布等の抵抗特性の測定を行えば、その後の半導体素子製造ェ 程等で熱処理を行っても前述のような著しい抵抗特性の変化が発生しないようにす ることができ (熱処理して力 抵抗特性を測定することになり)、信頼度の高い抵抗特 性保証ができることを見出し、本発明を完成させた。
[0032] 以下では、本発明の一例を図を参照して詳細に説明する。
図 1は、本発明に従ったシリコン単結晶基板の製造工程の一例を示す図であり、図 2は、本発明に従つたシリコン単結晶基板の抵抗率及び/又は面内抵抗率分布測 定工程の一例を示す図である。はじめに、図 1を用いて、シリコン単結晶基板の製造 工程について説明する。
[0033] まず、従来の FZ法による単結晶製造装置により抵抗率を 1000 Ω ' cm以上の所望 の値に設定してシリコン単結晶インゴットを育成する(図 1A)。抵抗率を所望の値とす るために N型または P型の不純物を育成中に添カ卩することもできる。例えば PH、 Sb
3
H、 AsH等の原料ガスをアルゴンガス等のキャリアガスで希釈して溶融帯に吹き付
3 3
けることにより N型不純物である P、 Sb、 Asを添カ卩することができる。 P型不純物であ る Bを添カ卩するには B H等を原料ガスとすればよい。
2 6
[0034] そして、シリコン単結晶インゴットの育成中に、単結晶製造装置の炉内をアルゴンガ ス又はアルゴンと水素の混合ガスからなる雰囲気ガスで満たし、そこに窒素ガス又は 窒素を含む化合物ガスを混合することにより、シリコン単結晶インゴットに窒素を添カロ する。窒素を含む化合物ガスとしてはアンモニア、ヒドラジン、三フッ化窒素等のガス を用いることができる。このとき添加される窒素は、シリコン単結晶インゴット育成時に スワールや D欠陥等の結晶欠陥が発生するのを防止し、またシリコン単結晶基板に 熱処理を加えた際に熱応力により発生する転位を抑制する作用がある。特に添加す る窒素濃度が 3 X 1014atoms/cm3以上であれば、上記の結晶欠陥や転位の抑制 に十分な濃度であり、かつ後述する本発明の効果を十分なものとすることができる。
[0035] このとき添加される窒素は、境界拡散層の不均一分布及び温度分布の不均一性等 により、面内に不均一に含まれる。このため、窒素のドナーとしての作用により、面内 抵抗率分布が不均一となる原因となる。特にシリコン単結晶インゴットを FZ法により育 成する場合、 FZ法では溶融帯の融液容量が比較的小さく自然対流により添加物が 単結晶に不均一に取り込まれやすいので、不均一性が顕著になる。
[0036] 次に、このようにして育成したシリコン単結晶インゴットを円筒ブロック状に切断し、 外径研削した後に必要に応じてオリエンテーションフラット加工を施す(図 1B)。そし てこのようにして加工したシリコン単結晶インゴットを内周刃スライサーやワイヤソ一等 を用いて所定の厚さにスライス切断してシリコン単結晶基板を作製する(図 1C)。この ように作製したシリコン単結晶基板に基板加工を施す(図 1D)。具体的には、基板周 辺のカケゃチップを防ぐための面取り加工や、基板表面の平坦度と面平行度を高め るためのラッピング加工であり、その後にエッチング処理して上記機械加工プロセス で生じた表面の破砕層を除去する。さらに必要に応じて半導体素子製造工程で行わ れるゲッタリング熱処理の準備工程として裏面ゲッタリング処理を行う。この裏面ゲッ タリング処理は、数一数十 z mの粒径の Si〇で基板裏面をサンドブラスティングある
2
いは回転研磨して機械的ダメージ層を導入することより行うことができる。これらのェ 程はいずれも従来知られた方法で行うことができるものである。このようにして作製さ れたシリコン単結晶基板に後述する熱処理を行い(図 1E)、その後表面を鏡面研磨 してシリコン単結晶基板を製造する(図 IF)。
[0037] 前述の熱処理(図 IE)は 900— 1250°Cの温度で 10— 120分間行うことが好ましい 。このような温度であれば、熱処理時間が長時間に及ぶことがなぐまた加熱冷却時 に熱応力により結晶欠陥が発生する可能性を小さくすることができるので特に好適で ある。熱処理の際の昇温速度については、例えば毎分 c一 10°Cとすることができる 力 熱処理を受けるシリコン単結晶基板が急激な昇温により発生する熱応力によりス リップが発生したり、極端なケースでは破壊されたり、あるいは結晶性が劣化したりし ない限り自由に選ぶことができる。
[0038] シリコン単結晶基板が N型の場合、この熱処理により抵抗率が上昇する。すなわち 、 N型シリコン単結晶基板の場合は、添加された窒素が添加された N型不純物と同 様にドナーとして作用するため、本来シリコン単結晶基板に N型不純物により与えら れる抵抗率と比較して見かけの抵抗率が低い事に由来すると推測される。この場合、 熱処理を行うことにより窒素のドナーとしての作用が消去され、シリコン単結晶基板本 来の抵抗率に回復した結果、抵抗率が上昇したように見える。このようにシリコン単結 晶基板の抵抗率が N型不純物により与えられる本来の抵抗率に回復すれば、その 後シリコン単結晶基板に半導体素子製造工程等で熱処理を行っても、抵抗率は変 化しない。
[0039] さらにドナーとしての窒素は、単結晶成長時の境界拡散層の不均一分布及び温度 分布の不均一性により基板面内に不均一に含まれているため、結果として面内抵抗 率分布が不均一になっており、そのため RRGも大きい値を示す。この現象は特に FZ 法で単結晶を育成した場合に顕著である。しかし前記熱処理を行うことにより基板面 内に不均一に分布していた窒素のドナーとしての作用が消去され、シリコン単結晶基 板本来の面内抵抗率分布が顕在した結果、 RRGが低下する。この現象はシリコン単 結晶基板の抵抗率が高いほど、結晶に本来抵抗率調整のために添加される N型不 純物の量が少なぐそれに対するドナーとして作用する窒素の量の比率が大きくなる ため影響が大きぐドナー消去による面内抵抗率分布の変動が大きくなる。このように シリコン単結晶基板の RRGが N型不純物により与えられる本来の RRGに回復すれ ば、その後シリコン単結晶基板に半導体素子製造工程等で熱処理を行っても、 RRG は変化しない。
[0040] 一方、シリコン単結晶基板が P型の場合、この熱処理により抵抗率が低下する。す なわち、 P型シリコン単結晶基板の場合は、ァクセプターとしての P型不純物の方が 優勢であることから、添加された窒素がドナーとして抵抗率に P型不純物とは逆の寄 与をするために、本来シリコン単結晶基板に P型不純物により与えられる抵抗率と比 較して見かけの抵抗率が上昇していることになる。従って、熱処理を行うことにより窒 素のドナーとしての作用が消去され、シリコン単結晶基板本来の抵抗率に回復した 結果、抵抗率が低下したように見える。このようにシリコン単結晶基板の抵抗率が P型 不純物により与えられる本来の抵抗率に回復すれば、その後シリコン単結晶基板に 半導体素子製造工程等で熱処理を行っても、抵抗率は変化しなレ、。
[0041] この場合も、ドナーとしての窒素が基板面内に不均一に含まれているため、結果と して面内抵抗率分布が不均一になっており、そのため RRGも大きい値を示す。しか し前記熱処理を行うことにより不均一に分布していた窒素のドナーとしての作用が消 去され、シリコン単結晶基板本来の面内抵抗率分布が顕在した結果、 RRGが低下 する。
[0042] いずれの場合でも、平均抵抗率が 1000 Ω ' cm以上のような高抵抗率の場合は、 N 型または P型不純物の濃度が比較的小さレ、ため、転位や結晶欠陥の発生を抑制す るために添加された窒素がドナーとして見かけの抵抗率及び面内抵抗率分布に寄 与する割合が大きい。従ってこのような熱処理により窒素のドナーとしての作用を消 去してシリコン単結晶基板の抵抗率を本来の抵抗率及び面内抵抗率分布に回復さ せる効果も著しく高いことになる。特に窒素濃度が 3 X 1014atomsZcm3以上であれ ば、窒素のドナーとしての見かけの面内抵抗率分布に対する寄与が十分に大きいた め、熱処理の効果はより高いものになる。また、シリコン単結晶基板の直径が大きい ほど窒素の不均一な分布による面内抵抗率分布の不均一性が大きぐ RRGも大きく なる傾向があるので、熱処理により RRGを本来の値に回復させる効果が高いものと なる。
[0043] また、熱処理を行う際には、ウエット酸素雰囲気、ドライ酸素雰囲気、窒素雰囲気の いずれ力、 1つの雰囲気下でおこなうことが好ましレ、。これらの雰囲気下であれば、熱 処理を効果的に行うことができる。窒素を添加したシリコン単結晶基板内では、窒素 分子が原子空孔と複合体を形成してドナーとして作用していると考えられるが、酸素 雰囲気下で熱処理すると、シリコン単結晶基板の表面に Si〇膜が形成されることに
2
より格子間 Siが内方拡散され、原子空孔が消滅し、ドナー作用が消去される。ウエット 酸素雰囲気とドライ酸素雰囲気では、ウエット酸素雰囲気の方が SiO膜の形成速度
2
が速いので、熱処理がより効果的となる。窒素雰囲気の場合は、ドナー作用の消去 に関して、格子間 Siの内方拡散のみならず原子空孔の外方拡散による効果が大き いものと推測される。
[0044] 次に、図 2を用いて、シリコン単結晶基板の抵抗率及び/又は面内抵抗率分布測 定工程について説明する。図 2A—図 2Eの工程については前記の図 1A—図 1Eの 工程と同一である。
[0045] そして、このようにして熱処理を行なった(図 2E)シリコン単結晶基板の抵抗率及び Z又は面内抵抗率分布等の抵抗特性を測定する(図 2F)。抵抗特性は例えば四探 針法、広がり抵抗法、ホール効果法等で行うことができ、抵抗率の均一性の指標とし て RRG等を用いることができる。前述のように本発明では熱処理により抵抗率は N型 又は P型不純物により与えられる本来の抵抗率に回復しているので、この時測定した 抵抗特性は、その後の半導体素子製造工程等で施される様々な熱処理の後の抵抗 特性とほぼ同一である。従ってこのように熱処理後に抵抗特性を測定すれば、例え ば半導体素子製造工程等で素子特性の設計をする場合などにこのように測定した 抵抗率や RRG等を保証値として用いることができ、 1000 Ω ' cm以上の高抵抗率で あっても、製造工程中の熱処理により素子特性が変化せずに、設計どおりの素子製 造が可能となる。 [0046] またシリコン単結晶基板の製造工程においては、このような熱処理後に測定した抵 抗特性を用いて製造設計を行えばより設計精度の高い製造工程とすることができる。 また、シリコン単結晶基板の製造ロットの抵抗率及び Z又は RRGを、ロットから適宜 選択したシリコン単結晶基板の抵抗率及び/又は RRGで代表させて保証するような 場合でも、その代表させる基板をこのように熱処理した後に抵抗率及び/又は RRG を測定し、それを保証値として用いることにより、その製造ロットの全てのシリコン単結 晶基板を熱処理して抵抗率及び/又は RRGを測定しなくても、それらのシリコン単 結晶基板の本来の抵抗率及び/又は RRGを保証することが可能になる。
[0047] 以下に本発明の実施例をあげてさらに具体的に説明するが、本発明はこれらに限 定されるものではない。
(実施例 1)
直径 125mmの N型シリコン単結晶インゴットを FZ法により育成し、育成中に窒素ガ スにより窒素を添加した。このときの添加された窒素の全てがドナーとして作用するわ けではないが、少なくともドナーとして作用する窒素の濃度は後述するように約 5ppta ( = 2. S X l oHatoms/cm3)と見積もられる。次に、該育成したシリコン単結晶イン ゴットをスライス切断して面方位 { 111 }のシリコン単結晶基板を作製した。該作製した シリコン単結晶基板の面内の抵抗率分布を測定したところ、面内の平均抵抗率 (Rav e)は 1585 Ω ' cmであった。
[0048] 前記作製したシリコン単結晶基板にドライ酸素雰囲気下で、 1200°C、 100分の熱 処理を行った。該熱処理後のシリコン単結晶基板の面内の抵抗率分布を測定したと ころ、面内の平均抵抗率 (Rave)は熱処理前の平均抵抗率より 8. 9%程度上昇し、 1 727 Ω ' cmであった。この後シリコン単結晶基板に試験的に 600 1300°Cの熱処 理を行ったが、面内の平均抵抗率は 1727 Ω ' cmからほとんど変化しなかった。この 結果から、このシリコン単結晶基板の抵抗率の保証値を 1727 Ω ' cmとした。
[0049] 図 3は上記熱処理によるシリコン単結晶基板の面内抵抗率分布の変化を示すダラ フである。横軸はシリコン単結晶基板の中心からの距離 (mm)を示し、縦軸は抵抗率 ( Ω ' cm)を示す。上記のようなドライ酸素雰囲気下で 1200°C、 100分の熱処理を行 うことにより特にシリコン単結晶基板の中心部で抵抗率が大きく上昇する様子が示さ れている。前述のように、本実施例では、上昇後の抵抗率である 1727 Ω ' cmをこの シリコン単結晶基板の抵抗率の保証値とした。なお、このときの抵抗率の上昇は窒素 のドナーとしての作用の消去によるものと考えられるので、シリコン単結晶インゴット育 成中に添加された窒素によるドナー濃度は前述のように約 5pptaと見積もられる。
[0050] (実施例 2)
直径 125mmの N型又は P型シリコン単結晶インゴットを FZ法により育成し、育成中 に窒素ガスにより窒素を添加した。このときの添加された窒素のうち、少なくともドナー として作用する窒素の濃度は後述するように約 5pptaと見積もられる。該育成したシリ コン単結晶インゴットをスライス切断して面方位 { 111 }のシリコン単結晶基板を作製し た。このようにして N型又は P型シリコン単結晶基板を様々な抵抗率でそれぞれ 40枚 又は 10枚だけ作製した。このように作製したシリコン単結晶基板の面内の平均抵抗 率を測定し、これらのシリコン単結晶基板にドライ酸素雰囲気下で、 1200°C、 100分 の熱処理を行い、その後に再び面内の平均抵抗率を測定した。
[0051] 図 4は、上記の N型又は P型のシリコン単結晶基板についての、熱処理前の面内平 均抵抗率に対する熱処理後の面内平均抵抗率を示すグラフである。黒丸又は黒四 角で表された点はそれぞれ上記で測定した熱処理後の N型又は P型のシリコン単結 晶基板の面内平均抵抗率の実測値を示し、実線はドナーとして作用する窒素の濃 度が 5pptaであると仮定した場合の熱処理後の面内平均抵抗率の理論値を示す。 熱処理後の N型又は P型のシリコン単結晶基板の面内平均抵抗率の実測値はそれ ぞれ、前述した窒素のドナー作用の消去の効果により上昇又は低下している。実測 値は理論値とほぼ適合する結果となっており、シリコン単結晶インゴット育成中に添 カロされた窒素によるドナー濃度は前述のように約 5pptaと見積もられる。また、図 4に 示されるように、熱処理前の抵抗率が高ければ高いほど熱処理後の抵抗率の変化 率が大きぐ 1000 Ω ' cm以上の抵抗率において熱処理が必要であり、特に熱処理 前の抵抗率で 3000 Ω ' cmを越えると熱処理前後の抵抗率の乖離が大きくなり、本 発明に従って 900— 1250°Cの温度で 10 120分の熱処理を行レ、、窒素のドナーと しての作用を消去することにより、シリコン単結晶基板の抵抗率は N型又は P型不純 物により与えられる本来の抵抗率に回復するので、その後の工程中にシリコン単結 晶基板の抵抗率の変化を抑制することができる。そして、本発明に従う熱処理後にシ リコン単結晶基板の抵抗率測定を行ってそれを保証値とすれば、その保証値を信頼 度の高いものとできる。
[0052] (実施例 3)
直径 125mmの N型シリコン単結晶インゴットを FZ法により育成し、育成中に窒素ガ スにより窒素を添加した。次に、該育成したシリコン単結晶インゴットをスライス切断し て面方位 { 111 }のシリコン単結晶基板を作製し、面内抵抗率分布を測定した。図 5 はこのようにして測定した面内抵抗率分布を示すグラフである。横軸は測定点の基板 上の位置を示し、 Ctrは基板中心位置、 R/2は基板中心から基板半径の 1/2の位 置、そして Edgeは基板周辺位置を示す。また縦軸は抵抗率を示す。この結果から R RGを算出したところ、 RRG = 56. 6%であった。
[0053] 次に、前記作製したシリコン単結晶基板にドライ酸素雰囲気下で 1200°C、 100分 の熱処理を行った後、面内の抵抗率分布を測定した。図 6はこのようにして測定した 面内抵抗率分布を示すグラフである。この測定結果から RRGを算出したところ、 RR G= 13. 6%であった。この後シリコン単結晶基板に試験的に 600— 1300°Cの熱処 理を行ったが、 RRGは 13. 6%からほとんど変化しな力 た。この結果から、このシリ コン単結晶基板の RRGの保証値を 13. 6 %とした。
[0054] (実施例 4)
直径 125mmの N型シリコン単結晶インゴットを FZ法により育成し、育成中に窒素ガ スにより窒素を添加した。そして該育成したシリコン単結晶インゴットをスライス切断し て面方位 { 111 }のシリコン単結晶基板を作製した。このようにして N型シリコン単結晶 基板を 1000 11000 Ω ' cmの様々な抵抗率で 48枚だけ作製した。このように作製 したシリコン単結晶基板各々の面内の平均抵抗率及び RRGを測定し、これらのシリ コン単結晶基板にドライ酸素雰囲気下で 1200°C、 100分の熱処理を行い、その後 に再び面内の平均抵抗率及び RRGを測定した。
[0055] 図 7は、前記作製したシリコン単結晶基板の内の 4つのサンプル A、 B、 C、 Dについ て、熱処理前後の面内抵抗率分布を示すグラフである。いずれも横軸は測定点の基 板上の位置を示し、縦軸は抵抗率を示す。いずれのサンプルにおいても、熱処理に より窒素のドナー作用が消去し、面内抵抗率の上昇及び RRGの降下が観測された。 例えば熱処理前の平均抵抗率が 5700 Ω ' cmであるサンプル Aに関しては、熱処理 前の RRGが 38. 8。/。であったのに対して、熱処理後の RRGは 19. 6。/。であり、熱処 理による RRGの変化量が 19. 2%であった。すなわち、サンプル Aに対して本発明 に従って熱処理をしなければ、後工程である半導体素子製造工程において工程中 の熱処理により RRGが 19. 2%も変化してしまう可能性がある力 本発明に従ってサ ンプル Aにドライ酸素雰囲気下で 1200°C、 100分の熱処理を行い、その後測定した RRGをサンプル Aの RRG保証値にすることにより、半導体素子製造工程により変化 しないとともに、十分に小さな値の RRGを保証値とすることができる。
[0056] 図 8は前記作製したシリコン単結晶基板の熱処理前の面内平均抵抗率に対する、 熱処理後の RRGの変化、すなわち当該シリコン単結晶基板の熱処理前の RRGと熱 処理後の RRGの差を示すグラフである。縦軸の負の値は熱処理後に RRGが小さく なったことを示す。図 8に示すように、熱処理前の面内平均抵抗率が高くなるほど熱 処理後の RRGの変化が大きかった。図 8には比較のため、面内平均抵抗率 1000 Ω •cm未満の場合のデータも合わせてプロットした力 S、これを見ると、 1000 Ω ' cm未満 であれば、熱処理前後でそれ程 RRGの変化は大きくないが、 1000 Ω ' cm以上では RRGの変化が大きくなり、熱処理が必要であることが判る。特に 3000 Ω ' cm以上で は 10。 /。以上変化する可能性がある。従って、本発明に従って、 900 1250°Cの温 度で 10 120分の熱処理を行った後に RRGを測定すれば、平均抵抗率 1000 Ω ' C m以上の高抵抗率のシリコン単結晶基板であっても、面内抵抗率分布の保証がより 正確で信頼度が高レ、ものとなる。また、本発明の効果は、平均抵抗率が高ければ高 レ、ほど顕著になる。
以上、実施例 1一 4で育成したシリコン単結晶インゴットの窒素濃度はいずれも 4 X 1014 1 X 1015atoms/cm3の間にあることを FTIR (フーリエ変換赤外分光光度計) 装置により確認された。
[0057] なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単な る例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一 な構成を有し、同様な作用効果を奏するものは、レ、かなるものであっても本発明の技 術的範囲に包含される。
例えば、実施例では面方位 { 111 }のシリコン単結晶基板を製造したが、面方位は { 100}、 { 110 }であってもよいし、これらの面方位力 傾斜させた面方位をもつもので あってもよレ、。基板の直径は 100mm未満であってもよいし、 125mm、 150mmまた はそれ以上であってもよい。前述のように、基板の直径が大きいほど面内抵抗率分 布の不均一性が大きくなるので、本発明が効果的となる。また、実施例の窒素による ドナー濃度は 5ppta ( = 2. S X l oUatoms/cm3)であった力 5ppta以下となる場 合であっても、 1000 Ω ' cm以上という、熱処理前後で抵抗率が大きく変化するような 高い抵抗率のシリコン単結晶基板であれば、本発明の効果は高いものとなる。またこ れ以上の窒素ドナー濃度になるような場合であれば熱処理前後の抵抗率の乖離が さらに大きくなるので、本発明の効果はさらに高いものとなる。

Claims

請求の範囲
[1] 平均抵抗率が 1000 Ω ' cm以上のシリコン単結晶基板を製造する方法であって、 少なくとも、フローティングゾーン法 (FZ法)により窒素を添加しながらシリコン単結晶 インゴットを育成し、該育成したシリコン単結晶インゴットを切断してシリコン単結晶基 板を作製し、該作製したシリコン単結晶基板に、 900— 1250°Cの温度で 10— 120 分の熱処理を行うことを特徴とするシリコン単結晶基板の製造方法。
[2] 前記シリコン単結晶インゴットに添加する窒素濃度を 3 X 1014 atomS/Cm3以上と することを特徴とする請求項 1に記載のシリコン単結晶基板の製造方法。
[3] 前記シリコン単結晶基板に行う熱処理を、ウエット酸素雰囲気、ドライ酸素雰囲気、 窒素雰囲気のいずれ力 4つの雰囲気下で行うことを特徴とする請求項 1または 2に記 載のシリコン単結晶基板の製造方法。
[4] フローティングゾーン法 (FZ法)により育成されたシリコン単結晶インゴットから作製 した面内の平均抵抗率が 1000 Ω ' cm以上のシリコン単結晶基板の抵抗特性を測定 する方法であって、窒素を添加しながらシリコン単結晶インゴットを育成し、該育成し たシリコン単結晶インゴットを切断してシリコン単結晶基板を作製し、該作製したシリコ ン単結晶基板に、 900 1250°Cの温度で 10— 120分の熱処理を行った後、前記 作製したシリコン単結晶基板の抵抗率及び/又は面内抵抗率分布を測定することを 特徴とするシリコン単結晶基板の抵抗特性測定方法。
[5] 前記シリコン単結晶インゴットに添加する窒素濃度を 3 X 10M atOmS/cm3以上と することを特徴とする請求項 4に記載のシリコン単結晶基板の抵抗特性測定方法。
[6] 前記シリコン単結晶基板に行う熱処理を、ウエット酸素雰囲気、ドライ酸素雰囲気、 窒素雰囲気のいずれ力 1つの雰囲気下で行うことを特徴とする請求項 4または 5に記 単結晶基板の抵抗特性測定方法。 [7] 請求項 4乃至 6のいずれか 1項に記載のシリコン単結晶基板の抵抗特性測定方法 により測定された測定値を前記作製したシリコン単結晶基板の抵抗率及び/又は面 内抵抗率分布の保証値として用いることを特徴とするシリコン単結晶基板の抵抗特 性保証方法。
PCT/JP2004/010489 2003-07-29 2004-07-23 シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法 WO2005010243A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005512030A JP4218681B2 (ja) 2003-07-29 2004-07-23 シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003281953 2003-07-29
JP2003281951 2003-07-29
JP2003-281948 2003-07-29
JP2003-281953 2003-07-29
JP2003281948 2003-07-29
JP2003-281951 2003-07-29

Publications (1)

Publication Number Publication Date
WO2005010243A1 true WO2005010243A1 (ja) 2005-02-03

Family

ID=34108585

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/010489 WO2005010243A1 (ja) 2003-07-29 2004-07-23 シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法

Country Status (2)

Country Link
JP (1) JP4218681B2 (ja)
WO (1) WO2005010243A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007176725A (ja) * 2005-12-27 2007-07-12 Shin Etsu Handotai Co Ltd 中性子照射シリコン単結晶の製造方法
JP2007314374A (ja) * 2006-05-26 2007-12-06 Shin Etsu Handotai Co Ltd Cz法により製造したシリコン結晶棒を原料としたfz単結晶シリコンの製造方法
JP2012004439A (ja) * 2010-06-18 2012-01-05 Shin Etsu Handotai Co Ltd シリコンウエーハのpn判定方法
JP2017043515A (ja) * 2015-08-26 2017-03-02 株式会社Sumco n型シリコン単結晶インゴットの製造方法、n型シリコンウェーハの製造方法、および、n型シリコンウェーハ
JP2017105650A (ja) * 2015-12-07 2017-06-15 株式会社Sumco シリコン単結晶の製造方法
EP3208366A1 (en) * 2016-02-16 2017-08-23 Siltronic AG Fz silicon and method to prepare fz silicon
JP2019517454A (ja) * 2016-06-08 2019-06-24 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 改善された機械的強度を有する高抵抗率単結晶シリコンインゴット及びウェハ
CN110004491A (zh) * 2017-12-19 2019-07-12 胜高股份有限公司 硅单晶的制造方法
JP2019178066A (ja) * 2019-06-26 2019-10-17 株式会社Sumco n型シリコン単結晶インゴットの製造方法、n型シリコンウェーハの製造方法、および、n型シリコンウェーハ
WO2021210354A1 (ja) * 2020-04-17 2021-10-21 信越半導体株式会社 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033244A (ja) * 1989-05-30 1991-01-09 Shin Etsu Handotai Co Ltd 半導体シリコン基板の熱処理方法
JPH0891993A (ja) * 1995-04-27 1996-04-09 Shin Etsu Handotai Co Ltd シリコン単結晶基板の製造方法および品質管理方法
JP2002100632A (ja) * 2000-09-20 2002-04-05 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法およびシリコンウエーハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033244A (ja) * 1989-05-30 1991-01-09 Shin Etsu Handotai Co Ltd 半導体シリコン基板の熱処理方法
JPH0891993A (ja) * 1995-04-27 1996-04-09 Shin Etsu Handotai Co Ltd シリコン単結晶基板の製造方法および品質管理方法
JP2002100632A (ja) * 2000-09-20 2002-04-05 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法およびシリコンウエーハ

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007176725A (ja) * 2005-12-27 2007-07-12 Shin Etsu Handotai Co Ltd 中性子照射シリコン単結晶の製造方法
JP2007314374A (ja) * 2006-05-26 2007-12-06 Shin Etsu Handotai Co Ltd Cz法により製造したシリコン結晶棒を原料としたfz単結晶シリコンの製造方法
JP2012004439A (ja) * 2010-06-18 2012-01-05 Shin Etsu Handotai Co Ltd シリコンウエーハのpn判定方法
JP2017043515A (ja) * 2015-08-26 2017-03-02 株式会社Sumco n型シリコン単結晶インゴットの製造方法、n型シリコンウェーハの製造方法、および、n型シリコンウェーハ
JP2017105650A (ja) * 2015-12-07 2017-06-15 株式会社Sumco シリコン単結晶の製造方法
CN106894083A (zh) * 2015-12-07 2017-06-27 胜高股份有限公司 单晶硅的制造方法
CN106894083B (zh) * 2015-12-07 2019-08-06 胜高股份有限公司 单晶硅的制造方法
EP3208366A1 (en) * 2016-02-16 2017-08-23 Siltronic AG Fz silicon and method to prepare fz silicon
JP2019505472A (ja) * 2016-02-16 2019-02-28 ジルトロニック アクチエンゲゼルシャフトSiltronic AG Fzシリコンおよびfzシリコンを準備する方法
WO2017140507A1 (en) * 2016-02-16 2017-08-24 Siltronic Ag Fz silicon and method to prepare fz silicon
JP2019517454A (ja) * 2016-06-08 2019-06-24 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 改善された機械的強度を有する高抵抗率単結晶シリコンインゴット及びウェハ
US11655559B2 (en) 2016-06-08 2023-05-23 Globalwafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US11655560B2 (en) 2016-06-08 2023-05-23 Globalwafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US11142844B2 (en) 2016-06-08 2021-10-12 Globalwafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
CN110004491A (zh) * 2017-12-19 2019-07-12 胜高股份有限公司 硅单晶的制造方法
CN110004491B (zh) * 2017-12-19 2022-02-11 胜高股份有限公司 硅单晶的制造方法
JP2019178066A (ja) * 2019-06-26 2019-10-17 株式会社Sumco n型シリコン単結晶インゴットの製造方法、n型シリコンウェーハの製造方法、および、n型シリコンウェーハ
JP2021169397A (ja) * 2020-04-17 2021-10-28 信越半導体株式会社 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法
JP7173082B2 (ja) 2020-04-17 2022-11-16 信越半導体株式会社 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法
WO2021210354A1 (ja) * 2020-04-17 2021-10-21 信越半導体株式会社 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法

Also Published As

Publication number Publication date
JPWO2005010243A1 (ja) 2006-09-07
JP4218681B2 (ja) 2009-02-04

Similar Documents

Publication Publication Date Title
US7732352B2 (en) Silicon wafers and method of fabricating the same
KR100875228B1 (ko) 반도체용 실리콘 웨이퍼 및 그 제조방법
US6858094B2 (en) Silicon wafer and silicon epitaxial wafer and production methods therefor
EP1811065A1 (en) Single crystal silicon wafer for insulated gate bipolar transistors and process for producing the same
WO2007148490A1 (ja) シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ
KR19990077707A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
JP2000044389A (ja) エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
JP2010040587A (ja) シリコンウェーハの製造方法
JP2010153706A (ja) シリコンウエハ及びその製造方法
JP4854936B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
US6365461B1 (en) Method of manufacturing epitaxial wafer
JP5207706B2 (ja) シリコンウエハ及びその製造方法
US7201800B2 (en) Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
WO2005010243A1 (ja) シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
WO2003060982A2 (en) Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same
US6808781B2 (en) Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
US5385115A (en) Semiconductor wafer heat treatment method
US6056931A (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
US7291220B2 (en) Process of producing silicon wafer
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP2005206391A (ja) シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板
US10020203B1 (en) Epitaxial silicon wafer
JPH1192283A (ja) シリコンウエハ及びその製造方法
JP5207705B2 (ja) シリコンウエハ及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005512030

Country of ref document: JP

122 Ep: pct application non-entry in european phase