WO2021210354A1 - 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法 - Google Patents

気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法 Download PDF

Info

Publication number
WO2021210354A1
WO2021210354A1 PCT/JP2021/011845 JP2021011845W WO2021210354A1 WO 2021210354 A1 WO2021210354 A1 WO 2021210354A1 JP 2021011845 W JP2021011845 W JP 2021011845W WO 2021210354 A1 WO2021210354 A1 WO 2021210354A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
substrate
vapor phase
phase growth
silicon single
Prior art date
Application number
PCT/JP2021/011845
Other languages
English (en)
French (fr)
Inventor
慶太郎 土屋
篠宮　勝
曲　偉峰
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to US17/918,713 priority Critical patent/US20230235481A1/en
Priority to EP21787666.3A priority patent/EP4137617A1/en
Priority to CN202180028335.2A priority patent/CN115398042B/zh
Publication of WO2021210354A1 publication Critical patent/WO2021210354A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting

Definitions

  • the present invention relates to a silicon single crystal substrate for vapor phase growth, a vapor phase growth substrate, and a method for producing these.
  • High-frequency devices are being developed to integrate devices such as antennas, amplifiers, switches, and filters for miniaturization and cost reduction.
  • devices such as antennas, amplifiers, switches, and filters for miniaturization and cost reduction.
  • the circuit becomes more complicated, and the materials of the devices used are also diverse, such as silicon CMOS, devices using III-V semiconductors and nitride semiconductors, and filters using piezoelectric materials.
  • a silicon single crystal substrate on which inexpensive and large-diameter wafers are distributed is suitable as the substrate that is the base of these devices.
  • the high-resistance FZ substrate has poor mechanical properties as compared with the low-resistance CZ substrate, and has a problem that plastic deformation is likely to occur due to the elongation of dislocations.
  • the stress due to the difference in lattice constant and the difference in thermal expansion coefficient tends to increase the warp and plastic deformation, so that the stress is reduced by the growth conditions and the relaxation layer.
  • stress relaxation is performed using an intermediate layer of gallium nitride-based compound semiconductors that are periodically laminated a plurality of times to produce a wafer having small warpage and cracks.
  • the device manufacturing process includes processes such as epitaxial growth on the substrate, heat treatment, and bonding, and in the process, stress is generated on the substrate due to the difference in lattice constant and the difference in coefficient of thermal expansion between different materials.
  • the FZ substrate has a disadvantage that it has a low Young's modulus when dislocated and is easily plastically deformed as compared with a normal low resistance CZ substrate. When plastic deformation occurs, the wafer is greatly distorted and its shape cannot be restored, which may cause warpage abnormality or poor joining.
  • the present invention has been made to solve the above problems, and in order to suppress the occurrence of warpage abnormality and bonding failure, a silicon single crystal substrate for vapor phase growth, which is difficult to be plastically deformed, and plastic deformation are suppressed. It is an object of the present invention to provide a vapor phase growth substrate and a method for producing these.
  • the present invention has been made to achieve the above object, and is a silicon single crystal substrate for vapor phase growth, wherein the silicon single crystal substrate is composed of an FZ crystal having a resistance of 1000 ⁇ cm or more. Silicon single crystal for vapor phase growth provided with a high nitrogen concentration layer having a thickness of 10 to 100 ⁇ m, which has a higher nitrogen concentration than other regions and a nitrogen concentration of 5 ⁇ 10 15 atoms / cm 3 or more on the surface. A crystal substrate is provided.
  • a silicon single crystal substrate for vapor phase growth composed of such a high resistivity FZ crystal is suitable for a substrate for high frequency devices because the parasitic capacitance is reduced, and a high concentration of nitrogen is present on the surface of the substrate. Since it contains, it has excellent mechanical properties, and when forming a gas phase growth layer of a semiconductor single crystal, plastic deformation is unlikely to occur, and the occurrence of warpage abnormality and bonding failure is suppressed.
  • a vapor phase growth substrate having a semiconductor single crystal vapor phase growth layer on the silicon single crystal substrate can be used.
  • Such a vapor deposition substrate is suitable for high-frequency devices, and because the surface of the vapor deposition substrate contains a high concentration of nitrogen, plastic deformation is suppressed, and warpage abnormality and bonding failure occur. The outbreak is suppressed.
  • a vapor phase growth substrate in which the vapor phase growth layer of the semiconductor single crystal contains a nitride semiconductor can be used.
  • the present invention in a gas phase growth substrate in which a nitride semiconductor such as GaN is formed on a silicon single crystal substrate, which is prone to increase in warpage and plastic deformation due to stress due to a difference in lattice constant and a difference in thermal expansion coefficient, the present invention. The effect is remarkable.
  • the present invention is also a method for producing a silicon single crystal substrate for vapor phase growth, wherein a silicon single crystal substrate having a resistance of 1000 ⁇ cm or more produced by the FZ method is subjected to RTA treatment in a nitrogen-containing gas atmosphere.
  • a high nitrogen concentration layer having a nitrogen concentration higher than that of other regions, a nitrogen concentration of 5 ⁇ 10 15 atoms / cm 3 or more, and a thickness of 10 to 100 ⁇ m is formed on the surface of the silicon single crystal substrate.
  • a method for manufacturing a substrate for phase growth is provided.
  • a method for manufacturing a vapor phase growth substrate it is suitable for a substrate for a high frequency device, and a vapor phase having a high concentration of nitrogen on the surface of a silicon single crystal substrate for vapor deposition and having excellent mechanical properties. It is easy to manufacture a growth substrate, which is hard to be plastically deformed when forming a vapor phase growth layer of a semiconductor single crystal and can suppress the occurrence of warpage abnormality and bonding failure. can do.
  • a method for manufacturing a vapor phase growth substrate in which a semiconductor single crystal layer is vapor-deposited on the vapor phase growth substrate manufactured by the above method for manufacturing a vapor phase growth substrate can be used.
  • the method for manufacturing a vapor phase growth substrate in which the semiconductor single crystal layer contains a nitride semiconductor can be used.
  • the silicon single crystal substrate for vapor phase growth of the present invention is suitable for a substrate for high frequency devices because the parasitic capacitance is reduced, and has excellent mechanical properties, and the vapor phase of the semiconductor single crystal.
  • the growth layer is formed, it is difficult to be plastically deformed, and it is possible to suppress the occurrence of warpage abnormality and joint failure.
  • the method for producing a silicon single crystal substrate for vapor phase growth of the present invention it is suitable for a substrate for a high frequency device, and when forming a vapor phase growth layer of a semiconductor single crystal, it is difficult to be plastically deformed and warpage is abnormal. It is possible to easily manufacture a vapor phase growth substrate capable of suppressing the occurrence of bonding defects.
  • the conceptual diagram of the silicon single crystal substrate for vapor phase growth which concerns on this invention is shown.
  • the conceptual diagram of the vapor phase growth substrate which concerns on this invention is shown.
  • the conceptual diagram of another example (HEMT) of the vapor phase growth substrate which concerns on this invention is shown.
  • a comparison of the curvatures of the epitaxial substrates according to Examples 1 and 2 and Comparative Examples 1 and 2 at which plastic deformation starts is shown.
  • the present inventors have obtained a silicon single crystal substrate for vapor phase growth, wherein the silicon single crystal substrate is composed of an FZ crystal having a resistance of 1000 ⁇ cm or more.
  • the surface is provided with a high nitrogen concentration layer having a thickness of 10 to 100 ⁇ m, which has a higher nitrogen concentration than other regions and a nitrogen concentration of 5 ⁇ 10 15 singles / cm 3 or more.
  • the silicon single crystal substrate is suitable for substrates for high-frequency devices because the parasitic capacitance is reduced, and because the surface of the substrate contains a high concentration of nitrogen, it has excellent mechanical properties, and the vapor phase of the semiconductor single crystal.
  • the present invention has been completed by finding that when a growth layer is formed, plastic deformation is unlikely to occur and the occurrence of warpage abnormality and joint failure is suppressed.
  • the present inventors also use a method for producing a silicon single crystal substrate for vapor phase growth, in which a silicon single crystal substrate having a resistance of 1000 ⁇ cm or more produced by the FZ method is RTA-treated in a nitrogen-containing gas atmosphere.
  • a high nitrogen concentration layer having a nitrogen concentration higher than that of other regions, a nitrogen concentration of 5 ⁇ 10 15 atoms / cm 3 or more, and a thickness of 10 to 100 ⁇ m is formed on the surface of the silicon single crystal substrate.
  • a vapor-growth substrate that is suitable for high-frequency devices due to the manufacturing method of the vapor-growth substrate, contains a high concentration of nitrogen on the surface of the silicon single crystal substrate for vapor-growth, and has excellent mechanical properties. Therefore, when forming a gas phase growth layer of a semiconductor single crystal, it is possible to easily manufacture a gas phase growth substrate which is hard to be plastically deformed and can suppress the occurrence of warpage abnormality and bonding failure.
  • the present invention was completed.
  • FIGS. 1 to 3 An embodiment of a silicon single crystal substrate for vapor phase growth, a vapor phase growth substrate, and a method for producing these according to the present invention will be described with reference to FIGS. 1 to 3.
  • FIG. 1 shows a conceptual diagram of a silicon single crystal substrate for vapor phase growth according to the present invention.
  • a silicon single crystal substrate 10 for vapor phase growth according to the present invention in order to reduce the leakage current through the substrate, a single crystal ingot manufactured by the FZ method, which is less affected by the thermal donor, is sliced into a wafer shape.
  • a silicon single crystal substrate composed of FZ crystals and having a resistance of 1000 ⁇ cm or more is used.
  • the upper limit of the resistivity of the silicon single crystal substrate is not particularly limited, but can be, for example, 10 k ⁇ cm or less.
  • the silicon single crystal substrate 10 for vapor phase growth according to the present invention has a higher nitrogen concentration on the front surface than other regions (bulk or back surface) and a nitrogen concentration of 5 ⁇ 10 15 atoms / cm 3 or more.
  • a certain high nitrogen concentration layer 1 is provided, and the thickness of the high nitrogen concentration layer 1 is 10 to 100 ⁇ m.
  • the upper limit of the nitrogen concentration in the high nitrogen concentration layer 1 can be 5 ⁇ 10 16 atoms / cm 3.
  • a plurality of high nitrogen concentration layers 1 may be formed at different concentrations.
  • a trap-rich layer that shortens the life of the carrier may be formed on the surface of the silicon single crystal substrate 10.
  • the vapor phase growth substrate 20 has a semiconductor single crystal vapor phase growth layer 2 on the high nitrogen concentration layer 1 of the silicon single crystal substrate 10.
  • the vapor phase growth layer 2 is formed by vapor phase growth such as a thermal CVD method, a MOVPE method, an MBE method, a vacuum vapor deposition method, and a sputtering method, and functions as, for example, a device layer.
  • composition, film thickness, etc. of the vapor phase growth layer 2 of the semiconductor single crystal are not particularly limited.
  • silicon thin films, silicon carbide, and nitride (group III-V) semiconductors such as GaN, AlN, InN, AlGaN, InGaN, AlInN, and AlScN can be used.
  • the film thickness can be, for example, 1 to 10 ⁇ m, and can be designed according to the device.
  • the intermediate layer 3 may be provided.
  • the intermediate layer 3 functions as a buffer layer inserted for improving the crystallinity of the device layer and controlling the stress.
  • the intermediate layer 3 may be omitted when there is no need to improve stress or crystallinity, such as silicon homoepic.
  • a device such as a high-frequency filter, it may be made of a metal that can be used as a sacrificial layer or an electrode for creating a space.
  • FIG. 3 shows a conceptual diagram of another example of the vapor phase growth substrate 30 according to the present invention.
  • the vapor phase growth layer 2 that functions as a device layer is composed of an electron supply layer 2b made of gallium nitride 2a and AlGaN formed on the gallium nitride 2a.
  • the vapor phase growth layer 2 is preferably a crystal having few crystal defects and few impurities such as carbon and oxygen in order to improve device characteristics.
  • Gallium nitride has a lattice constant difference of 17% and a thermal expansion coefficient difference of 116% from a silicon (111) single crystal, and stress is applied to a thin film or a substrate during growth at a high temperature. Further, since the wafer is usually heated to 1000 ° C. or higher during growth, when a stress is applied to the wafer, it does not break brittlely but exhibits ductility, causing dislocations and plastic deformation.
  • the silicon single crystal substrate according to the present invention is suitable as a substrate for high frequency devices because the parasitic capacitance is reduced. Further, since the surface of the substrate contains a high concentration of nitrogen, it has excellent mechanical properties. Therefore, when forming a vapor phase growth layer of a semiconductor single crystal, it is possible to prevent the progress of dislocations of the silicon single crystal substrate and prevent plastic deformation. Then, by preventing the plastic deformation, it is possible to reduce the warpage abnormality and improve the yield. Further, since the substrate can withstand stress, the film thickness of the vapor deposition layer can be increased, and the degree of freedom in device design is improved.
  • a silicon single crystal ingot having a resistance of 1000 ⁇ cm or more is manufactured by the FZ method, and the ingot is sliced into a wafer shape to obtain a silicon single crystal substrate.
  • the substrate is produced by a method of injecting nitrogen by performing RTA (Rapid Thermal Annealing) treatment in a nitrogen-containing gas atmosphere such as ammonia gas.
  • RTA Rapid Thermal Annealing
  • the conditions for the RTA treatment are not particularly limited, and any conditions may be used as long as the nitrogen concentration and thickness of the high nitrogen concentration layer 1 are within the above ranges.
  • a silicon nitride layer by RTA treatment is formed on the high nitrogen concentration layer 1, and this silicon nitride layer can be removed by etching or polishing.
  • the method for forming the trap-rich layer is not particularly limited, but it can be formed by ion implantation or irradiation with ionizing radiation such as electron beam, X-ray, and ⁇ -ray.
  • the vapor phase growth substrate 20 has a semiconductor single crystal vapor phase growth layer 2 on the high nitrogen concentration layer 1 of the silicon single crystal substrate 10 and, if necessary, via an intermediate layer 3, for example.
  • the thermal CVD method, the MOVPE method, the MBE method, the vacuum vapor deposition method, the sputtering method and the like can be used for vapor deposition.
  • GaN or AlGaN when GaN or AlGaN is formed as the vapor phase growth layer 2, it can be produced at a growth temperature of 900 ° C. to 1350 ° C. by using, for example, the MOVPE method.
  • These vapor phase growth conditions may be carried out under generally used conditions.
  • two types of wafers which are silicon single crystal substrates composed of FZ crystals having a diameter of 6 inches (150 mm), a plane orientation (111), and a resistivity of 1000 ⁇ cm or more, and having different nitrogen concentrations, were prepared.
  • the substrate having a low nitrogen concentration was 3.0 ⁇ 10 14 atoms / cm 3
  • the substrate having a high nitrogen concentration was 2.0 ⁇ 10 15 atoms. It was / cm 3.
  • Example 1 Nitrogen concentration of a single crystal silicon substrate of 3.0 ⁇ 10 14 atoms / cm 3 , heat treatment by RTA method, was injected with nitrogen in the surface layer.
  • the RTA treatment conditions were 1250 ° C. and 10 sec in an NH 3 and Ar atmosphere, and a high nitrogen concentration layer having a nitrogen concentration of 5 ⁇ 10 15 / cm 3 and a thickness of 38 ⁇ m was formed on the surface layer of the silicon single crystal substrate.
  • the silicon nitride film was removed by HF washing.
  • GaN which is a nitride semiconductor, was epitaxially grown by the MOVPE method.
  • the growth temperature was 1000 to 1200 ° C., and an epitaxial layer having a total film thickness of 4.5 ⁇ m was grown.
  • the growth substrates prepared in Example 1 and Examples 2 and Comparative Examples 1 and 2 described below were carried out in the same MOVPE furnace.
  • Example 2 An epitaxial layer of GaN, which is a nitride semiconductor, was formed in the same manner as in Example 1 except that a silicon single crystal substrate having a nitrogen concentration of 2.0 ⁇ 10 15 atoms / cm 3 was used.
  • Example 1 Using the same silicon single crystal substrate as in Example 1, an epitaxial layer was formed without performing RTA treatment (without forming a high nitrogen concentration layer).
  • Example 2 Using the same silicon single crystal substrate as in Example 2, an epitaxial layer was formed without performing RTA treatment (without forming a high nitrogen concentration layer).
  • the results are shown in Fig. 4.
  • the RTA treatment is performed to form a high nitrogen concentration layer regardless of the nitrogen concentration in the bulk, so that the curvature at which plastic deformation starts during the gas phase growth of the semiconductor single crystal layer becomes large. It was found that the yield stress was large. In particular, a large improvement was seen in the samples with low bulk nitrogen concentration.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an example, and any object having substantially the same configuration as the technical idea described in the claims of the present invention and exhibiting the same effect and effect is the present invention. Is included in the technical scope of.

Abstract

本発明は、気相成長用のシリコン単結晶基板であって、前記シリコン単結晶基板は、抵抗率が１０００Ωｃｍ以上のＦＺ結晶からなるものであり、表面に、他の領域より窒素濃度が高く、かつ、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上である、厚さが１０～１００μｍの高窒素濃度層を備えるものである気相成長用のシリコン単結晶基板である。これにより、反り異常や接合不良の発生を抑制するための、塑性変形し難い気相成長用のシリコン単結晶基板を提供する。

Description

気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法
　本発明は、気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法に関する。
　高周波デバイスは、小型化、低コスト化に向けて、アンテナやアンプ、スイッチ、フィルター等のデバイスをインテグレーションする開発が進められている。また、周波数の高周波化に従い、回路が複雑化し、使用されるデバイスの材料もシリコンＣＭＯＳ、ＩＩＩ－Ｖ族半導体や窒化物半導体を用いたデバイス、圧電体を用いたフィルターなど多岐にわたっている。
　これらのデバイスの下地となる基板は、安価で大直径のウェーハが流通しているシリコン単結晶基板が適していると考えられる。特に、高周波デバイス用の基板としては、高抵抗で、サーマルドナーによる抵抗率の変化が少ないＦＺ（Ｆｌｏａｔｉｎｇ－Ｚｏｎｅ）法によって作製されたＦＺ結晶からなるシリコン単結晶基板（「ＦＺ基板」ということもある）が適していると考えられる。
　しかしながら、高抵抗のＦＺ基板は、機械的特性が低抵抗ＣＺ基板と比較して悪く、転位の伸長によって塑性変形を起こしやすいという問題がある。特に、シリコン単結晶基板上のＧａＮの成長では、格子定数差や熱膨張係数差による応力によって、反りの増大や塑性変形が起こりやすいので、成長条件や緩和層による応力低減が行われている。
　例えば、特許文献１では、周期的に複数回積層された窒化ガリウム系化合物半導体の中間層を用いて、応力緩和を行い、反りやクラックが小さいウェーハを作製している。
特開２０１２－７９９５２号公報
　しかしながら、特許文献１に記載の技術では、複雑な中間層を作製することにより、成長時間が長くなり、設計の自由度が小さくなることが懸念される。
　また、特に、高周波デバイスでは、高周波特性を改善するため、デバイスやその支持基板、周辺のパッケージの寄生容量を減少させる必要がある。寄生容量の低減のため、サーマルドナーの発生しない高抵抗のＦＺシリコン単結晶基板を支持基板やパッケージに利用すると、特性が改善されるとともに、コスト上もメリットがあると考えられる。
　一方、デバイス作製工程は、基板上へのエピタキシャル成長や熱処理、貼り合わせなどの工程を含むが、その過程で異種の材料間の格子定数差や熱膨張係数差で基板に応力が発生する。しかしながら、ＦＺ基板は、通常の低抵抗ＣＺ基板と比較して、有転位化した時のヤング率が低く、塑性変形しやすいデメリットがある。塑性変形が起こるとウェーハが大きく歪み、形状が元に戻らないため、反り異常や接合不良が発生する恐れがある。
　ＦＺ基板の窒素濃度を高くして機械的特性を向上させることも考えられるが、ＦＺ法によるシリコン単結晶の製造ではバルク中の窒素濃度が高い単結晶を取得することは難しく、歩留まりが低いという問題があった。
　本発明は、上記問題を解決するためになされたものであり、反り異常や接合不良の発生を抑制するために、塑性変形し難い気相成長用のシリコン単結晶基板、塑性変形が抑制された気相成長基板及びこれらの製造方法を提供することを目的とする。
　本発明は、上記目的を達成するためになされたものであり、気相成長用のシリコン単結晶基板であって、前記シリコン単結晶基板は、抵抗率が１０００Ωｃｍ以上のＦＺ結晶からなるものであり、表面に、他の領域より窒素濃度が高く、かつ、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上である、厚さが１０～１００μｍの高窒素濃度層を備える気相成長用のシリコン単結晶基板を提供する。
　このような高抵抗率のＦＺ結晶からなる気相成長用のシリコン単結晶基板であれば、寄生容量が低減されるため高周波デバイス用の基板に適しているとともに、基板の表面に高濃度の窒素を含有しているため機械的特性に優れ、半導体単結晶の気相成長層を形成する場合に、塑性変形が起こりにくく、反り異常や接合不良の発生が抑制されたものとなる。
　このとき、上記シリコン単結晶基板上に半導体単結晶の気相成長層を有する気相成長基板とすることができる。
　このような気相成長基板であれば、高周波デバイスに適しているとともに、気相成長用基板の表面に高濃度の窒素を含有しているため、塑性変形が抑制され、反り異常や接合不良の発生が抑制されたものとなる。
　このとき、前記半導体単結晶の気相成長層が窒化物半導体を含むものである気相成長基板とすることができる。
　これにより、高周波デバイスにより好適な基板となる。また、特に、格子定数差や熱膨張係数差による応力によって、反りの増大や塑性変形が起こりやすい、シリコン単結晶基板上にＧａＮなどの窒化物半導体を形成した気相成長基板において、本発明の効果が顕著である。
　本発明は、また、気相成長用のシリコン単結晶基板の製造方法であって、ＦＺ法により製造された抵抗率が１０００Ωｃｍ以上のシリコン単結晶基板を、窒素含有ガス雰囲気でＲＴＡ処理して、前記シリコン単結晶基板の表面に、窒素濃度が他の領域より高く、かつ、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上であり、厚さが１０～１００μｍの高窒素濃度層を形成する気相成長用基板の製造方法を提供する。
　このような気相成長用基板の製造方法によれば、高周波デバイス用の基板に適し、気相成長用のシリコン単結晶基板の表面に高濃度の窒素を含有し機械的特性に優れた気相成長用基板であって、半導体単結晶の気相成長層を形成する場合に、塑性変形し難く、反り異常や接合不良の発生を抑制することが可能な気相成長用基板を、容易に製造することができる。
　このとき、上記気相成長用基板の製造方法により製造した気相成長用基板上に、半導体単結晶層を気相成長する気相成長基板の製造方法とすることができる。
　これにより、反りや塑性変形が抑制された気相成長基板を、容易に製造することができる。
　このとき、前記半導体単結晶層が窒化物半導体を含む気相成長基板の製造方法とすることができる。
　これにより、高周波デバイスを製造するのに極めて好適な、反りや塑性変形が抑制された気相成長基板を、容易に製造することができる。
　以上のように本発明の気相成長用のシリコン単結晶基板によれば、寄生容量が低減されるため高周波デバイス用の基板に適しているとともに、機械的特性に優れ、半導体単結晶の気相成長層を形成する場合に、塑性変形し難く、反り異常や接合不良の発生を抑制することが可能なものとなる。また、本発明の気相成長用のシリコン単結晶基板の製造方法によれば、高周波デバイス用の基板に適し、半導体単結晶の気相成長層を形成する場合に、塑性変形し難く、反り異常や接合不良の発生を抑制することが可能な気相成長用基板を、容易に製造することが可能となる。
本発明に係る気相成長用のシリコン単結晶基板の概念図を示す。 本発明に係る気相成長基板の概念図を示す。 本発明に係る気相成長基板の他の例（ＨＥＭＴ）の概念図を示す。 実施例１，２、比較例１，２に係るエピタキシャル基板の、塑性変形を始める曲率の比較を示す。
　以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
　上述のように、反り異常や接合不良の発生を抑制するために、塑性変形し難い気相成長用のシリコン単結晶基板が求められていた。
　本発明者らは、上記課題について鋭意検討を重ねた結果、気相成長用のシリコン単結晶基板であって、前記シリコン単結晶基板は、抵抗率が１０００Ωｃｍ以上のＦＺ結晶からなるものであり、表面に、他の領域より窒素濃度が高く、かつ、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上である、厚さが１０～１００μｍの高窒素濃度層を備えるものである気相成長用のシリコン単結晶基板により、寄生容量が低減されるため高周波デバイス用の基板に適しているとともに、基板の表面に高濃度の窒素を含有しているため機械的特性に優れ、半導体単結晶の気相成長層を形成する場合に、塑性変形が起こりにくく、反り異常や接合不良の発生が抑制されたものとなることを見出し、本発明を完成した。
　本発明者らは、また、気相成長用のシリコン単結晶基板の製造方法であって、ＦＺ法により製造された抵抗率が１０００Ωｃｍ以上のシリコン単結晶基板を、窒素含有ガス雰囲気でＲＴＡ処理して、前記シリコン単結晶基板の表面に、窒素濃度が他の領域より高く、かつ、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上であり、厚さが１０～１００μｍの高窒素濃度層を形成する気相成長用基板の製造方法により、高周波デバイス用の基板に適し、気相成長用のシリコン単結晶基板の表面に高濃度の窒素を含有し機械的特性に優れた気相成長用基板であって、半導体単結晶の気相成長層を形成する場合に、塑性変形し難く、反り異常や接合不良の発生を抑制することが可能な気相成長用基板を、容易に製造することができることを見出し、本発明を完成した。
　以下、本発明に係る気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法の一実施形態について、図１～３を参照しながら説明する。
　（気相成長用のシリコン単結晶基板）
　本発明に係る気相成長用のシリコン単結晶基板の概念図を図１に示す。本発明に係る気相成長用のシリコン単結晶基板１０としては、基板を通したリーク電流を低減するために、サーマルドナーの影響が少ないＦＺ法で製造された単結晶インゴットをウェーハ状にスライスした、ＦＺ結晶からなり抵抗率が１０００Ωｃｍ以上のシリコン単結晶基板を使用する。なお、シリコン単結晶基板の抵抗率の上限値は特に限定されないが、例えば、１０ｋΩｃｍ以下とすることができる。また、本発明に係る気相成長用のシリコン単結晶基板１０は、表面に、他の領域（バルクや裏面）より窒素濃度が高く、かつ、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上である高窒素濃度層１を備えており、高窒素濃度層１の厚さは１０～１００μｍである。なお、高窒素濃度層１の窒素濃度の上限は、５×１０１６ａｔｏｍｓ／ｃｍ３とすることができる。また、高窒素濃度層１は、濃度を変えて複数形成されていても良い。なお、シリコン単結晶基板１０の表面には、キャリアの寿命を低下させるトラップリッチ層が形成されていても良い。
　（気相成長基板）
　本発明に係る気相成長基板の概念図を図２に示す。本発明に係る気相成長基板２０は、シリコン単結晶基板１０の高窒素濃度層１の上に、半導体単結晶の気相成長層２を有するものである。この気相成長層２は、熱ＣＶＤ法、ＭＯＶＰＥ法、ＭＢＥ法、真空蒸着法、スパッタリング法などの気相成長で形成されたものであり、例えば、デバイス層として機能する。
　半導体単結晶の気相成長層２の組成や膜厚等は特に限定されない。例えば、シリコン薄膜、炭化シリコンや、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＳｃＮなどの窒化物（ＩＩＩ－Ｖ族）半導体を用いることができる。膜厚は、例えば１～１０μｍとすることができ、デバイスに合わせて設計することができる。
　また、図２に示すように、中間層３を備えていてもよい。中間層３は、デバイス層の結晶性改善や応力の制御のために挿入される緩衝層として働く。上記中間層３は、シリコンのホモエピなど、応力や結晶性の改善の必要が無い場合、省略することもできる。一方、高周波フィルターなどのデバイスの構成上、空間を作るための犠牲層や電極として用いることができる金属で作製されても良い。
　図３に、本発明に係る気相成長基板３０の他の例の概念図を示す。例えば、図３に示す高移動度トランジスタ（ＨＥＭＴ）構造では、デバイス層として機能する気相成長層２は、窒化ガリウム２ａとその上に形成されるＡｌＧａＮからなる電子供給層２ｂで構成される。気相成長層２は、デバイス特性の向上のため、結晶欠陥が少なく、炭素や酸素などの不純物が少ない結晶が望ましい。
　窒化ガリウムは、シリコン（１１１）単結晶と格子定数差が１７％、熱膨張係数差が１１６％あり、高温での成長中に薄膜や基板に応力がかかる。また、成長中は、通常１０００℃以上に加熱されているため、ウェーハに応力がかかると脆性破壊せずに、延性を示すようになり、転位を発生させて塑性変形する。
　本発明に係るシリコン単結晶基板は、寄生容量が低減されるため高周波デバイス用の基板に適している。また、基板の表面に高濃度の窒素を含有しているため、機械的特性に優れたものである。このため、半導体単結晶の気相成長層を形成する場合に、シリコン単結晶基板の転位の進展を防止して、塑性変形を防ぐことができる。そして、塑性変形を防ぐことによって、反り異常を低減して歩留まりを向上させることができる。また、基板が応力に耐えることができるため、気相成長層の膜厚を厚くすることができ、デバイスの設計の自由度が向上する。
　（気相成長用のシリコン単結晶基板の製造方法）
　上記のような気相成長用のシリコン単結晶基板１０は、まず、ＦＺ法により抵抗率が１０００Ωｃｍ以上のシリコン単結晶インゴットを製造し、該インゴットをウェーハ状にスライスしてシリコン単結晶基板とし、該基板を、アンモニアガス等の窒素含有ガス雰囲気にて、ＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）処理することによって、窒素を注入する方法で作製する。ＲＴＡ処理の条件は特に限定されず、高窒素濃度層１の窒素濃度及び厚さが上記のような範囲となる条件であればよい。
　上記のような処理を行うと、高窒素濃度層１の上にＲＴＡ処理によるシリコン窒化物層が形成されるが、このシリコン窒化物層は、エッチング又は研磨によって除去することができる。次の工程で、中間層や半導体単結晶の気相成長層を形成する側は、エッチング又は研磨による窒化物層の除去は必須だが、裏面及び端面は、シリコン窒化物層が残っていても、除去されていても良い。また、トラップリッチ層を形成する場合、その形成方法は特に限定されないが、イオン注入や電子線、Ｘ線、γ線などの電離放射線の照射によって形成することができる。
　（気相成長基板の製造方法）
　本発明に係る気相成長基板２０は、シリコン単結晶基板１０の高窒素濃度層１の上に、必要な場合には中間層３を介して、半導体単結晶の気相成長層２を、例えば、熱ＣＶＤ法、ＭＯＶＰＥ法、ＭＢＥ法、真空蒸着法、スパッタリング法などの気相成長を行うことで、製造することができる。上述のＨＥＭＴの例で、気相成長層２としてＧａＮやＡｌＧａＮを形成する場合には、例えばＭＯＶＰＥ法を用いて、９００℃～１３５０℃の成長温度で作製できる。これらの気相成長の条件は、一般に行われている条件で行えばよい。
　以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
　まず、直径６インチ（１５０ｍｍ）、面方位（１１１）、抵抗率が１０００Ωｃｍ以上のＦＺ結晶からなるシリコン単結晶基板であって、窒素濃度の異なる２種類のウェーハを準備した。それぞれの窒素濃度をＦＴ－ＩＲとＳＩＭＳ測定で分析した結果、窒素濃度の低い基板は、３．０×１０１４ａｔｏｍｓ／ｃｍ３であり、窒素濃度の高い基板は、２．０×１０１５ａｔｏｍｓ／ｃｍ３であった。
　（実施例１）
　窒素濃度が３．０×１０１４ａｔｏｍｓ／ｃｍ３のシリコン単結晶基板を用い、ＲＴＡ法による熱処理で、表層に窒素を注入した。ＲＴＡ処理条件は、ＮＨ３とＡｒ雰囲気で、１２５０℃、１０ｓｅｃとし、シリコン単結晶基板の表層に窒素濃度５×１０１５／ｃｍ３、厚さ３８μｍの高窒素濃度層を形成した。ＲＴＡ処理後は、ＨＦ洗浄でシリコン窒化膜の除去を行った。その後、ＭＯＶＰＥ法により、窒化物半導体であるＧａＮのエピタキシャル成長を行った。成長温度は１０００～１２００℃で、総膜厚４．５μｍのエピタキシャル層を成長した。なお、エピタキシャル成長は、実施例１及び以下に述べる実施例２、比較例１，２のそれぞれで準備した成長用の基板を、同一のＭＯＶＰＥ炉で行った。
　（実施例２）
　窒素濃度が２．０×１０１５ａｔｏｍｓ／ｃｍ３のシリコン単結晶基板を用いたこと以外は、実施例１と同様にして、窒化物半導体であるＧａＮのエピタキシャル層を形成した。
　（比較例１）
　実施例１と同様のシリコン単結晶基板を用い、ＲＴＡ処理を行わず（高窒素濃度層を形成せず）、エピタキシャル層を形成した。
　（比較例２）
　実施例２と同様のシリコン単結晶基板を用い、ＲＴＡ処理を行わず（高窒素濃度層を形成せず）、エピタキシャル層を形成した。
　（評価）
　上記のようにしてエピタキシャル層を形成した実施例１，２、比較例１，２の気相成長基板について、塑性変形を始める曲率の比較を行った。この評価は、測定装置としてＬＡＹＴＥＣ社製のＥｐｉＣｕｒｖｅＴＴを用い、成長中のウェーハの曲率を、２本のレーザー光をチャンバー内に平行に入射させ、反射したレーザースポットの位置の変化で計測を行った。
　結果を図４に示す。図４に示すように、バルク中の窒素濃度に関わらず、ＲＴＡ処理を行い、高窒素濃度層を形成することによって、半導体単結晶層の気相成長中に塑性変形が始まる曲率が大きくなり、降伏応力が大きくなっていることが分かった。特に、バルクの窒素濃度が低いサンプルで、大きな改善が見られた。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (6)

  1. 　気相成長用のシリコン単結晶基板であって、
    　前記シリコン単結晶基板は、抵抗率が１０００Ωｃｍ以上のＦＺ結晶からなるものであり、
    　表面に、他の領域より窒素濃度が高く、かつ、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上である、厚さが１０～１００μｍの高窒素濃度層を備えるものであることを特徴とする気相成長用のシリコン単結晶基板。
  2. 　請求項１に記載のシリコン単結晶基板上に半導体単結晶の気相成長層を有するものであることを特徴とする気相成長基板。
  3. 　前記半導体単結晶の気相成長層が窒化物半導体を含むものであることを特徴とする請求項２に記載の気相成長基板。
  4. 　気相成長用のシリコン単結晶基板の製造方法であって、
    　ＦＺ法により製造された抵抗率が１０００Ωｃｍ以上のシリコン単結晶基板を、窒素含有ガス雰囲気でＲＴＡ処理して、前記シリコン単結晶基板の表面に、窒素濃度が他の領域より高く、かつ、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上であり、厚さが１０～１００μｍの高窒素濃度層を形成することを特徴とする気相成長用基板の製造方法。
  5. 　請求項４に記載の気相成長用基板の製造方法により製造した気相成長用基板上に、半導体単結晶層を気相成長することを特徴とする気相成長基板の製造方法。
  6. 　前記半導体単結晶層が窒化物半導体を含むことを特徴とする請求項５に記載の気相成長基板の製造方法。
PCT/JP2021/011845 2020-04-17 2021-03-23 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法 WO2021210354A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/918,713 US20230235481A1 (en) 2020-04-17 2021-03-23 Silicon single crystal substrate for vapor phase growth, vapor phase growth substrate and methods for producing them
EP21787666.3A EP4137617A1 (en) 2020-04-17 2021-03-23 Silicon single crystal substrate for vapor deposition, vapor deposition substrate, and manufacturing methods therefor
CN202180028335.2A CN115398042B (zh) 2020-04-17 2021-03-23 气相生长用的单晶硅基板、气相生长基板以及这些基板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020073795A JP7173082B2 (ja) 2020-04-17 2020-04-17 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法
JP2020-073795 2020-04-17

Publications (1)

Publication Number Publication Date
WO2021210354A1 true WO2021210354A1 (ja) 2021-10-21

Family

ID=78084253

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/011845 WO2021210354A1 (ja) 2020-04-17 2021-03-23 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法

Country Status (6)

Country Link
US (1) US20230235481A1 (ja)
EP (1) EP4137617A1 (ja)
JP (1) JP7173082B2 (ja)
CN (1) CN115398042B (ja)
TW (1) TW202140843A (ja)
WO (1) WO2021210354A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024026051A1 (en) * 2022-07-29 2024-02-01 Applied Materials, Inc. Methods, systems, and apparatus for forming layers having single crystalline structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005010243A1 (ja) * 2003-07-29 2005-02-03 Shin-Etsu Handotai Co., Ltd. シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
JP2012079952A (ja) 2010-09-08 2012-04-19 Covalent Materials Corp 窒化ガリウム系化合物半導体基板とその製造方法
JP2016111044A (ja) * 2014-12-02 2016-06-20 信越半導体株式会社 シリコンウェーハの評価方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
JP2006186245A (ja) * 2004-12-28 2006-07-13 Tokyo Electron Ltd トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体
JP5817127B2 (ja) * 2011-01-21 2015-11-18 株式会社Sumco 半導体基板及びその製造方法
CN105280491A (zh) * 2015-06-17 2016-01-27 上海超硅半导体有限公司 硅片及制造方法
JP6299835B1 (ja) * 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005010243A1 (ja) * 2003-07-29 2005-02-03 Shin-Etsu Handotai Co., Ltd. シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
JP2012079952A (ja) 2010-09-08 2012-04-19 Covalent Materials Corp 窒化ガリウム系化合物半導体基板とその製造方法
JP2016111044A (ja) * 2014-12-02 2016-06-20 信越半導体株式会社 シリコンウェーハの評価方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024026051A1 (en) * 2022-07-29 2024-02-01 Applied Materials, Inc. Methods, systems, and apparatus for forming layers having single crystalline structures

Also Published As

Publication number Publication date
CN115398042A (zh) 2022-11-25
US20230235481A1 (en) 2023-07-27
TW202140843A (zh) 2021-11-01
EP4137617A1 (en) 2023-02-22
JP7173082B2 (ja) 2022-11-16
JP2021169397A (ja) 2021-10-28
CN115398042B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
JP6863423B2 (ja) 電子デバイス用基板およびその製造方法
WO2020129540A1 (ja) 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
WO2011132654A1 (ja) 複合基板の製造方法
JP4382748B2 (ja) 半導体結晶成長方法
US11705330B2 (en) Substrate for electronic device and method for producing the same
WO2021210354A1 (ja) 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法
JP4633962B2 (ja) 窒化物半導体基板の製造方法
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
WO2022024729A1 (ja) 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
JP6818964B1 (ja) 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法
JP7142184B2 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
JP2003037069A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
WO2023132191A1 (ja) 窒化物半導体基板及びその製造方法
JP3993830B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法およびそれを含む半導体装置
KR101065132B1 (ko) 금속 실리사이드를 이용한 질화갈륨 기판의 제조방법
JPH04280892A (ja) エピタキシャルウエハとその成長方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21787666

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021787666

Country of ref document: EP

Effective date: 20221117

NENP Non-entry into the national phase

Ref country code: DE