JP6863423B2 - 電子デバイス用基板およびその製造方法 - Google Patents

電子デバイス用基板およびその製造方法 Download PDF

Info

Publication number
JP6863423B2
JP6863423B2 JP2019144251A JP2019144251A JP6863423B2 JP 6863423 B2 JP6863423 B2 JP 6863423B2 JP 2019144251 A JP2019144251 A JP 2019144251A JP 2019144251 A JP2019144251 A JP 2019144251A JP 6863423 B2 JP6863423 B2 JP 6863423B2
Authority
JP
Japan
Prior art keywords
substrate
wafer
silicon
bonded
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019144251A
Other languages
English (en)
Other versions
JP2021027186A (ja
JP2021027186A5 (ja
Inventor
和徳 萩本
和徳 萩本
正三郎 後藤
正三郎 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2019144251A priority Critical patent/JP6863423B2/ja
Priority to PCT/JP2020/025934 priority patent/WO2021024654A1/ja
Priority to US17/628,390 priority patent/US20220367188A1/en
Priority to CN202080055655.2A priority patent/CN114207825A/zh
Priority to EP20849816.2A priority patent/EP4012750A4/en
Publication of JP2021027186A publication Critical patent/JP2021027186A/ja
Publication of JP2021027186A5 publication Critical patent/JP2021027186A5/ja
Application granted granted Critical
Publication of JP6863423B2 publication Critical patent/JP6863423B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Description

本発明は、電子デバイス用基板およびその製造方法に関する。
ＧａＮやＡｌＮをはじめとする窒化物半導体は、２次元電子ガスを用いた高電子移動度トランジスタ（ＨＥＭＴ）や高耐圧電子デバイスの作製に用いることができる。
これらの窒化物半導体を基板上に成長させた窒化物ウェーハを製作することは難しく、基板としては、サファイア基板やＳｉＣ基板が用いられている。しかし、大口径化や基板のコストを抑えるために、シリコン基板上への気相成長によるエピタキシャル成長が用いられている。シリコン基板上への気相成長によるエピタキシャル成長膜の作製は、サファイア基板やＳｉＣ基板に比べて大口径の基板が使用できるのでデバイスの生産性が高く、放熱性の点で有利である。ただし、格子定数差や熱膨張係数差による応力により、反りの増大や塑性変形が起こりやすく、成長条件や緩和層による応力低減が行われている。また、高周波用基板には、高抵抗シリコン基板を用いる必要がある。
反り対策として特許文献１では、エピタキシャル層ＡｌＮ／Ｓｉ（１０００Ωｃｍ以上）／Ｓｉ（１００Ωｃｍ以下）として、高抵抗基板を低抵抗基板と接合している。また、特許文献２では、エピタキシャル層ＡｌＮ／Ｓｉ（ＣＺ低抵抗）／Ｓｉ（ＦＺ高抵抗）として、低抵抗ＣＺ基板を高抵抗ＦＺ基板と接合している。
電子デバイス作製用の基板（高耐圧用・ＲＦ（高周波）用）は、反り量が５０μｍ以下であることが望ましいが、従来技術では、未だ反り量が５０μｍを超えてしまう課題があった。
国際公開第２０１１／０１６２１９号 特開２０１４−１９２２２６号公報
本発明は、上記課題を解決するためになされたもので、反りを抑制したシリコン基板上に窒化物半導体が形成された高耐圧用あるいは高周波用の電子デバイス用基板及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、シリコン単結晶の接合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、
前記接合基板は、少なくとも、シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合した基板であって、
前記ベースウェーハは、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなり、
前記ボンドウェーハは、結晶方位が＜１１１＞のものであることを特徴とする電子デバイス用基板を提供する。
このような電子デバイス用基板であれば、抵抗率が０．１Ωｃｍ以下の、結晶方位が＜１００＞のＣＺシリコンからなる、硬いベースウェーハを含むため、電子デバイス用基板の反りが抑制されたものとすることができる。また、そのベースウェーハの上に結晶方位が＜１１１＞のボンドウェーハが接合されたものであるため、良好な窒化物半導体膜が形成されたものとなる。更に、結晶方位が＜１００＞と＜１１１＞という異なったウェーハを接合することでお互いの劈開方向が異なることとなり、電子デバイス用基板が割れにくくなる。また、ベースウェーハの結晶方位を＜１００＞とすることで、インゴットの成長途中での多結晶化が抑制されたものとすることができる。これらのことから、高耐圧用あるいは高周波用の電子デバイス用基板として最適なものとなる。
このうち、前記ボンドウェーハは、抵抗率が０．１Ωｃｍ以下のＣＺシリコン基板であることが好ましい。
このようなものであれば、更に接合基板の強度を増加させることができる。このような電子デバイス用基板は特に高耐圧デバイス用として適したものとなる。
また、前記ボンドウェーハは、抵抗率が１０００Ωｃｍ以上、窒素濃度が１×１０１４ａｔｏｍｓ／ｃｍ３以上であるＣＺシリコン基板であることが好ましい。
このようなものであれば、ＣＺシリコン基板のボンドウェーハに窒素がドープされていることで強度が更に増すとともに、高抵抗であるため、特に高周波デバイス用として適したものとなる。
また、前記ボンドウェーハは、抵抗率が１０００Ωｃｍ以上、窒素濃度８×１０１４ａｔｏｍｓ／ｃｍ３以上のＦＺシリコン基板であることが好ましい。
このようなものであれば、ＦＺシリコン基板のボンドウェーハに窒素がドープされていることで強度が更に増すとともに、高抵抗であるため、特に高周波デバイス用として適したものとなる。
また、前記接合基板は、前記ベースウェーハと前記ボンドウェーハとがＳｉＯ２膜を介して接合されたものであることが好ましい。
このようなものであれば、窒化物半導体膜による応力を緩和することができ、より厚い窒化物半導体膜を形成することができる。
また本発明は、シリコン単結晶基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、
シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合して接合基板とする工程と、
前記接合基板の前記ボンドウェーハ上に窒化物半導体をエピタキシャル成長させる工程とを含み、
前記ベースウェーハとして、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなるものを用い、
前記ボンドウェーハとして、結晶方位が＜１１１＞のものを用いることを特徴とする電子デバイス用基板の製造方法を提供する。
このような電子デバイス用基板の製造方法であれば、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなる、硬いベースウェーハを使用するので、電子デバイス用基板の反りが抑制され、そのベースウェーハの上に結晶方位が＜１１１＞のボンドウェーハが接合されるので、良好な窒化物半導体膜を形成することができる。更に、結晶方位が＜１００＞と＜１１１＞という異なったウェーハを接合することでお互いの劈開方向が異なることとなり、製造された電子デバイス用基板が割れにくくなる。また、ベースウェーハの結晶方位を＜１００＞とすることで、インゴットの成長途中での多結晶化が抑制されたものとすることができる。このため、高耐圧用あるいは高周波用の電子デバイス用基板として最適なものを製造することができる。
このとき、前記ボンドウェーハとして、抵抗率が０．１Ωｃｍ以下のＣＺシリコン基板を用いることが好ましい。
このような製造方法であれば、更に接合基板の強度を増加させることができる。このような方法により製造された電子デバイス用基板は、特に高耐圧デバイス用として適したものとすることができる。
また、前記ボンドウェーハとして、抵抗率が１０００Ωｃｍ以上、窒素濃度が１×１０１４ａｔｏｍｓ／ｃｍ３以上であるＣＺシリコン基板を用いることが好ましい。
このような方法により製造された電子デバイス用基板であれば、ＣＺシリコン基板のボンドウェーハに窒素がドープされていることで強度が更に増すとともに、高抵抗であるため、特に高周波デバイス用として適したものとすることができる。
また、前記ボンドウェーハとして、抵抗率が１０００Ωｃｍ以上、窒素濃度８×１０１４ａｔｏｍｓ／ｃｍ３以上のＦＺシリコン基板を用いることが好ましい。
このような方法により製造された電子デバイス用基板であれば、ＦＺシリコン基板のボンドウェーハに窒素がドープされていることで強度が更に増すとともに、高抵抗であるため、特に高周波デバイス用として適したものとすることができる。
また、前記接合基板とする工程において、前記ベースウェーハと前記ボンドウェーハとをＳｉＯ２膜を介して接合することが好ましい。
このような方法により製造された電子デバイス用基板であれば、窒化物半導体膜による応力を緩和することができ、より厚い窒化物半導体膜を形成することができる。
このような電子デバイス用基板及びその製造方法であれば、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞ＣＺシリコンからなる、硬いベースウェーハを含むため、電子デバイス用基板の反りが抑制されたものとすることができる。また、そのベースウェーハの上に結晶方位が＜１１１＞のボンドウェーハが接合されたものであるため、良好な窒化物半導体膜が形成されたものとなる。更に、結晶方位が＜１００＞と＜１１１＞という異なったウェーハを接合することでお互いの劈開方向が異なることとなり、電子デバイス用基板が割れにくくなる。また、ベースウェーハの結晶方位を＜１００＞とすることで、インゴットの成長途中での多結晶化が抑制されたものとなり、安価に製造することができる。このため、高耐圧用あるいは高周波用の電子デバイス用基板として最適なものとなる。
本発明の電子デバイス用基板を示す概念図である。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
上述したように高耐圧・高周波用電子デバイス用基板では、デバイス特性を向上させるため、エピタキシャル層を厚く積むと、熱膨張係数の違いにより、ウェーハに反りが発生するという問題がある。この課題に対し、本発明者らが鋭意検討を重ねたところ、電子デバイス用基板の反りを抑制するために、結晶方位が＜１００＞で低抵抗率の硬いシリコン基板をベースウェーハとし、その上に結晶方位が＜１１１＞のシリコン基板を接合することで窒化物半導体膜を良好に形成させることができることを見出し、本発明を完成させた。
［電子デバイス用基板］
本発明は、シリコン単結晶の接合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、
前記接合基板は、少なくとも、シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合した基板であって、
前記ベースウェーハは、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなり、
前記ボンドウェーハは、結晶方位が＜１１１＞のものであることを特徴とする電子デバイス用基板である。
図１に本発明の電子デバイス用基板の概念図を示す。
図１に示すように、本発明の電子デバイス用基板１０はシリコン単結晶からなるベースウェーハ１と、シリコン単結晶からなるボンドウェーハ２を接合した接合基板６と、窒化物からなる窒化物半導体膜（デバイス層）５とを含む。このとき、上記の接合基板６とデバイス層５の間の中間層４を含んでもよい。また、図１に示すように、ベースウェーハ１とボンドウェーハ２との間に接着層３を有する構造であってもよい。接着層は例えば酸化膜（ＳｉＯ２）とすることができる。
ここで、ベースウェーハ１は、抵抗率が０．１Ωｃｍ以下のＣＺシリコン単結晶からなる、結晶方位が＜１００＞のウェーハとする。このような低抵抗率のウェーハであれば、ドーパント濃度が高いため基板の強度が増加し、反りを抑制することができる。また、ＣＺ法による結晶成長においては、結晶方位が＜１００＞の方が成長途中で多結晶化しづらく、ドーパント濃度が高くなるほど顕著となることから、ベースウェーハの結晶方位を＜１００＞とする。これにより、ベースウェーハを安価に構成できる。また、ベースウェーハの酸素濃度は１×１０１８ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下であることが好ましい。
また、接合するボンドウェーハ２は結晶方位が＜１１１＞のウェーハとする。このようにボンドウェーハ２の結晶方位が＜１１１＞であれば窒化物半導体膜５を良好に形成することができ、特に、窒化物系のエピタキシャル層を良好にエピタキシャル成長させることができる。更に結晶方位が＜１００＞と＜１１１＞という異なったウェーハを接合することで、お互いの劈開方向が異なり、電子デバイス用基板１０が割れにくくなる。
また、ボンドウェーハ２を抵抗率が０．１Ωｃｍ以下のＣＺシリコン基板とすることができる。このようにボンドウェーハ２も低抵抗率にすることで更に接合基板の強度が増加し、反りを更に抑制することができる。また、このような電子デバイス用基板は高耐圧用デバイスに好適に用いることができる。またこのとき、ボンドウェーハの酸素濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下とすることができる。
また、ボンドウェーハ２を抵抗率１０００Ωｃｍ以上、窒素濃度が１×１０１４ａｔｏｍｓ／ｃｍ３以上であるＣＺシリコン基板とすることができる。このようにボンドウェーハ２に窒素がドープされていることで強度が更に増すとともに高抵抗であるため、高周波デバイス用として適したものとなる。またこのとき、ボンドウェーハの酸素濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下とすることができる。
また、ボンドウェーハ２を抵抗率が１０００Ωｃｍ以上、窒素濃度８×１０１４ａｔｏｍｓ／ｃｍ３以上のＦＺシリコン基板とすれば、窒素がドープされることで強度が更に増すとともに高抵抗であるため、高周波デバイス用として適したものとなる。
また、ボンドウェーハ２の上には中間層４が形成されたものとすることができる。中間層４は、デバイス層の結晶性改善や応力の制御のために挿入される緩衝層として働く。上記中間層４は、窒化物半導体膜５と同一の設備で作製できるので、窒化物で作製されたものであることが望ましい。
ボンドウェーハ２の上には、例えばＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ等の窒化物の薄膜からなるデバイス層５が形成されている。ここで、中間層４が形成されている場合は、デバイス層５が中間層４の上に形成されたものとすることができる。デバイス層５はＭＯＶＰＥ法やスパッタリングなどの気相成長で成長させることができる。窒化物の薄膜は１〜２０μｍで、デバイスに合わせて設計することができる。
本発明の電子デバイス用基板であれば、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなる、硬いベースウェーハを含むため、電子デバイス用基板の反りが抑制されたものとすることができる。また、そのベースウェーハの上に結晶方位が＜１１１＞のボンドウェーハが接合されたものであるため、良好な窒化物半導体膜が形成されたものとなる。更に、結晶方位が＜１００＞と＜１１１＞という異なったウェーハを接合することでお互いの劈開方向が異なることとなり、電子デバイス用基板が割れにくくなる。また、ベースウェーハの結晶方位を＜１００＞とすることで、インゴットの成長途中での多結晶化が抑制されたものとすることができる。このため、高耐圧用あるいは高周波用の電子デバイス用基板として最適なものとなる。
［電子デバイス用基板の製造方法］
また、本発明は、シリコン単結晶基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、
シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合して接合基板とする工程と、
前記接合基板の前記ボンドウェーハ上に窒化物半導体をエピタキシャル成長させる工程とを含み、
前記ベースウェーハとして、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなるものを用い、
前記ボンドウェーハとして、結晶方位が＜１１１＞のものを用いることを特徴とする電子デバイス用基板の製造方法を提供する。
本発明の製造方法では、シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合して接合基板とする。
このとき、ベースウェーハとして、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなるものを用いる。またこのとき、ベースウェーハとして、酸素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下のものを用いることができる。
またこのとき、ボンドウェーハとして、結晶方位が＜１１１＞のものを用いる。
ボンドウェーハとしては、抵抗率が０．１Ωｃｍ以下のＣＺシリコン基板を用いることができる。このようにボンドウェーハも低抵抗率のものを用いることで更に強度が増加し、反りを更に抑制することができる。また、このようにして製造された電子デバイス用基板は高耐圧用デバイスに好適に用いることができる。またこのとき、ボンドウェーハとして、酸素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下のものを用いることができる。
また、ボンドウェーハとして、抵抗率１０００Ωｃｍ以上、窒素濃度が１×１０１４ａｔｏｍｓ／ｃｍ３以上であるＣＺシリコン基板を用いることもできる。このようにボンドウェーハに窒素がドープされたものを用いることで強度が更に増すとともに高抵抗となるため、高周波デバイス用として適したものとすることができる。またこのとき、ボンドウェーハとして、酸素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下のものを用いることができる。
また、ボンドウェーハとして、抵抗率が１０００Ωｃｍ以上、窒素濃度８×１０１４ａｔｏｍｓ／ｃｍ３以上のＦＺシリコン基板を用いれば、窒素がドープされたものを用いることで強度が更に増すとともに高抵抗となるため、高周波デバイス用として適したものとすることができる。
ベースウェーハとボンドウェーハとを接合する方法は特に限定されないが、酸化膜により貼り合わせることが好ましい。また、接合前の酸化膜を薄膜化することで接合後の結合熱処理により、酸化膜の酸素のみを拡散させ、接合界面部で酸化膜の無い構造とすることもできる。このように、シリコン単結晶基板の接着を酸化膜により行うことで、窒化物成長時に加わる応力を緩和することができる。
次に、上記のようにして製造した接合基板上に窒化物半導体膜をエピタキシャル成長させる。ここで、窒化物半導体膜の成長前に中間層を形成することができる。窒化物成長時に中間層を形成して適切な緩衝層を入れることで、冷却後には熱膨張係数差と格子定数差による薄膜からの応力を制御することができ、基板を厚くすることで、高温成長中の塑性変形を防ぎ、さらに反りの小さいウェーハを製造することができる。工程を簡単にするため、中間層を窒化物で作製することが望ましい。
このような電子デバイス用基板の製造方法であれば、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなる、硬いベースウェーハを使用するので、電子デバイス用基板の反りが抑制され、そのベースウェーハの上に結晶方位が＜１１１＞のボンドウェーハが接合されるので、良好な窒化物半導体膜を形成することができる。更に、結晶方位が＜１００＞と＜１１１＞という異なったウェーハを接合することでお互いの劈開方向が異なることとなり、製造された電子デバイス用基板が割れにくくなる。また、ベースウェーハの結晶方位を＜１００＞とすることで、インゴットの成長途中での多結晶化が抑制されたものとすることができる。このため、高耐圧用あるいは高周波用の電子デバイス用基板として最適なものを製造することができる。
以下、実施例及び比較例を示し、本発明をより具体的に説明するが、本発明は下記の実施例に制限されるものではない。
（実施例１）
抵抗率が０．１Ωｃｍ以下、酸素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下の（１００）面ＣＺシリコン基板（抵抗率：０．００７Ωｃｍ、酸素濃度：７×１０１７ａｔｏｍｓ／ｃｍ３）で、基板の厚みが５００μｍと１０００μｍのベースウェーハ（直径１５０ｍｍ）を準備した。また、貼り合わせ用として、抵抗率が０．１Ωｃｍ以下、酸素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下の（１１１）面ＣＺシリコン基板（抵抗率：０．００７Ωｃｍ、酸素濃度：７×１０１７ａｔｏｍｓ／ｃｍ３）、基板の厚みが５００μｍのボンドウェーハ（直径１５０ｍｍ）を２枚準備した。
次に以下のようにして、図１に示すような電子デバイス用基板を作製した。２枚のベースウェーハ１をそれぞれ熱酸化（厚さ１μｍ）、両面研磨した２枚のボンドウェーハ２をそれぞれ熱酸化（厚さ１μｍ）し、結合工程を経て、結合熱処理を１１５０℃で２時間行った。その後、結合した基板のボンドウェーハを研削及びポリッシュすることで基板におけるボンドウェーハの厚みを２００μｍとし、酸化膜除去として、１０％ＨＦに浸漬し表面酸化膜を除去し、厚さ７００μｍ、１２００μｍの接合基板６を得た。そして、作製したこれらの接合基板６にＭＯＶＰＥ炉で５μｍ厚のＧａＮエピタキシャル成長（中間層２．５μｍ、デバイス層２．５μｍ）を行った。その時の反りは、接合基板６の厚さが７００μｍで３５μｍ、厚さが１２００μｍで２０μｍであった。
（実施例２）
抵抗率が０．１Ωｃｍ以下、酸素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下の（１００）面ＣＺシリコン基板（抵抗率：０．００７Ωｃｍ、酸素濃度：７×１０１７ａｔｏｍｓ／ｃｍ３）の厚みが５００μｍと１０００μｍのベースウェーハ（直径１５０ｍｍ）を準備した。また、貼り合わせ用として、高濃度の窒素ドープした１０００Ωｃｍ以上の（１１１）面ＣＺシリコン基板（８×１０１４ａｔｏｍｓ／ｃｍ３、５０００Ωｃｍ）、基板の厚みが５００μｍのボンドウェーハ（直径１５０ｍｍ）を２枚準備した。
次に以下のようにして、図１に示すような電子デバイス用基板を作製した。２枚のベースウェーハ１を熱酸化（厚さ１μｍ）、両面研磨した２枚のボンドウェーハ２を熱酸化（厚さ１μｍ）し、結合工程を経て、結合熱処理を１１５０℃で２時間行った。その後、結合した基板のボンドウェーハを研削及びポリッシュすることで基板におけるボンドウェーハの厚みを２００μｍとし、酸化膜除去として、１０％ＨＦに浸漬し表面酸化膜を除去し、厚さ７００μｍ、１２００μｍの接合基板を得た。そして、作製したこれらの接合基板厚さにＭＯＶＰＥ炉で５μｍ厚のＧａＮエピタキシャル成長（中間層２．５μｍ、デバイス層２．５μｍ）を行った。その時の反りは、接合基板の厚さが７００μｍで４０μｍ、厚さが１２００μｍで２０μｍであった。
（実施例３）
抵抗率が０．１Ωｃｍ以下、酸素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下の（１００）面ＣＺシリコン基板（抵抗率：０．００７Ωｃｍ、酸素濃度：７×１０１７ａｔｏｍｓ／ｃｍ３）の厚みが５００μｍと１０００μｍのベースウェーハ（直径１５０ｍｍ）を準備した。また、貼り合わせ用として、高濃度の窒素ドープした１０００Ωｃｍ以上の（１１１）面ＦＺシリコン基板（８×１０１４ａｔｏｍｓ／ｃｍ３、５０００Ωｃｍ）、基板の厚みが５００μｍのボンドウェーハ（直径１５０ｍｍ）を２枚準備した。
ベースウェーハ１を熱酸化（厚さ１μｍ）、両面研磨したボンドウェーハ２を熱酸化（厚さ１μｍ）し、結合工程を経て、結合熱処理を１１５０℃で２時間行った。その後、結合した基板のボンドウェーハを研削及びポリッシュすることで基板におけるボンドウェーハの厚みを２００μｍとし、酸化膜除去として、１０％ＨＦに浸漬し表面酸化膜を除去し、厚さ７００μｍ、１２００μｍの接合基板を得た。そして、作製したこれらの接合基板にＭＯＶＰＥ炉で５μｍ厚のＧａＮエピタキシャル成長（中間層２．５μｍ、デバイス層２．５μｍ）を行った。その時の反りは、接合基板の厚さが７００μｍで４５μｍ、厚さが１２００μｍで２０μｍであった。
（比較例１）
抵抗率が２０Ωｃｍ、酸素濃度が５×１０１８ａｔｏｍｓ／ｃｍ３の（１１１）面ＣＺシリコン基板で、基板の厚みが７００μｍのウェーハ（直径１５０ｍｍ）を準備した。この基板に、ＭＯＶＰＥ炉で５μｍ厚のＧａＮエピタキシャル成長を行ったところ、成長後の反りが１３０μｍと大きくなった。
（比較例２）
抵抗率が０．１Ωｃｍ以下、酸素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下の（１００）面ＣＺシリコン基板（抵抗率：０．００７Ωｃｍ、酸素濃度：７×１０１７ａｔｏｍｓ／ｃｍ３）で、基板の厚みが５００μｍと１０００μｍのベースウェーハ（直径１５０ｍｍ）を準備した。また、貼り合わせ用として、ベースウェーハと同一の抵抗率及び酸素濃度の（１００）面ＣＺシリコン基板、基板の厚みが５００μｍのボンドウェーハ（直径１５０ｍｍ）を２枚準備した。
次に、２枚のベースウェーハをそれぞれ熱酸化（厚さ１μｍ）、両面研磨した２枚のボンドウェーハをそれぞれ熱酸化（厚さ１μｍ）し、結合工程を経て、結合熱処理を１１５０℃で２時間行った。その後、結合した基板のボンドウェーハを研削及びポリッシュすることで基板におけるボンドウェーハの厚みを２００μｍとし、酸化膜除去として、１０％ＨＦに浸漬し表面酸化膜を除去し、厚さ７００μｍ、１２００μｍの基板を得た。そして、作製したこれらの基板にＭＯＶＰＥ炉で５μｍ厚のＧａＮエピタキシャル成長（中間層２．５μｍ、デバイス層２．５μｍ）を行った。しかしながら、比較例２では（１００）面にエピタキシャル成長させたため、形成されたエピタキシャル層は欠陥が多く、そもそもエピタキシャル成長をまともに行うことができなかった。
上記の結果から、実施例１〜３のように、低抵抗率の（１００）面ＣＺシリコン基板に、結晶方位が＜１１１＞のボンドウェーハを貼り合わせて接合基板としたときは、窒化物半導体膜を形成させた場合に、ウェーハの反りが５０μｍ以下と、電子デバイス作製用の基板として十分に小さいものとなった。一方で、（１１１）面ＣＺシリコン基板を用いた比較例１では、基板が軟らかいため、窒化物半導体膜を形成させた場合のウェーハの反りが実施例１〜３よりも大きい結果となった。また、低抵抗率の（１００）面ＣＺシリコン基板同士を貼り合わせた基板を用いた比較例２では、エピタキシャル層に欠陥が多く、また、ウェーハが割れ易いものであった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…電子デバイス用基板、
１…ベースウェーハ、 ２…ボンドウェーハ、 ３…接着層、
４…中間層、 ５…窒化物半導体膜（デバイス層）、 ６…接合基板。

Claims (8)

  1. シリコン単結晶の接合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、
    前記接合基板は、少なくとも、シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合した基板であって、
    前記ベースウェーハは、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなり、
    前記ボンドウェーハは、結晶方位が＜１１１＞、抵抗率が０．１Ωｃｍ以下のＣＺシリコン基板であることを特徴とする電子デバイス用基板。
  2. シリコン単結晶の接合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、
    前記接合基板は、少なくとも、シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合した基板であって、
    前記ベースウェーハは、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなり、
    前記ボンドウェーハは、結晶方位が＜１１１＞、抵抗率が１０００Ωｃｍ以上、窒素濃度が１×１０１４ａｔｏｍｓ／ｃｍ３以上であるＣＺシリコン基板であることを特徴とする電子デバイス用基板。
  3. シリコン単結晶の接合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、
    前記接合基板は、少なくとも、シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合した基板であって、
    前記ベースウェーハは、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなり、
    前記ボンドウェーハは、結晶方位が＜１１１＞、抵抗率が１０００Ωｃｍ以上、窒素濃度８×１０１４ａｔｏｍｓ／ｃｍ３以上のＦＺシリコン基板であることを特徴とする電子デバイス用基板。
  4. 前記接合基板は、前記ベースウェーハと前記ボンドウェーハとがＳｉＯ２膜を介して接合されたものであることを特徴とする請求項１から請求項３のいずれか一項に記載の電子デバイス用基板。
  5. シリコン単結晶基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、
    シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合して接合基板とする工程と、
    前記接合基板の前記ボンドウェーハ上に窒化物半導体をエピタキシャル成長させる工程とを含み、
    前記ベースウェーハとして、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなるものを用い、
    前記ボンドウェーハとして、結晶方位が＜１１１＞、抵抗率が０．１Ωｃｍ以下のＣＺシリコン基板を用いることを特徴とする電子デバイス用基板の製造方法。
  6. シリコン単結晶基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、
    シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合して接合基板とする工程と、
    前記接合基板の前記ボンドウェーハ上に窒化物半導体をエピタキシャル成長させる工程とを含み、
    前記ベースウェーハとして、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなるものを用い、
    前記ボンドウェーハとして、結晶方位が＜１１１＞、抵抗率が１０００Ωｃｍ以上、窒素濃度が１×１０１４ａｔｏｍｓ／ｃｍ３以上であるＣＺシリコン基板を用いることを特徴とする電子デバイス用基板の製造方法。
  7. シリコン単結晶基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、
    シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合して接合基板とする工程と、
    前記接合基板の前記ボンドウェーハ上に窒化物半導体をエピタキシャル成長させる工程とを含み、
    前記ベースウェーハとして、抵抗率が０．１Ωｃｍ以下、結晶方位が＜１００＞のＣＺシリコンからなるものを用い、
    前記ボンドウェーハとして、結晶方位が＜１１１＞、抵抗率が１０００Ωｃｍ以上、窒素濃度８×１０１４ａｔｏｍｓ／ｃｍ３以上のＦＺシリコン基板を用いることを特徴とする電子デバイス用基板の製造方法。
  8. 前記接合基板とする工程において、前記ベースウェーハと前記ボンドウェーハとをＳｉＯ２膜を介して接合することを特徴とする請求項５から請求項７のいずれか一項に記載の電子デバイス用基板の製造方法。
JP2019144251A 2019-08-06 2019-08-06 電子デバイス用基板およびその製造方法 Active JP6863423B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019144251A JP6863423B2 (ja) 2019-08-06 2019-08-06 電子デバイス用基板およびその製造方法
PCT/JP2020/025934 WO2021024654A1 (ja) 2019-08-06 2020-07-02 電子デバイス用基板およびその製造方法
US17/628,390 US20220367188A1 (en) 2019-08-06 2020-07-02 Substrate for an electronic device and method for producing the same
CN202080055655.2A CN114207825A (zh) 2019-08-06 2020-07-02 电子器件用基板及其制造方法
EP20849816.2A EP4012750A4 (en) 2019-08-06 2020-07-02 SUBSTRATE FOR ELECTRONIC DEVICE AND PRODUCTION METHOD THEREOF

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019144251A JP6863423B2 (ja) 2019-08-06 2019-08-06 電子デバイス用基板およびその製造方法

Publications (3)

Publication Number Publication Date
JP2021027186A JP2021027186A (ja) 2021-02-22
JP2021027186A5 JP2021027186A5 (ja) 2021-04-01
JP6863423B2 true JP6863423B2 (ja) 2021-04-21

Family

ID=74502945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019144251A Active JP6863423B2 (ja) 2019-08-06 2019-08-06 電子デバイス用基板およびその製造方法

Country Status (5)

Country Link
US (1) US20220367188A1 (ja)
EP (1) EP4012750A4 (ja)
JP (1) JP6863423B2 (ja)
CN (1) CN114207825A (ja)
WO (1) WO2021024654A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7279552B2 (ja) * 2019-07-11 2023-05-23 信越半導体株式会社 電子デバイス用基板およびその製造方法
WO2023100577A1 (ja) * 2021-12-01 2023-06-08 信越半導体株式会社 電子デバイス用基板及びその製造方法
DE102022000424A1 (de) * 2022-02-03 2023-08-03 Azur Space Solar Power Gmbh Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht
DE102022000425A1 (de) * 2022-02-03 2023-08-03 Azur Space Solar Power Gmbh III-N-Silizium Halbleiterscheibe
WO2023199616A1 (ja) * 2022-04-13 2023-10-19 信越半導体株式会社 電子デバイス用基板及びその製造方法
WO2023228868A1 (ja) * 2022-05-27 2023-11-30 信越半導体株式会社 電子デバイス用基板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590117A (ja) * 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JPH09246505A (ja) * 1996-03-01 1997-09-19 Hitachi Ltd 半導体集積回路装置
US7999288B2 (en) * 2007-11-26 2011-08-16 International Rectifier Corporation High voltage durability III-nitride semiconductor device
WO2011016219A1 (ja) * 2009-08-04 2011-02-10 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5636183B2 (ja) * 2009-11-11 2014-12-03 コバレントマテリアル株式会社 化合物半導体基板
JP2013239474A (ja) * 2012-05-11 2013-11-28 Sanken Electric Co Ltd エピタキシャル基板、半導体装置及び半導体装置の製造方法
JP2014192226A (ja) 2013-03-26 2014-10-06 Sharp Corp 電子デバイス用エピタキシャル基板
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
CN103681992A (zh) * 2014-01-07 2014-03-26 苏州晶湛半导体有限公司 半导体衬底、半导体器件及半导体衬底制造方法
JP2018041851A (ja) * 2016-09-08 2018-03-15 クアーズテック株式会社 窒化物半導体基板
JP7279552B2 (ja) * 2019-07-11 2023-05-23 信越半導体株式会社 電子デバイス用基板およびその製造方法

Also Published As

Publication number Publication date
EP4012750A1 (en) 2022-06-15
JP2021027186A (ja) 2021-02-22
WO2021024654A1 (ja) 2021-02-11
EP4012750A4 (en) 2023-10-18
US20220367188A1 (en) 2022-11-17
CN114207825A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
JP6863423B2 (ja) 電子デバイス用基板およびその製造方法
US20050269671A1 (en) Support for hybrid epitaxy and method of fabrication
JP2019153603A (ja) 半導体基板及びその製造方法
WO2021005872A1 (ja) 電子デバイス用基板およびその製造方法
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
WO2020129540A1 (ja) 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
JP6450086B2 (ja) 化合物半導体基板の製造方法
JP2011171639A (ja) 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法
WO2021210354A1 (ja) 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法
US10672608B2 (en) Fabrication of a device on a carrier substrate
JP6866952B1 (ja) 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
WO2018107616A1 (zh) 复合衬底及其制造方法
JP2022131086A (ja) 窒化物半導体基板およびその製造方法
JP2017183455A (ja) 窒化物半導体テンプレート、窒化物半導体積層物、窒化物半導体テンプレートの製造方法、および窒化物半導体積層物の製造方法
JP6556664B2 (ja) 窒化物半導体基板
JP7142184B2 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
WO2023090019A1 (ja) 窒化物半導体基板及び窒化物半導体基板の製造方法
CN115398042B (zh) 气相生长用的单晶硅基板、气相生长基板以及这些基板的制造方法
CN116936630A (zh) 一种晶体管外延结构及防止晶体管tgv刻蚀过度的方法
TW201812852A (zh) 半導體磊晶基板及其製造方法
KR20130006870A (ko) 이차원 전자가스를 갖는 적층구조물, 이를 포함하는 반도체소자 및 이들의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210201

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210201

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210315

R150 Certificate of patent or registration of utility model

Ref document number: 6863423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250