TW201812852A - 半導體磊晶基板及其製造方法 - Google Patents
半導體磊晶基板及其製造方法 Download PDFInfo
- Publication number
- TW201812852A TW201812852A TW105130306A TW105130306A TW201812852A TW 201812852 A TW201812852 A TW 201812852A TW 105130306 A TW105130306 A TW 105130306A TW 105130306 A TW105130306 A TW 105130306A TW 201812852 A TW201812852 A TW 201812852A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- epitaxial
- thermal expansion
- dummy
- dummy layer
- Prior art date
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
一種半導體磊晶基板的製造方法與半導體磊晶基板,所述方法包括提供一矽基板,並在矽基板的第一表面上形成一第一虛設層和一第二虛設層。然後,於矽基板的第二表面上生長一緩衝層,其中緩衝層與第一虛設層在熱膨脹係數的差異小於2ppm /K。之後,在緩衝層上生長一磊晶層,其中磊晶層與第二虛設層在熱膨脹係數的差異小於2ppm/K。
Description
本發明是有關於一種半導體磊晶技術,且特別是有關於一種半導體磊晶基板及其製造方法。
由於性能的要求或改進,半導體元件或積體電路(IC)往往需要一層或多層的各種半導體材料,例如氮化鋁(AlN)、氮化鎵(GaN)、氮化鋁鎵(AlGaN)等磊晶生長在不同的材料基板上,例如矽(Si)、藍寶石(Sapphire)、碳化矽(SiC)基板。然而,由於不同材料的熱膨脹係數也不同,而且磊晶生長溫度往往遠高於常溫,所以由於晶格常數的差異和最適生長溫度的差異會導致磊晶應力,而材料在熱膨脹係數的不同則會在冷卻後產生熱應力。
上述原因會導致長成材料具高缺陷或位錯密度,進而可能會惡化磊晶層之特性,不能達到或低於想達到的理論值。上述原因亦會導致高內應力,使長成之磊晶片翹曲,進而導致磊晶片在生長過程中破裂,或長成磊晶片在爾後加工過程破裂或破碎。通常為了避免磊晶片破損,會使用較厚的起始基底晶圓片,這也增加了成本和後加工的複雜度與難度。
本發明提供一種半導體磊晶基板的製造方法,能避免磊晶基板翹曲甚至破裂。
本發明再提供一種半導體磊晶基板,無翹曲的情形。
本發明的半導體磊晶基板的製造方法包括提供一矽基板,並在矽基板的第一表面上形成一第一虛設層,再在第一虛設層上形成一第二虛設層。然後,於矽基板的第二表面上生長一緩衝層,其中緩衝層的熱膨脹係數與第一虛設層的熱膨脹係數差異小於2ppm/K。之後,在緩衝層上生長一磊晶層,其中磊晶層的熱膨脹係數與第二虛設層的熱膨脹係數差異小於2ppm/K。
在本發明的一實施例中,上述緩衝層的成分與第一虛設層的成分相同。
在本發明的一實施例中,上述緩衝層的厚度與第一虛設層的厚度相同。
在本發明的一實施例中,上述磊晶層的成分與第二虛設層的成分相同。
在本發明的一實施例中,上述磊晶層的厚度與第二虛設層的厚度相同。
在本發明的一實施例中,上述緩衝層的熱膨脹係數與第一虛設層的熱膨脹係數相同。
在本發明的一實施例中,上述磊晶層的熱膨脹係數與第二虛設層的熱膨脹係數相同。
在本發明的一實施例中,形成上述第一虛設層的方法與生長緩衝層的方法相同。
在本發明的一實施例中,形成上述第二虛設層的方法與生長磊晶層的方法相同。
本發明的半導體磊晶基板包括一矽基板、一第一虛設層、一緩衝層、一第二虛設層與一磊晶層。第一虛設層形成於矽基板的第一表面上,緩衝層形成於矽基板的該第二表面上,其中緩衝層的熱膨脹係數與第一虛設層的熱膨脹係數差異小於2ppm/K。第二虛設層則是形成於第一虛設層上,磊晶層則是形成於緩衝層上,其中磊晶層的熱膨脹係數與第二虛設層的熱膨脹係數差異小於2ppm/K。
基於上述,本發明藉由在磊晶製程之前先在矽基板的一面形成與預定製作的緩衝層以及磊晶層之熱膨脹係數相近的虛設層,所以不會因為磊晶材料與矽基板之間的熱膨脹係數不同,而在高溫的磊晶製程結束冷卻後因為熱應力導致基板翹曲的情形發生。並且,可藉由避免半導體磊晶基板翹曲,進而防止半導體磊晶基板在爾後加工過程破裂或破碎。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
現在將參照所附圖式來更完整地描述發明概念的示範實施例。然而,可使用許多不同的形式來實施發明概念的示範實施例且其不應該被視為受限於所闡述的實施例。應理解的是,雖然本文可使用用語「第一」、「第二」等來描述不同的表面、元件、區域或膜層,但是這些表面、元件、區域或膜層不應受限於這些用語。也就是說,這些用語僅用於區別一表面、元件、區域或膜層與另一表面、元件、區域或膜層。因此,以下所記載的第一表面、元件、區域或膜層可以被稱為第二表面、元件、區域或膜層而不違背示範實施例的教示。此外,空間相對用語(譬如「在…上」、「在…下」及相似用語)可在本文中用來簡易地描述如圖式所繪示之一層或特徵與另一層或另一特徵之間的空間關係。應理解的是,空間相對用語涵蓋圖式中所描示的方向性以外之使用或操作中的元件的不同方向性。舉例來說,若圖式中的元件反轉,則描述為在其他層或特徵「上」的元件將轉向為其他元件「下」。
圖1A至圖1E是依照本發明的一實施例的一種半導體磊晶基板的製造流程剖面示意圖。
請參照圖1A,首先提供一矽基板100,其具有一第一表面100a和一第二表面100b,且矽基板100例如矽晶圓。第一表面100a和第二表面100b是相對的兩面,且假設第二表面100b是預定生長磊晶層的表面。
然後,請參照圖1B,於矽基板100的第一表面100a上形成一第一虛設層102。第一虛設層102的熱膨脹係數例如二氧化矽(SiO2
): 0.5×10-6
/K~鋁(Al): 23.2×10-6
/K。而且,第一虛設層102的熱膨脹係數需與預定形成的緩衝層接近,如兩者差異小於2ppm/K;較佳是緩衝層的熱膨脹係數與第一虛設層102的熱膨脹係數相同。而且,第一虛設層102與後續形成的緩衝層在熱膨脹係數方面的差異,還可進一步藉由厚度與成分等方式控制。舉例來說,第一虛設層102的成分如與緩衝層的成分相同的話,其熱膨脹係數方面的差異會接近0;第一虛設層102的厚度如與緩衝層的厚度相同的話,熱膨脹係數方面的差異也會很小。此外,形成第一虛設層102的方法例如濺鍍、蒸鍍或磊晶製程。由於第一虛設層102不是元件實際運作的一部分,所以品質方面不需要是單晶,可以是多晶的膜層,也因此其生長方式不限於磊晶製程,其生長時間也可較一般磊晶製程短。
接著,請參照圖1C,於第一虛設層102上形成一第二虛設層104。第二虛設層104的熱膨脹係數例如氮化鋁(AlN): 4.2×10-6
/K ~氮化鎵(GaN): 5.6×10-6
/K。而且,第二虛設層104的熱膨脹係數需與預定形成的磊晶層接近,如兩者差異小於2ppm/K;較佳是磊晶層的熱膨脹係數與第二虛設層104的熱膨脹係數相同。而且,第二虛設層104與後續形成的磊晶層在熱膨脹係數方面的差異,還可進一步藉由厚度與成分等方式控制。舉例來說,第二虛設層104的成分如與磊晶層的成分相同的話,其熱膨脹係數方面的差異會接近0;第二虛設層104的厚度如與磊晶層的厚度相同的話,熱膨脹係數方面的差異也會很小。此外,形成第二虛設層104的方法例如濺鍍、蒸鍍或磊晶製程。由於第二虛設層104不是元件實際運作的一部分,所以不需要是單晶而可為多晶的膜層,也因此第二虛設層104的生長方式不限於磊晶製程,其生長時間也可較一般磊晶製程短。由於第一與第二虛設層102和104與矽基板100的晶格常數及熱膨脹係數不同,有可能造成矽基板100因內應力而翹曲但不破裂。此翹曲程度與,如果只在矽基板100的第二表面100b生長所需的磊晶材料之翹曲,為類似或相同。
之後,請參照圖1D,於矽基板100的第二表面100b上生長一緩衝層106,其中緩衝層106的熱膨脹係數與第一虛設層102的熱膨脹係數差異小於2ppm/K。緩衝層106例如AlN,其生長方法是磊晶製程。當形成上述第一虛設層102的方法與生長緩衝層106的方法相同時,其熱膨脹係數方面的差異也會縮小。
最後,請參照圖1E,於緩衝層106上生長一磊晶層108,其中磊晶層108的熱膨脹係數與第二虛設層104的熱膨脹係數差異小於2ppm/K。磊晶層108例如GaN,其生長方法是磊晶製程。當形成上述第二虛設層104的方法與生長磊晶層108的方法相同時,其熱膨脹係數方面的差異也會縮小。由於磊晶製程通常是高溫製程,所以當溫度升高到生長條件時(與第一表面100a之第一與第二虛設層102和104的形成溫度相似或相同),整體矽基板100之翹曲會減小或至近於平坦,所以緩衝層106和磊晶層108在高溫的磊晶製程期間是生長在平坦的表面(100b)上。並且,在磊晶層108生長完成後,溫度由高溫冷卻至室溫時,矽基板100的第二表面100b上的材料之內應力與第一表面100a上的材料之內應力相互平衡而反向抵銷,所以完成的半導體磊晶基板因而近於平坦而無顯著翹曲。此外,在磊晶生長磊晶層108完成後的冷卻過程中,正、反面(第一、第二表面100a與100b)內應力會持續地近於平衡而反向抵銷。由內應力引起的缺陷或差排之生長或移動將會減到最小,這將減少磊晶層108頂部的缺陷密度。由於磊晶層108頂部通常為重要的元件層,其品質與特性將因而提升。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧矽基板
100a‧‧‧第一表面
100b‧‧‧第二表面
102‧‧‧第一虛設層
104‧‧‧第二虛設層
106‧‧‧緩衝層
108‧‧‧磊晶層
圖1A至圖1E是依照本發明的一實施例的一種半導體磊晶基板的製造流程剖面示意圖。
Claims (10)
- 一種半導體磊晶基板的製造方法,包括 提供一矽基板,其具有一第一表面和一第二表面; 於該矽基板的該第一表面上形成一第一虛設層; 於該第一虛設層上形成一第二虛設層; 於該矽基板的該第二表面上生長一緩衝層,其中該緩衝層的熱膨脹係數與該第一虛設層的熱膨脹係數差異小於2ppm/K;以及 於該緩衝層上生長一磊晶層,其中該磊晶層的熱膨脹係數與該第二虛設層的熱膨脹係數差異小於2ppm/K。
- 如申請專利範圍第1項所述的半導體磊晶基板的製造方法,其中該緩衝層的成分與該第一虛設層的成分相同。
- 如申請專利範圍第1項所述的半導體磊晶基板的製造方法,其中該緩衝層的厚度與該第一虛設層的厚度相同。
- 如申請專利範圍第1項所述的半導體磊晶基板的製造方法,其中該磊晶層的成分與該第二虛設層的成分相同。
- 如申請專利範圍第1項所述的半導體磊晶基板的製造方法,其中該磊晶層的厚度與該第二虛設層的厚度相同。
- 如申請專利範圍第1項所述的半導體磊晶基板的製造方法,其中該緩衝層的熱膨脹係數與該第一虛設層的熱膨脹係數相同。
- 如申請專利範圍第1項所述的半導體磊晶基板的製造方法,其中該磊晶層的熱膨脹係數與該第二虛設層的熱膨脹係數相同。
- 如申請專利範圍第1項所述的半導體磊晶基板的製造方法,其中形成該第一虛設層的方法與生長該緩衝層的方法相同。
- 如申請專利範圍第1項所述的半導體磊晶基板的製造方法,其中形成該第二虛設層的方法與生長該磊晶層的方法相同。
- 一種由申請專利範圍第1~9項中任一項所述的製造方法製得的半導體磊晶基板,包括: 一矽基板,其具有一第一表面和一第二表面; 一第一虛設層,形成於該矽基板的該第一表面上; 一緩衝層,形成於該矽基板的該第二表面上,其中該緩衝層的熱膨脹係數與該第一虛設層的熱膨脹係數差異小於2ppm/K; 一第二虛設層,形成於該第一虛設層上;以及 一磊晶層,形成於該緩衝層上,其中該磊晶層的熱膨脹係數與該第二虛設層的熱膨脹係數差異小於2ppm/K。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105130306A TW201812852A (zh) | 2016-09-20 | 2016-09-20 | 半導體磊晶基板及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105130306A TW201812852A (zh) | 2016-09-20 | 2016-09-20 | 半導體磊晶基板及其製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201812852A true TW201812852A (zh) | 2018-04-01 |
Family
ID=62639215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105130306A TW201812852A (zh) | 2016-09-20 | 2016-09-20 | 半導體磊晶基板及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201812852A (zh) |
-
2016
- 2016-09-20 TW TW105130306A patent/TW201812852A/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4741572B2 (ja) | 窒化物半導体基板及びその製造方法 | |
TWI437637B (zh) | 利用自我分裂來製造氮化鎵單晶基板的方法 | |
US9824886B2 (en) | Stress mitigating amorphous SiO2 interlayer | |
WO2021024654A1 (ja) | 電子デバイス用基板およびその製造方法 | |
JP6141627B2 (ja) | シリコン基板上にGaN層を形成する方法およびGaN基板 | |
US20160380045A1 (en) | Crystalline semiconductor growth on amorphous and poly-crystalline substrates | |
JP2010232322A (ja) | 化合物半導体基板 | |
TWI683372B (zh) | 半導體元件及其形成方法 | |
WO2021005872A1 (ja) | 電子デバイス用基板およびその製造方法 | |
JP7116985B2 (ja) | 半導体基板の製造方法 | |
TWI636165B (zh) | 磊晶晶圓 | |
TW202105473A (zh) | 半導體磊晶結構及其形成方法 | |
US9620461B2 (en) | Laminar structure of semiconductor and manufacturing method thereof | |
TWI762501B (zh) | 使用熱匹配基板的磊晶氮化鎵材料的生長 | |
US20170117136A1 (en) | Fabrication method of semiconductor multilayer structure | |
US10672608B2 (en) | Fabrication of a device on a carrier substrate | |
TW201812852A (zh) | 半導體磊晶基板及其製造方法 | |
CN111739790B (zh) | 一种氮化镓薄膜的外延结构及制备方法 | |
JP7142184B2 (ja) | 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ | |
JP6484489B2 (ja) | 窒化物半導体エピタキシャルウェハおよびその製造方法 | |
JP7290156B2 (ja) | 窒化物半導体基板及びその製造方法 | |
JP2020098829A (ja) | パワーデバイスの製造方法およびそれにより製造されるパワーデバイス | |
WO2022079939A1 (ja) | Iii族元素窒化物半導体基板 | |
JP7290182B2 (ja) | 窒化物半導体基板及びその製造方法 | |
KR100969159B1 (ko) | 질화물 반도체 기판의 제조 방법 |