JP7290156B2 - 窒化物半導体基板及びその製造方法 - Google Patents

窒化物半導体基板及びその製造方法 Download PDF

Info

Publication number
JP7290156B2
JP7290156B2 JP2021017760A JP2021017760A JP7290156B2 JP 7290156 B2 JP7290156 B2 JP 7290156B2 JP 2021017760 A JP2021017760 A JP 2021017760A JP 2021017760 A JP2021017760 A JP 2021017760A JP 7290156 B2 JP7290156 B2 JP 7290156B2
Authority
JP
Japan
Prior art keywords
substrate
nitride semiconductor
crystal silicon
film
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021017760A
Other languages
English (en)
Other versions
JP2022120695A (ja
Inventor
一平 久保埜
慶太郎 土屋
和徳 萩本
勝 篠宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2021017760A priority Critical patent/JP7290156B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to EP22749450.7A priority patent/EP4289995A1/en
Priority to PCT/JP2022/001274 priority patent/WO2022168573A1/ja
Priority to US18/272,620 priority patent/US20240079412A1/en
Priority to KR1020237026253A priority patent/KR20230142717A/ko
Priority to CN202280012933.5A priority patent/CN116802350A/zh
Priority to TW111102800A priority patent/TW202233914A/zh
Publication of JP2022120695A publication Critical patent/JP2022120695A/ja
Application granted granted Critical
Publication of JP7290156B2 publication Critical patent/JP7290156B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Description

本発明は、窒化物半導体基板及びその製造方法に関する。
半導体薄膜製造方法のひとつであるＭＯＣＶＤ法は、大口径化や量産性に優れており、均質な薄膜結晶を成膜できるため、広く用いられている。ＧａＮに代表される窒化物半導体はＳｉの材料としての限界を超える次世代の半導体材料として期待されている。ＭＯＣＶＤ法におけるＧａＮ等のエピタキシャル成長の基板としては、ＧａＮ、ＳｉＣ、サファイア、Ｓｉなどが用いられている。
近年、ＳＯＩに代表されるような、絶縁層（ＳｉＯ２等）上に単結晶シリコン基板が貼り合わせられた基板（以下、絶縁層上単結晶シリコン基板と記載する）がＧａＮのエピタキシャル成長用の基板に実際に応用されている。例えばＧａＮ／ＳＯＩでは、個別のディスクリート部品を電気的に分離することができ、この絶縁方法ではバックゲート効果（基板の電圧によってＭＯＳＦＥＴの閾値電圧が変動すること）の排除やスイッチングノイズが低減されることが証明されている。このような特性はＳｉ基板やＧａＮ基板等では現れないメリットである。またセラミックスの周辺を複数の層で覆い、表面側に絶縁膜と薄いＳｉ基板が存在する基板では、ＧａＮと熱膨張係数が近く、ＧａＮ成長中の反りの制御が容易でクラックや割れが発生しにくいというメリットがある。
しかし、単結晶シリコン基板や絶縁層上単結晶シリコン基板は、表面（ＧａＮ成長面）はＳｉである為、メルトバックエッチングによるＳｉとＧａの共晶反応物（以下、反応痕）が発生しやすい。この反応痕は、デバイスの歩留まりを下げるだけでなく、デバイスプロセスでの発塵源となる可能性が高く、プロセスラインを汚染させることもあるため、反応痕発生を制御することは非常に重要である。
そのため、基本的には単結晶シリコン基板上にＡｌＮなどの層を用いる事で、反応痕の発生を防いでいるがそれでもウェーハ面内数か所において、反応痕が発生してしまう場合がある。特許文献１ではＧａＮのエピタキシャル成長を行ったあとに、反応痕を取り除く技術が公開されているが、エピタキシャル成長時に工夫を加えることで、反応痕を制御する方法は開示されていない。
特許文献２には、絶縁層上単結晶シリコン基板（ここではＳＯＩ）にＩＩＩ－Ｖ属半導体薄膜の成膜に関する技術が公開されているが、成膜の際の欠陥の低減については記載されていない。絶縁層上単結晶シリコン基板の窒化物半導体薄膜の成膜における欠陥の低減に関する技術を公開している文献はこれまでにない。
特開２０１５－１７０６４８号公報 特開２０１１－１０１００７号公報
上記のように絶縁層上単結晶シリコン基板にＧａＮをエピタキシャル成長させると、絶縁層上単結晶シリコン基板表層のＳｉとＧａ源として用いるトリメチルガリウム（ＴＭＧａ）中のＧａが反応し、反応痕が発生する場合がある。単体の単結晶シリコン基板上のＧａＮ成長と比較して絶縁層上単結晶シリコン基板上のＧａＮ成長の方が、反応痕が発生しやすい傾向にある。この原因としては、絶縁層上単結晶シリコン基板の表層の単結晶シリコン層端部が複雑な形状をしているため（図７）、ＧａＮのエピタキシャル成膜時に初期層として成膜するＡｌＮ層が成膜されにくい場所が発生し、単結晶シリコン層端部でＳｉがむき出しの状態で存在する確率が高くＳｉとＧａが反応しやすい為である（ウェーハの端部と単結晶シリコン層端部は必ずしも一致するとは限らず、単結晶シリコン層端部がウェーハの端部から一定の範囲内側にある場合があるため、単結晶シリコン層端部と記載している）。
反応痕が発生している箇所は、デバイスの歩留まりを下げるだけでなく、デバイスプロセス内での発塵源となり工程を汚染させる可能性があるため、低減が求められている。
本発明は上記課題を解決するためになされたもので、反応痕の発生が抑制された窒化物半導体基板及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、支持基板上に絶縁層を介して単結晶シリコン層が形成された成膜用基板上に、Ｇａを含む窒化物半導体薄膜が成膜されている窒化物半導体基板であって、前記窒化物半導体薄膜の成長面である前記単結晶シリコン層の端部から内方に向けてＧａを含む前記窒化物半導体薄膜が成膜されていない領域を有するものである窒化物半導体基板を提供する。
このような窒化物半導体基板であれば、単結晶シリコンとＧａの共晶反応による反応痕の発生を抑制することができる。
また、本発明では、前記成膜されていない領域が、単結晶シリコン層の端部から内方に向けて０．３ｍｍ以上３ｍｍ未満の領域であることが好ましい。
このような窒化物半導体基板であれば、本発明の効果をより向上させることができる。
また、本発明では、前記絶縁層が、酸化シリコン（ＳｉＯ２）層であることが好ましい。
このような窒化物半導体基板であれば、バックゲート効果の排除やスイッチングノイズが低減できる。
また、本発明では、前記成膜用基板上に成膜されている窒化物半導体薄膜は、ＡｌＮ膜とその上にＧａＮ膜またはＡｌＧａＮ膜、またはその両方が形成されているものであることが好ましい。
このような窒化物半導体基板であれば、近年要求されている窒化物半導体基板として有用であり、本発明の効果をより一層向上させることができる。
また、本発明では、前記成膜用基板が多結晶シリコンまたは単結晶シリコンを支持基板として、その上に酸化シリコン層を介して単結晶シリコン層が貼り合わされているものであることが好ましい。
このような窒化物半導体基板であれば、本発明の効果をより向上させることができる。
また、本発明では、窒化物半導体基板の製造方法であって、
少なくとも支持基板と、貼り合わせ用単結晶シリコン基板を準備する工程、
前記支持基板と前記貼り合わせ用単結晶シリコン基板を酸化シリコン層を介して接合する工程、
前記貼り合わせ用単結晶シリコン基板を薄膜化し単結晶シリコン層に加工する工程、
前記単結晶シリコン層の端部から内方を覆うようにリング状部材を載置する工程、
前記単結晶シリコン層上にＡｌＮ膜を成長させる工程、
ＡｌＮ膜上にＧａＮ膜またはＡｌＧａＮ膜、またはその両方を成長させる工程を含むことを特徴とする窒化物半導体基板の製造方法を提供する。
このような窒化物半導体基板の製造方法であれば、単結晶シリコンとＧａの共晶反応による反応痕の発生を抑制された窒化物半導体基板を比較的容易に製造することができる。
また、本発明では、前記支持基板を、多結晶シリコンまたは単結晶シリコンからなる支持基板とすることが好ましい。
このような窒化物半導体基板の製造方法であれば、本発明の効果をより向上させることができる。
以上のように、本発明の窒化物半導体基板であれば、単結晶シリコンとＧａの共晶反応による反応痕の発生を抑制することができる。従って、高品質の窒化物半導体基板を得ることができ、これを用いたデバイス製造において、デバイス歩留まりの向上や高精度化を計ることができる。
本発明の窒化物半導体基板の一例を示す上面視の概略図である。 本発明の窒化物半導体基板の製造方法に用いることができる、ＭＯＣＶＤ装置の一例を示す概略図である。 本発明の窒化物半導体基板の成膜用基板の一例を示す概略断面図である。 図１に示すＡの幅を変化させたときの反応痕発生個数の関係である。 実施例で成膜された基板のエッジ部を示す光学顕微鏡での観察像である。 比較例で成膜された基板のエッジ部を示す光学顕微鏡での観察像である。 表層単結晶シリコン層の端部を示す光学顕微鏡での観察像である。
上述のように、反応痕の発生が抑制された窒化物半導体基板及びその製造方法の開発が求められていた。
上記のように絶縁層上単結晶シリコン基板にＧａＮをエピタキシャル成長させるとＧａＮ成長用基板表層の単結晶シリコンとＧａ源として用いるトリメチルガリウム（ＴＭＧａ）中のＧａが反応し、反応痕が発生する場合がある。
本発明者らは、上記課題を解決するため鋭意検討を重ねたところ、窒化物半導体薄膜の成長面である単結晶シリコン層の端部から内方に向けてＧａを含む窒化物半導体薄膜が成膜されない領域を設けることで反応痕の発生を抑制できることを見出し、本発明を完成させた。
即ち、本発明は、支持基板上に絶縁層を介して単結晶シリコン層が形成された成膜用基板上に、Ｇａを含む窒化物半導体薄膜が成膜されている窒化物半導体基板であって、前記窒化物半導体薄膜の成長面である前記単結晶シリコン層の端部から内方に向けてＧａを含む前記窒化物半導体薄膜が成膜されていない領域を有するものである窒化物半導体基板である。
また、本発明は、窒化物半導体基板の製造方法であって、
少なくとも支持基板と、貼り合わせ用単結晶シリコン基板を準備する工程、
前記支持基板と前記貼り合わせ用単結晶シリコン基板を酸化シリコン層を介して接合する工程、
前記貼り合わせ用単結晶シリコン基板を薄膜化し単結晶シリコン層に加工する工程、
前記単結晶シリコン層の端部から内方を覆うようにリング状部材を載置する工程、
前記単結晶シリコン層上にＡｌＮ膜を成長させる工程、
ＡｌＮ膜上にＧａＮ膜またはＡｌＧａＮ膜、またはその両方を成長させる工程を含む窒化物半導体基板の製造方法である。
以下、本発明について図面を用いて詳細に説明するが、本発明はこれらに限定されるものではない。
［窒化物半導体基板］
本発明の窒化物半導体基板の構成は、図３のように支持基板１１上に絶縁層１２を介して単結晶シリコン層１３が形成された成膜用基板１０上に、Ｇａを含む窒化物半導体薄膜が成膜されている窒化物半導体基板である。そして図１のように、前記窒化物半導体薄膜１４の成長面である前記単結晶シリコン層１３の端部から内方に向けてＧａを含む前記窒化物半導体薄膜１４が成膜されていない領域Ａを有するものである。
前記成膜用基板は、上記図３に示すように、支持基板１１上に絶縁層１２を介して単結晶シリコン層１３が形成されることによって構成されることができる。
前記成膜されていない領域の範囲Ａは特に限定されないが、単結晶シリコン層の端部から内方に向けて０．３ｍｍ以上３ｍｍ未満の領域であることが好ましい。
前記絶縁層の材料は特に限定されないが、酸化シリコン（ＳｉＯ２）層であることが好ましい。
前記成膜用基板上に成膜されている窒化物半導体薄膜は特に限定されないが、ＡｌＮ膜とその上にＧａＮ膜またはＡｌＧａＮ膜、またはその両方が形成されているものであることが好ましい。
この時、前記成膜用基板が多結晶シリコンまたは単結晶シリコンを支持基板として、その上に酸化シリコン層を介して単結晶シリコン層が貼り合わされているものであることが好ましい。
［窒化物半導体基板の製造方法］
本発明の窒化物半導体基板の製造方法は、
少なくとも支持基板と、貼り合わせ用単結晶シリコン基板を準備する工程、
前記支持基板と前記貼り合わせ用単結晶シリコン基板を酸化シリコン層を介して接合する工程、
前記貼り合わせ用単結晶シリコン基板を薄膜化し単結晶シリコン層に加工する工程、
前記単結晶シリコン層の端部から内方を覆うようにリング状部材を載置する工程、
前記単結晶シリコン層上にＡｌＮ膜を成長させる工程、
ＡｌＮ膜上にＧａＮ膜またはＡｌＧａＮ膜、またはその両方を成長させる工程を含んでいれば特に限定されない。
図２に本発明の半導体基板の製造方法に用いることができる、ＭＯＣＶＤ装置の一例の概略図を示す。ＭＯＣＶＤ装置は、基板を載置するポケットを有するサテライト２、石英製のシーリング３及びクォーツ４を備える。
本発明の窒化物半導体基板の製造方法は、例えば図２に示したような、自公転型のＭＯＣＶＤ反応炉において、絶縁層上単結晶シリコン基板（成膜用基板）１にＡｌＮ膜、ＡｌＧａＮ膜およびＧａＮ膜のエピタキシャル成長を行うことができる。絶縁層上単結晶シリコン基板（成膜用基板）１は例えば図２のようにサテライト２と呼ばれるウェーハポケットに載置することができる。
この絶縁層上単結晶シリコン基板１は、支持基板と貼り合わせ用単結晶シリコン基板を酸化シリコン層を介して接合した後、前記貼り合わせ用単結晶シリコン基板を薄膜化し単結晶シリコン層に加工する。例えば多結晶シリコン基板または単結晶シリコン基板からなる支持基板と貼り合わせ用単結晶シリコン基板を酸化シリコン層を介して接合した後、貼り合わせ用単結晶シリコン基板を薄く加工し、単結晶シリコン層とすることが好ましい。
貼り合わせ用単結晶シリコン基板の薄膜化の方法は特に限定されず従来法を適用できる。例えば、支持基板と貼り合わせ用単結晶シリコン基板を酸化シリコン層を介して接合した後、貼り合わせ用単結晶シリコン基板の表面から、研削・研磨あるいはエッチングすることによって薄膜化することができる。また、貼り合わせ用単結晶シリコン基板にイオン注入層を形成し、接合後イオン注入層で剥離する、いわゆるイオン注入剥離法によってもよい。
エピタキシャル成長の際、例えばＡｌ源としてトリメチルアルミニウム（ＴＭＡｌ）、Ｇａ源としてＴＭＧａ、Ｎ源としてＮＨ３を用いることができる。また、キャリアガスはＮ２およびＨ２、またはそのいずれかとすることができ、プロセス温度は例えば９００～１２００℃程度とすることが好ましい。また、キャリアガスはガス流５の向きに沿って流すことができ、マスフローコントローラーなどで流量を調整することができる。
この時、前記単結晶シリコン層１３の端部から内方を覆うようにリング状部材６を載置する。例えばサテライトの上に絶縁層上単結晶シリコン基板（成膜用基板１０）を載置し、絶縁層上シリコン基板（成膜用基板１０）の単結晶シリコン層１３が、端部から例えば０．３ｍｍ以上３ｍｍ未満の領域を覆うようなリング状部材６を絶縁層上シリコン基板上に載置することができる。その後、蓋を閉めエピタキシャル成長を行う。
この際、前記単結晶シリコン層１３上にＡｌＮ膜を成長させた後、ＡｌＮ膜上にＧａＮ膜またはＡｌＧａＮ膜、またはその両方を成長させる。エピタキシャル層は基板側から成長方向に向かって順に例えばＡｌＮ膜、ＡｌＧａＮ膜を成膜し、その後ＧａＮ膜をエピタキシャル成長させることができる。エピタキシャル層の構造はこれに限らず、ＡｌＧａＮ膜を成膜しない場合や、ＡｌＧａＮ膜成膜後さらにＡｌＮ膜を成膜する場合もある。
図１に絶縁層上単結晶シリコン基板上にＡｌＮ膜とＧａＮ膜をこの順番で成長させた場合の、単結晶シリコン層１３とＧａＮ層１４の位置関係を示す。図１中Ａはリング状部材を載置することでＧａＮ膜１４を成長させない範囲を示す。
ここでＡの幅を変化させたときの反応痕発生個数の関係を図４に示す。図４から判るようにＡの幅を０．３ｍｍ以上とすることで反応痕は発生しなくなる。なおＧａＮ層の面積が小さくなることによるデバイス歩留まりを考慮して上限は３ｍｍ未満とするのが好ましい。
リング状部材６の材質は、高温での反応に耐えられる材料であれば特に限定されないが、消耗が少なく半永久的に使用できるＳｉＣを用いることが好ましい。そうすることで、コスト的にもメリットがある。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
図２に示すＭＯＣＶＤ装置のサテライト２に直径１５０ｍｍの単結晶シリコン基板からなる支持基板１１に酸化シリコン層１２を介して単結晶シリコン層１３が形成された成膜用基板１０をセットし、成長用基板の単結晶シリコン層１３の端部から０．３ｍｍの領域を覆うようにＳｉＣからなるリング状部材６を成膜用基板上に載置した。
その上に厚さ１００ｎｍのＡｌＮ膜を成長させた。その後、ＡｌＧａＮ膜を１５０ｎｍ成長させた。その上にＧａＮ膜を成長して、エピタキシャル層の合計の総膜厚は５μｍとした。エピタキシャル成長終了後、ＧａＮ膜をエピタキシャル成長させた成膜用基板の単結晶シリコン層端部周辺を光学顕微鏡で観察し、反応痕の発生状態を調査した。その結果を図５に示す。図５に示すように反応痕の発生はなかった。
（比較例）
リング状部材を載置しないことを除き、実施例と同様の条件でエピタキシャル成長を行った。実施例同様に外周部の反応痕の発生状態を調査した。その結果を図６に示す。図６に示すように反応痕が発生しているのが確認できる。
実施例と比較例との比較より、本発明の窒化物半導体基板であれば、反応痕の発生が抑制された窒化物半導体基板とすることができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…絶縁層上単結晶シリコン基板（成膜用基板）、 ２…サテライト、
３…シーリング、 ４…クォーツ、 ５…ガス流、 ６…リング状部材、
１０…成膜用基板、 １１…支持基板、 １２…絶縁層、
１３…単結晶シリコン層、 １４…窒化物半導体薄膜、
Ａ…窒化物半導体薄膜が成膜されていない領域。

Claims (6)

  1. 支持基板上に絶縁層を介して単結晶シリコン層が形成された成膜用基板上に、Ｇａを含む窒化物半導体薄膜が成膜されている窒化物半導体基板であって、前記窒化物半導体薄膜の成長面である前記単結晶シリコン層の端部から内方に向けてＧａを含む前記窒化物半導体薄膜が成膜されていない領域を有し、前記成膜されていない領域が、単結晶シリコン層の端部から内方に向けて０．３ｍｍ以上３ｍｍ未満の領域であることを特徴とする窒化物半導体基板。
  2. 前記絶縁層が、酸化シリコン（ＳｉＯ２）層であることを特徴とする請求項１または請求項１に記載の窒化物半導体基板。
  3. 前記成膜用基板上に成膜されている窒化物半導体薄膜は、ＡｌＮ膜とその上にＧａＮ膜またはＡｌＧａＮ膜、またはその両方が形成されているものであることを特徴とする請求項１又は請求項２に記載の窒化物半導体基板。
  4. 前記成膜用基板が多結晶シリコンまたは単結晶シリコンを支持基板として、その上に酸化シリコン層を介して単結晶シリコン層が貼り合わされたものであることを特徴とする請求項１から請求項３のいずれか一項に記載の窒化物半導体基板。
  5. 窒化物半導体基板の製造方法であって、
    少なくとも支持基板と、貼り合わせ用単結晶シリコン基板を準備する工程、
    前記支持基板と前記貼り合わせ用単結晶シリコン基板を酸化シリコン層を介して接合する工程、
    前記貼り合わせ用単結晶シリコン基板を薄膜化し単結晶シリコン層に加工する工程、
    前記単結晶シリコン層の端部から内方を０．３ｍｍ以上３ｍｍ未満の領域を覆うようにリング状部材を載置する工程、
    前記単結晶シリコン層上にＡｌＮ膜を成長させる工程、
    ＡｌＮ膜上にＧａＮ膜またはＡｌＧａＮ膜、またはその両方を成長させる工程を含むことを特徴とする窒化物半導体基板の製造方法。
  6. 前記支持基板を、多結晶シリコンまたは単結晶シリコンからなる支持基板とすることを特徴とする請求項５に記載の窒化物半導体基板の製造方法。
JP2021017760A 2021-02-05 2021-02-05 窒化物半導体基板及びその製造方法 Active JP7290156B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2021017760A JP7290156B2 (ja) 2021-02-05 2021-02-05 窒化物半導体基板及びその製造方法
PCT/JP2022/001274 WO2022168573A1 (ja) 2021-02-05 2022-01-17 窒化物半導体基板及びその製造方法
US18/272,620 US20240079412A1 (en) 2021-02-05 2022-01-17 Nitride semiconductor substrate and manufacturing method therefor
KR1020237026253A KR20230142717A (ko) 2021-02-05 2022-01-17 질화물 반도체기판 및 그의 제조방법
EP22749450.7A EP4289995A1 (en) 2021-02-05 2022-01-17 Nitride semiconductor substrate and method for producing same
CN202280012933.5A CN116802350A (zh) 2021-02-05 2022-01-17 氮化物半导体基板及其制造方法
TW111102800A TW202233914A (zh) 2021-02-05 2022-01-24 氮化物半導體基板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021017760A JP7290156B2 (ja) 2021-02-05 2021-02-05 窒化物半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2022120695A JP2022120695A (ja) 2022-08-18
JP7290156B2 true JP7290156B2 (ja) 2023-06-13

Family

ID=82740617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021017760A Active JP7290156B2 (ja) 2021-02-05 2021-02-05 窒化物半導体基板及びその製造方法

Country Status (7)

Country Link
US (1) US20240079412A1 (ja)
EP (1) EP4289995A1 (ja)
JP (1) JP7290156B2 (ja)
KR (1) KR20230142717A (ja)
CN (1) CN116802350A (ja)
TW (1) TW202233914A (ja)
WO (1) WO2022168573A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017510055A (ja) 2013-12-13 2017-04-06 レイセオン カンパニー 薄いシリコンオン絶縁体（ｓｏｉ）ウェハー上にマイクロストリップ伝送ラインを形成するための方法及び構造体
US20190390365A1 (en) 2018-06-22 2019-12-26 X-Fab Semiconductor Foundries Gmbh Substrates for iii-nitride epitaxy
JP2021502701A (ja) 2017-11-06 2021-01-28 クロミス，インコーポレイテッド 加工基板構造物を使用して実現された電力デバイスおよびｒｆデバイス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2743981A1 (en) 2009-10-30 2014-06-18 Imec Method of manufacturing an integrated semiconductor substrate structure
JP6261388B2 (ja) 2014-03-05 2018-01-17 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017510055A (ja) 2013-12-13 2017-04-06 レイセオン カンパニー 薄いシリコンオン絶縁体（ｓｏｉ）ウェハー上にマイクロストリップ伝送ラインを形成するための方法及び構造体
JP2021502701A (ja) 2017-11-06 2021-01-28 クロミス，インコーポレイテッド 加工基板構造物を使用して実現された電力デバイスおよびｒｆデバイス
US20190390365A1 (en) 2018-06-22 2019-12-26 X-Fab Semiconductor Foundries Gmbh Substrates for iii-nitride epitaxy

Also Published As

Publication number Publication date
EP4289995A1 (en) 2023-12-13
KR20230142717A (ko) 2023-10-11
TW202233914A (zh) 2022-09-01
US20240079412A1 (en) 2024-03-07
WO2022168573A1 (ja) 2022-08-11
CN116802350A (zh) 2023-09-22
JP2022120695A (ja) 2022-08-18

Similar Documents

Publication Publication Date Title
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
US9437688B2 (en) High-quality GaN high-voltage HFETs on silicon
KR20150007952A (ko) 반도체장치의 제조방법
JP7290156B2 (ja) 窒化物半導体基板及びその製造方法
WO2022181163A1 (ja) 窒化物半導体基板およびその製造方法
US10672608B2 (en) Fabrication of a device on a carrier substrate
WO2013187078A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
JP7290182B2 (ja) 窒化物半導体基板及びその製造方法
CN112585305B (zh) GaN层叠基板的制造方法
WO2023017712A1 (ja) 窒化物半導体基板及びその製造方法
WO2023026847A1 (ja) 窒化物半導体基板及びその製造方法
TWI834703B (zh) ＧａＮ層合基板的製造方法
TW202331794A (zh) 氮化物半導體基板及氮化物半導體基板的製造方法
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP2017214232A (ja) 窒化物化合物半導体基板の製造方法
JP2014216355A (ja) 半導体結晶層形成基板および複合基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220823

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230515

R150 Certificate of patent or registration of utility model

Ref document number: 7290156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150