KR20230142717A - 질화물 반도체기판 및 그의 제조방법 - Google Patents

질화물 반도체기판 및 그의 제조방법 Download PDF

Info

Publication number
KR20230142717A
KR20230142717A KR1020237026253A KR20237026253A KR20230142717A KR 20230142717 A KR20230142717 A KR 20230142717A KR 1020237026253 A KR1020237026253 A KR 1020237026253A KR 20237026253 A KR20237026253 A KR 20237026253A KR 20230142717 A KR20230142717 A KR 20230142717A
Authority
KR
South Korea
Prior art keywords
single crystal
nitride semiconductor
substrate
crystal silicon
film
Prior art date
Application number
KR1020237026253A
Other languages
English (en)
Inventor
잇페이 쿠보노
케이타로 츠치야
카즈노리 하기모토
마사루 시노미야
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20230142717A publication Critical patent/KR20230142717A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 지지기판 상에 절연층을 개재하여 단결정 실리콘층이 형성된 성막용 기판 상에, Ga를 포함하는 질화물 반도체박막이 성막되어 있는 질화물 반도체기판으로서, 상기 질화물 반도체박막의 성장면인 상기 단결정 실리콘층의 단부로부터 내방을 향하여 Ga를 포함하는 상기 질화물 반도체박막이 성막되어 있지 않은 영역을 갖는 것을 특징으로 하는 질화물 반도체기판이다. 이에 의해, 반응흔의 발생이 억제된 질화물 반도체기판 및 그의 제조방법이 제공된다.

Description

질화물 반도체기판 및 그의 제조방법
본 발명은, 질화물 반도체기판 및 그의 제조방법에 관한 것이다.
반도체박막 제조방법의 하나인 MOCVD법은, 대구경화나 양산성이 우수하고, 균질한 박막 결정을 성막할 수 있기 때문에, 널리 이용되고 있다. GaN으로 대표되는 질화물 반도체는 Si의 재료로서의 한계를 넘는 차세대 반도체 재료로서 기대되고 있다. MOCVD법에 있어서의 GaN 등의 에피택셜 성장의 기판으로서는, GaN, SiC, 사파이어, Si 등이 이용되고 있다.
최근, SOI로 대표되는 바와 같은, 절연층(SiO2 등) 상에 단결정 실리콘기판이 첩합된 기판(이하, 절연층 상 단결정 실리콘기판이라고 기재한다)이 GaN의 에피택셜 성장용 기판에 실제로 응용되고 있다. 예를 들면 GaN/SOI로는, 개별 디스크리트 부품을 전기적으로 분리할 수 있으며, 이 절연방법으로는 백게이트 효과(기판의 전압에 따라 MOSFET의 임계값 전압이 변동하는 것)의 배제나 스위칭 노이즈가 저감되는 것이 증명되어 있다. 이러한 특성은 Si기판이나 GaN기판 등에서는 나타나지 않는 장점이다. 또한 세라믹스의 주변을 복수 층으로 덮고, 표면 측에 절연막과 얇은 Si기판이 존재하는 기판에서는, GaN과 열팽창계수가 가깝고, GaN 성장 중의 휨의 제어가 용이하며 크랙이나 균열이 발생하기 어렵다는 장점이 있다.
그러나, 단결정 실리콘기판이나 절연층 상 단결정 실리콘기판은, 표면(GaN 성장면)은 Si이기 때문에, 멜트백 에칭에 의한 Si와 Ga의 공정반응물(이하, 반응흔)이 발생하기 쉽다. 이 반응흔은, 디바이스 수율을 낮출 뿐만 아니라, 디바이스 프로세스에서의 발진원이 될 가능성이 높고, 프로세스 라인을 오염시킬 수도 있기 때문에, 반응흔 발생을 제어하는 것은 매우 중요하다.
그 때문에, 기본적으로는 단결정 실리콘기판 상에 AlN 등의 층을 사용함으로써, 반응흔의 발생을 막고 있지만 그래도 웨이퍼 면내 몇 곳에 있어서, 반응흔이 발생해 버리는 경우가 있다. 특허문헌1에서는 GaN의 에피택셜 성장을 행한 후에, 반응흔을 제거하는 기술이 공개되어 있지만, 에피택셜 성장 시에 연구를 더함으로써, 반응흔을 제어하는 방법은 개시되어 있지 않다.
특허문헌2에는, 절연층 상 단결정 실리콘기판(여기에서는 SOI)에 III-V속 반도체박막의 성막에 관한 기술이 공개되어 있지만, 성막 시의 결함의 저감에 대해서는 기재되어 있지 않다. 절연층 상 단결정 실리콘기판의 질화물 반도체박막의 성막에 있어서의 결함의 저감에 관한 기술을 공개하고 있는 문헌은 지금까지 없었다.
일본 특허공개 2015-170648호 공보 일본 특허공개 2011-101007호 공보
상기와 같이 절연층 상 단결정 실리콘기판에 GaN을 에피택셜 성장시키면, 절연층 상 단결정 실리콘기판 표층의 Si와 Ga원으로서 사용하는 트리메틸갈륨(TMGa) 중의 Ga가 반응하여, 반응흔이 발생하는 경우가 있다. 단체의 단결정 실리콘기판 상의 GaN 성장과 비교하여 절연층 상 단결정 실리콘기판 상의 GaN 성장 쪽이, 반응흔이 발생하기 쉬운 경향이 있다. 이 원인으로서는, 절연층 상 단결정 실리콘기판의 표층의 단결정 실리콘층 단부가 복잡한 형상을 하고 있기 때문에(도 7), GaN의 에피택셜 성막 시에 초기층으로서 성막하는 AlN층이 성막되기 어려운 장소가 발생하고, 단결정 실리콘층 단부에서 Si가 노출된 상태로 존재할 확률이 높고 Si와 Ga가 반응하기 쉽기 때문이다(웨이퍼의 단부와 단결정 실리콘층 단부는 반드시 일치하는 것은 아니며, 단결정 실리콘층 단부가 웨이퍼의 단부로부터 일정 범위내측에 있는 경우가 있기 때문에, 단결정 실리콘층 단부라고 기재하고 있다).
반응흔이 발생하고 있는 개소는, 디바이스 수율을 낮출 뿐만 아니라, 디바이스 프로세스 내에서의 발진원이 되어 공정을 오염시킬 가능성이 있기 때문에, 저감이 요구되고 있다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로, 반응흔의 발생이 억제된 질화물 반도체기판 및 그의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명에서는, 지지기판 상에 절연층을 개재하여 단결정 실리콘층이 형성된 성막용 기판 상에, Ga를 포함하는 질화물 반도체박막이 성막되어 있는 질화물 반도체기판으로서, 상기 질화물 반도체박막의 성장면인 상기 단결정 실리콘층의 단부로부터 내방을 향하여 Ga를 포함하는 상기 질화물 반도체박막이 성막되어 있지 않은 영역을 갖는 것인 질화물 반도체기판을 제공한다.
이러한 질화물 반도체기판이면, 단결정 실리콘과 Ga의 공정반응에 의한 반응흔의 발생을 억제할 수 있다.
또한, 본 발명에서는, 상기 성막되어 있지 않은 영역이, 단결정 실리콘층의 단부로부터 내방을 향하여 0.3mm 이상 3mm 미만의 영역인 것이 바람직하다.
이러한 질화물 반도체기판이면, 본 발명의 효과를 보다 향상시킬 수 있다.
또한, 본 발명에서는, 상기 절연층이, 산화실리콘(SiO2)층인 것이 바람직하다.
이러한 질화물 반도체기판이면, 백게이트 효과의 배제나 스위칭 노이즈를 저감할 수 있다.
또한, 본 발명에서는, 상기 성막용 기판 상에 성막되어 있는 질화물 반도체박막은, AlN막과 그 위에 GaN막 또는 AlGaN막, 또는 그 양방이 형성되어 있는 것이 바람직하다.
이러한 질화물 반도체기판이면, 최근 요구되고 있는 질화물 반도체기판으로서 유용하며, 본 발명의 효과를 보다 한층 향상시킬 수 있다.
또한, 본 발명에서는, 상기 성막용 기판이 다결정 실리콘 또는 단결정 실리콘을 지지기판으로 하여, 그 위에 산화실리콘층을 개재하여 단결정 실리콘층이 첩합되어 있는 것이 바람직하다.
이러한 질화물 반도체기판이면, 본 발명의 효과를 보다 향상시킬 수 있다.
또한, 본 발명에서는, 질화물 반도체기판의 제조방법으로서,
적어도 지지기판과, 첩합용 단결정 실리콘기판을 준비하는 공정,
상기 지지기판과 상기 첩합용 단결정 실리콘기판을 산화실리콘층을 개재하여 접합하는 공정,
상기 첩합용 단결정 실리콘기판을 박막화하여 단결정 실리콘층에 가공하는 공정,
상기 단결정 실리콘층의 단부로부터 내방을 덮도록 링상 부재를 재치하는 공정,
상기 단결정 실리콘층 상에 AlN막을 성장시키는 공정,
AlN막 상에 GaN막 또는 AlGaN막, 또는 그 양방을 성장시키는 공정을 포함하는 것을 특징으로 하는 질화물 반도체기판의 제조방법을 제공한다.
이러한 질화물 반도체기판의 제조방법이면, 단결정 실리콘과 Ga의 공정반응에 의한 반응흔의 발생이 억제된 질화물 반도체기판을 비교적 용이하게 제조할 수 있다.
또한, 본 발명에서는, 상기 지지기판을, 다결정 실리콘 또는 단결정 실리콘으로 이루어지는 지지기판으로 하는 것이 바람직하다.
이러한 질화물 반도체기판의 제조방법이면, 본 발명의 효과를 보다 향상시킬 수 있다.
이상과 같이, 본 발명의 질화물 반도체기판이면, 단결정 실리콘과 Ga의 공정반응에 의한 반응흔의 발생을 억제할 수 있다. 따라서, 고품질의 질화물 반도체기판을 얻을 수 있고, 이를 이용한 디바이스 제조에 있어서, 디바이스 수율의 향상이나 고정밀도화를 도모할 수 있다.
도 1은 본 발명의 질화물 반도체기판의 일례를 나타내는 상면시의 개략도이다.
도 2는 본 발명의 질화물 반도체기판의 제조방법에 사용할 수 있는, MOCVD장치의 일례를 나타내는 개략도이다.
도 3은 본 발명의 질화물 반도체기판의 성막용 기판의 일례를 나타내는 개략단면도이다.
도 4는 도 1에 나타내는 A의 폭을 변화시켰을 때의 반응흔 발생개수의 관계 이다.
도 5는 실시예에서 성막된 기판의 에지부를 나타내는 광학현미경에서의 관찰상이다.
도 6은 비교예에서 성막된 기판의 에지부를 나타내는 광학현미경에서의 관찰상이다.
도 7은 표층 단결정 실리콘층의 단부를 나타내는 광학현미경에서의 관찰상이다.
상술한 바와 같이, 반응흔의 발생이 억제된 질화물 반도체기판 및 그의 제조방법의 개발이 요구되고 있었다.
상기와 같이 절연층 상 단결정 실리콘기판에 GaN을 에피택셜 성장시키면 GaN 성장용 기판 표층의 단결정 실리콘과 Ga원으로서 사용하는 트리메틸갈륨(TMGa) 중의 Ga가 반응하여, 반응흔이 발생하는 경우가 있다.
본 발명자들은, 상기 과제를 해결하기 위해 예의 검토를 거듭한 바, 질화물 반도체박막의 성장면인 단결정 실리콘층의 단부로부터 내방을 향하여 Ga를 포함하는 질화물 반도체박막이 성막되지 않는 영역을 마련함으로써 반응흔의 발생을 억제할 수 있는 것을 찾아내어, 본 발명을 완성시켰다.
즉, 본 발명은, 지지기판 상에 절연층을 개재하여 단결정 실리콘층이 형성된 성막용 기판 상에, Ga를 포함하는 질화물 반도체박막이 성막되어 있는 질화물 반도체기판이며, 상기 질화물 반도체박막의 성장면인 상기 단결정 실리콘층의 단부로부터 내방을 향하여 Ga를 포함하는 상기 질화물 반도체박막이 성막되어 있지 않은 영역을 갖는 것인 질화물 반도체기판이다.
또한, 본 발명은, 질화물 반도체기판의 제조방법으로서,
적어도 지지기판과, 첩합용 단결정 실리콘기판을 준비하는 공정,
상기 지지기판과 상기 첩합용 단결정 실리콘기판을 산화실리콘층을 개재하여 접합하는 공정,
상기 첩합용 단결정 실리콘기판을 박막화하여 단결정 실리콘층에 가공하는 공정,
상기 단결정 실리콘층의 단부로부터 내방을 덮도록 링상 부재를 재치하는 공정,
상기 단결정 실리콘층 상에 AlN막을 성장시키는 공정,
AlN막 상에 GaN막 또는 AlGaN막, 또는 그 양방을 성장시키는 공정을 포함하는 질화물 반도체기판의 제조방법이다.
이하, 본 발명에 대해서 도면을 이용하여 상세하게 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
[질화물 반도체기판]
본 발명의 질화물 반도체기판의 구성은, 도 3과 같이 지지기판(11) 상에 절연층(12)을 개재하여 단결정 실리콘층(13)이 형성된 성막용 기판(10) 상에, Ga를 포함하는 질화물 반도체박막이 성막되어 있는 질화물 반도체기판이다. 그리고 도 1과 같이, 상기 질화물 반도체박막(14)의 성장면인 상기 단결정 실리콘층(13)의 단부로부터 내방을 향하여 Ga를 포함하는 상기 질화물 반도체박막(14)이 성막되어 있지 않은 영역(A)을 갖는 것이다.
상기 성막용 기판은, 상기 도 3에 나타내는 바와 같이, 지지기판(11) 상에 절연층(12)을 개재하여 단결정 실리콘층(13)이 형성되는 것에 의해 구성될 수 있다.
상기 성막되어 있지 않은 영역의 범위(A)는 특별히 한정되지 않지만, 단결정 실리콘층의 단부로부터 내방을 향하여 0.3mm 이상 3mm 미만의 영역인 것이 바람직하다.
상기 절연층의 재료는 특별히 한정되지 않지만, 산화실리콘(SiO2)층인 것이 바람직하다.
상기 성막용 기판 상에 성막되어 있는 질화물 반도체박막은 특별히 한정되지 않지만, AlN막과 그 위에 GaN막 또는 AlGaN막, 또는 그 양방이 형성되어 있는 것이 바람직하다.
이때, 상기 성막용 기판이 다결정 실리콘 또는 단결정 실리콘을 지지기판으로 하여, 그 위에 산화실리콘층을 개재하여 단결정 실리콘층이 첩합되어 있는 것이 바람직하다.
[질화물 반도체기판의 제조방법]
본 발명의 질화물 반도체기판의 제조방법은,
적어도 지지기판과, 첩합용 단결정 실리콘기판을 준비하는 공정,
상기 지지기판과 상기 첩합용 단결정 실리콘기판을 산화실리콘층을 개재하여 접합하는 공정,
상기 첩합용 단결정 실리콘기판을 박막화하여 단결정 실리콘층에 가공하는 공정,
상기 단결정 실리콘층의 단부로부터 내방을 덮도록 링상 부재를 재치하는 공정,
상기 단결정 실리콘층 상에 AlN막을 성장시키는 공정,
AlN막 상에 GaN막 또는 AlGaN막, 또는 그 양방을 성장시키는 공정을 포함하고 있으면 특별히 한정되지 않는다.
도 2에 본 발명의 반도체기판의 제조방법에 사용할 수 있는, MOCVD장치의 일례의 개략도를 나타낸다. MOCVD장치는, 기판을 재치하는 포켓을 갖는 새틀라이트(2), 석영제의 실링(3) 및 쿼츠(4)를 구비한다.
본 발명의 질화물 반도체기판의 제조방법은, 예를 들면 도 2에 나타내는 바와 같은, 자공전형의 MOCVD 반응로에 있어서, 절연층 상 단결정 실리콘기판(성막용 기판)(1)에 AlN막, AlGaN막 및 GaN막의 에피택셜 성장을 행할 수 있다. 절연층 상 단결정 실리콘기판(성막용 기판)(1)은 예를 들면 도 2와 같이 새틀라이트(2)라고 불리는 웨이퍼 포켓에 재치할 수 있다.
이 절연층 상 단결정 실리콘기판(1)은, 지지기판과 첩합용 단결정 실리콘기판을 산화실리콘층을 개재하여 접합한 후, 상기 첩합용 단결정 실리콘기판을 박막화하여 단결정 실리콘층에 가공한다. 예를 들면 다결정 실리콘기판 또는 단결정 실리콘기판으로 이루어지는 지지기판과 첩합용 단결정 실리콘기판을 산화실리콘층을 개재하여 접합한 후, 첩합용 단결정 실리콘기판을 얇게 가공하여, 단결정 실리콘층으로 하는 것이 바람직하다.
첩합용 단결정 실리콘기판의 박막화 방법은 특별히 한정되지 않고 종래법을 적용할 수 있다. 예를 들면, 지지기판과 첩합용 단결정 실리콘기판을 산화실리콘층을 개재하여 접합한 후, 첩합용 단결정 실리콘기판의 표면으로부터, 연삭·연마 혹은 에칭하는 것에 의해 박막화할 수 있다. 또한, 첩합용 단결정 실리콘기판에 이온 주입층을 형성하고, 접합 후 이온 주입층에서 박리하는, 소위 이온 주입박리법에 따라도 된다.
에피택셜 성장 시, 예를 들면 Al원으로서 트리메틸알루미늄(TMAl), Ga원으로서 TMGa, N원으로서 NH3을 사용할 수 있다. 또한, 캐리어 가스는 N2 및 H2, 또는 그 중 어느 하나로 할 수 있고, 프로세스 온도는 예를 들면 900~1200℃ 정도로 하는 것이 바람직하다. 또한, 캐리어 가스는 가스흐름(5)의 방향에 따라 흐르게 할 수 있고, 매스 플로우 컨트롤러 등으로 유량을 조정할 수 있다.
이때, 상기 단결정 실리콘층(13)의 단부로부터 내방을 덮도록 링상 부재(6)를 재치한다. 예를 들면 새틀라이트 상에 절연층 상 단결정 실리콘기판(성막용 기판(10))을 재치하고, 절연층 상 실리콘기판(성막용 기판(10))의 단결정 실리콘층(13)이, 단부로부터 예를 들면 0.3mm 이상 3mm 미만의 영역을 덮는 것과 같은 링상 부재(6)를 절연층 상 실리콘기판 상에 재치할 수 있다. 그 후, 뚜껑을 닫고 에피택셜 성장을 행한다.
이때, 상기 단결정 실리콘층(13) 상에 AlN막을 성장시킨 후, AlN막 상에 GaN막 또는 AlGaN막, 또는 그 양방을 성장시킨다. 에피택셜층은 기판 측으로부터 성장방향을 향하여 순차적으로 예를 들면 AlN막, AlGaN막을 성막하고, 그 후 GaN막을 에피택셜 성장시킬 수 있다. 에피택셜층의 구조는 이에 한정되지 않고, AlGaN막을 성막하지 않는 경우나, AlGaN막 성막 후 추가로 AlN막을 성막하는 경우도 있다.
도 1에 절연층 상 단결정 실리콘기판 상에 AlN막과 GaN막을 이 순서로 성장시킨 경우의, 단결정 실리콘층(13)과 GaN층(14)의 위치관계를 나타낸다. 도 1 중 A는 링상 부재를 재치함으로써 GaN막(14)을 성장시키지 않는 범위를 나타낸다.
여기서 A의 폭을 변화시켰을 때의 반응흔 발생개수의 관계를 도 4에 나타낸다. 도 4로부터 알 수 있는 바와 같이 A의 폭을 0.3mm 이상으로 함으로써 반응흔은 발생하지 않게 된다. 한편 GaN층의 면적이 작아지게 되는 것에 의한 디바이스 수율을 고려하여 상한은 3mm 미만으로 하는 것이 바람직하다.
링상 부재(6)의 재질은, 고온에서의 반응에 견딜 수 있는 재료이면 특별히 한정되지 않지만, 소모가 적고 반영구적으로 사용할 수 있는 SiC를 사용하는 것이 바람직하다. 그렇게 함으로써, 비용적으로도 장점이 있다.
실시예
이하, 실시예 및 비교예를 이용하여 본 발명을 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예)
도 2에 나타내는 MOCVD장치의 새틀라이트(2)에 직경 150mm의 단결정 실리콘기판으로 이루어지는 지지기판(11)에 산화실리콘층(12)을 개재하여 단결정 실리콘층(13)이 형성된 성막용 기판(10)을 세트하고, 성장용 기판의 단결정 실리콘층(13)의 단부로부터 0.3mm의 영역을 덮도록 SiC로 이루어지는 링상 부재(6)를 성막용 기판 상에 재치했다.
그 위에 두께 100nm의 AlN막을 성장시켰다. 그 후, AlGaN막을 150nm 성장시켰다. 그 위에 GaN막을 성장하고, 에피택셜층의 합계의 총 막두께는 5㎛로 하였다. 에피택셜 성장 종료 후, GaN막을 에피택셜 성장시킨 성막용 기판의 단결정 실리콘층 단부 주변을 광학현미경으로 관찰하고, 반응흔의 발생상태를 조사하였다. 그 결과를 도 5에 나타낸다. 도 5에 나타내는 바와 같이 반응흔의 발생은 없었다.
(비교예)
링상 부재를 재치하지 않는 것을 제외하고, 실시예와 동일한 조건으로 에피택셜 성장을 행하였다. 실시예와 마찬가지로 외주부의 반응흔의 발생상태를 조사하였다. 그 결과를 도 6에 나타낸다. 도 6에 나타내는 바와 같이 반응흔이 발생되어 있는 것을 확인할 수 있다.
실시예와 비교예의 비교로부터, 본 발명의 질화물 반도체기판이면, 반응흔의 발생이 억제된 질화물 반도체기판으로 할 수 있다.
한편, 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (7)

  1. 지지기판 상에 절연층을 개재하여 단결정 실리콘층이 형성된 성막용 기판 상에, Ga를 포함하는 질화물 반도체박막이 성막되어 있는 질화물 반도체기판으로서, 상기 질화물 반도체박막의 성장면인 상기 단결정 실리콘층의 단부로부터 내방을 향하여 Ga를 포함하는 상기 질화물 반도체박막이 성막되어 있지 않은 영역을 갖는 것을 특징으로 하는 질화물 반도체기판.
  2. 제1항에 있어서,
    상기 성막되어 있지 않은 영역이, 단결정 실리콘층의 단부로부터 내방을 향하여 0.3mm 이상 3mm 미만의 영역인 것을 특징으로 하는 질화물 반도체기판.
  3. 제1항 또는 제2항에 있어서,
    상기 절연층이, 산화실리콘(SiO2)층인 것을 특징으로 하는 질화물 반도체기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 성막용 기판 상에 성막되어 있는 질화물 반도체박막은, AlN막과 그 위에 GaN막 또는 AlGaN막, 또는 그 양방이 형성되어 있는 것을 특징으로 하는 질화물 반도체기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 성막용 기판이 다결정 실리콘 또는 단결정 실리콘을 지지기판으로 하여, 그 위에 산화실리콘층을 개재하여 단결정 실리콘층이 첩합되어 있는 것을 특징으로 하는 질화물 반도체기판.
  6. 질화물 반도체기판의 제조방법으로서,
    적어도 지지기판과, 첩합용 단결정 실리콘기판을 준비하는 공정,
    상기 지지기판과 상기 첩합용 단결정 실리콘기판을 산화실리콘층을 개재하여 접합하는 공정,
    상기 첩합용 단결정 실리콘기판을 박막화하여 단결정 실리콘층에 가공하는 공정,
    상기 단결정 실리콘층의 단부로부터 내방을 덮도록 링상 부재를 재치하는 공정,
    상기 단결정 실리콘층 상에 AlN막을 성장시키는 공정,
    AlN막 상에 GaN막 또는 AlGaN막, 또는 그 양방을 성장시키는 공정을 포함하는 것을 특징으로 하는 질화물 반도체기판의 제조방법.
  7. 제6항에 있어서,
    상기 지지기판을, 다결정 실리콘 또는 단결정 실리콘으로 이루어지는 지지기판으로 하는 것을 특징으로 하는 질화물 반도체기판의 제조방법.
KR1020237026253A 2021-02-05 2022-01-17 질화물 반도체기판 및 그의 제조방법 KR20230142717A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021017760A JP7290156B2 (ja) 2021-02-05 2021-02-05 窒化物半導体基板及びその製造方法
JPJP-P-2021-017760 2021-02-05
PCT/JP2022/001274 WO2022168573A1 (ja) 2021-02-05 2022-01-17 窒化物半導体基板及びその製造方法

Publications (1)

Publication Number Publication Date
KR20230142717A true KR20230142717A (ko) 2023-10-11

Family

ID=82740617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237026253A KR20230142717A (ko) 2021-02-05 2022-01-17 질화물 반도체기판 및 그의 제조방법

Country Status (7)

Country Link
US (1) US20240079412A1 (ko)
EP (1) EP4289995A1 (ko)
JP (1) JP7290156B2 (ko)
KR (1) KR20230142717A (ko)
CN (1) CN116802350A (ko)
TW (1) TW202233914A (ko)
WO (1) WO2022168573A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101007A (ja) 2009-10-30 2011-05-19 Imec 集積半導体基板構造の製造方法
JP2015170648A (ja) 2014-03-05 2015-09-28 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法及び半導体エピタキシャルウェーハ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331153B2 (en) * 2013-12-13 2016-05-03 Raytheon Company Methods and structures for forming microstrip transmission lines on thin silicon on insulator (SOI) wafers
US10734303B2 (en) * 2017-11-06 2020-08-04 QROMIS, Inc. Power and RF devices implemented using an engineered substrate structure
GB2574879B (en) * 2018-06-22 2022-12-28 X Fab Semiconductor Foundries Gmbh Substrates for III-nitride epitaxy

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101007A (ja) 2009-10-30 2011-05-19 Imec 集積半導体基板構造の製造方法
JP2015170648A (ja) 2014-03-05 2015-09-28 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法及び半導体エピタキシャルウェーハ

Also Published As

Publication number Publication date
WO2022168573A1 (ja) 2022-08-11
US20240079412A1 (en) 2024-03-07
CN116802350A (zh) 2023-09-22
JP2022120695A (ja) 2022-08-18
JP7290156B2 (ja) 2023-06-13
TW202233914A (zh) 2022-09-01
EP4289995A1 (en) 2023-12-13

Similar Documents

Publication Publication Date Title
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US9437688B2 (en) High-quality GaN high-voltage HFETs on silicon
TWI531081B (zh) 半導體裝置的製造方法
US20140159055A1 (en) Substrates for semiconductor devices
KR20230056686A (ko) 다이아몬드 방열판을 갖는 헤테로에피택셜 구조
KR20230142717A (ko) 질화물 반도체기판 및 그의 제조방법
JP2022131086A (ja) 窒化物半導体基板およびその製造方法
JP7290182B2 (ja) 窒化物半導体基板及びその製造方法
CN112382561A (zh) 一种单晶硅表面氧化层低温去除的方法
WO2023017712A1 (ja) 窒化物半導体基板及びその製造方法
WO2023026847A1 (ja) 窒化物半導体基板及びその製造方法
TW202426716A (zh) 附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法
TW202432915A (zh) 氮化物半導體磊晶晶圓的製造方法及氮化物半導體磊晶晶圓用複合基板
TW202401525A (zh) Iii族氮化物半導體晶圓及其製造方法
JP2017214232A (ja) 窒化物化合物半導体基板の製造方法
KR20040014872A (ko) 질화물 기판 제조 방법