TW202426716A - 附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法 - Google Patents

附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法 Download PDF

Info

Publication number
TW202426716A
TW202426716A TW112126632A TW112126632A TW202426716A TW 202426716 A TW202426716 A TW 202426716A TW 112126632 A TW112126632 A TW 112126632A TW 112126632 A TW112126632 A TW 112126632A TW 202426716 A TW202426716 A TW 202426716A
Authority
TW
Taiwan
Prior art keywords
silicon substrate
crystal silicon
single crystal
nitride semiconductor
semiconductor layer
Prior art date
Application number
TW112126632A
Other languages
English (en)
Inventor
松原壽樹
土屋慶太郎
萩本和德
阿部達夫
大槻剛
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW202426716A publication Critical patent/TW202426716A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明是一種附氮化物半導體層單晶矽基板，其具有：單晶矽基板、3C-SiC單晶膜及氮化物半導體層，該3C-SiC單晶膜是磊晶成長於前述單晶矽基板上而成者，該氮化物半導體層是磊晶成長於前述3C-SiC單晶膜上而成者，該附氮化物半導體層單晶矽基板的特徵在於，在前述單晶矽基板整體形成有差排，前述差排平面投影於前述單晶矽基板時的長度(差排長度)為1 mm以上，並且，前述差排的密度為10/cm 2以上。藉此可提供一種附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法，該附氮化物半導體層單晶矽基板為200 mm和300 mm這樣的大直徑的附氮化物半導體層單晶矽基板，其使用一般厚度的Si基板並降低翹曲還特別不會產生破裂。

Description

附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法
本發明關於一種附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法。更詳細而言，關於一種200 mm和300mm至更大的大直徑的附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法。
氮化物半導體的材料，例如GaN是一種可用於非常廣泛的範圍的材料，其藉由自極化產生的二維電子氣體層，能夠進行非常快的高速操作，所以除了可用於高速開關和高頻元件、進而是功率元件，甚至是如LED這樣的發光元件等。
從這樣的背景來看，氮化物半導體(例如，GaN)自非常早期有研究，除了自立基板以外，還有異質磊晶基板等，其是在藍寶石等基板上使氮化物半導體層磊晶成長而成者。該等之中，將氮化物半導體層形成於單晶矽基板而成之「附氮化物半導體層單晶矽基板」，將通用性高的單晶矽(Si)作成基板來利用，便宜且與矽(Si)元件製程的親和性也高，而受到極大的期待。為了發揮這樣的特徵地使氮化物半導體層成長於300 mm的大直徑的單晶矽(Si)基板上的研究極具魅力，並且已積極地進行研究。
當使如GaN這樣的氮化物半導體層成長於單晶矽(Si)基板上時，通常會將如AlN這樣的氮化物半導體層用作緩衝層。並且，此時，會發生如下問題：Al和Ga自氮化物半導體層往單晶矽(Si)基板回熔而成為缺陷。作為防止該現象的方法，揭示有一種使SiC成長於單晶矽(Si)基板上的方法，該方法特別是考慮在單晶矽(Si)基板上的成長容易度，而使3C-SiC成長於單晶矽(Si)基板上 (參照專利文獻1～4)。
此外，當製造大直徑的附氮化物半導體層單晶矽基板時，起因於Si與GaN的線性膨脹係數的差異所造成的單晶矽基板(晶圓)的變形及破裂會成為問題。針對GaN的成長需要設為1000℃以上這樣高溫的成長溫度，但是在自該成長溫度冷卻至室溫的冷卻過程中，會大幅地受到線性膨脹係數影響，而產生變形及破裂。如果僅是如翹曲這樣的變形，還有解決的方法。但是，若300 mm這樣的大直徑的單晶矽基板(晶圓)破裂，則沒有解決的方法，所以問題非常嚴重。 此外，即便在使氮化物半導體層成長並形成後沒有立即發生破裂，有時仍會受到單晶矽基板(晶圓)的運輸過程中的壓力、和重複進行將單晶矽基板(晶圓)夾取至載物台等的元件製作步驟中的壓力而發生破損，因而產生無法產率良好地製造元件的問題。此外，會由於晶圓的破損，造成製程機器的汙染和破損等，所以不僅是晶圓的問題而已。
針對該翹曲和破裂的問題，已知將Si基板作成厚度1 mm至厚度1.5 mm的方法。藉由進行增厚，能夠確實地緩和翹曲和破裂，但是由於晶圓變厚，還會產生無法投入元件製程的問題、最終性將Si基板進行研削及研磨來進行薄膜化所造成的切割損耗的問題等，因而無法根本地解決問題。 [先前技術文獻] (專利文獻)
專利文獻1:日本專利第5693946號公報。 專利文獻2:日本專利第6450282號公報。 專利文獻3:日本專利第6781095號公報。 專利文獻4:日本專利第6266490號公報。 (非專利文獻)
非專利文獻1：TI Technical White Paper,“Achieving GaN Products with Lifetime Reliabiliy”(2021).
[發明所欲解決的問題] 本發明是用以解決上述技術問題而成者，目的在於提供一種附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法，該附氮化物半導體層單晶矽基板為200 mm和300 mm這樣的大直徑的附氮化物半導體層單晶矽基板，其使用一般厚度的Si基板並降低翹曲還特別不會產生破裂。 [解決問題的技術手段]
本發明是為了達成上述目的而成者，提供一種附氮化物半導體層單晶矽基板，其具有：單晶矽基板、3C-SiC單晶膜及氮化物半導體層，該3C-SiC單晶膜是磊晶成長於前述單晶矽基板上而成者，該氮化物半導體層是磊晶成長於前述3C-SiC單晶膜上而成者，該附氮化物半導體層單晶矽基板的特徵在於，在前述單晶矽基板整體形成有差排，前述差排平面投影於前述單晶矽基板時的長度(差排長度)為1 mm以上，並且，前述差排的密度為10/cm 2以上。
根據這樣的附氮化物半導體層單晶矽基板，會成為一種200 mm和300 mm這樣的大直徑的附氮化物半導體層單晶矽基板，其使用一般厚度的Si基板並降低翹曲還特別不會產生破裂。
此時，前述3C-SiC單晶膜的厚度能夠設為50 nm以上且200 nm以下。
藉此，能夠更確實地成為200 mm和300 mm這樣的大直徑的附氮化物半導體層單晶矽基板，其使用一般厚度的Si基板並降低翹曲還特別不會產生破裂，還能夠成為可充分地防止Al和Ga的回熔者。
此時，前述氮化物半導體層能夠將Al xIn yGa 1-x-yN(0≦x+y≦1)設為主成分。
藉此，會成為一種200 mm和300 mm這樣的大直徑的具有氮化物半導體層之單晶矽基板，其使用一般厚度的Si基板並降低翹曲還特別不會產生破裂。
本發明是為了達成上述目的而成者，提供一種附氮化物半導體層單晶矽基板的製造方法，其特徵在於具有如下步驟：使3C-SiC單晶膜磊晶成長於單晶矽基板上的步驟與使氮化物半導體層磊晶成長於前述3C-SiC單晶膜上的步驟，該製造方法中，在前述的使3C-SiC單晶膜磊晶成長於單晶矽基板上的步驟中，將前述3C-SiC單晶膜的厚度設為200 nm以下，並實施使前述氮化物半導體層磊晶成長於前述3C-SiC單晶膜上的步驟，藉此在前述單晶矽基板整體形成差排，將前述差排平面投影於前述單晶矽基板時的長度(差排長度)設為1 mm以上，並且，將前述差排的密度設為10/cm 2以上。
根據這樣的附氮化物半導體層單晶矽基板的製造方法，能夠製造200 mm和300 mm這樣的大直徑的附氮化物半導體層單晶矽基板，其使用一般厚度的Si基板並降低翹曲還特別不會產生破裂。 [發明的效果]
如以上操作，根據本發明的附氮化物半導體層單晶矽基板，會成為200 mm和300 mm這樣的大直徑的附氮化物半導體層單晶矽基板，其使用一般厚度的Si基板並降低翹曲還特別不會產生破裂。 根據本發明的附氮化物半導體層單晶矽基板的製造方法，能夠製造200 mm和300 mm這樣的大直徑的附氮化物半導體層單晶矽基板，其使用一般厚度的Si基板並降低翹曲還特別不會產生破裂。
以下，詳細地說明本發明，但是本發明不限於此。
如同上述，謀求一種附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法，該附氮化物半導體層單晶矽基板為200 mm和300 mm這樣的大直徑，其使用一般厚度的Si基板並降低翹曲還特別不會產生破裂。
發明人致力於研究上述技術問題，結果發現藉由一種附氮化物半導體層單晶矽基板，能夠提供200 mm和300 mm這樣的大直徑的附氮化物半導體層單晶矽基板，其使用一般厚度的Si基板並降低翹曲還特別不會產生破裂，進而完成本發明，該附氮化物半導體層單晶矽基板具有：單晶矽基板、3C-SiC單晶膜及氮化物半導體層，該3C-SiC單晶膜是磊晶成長於前述單晶矽基板上而成者，該氮化物半導體層是磊晶成長於前述3C-SiC單晶膜上而成者，該附氮化物半導體層單晶矽基板的特徵在於，在前述單晶矽基板整體形成有差排，前述差排平面投影於前述單晶矽基板時的長度(差排長度)為1 mm以上，並且，前述差排的密度為10/cm 2以上。
使SiC成長於Si基板上的結構已被揭示於專利文獻1～4，特別是專利文獻4中，第[0030]、[0031]段中揭示了SiC的厚度為2 nm以上且3.5 μm，但是其中並無關於差排密度的記載。此外，原先會利用較厚的Si基板的技術思想在於，使在Si基板處受到應力仍不會變形，但是本發明的方法反而是藉由使差排均勻地被導入於Si基板來緩和晶圓的變形，所以是一種前所未見而全新的構想及方法。 GaN元件，藉由形成並利用二維電子氣體層產生大的飽和遷移速度與電子遷移率，會呈能夠使較大的電流密度流動的異質接面場效電晶體(HFET：Hetero Field Effect Transistor)的平面性結構的橫式元件，所以只要如非專利文獻1所記載那樣，即便Si基板存在大量的差排，只要在GaN層不具差排，即不會造成問題。
以下，說明本發明的實施形態的附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法。
(附氮化物半導體層單晶矽基板) 第1圖是顯示附氮化物半導體層單晶矽基板的一例的剖面圖。 如第1圖所示，附氮化物半導體層單晶矽基板1具有：單晶矽基板10、SiC單晶膜11及氮化物半導體層31。
(單晶矽基板) 單晶矽基板10的直徑及厚度並無特別限定。 例如，直徑能夠設為50 mm～300 mm或者更大。特別較佳是200 mm、300 mm這樣的大直徑者。厚度以作為一般厚度的775 μm為基準，設為750 μm以上且800μm以下。藉由利用750 μm以上且800μm以下的單晶矽基板10，不需要進行特別的加工，並且在使用了附氮化物半導體層單晶矽基板1的元件製程中，不需要擔心由於投入較厚的晶圓所產生各種缺陷，該等缺陷是在投入厚度不同的晶圓時會擔憂者。
單晶矽基板10的晶面取向並無限定。 例如，晶面取向能夠設為(100)、(111)、(110)中的任一者。特別是，單晶矽基板10的晶面取向較佳是設為(111)。(111)基板，例如差排容易滑移的方向(滑移面)少於(100)基板，所以對於晶圓的變形的強度較高。
(3C-SiC單晶膜) 3C-SiC單晶膜11的厚度較佳是設為50 nm以上且200 nm以下。只要是50 nm以上，在之後的GaN或Al xGa 1-xN(0＜x≦1)層成長時能夠充分地防止Al和Ga的回熔。此外，只要是200 nm以下，在之後的GaN或Al xGa 1-xN(0＜x≦1)層成長時能夠在晶圓的整面上導入差排。此外，藉由3C-SiC成長產生的差排會延伸，而不會有容易發生破裂的情況。較佳是設為100 nm左右。
(氮化物半導體層31) 氮化物半導體層31具有中間層12、元件層21。 元件層21具有GaN或Al xGa 1-xN(0＜x≦1)層13、電子供給層14。 氮化物半導體層31的結構僅為例示，而不限於該結構。
構成氮化物半導體層31的氮化物半導體，能夠使用例如：GaN、AlN、InN、AlGaN、InGaN、AlInN、AlScN等。 氮化物半導體層31較佳是將Al xIn yGa 1-x-yN(0≦x+y≦1)設為主成分。例如，能夠將下述成分為主成分：x=0且y=0時的GaN、x=1且y=0時的AlN、x=0且y=1時的InN、x=0.5且y=0.5時的Al 0.5In 0.5N。 氮化物半導體層31的厚度為0.1～10 μm，並且能夠配合元件來進行設計。
(中間層12) 中間層12作為緩衝層來發揮作用，其用以改善元件層21的晶性和控制應力而被插入。 中間層12利用氮化物半導體來製作。藉此，能夠利用與元件層21相同的設備來製作中間層12。
(元件層21) 元件層21為了提升元件特性，期望是結晶缺陷少且碳和氧等的雜質少的結晶。高電子遷移率電晶體(HEMT)構造以GaN或Al xGa 1-xN(0＜x≦1)層13與形成於其上之電子供給層14構成元件層21，該電子供給層14是形成於GaN或Al xGa 1-xN(0＜x≦1)層13上且由AlGaN所構成者。
(GaN或Al xGa 1-xN(0＜x≦1)層13) GaN或Al xGa 1-xN(0＜x≦1)層13為氮化物半導體，所以能夠利用與電子供給層14及中間層12相同的設備製作GaN或Al xGa 1-xN(0＜x≦1)層13。
(電子供給層14) 電子供給層14也為氮化物半導體，所以能夠利用與GaN或Al xGa 1-xN(0＜x≦1)層13及中間層12相同的設備製作電子供給層14。
具有以上的構成之附氮化物半導體層單晶矽基板1，會成為在單晶矽基板10的整體形成差排，前述差排平面投影於單晶矽基板10時的長度(差排長度)設為1 mm以上，並且，差排的密度為10/cm 2以上者。 以10/cm 2以上的密度將長度1 mm以上的差排形成於整面的Si基板這樣的方式，來以高密度形成差排，藉此能夠降低GaN與Si的線性膨脹係數差異所造成的晶圓的翹曲。 GaN元件，藉由形成並利用二維電子氣體層產生大的飽和遷移速度與電子遷移率，會成為一種異質接面場效電晶體(HFET：Hetero Field Effect Transistor)的平面性結構的橫式元件，其能夠使較大的電流密度流動，所以只要如非專利文獻1所記載那樣，即便Si基板存在大量的差排，只要在GaN層不具差排，即不會造成問題。 藉此，能夠提供一種200 mm和300 mm這樣的大直徑的附氮化物半導體層單晶矽基板，其使用一般厚度的Si基板並降低翹曲還特別不會產生破裂。 再者，差排長度的上限並無特別限定，例如是40 mm以下。此外，差排密度的上限並無特別限定，例如是50 /cm 2以下。
(附氮化物半導體層單晶矽基板的製造方法) 第2圖是顯示附氮化物半導體層單晶矽基板的製造方法的一例的流程示意圖。 如同第2圖所示，本發明的實施形態的附氮化物半導體層單晶矽基板1的製造方法，具有如下步驟：使3C-SiC單晶膜11磊晶成長於單晶矽基板10上的步驟(以下，第一步驟)與使氮化物半導體層31磊晶成長於3C-SiC單晶膜11上的步驟(以下，第二步驟)。
(第一步驟) (單晶矽基板的準備) 首先，準備單晶矽基板10。 例如，準備厚度775 μm且晶面取向＜111＞之矽基板。
(去除氧化膜) 在減壓(RP)-CVD裝置中配置單晶矽基板10，藉由氫氣烘烤(H 2退火)來去除表面的自然氧化膜。 若氧化膜殘留，會變得無法在單晶矽基板10上產生SiC的核形成。 此時的H 2退火較佳是溫度設為1000℃以上且1200℃以下的條件。若溫度低於1000℃，為了防止自然氧化膜的殘留需要將處理時間設為長時間，此外若比1200℃更為高溫，會有發生以RP-CVD裝置的晶圓支撐為起點的滑移的疑慮，因而不佳。此時的H 2退火的壓力和時間只要能夠去除自然氧化膜即可，並無特別規定。
(SiC的核形成及3C-SiC的單晶膜形成) 第3圖是使3C-SiC單晶膜成長時的剖面結構的一例 一邊將作為原料氣體的丙烷氣體這樣的碳化氣體進行導入，一邊自300℃以上且950℃以下的範圍的溫度緩慢地升溫至1000℃以上且小於1200℃的範圍的溫度。藉此，在單晶矽基板10的表面實行SiC的核形成及接續於此的3C-SiC單晶膜11的形成。 成長時的升溫速度設為0.5～5℃/分鐘的範圍。較佳是設為1℃/分鐘左右。 繼而，作為3C-SiC單晶膜的形成步驟，將單晶矽基板溫度加熱至800℃以上且小於1200℃的溫度為止，作為SiC的原料氣體導入單甲基矽烷或是三甲基矽烷。藉此，實行3C-SiC單晶膜11的形成。 此時，在升溫至規定的溫度之後，可以在此時中止成長，也可以持續成長直到成為規定的膜厚為止。或者，可以在升溫的過程中達到規定的膜厚後，在此時中止成長。藉由一邊使溫度進行變化一邊進行成長，能夠使成長模式一邊連續性地變化一邊進行成長，藉此能夠緩慢地進行高速化。
此時的3C-SiC單晶膜11的厚度設為50 nm以上且200 nm以下。藉由設為50 nm以上，能夠充分地防止之後的GaN或Al xGa 1-xN(0＜x≦1)層成長時的Al和Ga的回熔。此外，藉由設為200 nm以下，能夠在之後的GaN或Al xGa 1-xN(0＜x≦1)層成長時將差排導入晶圓的整面。此外，藉由3C-SiC成長產生的差排會延伸，而不會有容易發生破裂的情況。較佳是設為100 nm左右。
(第二步驟) 第二步驟是利用氣相成長在3C-SiC單晶膜11上製作氮化物半導體層31的步驟。 第一步驟中，將3C-SiC單晶膜11的厚度設為200 nm以下，並藉由實施第二步驟，將差排形成於單晶矽基板10的整體，將差排平面投影於單晶矽基板10時的長度(差排長度)設為1 mm以上，並且，差排的密度設為10/cm 2以上。
以下，顯示本發明的實施形態適合的氮化物半導體層31的成長方法。
[1] 導入於反應爐的步驟 將成長有3C-SiC單晶膜11之單晶矽基板10，藉由化學藥品進行清潔(cleaning)，然後導入於MOVPE裝置的反應爐內。 繼而，使爐內充滿氮等的高純度的惰性氣體，在爐內以高純度惰性氣體進行置換。
[2] 在爐內清潔基板表面的步驟 在爐內將成長有3C-SiC單晶膜11之單晶矽基板10加熱，來清潔該基板的表面。 將爐內壓力減壓至50 mbar後實施清潔。 爐內壓力能夠設定為200 mbar至30 mbar之間。 在爐內，以供給氫氣或氮氣的狀態實行清潔10分鐘。 實行清潔的溫度，能夠設定為在基板表面的溫度為1000℃～1200℃之間，特別是能夠藉由在1050℃實行清潔來獲得乾淨的表面。
[3] 使中間層12成長的步驟 在該步驟中，在規定的爐內壓力及基板溫度下，導入作為原料且設為Al、Ga、N來源的氣體，藉此在基板上使由AlN或Al xGa 1-xN(0≦x＜1)所構成之中間層12進行磊晶成長。 在該步驟中，例如能夠以爐內壓力50 mbar、基板溫度1120℃的條件實行成長。 作為Al來源，使用三甲基鋁(TMAl)，作為Ga來源使用三甲基鎵(TMGa)，作為N來源使用氨氣(NH 3)。此外，為了獲得期望的Al組成的混晶，考慮原料氣體的材料效率，以成為薄膜中被捕獲的Al/Ga比所被設定的比率來設定原料的TMAl、TMGa的流量。 在該步驟中，將TMAl的流量以標準狀態計0.24 L/分鐘(240 sccm)、NH 3的流量為2 L/分鐘(2000 sccm)的條件實行AlN的成長。TMAl、TMGa、NH 3的載流氣體例如能夠使用氫氣。該等條件為其中一例，並無特別限定。
利用MOVPE法和濺鍍法等氣相成長，將由氮化物半導體的薄膜所構成之元件層21製作於中間層12上。元件層21例如使用MOVPE法在900～1350℃的條件下製作。
[4] 使GaN或Al xGa 1-xN(0＜x≦1)層13成長的步驟 在該步驟中，在規定的爐內壓力及基板溫度下，導入作為原料且設為Ga、N來源的氣體，藉此在中間層12上使GaN或Al xGa 1-xN(0＜x≦1)層13進行磊晶成長。 在該步驟中，例如能夠以爐內壓力200 mbar、基板溫度1120℃的條件實行成長。 作為Ga來源使用三甲基鎵(TMGa)，作為N來源使用氨氣(NH 3)。此外，為了獲得期望的Al組成的混晶，考慮原料氣體的材料效率，以成為薄膜中被捕獲的Al/Ga比所被設定的比率來設定原料的TMAl、TMGa的流量。TMAl、TMGa、NH 3的載流氣體例如能夠使用氫氣。該等條件為其中一例，並無特別限定。
[5] 使電子供給層14成長的步驟 在該步驟中，在規定的爐內壓力及基板溫度下，導入作為原料且設為Al、Ga、N來源的氣體，藉此在GaN或Al xGa 1-xN(0＜x≦1)層13上使電子供給層14進行磊晶成長。 在該步驟中，例如能夠以爐內壓力150 mbar、基板溫度1120℃的條件實行成長。 作為Al來源，使用三甲基鋁(TMAl)，作為Ga來源使用三甲基鎵(TMGa)，作為N來源使用氨氣(NH 3)。此外，為了獲得期望的Al組成的混晶，考慮原料氣體的材料效率，以成為薄膜中被捕獲的Al/Ga比設定的比率來所被設定原料的TMAl、TMGa的流量。TMAl、TMGa、NH 3的載流氣體例如能夠使用氫氣。該等條件為其中一例，並無特別限定。
藉由以上的步驟，能夠在單晶矽基板10的整體使差排產生而不會破裂。此外，能夠作成差排平面投影於單晶矽基板10時的長度(差排長度)為1 mm以上並且前述差排的密度為10/cm 2以上者。 若在將3C-SiC單晶膜形成為厚度200 nm以下的步驟之後，實行AlN、GaN的成長，能夠在該Si基板的整面上以10/cm 2以上的密度形成長度為1 mm以上的差排，如此操作地以高密度形成差排，藉此能夠降低由於GaN與Si的線性膨脹係數的差異造成的晶圓的翹曲。 [實施例]
以下，列舉實施例來具體地說明本發明，但是本發明不限於該等實施例。
(實施例1) 首先，準備直徑300 mm(111)硼摻雜的正常電阻的單晶矽基板(電阻率10Ω・cm、板厚775 μm)。 繼而，在RP-CVD裝置的反應爐內的基座上配置晶圓，在1080℃中實行1分鐘的H 2退火。 接續地使爐內溫度降溫至300℃後，以升溫速度1℃/秒的條件一邊升溫至1130℃為止，一邊導入三甲基矽烷氣體，來實行SiC的核形成步驟與接續該步驟的3C-SiC單晶膜的形成。此時的成長壓力皆設為100 Torr。到達1130℃後保持10分鐘，實行3C-SiC單晶膜的形成(膜厚：100 nm)。
繼而，將已實行3C-SiC單晶膜的成長的基板導入於MOCVD裝置的反應爐內，以氮氣進行置換，來去除大氣中的氧氣和水分。 接續地使爐內減壓至50 mbar後，升溫至1050℃，然後在氫氣氣氛中保持10分鐘，藉此來實行表層的清潔。
繼而，為了使作為緩衝層的中間層進行成膜，將爐內壓力保持為50 mbar並將基板溫度保持為1020℃，在爐內導入作為Al來源的三甲基鋁、作為Ga來源的三甲基鎵、作為氮來源的氨氣，將AlN成膜為180 nm並將AlGaN成膜為580 nm。
繼而，為了使氮化鎵層成長，將爐內壓力保持為200 mbar並將基板溫度保持為1120℃，在爐內導入三甲基鎵與氨氣，將GaN成膜為900 nm。
接續地使作為電荷供給層的AlGaN成長。具體而言，以爐內溫度200 mbar、基板溫度1120℃的條件，使Al 0.25Ga 0.75N成長為25 nm。 藉由以上，製作實施例1基板，其由下述層所構成：單晶矽基板(775 μm)/3C-Si單晶膜(100 nm)/AlN(180 nm)/AlGaN(580 nm)/GaN(900 nm)/ Al 0.25Ga 0.75N(25 nm)。 第4圖是實施例1基板的XRT測定結果。 由第4圖可知，差排被形成於單晶矽基板的整體，前述差排平面投影於前述單晶矽基板時的長度(差排長度)為1 mm以上，並且，前述差排的密度為10/cm 2以上。
(比較例1) 將單晶矽基板的厚度設定為1.5 mm，不使3C-SiC成長地實行GaN成長，除此之外，與實施例1同樣地操作，來製作比較例1基板。 亦即，製作比較例1基板，其由下述層所構成：單晶矽基板(1.5 mm)/AlN(180 nm)/AlGaN(580 nm)/GaN(900 nm)/ Al 0.25Ga 0.75N(25 nm)。 第5圖是比較例1基板的XRT測定結果。 由第5圖可知，晶圓發生破裂，並且在單晶矽基板的裝置基座部相接的部分還發生了特異性的差排。
(比較例2) 將單晶矽基板的厚度設定為1.5 mm，使3C-SiC成長300 nm，然後實行GaN成長，除此之外，與實施例1同樣地操作，來製作比較例2基板。 亦即，製作比較例2基板，其由下述層所構成：單晶矽基板(1.5 mm)/3C-SiC單晶膜(300 nm)/AlN(180 nm)/AlGaN(580 nm)/GaN(900 nm)/ Al 0.25Ga 0.75N(25 nm)。 第6圖是比較例2基板的XRT測定結果。 由第6圖可知，晶圓發生破裂，並且在單晶矽基板的裝置基座部相接的部分還發生了特異性的差排。
(比較例3) 不使3C-SiC成長地實行GaN成長，除此之外，與實施例1同樣地操作，來製作比較例3基板。 亦即，製作比較例3基板，其由下述層所構成：單晶矽基板(775 μm)/AlN(180 nm)/AlGaN(580 nm)/GaN(900 nm)/ Al 0.25Ga 0.75N(25 nm)。 在GaN步驟中晶圓已破裂。
如上所述，根據本發明的實施例能製造一種大直徑的附氮化物半導體層單晶矽基板，其使用一般厚度的Si基板並降低翹曲還特別不會產生破裂。
再者，本發明並未限定於上述實施形態。上述實施形態為例示，具有與本發明的申請專利範圍所記載的技術思想實質地相同的構成而能發揮相同的作用效果者，全部都包含在本發明的技術範圍內。
1:附氮化物半導體層單晶矽基板 10:單晶矽基板 11:3C-SiC單晶膜 12:中間層 13:GaN或Al xGa 1-xN(0＜x≦1)層 14:電子供給層 21:元件層 31:氮化物半導體層
第1圖是顯示附氮化物半導體層單晶矽基板的一例的剖面圖。 第2圖是顯示附氮化物半導體層單晶矽基板的製造方法的一例的流程示意圖。 第3圖是使3C-SiC成長時的剖面結構的一例。 第4圖是實施例1基板的XRT測定結果。 第5圖是比較例1基板的XRT測定結果。 第6圖是比較例2基板的XRT測定結果。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
1:附氮化物半導體層單晶矽基板
10:單晶矽基板
11:3C-SiC單晶膜
12:中間層
13:GaN或AlxGa1-xN(0<x≦1)層
14:電子供給層
21:元件層
31:氮化物半導體層

Claims (4)

  1. 一種附氮化物半導體層單晶矽基板，其具有：單晶矽基板、3C-SiC單晶膜及氮化物半導體層，該3C-SiC單晶膜是磊晶成長於前述單晶矽基板上而成者，該氮化物半導體層是磊晶成長於前述3C-SiC單晶膜上而成者，該附氮化物半導體層單晶矽基板的特徵在於， 在前述單晶矽基板整體形成有差排，前述差排平面投影於前述單晶矽基板時的長度(差排長度)為1 mm以上，並且，前述差排的密度為10/cm 2以上。
  2. 如請求項1所述之附氮化物半導體層單晶矽基板，其中，前述3C-SiC單晶膜的厚度為50 nm以上且200 nm以下。
  3. 如請求項1或2所述之附氮化物半導體層單晶矽基板，其中，前述氮化物半導體層以Al xIn yGa 1-x-yN(0≦x+y≦1)為主成分。
  4. 一種附氮化物半導體層單晶矽基板的製造方法，其特徵在於具有如下步驟：使3C-SiC單晶膜磊晶成長於單晶矽基板上的步驟、與使氮化物半導體層磊晶成長於前述3C-SiC單晶膜上的步驟，該製造方法中，在前述的使3C-SiC單晶膜磊晶成長於單晶矽基板上的步驟中，將前述3C-SiC單晶膜的厚度設為200 nm以下，並實施使前述氮化物半導體層磊晶成長於前述3C-SiC單晶膜上的步驟，藉此在前述單晶矽基板整體形成差排，將前述差排平面投影於前述單晶矽基板時的長度(差排長度)設為1 mm以上，並且，將前述差排的密度為10/cm 2以上。
TW112126632A 2022-09-16 2023-07-18 附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法 TW202426716A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022147942A JP2024042982A (ja) 2022-09-16 2022-09-16 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP2022-147942 2022-09-16

Publications (1)

Publication Number Publication Date
TW202426716A true TW202426716A (zh) 2024-07-01

Family

ID=90274611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112126632A TW202426716A (zh) 2022-09-16 2023-07-18 附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法

Country Status (3)

Country Link
JP (1) JP2024042982A (zh)
TW (1) TW202426716A (zh)
WO (1) WO2024057698A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
CN101017864A (zh) * 2006-02-08 2007-08-15 中国科学院半导体研究所 具有超薄碳化硅中间层的硅基可协变衬底及制备方法
JP2009065082A (ja) * 2007-09-10 2009-03-26 Covalent Materials Corp 化合物半導体基板
JP6052570B2 (ja) * 2012-02-28 2016-12-27 エア・ウォーター株式会社 半導体基板の製造方法
JP7290135B2 (ja) * 2020-05-12 2023-06-13 信越半導体株式会社 半導体基板の製造方法及びｓｏｉウェーハの製造方法
KR20240101577A (ko) * 2021-11-08 2024-07-02 신에쯔 한도타이 가부시키가이샤 헤테로 에피택셜 웨이퍼의 제조방법

Also Published As

Publication number Publication date
WO2024057698A1 (ja) 2024-03-21
JP2024042982A (ja) 2024-03-29

Similar Documents

Publication Publication Date Title
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP4862442B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
JP2007246331A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
CN113994032A (zh) 电子器件用基板及其制造方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2004107114A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
JP2007142003A (ja) Ｉｉｉ族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
JP3758537B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
WO2022181163A1 (ja) 窒化物半導体基板およびその製造方法
JP2006222402A (ja) 窒化ガリウム系化合物半導体および製造方法
JP2005064336A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
TW202426716A (zh) 附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法
JP2005183524A (ja) エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP2016058539A (ja) 高電子移動度トランジスタの製造方法
WO2023132191A1 (ja) 窒化物半導体基板及びその製造方法
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US8026517B2 (en) Semiconductor structures
TW202432915A (zh) 氮化物半導體磊晶晶圓的製造方法及氮化物半導體磊晶晶圓用複合基板
JP4208078B2 (ja) ＩｎＮ半導体及びその製造方法
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
JP4524630B2 (ja) Ｈｅｍｔ用エピタキシャルウェハの製造方法