TWI531081B - 半導體裝置的製造方法 - Google Patents
半導體裝置的製造方法 Download PDFInfo
- Publication number
- TWI531081B TWI531081B TW103110982A TW103110982A TWI531081B TW I531081 B TWI531081 B TW I531081B TW 103110982 A TW103110982 A TW 103110982A TW 103110982 A TW103110982 A TW 103110982A TW I531081 B TWI531081 B TW I531081B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- thickness
- film
- semiconductor device
- iii
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 41
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 239000012528 membrane Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 102000029749 Microtubule Human genes 0.000 description 1
- 108091022875 Microtubule Proteins 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 210000004688 microtubule Anatomy 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Description
本發明係有關一種在Si基板上磊晶成長III-V族氮化物半導體膜之半導體裝置的製造方法。
作為電子學‧光電子學用材料，提出了磊晶成長III-V族氮化物半導體膜，尤其是AlxGayInzN(x+y+z=1，y≠0)膜(例如參照專利文獻1)。就該AlxGayInzN膜的磊晶成長法而言，有機金屬化學氣相沉積法(MOCVD：Metal Organic Chemical Vapor Deposition)為悉知的。
在根據MOCVD法之GaN的磊晶成長中係廣泛使用藍寶石基板。但是除了與GaN之晶格結合性為低之外，熱膨脹係數也不同，因此習知以來都無法提升GaN的結晶性。近年來，在確立低溫緩衝層的技術後，提升了GaN的結晶性，使以藍色或白色系為主之LED用途取向的裝置製作技術突飛猛進。
但是，以低錯位化為首之更進一步的結晶性提升為困難的。再者，藍寶石本身的熱傳導率為低，因為在進行裝置化時之放熱不充分而造成裝置性能降低。為此，強烈期待其他的基板材料。晶格結合性高，即使在高溫也穩定之SiC則成
為該候選者之一。但是，近年來雖然已在提升，但是微管等結晶本身的品質問題之外，也有高價且難以大口徑化的問題。
相對於此，Si基板係可以達到充分的大口徑化及低錯位化，而且能夠以低價穩定取得。但是，Si基板與GaN有晶格結合性、熱膨脹係數不同的問題。為此，在基板上依序成長低溫AlN緩衝層及GaN後再回到室溫的情況下，在藍寶石基板中由於在GaN層使壓縮應力動作而使裂痕難以產生，但是在Si基板中由於成為拉伸應力而易於產生裂痕。再者，也有關係到Ga(或是GaN)與Si的反應之回熔蝕刻等問題。雖然有這麼多的問題，但是近年來多層膜緩衝層等技術開發的進步，也達到足夠實用的程度。
【專利文獻1】日本特開2005-243727號公報
在半導體裝置的製造中，在Si基板上利用有機金屬化學氣相沉積法磊晶成長III-V族氮化物半導體膜，之後利用背面研削將晶圓薄板化。但是，當背面研削進行時斜角部(晶圓的端面及周邊的傾斜部)之III-V族氮化物半導體膜會露出‧脫落。再者，脫落的III-V族氮化物半導體膜在研削時被捲入，藉由局部性切削晶圓而發生崩裂，使晶圓外周成為缺角，生產性劣化。
本發明為用以解決上述的課題而開發出來者，其目的為得到一種可以提升生產性之半導體裝置的製造方法。
關於本發明之半導體裝置的製造方法，包括：準備具有表面與背面都成為平坦的平坦部、及設在平坦部外周的斜角部之Si基板的工程；在前述Si基板的表面上磊晶成長III-V族氮化物半導體膜的工程；及在磊晶成長前述III-V族氮化物半導體膜後，從背面研削前述Si基板進行薄板化的工程，其特徵在於：前述平坦部的加工量係以前述斜角部的最外端部為界線在表面側與背面側為非對稱，前述平坦部的前述表面到前述最外端部之厚度比前述平坦部的前述背面到前述最外端部之厚度更薄。
根據本發明，可以提升生產性。
1‧‧‧Si基板
2‧‧‧AlxGayInzN膜(III-V族氮化物半導體膜)
3‧‧‧遮罩
4‧‧‧氧化膜
圖1為顯示關於本發明之實施形態1之半導體裝置的製造方法之剖面圖。
圖2為顯示關於本發明之實施形態1之半導體裝置的製造方法之剖面圖。
圖3為顯示關於比較例之半導體裝置的製造方法之剖面圖。
圖4為顯示關於本發明之實施形態2之半導體裝置的製造方法之剖面圖。
圖5為顯示關於本發明之實施形態2之半導體裝置的製造方法之剖面圖。
圖6為顯示關於本發明之實施形態2之半導體裝置的製造方法之剖面圖。
圖7為顯示關於本發明之實施形態2之半導體裝置的製造方法之剖面圖。
圖8為顯示關於本發明之實施形態2之半導體裝置的製造方法之剖面圖。
圖9為顯示關於本發明之實施形態2之半導體裝置的製造方法之剖面圖。
圖10為顯示關於本發明之實施形態3之半導體裝置的製造方法之剖面圖。
圖11為顯示關於本發明之實施形態3之半導體裝置的製造方法之剖面圖。
針對關於本發明之實施形態之半導體裝置的製造方法，參照圖面進行說明。在相同或對應的構成要素附予相同的符號，而有省略重覆說明的情況。
實施形態1.
針對關於本發明之實施形態1之半導體裝置的製造方法，參照圖面進行說明。圖1及圖2為顯示關於本發明之實施形態1之半導體裝置的製造方法之剖面圖。
首先，如圖1所示，準備具有表面與背面都成為平坦的平坦部、及設在平坦部外周的斜角部之Si基板1。其中，
斜角部的加工量係以斜角部的最外端部為界線在表面側與背面側為非對稱。平坦部的表面到最外端部之厚度比平坦部的背面到前述最外端部之厚度更薄，例如40μm以下。
其次，如圖2所示，使用MOCVD法在Si基板1的表面上，磊晶成長III-V族氮化物半導體膜的一例，也就是AlxGayInzN(x+y+z=1，y≠0)膜2。此時AlxGayInzN膜2的堆積係只到最外端部為止，不會發生從最外端部朝下方區域之磊晶成長。
具體而言，將載置在利用加熱裝置加熱到特定溫度的承座上之Si基板1保持在反應爐內，並在該反應爐將三甲基鋁、三甲基鎵或三甲基銦或者此等有機金屬氣體的2種以上之混合氣體；及氮原料之氨，與氫或氮之載體氣體一起從氣體導入部導入到反應爐內，藉由有機金屬與氨的反應而在Si基板1上堆積AlxGayInzN膜2。例如在Si基板1上製作場效電晶體(FET：Field Effect Transtor)的情況下，利用磊晶成長依序堆積層厚度1.5μm的AlGaN緩衝層、層厚度1.0μm的GaN電子過渡層、及層厚度25nm的Al0.2Ga0.8N電子供給層。其次，形成電極與配線。
其次，從背面研削Si基板1進行薄板化。但是Si基板1的研削係在厚度方向中不超過最外端部的位置。例如將Si基板1進行薄板化到40μm。最後，藉由進行切割、黏晶、導線接合、封裝而完成半導體裝置。
接著，與比較例比較說明本實施形態的效果。圖3為顯示關於比較例之半導體裝置的製造方法之剖面圖。在比較
例中，斜角部的加工量係在表面側與背面側為對稱。為此，當進行背面研削時，斜角部之AlxGayInzN膜2會露出‧脫落。再者，脫落的AlxGayInzN膜2則在研削時被捲入，藉由局部性切削Si基板1而發生崩裂，使Si基板1的外周成為缺角，生產性劣化。
相對於此，在本實施形態中，斜角部的加工量係在表面側與背面側為非對稱，平坦部的表面到最外端部之厚度比平坦部的背面到最外端部之厚度更薄。因此，即使進行背面研削，由於AlxGayInzN膜2也難以露出，因此可以抑制崩裂的發生，提升生產性。
實施形態2.
針對關於本發明之實施形態2之半導體裝置的製造方法，參照圖面進行說明。圖4~9為顯示關於本發明之實施形態2之半導體裝置的製造方法之剖面圖。
首先，如圖4所示，準備具有表面與背面都成為平坦的平坦部、及設在平坦部外周的斜角部之Si基板1。再者，利用遮罩3覆蓋平坦部。
其次，如圖5所示，使用熱CVD在斜角部的表面側形成氧化膜4。氧化膜4的厚度為2.5μm。之後，如圖6所示，除去遮罩3。
其次，如圖7所示，使用MOCVD法在Si基板1的表面上磊晶成長AlxGayInzN膜2。例如在Si基板1上製作場效電晶體的情況下，進行與實施形態1相同的製作流程。之後，如圖8所示，除去氧化膜4。其次，如圖9所示，從背面
研削Si基板1進行薄板化。
如上述所示，藉由在斜角部的表面側形成氧化膜4，阻礙朝斜角部的表面側之AlxGayInzN膜2的磊晶成長。因此，即使進行背面研削，由於AlxGayInzN膜2也難以露出，因此可以抑制崩裂的發生，提升生產性。
又，為了防止朝斜角部的表面側之AlxGayInzN膜2的磊晶成長，期望氧化膜4的厚度為AlxGayInzN膜2的厚度以上。例如在AlxGayInzN膜2的厚度為1.0μm的情況下，氧化膜4的厚度也為1.0μm。
實施形態3.
針對關於本發明之實施形態3之半導體裝置的製造方法，參照圖面進行說明。圖10及圖11為顯示關於本發明之實施形態3之半導體裝置的製造方法之剖面圖。
首先，如圖10所示，準備具有表面與背面都成為平坦的平坦部、及設在平坦部外周的斜角部之Si基板1。其中，斜角部的加工量係以斜角部的最外端部為界線在表面側與背面側為非對稱。平坦部的表面到最外端部之厚度比平坦部的背面到最外端部之厚度更薄，例如40μm以下。接著，與實施形態2相同，使用熱CVD在斜角部的表面側形成氧化膜4。
其次，與實施形態2相同，使用MOCVD法在Si基板1的表面上磊晶成長AlxGayInzN膜2。例如在Si基板1上製作場效電晶體的情況下，進行與實施形態1相同的製作流程。之後，除去氧化膜4。其次，如圖11所示，從背面研削Si基板1進行薄板化。
在本實施形態中，與實施形態1相同，斜角部的加工量在表面側與背面側為非對稱，平坦部的表面到最外端部之厚度比平坦部的背面到最外端部更薄。再者，與實施形態2相同，藉由在斜角部的表面側形成氧化膜4，阻礙朝斜角部的表面側之AlxGayInzN膜2的磊晶成長。因此，即使進行背面研削，由於AlxGayInzN膜2也難以露出，因此可以抑制崩裂的發生，比實施形態1、2更可以提升生產性。
又，為了防止朝斜角部的表面側之AlxGayInzN膜2的磊晶成長，期望氧化膜4的厚度為AlxGayInzN膜2的厚度以上。例如在AlxGayInzN膜2的厚度為1.0μm的情況下，氧化膜4的厚度也為1.0μm。
1‧‧‧Si基板
2‧‧‧AlxGayInzN膜
Claims (5)
- 一種半導體裝置的製造方法，包括：準備具有表面與背面都成為平坦的平坦部、及設在前述平坦部外周的斜角部之Si基板的工程；在前述Si基板的表面上磊晶成長III-V族氮化物半導體膜的工程；在磊晶成長前述III-V族氮化物半導體膜後，從背面研削前述Si基板進行薄板化的工程；在準備前述Si基板的工程與磊晶成長前述III-V族氮化物半導體膜的工程之間，在前述斜角部的表面側形成氧化膜的工程；以及在磊晶成長前述III-V族氮化物半導體膜的工程與從背面研削前述Si基板進行薄板化的工程之間，除去前述氧化膜的工程；其特徵在於：前述斜角部的加工量係以前述斜角部的最外端部為界線在表面側與背面側為非對稱，前述平坦部的前述表面到前述最外端部之厚度比前述平坦部的前述背面到前述最外端部之厚度更薄，前述氧化膜的厚度為前述III-V族氮化物半導體膜的厚度以上。
- 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述Si基板的研削在厚度方向中不超過前述最外端部的位置。
- 如申請專利範圍第2項之半導體裝置的製造方法，其中，前述平坦部的前述表面到前述最外端部之厚度為40μm以下。
- 一種半導體裝置的製造方法，其特徵在於包括：準備具有表面與背面都成為平坦的平坦部、及設在前述平坦部外周的斜角部之Si基板的工程；在前述斜角部的表面側形成氧化膜的工程；在形成前述氧化膜後，在前述Si基板的表面上磊晶成長III-V族氮化物半導體膜的工程；在磊晶成長前述III-V族氮化物半導體膜後，除去前述氧化膜的工程；及在除去前述氧化膜後，從背面研削前述Si基板進行薄板化的工程；其中前述氧化膜的厚度為前述III-V族氮化物半導體膜的厚度以上。
- 如申請專利範圍第1至4項中任一項之半導體裝置的製造方法，其中，前述III-V族氮化物半導體膜為AlxGayInzN(x+y+z=1，y≠0)膜。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013145643A JP2015018960A (ja) | 2013-07-11 | 2013-07-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201507193A TW201507193A (zh) | 2015-02-16 |
| TWI531081B true TWI531081B (zh) | 2016-04-21 |
Family
ID=52277409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103110982A TWI531081B (zh) | 2013-07-11 | 2014-03-25 | 半導體裝置的製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9355852B2 (zh) |
| JP (1) | JP2015018960A (zh) |
| KR (1) | KR101672213B1 (zh) |
| TW (1) | TWI531081B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6130995B2 (ja) * | 2012-02-20 | 2017-05-17 | サンケン電気株式会社 | エピタキシャル基板及び半導体装置 |
| WO2016122535A1 (en) * | 2015-01-29 | 2016-08-04 | Hewlett Packard Enterprise Development Lp | Application recording |
| US10199216B2 (en) * | 2015-12-24 | 2019-02-05 | Infineon Technologies Austria Ag | Semiconductor wafer and method |
| AU2016396062A1 (en) | 2016-03-04 | 2018-05-17 | Halliburton Energy Services, Inc. | Multiple depth of investigation nuclear magnetic resonance logging for determining the porosity and pore type of subterranean formations |
| GB2574879B (en) | 2018-06-22 | 2022-12-28 | X Fab Semiconductor Foundries Gmbh | Substrates for III-nitride epitaxy |
| CN113272480B (zh) * | 2019-01-08 | 2024-05-14 | 住友电气工业株式会社 | 碳化硅再生基板和碳化硅半导体装置的制造方法 |
| DE102022000424A1 (de) | 2022-02-03 | 2023-08-03 | Azur Space Solar Power Gmbh | Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4033683A1 (de) * | 1989-11-30 | 1991-06-06 | Motorola Inc | Verfahren zur herstellung von wafern mit einer epitaxialen schicht |
| JPH0434931A (ja) | 1990-05-31 | 1992-02-05 | Oki Electric Ind Co Ltd | 半導体ウエハおよびその処理方法 |
| JP2892215B2 (ja) | 1992-05-06 | 1999-05-17 | 三菱マテリアルシリコン株式会社 | ウェーハ研磨方法 |
| JP3935977B2 (ja) | 1995-05-16 | 2007-06-27 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | ノッチ付き半導体ウェーハ |
| JPH09181349A (ja) | 1995-12-27 | 1997-07-11 | Mitsubishi Electric Corp | 半導体デバイスの製造方法 |
| JP3671418B2 (ja) * | 1998-10-29 | 2005-07-13 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
| JP2000331940A (ja) * | 1999-05-20 | 2000-11-30 | Sony Corp | サファイア基板、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 |
| JP2001230166A (ja) | 2000-02-17 | 2001-08-24 | Tokin Corp | 半導体基板およびその製造方法 |
| JP2001338886A (ja) * | 2000-03-24 | 2001-12-07 | Ngk Insulators Ltd | 半導体デバイス、その製造方法、及びそれに用いる半導体デバイス用基板 |
| JP4959878B2 (ja) * | 2001-05-10 | 2012-06-27 | オンセミコンダクター・トレーディング・リミテッド | ウエファの製造方法 |
| JP4162892B2 (ja) * | 2002-01-11 | 2008-10-08 | 日鉱金属株式会社 | 半導体ウェハおよびその製造方法 |
| US7535100B2 (en) * | 2002-07-12 | 2009-05-19 | The United States Of America As Represented By The Secretary Of The Navy | Wafer bonding of thinned electronic materials and circuits to high performance substrates |
| JP2004281550A (ja) | 2003-03-13 | 2004-10-07 | Dowa Mining Co Ltd | 半導体ウエハおよびその面取り加工方法 |
| JP2005243727A (ja) | 2004-02-24 | 2005-09-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2005251961A (ja) * | 2004-03-04 | 2005-09-15 | Matsushita Electric Ind Co Ltd | Ｉｉｉ族窒化物単結晶ウエハおよびそれを用いた半導体装置の製造方法 |
| DE102006030266A1 (de) * | 2006-06-30 | 2008-01-03 | Advanced Micro Devices, Inc., Sunnyvale | Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand |
| JP2009107905A (ja) * | 2007-10-31 | 2009-05-21 | Sumco Corp | シリコンウェーハの製造方法 |
| JP2009256154A (ja) * | 2008-04-21 | 2009-11-05 | Nippon Telegr & Teleph Corp <Ntt> | 半導体結晶成長用基板および半導体結晶 |
| DE102008030847B4 (de) * | 2008-06-30 | 2010-07-29 | Advanced Micro Devices, Inc., Sunnyvale | Reduzierung der Kontamination von Halbleitersubstraten während der Aufbringung der Metallisierung durch Ausführen eines Abscheide/Ätzzyklus während der Barrierenabscheidung |
| US8562750B2 (en) | 2009-12-17 | 2013-10-22 | Lam Research Corporation | Method and apparatus for processing bevel edge |
| JP2012036030A (ja) * | 2010-08-05 | 2012-02-23 | Sanken Electric Co Ltd | 半導体ウェハの製造方法 |
| JP5644401B2 (ja) * | 2010-11-15 | 2014-12-24 | 株式会社Sumco | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ |
-
2013
- 2013-07-11 JP JP2013145643A patent/JP2015018960A/ja active Pending
-
2014
- 2014-03-25 TW TW103110982A patent/TWI531081B/zh not_active IP Right Cessation
- 2014-03-26 US US14/225,510 patent/US9355852B2/en not_active Expired - Fee Related
- 2014-07-02 KR KR1020140082373A patent/KR101672213B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150007952A (ko) | 2015-01-21 |
| US9355852B2 (en) | 2016-05-31 |
| US20150017790A1 (en) | 2015-01-15 |
| KR101672213B1 (ko) | 2016-11-03 |
| JP2015018960A (ja) | 2015-01-29 |
| TW201507193A (zh) | 2015-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI531081B (zh) | 半導體裝置的製造方法 | |
| JP4335187B2 (ja) | 窒化物系半導体装置の製造方法 | |
| JP4862442B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法 | |
| JPWO2011161975A1 (ja) | エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法 | |
| CN106206258B (zh) | 在硅衬底上形成GaN层的方法以及GaN衬底 | |
| KR101878754B1 (ko) | 대면적 갈륨 나이트라이드 기판 제조방법 | |
| JP2004107114A (ja) | Ｉｉｉ族窒化物系化合物半導体基板の製造方法 | |
| JP2013087053A (ja) | 窒化ガリウム膜製造方法 | |
| US8853064B2 (en) | Method of manufacturing substrate | |
| KR102608902B1 (ko) | 질화물 반도체 기판 제조방법 | |
| JP5333156B2 (ja) | 気相成長装置 | |
| US9355841B2 (en) | Manufacturing method of high electron mobility transistor | |
| JP2009084136A (ja) | 半導体デバイスの製造方法 | |
| JP2017130539A (ja) | 窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置 | |
| JP7290182B2 (ja) | 窒化物半導体基板及びその製造方法 | |
| JP2000269143A (ja) | 窒化ガリウム系化合物半導体結晶の製造方法 | |
| JP6480244B2 (ja) | 気相成長方法 | |
| JP4084539B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の結晶成長基板の製造方法 | |
| KR20230142717A (ko) | 질화물 반도체기판 및 그의 제조방법 | |
| TW202314803A (zh) | 氮化物半導體基板及其製造方法 | |
| CN116427026A (zh) | 一种用于大尺寸氮化镓单晶生长的外延结构及其制备方法 | |
| TW202401525A (zh) | Iii族氮化物半導體晶圓及其製造方法 | |
| TWM634692U (zh) | 接合基板 | |
| JP2004296703A (ja) | 窒化物半導体素子の製造方法 | |
| KR100839224B1 (ko) | ＧａＮ 후막의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |