JP2000331940A - サファイア基板、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 - Google Patents
サファイア基板、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法Info
- Publication number
- JP2000331940A JP2000331940A JP13990699A JP13990699A JP2000331940A JP 2000331940 A JP2000331940 A JP 2000331940A JP 13990699 A JP13990699 A JP 13990699A JP 13990699 A JP13990699 A JP 13990699A JP 2000331940 A JP2000331940 A JP 2000331940A
- Authority
- JP
- Japan
- Prior art keywords
- sapphire substrate
- gan
- semiconductor layer
- edge
- based semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Led Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 エッジ近傍の成長層の表面が中央の成長層の
表面より高くなるのを防止することができるサファイア
基板、窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法
および半導体装置の製造方法を提供する。 【解決手段】 サファイア基板１の結晶成長面のエッジ
１ａに対して面取り加工を施す。ＧａＮ系半導体レーザ
は、エッジ１ａが面取りされたサファイア基板１上に、
ＭＯＣＶＤ法によりレーザ構造を形成するＧａＮ系半導
体層を成長させることにより製造する。
表面より高くなるのを防止することができるサファイア
基板、窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法
および半導体装置の製造方法を提供する。 【解決手段】 サファイア基板１の結晶成長面のエッジ
１ａに対して面取り加工を施す。ＧａＮ系半導体レーザ
は、エッジ１ａが面取りされたサファイア基板１上に、
ＭＯＣＶＤ法によりレーザ構造を形成するＧａＮ系半導
体層を成長させることにより製造する。
Description
【０００１】
【発明の属する技術分野】この発明は、サファイア基
板、窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法お
よび半導体装置の製造方法に関する。
板、窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法お
よび半導体装置の製造方法に関する。
【０００２】
【従来の技術】窒化ガリウム（ＧａＮ）に代表される窒
化物系ＩＩＩ−Ｖ族化合物半導体（以下「ＧａＮ系半導
体」ともいう）は、発光波長が４００ｎｍ帯の短波長半
導体レーザや、紫外乃至緑色で発光可能な発光ダイオー
ド（ＬＥＤ）のような半導体発光素子など、高集積、高
密度の光ディスク再生装置に用いられる光源や、フルカ
ラー表示素子に用いられる光素子などへの広い応用が期
待されている。また、このＧａＮ系半導体は、高電界に
おける飽和電子速度が大きいことなどから高出力、高周
波の電界効果トランジスタ（ＦＥＴ）など電子走行素子
の材料としても注目されている。
化物系ＩＩＩ−Ｖ族化合物半導体（以下「ＧａＮ系半導
体」ともいう）は、発光波長が４００ｎｍ帯の短波長半
導体レーザや、紫外乃至緑色で発光可能な発光ダイオー
ド（ＬＥＤ）のような半導体発光素子など、高集積、高
密度の光ディスク再生装置に用いられる光源や、フルカ
ラー表示素子に用いられる光素子などへの広い応用が期
待されている。また、このＧａＮ系半導体は、高電界に
おける飽和電子速度が大きいことなどから高出力、高周
波の電界効果トランジスタ（ＦＥＴ）など電子走行素子
の材料としても注目されている。
【０００３】このＧａＮ系半導体を用いた半導体レー
ザ、発光ダイオード、ＦＥＴなどの半導体装置は、サフ
ァイア（Ａｌ2 Ｏ3 ）基板などの基板上に、有機金属化
学気相成長（ＭＯＣＶＤ）法などによりＧａＮ系半導体
層をエピタキシャル成長させることにより製造される。
ここで、ＧａＮ系半導体を用いた半導体装置の製造方法
について、サファイア基板を用いたＧａＮ系半導体レー
ザを製造する場合を例に具体的に説明する。
ザ、発光ダイオード、ＦＥＴなどの半導体装置は、サフ
ァイア（Ａｌ2 Ｏ3 ）基板などの基板上に、有機金属化
学気相成長（ＭＯＣＶＤ）法などによりＧａＮ系半導体
層をエピタキシャル成長させることにより製造される。
ここで、ＧａＮ系半導体を用いた半導体装置の製造方法
について、サファイア基板を用いたＧａＮ系半導体レー
ザを製造する場合を例に具体的に説明する。
【０００４】すなわち、サファイア基板を用いてＧａＮ
系半導体レーザを製造するには、まず、図７に示すよう
に、サファイア基板１０１上にＭＯＣＶＤ法によりレー
ザ構造を形成するＧａＮ系半導体層１０２を成長させ
る。
系半導体レーザを製造するには、まず、図７に示すよう
に、サファイア基板１０１上にＭＯＣＶＤ法によりレー
ザ構造を形成するＧａＮ系半導体層１０２を成長させ
る。
【０００５】次に、図８に示すように、全面にレジスト
膜１０３を塗布した後、リソグラフィ法によりこのレジ
スト膜１０３を所定形状にパターニングする。符号１０
４は、このリソグラフィ工程においてレジスト膜１０３
の露光に用いるフォトマスクを示す。
膜１０３を塗布した後、リソグラフィ法によりこのレジ
スト膜１０３を所定形状にパターニングする。符号１０
４は、このリソグラフィ工程においてレジスト膜１０３
の露光に用いるフォトマスクを示す。
【０００６】次に、所定形状にパターニングされたレジ
スト膜１０３からなるレジストパターンをマスクとし
て、反応性イオンエッチング（ＲＩＥ）法によりＧａＮ
系半導体層１０２をエッチングすることにより、このＧ
ａＮ系半導体層１０２にレーザ構造を形成する。次に、
このＧａＮ系半導体層１０２に電極（ｐ側電極およびｎ
側電極）を形成する。次に、サファイア基板１０１を裏
面側からラッピングすることにより、サファイア基板１
０１の厚さを減少させる。その後、劈開またはダイシン
グにより、サファイア基板１０１をチップ化することに
より、目的とするＧａＮ系半導体レーザを完成させる。
スト膜１０３からなるレジストパターンをマスクとし
て、反応性イオンエッチング（ＲＩＥ）法によりＧａＮ
系半導体層１０２をエッチングすることにより、このＧ
ａＮ系半導体層１０２にレーザ構造を形成する。次に、
このＧａＮ系半導体層１０２に電極（ｐ側電極およびｎ
側電極）を形成する。次に、サファイア基板１０１を裏
面側からラッピングすることにより、サファイア基板１
０１の厚さを減少させる。その後、劈開またはダイシン
グにより、サファイア基板１０１をチップ化することに
より、目的とするＧａＮ系半導体レーザを完成させる。
【０００７】
【発明が解決しようとする課題】上述した従来のＧａＮ
系半導体レーザの製造方法においては、ＧａＮ系半導体
層１０２の成長に用いられるサファイア基板１０１とし
て、結晶成長面のエッジ１０１ａがほぼ直角なものが用
いられる。これは、サファイア基板の場合、Ｓｉ基板や
ＧａＡｓ基板に比べて硬度が高く、ウェーハ切削中やそ
の後の製造工程においてエッジにチッピングが発生しに
くいため、サファイア単結晶から切り出されたスライス
ウェーハに対して特にエッジ加工が施されないからであ
る。しかしながら、このようにエッジ１０１ａが直角な
サファイア基板１０１上に、ＭＯＣＶＤ法などの気相成
長法によりＧａＮ系半導体層１０２を成長させた場合、
エッジ１０１ａの近傍で原料ガスの流れに乱れが生じる
ために、この部分で異常成長が起こり、その結果、図７
に示すように、エッジ１０１ａの近傍におけるＧａＮ系
半導体層１０２に、中央の平坦部よりも高い凸部１０２
ａが形成されるという問題があった。
系半導体レーザの製造方法においては、ＧａＮ系半導体
層１０２の成長に用いられるサファイア基板１０１とし
て、結晶成長面のエッジ１０１ａがほぼ直角なものが用
いられる。これは、サファイア基板の場合、Ｓｉ基板や
ＧａＡｓ基板に比べて硬度が高く、ウェーハ切削中やそ
の後の製造工程においてエッジにチッピングが発生しに
くいため、サファイア単結晶から切り出されたスライス
ウェーハに対して特にエッジ加工が施されないからであ
る。しかしながら、このようにエッジ１０１ａが直角な
サファイア基板１０１上に、ＭＯＣＶＤ法などの気相成
長法によりＧａＮ系半導体層１０２を成長させた場合、
エッジ１０１ａの近傍で原料ガスの流れに乱れが生じる
ために、この部分で異常成長が起こり、その結果、図７
に示すように、エッジ１０１ａの近傍におけるＧａＮ系
半導体層１０２に、中央の平坦部よりも高い凸部１０２
ａが形成されるという問題があった。
【０００８】図９に、図７に示すサファイア基板１０１
のエッジ１０１ａの近傍の様子を拡大して示す。図９に
おいて、中央の平坦部におけるＧａＮ系半導体層１０２
の膜厚をｔ１とし、エッジ１０１ａ近傍の凸部１０２ａ
におけるＧａＮ系半導体層１０２の膜厚をｔ２とする。
ここで、直径が２インチのサファイア基板１０１上に、
中央の平坦部における膜厚ｔ１が１．８μｍとなるよう
にＧａＮ系半導体層１０２を成長させたところ、凸部１
０２ａにおけるＧａＮ系半導体層１０２の膜厚ｔ２は
５．４μｍ程度であった。このように、本発明者の知見
によれば、凸部１０２ａにおけるＧａＮ系半導体層１０
２の表面の高さは、中央の平坦部におけるＧａＮ系半導
体層１０２の表面の高さの２〜３倍程度にもなることが
確認されている。
のエッジ１０１ａの近傍の様子を拡大して示す。図９に
おいて、中央の平坦部におけるＧａＮ系半導体層１０２
の膜厚をｔ１とし、エッジ１０１ａ近傍の凸部１０２ａ
におけるＧａＮ系半導体層１０２の膜厚をｔ２とする。
ここで、直径が２インチのサファイア基板１０１上に、
中央の平坦部における膜厚ｔ１が１．８μｍとなるよう
にＧａＮ系半導体層１０２を成長させたところ、凸部１
０２ａにおけるＧａＮ系半導体層１０２の膜厚ｔ２は
５．４μｍ程度であった。このように、本発明者の知見
によれば、凸部１０２ａにおけるＧａＮ系半導体層１０
２の表面の高さは、中央の平坦部におけるＧａＮ系半導
体層１０２の表面の高さの２〜３倍程度にもなることが
確認されている。
【０００９】サファイア基板１０１上に成長させたＧａ
Ｎ系半導体層１０２に上述のような凸部１０２ａが形成
されると、図８に示すように、その後に行われるリソグ
ラフィ工程において、フォトマスク１０４と被処理基板
との密着性が悪化し、焦点がずれるなどして、レジスト
膜１０３へのパターン転写に不都合が生じ、その結果、
レジストパターンをマスクとしてＧａＮ系半導体層１０
２をエッチングする際に、パターニング不良が発生する
という問題があった。また、エッジ１０１ａ近傍の凸部
１０２ａが中央の平坦部より高いため、この部分におい
て、フォトマスク１０４と被処理基板との擦れが生じ、
フォトマスク１０４が損傷するという問題もあった。
Ｎ系半導体層１０２に上述のような凸部１０２ａが形成
されると、図８に示すように、その後に行われるリソグ
ラフィ工程において、フォトマスク１０４と被処理基板
との密着性が悪化し、焦点がずれるなどして、レジスト
膜１０３へのパターン転写に不都合が生じ、その結果、
レジストパターンをマスクとしてＧａＮ系半導体層１０
２をエッチングする際に、パターニング不良が発生する
という問題があった。また、エッジ１０１ａ近傍の凸部
１０２ａが中央の平坦部より高いため、この部分におい
て、フォトマスク１０４と被処理基板との擦れが生じ、
フォトマスク１０４が損傷するという問題もあった。
【００１０】また、サファイア基板１０１のラッピング
工程において、ＧａＮ系半導体層１０２に上述のような
凸部１０２ａが残ったままの状態でサファイア基板１０
１がラッピング装置のウェーハチャックに装着される
と、凸部１０２ａによる段差によって基準面がずれてし
まうため、処理後のサファイア基板１０１の厚さが面内
で不均一となる。そのため、サファイア基板１０１を劈
開する際に、サファイア基板１０１やその上のＧａＮ系
半導体層１０２に割れや欠けが生じ、良質な劈開端面を
得ることができなかった。
工程において、ＧａＮ系半導体層１０２に上述のような
凸部１０２ａが残ったままの状態でサファイア基板１０
１がラッピング装置のウェーハチャックに装着される
と、凸部１０２ａによる段差によって基準面がずれてし
まうため、処理後のサファイア基板１０１の厚さが面内
で不均一となる。そのため、サファイア基板１０１を劈
開する際に、サファイア基板１０１やその上のＧａＮ系
半導体層１０２に割れや欠けが生じ、良質な劈開端面を
得ることができなかった。
【００１１】そこで、上述の問題点を回避するため、従
来より、サファイア基板１０１上にＧａＮ系半導体層１
０２を成長させた後、リソグラフィ工程を行う前に、サ
ファイア基板１０１のエッジ１０１ａをダイサーなどで
切除し、ＧａＮ系半導体層１０２に形成された凸部１０
２ａを取り除くようなことが行われていた。しかしなが
ら、ＧａＮ系半導体層１０２の凸部１０２ａを除去する
ためにサファイア基板１０１のダイサーカット工程を追
加するということは、ＧａＮ系半導体レーザを製造する
際の工程数の増加に繋がる上に、エッジ１０１ａの切除
によってサファイア基板１０１の面積が減少するため、
レーザチップの収率が低下することもなる。また、レジ
スト膜１０３の塗布に用いられるコーターや、レジスト
膜１０３の現像に用いる現像装置などの各種の半導体装
置製造用装置は、一般に、円形ウェーハの使用を前提と
して自動化がなされている。そのため、そのような自動
化装置に、エッジ１０１ａがカットされたサファイア基
板１０１を投入した場合、その自動化装置での基板の搬
送および処理に不都合が生じるという問題もあった。
来より、サファイア基板１０１上にＧａＮ系半導体層１
０２を成長させた後、リソグラフィ工程を行う前に、サ
ファイア基板１０１のエッジ１０１ａをダイサーなどで
切除し、ＧａＮ系半導体層１０２に形成された凸部１０
２ａを取り除くようなことが行われていた。しかしなが
ら、ＧａＮ系半導体層１０２の凸部１０２ａを除去する
ためにサファイア基板１０１のダイサーカット工程を追
加するということは、ＧａＮ系半導体レーザを製造する
際の工程数の増加に繋がる上に、エッジ１０１ａの切除
によってサファイア基板１０１の面積が減少するため、
レーザチップの収率が低下することもなる。また、レジ
スト膜１０３の塗布に用いられるコーターや、レジスト
膜１０３の現像に用いる現像装置などの各種の半導体装
置製造用装置は、一般に、円形ウェーハの使用を前提と
して自動化がなされている。そのため、そのような自動
化装置に、エッジ１０１ａがカットされたサファイア基
板１０１を投入した場合、その自動化装置での基板の搬
送および処理に不都合が生じるという問題もあった。
【００１２】したがって、この発明の目的は、エッジ近
傍の成長層の表面が中央の成長層の表面より高くなるの
を防止することができるサファイア基板、窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層の成長方法および半導体装置の
製造方法を提供することにある。
傍の成長層の表面が中央の成長層の表面より高くなるの
を防止することができるサファイア基板、窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層の成長方法および半導体装置の
製造方法を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明によるサファイア基板は、結
晶成長面のエッジに面取り加工が施されていることを特
徴とするものである。
に、この発明の第１の発明によるサファイア基板は、結
晶成長面のエッジに面取り加工が施されていることを特
徴とするものである。
【００１４】この発明の第２の発明は、サファイア基板
上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる
ようにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長
方法において、サファイア基板として結晶成長面のエッ
ジに面取り加工が施されたものを用いるようにしたこと
を特徴とするものである。
上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる
ようにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長
方法において、サファイア基板として結晶成長面のエッ
ジに面取り加工が施されたものを用いるようにしたこと
を特徴とするものである。
【００１５】この発明の第３の発明は、サファイア基板
上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる
ことにより半導体装置を製造するようにした半導体装置
の製造方法において、サファイア基板として結晶成長面
のエッジに面取り加工が施されたものを用いるようにし
たことを特徴とするものである。
上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる
ことにより半導体装置を製造するようにした半導体装置
の製造方法において、サファイア基板として結晶成長面
のエッジに面取り加工が施されたものを用いるようにし
たことを特徴とするものである。
【００１６】この発明の第１〜第３の発明において、サ
ファイア基板のエッジに対して施される面取り加工は、
具体的には、アール加工またはテーパー加工である。サ
ファイア基板のエッジにアール加工を施す場合、その曲
率半径は、成長層の凸化を防止する観点から、好適には
５０μｍ以上に選ばれ、さらに、チップの収率を考慮す
ると５０〜２５０μｍの範囲とすることが好ましい。ま
た、サファイア基板のエッジにテーパー加工を施す場
合、そのテーパー領域の基板面方向の寸法および基板厚
さ方向の寸法は、それぞれ、好適には５０μｍ以上に選
ばれ、さらに、チップの収率を考慮すると５０〜２５０
μｍの範囲とすることが好ましい。ここで、サファイア
基板の結晶成長面のエッジに対して面取り加工を施すこ
との目的は、結晶成長後、最終的に表面がほぼ平坦にな
るように（突出した部分のないように）、予め、異常成
長によって成長層に凸部が形成されやすいエッジ近傍の
表面を低くしてやることにある。この際、凸部の高さは
成長層の膜厚に比例して変化するため、サファイア基板
のエッジ近傍の表面を中央部の表面に対してどの程度低
くするかは、成長層の膜厚に応じて決定すればよい。こ
こでは、サファイア基板のエッジにアール加工を施す際
の曲率半径の下限を、成長層が膜厚が大きい場合であっ
ても対処できるように、余裕を持たせて５０μｍに設定
しているが、成長層の膜厚によっては、曲率半径は５０
μｍ以下であってもよい。これと同様のことは、サファ
イア基板のエッジにテーパー加工を施す際についても言
える。
ファイア基板のエッジに対して施される面取り加工は、
具体的には、アール加工またはテーパー加工である。サ
ファイア基板のエッジにアール加工を施す場合、その曲
率半径は、成長層の凸化を防止する観点から、好適には
５０μｍ以上に選ばれ、さらに、チップの収率を考慮す
ると５０〜２５０μｍの範囲とすることが好ましい。ま
た、サファイア基板のエッジにテーパー加工を施す場
合、そのテーパー領域の基板面方向の寸法および基板厚
さ方向の寸法は、それぞれ、好適には５０μｍ以上に選
ばれ、さらに、チップの収率を考慮すると５０〜２５０
μｍの範囲とすることが好ましい。ここで、サファイア
基板の結晶成長面のエッジに対して面取り加工を施すこ
との目的は、結晶成長後、最終的に表面がほぼ平坦にな
るように（突出した部分のないように）、予め、異常成
長によって成長層に凸部が形成されやすいエッジ近傍の
表面を低くしてやることにある。この際、凸部の高さは
成長層の膜厚に比例して変化するため、サファイア基板
のエッジ近傍の表面を中央部の表面に対してどの程度低
くするかは、成長層の膜厚に応じて決定すればよい。こ
こでは、サファイア基板のエッジにアール加工を施す際
の曲率半径の下限を、成長層が膜厚が大きい場合であっ
ても対処できるように、余裕を持たせて５０μｍに設定
しているが、成長層の膜厚によっては、曲率半径は５０
μｍ以下であってもよい。これと同様のことは、サファ
イア基板のエッジにテーパー加工を施す際についても言
える。
【００１７】この発明の第２および第３の発明におい
て、窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長は、典
型的には、有機金属化学気相成長法、ハイドライド気相
エピタキシャル成長法、分子線エピタキシー法などの気
相成長法により行う。
て、窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長は、典
型的には、有機金属化学気相成長法、ハイドライド気相
エピタキシャル成長法、分子線エピタキシー法などの気
相成長法により行う。
【００１８】上述のように構成されたこの発明によれ
ば、サファイア基板の結晶成長面のエッジに面取り加工
が施されていることにより、このサファイア基板上に窒
化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、
基板中央の成長層の表面に対してエッジ近傍の成長層の
表面が突出するのを防止することができ、成長層の表面
平坦性を向上させることができる。
ば、サファイア基板の結晶成長面のエッジに面取り加工
が施されていることにより、このサファイア基板上に窒
化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、
基板中央の成長層の表面に対してエッジ近傍の成長層の
表面が突出するのを防止することができ、成長層の表面
平坦性を向上させることができる。
【００１９】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００２０】まず、この発明の第１の実施形態について
説明する。図１は、この発明の第１の実施形態によるサ
ファイア基板の断面図である。
説明する。図１は、この発明の第１の実施形態によるサ
ファイア基板の断面図である。
【００２１】図１に示すように、この第１の実施形態に
よるサファイア基板１においては、少なくとも結晶成長
面のエッジ１ａにアール加工が施されている。このサフ
ァイア基板１は、例えば直径が２インチのウェーハ状の
ものである。また、アール加工が施されたエッジ１ａの
曲率半径Ｒは、この上に形成される成長層の凸化を防止
する観点から、好適には例えば５０μｍ以上に選ばれ、
さらに、チップの収率を考慮に入れて、例えば５０〜２
５０μｍの範囲内に選ばれる。なお、ここでは、曲率半
径Ｒの下限を、この上に成長される成長層の膜厚が大き
い場合であっても対処できるように５０μｍに設定して
いるが、成長層の膜厚によっては、この曲率半径Ｒを５
０μｍ以下としてもよい。また、図１においては、サフ
ァイア基板１の結晶成長面のエッジ１ａにのみアール加
工が施されているが、サファイア基板１の結晶成長面と
反対側の主面（裏面）のエッジに対しても同様にアール
加工を施してもよい。
よるサファイア基板１においては、少なくとも結晶成長
面のエッジ１ａにアール加工が施されている。このサフ
ァイア基板１は、例えば直径が２インチのウェーハ状の
ものである。また、アール加工が施されたエッジ１ａの
曲率半径Ｒは、この上に形成される成長層の凸化を防止
する観点から、好適には例えば５０μｍ以上に選ばれ、
さらに、チップの収率を考慮に入れて、例えば５０〜２
５０μｍの範囲内に選ばれる。なお、ここでは、曲率半
径Ｒの下限を、この上に成長される成長層の膜厚が大き
い場合であっても対処できるように５０μｍに設定して
いるが、成長層の膜厚によっては、この曲率半径Ｒを５
０μｍ以下としてもよい。また、図１においては、サフ
ァイア基板１の結晶成長面のエッジ１ａにのみアール加
工が施されているが、サファイア基板１の結晶成長面と
反対側の主面（裏面）のエッジに対しても同様にアール
加工を施してもよい。
【００２２】サファイア基板１のエッジ１ａのアール加
工は、例えば図２に示すウェーハの面取り加工に用いら
れる一般的なエッジ加工装置を用いて容易に行うことが
できる。図２において、真空チャック１１は、ウェーハ
設置面の下方に設けられた軸１２を図示省略したモータ
ーなどにより回転させることにより、その中心軸の回り
に回転可能に構成されている。ウェーハエッジの研削に
用いる砥石１３もまた、その中心軸の回りに回転可能に
構成されている。このエッジ加工装置を用いてウェーハ
の面取り加工を行う場合は、真空チャック１１のウェー
ハ設置面に、単結晶から所定の厚さに切り出されたスラ
イスウェーハ１４が保持される。この状態で真空チャッ
ク１１および砥石１３を共に回転させることにより、ウ
ェーハエッジが研削され、スライスウェーハ１４のエッ
ジに丸みが付けられる。
工は、例えば図２に示すウェーハの面取り加工に用いら
れる一般的なエッジ加工装置を用いて容易に行うことが
できる。図２において、真空チャック１１は、ウェーハ
設置面の下方に設けられた軸１２を図示省略したモータ
ーなどにより回転させることにより、その中心軸の回り
に回転可能に構成されている。ウェーハエッジの研削に
用いる砥石１３もまた、その中心軸の回りに回転可能に
構成されている。このエッジ加工装置を用いてウェーハ
の面取り加工を行う場合は、真空チャック１１のウェー
ハ設置面に、単結晶から所定の厚さに切り出されたスラ
イスウェーハ１４が保持される。この状態で真空チャッ
ク１１および砥石１３を共に回転させることにより、ウ
ェーハエッジが研削され、スライスウェーハ１４のエッ
ジに丸みが付けられる。
【００２３】次に、この第１の実施形態によるＧａＮ系
半導体半導体装置の製造方法について、ＧａＮ系半導体
レーザを製造する場合を例に具体的に説明する。この第
１の実施形態によるＧａＮ系半導体レーザの製造方法に
おいては、基板として図１に示すサファイア基板１が用
いられる。
半導体半導体装置の製造方法について、ＧａＮ系半導体
レーザを製造する場合を例に具体的に説明する。この第
１の実施形態によるＧａＮ系半導体レーザの製造方法に
おいては、基板として図１に示すサファイア基板１が用
いられる。
【００２４】具体的には、まず、図３に示すように、図
１に示すサファイア基板１上に、例えばＭＯＣＶＤ法に
よりレーザ構造を形成するＧａＮ系半導体層２を成長さ
せる。
１に示すサファイア基板１上に、例えばＭＯＣＶＤ法に
よりレーザ構造を形成するＧａＮ系半導体層２を成長さ
せる。
【００２５】次に、図４に示すように、全面にレジスト
膜３を塗布した後、リソグラフィ法によりこのレジスト
膜３を所定形状にパターニングする。符号４は、このリ
ソグラフィ工程においてレジスト膜３の露光に用いるフ
ォトマスクを示す。次に、所定形状にパターニングされ
たレジスト膜３からなるレジストパターンをマスクとし
て、ＲＩＥ法によりＧａＮ系半導体層２をエッチングす
ることにより、このＧａＮ系半導体層２にレーザ構造を
形成する。
膜３を塗布した後、リソグラフィ法によりこのレジスト
膜３を所定形状にパターニングする。符号４は、このリ
ソグラフィ工程においてレジスト膜３の露光に用いるフ
ォトマスクを示す。次に、所定形状にパターニングされ
たレジスト膜３からなるレジストパターンをマスクとし
て、ＲＩＥ法によりＧａＮ系半導体層２をエッチングす
ることにより、このＧａＮ系半導体層２にレーザ構造を
形成する。
【００２６】ここで、ここまでの工程について、製造す
べきＧａＮ系半導体レーザがＡｌＧａＮ／ＧａＮ／Ｇａ
ＩｎＮ ＳＣＨ構造（Separate Confinement Heterostr
ucture）のエッチトファセットレーザである場合を例に
詳細に説明する。
べきＧａＮ系半導体レーザがＡｌＧａＮ／ＧａＮ／Ｇａ
ＩｎＮ ＳＣＨ構造（Separate Confinement Heterostr
ucture）のエッチトファセットレーザである場合を例に
詳細に説明する。
【００２７】この場合、ＧａＮ系半導体層２の成長工程
においては、サファイア基板１上に、まず、ＭＯＣＶＤ
法により成長温度を５００℃程度としてアンドープのＧ
ａＮバッファ層を低温成長させた後、引き続いてＭＯＣ
ＶＤ法により、このＧａＮバッファ層上にアンドープの
ＧａＮ層、ｎ型ＧａＮコンタクト層、ｎ型ＡｌＧａＮク
ラッド層、ｎ型ＧａＮ光導波層、Ｇａ1-x Ｉｎx Ｎ／Ｇ
ａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層、ｐ型ＡｌＧ
ａＮキャップ層、ｐ型ＧａＮ光導波層、ｐ型ＡｌＧａＮ
クラッド層およびｐ型ＧａＮコンタクト層を順次成長さ
せる。この場合、ＧａＮ系半導体層２の全体の膜厚は、
例えば７μｍ程度である。ＧａＮ層、ｎ型ＧａＮコンタ
クト層、ｎ型ＡｌＧａＮクラッド層、ｎ型ＧａＮ光導波
層、ｐ型ＧａＮ光導波層、ｐ型ＡｌＧａＮクラッド層お
よびｐ型ＧａＮコンタクト層の成長温度は例えば１００
０℃程度とし、活性層およびｐ型ＡｌＧａＮキャップ層
の成長温度はＩｎＮの分解を防止するために例えば６０
０〜８００℃程度とする。
においては、サファイア基板１上に、まず、ＭＯＣＶＤ
法により成長温度を５００℃程度としてアンドープのＧ
ａＮバッファ層を低温成長させた後、引き続いてＭＯＣ
ＶＤ法により、このＧａＮバッファ層上にアンドープの
ＧａＮ層、ｎ型ＧａＮコンタクト層、ｎ型ＡｌＧａＮク
ラッド層、ｎ型ＧａＮ光導波層、Ｇａ1-x Ｉｎx Ｎ／Ｇ
ａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層、ｐ型ＡｌＧ
ａＮキャップ層、ｐ型ＧａＮ光導波層、ｐ型ＡｌＧａＮ
クラッド層およびｐ型ＧａＮコンタクト層を順次成長さ
せる。この場合、ＧａＮ系半導体層２の全体の膜厚は、
例えば７μｍ程度である。ＧａＮ層、ｎ型ＧａＮコンタ
クト層、ｎ型ＡｌＧａＮクラッド層、ｎ型ＧａＮ光導波
層、ｐ型ＧａＮ光導波層、ｐ型ＡｌＧａＮクラッド層お
よびｐ型ＧａＮコンタクト層の成長温度は例えば１００
０℃程度とし、活性層およびｐ型ＡｌＧａＮキャップ層
の成長温度はＩｎＮの分解を防止するために例えば６０
０〜８００℃程度とする。
【００２８】次に、ＧａＮ系半導体層２上に第１のレジ
スト膜３を塗布した後、共振器端面形成用の第１のフォ
トマスク４を用いて、リソグラフィ法によりこのレジス
ト膜３をパターニングする。これによって、ＧａＮ系半
導体層２上に、半導体レーザの共振器長方向と垂直方向
に延びる所定幅のストライプ形状のレジストパターンが
形成される。次に、このレジストパターンをマスクとし
て例えばＲＩＥ法によりサファイア基板１が少しエッチ
ングされる深さまでエッチングする。これによって、Ｇ
ａＮ系半導体層２に、エッチトファセットからなる共振
器端面が形成される。その後、このときのエッチングに
用いたレジストパターンを除去する。
スト膜３を塗布した後、共振器端面形成用の第１のフォ
トマスク４を用いて、リソグラフィ法によりこのレジス
ト膜３をパターニングする。これによって、ＧａＮ系半
導体層２上に、半導体レーザの共振器長方向と垂直方向
に延びる所定幅のストライプ形状のレジストパターンが
形成される。次に、このレジストパターンをマスクとし
て例えばＲＩＥ法によりサファイア基板１が少しエッチ
ングされる深さまでエッチングする。これによって、Ｇ
ａＮ系半導体層２に、エッチトファセットからなる共振
器端面が形成される。その後、このときのエッチングに
用いたレジストパターンを除去する。
【００２９】次に、各半導体レーザ形成領域におけるＧ
ａＮ系半導体層２上に第２のレジスト膜３を塗布した
後、ストライプ形成用の第２のフォトマスク４を用い
て、リソグラフィ法によりこのレジスト膜３をパターニ
ングする。これによって、各半導体レーザ形成領域にお
けるＧａＮ系半導体層２上に、共振器長方向に延びる所
定幅のストライプ形状のレジストパターンが形成され
る。次に、このレジストパターンをマスクとして例えば
ＲＩＥ法により、ＧａＮ系半導体層２をそのｎ型ＧａＮ
コンタクト層の厚さ方向の途中の深さまでエッチングす
る。これによって、ストライプ部が形成される。その
後、このときのエッチングに用いたレジストパターンを
除去する。
ａＮ系半導体層２上に第２のレジスト膜３を塗布した
後、ストライプ形成用の第２のフォトマスク４を用い
て、リソグラフィ法によりこのレジスト膜３をパターニ
ングする。これによって、各半導体レーザ形成領域にお
けるＧａＮ系半導体層２上に、共振器長方向に延びる所
定幅のストライプ形状のレジストパターンが形成され
る。次に、このレジストパターンをマスクとして例えば
ＲＩＥ法により、ＧａＮ系半導体層２をそのｎ型ＧａＮ
コンタクト層の厚さ方向の途中の深さまでエッチングす
る。これによって、ストライプ部が形成される。その
後、このときのエッチングに用いたレジストパターンを
除去する。
【００３０】なお、以上は、共振器端面をエッチングに
より形成する場合についてであるが、共振器端面は、後
述のように、サファイア基板１をラッピングした後、こ
のサファイア基板１をその上のＧａＮ系半導体層２と共
に劈開することにより形成してもよい。
より形成する場合についてであるが、共振器端面は、後
述のように、サファイア基板１をラッピングした後、こ
のサファイア基板１をその上のＧａＮ系半導体層２と共
に劈開することにより形成してもよい。
【００３１】上述のようにしてＧａＮ系半導体層２にレ
ーザ構造を形成した後、このＧａＮ系半導体層２の電極
（ｐ側電極およびｎ側電極）を形成する。次に、サファ
イア基板１を裏面側からラッピングすることにより、サ
ファイア基板１の厚さを減少させる。その後、劈開また
はダイシングにより、サファイア基板１をチップ化する
ことにより、目的とするＧａＮ系半導体レーザを完成さ
せる。
ーザ構造を形成した後、このＧａＮ系半導体層２の電極
（ｐ側電極およびｎ側電極）を形成する。次に、サファ
イア基板１を裏面側からラッピングすることにより、サ
ファイア基板１の厚さを減少させる。その後、劈開また
はダイシングにより、サファイア基板１をチップ化する
ことにより、目的とするＧａＮ系半導体レーザを完成さ
せる。
【００３２】上述のように構成されたこの第１の実施形
態によれば、サファイア基板１の結晶成長面のエッジ１
ａにアール加工が施されていることにより、このサファ
イア基板１上にＭＯＣＶＤ法によりＧａＮ系半導体層２
を成長させる際に、エッジ１ａ近傍のＧａＮ系半導体層
２に凸部が形成されることがなく、ＧａＮ系半導体層２
の表面を見かけ上ほぼ平坦とすることができる。
態によれば、サファイア基板１の結晶成長面のエッジ１
ａにアール加工が施されていることにより、このサファ
イア基板１上にＭＯＣＶＤ法によりＧａＮ系半導体層２
を成長させる際に、エッジ１ａ近傍のＧａＮ系半導体層
２に凸部が形成されることがなく、ＧａＮ系半導体層２
の表面を見かけ上ほぼ平坦とすることができる。
【００３３】ここで、図５に、図３に示すサファイア基
板１のエッジ１ａの近傍の様子を拡大して示す。図５と
図９とを比較すると、エッジ１０１ａが直角なサファイ
ア基板１０１上にＧａＮ系半導体層１０２を成長させる
ようにした従来のＧａＮ系半導体レーザの製造方法で
は、図９に示すように、異常成長によってエッジ１０１
ａの近傍におけるＧａＮ系半導体層１０２の表面（凸部
１０２ａの表面）が、中央の平坦部におけるＧａＮ系半
導体層１０２の表面から突出しているのに対して、予め
エッジ１ａにアール加工が施されたサファイア基板１上
にＧａＮ系半導体層２を成長させるようにしたこの第１
の実施形態によるＧａＮ系半導体レーザの製造方法で
は、図５に示すように、エッジ１ａ近傍におけるＧａＮ
系半導体層２の表面が、中央の平坦部におけるＧａＮ系
半導体層２の表面から突出することがない。
板１のエッジ１ａの近傍の様子を拡大して示す。図５と
図９とを比較すると、エッジ１０１ａが直角なサファイ
ア基板１０１上にＧａＮ系半導体層１０２を成長させる
ようにした従来のＧａＮ系半導体レーザの製造方法で
は、図９に示すように、異常成長によってエッジ１０１
ａの近傍におけるＧａＮ系半導体層１０２の表面（凸部
１０２ａの表面）が、中央の平坦部におけるＧａＮ系半
導体層１０２の表面から突出しているのに対して、予め
エッジ１ａにアール加工が施されたサファイア基板１上
にＧａＮ系半導体層２を成長させるようにしたこの第１
の実施形態によるＧａＮ系半導体レーザの製造方法で
は、図５に示すように、エッジ１ａ近傍におけるＧａＮ
系半導体層２の表面が、中央の平坦部におけるＧａＮ系
半導体層２の表面から突出することがない。
【００３４】このように、サファイア基板１上に形成さ
れるＧａＮ系半導体層２の表面平坦性が向上することに
より、その後に行われるリソグラフィ工程において、フ
ォトマスク４と被処理基板との密着性が向上するので、
レジスト膜３へのパターン転写を良好に行うことがで
き、したがって、このレジスト膜３から得られるレジス
トパターンをエッチングマスクに用いてＧａＮ系半導体
層２をパターニングする際に、パターニング不良のない
良好なパターンを形成することができる。また、被処理
基板との擦れによるフォトマスク４の損傷を防止するこ
ともできる。
れるＧａＮ系半導体層２の表面平坦性が向上することに
より、その後に行われるリソグラフィ工程において、フ
ォトマスク４と被処理基板との密着性が向上するので、
レジスト膜３へのパターン転写を良好に行うことがで
き、したがって、このレジスト膜３から得られるレジス
トパターンをエッチングマスクに用いてＧａＮ系半導体
層２をパターニングする際に、パターニング不良のない
良好なパターンを形成することができる。また、被処理
基板との擦れによるフォトマスク４の損傷を防止するこ
ともできる。
【００３５】また、サファイア基板１のラッピング工程
において、処理後のサファイア基板１の厚さの分布を均
一にすることができるので、その後に、サファイア基板
１を劈開する際に、安定した劈開作業を行うことがで
き、サファイア基板１およびその上のＧａＮ系半導体層
２に良質な劈開端面を形成することができる。
において、処理後のサファイア基板１の厚さの分布を均
一にすることができるので、その後に、サファイア基板
１を劈開する際に、安定した劈開作業を行うことがで
き、サファイア基板１およびその上のＧａＮ系半導体層
２に良質な劈開端面を形成することができる。
【００３６】また、この第１の実施形態によれば、エッ
ジ１ａ近傍のＧａＮ系半導体層２に凸部が形成されるこ
とがないため、従来技術において行われていたサファイ
ア基板のエッジを切除するダイサーカット工程が不要で
ある。これにより、従来に比べてＧａＮ系半導体レーザ
を製造する際の工程数の削減および製造に要する時間の
短縮を図ることができると共に、レーザチップの収率を
向上させることができるので、ＧａＮ系半導体レーザを
低コストで製造することが可能になる。また、サファイ
ア基板１を円形ウェーハの形状のまま各種の工程を行う
ことができるため、円形ウェーハの使用を前提とした各
種の自動化装置を用いて基板の自動搬送および自動処理
を行うことができる。
ジ１ａ近傍のＧａＮ系半導体層２に凸部が形成されるこ
とがないため、従来技術において行われていたサファイ
ア基板のエッジを切除するダイサーカット工程が不要で
ある。これにより、従来に比べてＧａＮ系半導体レーザ
を製造する際の工程数の削減および製造に要する時間の
短縮を図ることができると共に、レーザチップの収率を
向上させることができるので、ＧａＮ系半導体レーザを
低コストで製造することが可能になる。また、サファイ
ア基板１を円形ウェーハの形状のまま各種の工程を行う
ことができるため、円形ウェーハの使用を前提とした各
種の自動化装置を用いて基板の自動搬送および自動処理
を行うことができる。
【００３７】次に、この発明の第２の実施形態について
説明する。図６は、この第２の実施形態によるサファイ
ア基板の断面図である。図６に示すように、この第２の
実施形態によるサファイア基板１においては、少なくと
も結晶成長面のエッジ１ａにテーパー加工が施されてい
る。このサファイア基板１は、例えば直径が２インチの
ウェーハ状のものである。また、テーパー加工が施され
たエッジ１ａにおけるテーパー領域の基板面方向（基板
の半径方向）の寸法ｘ１および基板厚さ方向の寸法ｘ２
は、それぞれ、この上に形成される成長層の凸化を防止
する観点から、好適には５０μｍ以上に選ばれ、さら
に、チップの収率を考慮に入れて、例えば５０〜２５０
μｍの範囲に選ばれる。なお、ここでは、寸法ｘ１およ
び寸法ｘ２の下限を、この上に成長される成長層の膜厚
が大きい場合であっても対処できるように５０μｍに設
定しているが、成長層の膜厚によっては、これらの寸法
ｘ１および寸法ｘ２を５０μｍ以下としてもよい。な
お、図６においては、サファイア基板１の結晶成長面の
エッジ１ａにのみテーパー加工が施されているが、サフ
ァイア基板１の結晶成長面と反対側の主面（裏面）のエ
ッジに対しても同様にテーパー加工を施してもよい。
説明する。図６は、この第２の実施形態によるサファイ
ア基板の断面図である。図６に示すように、この第２の
実施形態によるサファイア基板１においては、少なくと
も結晶成長面のエッジ１ａにテーパー加工が施されてい
る。このサファイア基板１は、例えば直径が２インチの
ウェーハ状のものである。また、テーパー加工が施され
たエッジ１ａにおけるテーパー領域の基板面方向（基板
の半径方向）の寸法ｘ１および基板厚さ方向の寸法ｘ２
は、それぞれ、この上に形成される成長層の凸化を防止
する観点から、好適には５０μｍ以上に選ばれ、さら
に、チップの収率を考慮に入れて、例えば５０〜２５０
μｍの範囲に選ばれる。なお、ここでは、寸法ｘ１およ
び寸法ｘ２の下限を、この上に成長される成長層の膜厚
が大きい場合であっても対処できるように５０μｍに設
定しているが、成長層の膜厚によっては、これらの寸法
ｘ１および寸法ｘ２を５０μｍ以下としてもよい。な
お、図６においては、サファイア基板１の結晶成長面の
エッジ１ａにのみテーパー加工が施されているが、サフ
ァイア基板１の結晶成長面と反対側の主面（裏面）のエ
ッジに対しても同様にテーパー加工を施してもよい。
【００３８】この第２の実施形態によるＧａＮ系半導体
レーザの製造方法は、図６に示すサファイア基板１を用
いること以外は、第１の実施形態によるＧａＮ系半導体
レーザの製造方法と同様であるので、説明を省略する。
レーザの製造方法は、図６に示すサファイア基板１を用
いること以外は、第１の実施形態によるＧａＮ系半導体
レーザの製造方法と同様であるので、説明を省略する。
【００３９】この第２の実施形態によれば、サファイア
基板１の結晶成長面のエッジ１ａにテーパー加工が施さ
れていることにより、第１の実施形態と同様の利点を得
ることができる。
基板１の結晶成長面のエッジ１ａにテーパー加工が施さ
れていることにより、第１の実施形態と同様の利点を得
ることができる。
【００４０】以上この発明の実施形態について具体的に
説明したが、この発明は、上述の実施形態に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。例えば、実施形態において挙げた数
値、材料、構造、製造プロセスなどはあくまで例にすぎ
ず、これに限定されるものではない。具体的には、上述
の第１の実施形態においては、製造すべきＧａＮ系半導
体レーザとして、ＡｌＧａＮ／ＧａＮ／ＧａＩｎＮ Ｓ
ＣＨ構造のエッチトファセトレーザを例に挙げたが、レ
ーザ構造はこれと異なるものであってもよい。
説明したが、この発明は、上述の実施形態に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。例えば、実施形態において挙げた数
値、材料、構造、製造プロセスなどはあくまで例にすぎ
ず、これに限定されるものではない。具体的には、上述
の第１の実施形態においては、製造すべきＧａＮ系半導
体レーザとして、ＡｌＧａＮ／ＧａＮ／ＧａＩｎＮ Ｓ
ＣＨ構造のエッチトファセトレーザを例に挙げたが、レ
ーザ構造はこれと異なるものであってもよい。
【００４１】また、上述の第１および第２の実施形態に
おいては、サファイア基板１上にＧａＮ系半導体層２を
ＭＯＣＶＤ法により成長させているが、ＧａＮ系半導体
層２の成長には、ＭＯＣＶＤ法以外に、分子線エピタキ
シー（ＭＢＥ）法やハイドライド気相エピタキシャル成
長（ＨＶＰＥ）法など他の気相成長法を用いてもよい。
おいては、サファイア基板１上にＧａＮ系半導体層２を
ＭＯＣＶＤ法により成長させているが、ＧａＮ系半導体
層２の成長には、ＭＯＣＶＤ法以外に、分子線エピタキ
シー（ＭＢＥ）法やハイドライド気相エピタキシャル成
長（ＨＶＰＥ）法など他の気相成長法を用いてもよい。
【００４２】また、上述の第１および第２の実施形態に
おいては、この発明をＧａＮ系半導体レーザの製造に適
用した場合について説明したが、この発明は、ＧａＮ系
発光ダイオード（ＬＥＤ）は勿論のこと、ＦＥＴなどＧ
ａＮ系半導体を用いた半導体装置全般に適用することが
可能である。
おいては、この発明をＧａＮ系半導体レーザの製造に適
用した場合について説明したが、この発明は、ＧａＮ系
発光ダイオード（ＬＥＤ）は勿論のこと、ＦＥＴなどＧ
ａＮ系半導体を用いた半導体装置全般に適用することが
可能である。
【００４３】
【発明の効果】以上説明したように、この発明によれ
ば、サファイア基板の結晶成長面のエッジに面取り加工
が施されていることにより、このサファイア基板上に窒
化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、
基板中央の成長層の表面に対してエッジ近傍の成長層の
表面が突出するのを防止することができ、成長層の表面
平坦性を向上させることができる。これにより、その後
に行われるリソグラフィ工程において、フォトマスクの
密着性が向上し、レジスト膜へのパターン転写を良好に
行うことができるので、窒化物系ＩＩＩ−Ｖ族化合物半
導体層のパターニングを良好に行うことができ、しか
も、被処理基板との擦れによってフォトマスクが損傷す
るのを防止することもできる。また、従来のように、窒
化物系ＩＩＩ−Ｖ族化合物半導体層の成長後にサファイ
ア基板のエッジを切除するようなことを行わなくて済む
ため、半導体装置の製造する際の工程数の削減および製
造に要する時間の短縮を図ることができると共に、チッ
プの収率を向上させることもできる。
ば、サファイア基板の結晶成長面のエッジに面取り加工
が施されていることにより、このサファイア基板上に窒
化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、
基板中央の成長層の表面に対してエッジ近傍の成長層の
表面が突出するのを防止することができ、成長層の表面
平坦性を向上させることができる。これにより、その後
に行われるリソグラフィ工程において、フォトマスクの
密着性が向上し、レジスト膜へのパターン転写を良好に
行うことができるので、窒化物系ＩＩＩ−Ｖ族化合物半
導体層のパターニングを良好に行うことができ、しか
も、被処理基板との擦れによってフォトマスクが損傷す
るのを防止することもできる。また、従来のように、窒
化物系ＩＩＩ−Ｖ族化合物半導体層の成長後にサファイ
ア基板のエッジを切除するようなことを行わなくて済む
ため、半導体装置の製造する際の工程数の削減および製
造に要する時間の短縮を図ることができると共に、チッ
プの収率を向上させることもできる。
【図１】 この発明の第１の実施形態によるサファイア
基板の断面図である。
基板の断面図である。
【図２】 サファイア基板のエッジのアール加工に用い
られるエッジ加工装置の構成例を示す略線図である。
られるエッジ加工装置の構成例を示す略線図である。
【図３】 この発明の第１の実施形態によるサファイア
基板を用いたＧａＮ系半導体装置の製造方法を説明する
ための断面図である。
基板を用いたＧａＮ系半導体装置の製造方法を説明する
ための断面図である。
【図４】 この発明の第１の実施形態によるサファイア
基板を用いたＧａＮ系半導体装置の製造方法を説明する
ための断面図である。
基板を用いたＧａＮ系半導体装置の製造方法を説明する
ための断面図である。
【図５】 図３に示すサファイア基板のエッジ近傍の様
子を拡大して示す断面図である。
子を拡大して示す断面図である。
【図６】 この発明の第２の実施形態によるサファイア
基板の断面図である。
基板の断面図である。
【図７】 従来技術によるサファイア基板を用いたＧａ
Ｎ系半導体装置の製造方法を説明するための断面図であ
る。
Ｎ系半導体装置の製造方法を説明するための断面図であ
る。
【図８】 従来技術によるサファイア基板を用いたＧａ
Ｎ系半導体装置の製造方法を説明するための断面図であ
る。
Ｎ系半導体装置の製造方法を説明するための断面図であ
る。
【図９】 図７に示すサファイア基板のエッジ近傍の様
子を拡大して示す断面図である。
子を拡大して示す断面図である。
１・・・サファイア基板、１ａ・・・エッジ、２・・・
ＧａＮ系半導体層、３・・・レジスト膜、４・・・フォ
トマスク
ＧａＮ系半導体層、３・・・レジスト膜、４・・・フォ
トマスク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｓ 5/343 Ｈ０１Ｓ 5/343 ５Ｆ１０３ Ｆターム(参考） 4G077 AA02 AA03 BE11 BE15 DA05 DB01 DB04 DB08 ED06 FG11 FG16 HA12 4K030 AA05 AA11 BA08 BA38 BA55 BA56 CA05 CA12 DA02 LA12 5F041 CA40 CA46 CA64 CA77 5F045 AA03 AA04 AA05 AB09 AB14 AB17 AC02 AC07 AF01 AF04 AF05 AF07 AF09 AF11 AF12 BB01 BB02 CA09 CA10 CA11 CA12 CB01 CB02 DA51 DA52 DA53 DA54 DA55 DA62 DA63 DA64 HA22 5F073 AA46 AA74 CA07 CB05 DA05 DA25 5F103 AA04 DD01 GG01 HH04 JJ01 JJ03 LL01 LL02 LL03 LL16 LL17 PP07 PP18 RR01 RR02
Claims (7)
- 【請求項１】 結晶成長面のエッジに面取り加工が施さ
れていることを特徴とするサファイア基板。 - 【請求項２】 上記面取り加工がアール加工であること
を特徴とする請求項１記載のサファイア基板。 - 【請求項３】 上記面取り加工がテーパー加工であるこ
とを特徴とする請求項１記載のサファイア基板。 - 【請求項４】 サファイア基板上に窒化物系ＩＩＩ−Ｖ
族化合物半導体層を成長させるようにした窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層の成長方法において、 上記サファイア基板として結晶成長面のエッジに面取り
加工が施されたものを用いるようにしたことを特徴とす
る窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法。 - 【請求項５】 上記窒化物系ＩＩＩ−Ｖ族化合物半導体
層の成長を気相成長法により行うようにしたことを特徴
とする請求項４記載の窒化物系ＩＩＩ−Ｖ族化合物半導
体層の成長方法。 - 【請求項６】 サファイア基板上に窒化物系ＩＩＩ−Ｖ
族化合物半導体層を成長させることにより半導体装置を
製造するようにした半導体装置の製造方法において、 上記サファイア基板として結晶成長面のエッジに面取り
加工が施されたものを用いるようにしたことを特徴とす
る半導体装置の製造方法。 - 【請求項７】 上記窒化物系ＩＩＩ−Ｖ族化合物半導体
層の成長を気相成長法により行うようにしたことを特徴
とする請求項６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13990699A JP2000331940A (ja) | 1999-05-20 | 1999-05-20 | サファイア基板、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13990699A JP2000331940A (ja) | 1999-05-20 | 1999-05-20 | サファイア基板、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000331940A true JP2000331940A (ja) | 2000-11-30 |
Family
ID=15256392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13990699A Pending JP2000331940A (ja) | 1999-05-20 | 1999-05-20 | サファイア基板、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000331940A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005062392A1 (en) * | 2003-12-24 | 2005-07-07 | Itswell Co. Ltd. | Gan-based led and manufacturing method of the same utilizing the technique of sapphire etching |
| JP2006059851A (ja) * | 2004-08-17 | 2006-03-02 | Matsushita Electric Ind Co Ltd | 半導体発光装置、それを用いた照明装置およびその製造方法 |
| US7045223B2 (en) | 2003-09-23 | 2006-05-16 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel articles and methods for forming same |
| KR100890085B1 (ko) * | 2002-08-12 | 2009-03-24 | 엘지전자 주식회사 | 질화물 기판 제조 방법 |
| JP2010192516A (ja) * | 2009-02-16 | 2010-09-02 | Dainippon Screen Mfg Co Ltd | 薄膜形成装置 |
| JP2010195598A (ja) * | 2009-02-23 | 2010-09-09 | Hitachi Cable Ltd | 窒化物半導体基板 |
| CN101857970A (zh) * | 2010-04-16 | 2010-10-13 | 镇江市丹徒区黄墟润蓝晶体制造厂 | 大尺寸片状蓝宝石晶体的生长方法 |
| US7919815B1 (en) | 2005-02-24 | 2011-04-05 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel wafers and methods of preparation |
| JP2011082307A (ja) * | 2009-10-06 | 2011-04-21 | Stanley Electric Co Ltd | 半導体発光装置の製造方法 |
| JP2015018960A (ja) * | 2013-07-11 | 2015-01-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO2015182280A1 (ja) * | 2014-05-26 | 2015-12-03 | 住友金属鉱山株式会社 | サファイア基板、サファイア基板の製造方法 |
| JP2017152598A (ja) * | 2016-02-26 | 2017-08-31 | 京セラ株式会社 | 金属層付きサファイア基板、およびその製造方法 |
| CN107190324A (zh) * | 2016-03-14 | 2017-09-22 | 松下知识产权经营株式会社 | Iii族氮化物结晶的制造方法、以及含ramo4基板 |
| CN107230662A (zh) * | 2016-03-25 | 2017-10-03 | 松下知识产权经营株式会社 | Ramo4基板 |
| JP2017178768A (ja) * | 2016-03-25 | 2017-10-05 | パナソニックＩｐマネジメント株式会社 | Ｒａｍｏ４基板 |
| US11094536B2 (en) | 2019-02-28 | 2021-08-17 | Nichia Corporation | Method of manufacturing semiconductor elements |
| US11626301B2 (en) | 2019-09-24 | 2023-04-11 | Nichia Corporation | Method for manufacturing semiconductor element |
-
1999
- 1999-05-20 JP JP13990699A patent/JP2000331940A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100890085B1 (ko) * | 2002-08-12 | 2009-03-24 | 엘지전자 주식회사 | 질화물 기판 제조 방법 |
| US7045223B2 (en) | 2003-09-23 | 2006-05-16 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel articles and methods for forming same |
| WO2005062392A1 (en) * | 2003-12-24 | 2005-07-07 | Itswell Co. Ltd. | Gan-based led and manufacturing method of the same utilizing the technique of sapphire etching |
| JP2006059851A (ja) * | 2004-08-17 | 2006-03-02 | Matsushita Electric Ind Co Ltd | 半導体発光装置、それを用いた照明装置およびその製造方法 |
| US7919815B1 (en) | 2005-02-24 | 2011-04-05 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel wafers and methods of preparation |
| JP2010192516A (ja) * | 2009-02-16 | 2010-09-02 | Dainippon Screen Mfg Co Ltd | 薄膜形成装置 |
| JP2010195598A (ja) * | 2009-02-23 | 2010-09-09 | Hitachi Cable Ltd | 窒化物半導体基板 |
| JP2011082307A (ja) * | 2009-10-06 | 2011-04-21 | Stanley Electric Co Ltd | 半導体発光装置の製造方法 |
| CN101857970A (zh) * | 2010-04-16 | 2010-10-13 | 镇江市丹徒区黄墟润蓝晶体制造厂 | 大尺寸片状蓝宝石晶体的生长方法 |
| JP2015018960A (ja) * | 2013-07-11 | 2015-01-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO2015182280A1 (ja) * | 2014-05-26 | 2015-12-03 | 住友金属鉱山株式会社 | サファイア基板、サファイア基板の製造方法 |
| JP2017152598A (ja) * | 2016-02-26 | 2017-08-31 | 京セラ株式会社 | 金属層付きサファイア基板、およびその製造方法 |
| CN107190324A (zh) * | 2016-03-14 | 2017-09-22 | 松下知识产权经营株式会社 | Iii族氮化物结晶的制造方法、以及含ramo4基板 |
| CN107230662A (zh) * | 2016-03-25 | 2017-10-03 | 松下知识产权经营株式会社 | Ramo4基板 |
| JP2017178768A (ja) * | 2016-03-25 | 2017-10-05 | パナソニックＩｐマネジメント株式会社 | Ｒａｍｏ４基板 |
| US10246796B2 (en) | 2016-03-25 | 2019-04-02 | Panasonic Intellectual Property Management Co., Ltd. | RAMO4 substrate |
| CN107230662B (zh) * | 2016-03-25 | 2019-04-09 | 松下知识产权经营株式会社 | Ramo4基板 |
| US11094536B2 (en) | 2019-02-28 | 2021-08-17 | Nichia Corporation | Method of manufacturing semiconductor elements |
| US11626301B2 (en) | 2019-09-24 | 2023-04-11 | Nichia Corporation | Method for manufacturing semiconductor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6455342B2 (en) | Semiconductor device, its manufacturing method and substrate for manufacturing a semiconductor device | |
| US9396943B2 (en) | Method for the reuse of gallium nitride epitaxial substrates | |
| US6319742B1 (en) | Method of forming nitride based semiconductor layer | |
| JP2000331940A (ja) | サファイア基板、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 | |
| US8050304B2 (en) | Group-III nitride based laser diode and method for fabricating same | |
| JP3449535B2 (ja) | 半導体素子の製造方法 | |
| JP2003063897A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法 | |
| EP0688070A1 (en) | Gallium nitride base compound semiconductor laser diode and producing method of III nitride compound semiconductor lasers | |
| JP2002289539A (ja) | 窒化物半導体素子及びその作製方法 | |
| JP4305554B2 (ja) | 半導体レーザの製造方法 | |
| JP2003124573A (ja) | 半導体発光素子の製造方法、半導体素子の製造方法、素子の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法、半導体層の成長方法および層の成長方法 | |
| JPH08307001A (ja) | 半導体レ−ザダイオ−ドおよびその製造方法 | |
| JPH11233893A (ja) | 半導体発光素子及びその製造方法 | |
| JPWO2006041134A1 (ja) | 窒化化合物半導体素子およびその製造方法 | |
| KR100624598B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| US6797532B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| JP3467981B2 (ja) | 半導体発光素子の光放出端面の形成方法、半導体発光素子の製造方法、半導体発光素子、窒化物系ｉｉｉ−ｖ族化合物半導体層の端面の形成方法、半導体装置の製造方法および半導体装置 | |
| JP2000216494A (ja) | 半導体発光素子およびその製造方法 | |
| EP0982819B1 (en) | Epitaxial facet formation for laser diodes based on III-V material systems | |
| KR20000035669A (ko) | 반도체 레이저, 반도체 장치 및 이들의 제조 방법 | |
| JP2001308458A (ja) | 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP4720051B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法 | |
| US6855571B1 (en) | Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor | |
| JPH10242570A (ja) | 化合物半導体発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |