JP3467981B2 - 半導体発光素子の光放出端面の形成方法、半導体発光素子の製造方法、半導体発光素子、窒化物系ｉｉｉ−ｖ族化合物半導体層の端面の形成方法、半導体装置の製造方法および半導体装置 - Google Patents
半導体発光素子の光放出端面の形成方法、半導体発光素子の製造方法、半導体発光素子、窒化物系ｉｉｉ−ｖ族化合物半導体層の端面の形成方法、半導体装置の製造方法および半導体装置Info
- Publication number
- JP3467981B2 JP3467981B2 JP20878096A JP20878096A JP3467981B2 JP 3467981 B2 JP3467981 B2 JP 3467981B2 JP 20878096 A JP20878096 A JP 20878096A JP 20878096 A JP20878096 A JP 20878096A JP 3467981 B2 JP3467981 B2 JP 3467981B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- nitride
- metal film
- compound semiconductor
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ＧａＮなどの窒
化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素
子の光放出端面の形成方法、半導体発光素子の製造方
法、半導体発光素子、窒化物系ＩＩＩ−Ｖ族化合物半導
体層の端面の形成方法、半導体装置の製造方法および半
導体装置に関する。
化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素
子の光放出端面の形成方法、半導体発光素子の製造方
法、半導体発光素子、窒化物系ＩＩＩ−Ｖ族化合物半導
体層の端面の形成方法、半導体装置の製造方法および半
導体装置に関する。
【０００２】
【従来の技術】ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどの
窒化物（ナイトライド）系ＩＩＩ−Ｖ族化合物半導体
は、その禁制帯幅が１．８ｅＶから６．２ｅＶに亘って
おり、赤色から紫外線の発光が可能な発光素子の実現が
理論上可能であるため、近年、注目を集めている。
窒化物（ナイトライド）系ＩＩＩ−Ｖ族化合物半導体
は、その禁制帯幅が１．８ｅＶから６．２ｅＶに亘って
おり、赤色から紫外線の発光が可能な発光素子の実現が
理論上可能であるため、近年、注目を集めている。
【０００３】この窒化物系ＩＩＩ−Ｖ族化合物半導体に
より発光ダイオード（ＬＥＤ）や半導体レーザなどを製
造する場合には、ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなど
を多層に積層し、発光層（活性層）をｎ型クラッド層お
よびｐ型クラッド層によりはさんだ構造を形成する必要
がある。
より発光ダイオード（ＬＥＤ）や半導体レーザなどを製
造する場合には、ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなど
を多層に積層し、発光層（活性層）をｎ型クラッド層お
よびｐ型クラッド層によりはさんだ構造を形成する必要
がある。
【０００４】さて、半導体レーザを製造する場合には、
共振器端面、すなわち光放出端面の形成が必要であり、
この端面形成は通常、劈開により行われている。そこ
で、ＧａＮ系半導体レーザにおいても、劈開により端面
を形成することが試みられている。
共振器端面、すなわち光放出端面の形成が必要であり、
この端面形成は通常、劈開により行われている。そこ
で、ＧａＮ系半導体レーザにおいても、劈開により端面
を形成することが試みられている。
【０００５】一方、ＧａＮ系半導体の結晶成長に用いら
れる一つの主要な基板として、いわゆる６Ｈ（０００
１）面ＳｉＣ基板があるが、この６Ｈ（０００１）面Ｓ
ｉＣ基板はその上に成長するＧａＮ系半導体と面内の軸
方向が互いに一致し、｛２−１−１０｝面（「Ａ面」と
呼ばれる）に沿って劈開される。
れる一つの主要な基板として、いわゆる６Ｈ（０００
１）面ＳｉＣ基板があるが、この６Ｈ（０００１）面Ｓ
ｉＣ基板はその上に成長するＧａＮ系半導体と面内の軸
方向が互いに一致し、｛２−１−１０｝面（「Ａ面」と
呼ばれる）に沿って劈開される。
【０００６】また、ＧａＮ系半導体の結晶成長に用いら
れるもう一つの主要な基板としてサファイア基板がある
が、このサファイア基板はＳｉＣ基板に比べて安価であ
り、大型のものが市販されている。そして、すでにこの
サファイア基板を用いて製造されたＧａＮ系ＬＥＤが市
販されている。
れるもう一つの主要な基板としてサファイア基板がある
が、このサファイア基板はＳｉＣ基板に比べて安価であ
り、大型のものが市販されている。そして、すでにこの
サファイア基板を用いて製造されたＧａＮ系ＬＥＤが市
販されている。
【０００７】産業的見地から見たときには、この安価な
サファイア基板を用いてＧａＮ系半導体レーザを実現す
ることの意義は非常に大きい。しかしながら、よく用い
られる（０００１）面（「Ｃ面」と呼ばれる）サファイ
ア基板は、その面内に劈開性の軸を有していないため、
このサファイア基板上にレーザ構造を構成するＧａＮ系
半導体層を成長させた後に基板を劈開することによって
は、良好な光放出端面を形成することはできない。｛１
１−２０｝面（「Ａ面」と呼ばれる）サファイア基板を
用いると劈開しやすいと言われているが、実用的に満足
できるものは得られていない。
サファイア基板を用いてＧａＮ系半導体レーザを実現す
ることの意義は非常に大きい。しかしながら、よく用い
られる（０００１）面（「Ｃ面」と呼ばれる）サファイ
ア基板は、その面内に劈開性の軸を有していないため、
このサファイア基板上にレーザ構造を構成するＧａＮ系
半導体層を成長させた後に基板を劈開することによって
は、良好な光放出端面を形成することはできない。｛１
１−２０｝面（「Ａ面」と呼ばれる）サファイア基板を
用いると劈開しやすいと言われているが、実用的に満足
できるものは得られていない。
【０００８】そこで、このＣ面サファイア基板上にＧａ
Ｎ系半導体を成長させることにより形成されるＧａＮ系
半導体レーザにおいては、Ｃ面サファイア基板上にＧａ
Ｎ系半導体層を成長させてレーザ構造を形成した後、こ
れらのＧａＮ系半導体層を反応性イオンエッチング（Ｒ
ＩＥ）法により気相エッチングすることにより光放出端
面を形成している（例えば、Jpn.J.Appl.Phys.35(1996)
L74)。
Ｎ系半導体を成長させることにより形成されるＧａＮ系
半導体レーザにおいては、Ｃ面サファイア基板上にＧａ
Ｎ系半導体層を成長させてレーザ構造を形成した後、こ
れらのＧａＮ系半導体層を反応性イオンエッチング（Ｒ
ＩＥ）法により気相エッチングすることにより光放出端
面を形成している（例えば、Jpn.J.Appl.Phys.35(1996)
L74)。
【０００９】しかしながら、ＧａＮ系半導体は非常に固
い物質であることから、エッチングに用いられるマスク
とのエッチング選択性が４程度と小さく、良好な光放出
端面は得られていない。また、その光放出端面に形成さ
れる凹凸は光散乱の原因となる程に大きい。
い物質であることから、エッチングに用いられるマスク
とのエッチング選択性が４程度と小さく、良好な光放出
端面は得られていない。また、その光放出端面に形成さ
れる凹凸は光散乱の原因となる程に大きい。
【００１０】さらに、サファイア基板は電気的に絶縁性
の基板であることから、その上に形成したＧａＮ系半導
体レーザはその２端子とも上面から取り出さなければな
らないため、複雑な製造プロセスを用いなければならな
い。また、ＧａＮ系半導体レーザをいわゆるフェースダ
ウン設置する場合には、ＧａＡｓ系半導体レーザなどを
フェースダウン設置する場合に比べて高度な技術を用い
なければならない。
の基板であることから、その上に形成したＧａＮ系半導
体レーザはその２端子とも上面から取り出さなければな
らないため、複雑な製造プロセスを用いなければならな
い。また、ＧａＮ系半導体レーザをいわゆるフェースダ
ウン設置する場合には、ＧａＡｓ系半導体レーザなどを
フェースダウン設置する場合に比べて高度な技術を用い
なければならない。
【００１１】一方、最近、基板の接合技術を利用してＧ
ａＮ層に劈開面からなる端面を形成する試みがなされて
いる（Appl.Phys.Lett.68(1996)2147)。この方法によれ
ば、Ｃ面サファイア基板上にＧａＮ層を成長させ、この
ＧａＮ層の表面にＩｎＰ基板を圧着して７５０℃で６０
分間熱処理を行うことによりそれらを接合し、さらにＣ
面サファイア基板をその裏面側からラッピングして劈開
に十分な厚さまで薄くした後、ＧａＮ層およびＣ面サフ
ァイア基板を劈開することによりＧａＮ層に劈開面から
なる端面を形成している。そして、この文献において
は、この方法によりｎ型ＧａＮ層とｎ型ＩｎＰ層との接
合を形成している。しかしながら、このｎ型ＧａＮ／ｎ
型ＩｎＰ接合の電流−電圧特性はダイオード特性とな
り、これは、電子がｎ型ＩｎＰ層側からｎ型ＧａＮ層側
に移動するときにポテンシャル障壁があることを示して
いる。
ａＮ層に劈開面からなる端面を形成する試みがなされて
いる（Appl.Phys.Lett.68(1996)2147)。この方法によれ
ば、Ｃ面サファイア基板上にＧａＮ層を成長させ、この
ＧａＮ層の表面にＩｎＰ基板を圧着して７５０℃で６０
分間熱処理を行うことによりそれらを接合し、さらにＣ
面サファイア基板をその裏面側からラッピングして劈開
に十分な厚さまで薄くした後、ＧａＮ層およびＣ面サフ
ァイア基板を劈開することによりＧａＮ層に劈開面から
なる端面を形成している。そして、この文献において
は、この方法によりｎ型ＧａＮ層とｎ型ＩｎＰ層との接
合を形成している。しかしながら、このｎ型ＧａＮ／ｎ
型ＩｎＰ接合の電流−電圧特性はダイオード特性とな
り、これは、電子がｎ型ＩｎＰ層側からｎ型ＧａＮ層側
に移動するときにポテンシャル障壁があることを示して
いる。
【００１２】ところで、半導体レーザにおいては通常、
ｐ層が表面側となる。したがって、上述のようなＩｎＰ
基板の接合技術を用いて半導体レーザを製造する場合に
は、そのＩｎＰ基板としてｐ型のものを用いる必要があ
る。しかしながら、ｐ型ＩｎＰ基板を用いると、非常に
大きな問題が生じる。すなわち、ＧａＮとＩｎＰとのエ
ネルギーバンドの接続は、現状では明確ではないが、計
算によれば、Ｎの大きな電気陰性度によりＧａＮの価電
子帯は非常に低くなると予想されている（Jpn.J.Appl.P
hys.32(1993)4413) 。また、半導体中のＦｅのエネルギ
ー準位を基準にした報告もあり（Materials Science an
d Engineering B29(1995)61)、それによると、ＧａＮと
ＩｎＰとの価電子帯の頂上のエネルギー差は１．７ｅＶ
である。これらによれば、ＧａＮとＩｎＰとのバンド接
続は、図１２および図１３に示すようになると予想され
る。ここで、図１２はフラットバンドモデルによるＧａ
ＮとＩｎＰとのバンド接続を示し、図１３はｐ型ＧａＮ
とｐ型ＩｎＰとのバンド接続を示す。なお、図１２およ
び図１３において、Ｅc は伝導帯の下端のエネルギー、
Ｅv は価電子帯の上端のエネルギー、ＥF はフェルミエ
ネルギーを示す。また、図１２において、Ｅg1＝３．４
ｅＶ、Ｅg2＝１．３４ｅＶ、ΔＥc ＝０．３６ｅＶ、Δ
Ｅv ＝１．７ｅＶである。
ｐ層が表面側となる。したがって、上述のようなＩｎＰ
基板の接合技術を用いて半導体レーザを製造する場合に
は、そのＩｎＰ基板としてｐ型のものを用いる必要があ
る。しかしながら、ｐ型ＩｎＰ基板を用いると、非常に
大きな問題が生じる。すなわち、ＧａＮとＩｎＰとのエ
ネルギーバンドの接続は、現状では明確ではないが、計
算によれば、Ｎの大きな電気陰性度によりＧａＮの価電
子帯は非常に低くなると予想されている（Jpn.J.Appl.P
hys.32(1993)4413) 。また、半導体中のＦｅのエネルギ
ー準位を基準にした報告もあり（Materials Science an
d Engineering B29(1995)61)、それによると、ＧａＮと
ＩｎＰとの価電子帯の頂上のエネルギー差は１．７ｅＶ
である。これらによれば、ＧａＮとＩｎＰとのバンド接
続は、図１２および図１３に示すようになると予想され
る。ここで、図１２はフラットバンドモデルによるＧａ
ＮとＩｎＰとのバンド接続を示し、図１３はｐ型ＧａＮ
とｐ型ＩｎＰとのバンド接続を示す。なお、図１２およ
び図１３において、Ｅc は伝導帯の下端のエネルギー、
Ｅv は価電子帯の上端のエネルギー、ＥF はフェルミエ
ネルギーを示す。また、図１２において、Ｅg1＝３．４
ｅＶ、Ｅg2＝１．３４ｅＶ、ΔＥc ＝０．３６ｅＶ、Δ
Ｅv ＝１．７ｅＶである。
【００１３】図１３からわかるように、ｐ型ＩｎＰ側か
ら正孔を注入するときには、１ｅＶ以上の高さの正孔に
対する障壁ΔＥが形成されるため、通電が困難となり、
半導体レーザの動作は実際上困難と考えられる。
ら正孔を注入するときには、１ｅＶ以上の高さの正孔に
対する障壁ΔＥが形成されるため、通電が困難となり、
半導体レーザの動作は実際上困難と考えられる。
【００１４】
【発明が解決しようとする課題】以上のように、従来
は、サファイア基板などの安価な基板を用いて、電極取
り出しなどに制約を生じることなく、半導体レーザの光
放出端面を劈開により形成する方法はなかった。
は、サファイア基板などの安価な基板を用いて、電極取
り出しなどに制約を生じることなく、半導体レーザの光
放出端面を劈開により形成する方法はなかった。
【００１５】したがって、この発明の目的は、ＳｉＣ基
板などの高価な基板を用いることなく、窒化物系ＩＩＩ
−Ｖ族化合物半導体を用いた半導体発光素子の光放出端
面を劈開により形成することができ、しかも、上下両面
から電極を取り出すことができ、半導体発光素子の動作
にも支障を生じない半導体発光素子の光放出端面の形成
方法、半導体発光素子の製造方法、半導体発光素子、窒
化物系ＩＩＩ−Ｖ族化合物半導体層の端面の形成方法、
半導体装置の製造方法および半導体装置を提供すること
にある。
板などの高価な基板を用いることなく、窒化物系ＩＩＩ
−Ｖ族化合物半導体を用いた半導体発光素子の光放出端
面を劈開により形成することができ、しかも、上下両面
から電極を取り出すことができ、半導体発光素子の動作
にも支障を生じない半導体発光素子の光放出端面の形成
方法、半導体発光素子の製造方法、半導体発光素子、窒
化物系ＩＩＩ−Ｖ族化合物半導体層の端面の形成方法、
半導体装置の製造方法および半導体装置を提供すること
にある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、窒化物系ＩＩＩ−Ｖ族化合物半導体を
用いた半導体発光素子の光放出端面の形成方法におい
て、半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化
合物半導体層をその一方の主面上に（０００１）面方位
に成長させ、その上に第１の金属膜を形成した第１の基
板の第１の金属膜を、立方晶系の結晶構造および劈開性
を有し、その一方の主面上に第２の金属膜を形成した、
半導体発光素子の制御回路が形成された第２の基板の第
２の金属膜と接合し、その際第２の基板の〈１１０〉方
向と窒化物系ＩＩＩ−Ｖ族化合物半導体層の〈１−１０
０〉方向または〈２−１−１０〉方向とがほぼ一致する
ように第１の基板と第２の基板とを相互に位置合わせす
る工程と、第１の基板をその他方の主面側から除去また
は薄くする工程と、第２の基板をその〈１１０〉方向に
沿って劈開することにより窒化物系ＩＩＩ−Ｖ族化合物
半導体層を劈開して光放出端面を形成する工程とを有す
ることを特徴とするものである。この発明はまた、窒化
物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子
の光放出端面の形成方法において、半導体発光素子を構
成する窒化物系ＩＩＩ−Ｖ族化合物半導体層をその一方
の主面上に成長させ、その際窒化物系ＩＩＩ−Ｖ族化合
物半導体層の［０００１］方向が一方の主面と平行にな
るようにし、その上に第１の金属膜を形成した第１の基
板の第１の金属膜を、立方晶系の結晶構造および劈開性
を有し、その一方の主面上に第２の金属膜を形成した、
半導体発光素子の制御回路が形成された第２の基板の第
２の金属膜と接合し、その際第２の基板の〈１１０〉方
向と窒化物系ＩＩＩ−Ｖ族化合物半導体層の［０００
１］方向に垂直な方向、〈１−１００〉方向または〈２
−１−１０〉方向とがほぼ一致するように第１の基板と
第２の基板とを相互に位置合わせする工程と、第１の基
板をその他方の主面側から除去または薄くする工程と、
第２の基板をその〈１１０〉方向に沿って劈開すること
により窒化物系ＩＩＩ−Ｖ族化合物半導体層を劈開して
光放出端面を形成する工程とを有することを特徴とする
ものである。この発明はまた、窒化物系ＩＩＩ−Ｖ族化
合物半導体を用いた半導体発光素子の製造方法におい
て、半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化
合物半導体層を第１の基板の一方の主面上に（０００
１）面方位に成長させ、その上に第１の金属膜を形成す
る工程と、第１の基板の第１の金属膜を、立方晶系の結
晶構造および劈開性を有し、その一方の主面上に第２の
金属膜を形成した、半導体発光素子の制御回路が形成さ
れた第２の基板の第２の金属膜と接合し、その際第２の
基板の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合物半
導体層の〈１−１００〉方向または〈２−１−１０〉方
向とがほぼ一致するように第１の基板と第２の基板とを
相互に位置合わせする工程と、第１の基板をその他方の
主面側から除去または薄くする工程と、第２の基板をそ
の〈１１０〉方向に沿って劈開することにより窒化物系
ＩＩＩ−Ｖ族化合物半導体層を劈開して光放出端面を形
成する工程とを有することを特徴とするものである。こ
の発明はまた、窒化物系ＩＩＩ−Ｖ族化合物半導体を用
いた半導体発光素子の製造方法において、半導体発光素
子を構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を第
１の基板の一方の主面上に、窒化物系ＩＩＩ−Ｖ族化合
物半導体層の［０００１］方向が一方の主面と平行にな
るように成長させ、その上に第１の金属膜を形成する工
程と、第１の基板の第１の金属膜を、立方晶系の結晶構
造および劈開性を有し、その一方の主面上に第２の金属
膜を形成した、半導体発光素子の制御回路が形成され た
第２の基板の第２の金属膜と接合し、その際第２の基板
の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合物半導体
層の［０００１］方向に垂直な方向、〈１−１００〉方
向または〈２−１−１０〉方向とがほぼ一致するように
第１の基板と第２の基板とを相互に位置合わせする工程
と、第１の基板をその他方の主面側から除去または薄く
する工程と、第２の基板をその〈１１０〉方向に沿って
劈開することにより窒化物系ＩＩＩ−Ｖ族化合物半導体
層を劈開して光放出端面を形成する工程とを有すること
を特徴とするものである。この発明はまた、窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体を用いた半導体発光素子におい
て、半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化
合物半導体層を第１の基板の一方の主面上に（０００
１）面方位に成長させ、その上に第１の金属膜を形成す
る工程と、第１の基板の第１の金属膜を、立方晶系の結
晶構造および劈開性を有し、その一方の主面上に第２の
金属膜を形成した、半導体発光素子の制御回路が形成さ
れた第２の基板の第２の金属膜と接合し、その際第２の
基板の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合物半
導体層の〈１−１００〉方向または〈２−１−１０〉方
向とがほぼ一致するように第１の基板と第２の基板とを
相互に位置合わせする工程と、第１の基板をその他方の
主面側から除去または薄くする工程と、第２の基板をそ
の〈１１０〉方向に沿って劈開することにより窒化物系
ＩＩＩ−Ｖ族化合物半導体層を劈開して光放出端面を形
成する工程とを実行することにより製造されたことを特
徴とするものである。この発明はまた、窒化物系ＩＩＩ
−Ｖ族化合物半導体を用いた半導体発光素子において、
半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化合物
半導体層を第１の基板の一方の主面上に、窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層の［０００１］方向が一方の主
面と平行になるように成長させ、その上に第１の金属膜
を形成する工程と、第１の基板の第１の金属膜を、立方
晶系の結晶構造および劈開性を有し、その一方の主面上
に第２の金属膜を形成した、半導体発光素子の制御回路
が形成された第２の基板の第２の金属膜と接合し、その
際第２の基板の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族
化合物半導体層の［０００１］方向に垂直な方向、〈１
−１００〉方向または〈２−１−１０〉方向とがほぼ一
致するように第１の基板と第２の基板とを相互に位置合
わせする工程と、第１の基板をその他方の主面側から除
去または薄くする工程と、第２の基板をその〈１１０〉
方向に沿って劈開することにより窒化物系ＩＩＩ−Ｖ族
化合物半導体層を劈開して光放出端面を形成する工程と
を実行することにより製造されたことを特徴とするもの
である。この発明はまた、窒化物系ＩＩＩ−Ｖ族化合物
半導体層の端面の形成方法において、窒化物系ＩＩＩ−
Ｖ族化合物半導体層を第１の基板の一方の主面上に（０
００１）面方位に成長させ、その上に第１の金属膜を形
成する工程と、第１の基板の第１の金属膜を、立方晶系
の結晶構造および劈開性を有し、その一方の主面上に第
２の金属膜を形成した、半導体装置の制御回路が形成さ
れた第２の基板の第２の金属膜と接合し、その際第２の
基板の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合物半
導体層の〈１−１００〉方向または〈２−１−１０〉方
向とがほぼ一致するように第１の基板と第２の基板とを
相互に位置合わせする工程と、第１の基板をその他方の
主面側から除去または薄くする工程と、第２の基板をそ
の〈１１０〉方向に沿って劈開することにより窒化物系
ＩＩＩ−Ｖ族化合物半導体層を劈開して端面を形成する
工程とを有することを特徴とするものである。この発明
はまた、窒化物系ＩＩＩ−Ｖ族化合物半導体層の端面の
形成方法において、窒化物系ＩＩＩ−Ｖ族化合物半導体
層を第１の基板の一方の主面上に、窒化物系ＩＩＩ−Ｖ
族化合物半導体層の［０００１］方向が一方の主面と平
行になるように成長させ、その上に第１の金属膜を形成
する工程と、第１の基板の第１の金属膜を、立方晶系の
結晶構造および劈開性を有し、その一方の主面上に第２
の金属膜を形成した、半導体装置の制御回路が形成され
た第２の基板の第２の金属膜と接合し、その際第２の基
板の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合物半導
体層の［０００１］方向に垂直な方向、〈１−１００〉
方向または〈２−１−１０〉方向とがほぼ一致するよう
に第１の基板と第２の基板とを相互に位置合わせする工
程と、第１の基板をその他方の主面側から除去または薄
くする工程と、第２の基板をその〈１１０〉方向に沿っ
て劈開することにより窒化物系ＩＩＩ−Ｖ族化合物半導
体層を劈開して端面を形成する工程とを有することを特
徴とするものである。この発明はまた、窒化物系ＩＩＩ
−Ｖ族化合物半導体を用いた半導体装置の製造方法にお
いて、半導体装置を構成する窒化物系ＩＩＩ−Ｖ族化合
物半導体層を第１の基板の一方の主面上に（０００１）
面方位に成長させ、その上に第１の金属膜を形成する工
程と、第１の基板の第１の金属膜を、立方晶系の結晶構
造および劈開性を有し、その一方の主面上に第２の金属
膜を形成した、半導体装置の制御回路が形成された第２
の基板の第２の金属膜と接合し、その際第２の基板の
〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合物半導体層
の〈１−１００〉方向または〈２−１−１０〉方向とが
ほぼ一致するように第１の基板と第２の基板とを相互に
位置合わせする工程と、第１の基板をその他方の主面側
から除去または薄くする工程と、第２の基板をその〈１
１０〉方向に沿って劈開することにより窒化物系ＩＩＩ
−Ｖ族化合物半導体層を劈開して端面を形成する工程と
を有することを特徴とするものである。この発明はま
た、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体
装置の製造方法において、半導体装置を構成する窒化物
系ＩＩＩ−Ｖ族化合物半導体層を第１の基板の一方の主
面上に、窒化物系ＩＩＩ−Ｖ族化合物半導体層の［００
０１］方向が一方の主面と平行になるように成長させ、
その上に第１の金属膜を形成する工程と、第１の基板の
第１の金属膜を、立方晶系の結晶構造および劈開性を有
し、その一方の主面上に第２の金属膜を形成した、半導
体装置の制御回路が形成された第２の基板の第２の金属
膜と接合し、その際第２の基板の〈１１０〉方向と窒化
物系ＩＩＩ−Ｖ族化合物半導体層の［０００１］方向に
垂直な方向、〈１−１００〉方向または〈２−１−１
０〉方向とがほぼ一致するように第１の基板と第２の基
板とを相互に位置合わせする工程と、第１の基板をその
他方の主面側から除去または薄くする工程と、第２の基
板をその〈１１０〉方向に沿って劈開することにより窒
化物系ＩＩＩ−Ｖ族化合物半導体層を劈開して端面を形
成する工程とを有することを特徴とするものである。こ
の発明はまた、窒化物系ＩＩＩ−Ｖ族化合物半導体を用
いた半導体装置において、半導体装置を構成する窒化物
系ＩＩＩ−Ｖ族化合物半導体層を第１の基板の一方の主
面上に（０００１）面方位に成長させ、その上に第１の
金属膜を形成する工程と、第１の基板の第１の金属膜
を、立方晶系の結晶構造および劈開性を有し、その一方
の主面上に第２の金属膜を形成した、半導体装置の制御
回路が形成された第２の基板の第２の金属膜と接合し、
その際第２の基板の〈１１０〉方向と窒化物系ＩＩＩ−
Ｖ族化合物半導体層の〈１−１００〉方向または〈２−
１−１０〉方向とがほぼ一致するように第１の基板と第
２の基板とを相互に位置合わせする工程と、第１の基板
をその他方の主面側から除去または薄くする工程と、第
２の基板をその〈１１０〉方向に沿って劈開することに
より窒化物系ＩＩＩ−Ｖ族化合物半導体層を劈開して端
面を形成する工程とを実行することにより製造されたこ
とを特徴とするものである。この発明はまた、窒化物系
ＩＩＩ−Ｖ族化合物半導体を用いた半導体装置におい
て、半導体装置を構成する窒化物系ＩＩＩ−Ｖ族化合物
半導体層を第１の基板の一方の主面上に、窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層の［０００１］方向が一方の主
面と平行になるように成長させ、その上に第１の金属膜
を形成する工程と、第１の基板の第１の金属膜を、立方
晶系の結晶構造および劈開性を有し、その一方の主面上
に第２の金属膜を形成した、半導体装置の制御回路が形
成された第２の基板の第２の金属膜と接合し、その際第
２の基板の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合
物半導体層の［０００１］方向に垂直な方向、〈１−１
００〉方向または〈２−１−１０〉方向とがほぼ一致す
るように第１の基板と第２の基板とを相互に位置合わせ
する工程と、第１の基板をその他方の主面側から除去ま
たは薄くする工程と、第２の基板をその〈１１０〉方向
に沿って劈開することにより窒化物系ＩＩＩ−Ｖ族化合
物半導体層を劈開して端面を形成する工程とを実行する
ことにより製造されたことを特徴とするものである。
に、この発明は、窒化物系ＩＩＩ−Ｖ族化合物半導体を
用いた半導体発光素子の光放出端面の形成方法におい
て、半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化
合物半導体層をその一方の主面上に（０００１）面方位
に成長させ、その上に第１の金属膜を形成した第１の基
板の第１の金属膜を、立方晶系の結晶構造および劈開性
を有し、その一方の主面上に第２の金属膜を形成した、
半導体発光素子の制御回路が形成された第２の基板の第
２の金属膜と接合し、その際第２の基板の〈１１０〉方
向と窒化物系ＩＩＩ−Ｖ族化合物半導体層の〈１−１０
０〉方向または〈２−１−１０〉方向とがほぼ一致する
ように第１の基板と第２の基板とを相互に位置合わせす
る工程と、第１の基板をその他方の主面側から除去また
は薄くする工程と、第２の基板をその〈１１０〉方向に
沿って劈開することにより窒化物系ＩＩＩ−Ｖ族化合物
半導体層を劈開して光放出端面を形成する工程とを有す
ることを特徴とするものである。この発明はまた、窒化
物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体発光素子
の光放出端面の形成方法において、半導体発光素子を構
成する窒化物系ＩＩＩ−Ｖ族化合物半導体層をその一方
の主面上に成長させ、その際窒化物系ＩＩＩ−Ｖ族化合
物半導体層の［０００１］方向が一方の主面と平行にな
るようにし、その上に第１の金属膜を形成した第１の基
板の第１の金属膜を、立方晶系の結晶構造および劈開性
を有し、その一方の主面上に第２の金属膜を形成した、
半導体発光素子の制御回路が形成された第２の基板の第
２の金属膜と接合し、その際第２の基板の〈１１０〉方
向と窒化物系ＩＩＩ−Ｖ族化合物半導体層の［０００
１］方向に垂直な方向、〈１−１００〉方向または〈２
−１−１０〉方向とがほぼ一致するように第１の基板と
第２の基板とを相互に位置合わせする工程と、第１の基
板をその他方の主面側から除去または薄くする工程と、
第２の基板をその〈１１０〉方向に沿って劈開すること
により窒化物系ＩＩＩ−Ｖ族化合物半導体層を劈開して
光放出端面を形成する工程とを有することを特徴とする
ものである。この発明はまた、窒化物系ＩＩＩ−Ｖ族化
合物半導体を用いた半導体発光素子の製造方法におい
て、半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化
合物半導体層を第１の基板の一方の主面上に（０００
１）面方位に成長させ、その上に第１の金属膜を形成す
る工程と、第１の基板の第１の金属膜を、立方晶系の結
晶構造および劈開性を有し、その一方の主面上に第２の
金属膜を形成した、半導体発光素子の制御回路が形成さ
れた第２の基板の第２の金属膜と接合し、その際第２の
基板の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合物半
導体層の〈１−１００〉方向または〈２−１−１０〉方
向とがほぼ一致するように第１の基板と第２の基板とを
相互に位置合わせする工程と、第１の基板をその他方の
主面側から除去または薄くする工程と、第２の基板をそ
の〈１１０〉方向に沿って劈開することにより窒化物系
ＩＩＩ−Ｖ族化合物半導体層を劈開して光放出端面を形
成する工程とを有することを特徴とするものである。こ
の発明はまた、窒化物系ＩＩＩ−Ｖ族化合物半導体を用
いた半導体発光素子の製造方法において、半導体発光素
子を構成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を第
１の基板の一方の主面上に、窒化物系ＩＩＩ−Ｖ族化合
物半導体層の［０００１］方向が一方の主面と平行にな
るように成長させ、その上に第１の金属膜を形成する工
程と、第１の基板の第１の金属膜を、立方晶系の結晶構
造および劈開性を有し、その一方の主面上に第２の金属
膜を形成した、半導体発光素子の制御回路が形成され た
第２の基板の第２の金属膜と接合し、その際第２の基板
の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合物半導体
層の［０００１］方向に垂直な方向、〈１−１００〉方
向または〈２−１−１０〉方向とがほぼ一致するように
第１の基板と第２の基板とを相互に位置合わせする工程
と、第１の基板をその他方の主面側から除去または薄く
する工程と、第２の基板をその〈１１０〉方向に沿って
劈開することにより窒化物系ＩＩＩ−Ｖ族化合物半導体
層を劈開して光放出端面を形成する工程とを有すること
を特徴とするものである。この発明はまた、窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体を用いた半導体発光素子におい
て、半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化
合物半導体層を第１の基板の一方の主面上に（０００
１）面方位に成長させ、その上に第１の金属膜を形成す
る工程と、第１の基板の第１の金属膜を、立方晶系の結
晶構造および劈開性を有し、その一方の主面上に第２の
金属膜を形成した、半導体発光素子の制御回路が形成さ
れた第２の基板の第２の金属膜と接合し、その際第２の
基板の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合物半
導体層の〈１−１００〉方向または〈２−１−１０〉方
向とがほぼ一致するように第１の基板と第２の基板とを
相互に位置合わせする工程と、第１の基板をその他方の
主面側から除去または薄くする工程と、第２の基板をそ
の〈１１０〉方向に沿って劈開することにより窒化物系
ＩＩＩ−Ｖ族化合物半導体層を劈開して光放出端面を形
成する工程とを実行することにより製造されたことを特
徴とするものである。この発明はまた、窒化物系ＩＩＩ
−Ｖ族化合物半導体を用いた半導体発光素子において、
半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化合物
半導体層を第１の基板の一方の主面上に、窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層の［０００１］方向が一方の主
面と平行になるように成長させ、その上に第１の金属膜
を形成する工程と、第１の基板の第１の金属膜を、立方
晶系の結晶構造および劈開性を有し、その一方の主面上
に第２の金属膜を形成した、半導体発光素子の制御回路
が形成された第２の基板の第２の金属膜と接合し、その
際第２の基板の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族
化合物半導体層の［０００１］方向に垂直な方向、〈１
−１００〉方向または〈２−１−１０〉方向とがほぼ一
致するように第１の基板と第２の基板とを相互に位置合
わせする工程と、第１の基板をその他方の主面側から除
去または薄くする工程と、第２の基板をその〈１１０〉
方向に沿って劈開することにより窒化物系ＩＩＩ−Ｖ族
化合物半導体層を劈開して光放出端面を形成する工程と
を実行することにより製造されたことを特徴とするもの
である。この発明はまた、窒化物系ＩＩＩ−Ｖ族化合物
半導体層の端面の形成方法において、窒化物系ＩＩＩ−
Ｖ族化合物半導体層を第１の基板の一方の主面上に（０
００１）面方位に成長させ、その上に第１の金属膜を形
成する工程と、第１の基板の第１の金属膜を、立方晶系
の結晶構造および劈開性を有し、その一方の主面上に第
２の金属膜を形成した、半導体装置の制御回路が形成さ
れた第２の基板の第２の金属膜と接合し、その際第２の
基板の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合物半
導体層の〈１−１００〉方向または〈２−１−１０〉方
向とがほぼ一致するように第１の基板と第２の基板とを
相互に位置合わせする工程と、第１の基板をその他方の
主面側から除去または薄くする工程と、第２の基板をそ
の〈１１０〉方向に沿って劈開することにより窒化物系
ＩＩＩ−Ｖ族化合物半導体層を劈開して端面を形成する
工程とを有することを特徴とするものである。この発明
はまた、窒化物系ＩＩＩ−Ｖ族化合物半導体層の端面の
形成方法において、窒化物系ＩＩＩ−Ｖ族化合物半導体
層を第１の基板の一方の主面上に、窒化物系ＩＩＩ−Ｖ
族化合物半導体層の［０００１］方向が一方の主面と平
行になるように成長させ、その上に第１の金属膜を形成
する工程と、第１の基板の第１の金属膜を、立方晶系の
結晶構造および劈開性を有し、その一方の主面上に第２
の金属膜を形成した、半導体装置の制御回路が形成され
た第２の基板の第２の金属膜と接合し、その際第２の基
板の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合物半導
体層の［０００１］方向に垂直な方向、〈１−１００〉
方向または〈２−１−１０〉方向とがほぼ一致するよう
に第１の基板と第２の基板とを相互に位置合わせする工
程と、第１の基板をその他方の主面側から除去または薄
くする工程と、第２の基板をその〈１１０〉方向に沿っ
て劈開することにより窒化物系ＩＩＩ−Ｖ族化合物半導
体層を劈開して端面を形成する工程とを有することを特
徴とするものである。この発明はまた、窒化物系ＩＩＩ
−Ｖ族化合物半導体を用いた半導体装置の製造方法にお
いて、半導体装置を構成する窒化物系ＩＩＩ−Ｖ族化合
物半導体層を第１の基板の一方の主面上に（０００１）
面方位に成長させ、その上に第１の金属膜を形成する工
程と、第１の基板の第１の金属膜を、立方晶系の結晶構
造および劈開性を有し、その一方の主面上に第２の金属
膜を形成した、半導体装置の制御回路が形成された第２
の基板の第２の金属膜と接合し、その際第２の基板の
〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合物半導体層
の〈１−１００〉方向または〈２−１−１０〉方向とが
ほぼ一致するように第１の基板と第２の基板とを相互に
位置合わせする工程と、第１の基板をその他方の主面側
から除去または薄くする工程と、第２の基板をその〈１
１０〉方向に沿って劈開することにより窒化物系ＩＩＩ
−Ｖ族化合物半導体層を劈開して端面を形成する工程と
を有することを特徴とするものである。この発明はま
た、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体
装置の製造方法において、半導体装置を構成する窒化物
系ＩＩＩ−Ｖ族化合物半導体層を第１の基板の一方の主
面上に、窒化物系ＩＩＩ−Ｖ族化合物半導体層の［００
０１］方向が一方の主面と平行になるように成長させ、
その上に第１の金属膜を形成する工程と、第１の基板の
第１の金属膜を、立方晶系の結晶構造および劈開性を有
し、その一方の主面上に第２の金属膜を形成した、半導
体装置の制御回路が形成された第２の基板の第２の金属
膜と接合し、その際第２の基板の〈１１０〉方向と窒化
物系ＩＩＩ−Ｖ族化合物半導体層の［０００１］方向に
垂直な方向、〈１−１００〉方向または〈２−１−１
０〉方向とがほぼ一致するように第１の基板と第２の基
板とを相互に位置合わせする工程と、第１の基板をその
他方の主面側から除去または薄くする工程と、第２の基
板をその〈１１０〉方向に沿って劈開することにより窒
化物系ＩＩＩ−Ｖ族化合物半導体層を劈開して端面を形
成する工程とを有することを特徴とするものである。こ
の発明はまた、窒化物系ＩＩＩ−Ｖ族化合物半導体を用
いた半導体装置において、半導体装置を構成する窒化物
系ＩＩＩ−Ｖ族化合物半導体層を第１の基板の一方の主
面上に（０００１）面方位に成長させ、その上に第１の
金属膜を形成する工程と、第１の基板の第１の金属膜
を、立方晶系の結晶構造および劈開性を有し、その一方
の主面上に第２の金属膜を形成した、半導体装置の制御
回路が形成された第２の基板の第２の金属膜と接合し、
その際第２の基板の〈１１０〉方向と窒化物系ＩＩＩ−
Ｖ族化合物半導体層の〈１−１００〉方向または〈２−
１−１０〉方向とがほぼ一致するように第１の基板と第
２の基板とを相互に位置合わせする工程と、第１の基板
をその他方の主面側から除去または薄くする工程と、第
２の基板をその〈１１０〉方向に沿って劈開することに
より窒化物系ＩＩＩ−Ｖ族化合物半導体層を劈開して端
面を形成する工程とを実行することにより製造されたこ
とを特徴とするものである。この発明はまた、窒化物系
ＩＩＩ−Ｖ族化合物半導体を用いた半導体装置におい
て、半導体装置を構成する窒化物系ＩＩＩ−Ｖ族化合物
半導体層を第１の基板の一方の主面上に、窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層の［０００１］方向が一方の主
面と平行になるように成長させ、その上に第１の金属膜
を形成する工程と、第１の基板の第１の金属膜を、立方
晶系の結晶構造および劈開性を有し、その一方の主面上
に第２の金属膜を形成した、半導体装置の制御回路が形
成された第２の基板の第２の金属膜と接合し、その際第
２の基板の〈１１０〉方向と窒化物系ＩＩＩ−Ｖ族化合
物半導体層の［０００１］方向に垂直な方向、〈１−１
００〉方向または〈２−１−１０〉方向とがほぼ一致す
るように第１の基板と第２の基板とを相互に位置合わせ
する工程と、第１の基板をその他方の主面側から除去ま
たは薄くする工程と、第２の基板をその〈１１０〉方向
に沿って劈開することにより窒化物系ＩＩＩ−Ｖ族化合
物半導体層を劈開して端面を形成する工程とを実行する
ことにより製造されたことを特徴とするものである。
【００１７】この発明において、第１の基板は、その上
に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるこ
とができれば、基本的にはどのようなものを用いてもよ
い。この第１の基板としては、具体的には、サファイア
基板のほか、スピネル基板などが挙げられる。
に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるこ
とができれば、基本的にはどのようなものを用いてもよ
い。この第１の基板としては、具体的には、サファイア
基板のほか、スピネル基板などが挙げられる。
【００１８】この発明において、第２の基板は、典型的
には、導電性を有する。この第２の基板としては、例え
ば、Ｓｉ、ＧｅまたはＩＩＩ−Ｖ族化合物半導体からな
る単結晶基板が挙げられる。このＩＩＩ−Ｖ族化合物半
導体としては、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、
ＧａＳｂなどが挙げられる。
には、導電性を有する。この第２の基板としては、例え
ば、Ｓｉ、ＧｅまたはＩＩＩ−Ｖ族化合物半導体からな
る単結晶基板が挙げられる。このＩＩＩ−Ｖ族化合物半
導体としては、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、
ＧａＳｂなどが挙げられる。
【００１９】この発明において、導電性中間層は、好適
には金属膜からなり、典型的には多層構造の金属膜から
なる。また、この導電性中間層は、例えば、窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層上にあらかじめ形成された第
１の金属膜と第２の基板の一方の主面上にあらかじめ形
成された第２の金属膜とからなる。さらに、この導電性
中間層は、場合によっては、窒化物系ＩＩＩ−Ｖ族化合
物半導体層上および第２の基板の一方の主面上のうちの
一方にあらかじめ形成された金属膜からなるものであっ
もよい。
には金属膜からなり、典型的には多層構造の金属膜から
なる。また、この導電性中間層は、例えば、窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層上にあらかじめ形成された第
１の金属膜と第２の基板の一方の主面上にあらかじめ形
成された第２の金属膜とからなる。さらに、この導電性
中間層は、場合によっては、窒化物系ＩＩＩ−Ｖ族化合
物半導体層上および第２の基板の一方の主面上のうちの
一方にあらかじめ形成された金属膜からなるものであっ
もよい。
【００２０】この発明において、窒化物系ＩＩＩ−Ｖ族
化合物半導体層は、少なくともＧａおよびＮを含み、場
合により、さらにＡｌ、ＩｎおよびＢからなる群より選
ばれた一種以上のＩＩＩ族元素および／またはＡｓおよ
びＰからなる群より選ばれた一種以上のＶ族元素を含
む。この窒化物系ＩＩＩ−Ｖ族化合物半導体層の具体例
を挙げると、ＧａＮ層、ＡｌＧａＮ層、ＧａＩｎＮ層、
ＡｌＧａＩｎＮ層などである。
化合物半導体層は、少なくともＧａおよびＮを含み、場
合により、さらにＡｌ、ＩｎおよびＢからなる群より選
ばれた一種以上のＩＩＩ族元素および／またはＡｓおよ
びＰからなる群より選ばれた一種以上のＶ族元素を含
む。この窒化物系ＩＩＩ−Ｖ族化合物半導体層の具体例
を挙げると、ＧａＮ層、ＡｌＧａＮ層、ＧａＩｎＮ層、
ＡｌＧａＩｎＮ層などである。
【００２１】この発明において、例えば、窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層は（０００１）面方位の成長層
であり、第２の基板は立方晶系の結晶構造を有する場合
においては、窒化物系ＩＩＩ−Ｖ族化合物半導体層の
〈１−１００〉方向または〈２−１−１０〉方向と第２
の基板の〈１１０〉方向とがほぼ一致するように第１の
基板と第２の基板とを相互に位置合わせする。また、窒
化物系ＩＩＩ−Ｖ族化合物半導体層の［０００１］方向
が第１の基板の一方の主面と平行であり、第２の基板は
立方晶系の結晶構造を有する場合において、窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層の［０００１］方向に垂直な
方向、〈１−１００〉方向または〈２−１−１０〉方向
と第２の基板の〈１１０〉方向とがほぼ一致するように
第１の基板と第２の基板とを相互に位置合わせする。
Ｉ−Ｖ族化合物半導体層は（０００１）面方位の成長層
であり、第２の基板は立方晶系の結晶構造を有する場合
においては、窒化物系ＩＩＩ−Ｖ族化合物半導体層の
〈１−１００〉方向または〈２−１−１０〉方向と第２
の基板の〈１１０〉方向とがほぼ一致するように第１の
基板と第２の基板とを相互に位置合わせする。また、窒
化物系ＩＩＩ−Ｖ族化合物半導体層の［０００１］方向
が第１の基板の一方の主面と平行であり、第２の基板は
立方晶系の結晶構造を有する場合において、窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層の［０００１］方向に垂直な
方向、〈１−１００〉方向または〈２−１−１０〉方向
と第２の基板の〈１１０〉方向とがほぼ一致するように
第１の基板と第２の基板とを相互に位置合わせする。
【００２２】この発明においては、典型的には、窒化物
系ＩＩＩ−Ｖ族化合物半導体層に部分的に電流阻止層を
形成することにより縦方向の電流狭窄構造を形成する。
この電流狭窄構造としては、半導体レーザにおいて一般
的に用いられているものを用いることができ、具体的に
は、絶縁膜法、イオン注入法、内部狭窄法、埋め込みヘ
テロ（ＢＨ，Buried Hetero)構造法などによる電流狭窄
構造を用いることができる。
系ＩＩＩ−Ｖ族化合物半導体層に部分的に電流阻止層を
形成することにより縦方向の電流狭窄構造を形成する。
この電流狭窄構造としては、半導体レーザにおいて一般
的に用いられているものを用いることができ、具体的に
は、絶縁膜法、イオン注入法、内部狭窄法、埋め込みヘ
テロ（ＢＨ，Buried Hetero)構造法などによる電流狭窄
構造を用いることができる。
【００２３】この発明においては、例えば、第１の基板
を除去した後、窒化物系ＩＩＩ−Ｖ族化合物半導体層上
にオーミック性またはショットキ性の電極を形成する。
を除去した後、窒化物系ＩＩＩ−Ｖ族化合物半導体層上
にオーミック性またはショットキ性の電極を形成する。
【００２４】この発明においては、好適には、第２の基
板上に半導体発光素子の制御回路が形成されており、こ
の制御回路を導電性中間層を介して半導体発光素子に接
続する。この制御回路は、具体的には、信号処理回路、
高周波重畳回路、電源回路、光検出回路などからなる。
板上に半導体発光素子の制御回路が形成されており、こ
の制御回路を導電性中間層を介して半導体発光素子に接
続する。この制御回路は、具体的には、信号処理回路、
高周波重畳回路、電源回路、光検出回路などからなる。
【００２５】上述のように構成されたこの発明において
は、第１の基板上に成長させた窒化物系ＩＩＩ−Ｖ族化
合物半導体層を劈開性を有する第２の基板と接合し、第
１の基板を除去または薄くした後、第２の基板を劈開す
ることにより窒化物系ＩＩＩ−Ｖ族化合物半導体層を劈
開して光放出端面を形成するようにしているので、第１
の基板としてはサファイア基板など、第２の基板として
はＧａＰ基板などを用いることができ、第１の基板およ
び第２の基板とも安価な基板を用いることができる。ま
た、第２の基板として導電性を有するものを用いること
により、電極の取り出しを上下両面から行うことがで
き、また、フェースダウン設置も容易に行うことができ
る。さらに、窒化物系ＩＩＩ−Ｖ族化合物半導体層と第
２の基板とを導電性中間層、特に金属膜を介して接合し
ていることにより、窒化物系ＩＩＩ−Ｖ族化合物半導体
層と第２の基板とを直接接合する場合のように、接合面
を横切って電子または正孔が移動する際にその移動を妨
げるポテンシャル障壁が形成される問題がなく、したが
って半導体発光素子の動作に支障が生じない。
は、第１の基板上に成長させた窒化物系ＩＩＩ−Ｖ族化
合物半導体層を劈開性を有する第２の基板と接合し、第
１の基板を除去または薄くした後、第２の基板を劈開す
ることにより窒化物系ＩＩＩ−Ｖ族化合物半導体層を劈
開して光放出端面を形成するようにしているので、第１
の基板としてはサファイア基板など、第２の基板として
はＧａＰ基板などを用いることができ、第１の基板およ
び第２の基板とも安価な基板を用いることができる。ま
た、第２の基板として導電性を有するものを用いること
により、電極の取り出しを上下両面から行うことがで
き、また、フェースダウン設置も容易に行うことができ
る。さらに、窒化物系ＩＩＩ−Ｖ族化合物半導体層と第
２の基板とを導電性中間層、特に金属膜を介して接合し
ていることにより、窒化物系ＩＩＩ−Ｖ族化合物半導体
層と第２の基板とを直接接合する場合のように、接合面
を横切って電子または正孔が移動する際にその移動を妨
げるポテンシャル障壁が形成される問題がなく、したが
って半導体発光素子の動作に支障が生じない。
【００２６】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。図１〜図６はこの発明
の第１の実施形態によるＧａＮ系半導体レーザの製造方
法を示す。この第１の実施形態においては、ＧａＮ系半
導体の｛２−１−１０｝面を劈開面として共振器端面、
すなわち光放出端面を形成する場合について説明する。
て図面を参照しながら説明する。図１〜図６はこの発明
の第１の実施形態によるＧａＮ系半導体レーザの製造方
法を示す。この第１の実施形態においては、ＧａＮ系半
導体の｛２−１−１０｝面を劈開面として共振器端面、
すなわち光放出端面を形成する場合について説明する。
【００２７】この第１の実施形態においては、まず、図
示省略した有機金属化学気相成長（ＭＯＣＶＤ）装置の
反応炉内にＣ面サファイア基板を入れた後、反応炉内に
キャリアガスとして例えばＨ2 を流し、例えば１０５０
℃で１０分間熱処理を行うことにより、このＣ面サファ
イア基板の表面清浄化処理を行う。このＣ面サファイア
基板の厚さは例えば約３５０μｍである。
示省略した有機金属化学気相成長（ＭＯＣＶＤ）装置の
反応炉内にＣ面サファイア基板を入れた後、反応炉内に
キャリアガスとして例えばＨ2 を流し、例えば１０５０
℃で１０分間熱処理を行うことにより、このＣ面サファ
イア基板の表面清浄化処理を行う。このＣ面サファイア
基板の厚さは例えば約３５０μｍである。
【００２８】次に、基板温度を例えば５３０℃に下げた
後、反応炉内にＮ原料としてのアンモニア（ＮＨ3 ）お
よびＧａ原料としてのトリメチルガリウム（ＴＭＧａ、
Ｇａ（ＣＨ3 ）3 ）を供給し、表面が清浄化されたＣ面
サファイア基板上にアンドープのＧａＮバッファ層（図
示せず）を成長させる。このＧａＮバッファ層の厚さは
例えば２５ｎｍである。
後、反応炉内にＮ原料としてのアンモニア（ＮＨ3 ）お
よびＧａ原料としてのトリメチルガリウム（ＴＭＧａ、
Ｇａ（ＣＨ3 ）3 ）を供給し、表面が清浄化されたＣ面
サファイア基板上にアンドープのＧａＮバッファ層（図
示せず）を成長させる。このＧａＮバッファ層の厚さは
例えば２５ｎｍである。
【００２９】次に、図１に示すように、このＧａＮバッ
ファ層上に、ＭＯＣＶＤ法により、ｎ型ＧａＮコンタク
ト層２、ｎ型ＡｌＧａＮクラッド層３、アンドープのＧ
ａＮ活性層４、ｐ型ＡｌＧａＮクラッド層５およびｐ型
ＧａＮコンタクト層６を順次成長させ、レーザ構造を形
成する。具体的には、まず、反応炉内へのＴＭＧａの供
給を停止し、ＮＨ3 の供給はそのまま続けながら、成長
温度を例えば１０００℃まで上昇させた後、反応炉内に
ＴＭＧａおよびｎ型ドーパントとしてのシラン（ＳｉＨ
4 ）を供給してｎ型ＧａＮコンタクト層２を成長させ
る。次に、反応炉内にトリメチルアルミニウム（ＴＭＡ
ｌ、Ａｌ（ＣＨ3 ）3 ）を供給してｎ型ＡｌＧａＮクラ
ッド層３を成長させる。次に、反応炉内へのＴＭＡｌお
よびＳｉＨ4 の供給を停止し、ＴＭＧａおよびＮＨ3 の
供給はそのまま続けながら、ＧａＮ活性層４を成長させ
る。次に、反応炉内にＴＭＡｌおよびｐ型ドーパントと
してのシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍ
ｇ）を供給してｐ型ＡｌＧａＮクラッド層５を成長させ
る。次に、反応炉内へのＴＭＡｌの供給を停止してｐ型
ＧａＮコンタクト層６を成長させる。
ファ層上に、ＭＯＣＶＤ法により、ｎ型ＧａＮコンタク
ト層２、ｎ型ＡｌＧａＮクラッド層３、アンドープのＧ
ａＮ活性層４、ｐ型ＡｌＧａＮクラッド層５およびｐ型
ＧａＮコンタクト層６を順次成長させ、レーザ構造を形
成する。具体的には、まず、反応炉内へのＴＭＧａの供
給を停止し、ＮＨ3 の供給はそのまま続けながら、成長
温度を例えば１０００℃まで上昇させた後、反応炉内に
ＴＭＧａおよびｎ型ドーパントとしてのシラン（ＳｉＨ
4 ）を供給してｎ型ＧａＮコンタクト層２を成長させ
る。次に、反応炉内にトリメチルアルミニウム（ＴＭＡ
ｌ、Ａｌ（ＣＨ3 ）3 ）を供給してｎ型ＡｌＧａＮクラ
ッド層３を成長させる。次に、反応炉内へのＴＭＡｌお
よびＳｉＨ4 の供給を停止し、ＴＭＧａおよびＮＨ3 の
供給はそのまま続けながら、ＧａＮ活性層４を成長させ
る。次に、反応炉内にＴＭＡｌおよびｐ型ドーパントと
してのシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍ
ｇ）を供給してｐ型ＡｌＧａＮクラッド層５を成長させ
る。次に、反応炉内へのＴＭＡｌの供給を停止してｐ型
ＧａＮコンタクト層６を成長させる。
【００３０】なお、各層の厚さの一例を挙げると、ｎ型
ＧａＮコンタクト層２は３μｍ、ｎ型ＡｌＧａＮクラッ
ド層３およびｐ型ＡｌＧａＮクラッド層５は０．５μ
ｍ、ＧａＮ活性層４は０．０５μｍ、ｐ型ＧａＮコンタ
クト層６は１μｍである。また、ｎ型ＡｌＧａＮクラッ
ド層３およびｐ型ＡｌＧａＮクラッド層５のＡｌ組成比
は例えば０．２である。さらに、ｎ型ＧａＮコンタクト
層２およびｎ型ＡｌＧａＮクラッド層３のキャリア濃度
は例えば３×１０18ｃｍ-3、ｐ型ＡｌＧａＮクラッド層
５およびｐ型ＧａＮコンタクト層６のキャリア濃度は例
えば５×１０17ｃｍ-3である。
ＧａＮコンタクト層２は３μｍ、ｎ型ＡｌＧａＮクラッ
ド層３およびｐ型ＡｌＧａＮクラッド層５は０．５μ
ｍ、ＧａＮ活性層４は０．０５μｍ、ｐ型ＧａＮコンタ
クト層６は１μｍである。また、ｎ型ＡｌＧａＮクラッ
ド層３およびｐ型ＡｌＧａＮクラッド層５のＡｌ組成比
は例えば０．２である。さらに、ｎ型ＧａＮコンタクト
層２およびｎ型ＡｌＧａＮクラッド層３のキャリア濃度
は例えば３×１０18ｃｍ-3、ｐ型ＡｌＧａＮクラッド層
５およびｐ型ＧａＮコンタクト層６のキャリア濃度は例
えば５×１０17ｃｍ-3である。
【００３１】ここで、Ｃ面サファイア基板とその上に成
長したＧａＮ系半導体層との間の結晶方位の関係を明ら
かにしておく。その結晶方位関係を図７に示す。
長したＧａＮ系半導体層との間の結晶方位の関係を明ら
かにしておく。その結晶方位関係を図７に示す。
【００３２】図７において、Ｃ面サファイア基板のオリ
エンテーションフラット（ＯＦ）の方向は［１１−２
０］方向（「Ａ方向」と呼ばれる）であり、このＡ方向
に垂直な（１１−２０）面はＡ面と呼ばれる。このＣ面
サファイア基板上のＧａＮ系半導体層の結晶軸はＣ面サ
ファイア基板の結晶軸に対して３０°回転している。し
たがって、Ｃ面サファイア基板のＡ方向は、このＣ面サ
ファイア基板上のＧａＮ系半導体層にとっては［−１１
００］方向（「Ｍ方向」と呼ばれる）であり、このＭ方
向に垂直な（−１１００）面はＭ面と呼ばれる。
エンテーションフラット（ＯＦ）の方向は［１１−２
０］方向（「Ａ方向」と呼ばれる）であり、このＡ方向
に垂直な（１１−２０）面はＡ面と呼ばれる。このＣ面
サファイア基板上のＧａＮ系半導体層の結晶軸はＣ面サ
ファイア基板の結晶軸に対して３０°回転している。し
たがって、Ｃ面サファイア基板のＡ方向は、このＣ面サ
ファイア基板上のＧａＮ系半導体層にとっては［−１１
００］方向（「Ｍ方向」と呼ばれる）であり、このＭ方
向に垂直な（−１１００）面はＭ面と呼ばれる。
【００３３】種々の実験の結果、ＧａＮ系半導体の劈開
容易面は（０００１）面（Ｃ面）および｛２−１−１
０｝（Ａ面）であり、次に劈開容易な面は｛−１１０
０｝（Ｍ面）であることがわかった（図８参照）。図７
に、Ｃ面サファイア基板上に成長したＧａＮ系半導体層
のクラック線の方向を示した。この場合、劈開を行うと
きには、Ｃ面サファイア基板にまずクラックが入り、次
にそのクラック方向に沿ってＧａＮ系半導体層が割れ
る。したがって、ＧａＮ系半導体層のＭ面またはＡ面に
一致するように、第２の基板の劈開面を合わせることが
必要となる。
容易面は（０００１）面（Ｃ面）および｛２−１−１
０｝（Ａ面）であり、次に劈開容易な面は｛−１１０
０｝（Ｍ面）であることがわかった（図８参照）。図７
に、Ｃ面サファイア基板上に成長したＧａＮ系半導体層
のクラック線の方向を示した。この場合、劈開を行うと
きには、Ｃ面サファイア基板にまずクラックが入り、次
にそのクラック方向に沿ってＧａＮ系半導体層が割れ
る。したがって、ＧａＮ系半導体層のＭ面またはＡ面に
一致するように、第２の基板の劈開面を合わせることが
必要となる。
【００３４】さて、上述のようにしてｐ型ＧａＮコンタ
クト層６まで成長させた後、図１に示すように、ｐ型Ｇ
ａＮコンタクト層６上にＮｉ／Ａｕ膜７を真空蒸着法な
どにより形成し、ｐ型ＧａＮコンタクト層６にオーミッ
ク接触させる。ここで、このＮｉ／Ａｕ膜７におけるＮ
ｉ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍおよ
び５０ｎｍである。
クト層６まで成長させた後、図１に示すように、ｐ型Ｇ
ａＮコンタクト層６上にＮｉ／Ａｕ膜７を真空蒸着法な
どにより形成し、ｐ型ＧａＮコンタクト層６にオーミッ
ク接触させる。ここで、このＮｉ／Ａｕ膜７におけるＮ
ｉ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍおよ
び５０ｎｍである。
【００３５】一方、図９に示すような（１００）面方位
のｐ型ＧａＰ基板８を別に用意し、このｐ型ＧａＰ基板
８上に、図２に示すように、Ｎｉ／Ａｕ／Ｉｎ膜９を真
空蒸着法などにより形成する。このＮｉ／Ａｕ／Ｉｎ膜
９におけるＮｉ膜、Ａｕ膜およびＩｎ膜の厚さは、例え
ばそれぞれ１０ｎｍ、５０ｎｍおよび１００ｎｍであ
る。このＮｉ／Ａｕ／Ｉｎ膜９のうちＮｉ膜およびＡｕ
膜はｐ型ＧａＰ基板８とのオーミック接触をとるための
ものであり、最上層のＩｎ膜はｐ型ＧａＮコンタクト層
６上に形成されたＮｉ／Ａｕ膜７との融着のためのもの
である。なお、ｐ型ＧａＰ基板８の厚さは例えば３００
μｍである。
のｐ型ＧａＰ基板８を別に用意し、このｐ型ＧａＰ基板
８上に、図２に示すように、Ｎｉ／Ａｕ／Ｉｎ膜９を真
空蒸着法などにより形成する。このＮｉ／Ａｕ／Ｉｎ膜
９におけるＮｉ膜、Ａｕ膜およびＩｎ膜の厚さは、例え
ばそれぞれ１０ｎｍ、５０ｎｍおよび１００ｎｍであ
る。このＮｉ／Ａｕ／Ｉｎ膜９のうちＮｉ膜およびＡｕ
膜はｐ型ＧａＰ基板８とのオーミック接触をとるための
ものであり、最上層のＩｎ膜はｐ型ＧａＮコンタクト層
６上に形成されたＮｉ／Ａｕ膜７との融着のためのもの
である。なお、ｐ型ＧａＰ基板８の厚さは例えば３００
μｍである。
【００３６】次に、ｐ型ＧａＰ基板８のＮｉ／Ａｕ／Ｉ
ｎ膜９側を、Ｃ面サファイア基板１のＮｉ／Ａｕ膜７側
に、ｐ型ＧａＰ基板８の劈開容易方向（〈１１０〉方
向）の一つである［０−１−１］方向とＧａＮ系半導体
層の［−１１００］方向とが一致するように位置合わせ
して重ね合わせる。この位置合わせは具体的には次のよ
うに行う。すなわち、図９に示すように、ｐ型ＧａＰ基
板８のオリエンテーションフラットは［０−１−１］方
向である。したがって、Ｃ面サファイア基板１のオリエ
ンテーションフラットとｐ型ＧａＰ基板８のオリエンテ
ーションフラットとが一致するようにこれらのＣ面サフ
ァイア基板１およびｐ型ＧａＰ基板８を重ね合わせるこ
とにより、ｐ型ＧａＰ基板８の劈開容易方向である〈０
−１−１〉方向とＧａＮ系半導体層の〈−１１００〉方
向とを容易に一致させることができる。ここで、この位
置合わせの精度は通常は±５°以内にすることができ
る。
ｎ膜９側を、Ｃ面サファイア基板１のＮｉ／Ａｕ膜７側
に、ｐ型ＧａＰ基板８の劈開容易方向（〈１１０〉方
向）の一つである［０−１−１］方向とＧａＮ系半導体
層の［−１１００］方向とが一致するように位置合わせ
して重ね合わせる。この位置合わせは具体的には次のよ
うに行う。すなわち、図９に示すように、ｐ型ＧａＰ基
板８のオリエンテーションフラットは［０−１−１］方
向である。したがって、Ｃ面サファイア基板１のオリエ
ンテーションフラットとｐ型ＧａＰ基板８のオリエンテ
ーションフラットとが一致するようにこれらのＣ面サフ
ァイア基板１およびｐ型ＧａＰ基板８を重ね合わせるこ
とにより、ｐ型ＧａＰ基板８の劈開容易方向である〈０
−１−１〉方向とＧａＮ系半導体層の〈−１１００〉方
向とを容易に一致させることができる。ここで、この位
置合わせの精度は通常は±５°以内にすることができ
る。
【００３７】次に、ｐ型ＧａＰ基板８とＣ面サファイア
基板１とを圧着した状態で、例えばＮ2 ガス雰囲気中に
おいて３００〜４００℃の温度で１分間熱処理を行う。
これによって、図２に示すように、Ｃ面サファイア基板
１上のＮｉ／Ａｕ膜７とｐ型ＧａＰ基板８上のＮｉ／Ａ
ｕ／Ｉｎ膜９とが融着し、Ｃ面サファイア基板１とｐ型
ＧａＰ基板８とが接合される。
基板１とを圧着した状態で、例えばＮ2 ガス雰囲気中に
おいて３００〜４００℃の温度で１分間熱処理を行う。
これによって、図２に示すように、Ｃ面サファイア基板
１上のＮｉ／Ａｕ膜７とｐ型ＧａＰ基板８上のＮｉ／Ａ
ｕ／Ｉｎ膜９とが融着し、Ｃ面サファイア基板１とｐ型
ＧａＰ基板８とが接合される。
【００３８】次に、図示省略したラッピング装置によ
り、Ｃ面サファイア基板１をその裏面側からラッピング
することにより例えば５０μｍの厚さまで薄くする。次
に、必要に応じてｐ型ＧａＰ基板８の表面を例えばＣＶ
Ｄ法により形成されたＳｉＯ2膜などの保護膜（図示せ
ず）により覆った後、例えば１００℃のリン酸水溶液を
用いてＣ面サファイア基板１をエッチングする。このと
き、このＣ面サファイア基板１のみがエッチング除去さ
れ、ＧａＮ系半導体層およびｐ型ＧａＰ基板８はエッチ
ングされない。これによって、図３に示すように、Ｃ面
サファイア基板１が完全に除去される。
り、Ｃ面サファイア基板１をその裏面側からラッピング
することにより例えば５０μｍの厚さまで薄くする。次
に、必要に応じてｐ型ＧａＰ基板８の表面を例えばＣＶ
Ｄ法により形成されたＳｉＯ2膜などの保護膜（図示せ
ず）により覆った後、例えば１００℃のリン酸水溶液を
用いてＣ面サファイア基板１をエッチングする。このと
き、このＣ面サファイア基板１のみがエッチング除去さ
れ、ＧａＮ系半導体層およびｐ型ＧａＰ基板８はエッチ
ングされない。これによって、図３に示すように、Ｃ面
サファイア基板１が完全に除去される。
【００３９】次に、図４に示すように、Ｃ面サファイア
基板１をエッチング除去することにより露出したｎ型Ｇ
ａＮコンタクト層２の表面にｎ側電極１０を形成する。
具体的には、このｎ側電極１０は、例えば厚さが１０ｎ
ｍのＴｉ膜、厚さが１０ｎｍのＡｌ膜および例えば厚さ
が２００ｎｍのＡｕ膜を順次蒸着することによりＴｉ／
Ａｌ／Ａｕ膜を形成した後、Ｎ2 ガス雰囲気中において
６００℃で１分間熱処理を行うことにより形成する。一
方、ｐ型ＧａＰ基板８の裏面にはｐ側電極１１を形成
し、オーミック接触させる。このｐ側電極１１として
は、例えばＴｉ／Ｐｔ／Ａｕ膜を用いる。
基板１をエッチング除去することにより露出したｎ型Ｇ
ａＮコンタクト層２の表面にｎ側電極１０を形成する。
具体的には、このｎ側電極１０は、例えば厚さが１０ｎ
ｍのＴｉ膜、厚さが１０ｎｍのＡｌ膜および例えば厚さ
が２００ｎｍのＡｕ膜を順次蒸着することによりＴｉ／
Ａｌ／Ａｕ膜を形成した後、Ｎ2 ガス雰囲気中において
６００℃で１分間熱処理を行うことにより形成する。一
方、ｐ型ＧａＰ基板８の裏面にはｐ側電極１１を形成
し、オーミック接触させる。このｐ側電極１１として
は、例えばＴｉ／Ｐｔ／Ａｕ膜を用いる。
【００４０】次に、図５に示すように、ｐ型ＧａＰ基板
８のオリエンテーションフラットに平行に劈開されるよ
うに、ｎ側電極１０およびｎ型ＧａＮコンタクト層２の
一部に例えばダイアモンドペンなどによりけがき傷１２
を入れる。次に、ｎ側電極１０側を下にして、けがき傷
１２を入れたところの直上のｐ側電極１１に、オリエン
テーションフラットに垂直にナイフを当て、ｐ型ＧａＰ
基板８をバー状に劈開する。このとき、このｐ型ＧａＰ
基板８の劈開に伴い、ＧａＮ系半導体層も劈開される。
このようにして、共振器端面、すなわち光放出端面が形
成される。この後、このバーを所定間隔でダイシングす
ることによりチップ化し、レーザチップを形成する。以
上により、図６に示すように、ダブルヘテロ構造のＧａ
Ｎ系半導体レーザが製造される。
８のオリエンテーションフラットに平行に劈開されるよ
うに、ｎ側電極１０およびｎ型ＧａＮコンタクト層２の
一部に例えばダイアモンドペンなどによりけがき傷１２
を入れる。次に、ｎ側電極１０側を下にして、けがき傷
１２を入れたところの直上のｐ側電極１１に、オリエン
テーションフラットに垂直にナイフを当て、ｐ型ＧａＰ
基板８をバー状に劈開する。このとき、このｐ型ＧａＰ
基板８の劈開に伴い、ＧａＮ系半導体層も劈開される。
このようにして、共振器端面、すなわち光放出端面が形
成される。この後、このバーを所定間隔でダイシングす
ることによりチップ化し、レーザチップを形成する。以
上により、図６に示すように、ダブルヘテロ構造のＧａ
Ｎ系半導体レーザが製造される。
【００４１】以上のように、この第１の実施形態によれ
ば、Ｃ面サファイア基板１上にレーザ構造を形成するＧ
ａＮ系半導体層を成長させ、その最上層のｐ型ＧａＮコ
ンタクト層６とｐ型ＧａＰ基板８とをＮｉ／Ａｕ膜７お
よびＮｉ／Ａｕ／Ｉｎ膜９を介して接合し、その際、ｐ
型ＧａＰ基板８の劈開容易方向とＣ面サファイア基板１
上のＧａＮ系半導体層の劈開容易方向とが一致するよう
にし、さらにＣ面サファイア基板１をその裏面側からラ
ッピングおよびエッチングすることにより除去した後、
ｐ型ＧａＰ基板８をその劈開容易方向に沿って劈開する
ことによりＧａＮ系半導体層を劈開して共振器端面、す
なわち光放出端面を形成している。このため、ＳｉＣ基
板のような高価な基板を用いることなく、ＧａＮ系半導
体レーザを低コストで製造することができる。また、電
極の取り出しを上下両面から行うことができるため、プ
ロセスが簡単であり、また、フェースダウン設置も容易
に行うことができる。さらに、ｐ型ＧａＮコンタクト層
６とｐ型ＧａＰ基板８とは、多層金属膜であるＮｉ／Ａ
ｕ膜７およびＮｉ／Ａｕ／Ｉｎ膜８を介して接合されて
いるので、その接合面にｐ型ＧａＮコンタクト層６とｐ
型ＧａＰ基板８との間での電子または正孔の移動を妨げ
るポテンシャル障壁が存在せず、半導体レーザを支障な
く動作させることができる。
ば、Ｃ面サファイア基板１上にレーザ構造を形成するＧ
ａＮ系半導体層を成長させ、その最上層のｐ型ＧａＮコ
ンタクト層６とｐ型ＧａＰ基板８とをＮｉ／Ａｕ膜７お
よびＮｉ／Ａｕ／Ｉｎ膜９を介して接合し、その際、ｐ
型ＧａＰ基板８の劈開容易方向とＣ面サファイア基板１
上のＧａＮ系半導体層の劈開容易方向とが一致するよう
にし、さらにＣ面サファイア基板１をその裏面側からラ
ッピングおよびエッチングすることにより除去した後、
ｐ型ＧａＰ基板８をその劈開容易方向に沿って劈開する
ことによりＧａＮ系半導体層を劈開して共振器端面、す
なわち光放出端面を形成している。このため、ＳｉＣ基
板のような高価な基板を用いることなく、ＧａＮ系半導
体レーザを低コストで製造することができる。また、電
極の取り出しを上下両面から行うことができるため、プ
ロセスが簡単であり、また、フェースダウン設置も容易
に行うことができる。さらに、ｐ型ＧａＮコンタクト層
６とｐ型ＧａＰ基板８とは、多層金属膜であるＮｉ／Ａ
ｕ膜７およびＮｉ／Ａｕ／Ｉｎ膜８を介して接合されて
いるので、その接合面にｐ型ＧａＮコンタクト層６とｐ
型ＧａＰ基板８との間での電子または正孔の移動を妨げ
るポテンシャル障壁が存在せず、半導体レーザを支障な
く動作させることができる。
【００４２】次に、この発明の第２の実施形態について
説明する。この第２の実施形態においては、この発明を
ＳＣＨ（Separate Confinement Heterostructure) 構造
のＧａＮ系半導体レーザの製造に適用した場合について
説明する。
説明する。この第２の実施形態においては、この発明を
ＳＣＨ（Separate Confinement Heterostructure) 構造
のＧａＮ系半導体レーザの製造に適用した場合について
説明する。
【００４３】この第２の実施形態においては、図１０に
示すように、第１の実施形態と同様な方法により、Ｃ面
サファイア基板２１上にｎ型ＧａＮバッファ層２２を成
長させた後、このｎ型ＧａＮバッファ層２２上に、ｎ型
ＧａＮコンタクト層２３、ｎ型ＡｌＧａＮクラッド層２
４、ｎ型ＧａＮ光導波層２５、活性層２６、ｐ型ＧａＮ
光導波層２７、ｐ型ＡｌＧａＮクラッド層２８およびｐ
型ＧａＮコンタクト層２９を順次成長させる。ここで、
各層の厚さの例を挙げると、ｎ型ＧａＮバッファ層２２
は２５ｎｍ、ｎ型ＧａＮコンタクト層２３は３μｍ、ｎ
型ＡｌＧａＮクラッド層２４は０．５μｍ、ｎ型ＧａＮ
光導波層２５は０．１μｍ、ｐ型ＧａＮ光導波層２７は
０．１μｍ、ｐ型ＡｌＧａＮクラッド層２８は０．５μ
ｍ、ｐ型ＧａＮコンタクト層２９は１μｍである。ま
た、活性層２６は例えば厚さが２ｎｍのＧａ0.8 Ｉｎ
0.2 Ｎ層と厚さが４ｎｍのＧａ0.95Ｉｎ0.05Ｎ層とを交
互に１０周期積層した多重量子井戸構造を有する。
示すように、第１の実施形態と同様な方法により、Ｃ面
サファイア基板２１上にｎ型ＧａＮバッファ層２２を成
長させた後、このｎ型ＧａＮバッファ層２２上に、ｎ型
ＧａＮコンタクト層２３、ｎ型ＡｌＧａＮクラッド層２
４、ｎ型ＧａＮ光導波層２５、活性層２６、ｐ型ＧａＮ
光導波層２７、ｐ型ＡｌＧａＮクラッド層２８およびｐ
型ＧａＮコンタクト層２９を順次成長させる。ここで、
各層の厚さの例を挙げると、ｎ型ＧａＮバッファ層２２
は２５ｎｍ、ｎ型ＧａＮコンタクト層２３は３μｍ、ｎ
型ＡｌＧａＮクラッド層２４は０．５μｍ、ｎ型ＧａＮ
光導波層２５は０．１μｍ、ｐ型ＧａＮ光導波層２７は
０．１μｍ、ｐ型ＡｌＧａＮクラッド層２８は０．５μ
ｍ、ｐ型ＧａＮコンタクト層２９は１μｍである。ま
た、活性層２６は例えば厚さが２ｎｍのＧａ0.8 Ｉｎ
0.2 Ｎ層と厚さが４ｎｍのＧａ0.95Ｉｎ0.05Ｎ層とを交
互に１０周期積層した多重量子井戸構造を有する。
【００４４】次に、図１０および図１１に示すように、
第１の実施形態と同様に、ｐ型ＧａＮコンタクト層２９
上へのＮｉ／Ａｕ膜３０の形成、Ｎｉ／Ａｕ膜３０およ
びＮｉ／Ａｕ／Ｉｎ膜３２を介してのｐ型ＧａＮコンタ
クト層２９と（１００）面方位のｐ型ＧａＰ基板３１と
の接合、Ｃ面サファイア基板２１の除去などのプロセス
を経て、ｐ型ＧａＰ基板３１上に、Ｎｉ／Ａｕ膜３０お
よびＮｉ／Ａｕ／Ｉｎ膜３２を介して、ｐ型ＧａＮコン
タクト層２９、ｐ型ＡｌＧａＮクラッド層２８、ｐ型Ｇ
ａＮ光導波層２７、活性層２６、ｎ型ＧａＮ光導波層２
５、ｎ型ＡｌＧａＮクラッド層２４およびｎ型ＧａＮコ
ンタクト層２３が順次積層された構造を形成する。図示
は省略するが、この場合、ｐ型ＧａＰ基板３１上には、
信号処理回路、高周波重畳回路、電源回路、光検出回路
などからなる半導体レーザの制御回路が形成されてい
る。この制御回路は、Ｎｉ／Ａｕ膜３０およびＮｉ／Ａ
ｕ／Ｉｎ膜３２を介して、ＧａＮ系半導体レーザに接続
されている。
第１の実施形態と同様に、ｐ型ＧａＮコンタクト層２９
上へのＮｉ／Ａｕ膜３０の形成、Ｎｉ／Ａｕ膜３０およ
びＮｉ／Ａｕ／Ｉｎ膜３２を介してのｐ型ＧａＮコンタ
クト層２９と（１００）面方位のｐ型ＧａＰ基板３１と
の接合、Ｃ面サファイア基板２１の除去などのプロセス
を経て、ｐ型ＧａＰ基板３１上に、Ｎｉ／Ａｕ膜３０お
よびＮｉ／Ａｕ／Ｉｎ膜３２を介して、ｐ型ＧａＮコン
タクト層２９、ｐ型ＡｌＧａＮクラッド層２８、ｐ型Ｇ
ａＮ光導波層２７、活性層２６、ｎ型ＧａＮ光導波層２
５、ｎ型ＡｌＧａＮクラッド層２４およびｎ型ＧａＮコ
ンタクト層２３が順次積層された構造を形成する。図示
は省略するが、この場合、ｐ型ＧａＰ基板３１上には、
信号処理回路、高周波重畳回路、電源回路、光検出回路
などからなる半導体レーザの制御回路が形成されてい
る。この制御回路は、Ｎｉ／Ａｕ膜３０およびＮｉ／Ａ
ｕ／Ｉｎ膜３２を介して、ＧａＮ系半導体レーザに接続
されている。
【００４５】次に、ｎ型ＧａＮコンタクト層２３上に例
えばＣＶＤ法により例えば厚さが０．５μｍのＳｉＯ2
膜（図示せず）を形成した後、このＳｉＯ2 膜上にリソ
グラフィーにより例えば厚さが３．５μｍで幅が１０μ
ｍのストライプ形状のレジストパターン（図示せず）を
例えば４００μｍのピッチで形成し、このレジストパタ
ーンをマスクとしてＳｉＯ2 膜をフッ酸系のエッチング
液を用いてウエットエッチングすることによりパターニ
ングする。次に、このようにして形成されるストライプ
形状のＳｉＯ2 膜およびその上のレジストパターンをマ
スクとして例えばＨｅを例えばエネルギー２５０ｋｅ
Ｖ、ドーズ量１×１０15ｃｍ-2の条件でイオン注入す
る。このときのＨｅのピーク濃度の深さは約２．５μｍ
となるから、ｎ型ＧａＮコンタクト層２３およびｎ型Ａ
ｌＧａＮクラッド層２４の一部にＨｅがイオン注入さ
れ、高抵抗化される。この高抵抗化された領域が電流狭
窄層３３となる。
えばＣＶＤ法により例えば厚さが０．５μｍのＳｉＯ2
膜（図示せず）を形成した後、このＳｉＯ2 膜上にリソ
グラフィーにより例えば厚さが３．５μｍで幅が１０μ
ｍのストライプ形状のレジストパターン（図示せず）を
例えば４００μｍのピッチで形成し、このレジストパタ
ーンをマスクとしてＳｉＯ2 膜をフッ酸系のエッチング
液を用いてウエットエッチングすることによりパターニ
ングする。次に、このようにして形成されるストライプ
形状のＳｉＯ2 膜およびその上のレジストパターンをマ
スクとして例えばＨｅを例えばエネルギー２５０ｋｅ
Ｖ、ドーズ量１×１０15ｃｍ-2の条件でイオン注入す
る。このときのＨｅのピーク濃度の深さは約２．５μｍ
となるから、ｎ型ＧａＮコンタクト層２３およびｎ型Ａ
ｌＧａＮクラッド層２４の一部にＨｅがイオン注入さ
れ、高抵抗化される。この高抵抗化された領域が電流狭
窄層３３となる。
【００４６】次に、フッ酸を用いたウエットエッチング
により、エッチングマスクとして用いられたＳｉＯ2 膜
をエッチング除去し、同時にその上のレジストパターン
もリフトオフにより除去する。次に、ｎ型ＧａＮコンタ
クト層２３および電流狭窄層３３上にｎ側電極３４を形
成するとともに、ｐ型ＧａＰ基板３１の裏面にｐ側電極
３５を形成する。次に、第１の実施形態と同様にして、
ｎ側電極３４側の表面にけがき傷（図示せず）を入れた
後、このけがき傷に沿ってｐ型ＧａＰ基板３１およびＧ
ａＮ系半導体層をバー状に劈開することにより、共振器
端面、すなわち光放出端面を形成する。この後、このバ
ーを例えば４００μｍ間隔にダイシングすることにより
チップ化し、レーザチップを形成する。以上のようにし
て、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製
造される。
により、エッチングマスクとして用いられたＳｉＯ2 膜
をエッチング除去し、同時にその上のレジストパターン
もリフトオフにより除去する。次に、ｎ型ＧａＮコンタ
クト層２３および電流狭窄層３３上にｎ側電極３４を形
成するとともに、ｐ型ＧａＰ基板３１の裏面にｐ側電極
３５を形成する。次に、第１の実施形態と同様にして、
ｎ側電極３４側の表面にけがき傷（図示せず）を入れた
後、このけがき傷に沿ってｐ型ＧａＰ基板３１およびＧ
ａＮ系半導体層をバー状に劈開することにより、共振器
端面、すなわち光放出端面を形成する。この後、このバ
ーを例えば４００μｍ間隔にダイシングすることにより
チップ化し、レーザチップを形成する。以上のようにし
て、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製
造される。
【００４７】この第２の実施形態によれば、第１の実施
形態と同様な種々の利点を得ることができるほか、次の
ような利点をも得ることができる。すなわち、ＧａＮ系
半導体レーザにおいてはこれまで考えられなかったｎ層
側での電流狭窄が可能となったため、ｐ側電極３５を全
面電極とすることができ、したがってｐ側電極３５のコ
ンタクト抵抗の大幅な低減を図ることができる。また、
半導体レーザの制御回路があらかじめ形成されたｐ型Ｇ
ａＰ基板３１を用いていることから、制御回路がオンチ
ップで形成されたＧａＮ系半導体レーザを実現すること
ができる。
形態と同様な種々の利点を得ることができるほか、次の
ような利点をも得ることができる。すなわち、ＧａＮ系
半導体レーザにおいてはこれまで考えられなかったｎ層
側での電流狭窄が可能となったため、ｐ側電極３５を全
面電極とすることができ、したがってｐ側電極３５のコ
ンタクト抵抗の大幅な低減を図ることができる。また、
半導体レーザの制御回路があらかじめ形成されたｐ型Ｇ
ａＰ基板３１を用いていることから、制御回路がオンチ
ップで形成されたＧａＮ系半導体レーザを実現すること
ができる。
【００４８】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００４９】例えば、上述の第１および第２の実施形態
において挙げた数値、材料、成長用原料ガスなどはあく
までも例に過ぎず、必要に応じてこれと異なる数値、材
料、成長用原料ガスなどを用いてもよい。具体的には、
上述の第１の実施形態および第２の実施形態において
は、ｐ型ＧａＮコンタクト層６上に形成されたＮｉ／Ａ
ｕ膜７とｐ型ＧａＰ基板８上に形成されたＮｉ／Ａｕ／
Ｉｎ膜９との融着によりｐ型ＧａＮコンタクト層６とｐ
型ＧａＰ基板８とを接合しているが、例えば、Ｎｉ／Ａ
ｕ／Ｉｎ膜９の代わりにＮｉ／Ａｕ膜を用いてもよい。
この場合、Ｎｉ／Ａｕ／Ｉｎ膜９を用いた場合に比べ、
融着しやすさは低くなるが、例えば３００〜４００℃で
１時間程度熱処理を行うことにより融着を行うことがで
き、ｐ型ＧａＮコンタクト層６とｐ型ＧａＰ基板８とを
接合することが可能である。また、第１の実施形態およ
び第２の実施形態においては、Ｃ面サファイア基板１、
２１を用いているが、これと異なる面方位のサファイア
基板を用いてもよい。
において挙げた数値、材料、成長用原料ガスなどはあく
までも例に過ぎず、必要に応じてこれと異なる数値、材
料、成長用原料ガスなどを用いてもよい。具体的には、
上述の第１の実施形態および第２の実施形態において
は、ｐ型ＧａＮコンタクト層６上に形成されたＮｉ／Ａ
ｕ膜７とｐ型ＧａＰ基板８上に形成されたＮｉ／Ａｕ／
Ｉｎ膜９との融着によりｐ型ＧａＮコンタクト層６とｐ
型ＧａＰ基板８とを接合しているが、例えば、Ｎｉ／Ａ
ｕ／Ｉｎ膜９の代わりにＮｉ／Ａｕ膜を用いてもよい。
この場合、Ｎｉ／Ａｕ／Ｉｎ膜９を用いた場合に比べ、
融着しやすさは低くなるが、例えば３００〜４００℃で
１時間程度熱処理を行うことにより融着を行うことがで
き、ｐ型ＧａＮコンタクト層６とｐ型ＧａＰ基板８とを
接合することが可能である。また、第１の実施形態およ
び第２の実施形態においては、Ｃ面サファイア基板１、
２１を用いているが、これと異なる面方位のサファイア
基板を用いてもよい。
【００５０】また、上述の第２の実施形態においては、
ｎ型ＧａＮコンタクト層２３およびｎ型ＡｌＧａＮクラ
ッド層２４にＨｅをイオン注入することにより電流狭窄
層３３を形成しているが、例えば、図１０に示す状態
で、ｐ型ＧａＮコンタクト層２９およびｐ型ＡｌＧａＮ
クラッド層２８にＨｅをイオン注入することによりこれ
らの層中に電流狭窄層を形成してもよい。この場合、ｐ
型ＧａＮコンタクト層２９の厚さが１μｍであることを
考慮し、Ｈｅのイオン注入のエネルギーを例えば１５０
ｋｅＶとする。このときのピーク濃度深さは約１μｍと
なる。
ｎ型ＧａＮコンタクト層２３およびｎ型ＡｌＧａＮクラ
ッド層２４にＨｅをイオン注入することにより電流狭窄
層３３を形成しているが、例えば、図１０に示す状態
で、ｐ型ＧａＮコンタクト層２９およびｐ型ＡｌＧａＮ
クラッド層２８にＨｅをイオン注入することによりこれ
らの層中に電流狭窄層を形成してもよい。この場合、ｐ
型ＧａＮコンタクト層２９の厚さが１μｍであることを
考慮し、Ｈｅのイオン注入のエネルギーを例えば１５０
ｋｅＶとする。このときのピーク濃度深さは約１μｍと
なる。
【００５１】また、上述の第２の実施形態においては、
イオン注入により電流狭窄層３３を形成しているが、こ
の電流狭窄層３３は、例えば、この電流狭窄層３３に相
当する部分のｎ型ＧａＮコンタクト層２３およびｐ型Ａ
ｌＧａＮクラッド層２４をエッチング除去した後、この
部分を絶縁膜により埋め込むことにより形成してもよ
い。さらには、電流狭窄構造は、内部狭窄型や埋め込み
ヘテロ構造型とすることも可能である。
イオン注入により電流狭窄層３３を形成しているが、こ
の電流狭窄層３３は、例えば、この電流狭窄層３３に相
当する部分のｎ型ＧａＮコンタクト層２３およびｐ型Ａ
ｌＧａＮクラッド層２４をエッチング除去した後、この
部分を絶縁膜により埋め込むことにより形成してもよ
い。さらには、電流狭窄構造は、内部狭窄型や埋め込み
ヘテロ構造型とすることも可能である。
【００５２】また、上述の第１および第２の実施形態に
おいては、Ｃ面サファイア基板１、２１を完全に除去し
た後に劈開を行っているが、Ｃ面サファイア基板１、２
１を劈開可能な厚さだけ残した状態で劈開を行うことに
より共振器端面を形成するようにしてもよい。
おいては、Ｃ面サファイア基板１、２１を完全に除去し
た後に劈開を行っているが、Ｃ面サファイア基板１、２
１を劈開可能な厚さだけ残した状態で劈開を行うことに
より共振器端面を形成するようにしてもよい。
【００５３】
【発明の効果】以上説明したように、この発明によれ
ば、第１の基板の一方の主面上に成長させた窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層と劈開性を有する第２の基板
とを金属膜などの導電性中間層を介して接合し、その際
第２の基板の劈開容易方向と窒化物系ＩＩＩ−Ｖ族化合
物半導体層の劈開容易方向とがほぼ一致するように第１
の基板と第２の基板とを相互に位置合わせし、次に第１
の基板をその他方の主面側から除去または薄くした後、
第２の基板をその劈開容易方向に沿って劈開することに
より窒化物系ＩＩＩ−Ｖ族化合物半導体層を劈開して光
放出端面を形成するようにしているので、ＳｉＣ基板な
どの高価な基板を用いることなく、窒化物系ＩＩＩ−Ｖ
族化合物半導体を用いた半導体発光素子の光放出端面を
劈開により形成することができ、しかも、上下両面から
電極を取り出すことができ、半導体発光素子の動作にも
支障を生じない。
ば、第１の基板の一方の主面上に成長させた窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層と劈開性を有する第２の基板
とを金属膜などの導電性中間層を介して接合し、その際
第２の基板の劈開容易方向と窒化物系ＩＩＩ−Ｖ族化合
物半導体層の劈開容易方向とがほぼ一致するように第１
の基板と第２の基板とを相互に位置合わせし、次に第１
の基板をその他方の主面側から除去または薄くした後、
第２の基板をその劈開容易方向に沿って劈開することに
より窒化物系ＩＩＩ−Ｖ族化合物半導体層を劈開して光
放出端面を形成するようにしているので、ＳｉＣ基板な
どの高価な基板を用いることなく、窒化物系ＩＩＩ−Ｖ
族化合物半導体を用いた半導体発光素子の光放出端面を
劈開により形成することができ、しかも、上下両面から
電極を取り出すことができ、半導体発光素子の動作にも
支障を生じない。
【図１】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。
体レーザの製造方法を説明するための断面図である。
【図２】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。
体レーザの製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。
体レーザの製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。
体レーザの製造方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。
体レーザの製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。
体レーザの製造方法を説明するための断面図である。
【図７】Ｃ面サファイア基板とその上に成長したＧａＮ
系半導体層との結晶方位の関係を示す略線図である。
系半導体層との結晶方位の関係を示す略線図である。
【図８】ＧａＮ系半導体の劈開容易面を示す略線図であ
る。
る。
【図９】この発明の第１の実施形態において用いられる
（１００）面方位のｐ型ＧａＰ基板を示す略線図であ
る。
（１００）面方位のｐ型ＧａＰ基板を示す略線図であ
る。
【図１０】この発明の第２の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための断面図である。
導体レーザの製造方法を説明するための断面図である。
【図１１】この発明の第２の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための斜視図である。
導体レーザの製造方法を説明するための斜視図である。
【図１２】ＧａＮ／ＩｎＰ接合のエネルギーバンド図で
ある。
ある。
【図１３】ｐ型ＧａＮ／ｐ型ＩｎＰ接合のエネルギーバ
ンド図である。
ンド図である。
【符号の説明】
１・・・Ｃ面サファイア基板、２・・・ｎ型ＧａＮコン
タクト層、７・・・Ｎｉ／Ａｕ膜、８・・・ｐ型ＧａＰ
基板、９・・・Ｎｉ／Ａｕ／Ｉｎ膜、１２・・・けがき
傷、２１・・・Ｃ面サファイア基板、２３・・・ｎ型Ｇ
ａＮコンタクト層、３０・・・Ｎｉ／Ａｕ膜、３１・・
・ｐ型ＧａＰ基板、３２・・・Ｎｉ／Ａｕ／Ｉｎ膜、３
３・・・電流狭窄層
タクト層、７・・・Ｎｉ／Ａｕ膜、８・・・ｐ型ＧａＰ
基板、９・・・Ｎｉ／Ａｕ／Ｉｎ膜、１２・・・けがき
傷、２１・・・Ｃ面サファイア基板、２３・・・ｎ型Ｇ
ａＮコンタクト層、３０・・・Ｎｉ／Ａｕ膜、３１・・
・ｐ型ＧａＰ基板、３２・・・Ｎｉ／Ａｕ／Ｉｎ膜、３
３・・・電流狭窄層
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−307188（ＪＰ，Ａ)
特開 平11−26877（ＪＰ，Ａ)
特開 平４−184304（ＪＰ，Ａ)
特開 平７−263809（ＪＰ，Ａ)
特開 昭58−138086（ＪＰ，Ａ)
特開 平９−129984（ＪＰ，Ａ)
特開 平９−8403（ＪＰ，Ａ)
Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．,
1996年，Ｖｏｌ．35 Ｐａｒｔ２，Ｎ
ｏ．２Ｂ，ｐｐ．Ｌ217−220
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01S 5/00 - 5/50
H01L 33/00
Claims (17)
- 【請求項１】 窒化物系ＩＩＩ−Ｖ族化合物半導体を用
いた半導体発光素子の光放出端面の形成方法において、 半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化合物
半導体層をその一方の主面上に（０００１）面方位に成
長させ、その上に第１の金属膜を形成した第１の基板の
上記第１の金属膜を、立方晶系の結晶構造および劈開性
を有し、その一方の主面上に第２の金属膜を形成した、
上記半導体発光素子の制御回路が形成された第２の基板
の上記第２の金属膜と接合し、その際上記第２の基板の
〈１１０〉方向と上記窒化物系ＩＩＩ−Ｖ族化合物半導
体層の〈１−１００〉方向または〈２−１−１０〉方向
とがほぼ一致するように上記第１の基板と上記第２の基
板とを相互に位置合わせする工程と、 上記第１の基板をその他方の主面側から除去または薄く
する工程と、 上記第２の基板をその〈１１０〉方向に沿って劈開する
ことにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を
劈開して光放出端面を形成する工程とを有することを特
徴とする半導体発光素子の光放出端面の形成方法。 - 【請求項２】 窒化物系ＩＩＩ−Ｖ族化合物半導体を用
いた半導体発光素子の光放出端面の形成方法において、 半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化合物
半導体層をその一方の主面上に成長させ、その際上記窒
化物系ＩＩＩ−Ｖ族化合物半導体層の［０００１］方向
が上記一方の主面と平行になるようにし、その上に第１
の金属膜を形成した第１の基板の上記第１の金属膜を、
立方晶系の結晶構造および劈開性を有し、その一方の主
面上に第２の金属膜を形成した、上記半導体発光素子の
制御回路が形成された第２の基板の上記第２の金属膜と
接合し、その際上記第２の基板の〈１１０〉方向と上記
窒化物系ＩＩＩ−Ｖ族化合物半導体層の［０００１］方
向に垂直な方向、〈１−１００〉方向または〈２−１−
１０〉方向とがほぼ一致するように上記第１の基板と上
記第２の基板とを相互に位置合わせする工程と、 上記第１の基板をその他方の主面側から除去または薄く
する工程と、 上記第２の基板をその〈１１０〉方向に沿って劈開する
ことにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を
劈開して光放出端面を形成する工程とを有することを特
徴とする半導体発光素子の光放出端面の形成方法。 - 【請求項３】 上記第２の基板はＳｉ、ＧｅまたはＩＩ
Ｉ−Ｖ族化合物半導体からなる単結晶基板であることを
特徴とする請求項１または２記載の半導体発光素子の光
放出端面の形成方法。 - 【請求項４】 上記第２の基板はＧａＡｓからなる単結
晶基板であることを特徴とする請求項１または２記載の
半導体発光素子の光放出端面の形成方法。 - 【請求項５】 上記第２の基板は導電性を有することを
特徴とする請求項１または２記載の半導体発光素子の光
放出端面の形成方法。 - 【請求項６】 上記第１の基板はサファイア基板である
ことを特徴とする請求項１または２記載の半導体発光素
子の光放出端面の形成方法。 - 【請求項７】 上記第２の基板上に上記半導体発光素子
の制御回路が形成されており、この制御回路を上記第１
の金属膜および上記第２の金属膜を介して上記半導体発
光素子に接続するようにしたことを特徴とする請求項１
または２記載の半導体発光素子の光放出端面の形成方
法。 - 【請求項８】 窒化物系ＩＩＩ−Ｖ族化合物半導体を用
いた半導体発光素子の製造方法において、 半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化合物
半導体層を第１の基板の一方の主面上に（０００１）面
方位に成長させ、その上に第１の金属膜を形成する工程
と、 上記第１の基板の上記第１の金属膜を、立方晶系の結晶
構造および劈開性を有し、その一方の主面上に第２の金
属膜を形成した、上記半導体発光素子の制御回路が形成
された第２の基板の上記第２の金属膜と接合し、その際
上記第２の基板の〈１１０〉方向と上記窒化物系ＩＩＩ
−Ｖ族化合物半導体層の〈１−１００〉方向または〈２
−１−１０〉方向とがほぼ一致するように上記第１の基
板と上記第２の基板とを相互に位置合わせする工程と、 上記第１の基板をその他方の主面側から除去または薄く
する工程と、 上記第２の基板をその〈１１０〉方向に沿って劈開する
ことにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を
劈開して光放出端面を形成する工程とを有することを特
徴とする半導体発光素子の製造方法。 - 【請求項９】 窒化物系ＩＩＩ−Ｖ族化合物半導体を用
いた半導体発光素子の製造方法において、 半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化合物
半導体層を第１の基板の一方の主面上に、上記窒化物系
ＩＩＩ−Ｖ族化合物半導体層の［０００１］方向が上記
一方の主面と平行になるように成長させ、その上に第１
の金属膜を形成する工程と、 上記第１の基板の上記第１の金属膜を、立方晶系の結晶
構造および劈開性を有し、その一方の主面上に第２の金
属膜を形成した、上記半導体発光素子の制御回路が形成
された第２の基板の上記第２の金属膜と接合し、その際
上記第２の基板の〈１１０〉方向と上記窒化物系ＩＩＩ
−Ｖ族化合物半導体層の［０００１］方向に垂直な方
向、〈１−１００〉方向または〈２−１−１０〉方向と
がほぼ一致するように上記第１の基板と上記第２の基板
とを相互に位置合わせする工程と、 上記第１の基板をその他方の主面側から除去または薄く
する工程と、 上記第２の基板をその〈１１０〉方向に沿って劈開する
ことにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を
劈開して光放出端面を形成する工程とを有することを特
徴とする半導体発光素子の製造方法。 - 【請求項１０】 窒化物系ＩＩＩ−Ｖ族化合物半導体を
用いた半導体発光素子において、 半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化合物
半導体層を第１の基板の一方の主面上に（０００１）面
方位に成長させ、その上に第１の金属膜を形成する工程
と、 上記第１の基板の上記第１の金属膜を、立方晶系の結晶
構造および劈開性を有し、その一方の主面上に第２の金
属膜を形成した、上記半導体発光素子の制御回路が形成
された第２の基板の上記第２の金属膜と接合し、その際
上記第２の基板の〈１１０〉方向と上記窒化物系ＩＩＩ
−Ｖ族化合物半導体層の〈１−１００〉方向または〈２
−１−１０〉方向とがほぼ一致するように上記第１の基
板と上記第２の基板とを相互に位置合わせする工程と、 上記第１の基板をその他方の主面側から除去または薄く
する工程と、 上記第２の基板をその〈１１０〉方向に沿って劈開する
ことにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を
劈開して光放出端面を形成する工程とを実行することに
より製造されたことを特徴とする半導体発光素子。 - 【請求項１１】 窒化物系ＩＩＩ−Ｖ族化合物半導体を
用いた半導体発光素子において、 半導体発光素子を構成する窒化物系ＩＩＩ−Ｖ族化合物
半導体層を第１の基板の一方の主面上に、上記窒化物系
ＩＩＩ−Ｖ族化合物半導体層の［０００１］方向が上記
一方の主面と平行になるように成長させ、その上に第１
の金属膜を形成する工程と、 上記第１の基板の上記第１の金属膜を、立方晶系の結晶
構造および劈開性を有し、その一方の主面上に第２の金
属膜を形成した、上記半導体発光素子の制御回路が形成
された第２の基板の上記第２の金属膜と接合し、その際
上記第２の基板の〈１１０〉方向と上記窒化物系ＩＩＩ
−Ｖ族化合物半導体層の［０００１］方向に垂直な方
向、〈１−１００〉方向または〈２−１−１０〉方向と
がほぼ一致するように上記第１の基板と上記第２の基板
とを相互に位置合わせする工程と、 上記第１の基板をその他方の主面側から除去または薄く
する工程と、 上記第２の基板をその〈１１０〉方向に沿って劈開する
ことにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を
劈開して光放出端面を形成する工程とを実行することに
より製造されたことを特徴とする半導体発光素子。 - 【請求項１２】 窒化物系ＩＩＩ−Ｖ族化合物半導体層
の端面の形成方法において、 上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を第１の基板
の一方の主面上に（０００１）面方位に成長させ、その
上に第１の金属膜を形成する工程と、 上記第１の基板の上記第１の金属膜を、立方晶系の結晶
構造および劈開性を有し、その一方の主面上に第２の金
属膜を形成した、半導体装置の制御回路が形成された第
２の基板の上記第２の金属膜と接合し、その際上記第２
の基板の〈１１０〉方向と上記窒化物系ＩＩＩ−Ｖ族化
合物半導体層の〈１−１００〉方向または〈２−１−１
０〉方向とがほぼ一致するように上記第１の基板と上記
第２の基板とを相互に位置合わせする工程と、 上記第１の基板をその他方の主面側から除去または薄く
する工程と、 上記第２の基板をその〈１１０〉方向に沿って劈開する
ことにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を
劈開して端面を形成する工程とを有することを特徴とす
る窒化物系ＩＩＩ−Ｖ族化合物半導体層の端面の形成方
法。 - 【請求項１３】 窒化物系ＩＩＩ−Ｖ族化合物半導体層
の端面の形成方法において、 上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を第１の基板
の一方の主面上に、上記窒化物系ＩＩＩ−Ｖ族化合物半
導体層の［０００１］方向が上記一方の主面と平行にな
るように成長させ、その上に第１の金属膜を形成する工
程と、 上記第１の基板の上記第１の金属膜を、立方晶系の結晶
構造および劈開性を有し、その一方の主面上に第２の金
属膜を形成した、半導体装置の制御回路が形成された第
２の基板の上記第２の金属膜と接合し、その際上記第２
の基板の〈１１０〉方向と上記窒化物系ＩＩＩ−Ｖ族化
合物半導体層の［０００１］方向に垂直な方向、〈１−
１００〉方向または〈２−１−１０〉方向とがほぼ一致
するように上記第１の基板と上記第２の基板とを相互に
位置合わせする工程と、 上記第１の基板をその他方の主面側から除去または薄く
する工程と、 上記第２の基板をその〈１１０〉方向に沿って劈開する
ことにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を
劈開して端面を形成する工程とを有することを特徴とす
る窒化物系ＩＩＩ−Ｖ族化合物半導体層の端面の形成方
法。 - 【請求項１４】 窒化物系ＩＩＩ−Ｖ族化合物半導体を
用いた半導体装置の製造方法において、 半導体装置を構成する窒化物系ＩＩＩ−Ｖ族化合物半導
体層を第１の基板の一方の主面上に（０００１）面方位
に成長させ、その上に第１の金属膜を形成する工程と、 上記第１の基板の上記第１の金属膜を、立方晶系の結晶
構造および劈開性を有し、その一方の主面上に第２の金
属膜を形成した、上記半導体装置の制御回路が形成され
た第２の基板の上記第２の金属膜と接合し、その際上記
第２の基板の〈１１０〉方向と上記窒化物系ＩＩＩ−Ｖ
族化合物半導体層の〈１−１００〉方向または〈２−１
−１０〉方向とがほぼ一致するように上記第１の基板と
上記第２の基板とを相互に位置合わせする工程と、 上記第１の基板をその他方の主面側から除去または薄く
する工程と、 上記第２の基板をその〈１１０〉方向に沿って劈開する
ことにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を
劈開して端面を形成する工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項１５】 窒化物系ＩＩＩ−Ｖ族化合物半導体を
用いた半導体装置の製造方法において、 半導体装置を構成する窒化物系ＩＩＩ−Ｖ族化合物半導
体層を第１の基板の一方の主面上に、上記窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層の［０００１］方向が上記一方
の主面と平行になるように成長させ、その上に第１の金
属膜を形成する工程と、 上記第１の基板の上記第１の金属膜を、立方晶系の結晶
構造および劈開性を有し、その一方の主面上に第２の金
属膜を形成した、上記半導体装置の制御回路が形成され
た第２の基板の上記第２の金属膜と接合し、その際上記
第２の基板の〈１１０〉方向と上記窒化物系ＩＩＩ−Ｖ
族化合物半導体層の［０００１］方向に垂直な方向、
〈１−１００〉方向または〈２−１−１０〉方向とがほ
ぼ一致するように上記第１の基板と上記第２の基板とを
相互に位置合わせする工程と、 上記第１の基板をその他方の主面側から除去または薄く
する工程と、 上記第２の基板をその〈１１０〉方向に沿って劈開する
ことにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を
劈開して端面を形成する工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項１６】 窒化物系ＩＩＩ−Ｖ族化合物半導体を
用いた半導体装置において、 半導体装置を構成する窒化物系ＩＩＩ−Ｖ族化合物半導
体層を第１の基板の一方の主面上に（０００１）面方位
に成長させ、その上に第１の金属膜を形成する工程と、 上記第１の基板の上記第１の金属膜を、立方晶系の結晶
構造および劈開性を有し、その一方の主面上に第２の金
属膜を形成した、上記半導体装置の制御回路が形成され
た第２の基板の上記第２の金属膜と接合し、その際上記
第２の基板の〈１１０〉方向と上記窒化物系ＩＩＩ−Ｖ
族化合物半導体層の〈１−１００〉方向または〈２−１
−１０〉方向とがほぼ一致するように上記第１の基板と
上記第２の基板とを相互に位置合わせする工程と、 上記第１の基板をその他方の主面側から除去または薄く
する工程と、 上記第２の基板をその〈１１０〉方向に沿って劈開する
ことにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を
劈開して端面を形成する工程とを実行することにより製
造されたことを特徴とする半導体装置。 - 【請求項１７】 窒化物系ＩＩＩ−Ｖ族化合物半導体を
用いた半導体装置において、 半導体装置を構成する窒化物系ＩＩＩ−Ｖ族化合物半導
体層を第１の基板の一方の主面上に、上記窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層の［０００１］方向が上記一方
の主面と平行になるように成長させ、その上に第１の金
属膜を形成する工程と、 上記第１の基板の上記第１の金属膜を、立方晶系の結晶
構造および劈開性を有し、その一方の主面上に第２の金
属膜を形成した、上記半導体装置の制御回路が形成され
た第２の基板の上記第２の金属膜と接合し、その際上記
第２の基板の〈１１０〉方向と上記窒化物系ＩＩＩ−Ｖ
族化合物半導体層の［０００１］方向に垂直な方向、
〈１−１００〉方向または〈２−１−１０〉方向とがほ
ぼ一致するように上記第１の基板と上記第２の基板とを
相互に位置合わせする工程と、 上記第１の基板をその他方の主面側から除去または薄く
する工程と、 上記第２の基板をその〈１１０〉方向に沿って劈開する
ことにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を
劈開して端面を形成する工程とを実行することにより製
造されたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20878096A JP3467981B2 (ja) | 1996-07-19 | 1996-07-19 | 半導体発光素子の光放出端面の形成方法、半導体発光素子の製造方法、半導体発光素子、窒化物系ｉｉｉ−ｖ族化合物半導体層の端面の形成方法、半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20878096A JP3467981B2 (ja) | 1996-07-19 | 1996-07-19 | 半導体発光素子の光放出端面の形成方法、半導体発光素子の製造方法、半導体発光素子、窒化物系ｉｉｉ−ｖ族化合物半導体層の端面の形成方法、半導体装置の製造方法および半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001127483A Division JP3470706B2 (ja) | 2001-04-25 | 2001-04-25 | 窒化物系ｉｉｉ−ｖ族化合物半導体層の端面の形成方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041586A JPH1041586A (ja) | 1998-02-13 |
| JP3467981B2 true JP3467981B2 (ja) | 2003-11-17 |
Family
ID=16561985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20878096A Expired - Fee Related JP3467981B2 (ja) | 1996-07-19 | 1996-07-19 | 半導体発光素子の光放出端面の形成方法、半導体発光素子の製造方法、半導体発光素子、窒化物系ｉｉｉ−ｖ族化合物半導体層の端面の形成方法、半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3467981B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6319742B1 (en) | 1998-07-29 | 2001-11-20 | Sanyo Electric Co., Ltd. | Method of forming nitride based semiconductor layer |
| KR100451724B1 (ko) * | 2001-05-29 | 2004-10-08 | 엘지전자 주식회사 | 반도체 기판 위에 ＧａＮ을 형성하는 방법 |
| JPWO2003075425A1 (ja) * | 2002-03-01 | 2005-06-30 | 三洋電機株式会社 | 窒化物系半導体レーザ素子 |
| JP4233268B2 (ja) * | 2002-04-23 | 2009-03-04 | シャープ株式会社 | 窒化物系半導体発光素子およびその製造方法 |
| KR100495215B1 (ko) | 2002-12-27 | 2005-06-14 | 삼성전기주식회사 | 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법 |
| US7408566B2 (en) | 2003-10-22 | 2008-08-05 | Oki Data Corporation | Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device |
| JP4672329B2 (ja) * | 2003-10-22 | 2011-04-20 | 株式会社沖データ | 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法 |
| US7399649B2 (en) | 2003-11-04 | 2008-07-15 | Pioneer Corporation | Semiconductor light-emitting device and fabrication method thereof |
| KR101014720B1 (ko) * | 2004-01-19 | 2011-02-16 | 엘지전자 주식회사 | 반도체 레이저 다이오드 제조 방법 |
| DE102007022947B4 (de) | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| JP7319507B2 (ja) * | 2017-03-31 | 2023-08-02 | 日亜化学工業株式会社 | 発光装置の製造方法及び発光装置 |
-
1996
- 1996-07-19 JP JP20878096A patent/JP3467981B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１９９６年，Ｖｏｌ．３５ Ｐａｒｔ２，Ｎｏ．２Ｂ，ｐｐ．Ｌ２１７−２２０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1041586A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6319742B1 (en) | Method of forming nitride based semiconductor layer | |
| JP3822976B2 (ja) | 半導体装置およびその製造方法 | |
| US5780873A (en) | Semiconductor device capable of easily forming cavity and its manufacturing method | |
| JP3316479B2 (ja) | 半導体素子、半導体発光素子および半導体素子の製造方法 | |
| JP2004014943A (ja) | マルチビーム型半導体レーザ、半導体発光素子および半導体装置 | |
| JP2953326B2 (ja) | 窒化ガリウム系化合物半導体レーザ素子の製造方法 | |
| KR980012751A (ko) | 질화갈륨계 화합물 반도체 레이저 및 그 제조방법 | |
| JP3467981B2 (ja) | 半導体発光素子の光放出端面の形成方法、半導体発光素子の製造方法、半導体発光素子、窒化物系ｉｉｉ−ｖ族化合物半導体層の端面の形成方法、半導体装置の製造方法および半導体装置 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| JP2003283052A (ja) | 半導体装置及びその製造方法 | |
| JP4178807B2 (ja) | 半導体発光素子およびその製造方法 | |
| US7550757B2 (en) | Semiconductor laser and method for manufacturing semiconductor laser | |
| JP2000068609A (ja) | 半導体基板および半導体レーザ | |
| JP4097343B2 (ja) | 窒化物半導体レーザ素子の製造方法 | |
| JP3470706B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体層の端面の形成方法および半導体装置 | |
| JP4644955B2 (ja) | 窒化物系半導体素子の作製方法 | |
| JPH10303502A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP2003234535A (ja) | 半導体発光素子の光放出端面の形成方法、半導体発光素子の製造方法、半導体発光素子、半導体装置の製造方法および半導体装置 | |
| JP2669142B2 (ja) | ウィンドウ構造半導体レーザの製造方法 | |
| JP2002270967A (ja) | 半導体レーザ素子 | |
| JP2002076518A (ja) | 半導体レーザおよび半導体素子並びにそれらの製造方法 | |
| JPH07176830A (ja) | 半導体発光素子の製造方法 | |
| JP3143105B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2003289047A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
| JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |