JP2012036030A - 半導体ウェハの製造方法 - Google Patents

半導体ウェハの製造方法 Download PDF

Info

Publication number
JP2012036030A
JP2012036030A JP2010175830A JP2010175830A JP2012036030A JP 2012036030 A JP2012036030 A JP 2012036030A JP 2010175830 A JP2010175830 A JP 2010175830A JP 2010175830 A JP2010175830 A JP 2010175830A JP 2012036030 A JP2012036030 A JP 2012036030A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
semiconductor wafer
growth
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010175830A
Other languages
English (en)
Inventor
Ken Sato
憲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2010175830A priority Critical patent/JP2012036030A/ja
Priority to US13/204,273 priority patent/US8652949B2/en
Publication of JP2012036030A publication Critical patent/JP2012036030A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Abstract

【課題】半導体ウェハの外周領域におけるクラック発生を抑制できる半導体ウェハの製造方法を提供する。
【解決手段】本発明に係る半導体ウェハの製造方法は、シリコンからなり且つ中央領域と外周領域とを有する半導体基板１と、前記半導体基板１上に形成された窒化物系化合物半導体からなる化合物半導体層５と、を備える半導体ウェハの製造方法であって、
前記半導体基板１の前記外周領域に設けられたテーパ部１２の上に前記化合物半導体層５が成長することを阻止する成長阻止層４を形成するステップと、
前記成長阻止層４が形成された前記半導体基板の少なくとも前記中央領域上に前記化合物半導体層５を成長させるステップと、を備えることを特徴とする。
【選択図】図１

Description

本発明は、シリコン基板上に形成された化合物半導体層を備える半導体ウェハの製造方法に関する。
下記特許文献１は、結晶欠陥の少ない半導体層を形成するために、シリコンからなる半導体結晶成長用基板の少なくとも外周側面に膜厚が１００ｎｍの窒化シリコンからなる保護膜を形成し、半導体結晶成長用基板の表面のうち保護膜が形成されていない領域上に窒化アルミニウムからなるバッファ層を形成し、バッファ層上に窒化ガリウムからなる半導体層を形成してなる半導体ウェハの製造方法を開示する。
特許文献１に記載される従来の半導体ウェハの製造方法によれば、バッファ層及び半導体層の結晶成長ステップにおいて、歪みによる応力集中によって半導体結晶成長用基板の外周領域にクラックが発生し、半導体結晶成長用基板内にガリウムが侵入することを抑制することができる。
特開２００９−２５６１５４号公報
しかしながら、従来の半導体ウェハの製造方法は、半導体結晶成長用基板及び半導体層に発生する応力を緩和することを目的としていないため、特に半導体ウェハの外周領域において応力に起因するクラックが発生することがあった。
本発明は、上記課題を解決するためになされたものである。従って、本発明は、半導体ウェハの外周領域におけるクラック発生を抑制できる半導体ウェハの製造方法を提供することを目的とする。
本願発明者は、半導体ウェハの外周領域におけるクラック発生を抑制できる半導体ウェハの製造方法について検討し、半導体ウェハの外周領域に設けられたテーパ部に成長する化合物半導体層によりクラックが発生していることを解明した。そして、本願発明者は、テーパ部の上に化合物半導体層が成長することを阻止する成長阻止層を形成することで、ウェハの外周領域におけるクラック発生を抑制できることを見出して本願発明を完成させた。
上記課題を解決するために本発明に係る半導体ウェハの製造方法は、シリコンからなり且つ中央領域と外周領域とを有する半導体基板と、前記半導体基板上に形成された窒化物系化合物半導体からなる化合物半導体層と、を備える半導体ウェハの製造方法であって、
前記半導体基板の前記外周領域に設けられたテーパ部の上に前記化合物半導体層が成長することを阻止する成長阻止層を形成するステップと、
前記成長阻止層が形成された前記半導体基板の少なくとも前記中央領域上に前記化合物半導体層を成長させるステップと、を備えることを特徴とする。
また、本発明に係る半導体ウェハの製造方法は、前記成長阻止層を形成するステップにおいて、前記成長阻止層は、前記半導体基板の前記外周領域におけるテーパ部から平坦部に向かって延伸して形成されることを特徴とする。
また、本発明に係る半導体ウェハの製造方法は、前記成長阻止層を形成するステップにおいて、前記成長阻止層は、その内周の少なくとも一部が前記半導体基板の外周と平行にならないように形成されることを特徴とする。
また、本発明に係る半導体ウェハの製造方法は、前記成長阻止層を形成するステップにおいて、前記成長阻止層は、その内周が略円形になるように形成されることを特徴とする。
本発明によれば、半導体ウェハの外周領域におけるクラック発生を抑制できる半導体ウェハの製造方法を提供することができる。
本発明の実施例１に係る半導体ウェハの製造方法を示す工程断面図である。 本発明の実施例２に係る半導体ウェハの構造を示す平面図である。
以下、本発明の実施の形態に係る半導体ウェハの製造方法を、図面を参照しながら詳細に説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
図面を参照して本発明の実施例に係る半導体ウェハ及びその製造方法について説明する。
図１は、本発明の実施例１に係る半導体ウェハの製造方法を示す工程断面図である。本実施例に係る半導体ウェハは半導体基板１と、半導体基板１のテーパ部１２の上に形成された成長阻止層３と、半導体基板１の上に形成された化合物半導体層５と、を備える。また、本実施例に係る半導体ウェハの製造方法は、半導体基板１の外周領域に設けられたテーパ部１２の上に成長阻止層３を形成するステップと、成長阻止層３が形成された半導体基板１の上に化合物半導体層５を成長させるステップと、を備える。
図１を参照して本実施例に係る半導体ウェハの製造方法について説明する。
まず、図１（ａ）に示すように、半導体基板１を準備し、半導体基板１の中央領域及び外周領域における平坦部（主面）１１とテーパ部１２との表面上に保護膜２を形成する。半導体基板１は、シリコン（Ｓｉ）からなる。半導体基板１は、平面的に見て鏡面加工され半導体素子が形成される中央領域及び平坦部１１と、搬送時の保持部として設けられる外周領域及びテーパ部１２と、を有する。テーパ部１２は、平坦部１１に対して所定の角度を有して形成される。保護膜２は、保護膜２の上に化合物半導体が成長されない材料からなり、例えば酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）等の材料から選択され、ＳＯＧ（スピン・オン・グラス）、化学気相成長法（ＣＶＤ）、蒸着及び熱酸化等の方法により形成されるが、本実施例においてはＳｉＯｘからなり、熱酸化によって形成される。保護膜２は、半導体基板１の平坦部１１及びテーパ部１２の表面上に形成され、数十〜数百μｍの厚みに形成される。
次に、図１（ｂ）に示すように、半導体基板１の外周領域における保護膜２の上にマスク３を形成する。マスク３はフォトレジスト材料からなり、周知のフォトリソグラフィ法によって形成される。マスク３は、成長阻止層４が形成される位置に設けられ、少なくとも半導体基板１のテーパ部１２を覆うように形成される。
次に、図１（ｃ）に示すように、半導体基板１の外周領域に成長阻止層４を形成する。成長阻止層４は、マスク３が形成された保護膜２を周知のウェットエッチング又はドライエッチングによってパターニングし、マスク３を除去することで形成される。成長阻止層４は、半導体基板１の外周端から中央領域に向かって所定の幅を有し、少なくとも半導体基板１のテーパ部１２の表面上を全て覆うように形成され、さらに半導体基板１の平坦部１１の一部を覆うように形成されても良い。
次に、図１（ｄ）に示すように、成長阻止層３が形成された半導体基板１の上に化合物半導体層５を成長する。化合物半導体層５は、窒化ガリウム（ＧａＮ）、アルミ窒化ガリウム（ＡｌＧａＮ）及び窒化インジウム（ＩｎＮ）等又はこれらの混晶を含むＩＩＩ−Ｖ族化合物半導体からなり、本実施例においてはＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）で表わされる単層又は多層構造からなる。化合物半導体層５は、ＣＶＤや分子線エピタキシー法（ＭＢＥ）によって少なくとも半導体基板１の中央領域における平坦部１１の上に形成される。化合物半導体層５を成長するステップにおいて、化合物半導体層５が膜厚方向（図１（ｄ）における垂直方向）だけでなく幅方向（図１（ｄ）における水平方向）にも成長して成長阻止層４の上に形成されても良い。
従来の半導体ウェハの製造方法においては、テーパ部１２の結晶方位と平坦部１１の結晶方位とは互いに異なるため、半導体基板１上には、平坦部１１の結晶方位に基づいた化合物半導体層とテーパ部１２の結晶方位に基づいた化合物半導体層とが成長される。テーパ部１２上に形成される化合物半導体層は、結晶方位、結晶性及び成長レート等が平坦部１１上のそれらと異なるため、テーパ部１２の付近において応力が発生しやすかった。あるいは、平坦部１１上の化合物半導体層とテーパ部上の化合物半導体層との界面において応力が発生しやすく、半導体ウェハの外周領域においてクラックが生じる要因になっていたと考えられる。
一方、本実施例に係る半導体ウェハの製造方法によれば、少なくとも半導体基板１のテーパ部１２上の表面上を除いて化合物半導体層５が形成される。これによって半導体基板１上には、平坦部１１の結晶方位（例えば（１１１）面）に基づいた均質な化合物半導体層５が成長されるため、半導体ウェハの外周領域には応力が発生しにくい。従って、半導体ウェハの外周領域におけるクラック発生を抑制することができる。
図２は、本発明の実施例２に係る半導体ウェハの構造を示す断面図である。本実施例に係る半導体ウェハは、成長阻止層４ａの内周が円形になるように形成される点で実施例１に係る半導体ウェハと異なり、それ以外は実質的に同一に構成される。なお、図２（ａ）は、本実施例に係る半導体ウェハの平面図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ断面図であり、図２（ｃ）は図２（ａ）のＣ−Ｃ断面図である。
図２（ａ）に示すように、半導体基板１はオリエンテーション・フラット（ＯＦ）部と呼ばれる形状を有し、外周端の形状は円形ではない。一方、本実施例に係る成長阻止層４ａは、その内周の一部が半導体基板１の外周端と並行ではなく、ＯＦ部と対向する部分を含めて円形になるように形成される。詳細には、図２（ｂ）及び（ｃ）に示すように、ＯＦ部近傍における成長阻止層４ｃの幅とそれ以外の部分における成長阻止層４ｂの幅とは互いに異なり、ＯＦ部近傍の成長阻止層４ｃは、テーパ部１２の表面上を覆い且つ成長阻止層４ｂの幅よりも狭幅に形成される。
本実施例に係る半導体ウェハの製造方法によれば、実施例１に係る半導体ウェハの製造方法と同一の効果が得られる。さらに、化合物半導体層５が平面的に見て円形に成長されるため、半導体ウェハの外周に発生する応力が外周に沿って均一化される。従って、半導体ウェハの外周領域におけるクラック発生及び半導体ウェハの反りを抑制することができる。
以上、本発明の実施例の一例について説明したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
１ 半導体基板
２ 保護膜
３ マスク
４、４ａ、４ｂ、４ｃ 成長阻止層
５ 化合物半導体層
１１ 平坦部
１２ テーパ部

Claims (4)

  1. シリコンからなり且つ中央領域と外周領域とを有する半導体基板と、前記半導体基板上に形成された窒化物系化合物半導体からなる化合物半導体層と、を備える半導体ウェハの製造方法であって、
    前記半導体基板の前記外周領域に設けられたテーパ部の上に前記化合物半導体層が成長することを阻止する成長阻止層を形成するステップと、
    前記成長阻止層が形成された前記半導体基板の少なくとも前記中央領域上に前記化合物半導体層を成長させるステップと、を備えることを特徴とする半導体ウェハの製造方法。
  2. 前記成長阻止層を形成するステップにおいて、前記成長阻止層は、前記半導体基板の前記外周領域におけるテーパ部から平坦部に向かって延伸して形成されることを特徴とする請求項１に記載の半導体ウェハの製造方法。
  3. 前記成長阻止層を形成するステップにおいて、前記成長阻止層は、その内周の少なくとも一部が前記半導体基板の外周と平行にならないように形成されることを特徴とする請求項１又は２に記載の半導体ウェハの製造方法。
  4. 前記成長阻止層を形成するステップにおいて、前記成長阻止層は、その内周が略円形になるように形成されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体ウェハの製造方法。
JP2010175830A 2010-08-05 2010-08-05 半導体ウェハの製造方法 Pending JP2012036030A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010175830A JP2012036030A (ja) 2010-08-05 2010-08-05 半導体ウェハの製造方法
US13/204,273 US8652949B2 (en) 2010-08-05 2011-08-05 Method of manufacturing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010175830A JP2012036030A (ja) 2010-08-05 2010-08-05 半導体ウェハの製造方法

Publications (1)

Publication Number Publication Date
JP2012036030A true JP2012036030A (ja) 2012-02-23

Family

ID=45556452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010175830A Pending JP2012036030A (ja) 2010-08-05 2010-08-05 半導体ウェハの製造方法

Country Status (2)

Country Link
US (1) US8652949B2 (ja)
JP (1) JP2012036030A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014068838A1 (ja) * 2012-11-01 2014-05-08 パナソニック株式会社 エピタキシャルウェハ及びその製造方法
JP2015018960A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体装置の製造方法
JP2019528570A (ja) * 2016-08-11 2019-10-10 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 成長基板上にエピタキシャル層を生成する方法
WO2023026847A1 (ja) 2021-08-26 2023-03-02 信越半導体株式会社 窒化物半導体基板及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070705B2 (en) 2013-03-15 2015-06-30 Semiconductor Components Industries, Llc HEMT semiconductor device and a process of forming the same
US9245736B2 (en) * 2013-03-15 2016-01-26 Semiconductor Components Industries, Llc Process of forming a semiconductor wafer
US9972488B2 (en) * 2016-03-10 2018-05-15 Infineon Technologies Ag Method of reducing defects in an epitaxial layer
CN116745888A (zh) * 2020-11-13 2023-09-12 苏州晶湛半导体有限公司 衬底及其制作方法
US20230031662A1 (en) * 2021-04-02 2023-02-02 Innoscience (Suzhou) Technology Co., Ltd. Iii nitride semiconductor wafers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291058A (ja) * 1993-04-06 1994-10-18 Japan Energy Corp 半導体基板の製造方法
JP2002043294A (ja) * 2000-07-27 2002-02-08 Matsushita Electric Ind Co Ltd プラズマ処理方法および装置
JP2004079977A (ja) * 2002-08-09 2004-03-11 Success:Kk シリコン単結晶インゴットの加工装置とその加工方法
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4745038B2 (ja) * 2005-11-30 2011-08-10 株式会社東芝 周縁部処理方法及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291058A (ja) * 1993-04-06 1994-10-18 Japan Energy Corp 半導体基板の製造方法
JP2002043294A (ja) * 2000-07-27 2002-02-08 Matsushita Electric Ind Co Ltd プラズマ処理方法および装置
JP2004079977A (ja) * 2002-08-09 2004-03-11 Success:Kk シリコン単結晶インゴットの加工装置とその加工方法
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014068838A1 (ja) * 2012-11-01 2014-05-08 パナソニック株式会社 エピタキシャルウェハ及びその製造方法
JP2014093369A (ja) * 2012-11-01 2014-05-19 Panasonic Corp エピタキシャルウェハ及びその製造方法
JP2015018960A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体装置の製造方法
JP2019528570A (ja) * 2016-08-11 2019-10-10 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 成長基板上にエピタキシャル層を生成する方法
WO2023026847A1 (ja) 2021-08-26 2023-03-02 信越半導体株式会社 窒化物半導体基板及びその製造方法

Also Published As

Publication number Publication date
US20120034768A1 (en) 2012-02-09
US8652949B2 (en) 2014-02-18

Similar Documents

Publication Publication Date Title
JP2012036030A (ja) 半導体ウェハの製造方法
JP4741572B2 (ja) 窒化物半導体基板及びその製造方法
JPWO2011161975A1 (ja) エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
KR20130062736A (ko) 실리콘 기판, 이를 채용한 에피 구조체 및 실리콘 기판의 제조 방법
TWI604094B (zh) 半導體磊晶晶圓的製造方法及半導體磊晶晶圓
WO2013125185A1 (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
US20100301393A1 (en) Field effect transistor and manufacturing method therefor
JP2009256154A (ja) 半導体結晶成長用基板および半導体結晶
JP2009096655A (ja) エピタキシャル成長基板の製造方法、窒化物系化合物半導体素子の製造方法、エピタキシャル成長基板及び窒化物系化合物半導体素子
US10600645B2 (en) Manufacturing method of gallium nitride substrate
US9812607B2 (en) Method for manufacturing nitride semiconductor template
JP2011171639A (ja) 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法
TWI636165B (zh) 磊晶晶圓
US10062807B2 (en) Method for manufacturing nitride semiconductor template
KR102262063B1 (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 성장용 실리콘계 기판
JP5836166B2 (ja) 半導体素子および半導体素子の製造方法
US20220290327A1 (en) Semiconductor wafer and method for manufacturing same
JP2014187110A (ja) 半導体ウエハの製造方法および半導体ウエハ
WO2023026847A1 (ja) 窒化物半導体基板及びその製造方法
US20220208694A1 (en) Semiconductor structure
JP2009259952A (ja) ショットキーバリアダイオードおよびその製造方法
US20210358738A1 (en) Method for manufacturing epitaxial wafer, silicon-based substrate for epitaxial growth, and epitaxial wafer
TW202401525A (zh) Iii族氮化物半導體晶圓及其製造方法
JP2021190517A (ja) 電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140715