JP2009096655A - エピタキシャル成長基板の製造方法、窒化物系化合物半導体素子の製造方法、エピタキシャル成長基板及び窒化物系化合物半導体素子 - Google Patents
エピタキシャル成長基板の製造方法、窒化物系化合物半導体素子の製造方法、エピタキシャル成長基板及び窒化物系化合物半導体素子 Download PDFInfo
- Publication number
- JP2009096655A JP2009096655A JP2007268305A JP2007268305A JP2009096655A JP 2009096655 A JP2009096655 A JP 2009096655A JP 2007268305 A JP2007268305 A JP 2007268305A JP 2007268305 A JP2007268305 A JP 2007268305A JP 2009096655 A JP2009096655 A JP 2009096655A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride
- compound semiconductor
- support substrate
- based compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【解決手段】ガリウムと反応して表面に穴を形成する材料からなる支持基板10を用意する工程と、支持基板10上に第1の窒化物系化合物半導体からなる複数のバッファ層成長核20をドット状に配置する工程と、ガリウムを流し込み、支持基板10のバッファ層成長核20が配置されていない支持基板10の上面に穴12を形成する工程と、バッファ層成長核20と同じ構成元素を含む第1の層22aで穴12の上を覆う工程と、第1の層22aの上に第1の窒化物系化合物半導体と格子定数の異なる第2の窒化物系化合物半導体からなる第2の層22bを形成する工程とを含むエピタキシャル成長基板の製造方法。
【選択図】図1
Description
本発明の実施の形態に係るエピタキシャル成長基板及び窒化物系化合物半導体素子の製造方法について、図1を参照しながら説明する。
本発明の実施の形態に係る窒化物系化合物半導体素子の第1実施例は、図2に示すように、前述のGaとのメルトバックエッチングによって穴12が形成されており、Siからなる支持基板10と、第1の窒化物系化合物半導体として例えばAlNで形成されており、支持基板10の穴に蓋を閉じるように支持基板10上に設けられた第1の層22aと、第2の窒化物系化合物半導体として例えばGaNからなり、第1の層22aの上に形成されている第2の層22bと、更にその上に第1の層22aと第2の層22bとが繰り返し形成されて支持基板10上に設けられたバッファ層22と、第2の窒化物系化合物半導体として例えばGaNからなり、バッファ層22上に設けられたチャネル層31と、チャネル層31上に設けられており、チャネル層31よりもバンドギャップエネルギーが広く、チャネル層31との界面近傍に2次元電子ガス層を生じさせ、第3の窒化物系化合物半導体として例えばAlGaNからなる障壁層32と、障壁層32上に設けられたソース電極40a、ゲート電極40b、ドレイン電極40cとを備えるヘテロ接合電界効果トランジスタ(HFET)である。ここで、特許請求の範囲における素子形成領域30は、チャネル層31及び障壁層32に相当する。
本発明の実施の形態に係る窒化物系化合物半導体素子の第2実施例は、図3に示すように、穴12が形成された支持基板10と、支持基板10上に設けられたバッファ層22と、バッファ層22上に設けられた第1半導体層34と、第1半導体層34上に設けられた活性層36と、活性層36上に設けられた第2半導体層38と、第2半導体層38と低抵抗(オーミック)接触し第2半導体層38上に設けられた第2電極44と、支持基板10と低抵抗(オーミック)接触し支持基板10上に形成された第1電極42を備える発光ダイオード(LED)である。ここで第1半導体層34は、p型ドーパントを添加した例えばGaNのP型クラッド層である。活性層36は、例えばノンドープの窒化インジウムガリウム(InGaN)である。第2半導体層38は、n型ドーパントを添加した例えばGaNのN型クラッド層である。図3に示すように、第2半導体層38と第2電極44との間に挟まれたコンタクト層50を設けても良いし、バッファ層22を短絡するように支持基板10から第1半導体層34に延伸するように第1電極42を設けても良い。ここで、特許請求の範囲における素子形成領域30は、第1半導体層34、活性層36及び第2半導体層38に相当する。
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
12…穴
20…バッファ層成長核
22…バッファ層
22a…第1の層
22b…第2の層
30…素子形成領域
31…チャネル層
32…障壁層
34…第1半導体層
36…活性層
38…第2半導体層
40a…ソース電極
40b…ゲート電極
40c…ドレイン電極
42…第1電極
44…第2電極
50…コンタクト層
Claims (6)
- ガリウムと反応して表面に穴を形成する材料からなる支持基板を用意する工程と、
前記支持基板上に第1の窒化物系化合物半導体からなる複数のバッファ層成長核をドット状に配置する工程と、
ガリウムを流し込み、前記支持基板の前記バッファ層成長核が配置されていない前記支持基板の上面に穴を形成する工程と、
前記バッファ層成長核と同じ構成元素を含む第1の層で前記穴の上を覆う工程と、
前記第1の層の上に第1の窒化物系化合物半導体と格子定数の異なる第2の窒化物系化合物半導体からなる第2の層を形成する工程
とを含むことを特徴とするエピタキシャル成長基板の製造方法。 - ガリウムと反応して表面に穴を形成する材料からなる支持基板を用意する工程と、
前記支持基板上に第1の窒化物系化合物半導体からなる複数のバッファ層成長核を形成した後、更に前記バッファ層成長核を成長させて互いの前記バッファ層成長核を接合させる工程と、
ガリウムを流し込み、互いの前記バッファ層成長核が接合した接合部付近の前記支持基板に対応する上面に穴を形成した後、前記バッファ層成長核と同じ構成元素を含む第1の層を積層する工程と、
前記第1の層の上に第1の窒化物系化合物半導体と格子定数の異なる第2の窒化物系化合物半導体からなる第2の層を形成する工程
とを含むことを特徴とするエピタキシャル成長基板の製造方法。 - 前記支持基板はシリコン基板であって、前記第1の層は窒化アルミニウムからなり、前記第2の層は窒化ガリウムからなることを特徴とする請求項1又は2に記載のエピタキシャル成長基板の製造方法。
- 請求項1〜3のいずれか1項を満足するエピタキシャル成長基板の上に、前記第1の層と、前記第2の層とを繰り返し積層する繰り返し形成工程と、
前記繰り返し形成工程の後に、窒化物系化合物半導体からなる素子形成領域を形成する工程
とを含むことを特徴とする窒化物系化合物半導体素子の製造方法。 - ガリウムと反応して表面にメルトバックエッチングによる複数の穴が形成された支持基板と、
前記穴を覆うように形成された第1の窒化物系化合物半導体からなる第1の層と、
前記第1の層の上に形成された第2の窒化物系化合物半導体からなる第2の層
とを備えることを特徴とするエピタキシャル成長基板。 - ガリウムと反応して表面にメルトバックエッチングによる複数の穴が形成された支持基板と、
前記支持基板上に前記穴を覆うように形成された第1の窒化物系化合物半導体からなる第1の層と、前記第1の層の上に形成され、第2の窒化物系化合物半導体からなる第2の層とが繰り返し形成されたバッファ層と、
前記バッファ層の上に形成され、窒化物系化合物半導体からなる素子形成領域
とを備えることを特徴とする窒化物系化合物半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007268305A JP5163045B2 (ja) | 2007-10-15 | 2007-10-15 | エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007268305A JP5163045B2 (ja) | 2007-10-15 | 2007-10-15 | エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009096655A true JP2009096655A (ja) | 2009-05-07 |
JP2009096655A5 JP2009096655A5 (ja) | 2010-12-02 |
JP5163045B2 JP5163045B2 (ja) | 2013-03-13 |
Family
ID=40700005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007268305A Expired - Fee Related JP5163045B2 (ja) | 2007-10-15 | 2007-10-15 | エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5163045B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009155141A (ja) * | 2007-12-25 | 2009-07-16 | Panasonic Electric Works Co Ltd | 半導体基板の作成方法ならびに半導体基板およびそれを用いる化合物半導体発光素子 |
JP2011071266A (ja) * | 2009-09-25 | 2011-04-07 | Ngk Insulators Ltd | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 |
CN102790148A (zh) * | 2011-05-20 | 2012-11-21 | Lg伊诺特有限公司 | 生长衬底及发光器件 |
US8357594B2 (en) | 2010-02-19 | 2013-01-22 | Samsung Electronics Co., Ltd. | Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates |
CN102956679A (zh) * | 2011-08-18 | 2013-03-06 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
US8779437B2 (en) | 2011-03-03 | 2014-07-15 | Kabushiki Kaisha Toshiba | Wafer, crystal growth method, and semiconductor device |
JP2015144181A (ja) * | 2014-01-31 | 2015-08-06 | 東京エレクトロン株式会社 | 窒化ガリウム系結晶の成長方法及び熱処理装置 |
JP2016201572A (ja) * | 2016-08-22 | 2016-12-01 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP2017019710A (ja) * | 2015-07-08 | 2017-01-26 | クアーズテック株式会社 | 窒化物半導体基板 |
CN113540295A (zh) * | 2021-06-23 | 2021-10-22 | 山西中科潞安紫外光电科技有限公司 | 一种氮化铝衬底模板的制作方法 |
US11515408B2 (en) | 2020-03-02 | 2022-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Rough buffer layer for group III-V devices on silicon |
KR20230093937A (ko) * | 2021-12-20 | 2023-06-27 | 웨이브로드 주식회사 | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09508751A (ja) * | 1993-12-13 | 1997-09-02 | クリー リサーチ インコーポレテイッド | 炭化ケイ素と窒化ガリウムとの間の緩衝構造体及びそれを利用した半導体デバイス |
JP2001122693A (ja) * | 1999-10-22 | 2001-05-08 | Nec Corp | 結晶成長用下地基板およびこれを用いた基板の製造方法 |
WO2005088687A1 (ja) * | 2004-03-11 | 2005-09-22 | Nec Corporation | 窒化ガリウム系半導体基板の作製方法 |
-
2007
- 2007-10-15 JP JP2007268305A patent/JP5163045B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09508751A (ja) * | 1993-12-13 | 1997-09-02 | クリー リサーチ インコーポレテイッド | 炭化ケイ素と窒化ガリウムとの間の緩衝構造体及びそれを利用した半導体デバイス |
JP2001122693A (ja) * | 1999-10-22 | 2001-05-08 | Nec Corp | 結晶成長用下地基板およびこれを用いた基板の製造方法 |
WO2005088687A1 (ja) * | 2004-03-11 | 2005-09-22 | Nec Corporation | 窒化ガリウム系半導体基板の作製方法 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009155141A (ja) * | 2007-12-25 | 2009-07-16 | Panasonic Electric Works Co Ltd | 半導体基板の作成方法ならびに半導体基板およびそれを用いる化合物半導体発光素子 |
JP2011071266A (ja) * | 2009-09-25 | 2011-04-07 | Ngk Insulators Ltd | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 |
US8357594B2 (en) | 2010-02-19 | 2013-01-22 | Samsung Electronics Co., Ltd. | Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates |
US8962458B2 (en) | 2010-02-19 | 2015-02-24 | Samsung Electronics Co., Ltd. | Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates |
US9318660B2 (en) | 2010-02-19 | 2016-04-19 | Samsung Electronics Co., Ltd. | Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates |
US8779437B2 (en) | 2011-03-03 | 2014-07-15 | Kabushiki Kaisha Toshiba | Wafer, crystal growth method, and semiconductor device |
KR101773091B1 (ko) | 2011-05-20 | 2017-08-30 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조 방법 |
CN102790148A (zh) * | 2011-05-20 | 2012-11-21 | Lg伊诺特有限公司 | 生长衬底及发光器件 |
JP2012244155A (ja) * | 2011-05-20 | 2012-12-10 | Lg Innotek Co Ltd | 成長基板及び発光素子 |
US8686399B2 (en) | 2011-05-20 | 2014-04-01 | Lg Innotek Co., Ltd. | Growth substrate and light emitting device |
EP2530746A3 (en) * | 2011-05-20 | 2014-12-31 | LG Innotek Co., Ltd. | Growth substrate and light emitting device |
CN102956679A (zh) * | 2011-08-18 | 2013-03-06 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
JP2015144181A (ja) * | 2014-01-31 | 2015-08-06 | 東京エレクトロン株式会社 | 窒化ガリウム系結晶の成長方法及び熱処理装置 |
JP2017019710A (ja) * | 2015-07-08 | 2017-01-26 | クアーズテック株式会社 | 窒化物半導体基板 |
JP2016201572A (ja) * | 2016-08-22 | 2016-12-01 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
US11515408B2 (en) | 2020-03-02 | 2022-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Rough buffer layer for group III-V devices on silicon |
TWI790463B (zh) * | 2020-03-02 | 2023-01-21 | 台灣積體電路製造股份有限公司 | 半導體元件及其形成方法 |
US11862720B2 (en) | 2020-03-02 | 2024-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Rough buffer layer for group III-V devices on silicon |
CN113540295A (zh) * | 2021-06-23 | 2021-10-22 | 山西中科潞安紫外光电科技有限公司 | 一种氮化铝衬底模板的制作方法 |
KR20230093937A (ko) * | 2021-12-20 | 2023-06-27 | 웨이브로드 주식회사 | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 |
KR102591149B1 (ko) * | 2021-12-20 | 2023-10-19 | 웨이브로드 주식회사 | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP5163045B2 (ja) | 2013-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5163045B2 (ja) | エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法 | |
US8803189B2 (en) | III-V compound semiconductor epitaxy using lateral overgrowth | |
JP5554826B2 (ja) | エピタキシャル基板およびエピタキシャル基板の製造方法 | |
JP6130995B2 (ja) | エピタキシャル基板及び半導体装置 | |
US20130140525A1 (en) | Gallium nitride growth method on silicon substrate | |
JP5552923B2 (ja) | 半導体装置およびその製造方法 | |
US20130112939A1 (en) | New iii-nitride growth method on silicon substrate | |
JP5758880B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
JP2005158889A (ja) | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 | |
JP2010232293A (ja) | 半導体装置 | |
WO2005074019A1 (ja) | 半導体装置 | |
US8643059B2 (en) | Substrate structure and method of manufacturing the same | |
JP4458223B2 (ja) | 化合物半導体素子及びその製造方法 | |
JP2005159207A (ja) | 半導体素子形成用板状基体の製造方法 | |
KR20150085724A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
JP2013123052A (ja) | シリコン基板上にGaN層を形成する方法およびGaN基板 | |
JP5412093B2 (ja) | 半導体ウェハ製造方法及び半導体装置製造方法 | |
KR20190078654A (ko) | 질화물 반도체 기판과 그 제조방법 및 반도체 디바이스 | |
US8541771B2 (en) | Semiconductor device and method of manufacturing the same | |
US20170117136A1 (en) | Fabrication method of semiconductor multilayer structure | |
KR20150012119A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
KR20150000753A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
US8247794B2 (en) | Nitride semiconductor device | |
US10756235B2 (en) | Stripped method for preparing semiconductor structure | |
KR101901932B1 (ko) | 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5163045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |