JP2009096655A - エピタキシャル成長基板の製造方法、窒化物系化合物半導体素子の製造方法、エピタキシャル成長基板及び窒化物系化合物半導体素子 - Google Patents

エピタキシャル成長基板の製造方法、窒化物系化合物半導体素子の製造方法、エピタキシャル成長基板及び窒化物系化合物半導体素子 Download PDF

Info

Publication number
JP2009096655A
JP2009096655A JP2007268305A JP2007268305A JP2009096655A JP 2009096655 A JP2009096655 A JP 2009096655A JP 2007268305 A JP2007268305 A JP 2007268305A JP 2007268305 A JP2007268305 A JP 2007268305A JP 2009096655 A JP2009096655 A JP 2009096655A
Authority
JP
Japan
Prior art keywords
layer
nitride
compound semiconductor
support substrate
based compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007268305A
Other languages
English (en)
Other versions
JP5163045B2 (ja
JP2009096655A5 (ja
Inventor
Yuji Noguchi
裕司 野口
Masaki Yanagihara
将貴 柳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2007268305A priority Critical patent/JP5163045B2/ja
Publication of JP2009096655A publication Critical patent/JP2009096655A/ja
Publication of JP2009096655A5 publication Critical patent/JP2009096655A5/ja
Application granted granted Critical
Publication of JP5163045B2 publication Critical patent/JP5163045B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】エピタキシャル成長基板の反りやクラックの発生を抑制し、且つ製造リードタイムを短縮させることができるエピタキシャル成長基板の製造方法、窒化物系化合物半導体素子の製造方法、エピタキシャル成長基板及び窒化物系化合物半導体素子を提供する。
【解決手段】ガリウムと反応して表面に穴を形成する材料からなる支持基板10を用意する工程と、支持基板10上に第1の窒化物系化合物半導体からなる複数のバッファ層成長核20をドット状に配置する工程と、ガリウムを流し込み、支持基板10のバッファ層成長核20が配置されていない支持基板10の上面に穴12を形成する工程と、バッファ層成長核20と同じ構成元素を含む第1の層22aで穴12の上を覆う工程と、第1の層22aの上に第1の窒化物系化合物半導体と格子定数の異なる第2の窒化物系化合物半導体からなる第2の層22bを形成する工程とを含むエピタキシャル成長基板の製造方法。
【選択図】図1

Description

本発明は、エピタキシャル成長基板及び窒化物系化合物半導体素子に関し、特に支持基板上のエピタキシャル成長層の反りやクラックの発生を抑制し、且つ製造リードタイムを比較的短くするするエピタキシャル成長基板の製造方法、窒化物系化合物半導体素子の製造方法、エピタキシャル成長基板及び窒化物系化合物半導体素子に関する。
パワー素子(HEMTやショットキーバリアダイオードなど)、発光ダイオード(LED)等の材料として、ガリウムナイトライド(GaN)、インジウムナイトライド(InN)、アルミナイトライド(AlN)、インジウムガリウムナイトライド(InGaN)、アルミガリウムナイトライド(AlGaN)等の窒化物系化合物半導体を用いるのが一般的である。これらの窒化物系化合物半導体は、サファイア基板、炭化ケイ素(SiC)基板、シリコン(Si)基板等の異種材料の基板を用い、有機金属気相成長(MOVPE)法、分子線結晶成長(MBE)法、ハイドライド気相成長(HVPE)法等の例えば気相エピタキシャル成長法により得ることができる。
しかし、エピタキシャル成長等によって形成されるGaN等の窒化物系半導体層とその土台となるSi基板やサファイア基板等の支持基板とでは、格子定数や熱膨張係数に大きな差がある。例えば、シリコン基板に窒化物系半導体層をエピタキシャル成長させた後に反応炉の外部へ取り出すために反応炉を降温すると、支持基板には大きな圧縮応力が働き、エピタキシャル成長層には引っ張り応力が働く。その結果、エピタキシャル成長層にクラックが発生する恐れがある。
そこで、図4に示すように、窒化ケイ素(SiN)のマスクを用いてシリコン基板の上面に台形溝を形成し、台形溝の表面に選択的に半導体膜(シリコン酸化膜)を成長させて半導体膜表面にAlN緩衝層を形成させないようにした後、AlN緩衝層をシリコン基板上面に選択的に形成し、AlN緩衝層上に形成されるGaN層を台形溝上を覆い尽くすように形成することで、エピタキシャル成長基板の反りやクラックの発生を抑制する提案がなされている(例えば、特許文献1参照)。また、サファイア基板の場合、支持基板の上に窒化物系半導体層をエピタキシャル成長した後に降温すると、支持基板には大きな引っ張り応力が働く。その結果、窒化物系化合物半導体層の反りが大きくなり、窒化物系化合物半導体層と支持基板との界面にクラックが発生し、それが窒化物系化合物半導体層内を伝播する恐れがある。そこで、図5に示すように、サファイア基板上にサファイア基板よりもエッチング率が低いAlN層をドット状に形成した後、このAlN層をマスクとしてAlNよりもサファイア基板に対する溶解度が大きいエッチング液にてマスクを完全にエッチングして多硬質バッファ層を形成すると伴にマスクが形成されていないサファイア基板表面領域に穴が形成され、その後にGaN層を穴上を覆い尽くすように形成することで、エピタキシャル成長基板の反りやクラックの発生を抑制する提案がなされている(例えば、特許文献2参照)。
しかしながら、上述した方法では、GaN等を支持基板上にエピタキシャル成長する工程以外に、成膜(蒸着、スパッタ等)工程、フォトリソグラフィ工程、エッチング工程等を行う必要があるので、製造リードタイムの延長を引き起こしてしまう。
特開2002−110569号公報 特開2006−191074号公報
本発明は、エピタキシャル成長基板の反りやクラックの発生を抑制し、且つ製造リードタイムを比較的短くすることができるエピタキシャル成長基板の製造方法、窒化物系化合物半導体素子の製造方法、エピタキシャル成長基板及び窒化物系化合物半導体素子を提供することを目的とする。
本願発明の一態様によれば、ガリウムと反応して表面に穴を形成する材料からなる支持基板を用意する工程と、支持基板上に第1の窒化物系化合物半導体からなる複数のバッファ層成長核をドット状に配置する工程と、ガリウムを流し込み、支持基板のバッファ層成長核が配置されていない支持基板の上面に穴を形成する工程と、バッファ層成長核と同じ構成元素を含む第1の層で穴の上を覆う工程と、第1の層の上に第1の窒化物系化合物半導体と格子定数の異なる第2の窒化物系化合物半導体からなる第2の層を形成する工程とを含むエピタキシャル成長基板の製造方法であることを要旨とする。
本願発明の他の態様によれば、ガリウムと反応して表面に穴を形成する材料からなる支持基板を用意する工程と、支持基板上に第1の窒化物系化合物半導体からなる複数のバッファ層成長核を形成した後、更にバッファ層成長核を成長させて互いのバッファ層成長核を接合させる工程と、ガリウムを流し込み、互いのバッファ層成長核が接合した接合部付近の支持基板に対応する上面に穴を形成した後、バッファ層成長核と同じ構成元素を含む第1の層を積層する工程と、第1の層の上に第1の窒化物系化合物半導体と格子定数の異なる第2の窒化物系化合物半導体からなる第2の層を形成する工程とを含むエピタキシャル成長基板の製造方法であることを要旨とする。
本願発明の他の態様によれば、請求項1〜3のいずれか1項を満足するエピタキシャル成長基板の上に、第1の層と、第2の層とを繰り返し積層する繰り返し形成工程と、繰り返し形成工程の後に、窒化物系化合物半導体からなる素子形成領域を形成する工程とを含む窒化物系化合物半導体素子の製造方法であることを要旨とする。
本願発明の他の態様によれば、ガリウムと反応して表面にメルトバックエッチングによる複数の穴が形成された支持基板と、穴を覆うように形成された第1の窒化物系化合物半導体からなる第1の層と、第1の層の上に形成された第2の窒化物系化合物半導体からなる第2の層とを備えるエピタキシャル成長基板であることを要旨とする。
本願発明の他の態様によれば、ガリウムと反応して表面にメルトバックエッチングによる複数の穴が形成された支持基板と、支持基板上に穴を覆うように形成された第1の窒化物系化合物半導体からなる第1の層と、第1の層の上に形成され、第2の窒化物系化合物半導体からなる第2の層とが繰り返し形成されたバッファ層と、バッファ層の上に形成され、窒化物系化合物半導体からなる素子形成領域とを備える窒化物系化合物半導体素子であることを要旨とする。
本発明によれば、エピタキシャル成長基板の反りやクラックの発生を抑制し、且つ製造リードタイムを比較的短くすることができるエピタキシャル成長基板の製造方法、窒化物系化合物半導体素子の製造方法、エピタキシャル成長基板及び窒化物系化合物半導体素子を提供することができる。
以下に図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。したがって、具体的な厚みや寸法は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
(実施の形態)
本発明の実施の形態に係るエピタキシャル成長基板及び窒化物系化合物半導体素子の製造方法について、図1を参照しながら説明する。
(イ)まず、図1(a)に示すように、ガリウム(Ga)と反応するとメルトバックを生じて表面に穴が形成される材料からなる支持基板10として、例えば、シリコン(Si)基板を採用することができる。支持基板10にSi基板等を採用した場合、支持基板10とガリウム(Ga)が反応するとその支持基板10の表面に合金(アロイ)を形成し、支持基板10の表面に穴を開けるほどの強いエッチング反応(メルトバックエッチング)を生じる。
ちなみに、支持基板10は、例えば350〜1000μmの厚みを有し、バッファ層22及び素子形成領域30(図2及び図3参照)よりも大きい格子定数(例えば、シリコン基板の場合、0.543nm)を有し、且つバッファ層22の線膨張係数(例えば、5.59×10−6/K)よりも小さい線膨張係数(例えば、4.70×10−6/K)を有する単結晶シリコンからなり、バッファ層22及び素子形成領域30をエピタキシャル成長させるための機能及び機械的支持基板としての機能を有する。
(ロ)次に、支持基板の表面の酸化膜を取り除いた後、図1(b)に示すように、支持基板10上に複数のバッファ層成長核20を形成する。バッファ層成長核20は、後述する窒化物系化合物半導体からなる第1の層22aが均一成長する前の段階である。したがって、バッファ層成長核20が設けられていない支持基板10の領域は支持基板10が露出している。バッファ層成長核20は、支持基板10の格子定数に近く、GaNよりも格子定数が小さい第1の窒化物系化合物半導体として、AlN等の3次元成長する結晶を支持基板10の(111)面上に有機金属化学気相蒸着(MOCVD)法等の気相エピタキシャル成長法により支持基板10の温度を1000〜1300℃にして厚み1〜50nm程度の薄い単結晶となるように成長させる。ここで、バッファ層成長核20が多結晶である場合、Gaとバッファ層成長核20が設けられた支持基板10の上面との反応を生じやすくなり、バッファ層成長核20が設けられた支持基板10の上面にも穴12が生じやすくなるためである。なお、この工程において、バッファ層成長核20がドット状又はドット状から更に横方向にも成長して互いのバッファ層成長核20が接続し、互いのバッファ層成長核20の接続した部分がバッファ層成長核20の他の部分よりも薄く形成されていても良い。つまり、ドット状に形成された窒化物系化合物半導体からなるバッファ層成長核20が更に結晶成長して互いのバッファ層成長核20が接合しているが、接合部付近で不均一の厚み繋がっている(特に互いのバッファ層成長核20の接続された上面にピットを有する)初期層でも良い。
(ハ)次に、図1(c)に示すように、800℃以上の温度、例えば1000℃〜1300℃にて、Gaを含みメチル基を有するトリメチルガリウム(TMG)やGaを含みエチル基を有するトリエチルガリウム(TEG)等とアンモニア(NH)を水素(H2)もしくは窒素(N2)をキャリアガスとして用いてプリフローする。なお、あまり温度を上げすぎると、Gaが支持基板10と反応しないため、1300度以下とすることが望ましい。また、バッファ層成長核20を構成するAlNは、Si基板に比べて結合エネルギーが強く、AlNが表面に設けられたSi基板の表面は、AlNがメルトバックを生じにくい。したがって、図1(d)に示すように、バッファ層成長核20が設けられておらず、支持基板10が露出している箇所では、トリメチルガリウム(TMG)に含まれるGaと反応して支持基板10にはメルトバックエッチングが生じ、バッファ層成長核20が設けられていない支持基板10の表面に、例えばその深さ方向よりもその横方向に長い異方性の穴が形成されて、支持基板10の上面側に穴12が設けられる。一方、バッファ層成長核20が設けられた支持基板10の上面では、支持基板10の表面とGaとの反応によるメルトバックエッチングが生じにくく、バッファ層成長核20が設けられた支持基板10の上面の部分を中心とする穴12は形成されない。したがって、穴12を形成させたくない支持基板10の上面の部分と接触するバッファ層成長核20はメルトバックエッチングが生じない厚み以上に形成する必要がある。穴12の幅は約1〜100nmであり、その深さは約1〜100nmである。この時、バッファ層成長核20の少なくとも一部はGa及び支持基板10のエッチングされた残渣と反応して第1の窒化物系化合物半導体を含む多結晶膜となっていても良い。一方、工程(ロ)で初期層が形成されている場合、初期層が薄く形成された支持基板10の箇所では、トリメチルガリウム(TMG)に含まれるGaと反応して支持基板10には同様にメルトバックエッチングが生じ、初期層が薄く形成された支持基板10の表面に、例えばその深さ方向よりもその横方向に長い異方性の穴が形成されて、支持基板10の上面側に穴12が設けられる。一方、初期層が薄く形成された支持基板10の上面では、支持基板10の表面とGaとの反応によるメルトバックエッチングが生じにくく、初期層が薄く形成された支持基板10の上面の部分を中心とする穴12は形成されない。したがって、穴12を形成させたくない支持基板10の上面の部分と接触する初期層の厚みはメルトバックエッチングが生じない厚み以上に形成する必要がある。
(ニ)次に、水素(H)のみを注入してメルトバックエッチングによって生じた多層膜を取り除いた後、図1(e)に示すように、支持基板10の温度を1000〜1300℃にして、バッファ層成長核20又は前述の初期層を含むほぼ全面にMOCVD法等の気相エピタキシャル成長法により支持基板10の穴12に蓋をする程度の厚み、例えば10〜500nm程度であって、第1の窒化物系化合物半導体と同じ又は同じ構成元素を含む、例えばAlNで構成される第1の層22aを積層する。したがって、第1の層22aによって支持基板10に設けられた穴12が閉じられる。
(ホ)次に、図1(f)に示すように、第1の層22a上に第1の窒化物系化合物半導体と格子定数が異なる第2の窒化物系化合物半導体として、例えばGaNを積層することで、第2の層22bを設ける。更に第2の層22b上に第1の窒化物系化合物半導体のAlN層を積層することで第1の層22aを設ける。このように、第1の層22aと第2の層22bを順次積層することで多層バッファ層(バッファ層)22が形成される。多層バッファ層22における、第1の層22aと第2の層22bのペア数は、適宜決定することができるが、ペア数が少なすぎる又は多すぎる場合でも結晶性が悪くなってしまうので、ペア数は2〜100程度が好ましい。また、第1の層22aと第2の層22bが複数形成される場合、支持基板10上のエピタキシャル成長層の反りやクラックの発生を抑制するために第1の層22aと第2の層22bの内の1つ又は複数の厚みを他の順次積層させた第1の層22aと第2の層22bの厚みと異なるようにするなど、個々の第1の層22a及び第2の層22bの厚みをバッファ層22の厚みに応じて適宜変更しても良い。また、第1の層22aと第2の層22bの少なくとも一方の抵抗値をさげるために、第1の層22aと第2の層22bの少なくとも一方にSi等の不純物を添加しても良い。
以上の工程により、エピタキシャル成長基板として提供される。
次に、各用途に合わせてバッファ層22の上に窒化物系化合物半導体からなる素子形成領域30や電極等が適宜形成され、窒化物系化合物半導体素子として提供される。
以上の工程により、支持基板10上に支持基板10と格子定数及び線膨張係数の異なるGaN等のバッファ層22を設けても、支持基板10とバッファ層22との界面に穴12が設けられているため、バッファ層22等のエピタキシャル成長後の降温時にバッファ層22や素子形成領域30等のエピタキシャル成長層における反りが大きくなり、エピタキシャル成長層にクラックが発生することを抑制することができる。また、エピタキシャル成長工程以外の、成膜(蒸着、スパッタ等)工程、フォトリソグラフィ工程、エッチング工程等を行う必要がないので、製造リードタイムが比較的短時間にすることができる。更に、穴12の幅が一般的なマスクを形成する場合よりも小さくできるため、穴12を設けることでバッファ層22形成工程時に生じる異常欠陥等を抑制することができる。
上記の製造方法によって、製造されたエピタキシャル成長基板を用いた窒化物系化合物半導体素子の実施例を以下に示す。
(第1実施例)
本発明の実施の形態に係る窒化物系化合物半導体素子の第1実施例は、図2に示すように、前述のGaとのメルトバックエッチングによって穴12が形成されており、Siからなる支持基板10と、第1の窒化物系化合物半導体として例えばAlNで形成されており、支持基板10の穴に蓋を閉じるように支持基板10上に設けられた第1の層22aと、第2の窒化物系化合物半導体として例えばGaNからなり、第1の層22aの上に形成されている第2の層22bと、更にその上に第1の層22aと第2の層22bとが繰り返し形成されて支持基板10上に設けられたバッファ層22と、第2の窒化物系化合物半導体として例えばGaNからなり、バッファ層22上に設けられたチャネル層31と、チャネル層31上に設けられており、チャネル層31よりもバンドギャップエネルギーが広く、チャネル層31との界面近傍に2次元電子ガス層を生じさせ、第3の窒化物系化合物半導体として例えばAlGaNからなる障壁層32と、障壁層32上に設けられたソース電極40a、ゲート電極40b、ドレイン電極40cとを備えるヘテロ接合電界効果トランジスタ(HFET)である。ここで、特許請求の範囲における素子形成領域30は、チャネル層31及び障壁層32に相当する。
本発明の実施の形態に係る窒化物系化合物半導体素子の製造方法によって形成された窒化物系化合物半導体素子によれば、支持基板10に穴12を形成することでバッファ層22及び素子形成領域30からなるエピタキシャル成長層に生じる反りやクラックを抑制し、応力緩和をすることができる。これにより、エピタキシャル成長層の厚く形成することができ、高品質なエピタキシャル成長基板を得ることができる。そして、高品質なエピタキシャル成長基板が得られることにより、ウェハの大口径化にも寄与する。そして、エピタキシャル成長層の厚く形成することによって、窒化物系化合物半導体素子の縦方向の耐圧を向上することができる。
また、エピタキシャル成長工程中に支持基板10に穴12を形成することにより、成膜(蒸着、スパッタ等)工程、フォトリソグラフィ工程、エッチング工程等を行う必要がないため、窒化物系化合物半導体素子の製造リードタイムを短縮させることができる。
(第2実施例)
本発明の実施の形態に係る窒化物系化合物半導体素子の第2実施例は、図3に示すように、穴12が形成された支持基板10と、支持基板10上に設けられたバッファ層22と、バッファ層22上に設けられた第1半導体層34と、第1半導体層34上に設けられた活性層36と、活性層36上に設けられた第2半導体層38と、第2半導体層38と低抵抗(オーミック)接触し第2半導体層38上に設けられた第2電極44と、支持基板10と低抵抗(オーミック)接触し支持基板10上に形成された第1電極42を備える発光ダイオード(LED)である。ここで第1半導体層34は、p型ドーパントを添加した例えばGaNのP型クラッド層である。活性層36は、例えばノンドープの窒化インジウムガリウム(InGaN)である。第2半導体層38は、n型ドーパントを添加した例えばGaNのN型クラッド層である。図3に示すように、第2半導体層38と第2電極44との間に挟まれたコンタクト層50を設けても良いし、バッファ層22を短絡するように支持基板10から第1半導体層34に延伸するように第1電極42を設けても良い。ここで、特許請求の範囲における素子形成領域30は、第1半導体層34、活性層36及び第2半導体層38に相当する。
本発明の実施の形態に係る窒化物系化合物半導体素子の製造方法によって形成された窒化物系化合物半導体素子によれば、支持基板10に穴12を形成されていることでエピタキシャル成長基板の反りやクラックの抑制、応力緩和をすることができる。これにより、活性層の結晶欠陥をより低減することが可能になり、高品質で高輝度な窒化物系化合物半導体素子を得ることができる。そして、高品質なエピタキシャル成長基板が得られることにより、ウェハの大口径化にも寄与し、窒化物系化合物半導体素子の取り数を増加することができる。
また、エピタキシャル成長工程中に支持基板10に穴12を形成することにより、成膜(蒸着、スパッタ等)工程、フォトリソグラフィ工程、エッチング工程等を行う必要がないため、窒化物系化合物半導体素子は、製造リードタイムを短縮させることができる。
また、Siからなる支持基板10は活性層36から出る光(波長が約470nmの光)を吸収する。ここで、AlNの屈折率が約1.98であり、空気の屈折率が1.0であり、Siからなる支持基板10の屈折率は約4.5である。本発明の第2の実施形態において、第1の層22aと支持基板10との間に穴12が設けられており、活性層36から出た光が、第1の層(AlN)22a/穴(空気)10の界面に達した場合と、第1の層(AlN)22a/支持基板(Si)10の界面に達した場合とにおいて、第1の層22a/穴12の方が第1の層22a/支持基板10の界面よりも反射が生じやすい。したがって、光が第1の層22aと穴12との界面で屈折して、窒化物系化合物半導体素子の外部に取り出しやすくなり、窒化物系化合物半導体素子の発光効率を高めることができる。
(その他の実施の形態)
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
例えば、実施例において、ヘテロ接合電界効果トランジスタと半導体発光素子において示したが、ヘテロ接合を有する窒化物系化合物半導体からなる素子形成領域30の上にショットキーダイオードが形成された構造やMESFETに本発明の実施の形態を適応しても良い。
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
本発明の実施の形態に係るエピタキシャル成長基板の製造方法を説明するための工程断面図である。 本発明の実施の形態に係る窒化物系化合物半導体素子の製造方法による窒化物系化合物半導体素子の第1実施例である。 本発明の実施の形態に係る窒化物系化合物半導体素子の製造方法による窒化物系化合物半導体素子の第2実施例である。 従来の窒化物系化合物半導体層を有するエピタキシャル成長基板の具体例(その1)である。 従来の窒化物系化合物半導体層を有するエピタキシャル成長基板の具体例(その2)である。
符号の説明
10…支持基板
12…穴
20…バッファ層成長核
22…バッファ層
22a…第1の層
22b…第2の層
30…素子形成領域
31…チャネル層
32…障壁層
34…第1半導体層
36…活性層
38…第2半導体層
40a…ソース電極
40b…ゲート電極
40c…ドレイン電極
42…第1電極
44…第2電極
50…コンタクト層

Claims (6)

  1. ガリウムと反応して表面に穴を形成する材料からなる支持基板を用意する工程と、
    前記支持基板上に第1の窒化物系化合物半導体からなる複数のバッファ層成長核をドット状に配置する工程と、
    ガリウムを流し込み、前記支持基板の前記バッファ層成長核が配置されていない前記支持基板の上面に穴を形成する工程と、
    前記バッファ層成長核と同じ構成元素を含む第1の層で前記穴の上を覆う工程と、
    前記第1の層の上に第1の窒化物系化合物半導体と格子定数の異なる第2の窒化物系化合物半導体からなる第2の層を形成する工程
    とを含むことを特徴とするエピタキシャル成長基板の製造方法。
  2. ガリウムと反応して表面に穴を形成する材料からなる支持基板を用意する工程と、
    前記支持基板上に第1の窒化物系化合物半導体からなる複数のバッファ層成長核を形成した後、更に前記バッファ層成長核を成長させて互いの前記バッファ層成長核を接合させる工程と、
    ガリウムを流し込み、互いの前記バッファ層成長核が接合した接合部付近の前記支持基板に対応する上面に穴を形成した後、前記バッファ層成長核と同じ構成元素を含む第1の層を積層する工程と、
    前記第1の層の上に第1の窒化物系化合物半導体と格子定数の異なる第2の窒化物系化合物半導体からなる第2の層を形成する工程
    とを含むことを特徴とするエピタキシャル成長基板の製造方法。
  3. 前記支持基板はシリコン基板であって、前記第1の層は窒化アルミニウムからなり、前記第2の層は窒化ガリウムからなることを特徴とする請求項1又は2に記載のエピタキシャル成長基板の製造方法。
  4. 請求項1〜3のいずれか1項を満足するエピタキシャル成長基板の上に、前記第1の層と、前記第2の層とを繰り返し積層する繰り返し形成工程と、
    前記繰り返し形成工程の後に、窒化物系化合物半導体からなる素子形成領域を形成する工程
    とを含むことを特徴とする窒化物系化合物半導体素子の製造方法。
  5. ガリウムと反応して表面にメルトバックエッチングによる複数の穴が形成された支持基板と、
    前記穴を覆うように形成された第1の窒化物系化合物半導体からなる第1の層と、
    前記第1の層の上に形成された第2の窒化物系化合物半導体からなる第2の層
    とを備えることを特徴とするエピタキシャル成長基板。
  6. ガリウムと反応して表面にメルトバックエッチングによる複数の穴が形成された支持基板と、
    前記支持基板上に前記穴を覆うように形成された第1の窒化物系化合物半導体からなる第1の層と、前記第1の層の上に形成され、第2の窒化物系化合物半導体からなる第2の層とが繰り返し形成されたバッファ層と、
    前記バッファ層の上に形成され、窒化物系化合物半導体からなる素子形成領域
    とを備えることを特徴とする窒化物系化合物半導体素子。
JP2007268305A 2007-10-15 2007-10-15 エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法 Expired - Fee Related JP5163045B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007268305A JP5163045B2 (ja) 2007-10-15 2007-10-15 エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007268305A JP5163045B2 (ja) 2007-10-15 2007-10-15 エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法

Publications (3)

Publication Number Publication Date
JP2009096655A true JP2009096655A (ja) 2009-05-07
JP2009096655A5 JP2009096655A5 (ja) 2010-12-02
JP5163045B2 JP5163045B2 (ja) 2013-03-13

Family

ID=40700005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007268305A Expired - Fee Related JP5163045B2 (ja) 2007-10-15 2007-10-15 エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP5163045B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009155141A (ja) * 2007-12-25 2009-07-16 Panasonic Electric Works Co Ltd 半導体基板の作成方法ならびに半導体基板およびそれを用いる化合物半導体発光素子
JP2011071266A (ja) * 2009-09-25 2011-04-07 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
CN102790148A (zh) * 2011-05-20 2012-11-21 Lg伊诺特有限公司 生长衬底及发光器件
US8357594B2 (en) 2010-02-19 2013-01-22 Samsung Electronics Co., Ltd. Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates
CN102956679A (zh) * 2011-08-18 2013-03-06 富士通株式会社 化合物半导体器件及其制造方法
US8779437B2 (en) 2011-03-03 2014-07-15 Kabushiki Kaisha Toshiba Wafer, crystal growth method, and semiconductor device
JP2015144181A (ja) * 2014-01-31 2015-08-06 東京エレクトロン株式会社 窒化ガリウム系結晶の成長方法及び熱処理装置
JP2016201572A (ja) * 2016-08-22 2016-12-01 富士通株式会社 化合物半導体装置及びその製造方法
JP2017019710A (ja) * 2015-07-08 2017-01-26 クアーズテック株式会社 窒化物半導体基板
CN113540295A (zh) * 2021-06-23 2021-10-22 山西中科潞安紫外光电科技有限公司 一种氮化铝衬底模板的制作方法
US11515408B2 (en) 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
KR20230093937A (ko) * 2021-12-20 2023-06-27 웨이브로드 주식회사 비발광 3족 질화물 반도체 적층체를 제조하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09508751A (ja) * 1993-12-13 1997-09-02 クリー リサーチ インコーポレテイッド 炭化ケイ素と窒化ガリウムとの間の緩衝構造体及びそれを利用した半導体デバイス
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
WO2005088687A1 (ja) * 2004-03-11 2005-09-22 Nec Corporation 窒化ガリウム系半導体基板の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09508751A (ja) * 1993-12-13 1997-09-02 クリー リサーチ インコーポレテイッド 炭化ケイ素と窒化ガリウムとの間の緩衝構造体及びそれを利用した半導体デバイス
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
WO2005088687A1 (ja) * 2004-03-11 2005-09-22 Nec Corporation 窒化ガリウム系半導体基板の作製方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009155141A (ja) * 2007-12-25 2009-07-16 Panasonic Electric Works Co Ltd 半導体基板の作成方法ならびに半導体基板およびそれを用いる化合物半導体発光素子
JP2011071266A (ja) * 2009-09-25 2011-04-07 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
US8357594B2 (en) 2010-02-19 2013-01-22 Samsung Electronics Co., Ltd. Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates
US8962458B2 (en) 2010-02-19 2015-02-24 Samsung Electronics Co., Ltd. Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates
US9318660B2 (en) 2010-02-19 2016-04-19 Samsung Electronics Co., Ltd. Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates
US8779437B2 (en) 2011-03-03 2014-07-15 Kabushiki Kaisha Toshiba Wafer, crystal growth method, and semiconductor device
KR101773091B1 (ko) 2011-05-20 2017-08-30 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
CN102790148A (zh) * 2011-05-20 2012-11-21 Lg伊诺特有限公司 生长衬底及发光器件
JP2012244155A (ja) * 2011-05-20 2012-12-10 Lg Innotek Co Ltd 成長基板及び発光素子
US8686399B2 (en) 2011-05-20 2014-04-01 Lg Innotek Co., Ltd. Growth substrate and light emitting device
EP2530746A3 (en) * 2011-05-20 2014-12-31 LG Innotek Co., Ltd. Growth substrate and light emitting device
CN102956679A (zh) * 2011-08-18 2013-03-06 富士通株式会社 化合物半导体器件及其制造方法
JP2015144181A (ja) * 2014-01-31 2015-08-06 東京エレクトロン株式会社 窒化ガリウム系結晶の成長方法及び熱処理装置
JP2017019710A (ja) * 2015-07-08 2017-01-26 クアーズテック株式会社 窒化物半導体基板
JP2016201572A (ja) * 2016-08-22 2016-12-01 富士通株式会社 化合物半導体装置及びその製造方法
US11515408B2 (en) 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
TWI790463B (zh) * 2020-03-02 2023-01-21 台灣積體電路製造股份有限公司 半導體元件及其形成方法
US11862720B2 (en) 2020-03-02 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
CN113540295A (zh) * 2021-06-23 2021-10-22 山西中科潞安紫外光电科技有限公司 一种氮化铝衬底模板的制作方法
KR20230093937A (ko) * 2021-12-20 2023-06-27 웨이브로드 주식회사 비발광 3족 질화물 반도체 적층체를 제조하는 방법
KR102591149B1 (ko) * 2021-12-20 2023-10-19 웨이브로드 주식회사 비발광 3족 질화물 반도체 적층체를 제조하는 방법

Also Published As

Publication number Publication date
JP5163045B2 (ja) 2013-03-13

Similar Documents

Publication Publication Date Title
JP5163045B2 (ja) エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP6130995B2 (ja) エピタキシャル基板及び半導体装置
US20130140525A1 (en) Gallium nitride growth method on silicon substrate
JP5552923B2 (ja) 半導体装置およびその製造方法
US20130112939A1 (en) New iii-nitride growth method on silicon substrate
JP5758880B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2005158889A (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP2010232293A (ja) 半導体装置
WO2005074019A1 (ja) 半導体装置
US8643059B2 (en) Substrate structure and method of manufacturing the same
JP4458223B2 (ja) 化合物半導体素子及びその製造方法
JP2005159207A (ja) 半導体素子形成用板状基体の製造方法
KR20150085724A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2013123052A (ja) シリコン基板上にGaN層を形成する方法およびGaN基板
JP5412093B2 (ja) 半導体ウェハ製造方法及び半導体装置製造方法
KR20190078654A (ko) 질화물 반도체 기판과 그 제조방법 및 반도체 디바이스
US8541771B2 (en) Semiconductor device and method of manufacturing the same
US20170117136A1 (en) Fabrication method of semiconductor multilayer structure
KR20150012119A (ko) 질화물 반도체 소자 및 그 제조 방법
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
US8247794B2 (en) Nitride semiconductor device
US10756235B2 (en) Stripped method for preparing semiconductor structure
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5163045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees