CN102790148A - 生长衬底及发光器件 - Google Patents

生长衬底及发光器件 Download PDF

Info

Publication number
CN102790148A
CN102790148A CN2012100249693A CN201210024969A CN102790148A CN 102790148 A CN102790148 A CN 102790148A CN 2012100249693 A CN2012100249693 A CN 2012100249693A CN 201210024969 A CN201210024969 A CN 201210024969A CN 102790148 A CN102790148 A CN 102790148A
Authority
CN
China
Prior art keywords
resilient coating
growth substrates
substrates according
buffer layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100249693A
Other languages
English (en)
Other versions
CN102790148B (zh
Inventor
李定植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN102790148A publication Critical patent/CN102790148A/zh
Application granted granted Critical
Publication of CN102790148B publication Critical patent/CN102790148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种生长衬底以及发光器件。所述发光器件包括：硅衬底；第一缓冲层，设置在所述硅衬底上并具有暴露所述硅衬底的部分；第二缓冲层，覆盖所述第一缓冲层以及所述硅衬底的露出部分，其中所述第二缓冲层由引起与所述硅衬底的共晶反应的材料形成；第三缓冲层，设置在所述第二缓冲层上；以及发光结构，设置在所述第三缓冲层上，且所述第二缓冲层包含有空隙。本发明的生长衬底以及发光装置能够减小应变而具有改良的品质。

Description

生长衬底及发光器件
相关申请的交叉引用
本申请要求2011年5月20日于韩国提交的第10-2011-0047699号韩国专利申请的优先权，据此通过引用而并入其全部内容，犹如在此处加以充分陈述。
技术领域
本发明实施例涉及一种用于生长半导体材料的生长衬底以及一种发光器件。
背景技术
发光器件利用了这样一种现象，其中在正向电流流经化合物半导体的PN结二极管时有光发出，该器件主要用作显示器件的光源。这种发光器件区别于电灯泡，不需要灯丝，对振动有耐抗作用，并且具有长使用寿命和快速响应时间。
虽然通常在蓝宝石衬底上生长外延层(epi-layer)，但已经发展出一种用于在硅衬底上生长外延层的技术。然而，在硅衬底上生长氮化物半导体层(例如GaN层)时，硅衬底与GaN层之间存在着晶格常数差异以及热膨胀系数差异，并因而会出现晶体缺陷。
发明内容
本发明的实施例提供一种减小应变而提升品质的生长衬底，以及一种发光器件。
在一个实施例中，一种生长衬底包括：基底；第一缓冲层，设置在所述基底上并具有暴露所述基底的多个部分；第二缓冲层，覆盖所述第一缓冲层以及所述基底的多个露出部分，其中所述第二缓冲层由引起与所述基底的共晶反应的材料形成；以及第三缓冲层，设置在所述第二缓冲层上；其中所述第二缓冲层包含有多个空隙。
所述基底可以是硅衬底。所述第一缓冲层可包括暴露所述基底的多个部分的多个针孔或多个岛，其中所述多个岛彼此分离。
所述第二缓冲层可由熔点低于所述第一缓冲层的材料形成。所述第三缓冲层由与所述第一缓冲层相同的材料形成。所述第二缓冲层由具有AlxMyGa(1-x-y)N(0≤x+y≤1，0≤x≤0.5，M＝铟(In)和/或硼(B))的分子式的氮化物半导体形成。例如，x可为0或y可为0。
所述多个空隙可形成在所述多个针孔内或形成在所述多个岛之间。所述多个空隙可形成在所述基底与所述第三缓冲层之间。所述硅衬底的位于所述多个空隙之下的多个部分可包含有孔洞。所述第二缓冲层可包含有GaSi。
可经由所述空隙露出所述第二缓冲层的下表面的多个部分。所述第二缓冲层的下表面的多个露出部分的高度可等于所述第一缓冲层的上表面的高度。
所述第二缓冲层的下表面的多个露出部分的高度可不同于所述第一缓冲层的上表面的高度。所述第二缓冲层的下表面的多个露出部分可具有粗糙部。
所述第三缓冲层的厚度可大于所述第一缓冲层的厚度。
在另一实施例中，一种发光器件包括根据所述实施例的生长衬底以及在所述生长衬底上形成的发光结构。
本发明的生长衬底以及发光装置能够减小应变而具有改良的品质。
附图说明
参照以下附图来详细描述多个配置及实施例，在这些附图中相同的附图标记指示相同的元件，其中：
图1至图4为示出根据一个实施例的发光器件的制造方法的纵剖面视图；
图5为图4中所示空隙的局部放大视图；
图6至图9为示出根据另一实施例的发光器件的制造方法的纵剖面视图；
图10为图9中所示空隙的局部放大视图；
图11为示出镓-硅的平衡态的曲线图；
图12为示出具有根据第一实施例的空隙的第二缓冲层的纵剖面视图；
图13为示出具有根据第二实施例的空隙的第二缓冲层的纵剖面视图；
图14为示出根据一个实施例的发光器件的纵剖面视图；
图15为示出包含有根据一个实施例的发光器件的发光器件封装的纵剖面视图；
图16为包含有根据一个实施例的发光器件封装的照明设备的分解透视图；
图17A为包含有根据一个实施例的发光器件封装的显示设备的分解透视图；
图17B为示出图17A中所示显示设备的光源的纵剖面视图。
具体实施方式
在下文中，将参照附图描述多个实施例。
应当理解的是，当一个元件被认为在另一元件“之上”或“之下”时，其可直接位于该元件之上/之下，并且也可存在一个或多个介于中间的元件。当一个元件被认为是“上”或“下”时，可基于该元件而包括“在该元件之下”以及“在该元件之上”。
在附图中，为了说明的方便和清楚，各元件的厚度或大小可放大、省略或示意性示出。另外，各元件的大小并不表示各组件的实际大小。并且，贯穿附图的整个说明中，相同的附图标记表示相同的元件。在下文中，将参照附图描述根据多个实施例的发光器件及其制造方法、以及发光器件封装。
图1至图4为示出根据一个实施例的发光器件的制造方法的纵剖面视图。
参照图1，在硅衬底110上生长暴露出硅衬底110的多个部分的第一缓冲层120。这里，第一缓冲层120可具有设置有针孔125的结构，该针孔125暴露出所述硅衬底110的多个部分。
可使用金属有机化学气相沉积(MOCVD)或化学气相沉积(CVD)作为生长第一缓冲层120的方法。
例如，第一缓冲层120可使用铝源而具有AlxInyGa(1-x-y)N(0≤x+y≤1，0≤y≤0.5)的分子式。这里，针孔125可具有六角锥体(six-sided pyramid)的形状，但不限于此，并可具有诸如圆柱体、多面体等各种形状。
参照图2，设置有针孔125的第一缓冲层120以及露出的硅衬底110被第二缓冲层材料130覆盖。
第二缓冲层材料130可填充针孔125，并在第一缓冲层120上具有规则的厚度。这里，第二缓冲层材料130可与经由针孔125而暴露出的硅衬底110相接触。
可使用金属有机化学气相沉积(MOCVD)、化学气相沉积(CVD)或分子束外延(MBE)作为形成第二缓冲层材料130的方法。
这里，第二缓冲层材料130可具有低于第一缓冲层120的熔点。例如，第二缓冲层材料130可引起与硅衬底110的共晶反应，并且由于该共晶反应，第二缓冲层材料130的熔点可低于第一缓冲层120的熔点。
第二缓冲层材料130可由具有AlxMyGa(1-x-y)N(0≤x+y≤1，0≤x≤0.5，M＝铟(In)和/或硼(B))的分子式的氮化物半导体形成。第二缓冲层材料130的Al含量被调整为小于第一缓冲层120的Al含量。由此，第二缓冲层材料130的Ga含量相对大于第一缓冲层120的Ga含量，并且因而第二缓冲层材料130的熔点可小于第一缓冲层120的熔点。
图11为显示镓(Ga)-硅(Si)的平衡态，即，显示由镓与硅之间的共晶反应引起的熔点变化的曲线图。这里，X轴表示镓-硅中硅的相对含量(％)，y轴表示镓-硅的熔点。
参照图11，可知镓-硅的熔点随着Ga含量升高而降低。例如，硅的熔点大约为1400℃，镓的熔点大约为29.8℃，但Ga(80％)-Si(20％)的共晶产物可具有大约1000℃的低熔点。
因此，在第二缓冲层材料130形成之后或在第二缓冲层材料130形成期间进行温度大于共晶反应熔点的热处理时，第一缓冲层120不会熔化，但部分第二缓冲层材料130会因与衬底110的共晶反应而熔化。
第二缓冲层材料130中的镓(Ga)引起与硅衬底110中的硅(Si)的共晶反应并被转化成非晶GaSi 132，并且第二缓冲层材料130中的氮(N)会被蒸发(evaporated)。随着第二缓冲层材料130中引起共晶反应的那些部分的密度发生变化且第二缓冲层材料130中引起共晶反应的那些部分的氮(N)被蒸发，在针孔125内会形成空隙152(参照图4及图5)。
随着所述热处理的继续，第二缓冲层材料130可转换成包含有空隙152的第二缓冲层130A(参照图3及图4)。
然后，参照图3及图4，在第二缓冲层材料130上形成第三缓冲层135。
第三缓冲层135可由与第一缓冲层120相同的材料形成，例如，所述材料是具有AlxInyGa(1-x-y)N(0≤x+y≤1，0≤y≤0.5)的分子式的氮化物半导体。第三缓冲层135可按照与第一缓冲层120相同的方式而由不会引起与硅衬底110的共晶反应的材料形成。
半导体层140形成在第三缓冲层135上。例如，半导体层140可以是用来发光的发光结构。虽然该实施例示出半导体层140作为发光结构，但半导体层140不限于此。
发光结构140可包括第一导电类型半导体层142、有源层144以及第二导电类型半导体层146，稍后将给出其详细说明。
第三缓冲层135形成在发光结构140与第二缓冲层130A之间，该第三缓冲层135由与第一缓冲层130相同的材料形成，并用于防止第二缓冲层材料130再引起与硅衬底110的共晶反应。第三缓冲层135将共晶反应限制在硅衬底110与第二缓冲层材料130之间的区域。这防止了在第二缓冲层材料130由于与硅衬底110的共晶反应而熔化时第三缓冲层135熔化，并因而防止共晶反应扩散到发光结构140。第三缓冲层135的厚度可大于第一缓冲层120的厚度。
图3示出由于共晶反应而在针孔125内形成的GaSi 132，并且图4示出随着共晶反应继续进行，位于第一缓冲层120上的第二缓冲层130A的一部分130-1转化成GaSi，以及示出在针孔125内形成的空隙152。
随着共晶反应逐渐加深，空隙152会形成在第二缓冲层130A位于第一缓冲层120上的部分130-1处。虽然该实施例示出在针孔125内的空隙152形成以及第二缓冲层130A位于第一缓冲层120上的该部分130-1向GaSi的转化，但本发明不限于此。根据其他实施例，空隙152的大小以及第二缓冲层130A转化成GaSi的部分的范围可根据工艺条件而变化。
所形成的空隙152的大小可由工艺时间、工艺温度、第一缓冲层120和第二缓冲层130A的厚度和密度、以及针孔125的大小来确定。
随着空隙152的形成而暴露的第二缓冲层130A的下表面的高度可等于或不同于第一缓冲层120的上表面的高度。
例如，从硅衬底110的表面到由空隙152所暴露的第二缓冲层130a的下表面的距离可等于第一缓冲层120的厚度。
此外，从硅衬底110的表面到由空隙152所暴露的第二缓冲层130a的下表面的距离可小于或等于第一缓冲层120的厚度。此外，从硅衬底110的表面到由空隙152所暴露的第二缓冲层130a的下表面的距离可大于第一缓冲层120的厚度。
图5为图4中所示空隙152的局部放大视图。参照图5，由于根据共晶反应引起的镓-硅的形成和氮的蒸发而在针孔125内形成空隙152，并且非晶GaSi 320会留在由于空隙152的形成而暴露的第一缓冲层120的表面上。进一步，在硅衬底110的由于共晶反应而通过针孔125与第二缓冲层材料130接触的那些部分处可形成孔洞或空隙310。
可使用诸如金属有机化学气相沉积(MOCVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、分子束外延(MBE)或氢化物气相外延(HVPE)等方法形成发光结构140。
通过上述方法，可在第三缓冲层135上依次形成第一导电类型半导体层142、有源层144以及第二导电类型半导体层146。
第一导电类型半导体层142形成在第三缓冲层135上，并且可由掺杂有第一导电类型掺杂剂的III-V族元素的化合物半导体形成。第一导电类型半导体层142可由具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)分子式的半导体材料形成，所述半导体材料例如选自包括GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等的群组中的一种材料，并掺杂有诸如Si、Ge、Sn、Se、Te等N-型掺杂剂。
通过从第一导电类型半导体层142和第二导电类型半导体层146提供的电子和空穴在再次结合期间所产生的能量，有源层144可产生光。有源层144可由具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)分子式的半导体材料形成。有源层144可具有选自这样的群组中的至少一种结构，该群组包括单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构。
第二导电类型半导体层146可由掺杂有第二导电类型掺杂剂的III-V族元素的化合物半导体形成。第二导电类型半导体层146可由具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)分子式的半导体材料形成，例如，选自包括GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等的群组中的一个，并掺杂有诸如Mg、Zn、Ca、Sr、Ba等P-型掺杂剂。
在有源层144与第一导电类型半导体层142或有源层144与第二导电类型半导体层146之间可形成导电包覆层(conductive clad layer)。该导电包覆层可由AlGaN基半导体形成。
进一步，为了防止由于晶格常数差异引起的位错(dislocation)，可在第三缓冲层135与第一导电类型半导体层142之间形成超晶格层(未示出)。这里，该超晶格层可以是AlGaN层。
通常，为了减小由于GaN与Si之间的晶格常数差异所引起的应变，并防止在硅衬底上生长GaN层时由于Ga与Si之间的共晶反应所引起的GaN层下表面的熔化(下文中称之为“回熔(melt-back)”)，可在硅衬底与GaN层之间形成诸如AlN层或AlGaN层等氮化物层。
然而，使用氮化物减小应变的效应不够充分，因而可能发生晶片弯曲。晶片弯曲是指在GaN层的生长已经完成之后发生的晶片的翘曲。另外，如果增加AlN层或AlGaN层的厚度以防止回熔，则GaN层的晶体品质可能恶化并因而会降低发光器件的品质。
然而，在该实施例中，由于在形成设置有针孔125的第一缓冲层120之后，因第二缓冲材料层材料130与硅衬底110之间的共晶反应而在针孔125内形成了空隙152，所以可减小因硅衬底110与GaN之间的晶格常数差异所引起的应变。
亦即，在硅衬底110上生长氮化物半导体层130、135和140期间，在硅衬底110与缓冲层135之间的第二缓冲层130A中形成空隙，并因而减小或消除了由硅衬底110与氮化物半导体层130、135和140之间的晶格常数差异所造成的应变，由此使得所生长的氮化物半导体层130、135和140具有良好品质并改善了发光器件的品质。
图6至图9为示出根据另一实施例的发光器件的制造方法的纵剖面视图。本实施例中那些与图1至图5所示实施例中实质上相同的部件由相同的附图标记表示，并且将省略它们的详细说明。
参照图6，具有岛状结构的第一缓冲层220形成在硅衬底110上。这里，该岛状结构设置有彼此分离的多个岛222及223，并且可暴露硅衬底110位于多个岛222与223之间的多个部分。例如，可通过调整第一缓冲层220的生长时间来确定针孔结构或岛状结构。
参照图7，第二缓冲层材料230形成在具有岛状结构的第一缓冲层220上。这里，可将第二缓冲层材料230设置为覆盖位于岛222和223与第一缓冲层220之间的部分硅衬底110。该第二缓冲层材料230可通过与图2中所示第二缓冲层材料130相同的方法形成为具有与图2中所示第二缓冲层材料130相同的配置。
之后，如图8所示，在第二缓冲层材料230上形成第三缓冲层235。该第三缓冲层235可通过与图3中所示第三缓冲层135相同的方法形成为具有与图3中所示第三缓冲层135相同的配置。
之后，如图9所示，在第三缓冲层235上形成发光结构140。
在氮化物半导体层235和140的形成期间，第二缓冲层材料230引起与硅衬底110的共晶反应，因而在硅衬底110与第三缓冲层235之间形成包含有空隙252的第二缓冲层230A。这一共晶反应可发生在第二缓冲层材料230的形成期间。
例如，第二缓冲层230的镓(Ga)可引起与硅衬底110的硅(Si)的共晶反应，因而形成GaSi 232。如图8所示，位于岛222与223之间的第二缓冲层材料230可以因共晶反应而逐渐转化成GaSi 232。进而，如图9所示，位于岛222和223上的部分第二缓冲层230A会逐渐转化成GaSi。这里，含有铝(Al)的第一缓冲层220具有高于第二缓冲层材料230的熔点，因而不会引起与硅(Si)的共晶反应。
第二缓冲层230的镓(Ga)引起与硅衬底110的硅(Si)的共晶反应并被转化成非晶GaSi，并且第二缓冲层材料230的氮(N)会被蒸发。随着引起共晶反应的第二缓冲层230A处的密度改变以及引起共晶反应的第二缓冲层230A的氮(N)的蒸发，在岛222与232之间可形成空隙252。这里，非晶GaSi可留在空隙252内。
图8示出由于共晶反应而在岛222与232之间形成的GaSi 232，并且图9示出随着共晶反应的进一步进行，第二缓冲层230A的位于第一缓冲层220上的一部分230-1被转化成GaSi，以及示出在岛222与232之间形成的空隙252。
虽然该实施例示出在岛222与232之间的空隙252的形成以及第二缓冲层230A的位于第一缓冲层220上的部分230-1全部转化为GaSi，但本申请不限于此，并且可在第二缓冲层230A的位于第一缓冲层220上的该部分230-1处形成空隙。亦即，空隙252的大小以及第二缓冲层230A转化为GaSi的部分的范围可根据工艺条件而变化。
随着空隙252的形成而暴露的第二缓冲层230A的下表面的高度可等于或不同于第一缓冲层220的上表面的高度。
图12为示出具有根据第一实施例的空隙252-1的第二缓冲层230’的纵剖面视图。
参照图12，由于空隙252-1的形成而暴露的第二缓冲层230’的下表面610-1的高度可低于第一缓冲层220的上表面620的高度。亦即，从硅衬底210的表面到由空隙252-1所暴露的第二缓冲层230’的下表面610-1的距离D2可小于或等于第一缓冲层220的厚度D1(D2≤D1)。
图13为示出具有根据第二实施例的空隙252-2的第二缓冲层230”的纵剖面视图。
参照图13，随着空隙252-2的形成而暴露的第二缓冲层230”的下表面610-2的高度可高于第一缓冲层220的上表面620的高度。亦即，从硅衬底210的表面到由空隙252-2所暴露的第二缓冲层230”的下表面610-2的距离D2可大于第一缓冲层220的厚度D1(D2＞D1)。
并且，图12和图13所示的第二缓冲层230’和230”可含有GaSi，并且GaSi在第二缓冲层230’和230”中的范围可根据工艺条件而变化。例如，第二缓冲层230’和230”的每一个都可以全部是GaSi层，或第二缓冲层230’和230”的每一个可包括GaSi层。
图10为图9中所示空隙252的局部放大视图。
参照图10，由于根据共晶反应引起的镓-硅的形成以及氮的蒸发，可在硅衬底110与第三缓冲层235之间形成空隙252。并且，可在硅衬底110的与图7中所示的第二缓冲层材料230接触的部分处形成孔洞或空隙330。非晶GaSi 340可留在第一缓冲层220的表面上和因空隙252的形成而暴露的硅衬底110的孔洞330的表面上。
另外，经由空隙252暴露的第二缓冲层230A的下表面可由于共晶反应而具有粗糙部(roughness)630。这一粗糙部630可引起入射光的漫反射，并且因而可改善发光器件的光提取效率。
在该实施例中，因为在硅衬底110上生长氮化物半导体层230、235和140期间，在硅衬底110与第三缓冲层235之间形成空隙252，并且因而减小或消除了由硅衬底110与氮化物半导体层230、235和140之间的晶格常数差异所造成的应变，由此改善了发光器件的品质。
图14为示出根据一个实施例的发光器件100的纵剖面视图。本实施例中那些与图1至图10所示实施例中实质上相同的部件由相同的附图标记表示，并且将省略它们的详细说明。
参照图14，发光器件100包括生长衬底、发光结构140、导电层160、第一电极172以及第二电极174。
所述生长衬底包括基底(base substrate)110、第一缓冲层420、第二缓冲层430A以及第三缓冲层135。基底110可以是供半导体生长于其上的衬底，例如为硅衬底，但不限于此。
第一缓冲层420设置在硅衬底110上。第一缓冲层420可以是图1所示的第一缓冲层120或图6所示的第一缓冲层220。
第一缓冲层420可具有图1所示设置有针孔125的结构或图6所示设置有岛222和223的结构。第一缓冲层420的成分可与上述第一缓冲层120或220的成分相同。
第二缓冲层430A设置在第一缓冲层420上，并且在第二缓冲层430A与硅衬底110之间形成有空隙452。这里，空隙452可以是图4所示的空隙152或图9所示的空隙252。
例如，空隙452可形成在位于第二缓冲层130-1与硅衬底110之间的针孔125内。或者，空隙452可形成在位于第二缓冲层230-1与硅衬底110之间的岛222和223之间。
空隙452可具有针孔、圆柱体、多面体或多角锥体(polypyramid)的形状。
第二缓冲层430A可由具有AlxMyGa(1-x-y)N(0≤x+y≤1，0≤x≤0.5，M＝铟(In)和/或硼(B))的分子式的氮化物半导体形成。第二缓冲层430A可包括空隙452和GaSi 430。第二缓冲层430A可以是根据上述实施例的第二缓冲层130A和230A其中之一。
发光结构140设置在第二缓冲层430A上。第三缓冲层135设置在该发光结构140与第二缓冲层430A之间。
发光结构140可包括第一导电类型半导体层142、有源层144、以及第二导电类型半导体层146。发光结构140暴露出部分第一导电类型半导体层142。例如，发光结构140可具有这样的结构，该结构中使用MESA蚀刻法来选择性地蚀刻第二导电类型半导体层146、有源层144、以及第一导电类型半导体层142。
具有高透光率的导电层160可增加从有源层144发出的光到第二导电类型半导体层146的提取率，也减小了漫反射。该导电层160可由对发射波长具有高透光率的氧化物基材料形成。
导电层160可以是透明的导电氧化物层，其例如具有单层结构或多层结构，所述结构含有选自这样的群组中的至少一种材料，所述群组包括铟锡氧化物(ITO)、锡氧化物(TO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IrOx、RuOx、RuOx/ITO、Ni、Ag、Ni/IrOx/Au、以及Ni/IrOx/Au/ITO。
第一电极172可设置在暴露的部分第一导电类型半导体层142上。第二电极174可设置在导电层160上。第一电极172和第二电极174可由选自包括钛(Ti)、铬(Cr)、镍(Ni)、铝(Al)、铂(Pt)、以及金(Au)的群组中的至少一种形成。
根据该实施例的发光器件100包括在硅衬底110与第三缓冲层135之间具有空隙452的第二缓冲层430A，其中硅衬底110具有针孔或岛状结构。因而该实施例能够减小或消除由硅衬底110与氮化物半导体层430、135和140之间的晶格常数差异所引起的应变。
图15为示出包含有根据一个实施例的发光器件的发光器件封装的纵剖面视图。参照图15，该发光器件封装包括封装体510、第一金属层512、第二金属层514、发光器件520、第一接线522、第二接线524、反射板530、以及树脂层540。
封装体510具有这样的结构，其在一侧区域具有空腔。这里，该空腔的侧壁可以是倾斜的。该封装体510可由具有极佳绝缘性及热传导性的衬底(例如硅基晶片级封装、硅衬底、碳化硅(SiC)、氮化铝(AlN)等)形成，并具有其中叠置有多个衬底的结构。该实施例不限于上述封装体510的材料、结构和形状。
考虑到发光器件520的热排放和安装，第一金属层512及第二金属层514设置在封装体510的表面上以相互电性分离。发光器件520通过所述第一接线522及第二接线524电性连接至第一金属层512及第二金属层514。这里，发光器件520可以是图14中所示的发光器件100。
例如，第一接线522可将发光器件100的第二电极174电性连接至第一金属层512，并且第二接线524可将发光器件100的第一电极172电性连接至第二金属层514。
反射板530可形成在封装体510的空腔的侧壁上以按指定方向引导从发光器件520发出的光。该反射板530可由反光材料形成，并且例如可通过金属镀层形成或由金属薄片(flake)形成。
树脂层540围绕位于封装体510空腔内的发光器件520，并保护发光器件520免受外界环境影响。该树脂层540可由无色透明聚合物树脂材料(例如环氧树脂或硅)形成。树脂层540可含有荧光剂(phosphors)以改变从发光器件520所发出的光的波长。
可将根据该实施例的多个发光器件封装的阵列装设在衬底上，并且可将诸如导光面板、棱镜片、扩散片等光学构件设置在所述多个发光器件封装的光学路径上。所述的多个发光器件封装、衬底以及光学构件可用作为背光单元。
依据其他实施例，根据上述实施例的发光器件或发光器件封装可构成显示设备、指示设备以及照明系统，并且该照明系统例如可包括灯或路灯。
图16为包含有根据一个实施例的发光器件封装的照明设备的分解透视图。参照图16，根据该实施例的照明设备包括：光源750，用以投射光；外壳700，其中安装所述光源750；散热单元740，用以散发由光源750所产生的热；以及，盒架(holder)760，用以将光源750和散热单元740连接至外壳700。
所述外壳700包括：接插件710，其连接至电源插座(未示出)；以及主体730，其连接至所述接插件710并容置所述光源750。可形成一个通过该主体730的气流孔720。
尽管该实施例示出有多个气流孔720设置在外壳700的主体730上，但也可形成一个气流孔720，或者可按图16所示的放射形状或是其他各种形状来排列多个气流孔720。
光源750在衬底754上包括多个发光器件封装752。这里，该发光器件封装752可以是根据图16所示实施例的发光器件封装。这里，衬底754可具有能够被插入外壳700的开口中的形状，并由具有高导热性的材料形成，以便如稍后所述将热传导至散热单元740。
盒架760设置在光源750之下。该盒架760可包括框架及多个气流孔。另外，尽管图16中未示出，但在光源750之下可设置多个光学构件以便扩散(diffuse)、散射(scatter)或聚合(converge)从光源750的发光器件封装752所发出的光。
图17A为包含有根据一个实施例的发光器件封装的显示设备的分解透视图，并且图17B为示出图17A中所示显示设备的光源的纵剖面视图。
参照图17A和图17B，所述显示设备包括背光单元、液晶面板860、顶盖870以及固定构件851、852、853和854。
所述背光单元包括：底盖810；发光模块880，其设置在底盖810内部的一侧；反射板820，设置在底盖810的前表面上；导光面板830，设置在反射板820的前面以将从发光模块880发出的光引导至显示设备的前部；以及，光学构件840，设置在导光面板830的前面。所述液晶面板860设置在光学构件840的前面，顶盖870设置在液晶显示面板860的前面，并且固定构件851、852、853和854设置在底盖810与顶盖870之间以将底盖810和顶盖870固定在一起。
所述导光面板830用于引导从发光模块880发出的光，以便将该光转变成表面光。设置在导光面板830后面的反射板820用于将从发光模块880发出的光朝导光面板830反射，以便提升照明效率(light efficiency)。反射板820可如图17A和图17B所示设置为分离的组件，或者设置为用具有高反射率的材料涂覆导光面板830的后表面或底盖810的前表面。这里，反射板820可由诸如聚对苯二甲酸乙二醇酯(PET)等具有高反射率且可用于超薄型的材料形成。
另外，导光面板830散射从发光模块880发出的光，以便将光均匀地分布到液晶显示面板860的整个屏幕。因此，该导光面板830由诸如聚甲基丙烯酸甲酯(PMMA)、聚碳酸酯(PC)或聚乙烯(PE)等具有高折射系数及高透射率的材料形成。
设置在导光面板830上的光学构件840将从导光面板830发出的光按指定角度扩散。该光学构件840使得导光面板830所引导的光能够均匀地射向液晶显示面板860。
作为光学构件840，可选择性地叠置诸如扩散片、棱镜片及保护片等光学片，或者可使用微透镜阵列。这里，可使用多个光学片，并且这些光学片可由诸如丙烯酸树脂、聚氨酯树脂或硅树脂等透明树脂形成。另外，所述棱镜片可如上所述包括荧光片。
液晶显示面板860可设置在光学构件840的前表面上。这里，显然可提供其他类型的需要光源的显示设备来取代所述的液晶显示面板860。
反射板820装设在底盖810上，并且导光面板830装设在反射板820上。由此，反射板820可直接接触散热构件(未示出)。发光模块880包括发光器件封装881及印刷电路板882。发光器件封装881装设在印刷电路板882上。这里，发光器件封装881可以是根据图15中所示实施例的发光器件封装。
所述的印刷电路板881可接合至支架812。这里，支架812可由具有高导热性的材料形成，以便既能散热又能固定发光器件封装881，并且，尽管图中并未示出，但在支架812与发光器件封装881之间可设置热焊盘(heatpad)，以便促进传热。另外，如图17B所示，支架812被设置为L形，支架812的水平部812a由底盖810支撑，且支架812的垂直部812b用于固定印刷电路板882。
从以上说明显而易见，依据一个实施例的生长衬底以及发光器件能够减小应变而具有改良的品质。
尽管已经参照数个示例性实施例对本申请实施例进行说明，但应当理解，本领域普通技术人员能够做出其他多种修改及实施例，这些修改及实施例将落入本申请的精神及原理的范围内。更具体而言，在本申请说明书、附图及所附权利要求范围内，能够在主要组合设置的组成部件和/或排列组合上有各种变化和修改。除了在组成部分和/或排列组合上的变化和修改外，其他可选的应用对于本领域普通技术人员而言也显而易见。

Claims (21)

1.一种生长衬底，包括：
基底；
第一缓冲层，设置在所述基底上并具有暴露所述基底的多个部分；
第二缓冲层，覆盖所述第一缓冲层以及所述基底的多个露出部分，其中所述第二缓冲层由引起与所述基底的共晶反应的材料形成；以及
第三缓冲层，设置在所述第二缓冲层上；
其中所述第二缓冲层包含有多个空隙。
2.根据权利要求1所述的生长衬底，其中所述基底为硅衬底。
3.根据权利要求1所述的生长衬底，其中所述第一缓冲层包括暴露所述基底的多个部分的多个针孔或多个岛，其中所述多个岛彼此分离。
4.根据权利要求1所述的生长衬底，其中所述第二缓冲层由熔点低于所述第一缓冲层的材料形成。
5.根据权利要求1所述的生长衬底，其中所述第三缓冲层由与所述第一缓冲层相同的材料形成。
6.根据权利要求1所述的生长衬底，其中所述第二缓冲层由具有AlxMyGa(1-x-y)N的分子式的氮化物半导体形成，其中，0≤x+y≤1，0≤x≤0.5，M＝铟(In)和/或硼(B)。
7.根据权利要求6所述的生长衬底，其中所述第一缓冲层和所述第三缓冲层由具有AlxInyGa(1-x-y)N的分子式的氮化物半导体形成，其中，0≤x+y≤1，0≤y≤0.5。
8.根据权利要求7所述的生长衬底，其中所述第二缓冲层的Al含量小于所述第一缓冲层和所述第三缓冲层的Al含量。
9.根据权利要求7所述的生长衬底，其中所述第二缓冲层的Ga含量大于所述第一缓冲层和所述第三缓冲层的Ga含量。
10.根据权利要求6所述的生长衬底，其中x为0。
11.根据权利要求7所述的生长衬底，其中y为0。
12.根据权利要求3所述的生长衬底，其中所述多个空隙形成在所述多个针孔内或形成在所述多个岛之间。
13.根据权利要求1所述的生长衬底，其中所述多个空隙形成在所述基底与所述第三缓冲层之间。
14.根据权利要求3所述的生长衬底，其中所述硅衬底的位于所述多个空隙之下的多个部分包含有多个孔洞。
15.根据权利要求7所述的生长衬底，其中所述第二缓冲层包含有GaSi。
16.根据权利要求1所述的生长衬底，其中经由所述多个空隙露出所述第二缓冲层的下表面的多个部分。
17.根据权利要求16所述的生长衬底，其中所述第二缓冲层的下表面的多个露出部分的高度等于所述第一缓冲层的上表面的高度。
18.根据权利要求16所述的生长衬底，其中所述第二缓冲层的下表面的多个露出部分的高度不同于所述第一缓冲层的上表面的高度。
19.根据权利要求16所述的生长衬底，其中所述第二缓冲层的下表面的多个露出部分具有粗糙部。
20.根据权利要求1所述的生长衬底，其中所述第三缓冲层的厚度大于所述第一缓冲层的厚度。
21.一种发光器件，包括：
根据权利要求1至20任意一项所述的生长衬底；以及
在所述生长衬底上形成的发光结构。
CN201210024969.3A 2011-05-20 2012-01-31 生长衬底及发光器件 Active CN102790148B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110047699A KR101773091B1 (ko) 2011-05-20 2011-05-20 발광 소자 및 그 제조 방법
KR10-2011-0047699 2011-05-20

Publications (2)

Publication Number Publication Date
CN102790148A true CN102790148A (zh) 2012-11-21
CN102790148B CN102790148B (zh) 2015-12-02

Family

ID=45528962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210024969.3A Active CN102790148B (zh) 2011-05-20 2012-01-31 生长衬底及发光器件

Country Status (5)

Country Link
US (2) US8497493B2 (zh)
EP (1) EP2530746B1 (zh)
JP (1) JP5580351B2 (zh)
KR (1) KR101773091B1 (zh)
CN (1) CN102790148B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165771A (zh) * 2013-03-28 2013-06-19 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
CN104900774A (zh) * 2015-05-07 2015-09-09 西北工业大学明德学院 一种提高led亮度的双缓冲层横向外延生长方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5612516B2 (ja) * 2011-03-11 2014-10-22 スタンレー電気株式会社 半導体素子の製造方法
JP5603812B2 (ja) * 2011-03-11 2014-10-08 スタンレー電気株式会社 半導体素子の製造方法
US9000415B2 (en) * 2012-09-12 2015-04-07 Lg Innotek Co., Ltd. Light emitting device
KR102098827B1 (ko) * 2013-09-26 2020-04-08 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
CN103510047A (zh) * 2013-10-21 2014-01-15 研创应用材料（赣州）有限公司 一种制备新型导电氧化铟锡材料及其薄膜的方法
CN103510057A (zh) * 2013-10-21 2014-01-15 研创应用材料（赣州）有限公司 制备新型导电氧化铟锡锌材料及薄膜的方法
TWI619267B (zh) * 2013-10-22 2018-03-21 晶元光電股份有限公司 發光元件及其製造方法
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
TWI642205B (zh) * 2013-10-22 2018-11-21 晶元光電股份有限公司 發光元件及其製造方法
CN104600161B (zh) * 2013-10-31 2018-10-23 晶元光电股份有限公司 发光元件及其制造方法
JP6185398B2 (ja) * 2014-01-31 2017-08-23 東京エレクトロン株式会社 窒化ガリウム系結晶の成長方法及び熱処理装置
KR102328457B1 (ko) 2015-05-29 2021-11-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템
US10312081B2 (en) 2016-07-15 2019-06-04 University Of Kentucky Research Foundation Synthesis of metal oxide surfaces and interfaces with crystallographic control using solid-liquid-vapor etching and vapor-liquid-solid growth
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
US10141961B1 (en) 2017-05-18 2018-11-27 Nanosemi, Inc. Passive intermodulation cancellation
WO2019014422A1 (en) 2017-07-12 2019-01-17 Nanosemi, Inc. SYSTEMS AND METHODS FOR CONTROLLING RADIOS MADE WITH DIGITAL PREDISTORSION
WO2019070573A1 (en) 2017-10-02 2019-04-11 Nanosemi, Inc. DIGITAL PREDISTORSION ADJUSTMENT BASED ON DETERMINATION OF CHARGE CHARACTERISTICS
KR102611981B1 (ko) * 2017-10-19 2023-12-11 삼성전자주식회사 발광 장치 및 그 제조 방법
US11863210B2 (en) 2018-05-25 2024-01-02 Nanosemi, Inc. Linearization with level tracking

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050077512A1 (en) * 2003-10-13 2005-04-14 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductors on silicon substrate and method of manufacturing the same
JP2009096655A (ja) * 2007-10-15 2009-05-07 Sanken Electric Co Ltd エピタキシャル成長基板の製造方法、窒化物系化合物半導体素子の製造方法、エピタキシャル成長基板及び窒化物系化合物半導体素子
US20100032647A1 (en) * 2008-06-06 2010-02-11 University Of South Carolina Utlraviolet light emitting devices and methods of fabrication
KR20100059499A (ko) * 2008-11-26 2010-06-04 한국광기술원 발광소자 및 그의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4701513B2 (ja) * 2001-02-16 2011-06-15 サンケン電気株式会社 発光素子及びその製造方法
US20080280426A1 (en) * 2007-05-09 2008-11-13 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface
KR101047617B1 (ko) * 2009-05-21 2011-07-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8350273B2 (en) * 2009-08-31 2013-01-08 Infineon Technologies Ag Semiconductor structure and a method of forming the same
KR101039946B1 (ko) * 2009-12-21 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
JP5277270B2 (ja) * 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
CN102376830B (zh) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 发光二极管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050077512A1 (en) * 2003-10-13 2005-04-14 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductors on silicon substrate and method of manufacturing the same
JP2009096655A (ja) * 2007-10-15 2009-05-07 Sanken Electric Co Ltd エピタキシャル成長基板の製造方法、窒化物系化合物半導体素子の製造方法、エピタキシャル成長基板及び窒化物系化合物半導体素子
US20100032647A1 (en) * 2008-06-06 2010-02-11 University Of South Carolina Utlraviolet light emitting devices and methods of fabrication
KR20100059499A (ko) * 2008-11-26 2010-06-04 한국광기술원 발광소자 및 그의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165771A (zh) * 2013-03-28 2013-06-19 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
CN103165771B (zh) * 2013-03-28 2015-07-15 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
CN104900774A (zh) * 2015-05-07 2015-09-09 西北工业大学明德学院 一种提高led亮度的双缓冲层横向外延生长方法
CN104900774B (zh) * 2015-05-07 2017-05-17 西北工业大学明德学院 一种提高led亮度的双缓冲层横向外延生长方法

Also Published As

Publication number Publication date
JP5580351B2 (ja) 2014-08-27
JP2012244155A (ja) 2012-12-10
CN102790148B (zh) 2015-12-02
US20120199810A1 (en) 2012-08-09
KR20120129444A (ko) 2012-11-28
US8497493B2 (en) 2013-07-30
EP2530746B1 (en) 2019-10-02
US8686399B2 (en) 2014-04-01
EP2530746A2 (en) 2012-12-05
EP2530746A3 (en) 2014-12-31
US20130256632A1 (en) 2013-10-03
KR101773091B1 (ko) 2017-08-30

Similar Documents

Publication Publication Date Title
CN102790148B (zh) 生长衬底及发光器件
US8319241B2 (en) Light emitting device, light emitting device package, and lighting system
EP2398076B1 (en) Light emitting device
CN102130258B (zh) 发光器件、发光器件封装以及照明系统
TW201214765A (en) Light emitting device and light emitting device package
KR101791175B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101941029B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR20130009373A (ko) 발광소자
KR101851206B1 (ko) 반도체 성장용 기판, 질화물 반도체 소자 및 그 제조방법
KR101838019B1 (ko) 발광 소자 및 그 제조 방법
KR101823685B1 (ko) 성장기판, 반도체 소자 및 그 제조방법
KR101786084B1 (ko) 발광소자의 제조방법
KR20130022439A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101861635B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101874573B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101826980B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101838990B1 (ko) 발광소자 및 발광소자의 제조방법
KR102076237B1 (ko) 발광 소자
KR20130058234A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20130006844A (ko) 발광소자 및 그 제조방법
KR20140024588A (ko) 반도체 소자
KR20130107781A (ko) 발광소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120038126A (ko) 발광 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210817

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.