KR20100059499A - 발광소자 및 그의 제조방법 - Google Patents

발광소자 및 그의 제조방법 Download PDF

Info

Publication number
KR20100059499A
KR20100059499A KR1020080118295A KR20080118295A KR20100059499A KR 20100059499 A KR20100059499 A KR 20100059499A KR 1020080118295 A KR1020080118295 A KR 1020080118295A KR 20080118295 A KR20080118295 A KR 20080118295A KR 20100059499 A KR20100059499 A KR 20100059499A
Authority
KR
South Korea
Prior art keywords
layer
buffer pattern
pattern layer
lower buffer
light emitting
Prior art date
Application number
KR1020080118295A
Other languages
English (en)
Other versions
KR101020473B1 (ko
Inventor
김상묵
백종협
강정인
김강호
이승재
이진홍
오화섭
이상헌
탁 정
진정근
전성란
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020080118295A priority Critical patent/KR101020473B1/ko
Publication of KR20100059499A publication Critical patent/KR20100059499A/ko
Application granted granted Critical
Publication of KR101020473B1 publication Critical patent/KR101020473B1/ko

Links

Images

Abstract

발광소자 및 그의 제조방법이 제공된다. 발광소자는 베이스 기판 상에 위치되며, 서로 이격하여 형성된 다수개의 돌출부들 및 돌출부들 사이의 홈들을 구비하는 하부 버퍼 패턴층, 하부 버퍼 패턴층의 돌출부들 및 홈들 상부에 형성된 제1 클래드층, 제1 클래드층 상에 형성된 활성층 및 활성층 상에 형성된 제2 클래드층을 포함한다. 또한, 발광소자 제조방법은 베이스 기판 상에 버퍼층을 형성하고, 버퍼층을 패터닝하여 서로 이격하여 형성된 다수개의 돌출부들을 구비하는 하부 버퍼 패턴층을 형성하는 단계, 하부 버퍼 패턴층 상에 제1 클래드층을 성장시키는 단계, 제1 클래드층 상에 활성층을 성장시키는 단계 및 활성층 상에 제2 클래드층을 성장시키는 단계를 포함한다.
발광소자, 보이드, 하부 버퍼 패턴층, 단결정 기판, 돌출부, 홈

Description

발광소자 및 그의 제조방법{Light Emitting Device and Method For Fabricating The Same}
본 발명은 발광소자에 관한 것으로, 더욱 상세하게는 발광소자 및 그의 제조방법에 관한 것이다.
발광소자는 화합물 반도체의 PN 접합 소자에 순방향 전류가 흐를 때 빛을 발하는 현상을 이용한 소자로서, 디스플레이 소자의 광원으로 주로 이용되고 있다. 이러한 발광소자는 전구와 같은 필라멘트가 요구되지 않으며, 진동에 강하고, 긴 수명을 가지고 있으며, 반응속도가 빠른 등의 우수한 특성을 나타낸다.
고효율의 발광소자를 제작하기 위해서는 균일하고 결함이 적은 고품위의 기판이 요구된다. 그러나, 기판과 기판 상에 박막으로 형성되는 화합물 반도체 물질 사이의 격자 상수 및 열팽창 계수의 불일치로 인해 전위(displace)와 같은 결함이 발생되는 등의 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 과제는 결함밀도가 낮은 발광소자 및 그의 제조방법을 제공하는 것이다.
상술한 제1 목적을 달성하기 위한 본 발명은 베이스 기판 상에 위치되며, 서로 이격하여 형성된 다수개의 돌출부들 및 상기 돌출부들 사이의 홈들을 구비하는 하부 버퍼 패턴층, 상기 하부 버퍼 패턴층의 돌출부들 및 홈들 상부에 형성된 제1 클래드층, 상기 제1 클래드층 상에 형성된 활성층 및 상기 활성층 상에 형성된 제2 클래드층을 포함하는 발광소자를 제공한다.
상기 홈들은 상기 베이스 기판과 상기 제1 클래드층 사이에 보이드들로 존재할 수 있다. 상기 하부 버퍼 패턴층은 GaN층 또는 AIN층일 수 있다.
상기 하부 버퍼 패턴층 상에 형성된 상부 버퍼층을 더 포함하되, 상기 제1 클래드층은 상기 상부 버퍼층 상에 위치할 수 있다. 상기 상부 버퍼층은 GaN층 또는 AIN층일 수 있다. 상기 하부 버퍼 패턴층 상에 형성된 상부 버퍼 패턴층을 더 포함하되, 상기 상부 버퍼 패턴층은 상기 하부 버퍼 패턴층의 홈들 상에 각각 배치된 돌출부들을 포함하고, 상기 제1 클래드층은 상기 상부 버퍼층 상에 위치할 수 있다. 상기 상부 버퍼 패턴층은 GaN층 또는 AIN층일 수 있다.
상술한 제2 목적을 달성하기 위한 본 발명은 베이스 기판 상에 버퍼층을 형성하고, 상기 버퍼층을 패터닝하여 서로 이격하여 형성된 다수개의 돌출부들을 구 비하는 하부 버퍼 패턴층을 형성하는 단계, 상기 하부 버퍼 패턴층 상에 제1 클래드층을 성장시키는 단계, 상기 제1 클래드층 상에 활성층을 성장시키는 단계 및 상기 활성층 상에 제2 클래드층을 성장시키는 단계를 포함하는 발광소자 제조방법을 제공한다.
상기 버퍼층은 ALD 기술 또는 MOCVD 기술을 사용하여 형성할 수 있다. 상기 하부 버퍼 패턴층 상에 상부 버퍼층을 형성하는 단계를 더 포함하되, 상기 제1 클래드층은 상기 상부 버퍼층 상에 형성할 수 있다. 상기 하부 버퍼 패턴층 상에 상부 버퍼 패턴층을 형성하는 단계를 더 포함하되, 상기 상부 버퍼 패턴층은 상기 하부 버퍼 패턴층의 홈들 상에 각각 돌출부들을 구비하고, 상기 제1 클래드층은 상기 상부 버퍼층 상에 형성할 수 있다.
상술한 바와 같이 베이스 기판 상에 서로 이격하여 형성된 다수개의 돌출부들 및 상기 돌출부들 사이의 홈들을 구비하는 하부 버퍼 패턴층을 형성하고, 상기 하부 버퍼 패턴층 상에 제1 클래드층, 활성층 및 제2 클래드층을 형성하여 발광소자를 제조하였다. 그 결과, 베이스 기판으로부터 수직방향으로 전파되는 결함들이 보이드에 의해 차단될 수 있다. 이에 따라, 상기 제1 클래드층, 활성층 및 제2 클래드층은 결함밀도가 매우 낮은 단결정층을 가질 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하, 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 발광소자의 제조방법을 나타내는 개략도들이다.
도 1a를 참조하면, 베이스기판(11) 상에 하부 버퍼층(12)을 성장시킬 수 있다. 상기 베이스기판(11)은 Al2O3, Si 또는 SiC 기판일 수 있다.
상기 하부 버퍼층(12)은 AlN층 또는 GaN층일 수 있다. 상기 하부 버퍼층(12)은 ALD(atomic layer deposition) 또는 MOCVD(metal organic chemical vapor deposition) 기술을 사용하여 성장시킬 수 있다.
도 1b를 참조하면, 상기 하부 버퍼층(도 1a의 12)을 패터닝하여 서로 이격하여 형성된 다수개의 돌출부들(13a) 및 상기 돌출부들(13a) 사이의 홈들(13b)을 구비하는 하부 버퍼 패턴층(13)을 형성할 수 있다.
상기 하부 버퍼 패턴층(13)은 건식식각 또는 습식식각을 사용하여 형성할 수 있다. 상기 건식식각을 사용하는 경우에 CF4, CH4, C2 또는 F6등의 식각가스를 사용할 수 있으며, 상기 습식식각을 사용하는 경우에 HCl, KOH, NaOH, HF, 또는 H2SO4 등의 식각액을 사용할 수 있다.
이때, 상기 하부 버퍼층(도 1a의 12)을 패터닝하는 과정에서 식각을 통해 상기 하부 버퍼층(도 1a의 12)의 일부영역이 제거될 때, 그 일부영역 내에 포함된 전위도 함께 제거될 수 있다. 이에 따라, 상기 하부 버퍼 패턴층(13)은 상기 하부 버퍼층(도 1a의 12)에 비해 전위결함 밀도가 낮아질 수 있다.
도 1c를 참조하면, 상기 하부 버퍼 패턴층(13) 상에 상부 버퍼층(15)을 형성시킬 수 있다. 이때, 상기 하부 버퍼 패턴층(13)은 상기 상부 버퍼층(15)의 성장을 위한 씨드층으로 사용될 수 있다. 상기 상부 버퍼층(15)은 수평성장된 단결정층일 수 있다. 이 때, 상부 버퍼층(15)은 상기 하부 버퍼 패턴층의 돌출부들(도 1b의 13a) 및 홈들(도 1b의 13b) 상부에 형성될 수 있다.
일반적으로, 결함은 수평방향보다는 수직방향으로 더 쉽게 전파하는 경향이 있다. 따라서, 상기 수평성장된 단결정층 특히, 상기 하부 버퍼 패턴층(13)의 홈(도 1b의 13b) 상에 형성된 부분은 결함의 전파가 차단되어 결함밀도가 매우 낮을 수 있다. 상기 상부 버퍼층(15)은 GaN층 또는 AlN층일 수 있다. 상기 상부 버퍼층(15)은 MOCVD 기술 또는 ALD 기술을 사용하여 성장시킬 수 있다.
상기 수평성장된 단결정층은 고온으로 수행하여 성장시킬 수 있다. 상기 고온은 900℃ 내지 1300℃의 온도일 수 있으며, 바람직하게는 1000℃ 내지 1100℃의 온도일 수 있다.
상기 상부 버퍼층(15)을 고온에서 성장시키는 경우에 상기 하부 버퍼 패턴층(13)과 상기 상부 버퍼층(15) 사이의 계면에너지가 감소될 수 있다. 이에 따라, 상부 버퍼층(15)은 수직성장에 비해 수평성장(lateral growth)이 우세해 질 수 있다.
따라서, 하부 버퍼 패턴층(13) 상에 계속적인 수평성장이 수행되어 일정한 두께를 갖는 상부 버퍼층(15)을 형성할 수 있다. 이때, 상기 하부 버퍼 패턴층(13)에 포함된 돌출부들(도 1b의 13a)의 측벽에 의해 씨드의 성장이 방해되며, 수직성장에 비해 수평성장이 우세하여 상기 하부 버퍼 패턴층(13)의 홈(도 1b의 13b) 내에는 상기 상부 버퍼층(15)이 형성되기 어렵다. 이에 따라 상기 홈들(도 1b의 13b)은 상기 베이스 기판(11)과 상기 상부 버퍼층(15) 사이에 보이드들(17)로 존재할 수 있다.
또한, 상기 수평성장된 단결정층은 고온성장시키는 방법 외에도, 반응가스 즉, NH3의 유량, 또는 압력등의 조건을 변화시킴으로써 형성시킬 수 있다. 즉, 상기 상부 버퍼층(15)은 NH3의 유량, 또는 압력이 증가됨에 따라 수직성장에 비해 수평성장이 우세해 질 수 있다.
도 1d를 참조하면, 상기 상부 버퍼층(15) 상에 제1 클래드층(21)을 형성할 수 있다. 상기 제1 클래드층(21)은 제1형 불순물 예를들어, n형 불순물이 주입된 반도체층일 수 있다. 상기 반도체층은 질화물계 반도체층일 수 있으며, 상기 질화물계 반도체층은 GaN층 또는 AlxGa(1-x)N(0≤x≤1)층일 수 있다. 상기 제1 클래드층(21)은 상기 결함밀도가 낮은 상기 상부 버퍼층(15) 상에 형성되므로 역시 결함밀도가 낮을 수 있다. 또한, 상기 제1 클래드층(21)은 하부 버퍼 패턴층(13)의 돌 출부들(도 1b의 13a) 및 홈들(도 1b의 13b) 상부에 형성될 수 있다.
이와는 달리, 상기 상부 버퍼층(15)을 형성하지 않고, 상기 하부 버퍼 패턴층(13) 상에 상기 제1 클래드층(21)을 형성할 수 있다. 이 경우에는 상기 제1 클래드층(21)은 수평성장된 단결정층일 수 있다. 또한, 상기 제1 클래드층(21)의 상기 하부 버퍼 패턴층(13)의 홈(도 1b의 13b) 상에 형성된 부분은 결함의 전파가 차단되어 결함밀도가 매우 낮을 수 있다.
도 1e를 참조하면, 상기 제1 클래드층(21) 상에 활성층(22)을 형성할 수 있다. 상기 활성층(22)은 양자점 구조 또는 다중양자우물 구조(Multi Quantum Well Structure)를 가질 수 있다. 상기 활성층(22)이 다중양자우물 구조를 갖는 경우에, 상기 활성층(22)은 우물층으로서 InGaN층과 장벽층인 GaN층의 다중 구조를 가질 수 있다.
도 1f를 참조하면, 상기 활성층(22) 상에 제2 클래드층(23)을 형성할 수 있다. 상기 제2 클래드층(23)은 제2형 불순물 즉, p형 불순물이 주입된 반도체층일 수 있다. 상기 반도체층은 질화물계 반도체층일 수 있으며, 상기 질화물계 반도체층은 GaN층 또는 AlxGa(1-x)N(0≤x≤1)층일 수 있다.
상기 제1 클래드층(21), 상기 활성층(22) 및 상기 제2 클래드층(23)은 MOCVD(Metal Organic Chemical Vapor Deposition) 기술 또는 MBE(Molecular Beam Epitaxy) 기술을 사용하여 형성할 수 있다.
상기 제1 클래드층(21) 및 제2 클래드층(23) 상에 각각 전기적으로 접속하는 제1 전극(미도시) 및 제2 전극(미도시)을 형성할 수 있다. 상기 전극들은 Al 및/또는 Ag를 함유할 수 있다. 구체적으로 상기 전극들은 Ti/Al 또는 NiO/Au일 수 있다.
상술한 바와 같이 형성된 발광소자는 상기 하부 버퍼 패턴층(13)의 홈들(도 1b의 13b)이 상기 베이스 기판(11)과 상기 제1 클래드층(21), 또는 상기 베이스 기판(11)과 상기 상부 버퍼층(15) 사이에 보이드들(17)로 존재하여, 베이스 기판(11)과 제1 클래드층(21) 사이의 격자 상수의 불일치에 의해 생성되는 전위의 전파를 차단시키고, 내부 응력을 완화시킬 수 있다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 발광소자의 제조방법을 나타내는 개략도들이다.
도 2a를 참조하면, 상기 도 1a 내지 도 1b를 참조하여 설명한 결과물 상에 상부 버퍼층(15)을 형성할 수 있다. 상기 상부 버퍼층(15)은 상기 도 1c에서 상술한 상부 버퍼층(15)과 동일한 방법을 사용하여 성장시킬 수 있다.
도 2b를 참조하면, 상기 상부 버퍼층(15)을 패터닝하여 상기 하부 버퍼 패턴층(13)의 홈들 상에 각각 배치된 돌출부들(16a) 및 상기 하부 버퍼 패턴층(13)의 돌출부들(16a) 상에 홈(16b)들을 구비하는 상부 버퍼 패턴층(16)을 형성할 수 있다.
일반적으로 결함은 수평방향보다는 수직방향으로 더 쉽게 전파하는 경향이 있다. 따라서, 상기 베이스 기판(11)으로부터 수직방향으로 전파되는 결함들은 상기 제1 보이드에 의해 결함의 전파가 차단될 수 있으며, 상기 하부 버퍼 패턴 층(13)의 요철부(13a)로부터 수직방향으로 전파되는 결함들은 제2 보이드에 의해 제1 클래드층(21)으로의 결함이 전파되는 것이 차단될 수 있다. 이에 따라, 상기 제1 클래드층(21), 활성층(22) 및 제2 클래드층(23)은 결함밀도가 매우 낮은 단결정층을 가질 수 있다.
도 2c를 참조하면, 상기 상부 버퍼 패턴층(16) 상에 제1 클래드층(21), 활성층(22) 및 제2 클래드층(23)을 형성할 수 있다. 상기 제1 클래드층(21), 활성층(22) 및 제2 클래드층(23)은 상기 도 1d 내지 도 1f를 참조하여 설명한 방법 동일한 방법을 사용하여 형성할 수 있다.
이에 따라 상기 하부 버퍼 패턴층(13)에 구비된 제1 홈들(13b)은 상기 베이스 기판(11) 및 상기 상부 버퍼 패턴층(16) 사이에서 제1 보이드(17)로 존재하며, 상기 상부 버퍼 패턴층(16)에 구비된 제2 홈들(16b)은 상기 하부 버퍼 패턴층(13)과 상기 제1 클래드층(21) 사이에서 제2 보이드(18)로 존재할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 발광소자의 제조방법을 나타내는 개략도들이다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 발광소자의 제조방법을 나타내는 개략도들이다.
<도면의 주요부분에 대한 부호의 설명>
11: 베이스 기판 12: 하부 버퍼층
13: 하부 버퍼 패턴층 15: 상부 버퍼층
16: 상부 버퍼 패턴층 17: 제1 보이드
18: 제2 보이드 21: 제1 클래드층
22: 활성층 23: 제2 클래드층

Claims (11)

  1. 베이스 기판 상에 위치되며, 서로 이격하여 형성된 다수개의 돌출부들 및 상기 돌출부들 사이의 홈들을 구비하는 하부 버퍼 패턴층;
    상기 하부 버퍼 패턴층의 돌출부들 및 홈들 상부에 형성된 제1 클래드층;
    상기 제1 클래드층 상에 형성된 활성층; 및
    상기 활성층 상에 형성된 제2 클래드층을 포함하는 발광소자.
  2. 제 1 항에 있어서,
    상기 홈들은 상기 베이스 기판과 상기 제1 클래드층 사이에 보이드들로 존재하는 발광소자.
  3. 제 1 항에 있어서,
    상기 하부 버퍼 패턴층은 GaN층 또는 AIN층인 발광소자.
  4. 제 1 항에 있어서,
    상기 하부 버퍼 패턴층 상에 형성된 상부 버퍼층을 더 포함하되, 상기 제1 클래드층은 상기 상부 버퍼층 상에 위치하는 발광소자.
  5. 제 4 항에 있어서,
    상기 상부 버퍼층은 GaN층 또는 AIN층인 발광소자.
  6. 제 1 항에 있어서,
    상기 하부 버퍼 패턴층 상에 형성된 상부 버퍼 패턴층을 더 포함하되, 상기 상부 버퍼 패턴층은 상기 하부 버퍼 패턴층의 홈들 상에 각각 배치된 돌출부들을 포함하고, 상기 제1 클래드층은 상기 상부 버퍼층 상에 위치하는 발광소자.
  7. 제 6 항에 있어서,
    상기 상부 버퍼 패턴층은 GaN층 또는 AIN층인 발광소자.
  8. 베이스 기판 상에 버퍼층을 형성하고, 상기 버퍼층을 패터닝하여 서로 이격하여 형성된 다수개의 돌출부들을 구비하는 하부 버퍼 패턴층을 형성하는 단계;
    상기 하부 버퍼 패턴층 상에 제1 클래드층을 성장시키는 단계;
    상기 제1 클래드층 상에 활성층을 성장시키는 단계; 및
    상기 활성층 상에 제2 클래드층을 성장시키는 단계를 포함하는 발광소자 제조방법.
  9. 제 8 항에 있어서,
    상기 버퍼층은 ALD 기술 또는 MOCVD 기술을 사용하여 형성하는 발광소자 제조방법.
  10. 제 8 항에 있어서,
    상기 하부 버퍼 패턴층 상에 상부 버퍼층을 형성하는 단계를 더 포함하되, 상기 제1 클래드층은 상기 상부 버퍼층 상에 형성하는 발광소자 제조방법.
  11. 제 8 항에 있어서,
    상기 하부 버퍼 패턴층 상에 상부 버퍼 패턴층을 형성하는 단계를 더 포함하되, 상기 상부 버퍼 패턴층은 상기 하부 버퍼 패턴층의 홈들 상에 각각 돌출부들을 구비하고, 상기 제1 클래드층은 상기 상부 버퍼층 상에 형성하는 발광소자 제조방법.
KR1020080118295A 2008-11-26 2008-11-26 발광소자 및 그의 제조방법 KR101020473B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080118295A KR101020473B1 (ko) 2008-11-26 2008-11-26 발광소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080118295A KR101020473B1 (ko) 2008-11-26 2008-11-26 발광소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20100059499A true KR20100059499A (ko) 2010-06-04
KR101020473B1 KR101020473B1 (ko) 2011-03-08

Family

ID=42360803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080118295A KR101020473B1 (ko) 2008-11-26 2008-11-26 발광소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101020473B1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053116B1 (ko) * 2011-02-28 2011-08-01 박건 패턴화된 격자 완충층을 이용한 질화물계 발광소자 제조 방법
US20120097975A1 (en) * 2010-10-26 2012-04-26 Samsung Electronics Co., Ltd. Nitride-Based Semiconductor Substrates Having Hollow Member Pattern And Methods Of Fabricating The Same
CN102790148A (zh) * 2011-05-20 2012-11-21 Lg伊诺特有限公司 生长衬底及发光器件
WO2013112728A1 (en) * 2012-01-25 2013-08-01 Invenlux Limited Light-emitting device with nanostructured layer and method for fabricating the same
KR20140009692A (ko) * 2012-07-12 2014-01-23 엘지이노텍 주식회사 발광소자
US9105792B2 (en) 2011-10-10 2015-08-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9691939B2 (en) 2011-10-10 2017-06-27 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9806228B2 (en) 2011-10-10 2017-10-31 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
CN108022944A (zh) * 2016-11-04 2018-05-11 上海和辉光电有限公司 一种阵列基板和柔性显示面板
US10153396B2 (en) 2011-10-10 2018-12-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10622515B2 (en) 2011-10-10 2020-04-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013070369A2 (en) * 2011-10-10 2013-05-16 Sensor Electronic Technology, Inc. Patterned layer design for group iii nitride layer growth

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223165A (ja) * 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
KR100744933B1 (ko) 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
KR100622818B1 (ko) 2005-09-27 2006-09-14 엘지전자 주식회사 수직형 발광소자의 제조방법
KR20080069768A (ko) * 2007-01-24 2008-07-29 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698284B2 (en) 2010-10-26 2014-04-15 Samsung Electronics Co., Ltd. Nitride-based semiconductor substrates having hollow member pattern and methods of fabricating the same
US20120097975A1 (en) * 2010-10-26 2012-04-26 Samsung Electronics Co., Ltd. Nitride-Based Semiconductor Substrates Having Hollow Member Pattern And Methods Of Fabricating The Same
KR20120043442A (ko) * 2010-10-26 2012-05-04 삼성전자주식회사 중공 부재 패턴을 구비한 질화물 반도체 기판 및 제조방법
WO2012118250A1 (ko) * 2011-02-28 2012-09-07 (주)세미머티리얼즈 패턴화된 격자 완충층을 이용한 질화물계 발광소자 및 그 제조 방법
CN102651435A (zh) * 2011-02-28 2012-08-29 半材料株式会社 利用图案化晶格缓冲层的氮化物基发光器件及其制造方法
KR101053116B1 (ko) * 2011-02-28 2011-08-01 박건 패턴화된 격자 완충층을 이용한 질화물계 발광소자 제조 방법
CN102790148A (zh) * 2011-05-20 2012-11-21 Lg伊诺特有限公司 生长衬底及发光器件
US10050175B2 (en) 2011-10-10 2018-08-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10622515B2 (en) 2011-10-10 2020-04-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10199536B2 (en) 2011-10-10 2019-02-05 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9105792B2 (en) 2011-10-10 2015-08-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9397260B2 (en) 2011-10-10 2016-07-19 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9680061B2 (en) 2011-10-10 2017-06-13 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9691939B2 (en) 2011-10-10 2017-06-27 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9806228B2 (en) 2011-10-10 2017-10-31 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10153396B2 (en) 2011-10-10 2018-12-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9184344B2 (en) 2012-01-25 2015-11-10 Invenlux Limited Lighting-emitting device with nanostructured layer and method for fabricating the same
WO2013112728A1 (en) * 2012-01-25 2013-08-01 Invenlux Limited Light-emitting device with nanostructured layer and method for fabricating the same
KR20140009692A (ko) * 2012-07-12 2014-01-23 엘지이노텍 주식회사 발광소자
CN108022944A (zh) * 2016-11-04 2018-05-11 上海和辉光电有限公司 一种阵列基板和柔性显示面板
CN108022944B (zh) * 2016-11-04 2020-07-03 上海和辉光电有限公司 一种阵列基板和柔性显示面板

Also Published As

Publication number Publication date
KR101020473B1 (ko) 2011-03-08

Similar Documents

Publication Publication Date Title
KR101020473B1 (ko) 발광소자 및 그의 제조방법
JP3555500B2 (ja) Ｉｉｉ族窒化物半導体及びその製造方法
JP3620269B2 (ja) ＧａＮ系半導体素子の製造方法
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JPH11145516A (ja) 窒化ガリウム系化合物半導体の製造方法
JP2005294793A (ja) 窒化物半導体発光素子及びその製造方法
JP4963816B2 (ja) 窒化物系半導体素子の製造方法および発光素子
US20090261376A1 (en) Nitride semiconductor light emitting diode and method of fabricating the same
JPH11135832A (ja) 窒化ガリウム系化合物半導体及びその製造方法
JP2000091253A (ja) 窒化ガリウム系化合物半導体の製造方法
KR20120004159A (ko) 기판구조체 및 그 제조방법
JP6986645B1 (ja) 半導体基板、半導体デバイス、電子機器
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JPH11274082A (ja) Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置
KR100786777B1 (ko) 반도체 구조물의 제조 방법
JP2005064204A (ja) ＩＩＩ族窒化物系化合物半導体発光素子及びそれに用いる窒化ガリウム（ＧａＮ）基板の製造方法
KR100820836B1 (ko) 발광 다이오드 제조방법
JP4631214B2 (ja) 窒化物半導体膜の製造方法
JP4381397B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
KR20150015760A (ko) 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법
JP4200115B2 (ja) カーボンドープ半導体膜、半導体素子、及びこれらの製造方法
JP2000091252A (ja) 窒化ガリウム系化合物半導体及び半導体素子
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
JP4172444B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP2001267243A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140207

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200213

Year of fee payment: 10