KR20130107781A - 발광소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 - Google Patents

발광소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 Download PDF

Info

Publication number
KR20130107781A
KR20130107781A KR1020120029839A KR20120029839A KR20130107781A KR 20130107781 A KR20130107781 A KR 20130107781A KR 1020120029839 A KR1020120029839 A KR 1020120029839A KR 20120029839 A KR20120029839 A KR 20120029839A KR 20130107781 A KR20130107781 A KR 20130107781A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
barrier
emitting device
conductive semiconductor
Prior art date
Application number
KR1020120029839A
Other languages
English (en)
Inventor
김형준
김동욱
이선호
한영훈
임현철
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120029839A priority Critical patent/KR20130107781A/ko
Publication of KR20130107781A publication Critical patent/KR20130107781A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는 제1도전형 반도체층과 제2도전형 반도체층 사이에 배치되며 교대로 적층된 복수의 우물층과 복수의 장벽층을 포함하는 활성층을 포함하며, 상기 활성층은 상기 제2도전형 반도체층에 인접하며 제1밴드 갭을 갖는 제1장벽층; 및 상기 제1장벽층에 인접한 제2장벽층; 상기 제1 및 제2장벽층 사이에 배치된 제1우물층; 상기 제2장벽층과 제1도전형 반도체층 사이에 상기 제1밴드 갭보다 좁은 제2밴드 갭을 갖는 적어도 하나의 제2우물층을 포함하며, 상기 제1 및 제2우물층은 InGaN계 반도체를 포함하며, 상기 제1장벽층은 상기 제1우물층에 인접하며 상기 제2장벽층의 밴드 갭과 동일한 밴드 갭을 갖는 제1장벽부; 상기 제1장벽부와 상기 제2도전형 반도체층 사이에 배치되며 인듐 함량이 그레이드(grade)하게 증가한 제2장벽부를 포함한다.

Description

발광소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME, LIGHT EMITTING DEVICE PACKAGE AND LIGHTING SYSTEM}
실시예는 발광소자, 발광소자 제조방법, 및 발광소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 발광소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있다.
최근에는 청색 또는 녹색 등의 단파장 광을 생성하여 풀 컬러 구현이 가능한 고출력 발광 칩이 개발된바 있다. 이에, 발광 칩으로부터 출력되는 광의 일부를 흡수하여 광의 파장과 다른 파장을 출력하는 형광체를 발광 칩 상에 도포함으로써, 다양한 색의 발광 다이오드를 조합할 수 있으며 백색 광을 발광하는 발광 다이오드도 구현이 가능하다. 또한 발광 다이오드의 활성층에서의 광 추출 효율을 개선시키기 위한 연구가 진행되고 있다.
실시 예는 새로운 구조의 활성층을 갖는 발광 소자를 제공한다.
실시예는 활성층의 장벽층 중 제2도전형 반도체층에 가장 가까운 장벽층의 인듐 함량을 점차 증가시켜 줄 수 있도록 한 발광 소자를 제공한다.
실시 예는 활성층에서 제2도전형 반도체층에 가장 가까운 장벽층의 인듐 함량을 스텝 구조로 점차 줄여줄 수 있도록 한 발광 소자를 제공한다.
실시 예는 활성층의 장벽층 중 제2도전형 반도체층에 가장 가까운 장벽층의 인듐 함량을 1-15% 범위 내에서 점차 증가한 발광 소자를 제공한다.
실시 예는 제2도전형 반도체층에 가장 가까운 장벽층의 밴드 갭을 점차 좁아지게 하고 상기 제2도전형 반도체층에 가장 가까운 우물층의 밴드 갭을 다른 우물층의 밴드 갭보다 넓게 형성한 발광 소자를 제공한다.
실시 예는 제2도전형 반도체층에 가장 가까운 장벽층의 밴드 갭을 점차 좁아지게 하고 상기 제2도전형 반도체층에 가장 가까운 우물층의 두께를 다른 우물층의 두께보다 얇게 형성한 발광 소자를 제공한다.
실시 예에 따른 발광 소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제2도전형 반도체층; 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되며, 교대로 적층된 복수의 우물층과 복수의 장벽층을 포함하는 활성층을 포함하며, 상기 활성층은 상기 제2도전형 반도체층에 인접하며 제1밴드 갭을 갖는 제1장벽층; 및 상기 제1장벽층에 인접한 제2장벽층; 상기 제1 및 제2장벽층 사이에 배치된 제1우물층; 상기 제2장벽층과 제1도전형 반도체층 사이에 상기 제1밴드 갭보다 좁은 제2밴드 갭을 갖는 적어도 하나의 제2우물층을 포함하며, 상기 제1 및 제2우물층은 InGaN계 반도체를 포함하며, 상기 제1장벽층은 상기 제1우물층에 인접하며 상기 제2장벽층의 밴드 갭과 동일한 밴드 갭을 갖는 제1장벽부; 상기 제1장벽부와 상기 제2도전형 반도체층 사이에 배치되며 인듐 함량이 그레이드(grade)하게 증가한 제2장벽부를 포함한다.
실시예는 새로운 구조를 갖는 활성층을 제공할 수 있다.
실시예는 활성층의 내부 양자 효율을 개선시켜 줄 수 있다.
실시 예는 활성층에서의 hot-electron 효과를 감소시켜 줄 수 있다.
실시 예는 전자의 오버 플로우(over flow)를 방지함으로써 광도 및 순방향 전류를 줄일 수 있다.
실시 예는 활성층의 마지막 장벽층에 의해 스트레인을 완화시켜 줄 수 있다.
실시 예는 활성층 위에 배치된 전자 차단층의 알루미늄 함량을 감소시켜 줄 수 있고, 전자 차단층의 품질(quality)을 개선시켜 줄 수 있다.
실시 예는 활성층으로부터 방출된 광의 색 순도를 개선시켜 줄 수 있다.
실시 예는 발광 소자 및 이를 구비한 발광 소자 패키지의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시예에 따른 발광소자의 측 단면도이다.
도 2는 도 1의 활성층의 에너지 밴드 다이어그램이다.
도 3은 제2실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다.
도 4는 제3실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다.
도 5는 제4실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다.
도 6은 제5실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다.
도 7은 제6실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다.
도 8은 제7실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다.
도 9는 제1실시 예의 발광 소자의 다른 예를 나타낸 도면이다.
도 10은 도 1의 발광 소자에 전극을 배치한 예를 나타낸 도면이다.
도 11은 도 1의 발광 소자에 전극을 배치한 다른 예를 나타낸 도면이다.
도 12는 도 1의 활성층에서의 재 결합률을 나타낸 도면이다.
도 13은 비교 예의 재 결합률을 나타낸 도면이다.
도 14는 도 1의 활성층에서의 콘센트레이션(concentration)을 나타낸 도면이다.
도 15는 비교 예의 활성층에서의 콘센트레이션을 나타낸 도면이다.
도 16은 도 10의 발광 소자의 패키지를 나타낸 도면이다.
도 17은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 갖는 표시 장치를 나타낸 사시도이다.
도 18은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 갖는 표시 장치의 다른 예를 나타낸 측 단면도이다.
도 19는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 갖는 조명 장치를 나타낸 사시도이다.
이하에서는 첨부한 도면을 참조하여 실시예에 따른 발광소자 및 그 제조방법에 대해서 상세하게 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 제1실시예에 따른 발광소자의 단면도이며, 도 2는 도 1의 활성층의 에너지 밴드 다이어그램이다.
도 1을 참조하면, 발광소자는 기판(110), 버퍼층(111), 저전도층(112), 제1도전형 반도체층(113), 활성층(115), 전자 차단층(116), 및 제2도전형 반도체층(117)을 포함할 수 있다.
상기 기판(111)은 투광성, 절연성 또는 도전성의 재질로 형성될 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나로 형성될 수 있다. 상기 기판(110)의 상면 및 하면 중 적어도 하나에는 복수의 돌출부(미도시)가 형성될 수 있으며, 상기의 복수의 돌출부는 상기 기판(110)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(110)의 두께는 30㎛~300㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(110) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(110) 위에는 버퍼층(111)이 형성될 수 있으며, 상기 버퍼층(111)은 II족 내지 VI족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있으며, 예컨대 II족-VI족 또는 III족-V족 화합물 반도체로 형성될 수 있다. 상기 버퍼층(111)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(111)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 2개를 이용하여 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.
상기 버퍼층(111)은 상기 기판(110)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(111)은 상기 기판(110)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(111)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(111)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(111) 위에 저 전도층(112)이 형성되며, 상기 저 전도층(112)은 언도프드 반도체층으로서, 제1도전형 반도체층(113)보다 낮은 전기 전도성을 가진다. 상기 저 전도층(112)은 III족-V족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형의 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 저 전도층(112)은 복수의 제1도전형 반도체층(113) 사이에 더 형성될 수 있다.
상기 저 전도층(112) 위에는 제1도전형 반도체층(113)이 형성될 수 있다. 상기 제1도전형 반도체층(113)은 화합물 반도체 예컨대, 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 일 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(113)이 n형 반도체층인 경우, 상기 제1도전형의 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다.
상기 저 전도층(112)과 상기 제1도전형 반도체층(113) 중 적어도 한 층에는 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층과 제2층의 두께는 수 Å 이상으로 형성될 수 있다.
상기 제1도전형 반도체층(113)과 상기 활성층(115) 사이에는 제1클래드층(미도시)이 형성될 수 있으며, 상기 제1클래드층은 GaN계 반도체로 형성될 수 있다. 이러한 제1클래드층은 캐리어를 구속시켜 주는 역할을 한다. 다른 예로서, 상기 제1 클래드층(미도시)은 AlGaN, InGaN층 또는 InGaN/GaN 초격자 구조로 형성될 수 있으며, 이에 한정하지 않는다. 상기 제1 클래드층은 n형 또는/및 p형 도펀트를 포함할 수 있으며, 예컨대 제1도전형 또는 저 전도성의 반도체층으로 형성될 수 있다.
상기 제1도전형 반도체층(113) 위에는 활성층(115)이 형성된다. 상기 활성층(115)은 단일 우물, 단일 양자 우물, 다중 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(115)은 우물층(51,57)과 장벽층(61,67)이 교대로 배치되며, 상기 우물층(51,57)은 에너지 준위가 연속적인 우물층일 수 있다. 또한 상기 우물층(61,67)은 에너지 준위가 양자화된 양자 우물(Quantum Well)일 수 있다. 상기의 우물층(51,57)은 양자 우물층으로 정의될 수 있으며, 상기 장벽층(61,67)은 양자 장벽층으로 정의될 수 있다. 상기 우물층(51,57)과 상기 장벽층(61,67)의 페어는 3~30주기로 형성될 수 있다. 상기 우물층(51,57)은 예컨대, InxAlyGa1 -x- yN (0<x≤1, 0≤y≤1, 0<x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 장벽층(61,67)은 상기 우물층(51,57)의 밴드 갭보다 더 넓은 밴드 갭을 갖는 반도체층으로 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
상기 우물층(51,57)의 두께는 1.5~5nm 범위 내에 형성될 수 있으며, 예컨대 2~4nm 범위 내에서 형성될 수 있다. 상기 장벽층(61,67)의 두께는 상기 우물층(51,57)의 두께보다 더 두껍고 5~18nm의 범위 내에 형성될 수 있으며, 예컨대 5~7nm 범위 내에서 형성될 수 있다. 상기 장벽층(61,67) 중 적어도 하나에는 도전형 도펀트 예컨대, n형 도펀트를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(115)은 자외선 대역부터 가시광선 대역의 파장 범위 내에서 선택적으로 발광할 수 있으며, 예컨대 420nm~450nm 범위의 피크 파장을 발광할 수 있다.
상기 활성층(115) 위에는 전자 차단층(116)이 형성되며, 상기 전자 차단층(116)은 상기 활성층(115)의 장벽층(61,67)의 밴드 갭보다 더 높은 밴드 갭을 가지며, III-V족 화합물 반도체 예컨대, GaN 계 반도체로 형성될 수 있다. 예를 들어, 상기 전자 차단층(116)은 AlGaN, AlGaN/GaN 페어, InAlGaN/GaN 페어 중 적어도 하나를 포함할 수 있다. 상기 전자 차단층(116)은 제2도전형 예컨대, p형 도펀트를 포함할 수 있다. 다른 예로서, 상기 전자 차단층(116)은 상기 제2도전형 반도체층(117)보다 저 전도성일 수 있다.
상기 전자 차단층(116)의 밴드 갭(G4)은 제2도전형 반도체층(117)의 밴드 갭보다 넓게 형성되어, 전자 차단 역할을 수행하게 된다.
상기 전자 차단층(116) 위에는 제2도전형 반도체층(117)이 형성되며, 상기 제2도전형 반도체층(117)은 화합물 반도체 예컨대, 제2도전형의 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 일 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2도전형 반도체층(117)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 적어도 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(117)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. 상기의 제1도전형 반도체층(113) 및 제2도전형 반도체층(117)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형과 상기 제2도전형의 반도체층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층들(116,117)은 n형 반도체층, 상기 제1도전형 반도체층(113)은 p형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(117) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층인 n형 반도체층이 더 형성할 수도 있다. 상기 발광소자는 상기 제1도전형 반도체층(113), 활성층(115) 및 상기 제2도전형 반도체층(117)을 발광 구조물로 정의될 수 있으며, 상기 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 적어도 한 구조를 포함할 수 있다. 상기 n-p 및 p-n 접합은 2개의 층 사이에 활성층이 배치되며, n-p-n 접합 또는 p-n-p 접합은 3개의 층 사이에 적어도 하나의 활성층을 포함하게 된다.
상기 활성층(115)의 성장 방법은 예컨대, 소정의 성장 온도 예컨대, 700 ~ 950℃ 범위 내에서 H2 또는/및 N2를 캐리어 가스로 사용하여 NH3, TMGa(또는 TEGa), TMIn, TMAl의 소스로 선택적으로 공급하여, GaN 또는 InGaN으로 이루어진 우물층(51,57), GaN, AlGaN, InGaN 또는 InAlGaN으로 이루어진 장벽층(61,67)을 형성할 수 있다. 상기 전자 차단층(116)의 성장을 위해 마지막 양자 우물 구조를 성장하면서 성장 온도를 올리게 된다. 이때 성장 온도를 올림으로써, 마지막 양자 우물 구조의 박막 특성은 개선될 수 있다.
실시 예의 활성층(115)은 복수의 우물층(51,57)과 복수의 장벽층(61,67)이 교대로 적층된다. 상기 복수의 우물층(51,57)의 인듐 조성비는 12~15% 범위를 갖고, 밴드 갭은 피크 파장이 450nm일 때 2.75eV이며, 피크 파장이 420nm인 경우, 2.95eV를 가질 수 있다. 이러한 우물층(51,57)은 자외선 대역부터 가시광선 대역 내에서 소정의 피크 파장을 발광할 수 있으며, 상기 우물층(51,57)의 밴드 갭은 상기의 피크 파장에 따라 변경될 수 있다.
상기 장벽층(61,67)은 상기 우물층(51,57)보다 넓은 에너지 밴드 갭을 갖는 질화물 반도체로 형성된다.
이하, 설명의 편의를 위해 전자 차단층(116) 또는 제2도전형 반도체층(117)에 인접한 2개의 양자 우물 구조는 도 2에 도시된 바와 같이, 전자 차단층(116)에 가까운 순서부터 제1장벽층(67) 및 제1우물층(57)과, 제2장벽층(65) 및 제2우물층(55)으로 정의하여 설명하기로 한다. 상기 제1장벽층(67)은 상기 전자 차단층(116)과 제1우물층(57) 사이에 배치되며, 상기 제2장벽층(65)은 제1우물층(57)과 제2우물층(55) 사이에 배치된다.
상기 제1우물층(57)에는 비교적 입자 크기가 큰 p형 도펀트가 침투될 수 있으므로, 상기 제1우물층(57)의 결정 품질이 저해될 수 있다. 이는 제2우물층(55)의 결정성이 상기 제1우물층(57)보다 더 우수할 수 있다. 여기서, 제2도전형 반도체층(117)을 통해 주입되는 캐리어 즉, 정공은 전자에 비해 그 주입 길이나 이동도가 수 십배 내지 수 백배 작으므로, 특정 영역에서 정공의 양이 급격히 감소하여 재 결합 효율은 낮아지게 된다. 실시 예의 제1장벽층(67)의 에너지 밴드 갭과 전자 차단층(116)과의 에너지 밴드 갭 차이를 더 넓게 하여 전자의 오버 플로우(over flow)를 방지하고, 제1 및 제2우물층(57,55)으로의 정공 주입 효율을 늘려주어, 재 결합률을 향상시켜 줄 수 있다.
도 2는 도 1의 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다. 도 2에서 세로 축은 에너지 밴드 갭의 절대 크기(eV)를 나타내며, 가로 축은 성장 방향을 나타낸다.
도 2를 참조하면, 활성층(115)은 상기 제1장벽층(67)은 서로 다른 층을 포함하여 상기 제2장벽층(65)과 다른 물질로 형성될 수 있다. 이에 따라 제1장벽층(67)/제1우물층(57)의 페어 구조는 제2장벽층(65)/제2우물층(55)의 페어 구조와는 상이하게 형성될 수 있다.
상기 제1우물층(57)은 상기 제1도전형 반도체층(113)보다는 상기 제2도전형 반도체층(117)에 더 가깝게 배치되거나, 상기 제1장벽층(67)보다는 상기 활성층(115)의 중심부에 더 가깝게 배치된다.
상기 제1 및 제2우물층(57,55)이 InGaN 계의 반도체층으로, 그 인듐 조성비는 12~15%로 형성될 수 있고, 예컨대 InxGa1 - xN (0.12≤x≤0.15)의 조성식을 갖는다. 상기 제1 및 제2우물층(57,55)의 인듐 함량은 제3우물층(51)에도 적용될 수 있다.
상기 제1장벽층(67)은 상기 제2장벽층(65)와 다른 구조로 형성될 수 있으며, 예컨대 제1장벽부(11) 및 제2장벽부(12)를 포함하며, 상기 제1장벽부(11)는 제2장벽부(12)와 제1우물층(57) 사이에 배치되며, 상기 제2장벽부(12)는 상기 제1장벽부(11)와 상기 전자 차단층(116) 사이에 배치된다. 상기 제1장벽부(11)는 InGaN, AlGaN 또는 GaN 반도체로 형성되며, 상기 제2장벽부(12)는 InGaN 반도체로 형성된다. 따라서, 상기 제1장벽층(67)은 AlGaN/InGaN 적층 구조, 또는 GaN/InGaN 적층 구조 또는 InGaN/InGaN의 적층 구조 중에서 어느 하나로 형성될 수 있다.
상기 제1장벽부(11)는 인듐 함량이 0%-1%이며, 상기 제2장벽부(12)의 인듐 함량은 그레이드하게 증가하게 형성될 수 있으며, 예컨대 1-2%의 함량부터 14-15%의 함량까지 증가될 수 있다. 상기 제2장벽부(12)는 최대 인듐 함량이 상기 제1 및 제2우물층(57,55)의 인듐 함량보다 낮게 형성될 수 있으며, InxGa1 - xN (0.1≤x≤0.15)의 조성식을 갖는 반도체로 형성될 수 있다. 상기 제2장벽부(12)의 영역 중에서 상기 제1장벽부(11)에 인접한 영역의 인듐 함량은 1-2% 범위이며, 상기 전자 차단층(116)에 인접한 영역의 인듐 함량은 14%-15% 범위로 형성될 수 있다.
여기서, 상기 제2장벽부(12)의 최대 인듐 함량이 상기 우물층(51,55,57) 보다 낮게 함으로써, 우물층과 장벽층의 경계가 무너지는 것을 방지할 수 있다.
상기 제1장벽층(67)의 두께(T3+T4)는 제3장벽층(61) 또는 제1장벽층(65)과 동일한 두께(T1)로 형성될 수 있으며, 예컨대 제1장벽층(65) 또는 제3장벽층(61)의 두께(T1)은 5nm-18nm 두께일 수 있다. 상기 제1장벽층(67)의 제2장벽부(12)의 두께(T4)는 상기 제1장벽부(11)의 두께(T3)보다 두껍게 형성될 수 있으며, 상기 제1장벽부(11)의 두께(T3)는 상기 제1장벽층(67)의 두께(T3+T4)의 20%-30% 범위 예컨대, 2nm-3nm 범위일 수 있다. 상기 제1장벽부(11)의 두께(T3)를 최소 2nm 이상으로 형성함으로써, 인접한 제1우물층(57)과 경계가 무너지는 것을 방지할 수 있다. 또한 상기 제1장벽부(11)의 두께(T3)는 상기 제1우물층(57)의 두께(T1)보다 좁게 형성될 수 있다. 상기 제2장벽부(12)의 두께(T4)는 상기 제1장벽층(67)의 두께(T3+T4)의 70%-80% 범위 예컨대, 3nm-14nm 범위일 수 있다.
상기 제1장벽부(11)의 밴드 갭은 제2장벽층(65)과 제3장벽층(61)과 동일한 제1밴드 갭(G1)으로 형성되며, 제2장벽부(12)의 밴드 갭은 상기 전자 차단층(116)으로 진행할수록 점차 좁아지게 형성된다. 상기 제2장벽부(12)의 밴드 갭은 연속적인 곡선 형상을 갖고 감소하게 된다. 그리고 상기 제2장벽부(12) 중에서 전자 차단층(116)에 가장 인접한 제3밴드 갭(G3)은 우물층(51,55,57)의 제2밴드 갭(G2)보다 넓게 형성될 수 있다. 상기 제1 및 제2우물층(57,55)은 제3우물층(51)과 동일한 제2밴드 갭(G2)으로 형성될 수 있다.
상기 제2장벽부(12) 중에서 가장 좁은 밴드 갭을 갖는 제3밴드 갭(G3)과 전자 차단층(116)의 제4밴드 갭(G4)과의 차이는 G1과 G4의 차이보다 더 넓게 형성함으로써, 전자의 오버 플로우를 효과적으로 감소시켜 줄 수 있다. 이에 따라 정공과의 재 결합률을 개선시켜 주어 광도 개선 효과가 있다. 상기 제3밴드 갭(G3)은 2.75eV<G3<3.42eV 범위로 형성될 수 있다. 여기서, 상기 G1은 3.42eV일 수 있으며, 상기 G2는 2.75eV일 수 있으며, 이는 피크파장에 따라 달라질 수 있다.
상기와 같이, 제1장벽층(67)의 인듐 함량을 전자 차단층(116)에 인접할수록 그레이드하게 증가시켜 줌으로써, 전자를 효과적으로 차단할 수 있으며, 홀의 이동은 증가시켜 줄 수 있다. 또한 제1장벽층(67)은 InGaN 장벽층에 비해 스트레인(strain)을 완화시켜 줄 수 있다. 또한 열 전자(Hot electron) 효과를 감소시켜 줄 수 있다. 상기의 열 전자 효과는 반도체 소자에서 발생되는 현상으로, 반도체층의 전도성 밴드와 연계된 에너지보다 훨씬 큰 레벨의 에너지에 여기된 열 전자가 전자에 미치는 영향을 의미한다. 상기의 열 전자는 소자 내의 열을 증가시키는 원인이 된다. 상기의 열 전자는 격자에서 열 평형 상태에 있지 못한 전자를 말한다.
상기 제1장벽층(67)에 인듐 함량이 그레이드하게 증가됨으로써, 전자 장벽층(116)의 알루미늄 함량을 AlGaN 장벽층이 배치된 구조에 비해 감소시켜 줄 수 있다.
도 12는 도 2의 활성층에서의 재 결합률(recombination)을 나타낸 도면이며, 도 13은 비교 예로서 활성층의 InGaN 우물층과 AlGaN 장벽층의 페어를 갖는 양자 우물 구조의 재 결합률을 나타낸 도면이다. 도 12의 A1 영역을 도 13의 A1' 영역과 비교하면, 전 영역에서 균일하게 발광 효율이 더 증가됨을 알 수 있으며, 특히 제2도전형 반도체층에 가장 가까운 제1우물층의 영역이 비교 예보다 더 높게 나타나게 된다.
도 14는 도 2의 활성층에서의 콘센트레이션(Concentration)을 나타낸 도면이며, 도 15은 비교 예로서 활성층의 InGaN 우물층과 AlGaN 장벽층의 페어를 갖는 양자 우물 구조의 콘센트레이션을 나타낸 도면이다. 도 14의 A2 영역을 도 15의 A2' 영역과 비교하면, 전 영역에서 전자와 홀의 분포가 비교 예에 비해 더 균일하게 분포하게 된다.
도 3은 제2실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.
도 3을 참조하면, 제1장벽층(67A)은 제1우물층(57)과 전자 차단층(116) 사이에 배치되며, 제1장벽부(13)와 제2장벽부(14)를 포함하며, 상기 제2장벽부(14)의 인듐 함량은 도 2의 제2장벽부(12)의 인듐 함량보다 더 급격하게 그레이드하게 된다. 예컨대, 도 2의 제2장벽부(12)의 인듐 함량이 0.0001% 단위로 그레이드하게 증가된다면, 도 3의 제2장벽부(14)의 인듐 함량은 0.001% 단위로 그레이드하게 증가될 수 있다. 또한 제2장벽부(14)의 성장 시간이나 온도를 조절하여 상기의 인듐 함량을 조절할 수 있다. 상기 제2장벽부(14)의 밴드 갭은 연속적인 곡선 형상을 갖고 감소하게 된다.
도 4은 제3실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다. 제3실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.
도 4를 참조하면, 제1장벽층(67B)은 제1우물층(57)과 전자 차단층(116) 사이에 배치되며, 제1장벽부(15)와 제2장벽부(16)를 포함하며, 상기 제2장벽부(16)의 인듐 함량은 스텝 구조로 그레이드하게 증가된다. 예컨대, 도 3의 제2장벽부(16)의 인듐 함량은 일정 %씩 일정 간격을 갖고 그레이드하게 증가되며, 그 밴드 갭은 불 연속적인 스텝 구조를 갖고 감소된다.
도 5는 제4실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다. 제4실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.
도 5를 참조하면, 제1장벽층(67C)은 제1우물층(57)과 전자 차단층(116) 사이에 배치되며, 제1장벽부(17), 제2장벽부(18) 및 제3장벽부(19)를 포함하며, 상기 제2장벽부(18)의 인듐 함량은 상기 제1장벽부(17)부터 제3장벽부(19)까지 그레이드하게 증가되며, 상기 제3장벽부(19)는 상기 제2장벽부(18)의 최대 인듐 함량보다 적은 인듐 함량 예컨대, 10-11%까지의 인듐 함량으로 증가되고 다시 그레이드하게 증가하게 된다. 상기 제2장벽부(18)의 최대 인듐 함량은 상기 제3장벽부(19)의 최소 인듐 함량보다 높고 최대 인듐 함량(예: 14-15%)보다 적게 형성될 수 있다. 이와 같이 인듐 함량을 변화시켜 주더라도, 제1실시 예와 동일한 효과를 가질 수 있다.
도 6은 제5실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다. 제5실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.
도 6을 참조하면, 제1장벽층(67D)은 제1우물층(57)과 전자 차단층(116) 사이에 배치되며, 제1장벽부(21), 제2장벽부(22) 및 제3장벽부(23)를 포함하며, 상기 제1장벽층(67D)의 두께(T3+DT+D5)는 제2 및 제3장벽층(65,61)과 동일한 두께(T1)이거나, 다른 두께로 형성될 수 있다.
상기 제2장벽부(22)의 인듐 함량은 상기 제1장벽부(21)부터 제3장벽부(23)까지 그레이드하게 증가되며, 예컨대 최소 0.01%부터 최대 14-15%까지 증가하게 된다.
상기 제1장벽부(21) 및 상기 제3장벽부(23)는 AlGaN, InGaN, 또는 GaN 중 적어도 하나로 형성될 수 있으며, 상기 제2장벽부(22)는 InGaN으로 형성될 수 있다.
상기 제1장벽부(21) 및 상기 제3장벽부(23)는 동일한 밴드 갭(G1)으로 형성될 수 있으며, 상기 제2장벽부(22)는 G1보다 넓고 G2보다 좁게 형성될 수 있다.
상기 제1장벽부(21)의 두께(T3)는 상기 제3장벽부(23)의 두께(T6)와 같거나 더 두꺼울 수 있으며, 상기 제2장벽부(22)의 두께(T5)는 상기 제1장벽부(21)의 두께(T3) 또는 제3장벽부(23)의 두께(T6)보다 두껍게 형성될 수 있다.
도 7은 제6실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다. 제6실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.
도 7을 참조하면, 상기 활성층(115)은 전자 차단층(116)에 인접한 제1장벽층(67E)과, 상기 제1장벽층(67E)에 인접한 제1우물층(57A)을 포함한다. 상기 제1장벽층(67E)은 제1장벽부(24)와 제2장벽부(25)를 포함하는 구조로 도시하였으나, 이러한 구조는 제1 내지 제5실시 예 중 어느 하나를 적용할 수 있으며, 이에 대한 구체적인 설명은 상기의 설명을 참조하기로 한다.
상기 제1우물층(57A)은 제2우물층(55)보다 얇은 두께(T7)로 형성될 수 있으며, 예컨대 두께(T7)는 1~2nm로 형성될 수 있다. 상기 제1우물층(57A)의 밴드 갭은 제2 및 제3우물층(55,51)의 밴드 갭과 동일한 밴드 갭(G2)으로 형성된다. 이에 따라 상기 제1우물층(57A)의 재 결합 에너지 준위의 최저 값이 더 높아지게 되며, 이로 인해 상기 제2우물층(55)으로의 정공 이동이 증가하게 되어, 상기 제2우물층(55)에서의 재 결합률 또한 증가하게 된다. 이로 인해 전자 차단과 더블어, 정공 이동이 증가하게 되므로, 광 효율이 증가될 수 있으며, 광의 색 순도도 개선될 수 있다.
도 8은 제7실시 예에 따른 활성층의 에너지 밴드 다이어그램을 나타낸 도면이다. 제7실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.
도 8을 참조하면, 상기 활성층(115)은 전자 차단층(116)에 인접한 제1장벽층(67F)과, 상기 제1장벽층(67F)에 인접한 제1우물층(57B)을 포함한다. 상기 제1장벽층(67F)은 제1장벽부(26) 및 제2장벽부(27)를 포함하는 구조로 도시하였으나, 제1 내지 제5실시 예 중 어느 하나를 적용할 수 있으며, 이에 대한 구체적인 설명은 상기의 설명을 참조하기로 한다.
상기 제1우물층(57B)의 우물 깊이는 제2우물층(55)의 우물 깊이보다 낮게 형성될 수 있으며, 예컨대 제2우물층(55)의 우물 깊이의 70% 이상의 범위로 형성될 수 있다. 여기서, 상기 제1우물층(57B)의 두께는 제3 또는 제2우물층(51,55)과 동일한 두께로 형성될 수 있으며, 인듐 함량은 제3 또는 제2우물층(51,55)의 인듐 함량보다 적은 함량으로 예컨대, 8%-12% 범위로 형성될 수 있다.
상기 제1우물층(57B)의 밴드 갭(G5)은 제3밴드 갭(G3)와 동일하거나 좁을 수 있고, 제2밴드 갭(G2)보다는 넓고 제1밴드 갭(G1)보다는 좁을 수 있다. 상기 전자 차단층(116)에 인접한 제1우물층(57B)의 밴드 갭(G5)을 넓혀 줌으로써, 상기 제1우물층(57B)에 주입된 정공은 기하 급수적으로 탈출하여 제2우물층(55)으로 이동한 후, 재 결합하게 된다. 이에 따라 상기 제1우물층(57B)에서의 재 결합은 거의 발생되지 않을 수 있고, 결정성이 좋은 제2우물층(55)에서의 재 결합률이 높아져 전체적인 광도가 증가될 수 있다. 또한 활성층(15)으로부터 방출된 광의 색 순도를 개선시켜 줄 수 있다.
도 9는 제1실시 예의 발광 소자의 다른 예를 나타낸 도면로서, 제1실시 예와 동일한 구성 요소는 제1실시 예를 참조하기로 한다.
도 9를 참조하면, 발광 소자는 제1도전형 반도체층(113)과 활성층(115) 사이에 초격자층(114)을 포함한다. 상기 초격자층(114)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 2개를 이용하여 서로 다른 반도체층을 교대로 배치하여 형성될 수 있으며, 각 층은 1~15Å의 두께로 형성될 수 있다. 상기 초격자층(114)은 예컨대, AlGaN/GaN의 페어를 3-30주기로 형성하거나, AlGaN/GaN/InGaN/GaN의 페어를 2-20주기로 형성하거나, InGaN/GaN의 페어를 3-30 주기로 형성할 수 있다. 상기의 초격자층(114)은 전류를 확산시켜 주는 효과가 있으며, 또한 격자 차이에 의해 활성층 방향으로 전달되는 결함(예: V자 형상의 pit)을 저감시켜 주어, 활성층(115)의 품질을 개선시켜 줄 수 있다.
도 10은 도 1의 발광 소자에 전극을 배치한 예를 나타낸 도면이다.
도 10을 참조하면, 발광 소자는 제2도전형 반도체층(117) 상에 전극층(121) 및 제2전극(125)이 형성되며, 상기 제1도전형 반도체층(113) 위에 제1전극(123)이 형성된다.
상기 전극층(121)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 상기 전극층(121)은 화합물 반도체층의 굴절률보다 낮은 굴절률로 형성될 수 있다.
상기 전극층(121)은 제2도전형 반도체층(117)의 상면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 전극층(121)은 반사 전극층으로 형성될 수 있으며, 그 물질은 예컨대, Al, Ag, Pd, Rh, Pt, Ir 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있다.
상기 전극층(121)의 상면 및 하면 중 적어도 하나에는 러프니스가 형성될 수 있으며, 상기 러프니스는 광 추출 효율을 개선시켜 줄 수 있다. 또한 제2도전형 반도체층(117)의 상면에는 러프니스가 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2전극(125)은 상기 제2도전형 반도체층(117) 및/또는 상기 전극층(121) 위에 형성될 수 있으며, 전극 패드를 포함할 수 있다. 상기 제2전극(125)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제2전극(125)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(113)의 일부에는 제1전극(123)이 형성된다. 상기 제1전극(123)과 상기 제2전극(125)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
상기 발광 소자의 표면에 절연층이 더 형성될 수 있으며, 상기 절연층은 발광 구조물의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다.
도 11은 도 1의 발광 소자의 전극을 배치한 다른 예를 나타낸 도면이다.
도 11을 참조하면, 제2도전형 반도체층(117) 아래에 전류 블록킹층(136), 및 제2전극(131,132,133,134)이 배치된다.
상기 전류 블록킹층(136)은 절연 물질 또는 고 저항의 금속으로 형성될 수 있으며, 상기 절연 물질은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있다.
상기 전류 블록킹층(136)은 상기 제1도전형 반도체층(113) 위에 배치된 제1전극(137)과 두께 방향으로 대응되게 배치된다. 상기 전류 블록킹층(136)은 상기 제2전극(131,132,133,134)으로부터 공급되는 전류를 차단하여, 다른 경로로 확산시켜 줄 수 있다.
상기 제2전극(131,132,133,134)은 복수의 전도층을 포함할 수 있으며, 예컨대 오믹 접촉층(131), 반사층(132), 본딩층(133) 및 전도성 지지부재(134)를 포함한다. 상기 오믹 접촉층(131)은 투과성 전도물질 또는 금속 물질로서, 예컨대 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO와 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 오믹 접촉층(131) 아래에 반사층(132)이 형성되며, 상기 반사층(132)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(132)은 상기 제2도전형 반도체층(117) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(132) 아래에는 본딩층(133)이 형성되며, 상기 본딩층(133)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 본딩층(133) 아래에는 전도성 지지 부재(134)가 형성되며, 상기 전도성 지지 부재(134)는 금속 또는 캐리어 기판일 수 있으며, 예컨대 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(134)는 다른 예로서, 전도성 시트로 구현될 수 있다.
여기서, 상기 도 1의 기판은 제거하게 된다. 상기 성장 기판의 제거 방법은 물리적 방법(예: Laser lift off) 또는/및 화학적 방법(습식 에칭 등)으로 제거할 수 있으며, 다른 반도체층도 제거하여 상기 제1도전형 반도체층(113)을 노출시켜 준다. 상기 기판이 제거된 방향을 통해 아이솔레이션 에칭을 수행하여, 상기 제1도전형 반도체층(113) 상에 제1전극(137)을 형성하게 된다. 이에 따라 발광 구조물 위에 제1전극(137) 및 아래에 전도성 지지 부재(134)를 갖는 수직형 전극 구조를 갖는 발광 소자가 제조될 수 있다.
상기 제1도전형 반도체층(113)의 상면에는 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 반도체층(113-117)의 표면에는 절연층(138)이 형성될 수 있으며, 상기 절연층(138)의 상면에는 러프니스와 같은 광 추출 구조가 형성될 수 있다.
<발광 소자 패키지>
도 16은 도 10의 발광 소자를 갖는 발광소자 패키지를 나타낸 도면이다.
도 16를 참조하면, 발광소자 패키지(200)는 몸체(221)와, 상기 몸체(221)에 적어도 일부가 배치된 제1 리드전극(211) 및 제2 리드전극(213)과, 상기 몸체(221) 상에 상기 제1 리드전극(211) 및 제2 리드전극(213)과 전기적으로 연결되는 상기 발광 소자(241)와, 상기 몸체(221) 상에 상기 발광 소자(241)를 덮는 몰딩부재(231)를 포함한다.
상기 몸체(221)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(221)는 위에서 볼 때 내부에 캐비티(cavity)(225) 및 상기 캐비티(225)의 둘레에는 캐비티 바닥에 대해 경사진 면으로 형성될 수 있다.
상기 제1 리드전극(211) 및 상기 제2 리드전극(213)은 서로 전기적으로 분리되며, 상기 몸체(221) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 리드전극(211) 및 상기 제2 리드전극(213)은 일부는 상기 캐비티(225) 내부에 배치되고, 다른 부분은 상기 몸체(221)의 외부에 배치될 수 있다.
상기 제1 리드전극(211) 및 제2 리드전극(213)은 상기 발광 소자(241)에 전원을 공급하고, 상기 발광 소자(241)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(241)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다. 상기 제1 및 제2리드 전극(211,213)은 금속 재질로 형성될 수 있으며, 간극부(223)에 의해 분리된다.
상기 발광 소자(241)는 상기 몸체(221) 상에 설치되거나 상기 제1 리드전극(211) 또는/및 제2 리드전극(213) 상에 설치될 수 있다.
상기 발광 소자(221)는 제1와이어(242)로 상기 제1 리드전극(211)과 연결되며, 제2와이어(243)로 제2 리드전극(213)과 연결될 수 있으며, 이에 한정되지 않는다.
상기 몰딩부재(231)는 상기 발광 소자(241)를 포위하여 상기 발광 소자(241)를 보호할 수 있다. 또한, 상기 몰딩부재(231)에는 형광체가 포함되고, 이러한 형광체에 의해 상기 발광 소자(241)에서 방출된 광의 파장이 변화될 수 있다.
<조명 시스템>
실시예에 따른 발광 소자 또는 발광 소자 패키지는 조명 시스템에 적용될 수 있다. 상기 조명 시스템은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 17 및 도 18에 도시된 표시 장치, 도 19에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 17은 실시 예에 따른 표시 장치의 분해 사시도이다.
도 17을 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 보드(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(200)를 포함하며, 상기 발광 소자 패키지(200)는 상기 보드(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 보드는 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 보드(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 보드(1033)은 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광 소자 패키지(200)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다. 상기 보드(1033) 상에는 도 10 또는 도 11의 발광 소자가 탑재된 후 패키징될 수 있다.
상기 복수의 발광 소자 패키지(200)는 상기 보드(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 18은 실시 예에 따른 발광 소자 패키지를 갖는 표시 장치를 나타낸 도면이다.
도 18을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(200)가 어레이된 보드(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 보드(1120)과 상기 발광 소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛(1150)으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 19는 실시 예에 따른 조명 장치의 사시도이다.
도 19를 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 보드(1532)과, 상기 보드(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(200)를 포함할 수 있다. 상기 발광 소자 패키지(200)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다.
상기 보드(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.
또한, 상기 보드(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 보드(1532) 상에는 적어도 하나의 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판 111: 버퍼층
112: 저 전도층 113: 제1도전형 반도체층
114: 초격자층 115: 활성층
116: 전자 차단층 117: 제2도전형 반도체층
51,55,57,57A, 57B: 우물층 61,65,67,67A-67F: 장벽층
11,13,15,17,21,24,26: 제1장벽부
12,14,16,18,22,25,27: 제2장벽부
19,23: 제3장벽부

Claims (18)

  1. 제1도전형 반도체층;
    상기 제1도전형 반도체층 위에 제2도전형 반도체층; 및
    상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되며, 교대로 적층된 복수의 우물층과 복수의 장벽층을 포함하는 활성층을 포함하며,
    상기 활성층은 상기 제2도전형 반도체층에 인접하며 제1밴드 갭을 갖는 제1장벽층; 및 상기 제1장벽층에 인접한 제2장벽층; 상기 제1 및 제2장벽층 사이에 배치된 제1우물층; 상기 제2장벽층과 제1도전형 반도체층 사이에 상기 제1밴드 갭보다 좁은 제2밴드 갭을 갖는 적어도 하나의 제2우물층을 포함하며,
    상기 제1 및 제2우물층은 InGaN계 반도체를 포함하며,
    상기 제1장벽층은 상기 제1우물층에 인접하며 상기 제2장벽층의 밴드 갭과 동일한 밴드 갭을 갖는 제1장벽부; 상기 제1장벽부와 상기 제2도전형 반도체층 사이에 배치되며 인듐 함량이 그레이드(grade)하게 증가한 제2장벽부를 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 제2장벽부의 인듐 함량은 상기 제1 및 제2우물층의 인듐 함량보다 낮은 발광 소자.
  3. 제2항에 있어서, 상기 제2장벽부 중에서 상기 제2도전형 반도체층에 인접한 영역의 인듐 함량은 14-15%이며, 상기 제1장벽부에 인접한 영역의 인듐 함량은 1-2%인 발광 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1장벽층의 두께는 상기 제2장벽층과 동일한 두께를 갖는 발광 소자.
  5. 제4항에 있어서, 상기 제1장벽층의 제2장벽부의 두께는 상기 제1장벽부의 두께보다 두꺼운 발광 소자.
  6. 제5항에 있어서, 상기 제1장벽부의 두께는 상기 제1장벽층의 두께의 20-30%인 발광 소자.
  7. 제6항에 있어서, 상기 제1장벽부의 두께는 상기 제1우물층의 두께보다 얇은 발광 소자.
  8. 제6항에 있어서, 상기 제1장벽층의 두께는 5nm-18nm 범위를 포함하는 발광 소자.
  9. 제4항에 있어서, 상기 제1장벽층의 제1장벽부는 AlGaN 또는 GaN을 포함하며, 상기 제2장벽부는 InGaN을 포함하는 발광 소자.
  10. 제3항에 있어서, 상기 제1장벽층은 상기 제2장벽부와 상기 제2도전형 반도체층 사이에 제1밴드 갭을 갖는 제3장벽부를 더 포함하는 발광 소자.
  11. 제1항 또는 제10항에 있어서, 상기 제1장벽층과 상기 제2도전형 반도체층 사이에 상기 제1밴드 갭보다 넓은 밴드 갭을 갖는 전자 차단층을 포함하는 발광 소자.
  12. 제11항에 있어서, 상기 전자 차단층은 p형 도펀트를 포함하는 발광 소자.
  13. 제12항에 있어서, 상기 전자 차단층은 AlGaN 또는 InAlGaN을 포함하는 발광 소자.
  14. 제11항에 있어서, 상기 활성층은 상기 우물층과 장벽층의 페어가 3-30주기인 발광 소자.
  15. 제11항에 있어서, 상기 제1우물층의 밴드 갭은 상기 제2우물층의 제1밴드 갭보다 넓은 제4밴드 갭을 갖는 발광 소자.
  16. 제1항에 있어서, 상기 제1도전형 반도체층, 상기 활성층 및 상기 제2도전형 반도체층은 질화물 반도체를 포함하는 발광 소자.
  17. 제4항에 있어서, 상기 제1도전형 반도체층과 상기 활성층 사이에 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 2개를 포함하는 초격자층을 포함하는 발광 소자.
  18. 제1항 내지 제3항 중 어느 한 항의 발광 소자를 갖는 조명 시스템.
KR1020120029839A 2012-03-23 2012-03-23 발광소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 KR20130107781A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120029839A KR20130107781A (ko) 2012-03-23 2012-03-23 발광소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120029839A KR20130107781A (ko) 2012-03-23 2012-03-23 발광소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Publications (1)

Publication Number Publication Date
KR20130107781A true KR20130107781A (ko) 2013-10-02

Family

ID=49631024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029839A KR20130107781A (ko) 2012-03-23 2012-03-23 발광소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Country Status (1)

Country Link
KR (1) KR20130107781A (ko)

Similar Documents

Publication Publication Date Title
US9711682B2 (en) Multiple quantum well light emitting device with multi-layer barrier structure
US8994001B2 (en) Light emitting device for improving a light emission efficiency
EP2346098B1 (en) Light emiting device
US10283673B2 (en) Light emitting device, light emitting device package and illumination system
KR101990095B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US8748867B2 (en) Light emitting device
KR101916020B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130028291A (ko) 발광소자 및 발광 소자 패키지
KR101843420B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130021296A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR102075151B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130017463A (ko) 반도체 성장용 기판, 질화물 반도체 소자 및 그 제조방법
KR20130009040A (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR20130045686A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130022439A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130017462A (ko) 성장기판, 반도체 소자 및 그 제조방법
KR20120137180A (ko) 발광 소자 및 발광 소자 패키지
KR102099314B1 (ko) 발광소자 및 이를 포함하는 조명장치
KR101826980B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130107781A (ko) 발광소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120087033A (ko) 발광 소자
KR20120001388A (ko) 발광 소자
KR20130026927A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130066441A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130039617A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application