KR102328457B1 - 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템 - Google Patents

발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템 Download PDF

Info

Publication number
KR102328457B1
KR102328457B1 KR1020150075845A KR20150075845A KR102328457B1 KR 102328457 B1 KR102328457 B1 KR 102328457B1 KR 1020150075845 A KR1020150075845 A KR 1020150075845A KR 20150075845 A KR20150075845 A KR 20150075845A KR 102328457 B1 KR102328457 B1 KR 102328457B1
Authority
KR
South Korea
Prior art keywords
layer
buffer layer
light emitting
emitting device
substrate
Prior art date
Application number
KR1020150075845A
Other languages
English (en)
Other versions
KR20160139919A (ko
Inventor
장정훈
남승근
임정순
최원희
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150075845A priority Critical patent/KR102328457B1/ko
Priority to PCT/KR2016/005671 priority patent/WO2016195341A1/ko
Priority to US15/577,962 priority patent/US10374124B2/en
Publication of KR20160139919A publication Critical patent/KR20160139919A/ko
Application granted granted Critical
Publication of KR102328457B1 publication Critical patent/KR102328457B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

실시예에 따른 발광소자는 상부면에 패턴부가 배치된 기판과, 상기 기판 상에 배치된 제1 버퍼층과, 상기 제1 버퍼층 상에 배치된 제2 버퍼층과, 상기 제2 버퍼층 상에 배치된 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 배치된 활성층과, 상기 활성층 상에 배치된 제2 도전형 반도체층과, 상기 기판의 패턴부와 대응되는 상기 제1 버퍼층 상에 배치된 보이드층을 포함할 수 있다.
실시예는 버퍼층 상에 보이드를 더 형성함으로써, 전위차에 의한 결함을 보다 효과적으로 차단할 수 있는 효과가 있다.

Description

발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE MANUFACTURING METHOD AND LIGHTING SYSTEM HAVING THE SAME}
실시예는 발광소자에 관한 것으로, 보다 상세하게는 발광소자의 광 효율을 향상시키기 위한 발광소자, 발광소자 제조방법 및 이를 구비하는 조명 시스템에 관한 것이다.
일반적으로, 발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 화합물 반도체로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다. 예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
종래 질화물 반도체는 사파이어 재질의 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층이 순차적으로 적층되어 형성된다.
하지만, 기판으로 사용되는 사파이어와 질화 갈륨(GaN)의 격자 상수 차이로 인해 전위에 의한 결함이 발생되고, 이로 인해 발광소자의 전기 특성 및 광 특성이 저하되는 문제점이 발생된다.
상기와 같은 문제점을 해결하기 위해, 실시예는 발광소자 내부에 발생된 전위차에 의해 발생된 결함에 의해 광 특성이 저하되는 것을 방지하기 위한 발광소자, 발광소자 제조방법 및 이를 구비하는 조명 시스템을 제공하는 것을 그 목적으로 한다.
상술한 목적을 달성하기 위하여, 실시예에 따른 발광소자는 상부면에 패턴부가 배치된 기판과, 상기 기판 상에 배치된 제1 버퍼층과, 상기 제1 버퍼층 상에 배치된 제2 버퍼층과, 상기 제2 버퍼층 상에 배치된 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 배치된 활성층과, 상기 활성층 상에 배치된 제2 도전형 반도체층과, 상기 기판의 패턴부와 대응되는 상기 제1 버퍼층 상에 배치된 보이드층을 포함할 수 있다.
또한, 상술한 목적을 달성하기 위하여, 실시예에 따른 발광소자 제조방법은 볼록 패턴 및 오목 패턴을 포함하는 패턴부가 형성된 기판을 마련하는 단계와, 상기 기판 상에 제1 버퍼층을 형성하는 단계와, 상기 제1 버퍼층 상에 제2 버퍼층을 형성하는 단계와, 상기 제2 버퍼층 상에 제1 도전형 반도체층을 형성하는 단계와, 상기 제1 도전형 반도체층 상에 활성층을 형성하는 단계와, 상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계를 포함하고, 상기 제2 버퍼층을 형성하는 단계는 상기 제1 버퍼층 상에 보이드층을 형성하는 단계를 포함할 수 있다.
실시예는 버퍼층으로 질화 알루미늄을 사용함으로써, 전위차에 의한 결함을 효과적으로 차단할 수 있는 효과가 있다.
또한, 실시예는 버퍼층 상에 보이드를 더 형성함으로써, 전위차에 의한 결함을 보다 효과적으로 차단할 수 있는 효과가 있다.
또한, 실시예는 기판 상에 패턴부를 형성함으로써, 전위차에 의한 결함을 효과적으로 감소시킬 수 있는 효과가 있다.
도 1은 실시예에 따른 보이드층이 형성된 발광소자를 나타낸 개략 단면도이다.
도 2는 실시예에 따른 보이드층이 형성된 발광소자의 전위가 차단되는 모습을 나타낸 개략 단면도이다.
도 3a 내지 도 3f는 실시예에 따른 발광소자의 제조방법을 나타낸 단면도이다.
도 4a 내지 도 4e는 실시예에 따른 발광소자의 또 다른 제조방법을 나타낸 단면도이다.
도 5는 실시예에 따른 발광소자 패키지의 단면도이다.
도 6 내지 도 8은 실시예에 따른 발광소자가 구비된 조명 시스템의 실시예들을 나타낸 분해 사시도이다.
이하, 도면을 참조하여 실시예를 상세히 설명하기로 한다.
도 1은 실시예에 따른 보이드층이 형성된 발광소자를 나타낸 개략 단면도이고, 도 2는 실시예에 따른 보이드층이 형성된 발광소자의 전위가 차단되는 모습을 나타낸 개략 단면도이다.
도 1을 참조하면, 실시예에 따른 발광 소자는 기판(110)과, 상기 기판(110) 상에 배치된 제1 버퍼층(121)과, 상기 제1 버퍼층(121) 상에 배치된 보이드층(130)과, 상기 보이드층(130) 상에 배치된 제2 버퍼층(123)과, 상기 제2 버퍼층(123) 상에 배치된 제1 도전형 반도체층(140)과, 상기 제1 도전형 반도체층(140) 상에 배치된 전류 확산층(191) 및 스트레인 제어층(193)과, 상기 스트레인 제어층(193) 상에 배치된 활성층(150)과, 상기 활성층(150) 상에 배치된 전자 차단층(195)과, 상기 전자 차단층(195) 상에 배치된 제2 도전형 반도체층(160)과, 상기 제2 도전형 반도체층(160) 상에 배치된 투광성 전극층(197)과, 상기 제1 도전형 반도체층(140) 상에 형성된 제1 전극(170)과, 상기 투광성 전극층(197) 상에 형성된 제2 전극(180)을 포함한다.
기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 상기 기판(110)은 사파이어(Al2O3) 기판일 수 있다. 그외 기판으로 SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다.
기판(110)은 베이스 기판(111)과, 상기 베이스 기판(111) 상에 형성된 패턴부(113)를 포함할 수 있다. 패턴부(113)는 베이스 기판(111) 상부에 형성될 수 있다. 패턴부(113)는 볼록 패턴 및 오목 패턴을 포함할 수 있다. 패턴부(113)는 베이스 기판(110)의 일부를 식각하여 형성할 수 있으며, 이와 다르게, 패턴부(113)는 베이스 기판(111)의 상부에 볼록 패턴을 형성하여 형성할 수 있다. 패턴부(113)는 베이스 기판(111) 상에 일정 간격 이격되도록 형성될 수 있다. 패턴부(113)는 섬(island) 형상으로 형성될 수 있다.
상기와 같은 패턴부(113)는 사파이어 재질의 기판(110)과 질화갈륨(GaN) 재질의 반도체층 사이의 전위차에 따른 결함을 방지할 수 있다.
상기 기판(110) 상에는 제1 버퍼층(121)이 형성될 수 있다.
제1 버퍼층(121)은 상기 발광구조물의 재료와 기판(110)의 격자 부정합을 완화시켜 주는 역할을 한다. 제1 버퍼층(121)은 기판(110)의 패턴부(113)의 상부를 덮도록 형성될 수 있다. 제1 버퍼층(121)은 기판(110)의 패턴부(113)와 대응되는 형상으로 형성될 수 있다. 제1 버퍼층(121)은 볼록부 및 오목부를 포함하도록 형성될 수 있다. 제1 버퍼층(121)으로는 질화알루미늄(AIN) 재질을 포함할 수 있다. 제1 버퍼층(121)은 AIN 재질로 형성함으로써, 사파이어와 GaN 사이의 전위차에 의한 결함을 감소시킬 수 있다.
상기 제1 버퍼층(121) 상에는 보이드층(130)이 형성될 수 있다.
보이드층(130)은 기판(110)의 패턴부(113)와 대응되는 제1 버퍼층(121) 상에 배치될 수 있다. 보이드층(130)은 기판(110)의 패턴부(113)와 중첩되도록 배치될 수 있다. 보이드층(130)은 패턴부(113)의 볼록 패턴 상에 배치될 수 있다. 보이드층(130)은 제1 버퍼층(121)의 상부면과 접하도록 배치될 수 있다.
보이드층(130)은 섬(Island) 형상으로 형성될 수 있다. 보이드층(130)은 단면이 삼각 형상으로 형성될 수 있다. 이와 다르게 보이드층(130)은 피라미드 형상, 삼각뿔, 원뿔 형상으로 형성될 수 있다. 보이드층(130)은 다수의 보이드층(130)을 포함할 수 있다. 다수의 보이드층(130)은 서로 다른 크기를 가지도록 형성될 수 있다. 보이드층(130)은 에어(Air)를 포함할 수 있다. 보이드층(130)은 전위차에 의한 결함을 차단시킬 수 있다. 이와 함께, 활성층(150)에서 발생된 빛을 굴절 및 반사시킬 수 있다.
상기 보이드층(130) 상에는 제2 버퍼층(123)이 형성될 수 있다.
제2 버퍼층(123)은 보이드층(130)을 덮도록 형성될 수 있다. 제2 버퍼층(123)은 보이드층(130)이 형성되지 않은 영역의 제1 버퍼층(121)과 접하도록 형성될 수 있다. 제2 버퍼층(123)으로는 질화 갈륨(GaN) 재질로 형성될 수 있다.
이와 다르게, 제2 버퍼층(123)으로는 3족-5족 화합물 반도체 예컨대, InGaN, AlGaN, InAlGaN 중 적어도 하나로 형성될 수 있다. 이와 다르게, 제2 버퍼층(123)으로 언도프트 질화갈륨층일 수 있다.
도 2에 도시된 바와 같이, 사파이어와 GaN 사이의 전위차에 의해 결함이 발생되면, 버퍼층(120), 보이드층(130)에 의해 결함이 감소될 수 있다.
기판(110)의 오목 패턴의 아래에 형성된 전위는 제1 버퍼층(121)에 의해 결함이 효과적으로 감소될 수 있다. 기판(110)의 볼록 패턴의 아래에 형성된 전위는 제1 버퍼층(121)에 의해 결함이 일부 감소되고, 감소된 결함은 보이드층(130)에 의해 완전히 차단될 수 있다. 이로 인해 사파이어와 GaN 사이의 전위차에 의한 결함을 최소화시킬 수 있다.
도 1로 돌아가서, 상기 제2 버퍼층(123) 상에는 제1 도전형 반도체층(140)이 형성될 수 있다.
제1 도전형 반도체층(140)은 반도체 화합물 예컨대, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, n형 도펀트가 도핑될 수 있다. 상기 n형 도펀트로는 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
이와 달리, 상기 제1 도전형 반도체층(140)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(140)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 본 실시예에서는 GaN 재질로 형성될 수 있다.
상기 제1 도전형 반도체층(140) 상에는 전류 확산층(191)이 형성될 수 있다.
상기 전류 확산층(191)은 내부 양자 효율을 향상시켜 광 효율을 증대시킬 수 있으며, 언도프트 질화갈륨층(undoped GaN layer)일 수 있다.
또한, 전류 확산층(191) 상에는 전자 주입층(미도시)이 더 형성될 수도 있다. 상기 전자 주입층은 도전형 질화갈륨층일 수 있다. 예를 들어, 상기 전자 주입층은 n형 도핑원소가 6.0x1018atoms/cm3~3.0x1019atoms/cm3의 농도로 도핑 됨으로써 효율적으로 전자주입을 할 수 있다.
상기 전자 확산층(191) 상에는 스트레인 제어층(193)이 형성될 수 있다.
상기 스트레인 제어층(193)은 제1 도전형 반도체층(140)과 활성층(150) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시키는 역할을 한다. 상기 스트레인 제어층(193)은 다층(multi-layer)으로 형성될 수 있으며, 예컨대, 상기 스트레인 제어층(193)은 AlxInyGa1 -x- yN 및 GaN을 복수의 쌍(pair)으로 구비할 수 있다.
상기 스트레인 제어층(193)의 격자상수는 상기 제1 도전형 반도체층(140)의 격자상수보다는 크되, 상기 활성층(150)의 격자상수보다는 작을 수 있다. 이에 따라 활성층(150)과 제1 도전형 반도체층(140) 사이에 격자상수 차이에 의한 스트레스를 최소화할 수 있다.
상기 스트레인 제어층(193) 상에는 활성층(150)이 형성될 수 있다.
상기 활성층(150)은 제1 도전형 반도체층(140)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(160)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(150)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(150)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(150)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(150) 상에는 전자 차단층(195, EBL)이 형성될 수 있다.
상기 전자 차단층(195)은 전자 차단(electron blocking) 및 활성층(150)의 클래딩(MQW cladding) 역할을 하며, 이로 인해 발광 효율을 향상시킬 수 있다. 전자 차단층(195)은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(150)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있으며, 약 100Å~ 약 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다. 이와 달리, 상기 전자 차단층(195)은 AlzGa(1-z)N/GaN(0≤z≤1) 초격자(superlattice)로 형성될 수 있다.
상기 전자 차단층(195) 상에는 제2 도전형 반도체층(160)이 형성될 수 있다.
상기 제2 도전형 반도체층(160)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다.
예컨대, 상기 제2 도전형 반도체층(160)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(160)의 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제2 도전형 반도체층(160) 상에는 투광성 전극층(197)이 형성될 수 있다.
투광성 전극층(197)은 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 또는 금속합금, 금속 산화물 등을 다중으로 적층할 수도 있다. 예컨대, 투광성 전극층(197)은 반도체와 전기적인 접촉이 우수한 물질로 형성될 수 있으며, 투광성 전극층(197)으로는 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
투광성 전극층(197) 상에는 제2 전극(180)이 형성되며, 상부 일부가 노출된 제1 도전형 반도체층(140) 상에는 제1 전극(170)이 형성된다. 이후, 최종적으로 제1 전극(170) 및 제2 전극(180)이 서로 연결됨으로써 발광소자의 제작이 완료될 수 있다.
이하에서는 도 3 및 도 4를 참조하여, 본 발명에 따른 발광소자의 제조 공정을 살펴본다. 도 3a 내지 도 3f는 실시예에 따른 발광소자의 제조방법을 나타낸 단면도이다.
도 3a 내지 도 3f를 참조하면, 실시예에 따른 발광소자의 제조방법은 패턴부가 형성된 기판(110)을 마련하는 단계와, 상기 기판(110) 상에 제1 버퍼층(121)을 형성하는 단계와, 상기 제1 버퍼층(121) 상에 제2 버퍼층(123)을 형성하고, 상기 제2 버퍼층(123)을 형성하는 동안 보이드층(130)을 형성하는 단계와, 상기 제2 버퍼층(123) 상에 제1 도전형 반도체층(140)을 형성하는 단계와, 상기 제1 도전형 반도체층(140) 상에 활성층(150)을 형성하는 단계와, 상기 활성층(150) 상에 제2 도전형 반도체층(160)을 형성하는 단계를 포함할 수 있다.
도 3a 및 도 3b에 도시된 바와 같이, 사파이어 재질의 기판(110)이 마련되며, 기판(110)의 일면에 제1 버퍼층(121)을 형성하는 단계를 수행할 수 있다. 기판(110)은 상부면에 볼록 패턴 및 오목 패턴으로 이루어진 패턴부(113)를 포함할 수 있다.
제1 버퍼층(121)은 기판(110) 상에 AlN를 물리기상증착(Physical Vapor Deposition, PVD) 방식으로 일정 두께로 증착될 수 있다. 제1 버퍼층(121)은 PVD 방식 외에도 화학 증착법(Chemical Vapor Deposition, CVD), 분자선 성장법(Molecular beam epitaxy, MBE), 스퍼터링법(Sputering)으로 형성될 수 있다. 제1 버퍼층(121)은 기판(110)의 패턴부(113)와 대응되는 형상으로 형성될 수 있다.
도 3c에 도시된 바와 같이, 기판(110) 상에 제1 버퍼층(121)이 형성되면, 제1 버퍼층(121) 상에 제2 버퍼층(123)을 형성하는 단계를 수행할 수 있다.
제2 버퍼층(123)은 GaN 재질로 형성될 수 있다. 제2 버퍼층(123)은 질화 갈륨층을 다수번 성장시켜 형성할 수 있다. 먼저, 제1 버퍼층(121) 상에 GaN 재질의 제1 질화갈륨층(123a)을 성장할 수 있다. 제1 질화갈륨층(123a)은 수직 방향으로 성장하는 수직 성장 방식으로 제1 버퍼층(121) 상에 형성될 수 있다. 제1 질화갈륨층은(123a) 기판(110)의 오목 패턴 상에 형성될 수 있다. 제1 질화갈륨층(123a)은 1㎛ 내지 2㎛의 두께로 형성될 수 있다. 이로 인해, 제1 질화갈륨층(123a)은 인접하는 오목 패턴 상에 형성된 제1 질화갈륨층(123a)들과 이격 배치될 수 있다. 여기서, 제1 질화갈륨층(123a)에는 다수의 결함이 발생될 수 있다.
도 3d에 도시된 바와 같이, 제1 질화갈륨층(123a)이 제1 버퍼층(121) 상에 형성되면, 제1 질화갈륨층(123a)의 일부를 식각하는 단계를 수행할 수 있다. 제1 질화갈륨층(123a)은 습식 식각(Wet Etching) 방식으로 식각이 수행될 수 있다. 제1 질화갈륨층(123a)에 습식 식각을 하게 되면, 제1 버퍼층(121)과 제1 질화갈륨층(123a)의 경계 지역의 결함이 집중되어 있기 때문에 다른 영역보다 식각 속도가 빠르게 진행되어 제1 질화갈륨층(123a)은 역피라미드 형상으로 형성될 수 있다.
도 3e에 도시된 바와 같이, 제1 질화갈륨층(123a) 상에 제2 질화갈륨층(123b)을 형성하는 단계를 수행할 수 있다. 제2 질화갈륨층(123b)은 수직 방향으로 성장하는 수직 방식으로 성장될 수 있다. 제2 질화갈륨층(123b)을 성장하는 동안 제1 버퍼층(121) 상에는 보이드층(130)이 형성될 수 있다. 예컨대, 기판(110)의 볼록 패턴 상에 대응되는 제1 버퍼층(121) 상에 보이드층(130)이 형성될 수 있다.
도 3f에 도시된 바와 같이, 제1 질화갈륨층(123a) 상에 제2 질화갈륨층(123b)이 일정 두께로 형성되면, 수평 성장 방식에 의해 제2 질화갈륨층(123b) 상에 제3 질화갈륨층(123c)을 형성할 수 있다. 제3 질화갈륨층(123c)은 보이드층(130)을 제외한 제1 버퍼층(121)을 모두 덮도록 증착되어 최종적으로 제2 버퍼층(123)이 형성될 수 있다.
도시되지는 않았지만, 제1 버퍼층(121) 상에 제2 버퍼층(123)이 형성되면, 제2 버퍼층(123) 상에 제1 도전형 반도체층(140), 활성층(150), 제2 도전형 반도체층(160)이 순차적으로 형성될 수 있다. 여기서, 제1 도전형 반도체층(140), 활성층(150), 제2 도전형 반도체층(160)을 형성하는 과정은 일반적인 구조이므로 자세한 설명은 생략한다. 여기서, 도면 부호는 도 1을 참조하여 기재한다.
제1 도전형 반도체층(140)은 GaN을 MOCVD법으로 증착하여 형성될 수 있으며, 그 외에도 3-5족, 2-6족의 화합물을 증착하여 형성할 수 있다. 이와 함께, 제1 도전형 반도체층(140)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
제1 도전형 반도체층(140) 상에는 전류 확산층(191), 스트레인 제어층(193)이 더 형성될 수 있다. 전류 확산층(191)은 및 스트레인 제어층(193)은 MOCVD에 의해 일정 두께로 증착될 수 있으며, 전류 확산층(191)과 스트레인 제어층(193) 사이에 전자 주입층(미도시)를 더 형성할 수 있다.
상기 스트레인 제어층(193) 상에는 활성층(150)이 형성될 수 있다.
활성층(150)은 소정의 성장 온도 예컨대, 700 내지 900도 범위 내에서 H2 또는/및 TMGa(또는 TEGa), TNin, TMAI의 소소로 선택적으로 공급하여, GaN 또는 InGaN으로 이루어진 우물층과, GaN, AlGaN, InGaN 또는 InAlGaN으로 이루어진 장벽층을 형성할 수 있다.
상기 스트레인 제어층(193) 상에 활성층(195)이 형성되면, 활성층(150) 상에 전자 차단층(197), 제2 도전형 반도체층(160) 및 투광성 전극층(199)이 더 형성될 수 있다.
전자 차단층(195)은 제2 도전형 반도체층(160)에 이온 주입되어 형성될 수 있으며, 예컨대, Al 조성이 1~30% 범위로 구성된 AlxInyGa(1-x-y)로 형성될 수 있다. 제2 도전형 반도체층(160)은 상기 전자 차단층(195) 상에 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 형성될 수 있으며, 이에, 제2 도전형 반도체층(160)은 p형 GaN층이 형성될 수 있다. 투광성 전극층(197)은 ITO를 증착시켜 형성할 수 있다.
제2 도전형 반도체층(160) 상에 투광성 전극층(197)이 형성되면, 제1 도전형 반도체층(140)의 일부가 노출되도록 메사 식각 공정을 수행할 수 있다. 예컨대, 투광성 전극층(197), 제2 도전형 반도체층(160), 전자 차단층(195), 활성층(150), 스트레인 제어층(193), 전류 확산층(191)의 일부를 제거하여 제1 도전형 반도체층(140)의 상부 일부가 노출되도록 형성할 수 있다.
제1 도전형 반도체층(140)의 상부 일부가 노출되면, 제1 도전형 반도체층(140) 상에 제1 전극(170)을 형성하고, 투광성 전극층(197) 상에 제2 전극(180)을 형성하여 본 발명에 따른 발광 소자의 제조 공정을 마칠 수 있다.
도 4a 내지 도 4e는 실시예에 따른 발광소자의 또 다른 제조방법을 나타낸 단면도이다.
도 4a 내지 도 4e를 참조하면, 실시예에 따른 발광소자의 제조방법은 패턴부가 형성된 기판(110)을 마련하는 단계와, 상기 기판(110) 상에 제1 버퍼층(121)을 형성하는 단계와, 상기 제1 버퍼층(121) 상에 제2 버퍼층(123)을 형성하고, 상기 제2 버퍼층(123)을 형성하는 동안 보이드층(130)을 형성하는 단계와, 상기 제2 버퍼층(123) 상에 제1 도전형 반도체층(140)을 형성하는 단계와, 상기 제1 도전형 반도체층(140) 상에 활성층(150)을 형성하는 단계와, 상기 활성층(150) 상에 제2 도전형 반도체층(160)을 형성하는 단계를 포함할 수 있다. 여기서, 제1 도전형 반도체층(140), 활성층(150), 제2 도전형 반도체층(160)을 형성하는 과정은 앞서 설명한 바와 동일하므로 생략하기로 한다.
도 4a 및 도 4b에 도시된 바와 같이, 사파이어 재질의 기판(110)이 마련되며, 기판(110)의 일면에 제1 버퍼층(121)을 형성하는 단계를 수행할 수 있다. 기판(110)은 상부면에 볼록 패턴 및 오목 패턴으로 이루어진 패턴부(113)를 포함할 수 있다.
제1 버퍼층(121)은 기판(110) 상에 AlN를 물리기상증착(Physical Vapor Deposition, PVD) 방식으로 일정 두께로 증착될 수 있다. 제1 버퍼층(121)은 PVD 방식 외에도 화학 증착법(Chemical Vapor Deposition, CVD), 분자선 성장법(Molecular beam epitaxy, MBE), 스퍼터링법(Sputering)으로 형성될 수 있다. 제1 버퍼층(121)은 기판의 패턴부와 대응되는 형상으로 형성될 수 있다.
도 4c에 도시된 바와 같이, 기판(110) 상에 제1 버퍼층(121)이 형성되면, 제1 버퍼층(121) 상에 제2 버퍼층(123)을 형성하는 단계를 수행할 수 있다.
제2 버퍼층(123)은 GaN 재질로 형성될 수 있다. 제2 버퍼층(123)은 질화 갈륨층을 다수번 성장시켜 형성할 수 있다. 먼저, 제1 버퍼층(121) 상에 GaN 재질의 제1 질화갈륨층(123a)을 성장할 수 있다. 제1 질화갈륨층(123a)은 기판(110)의 오목 패턴 상에 형성될 수 있다. 제1 질화갈륨층(123a)은 기둥 형상으로 형성될 수 있다. 제1 질화갈륨층(123a)은 성장 온도를 다른 층들의 성장 조건보다 낮은 온도로 진행할 수 있으며, 실리콘(si)을 도핑함으로써 기둥 형상으로 형성할 수 있다. 제1 질화갈륨층(123a)은 인접하는 오목 패턴 상에 형성된 제1 질화갈륨층(123a)들과 이격 배치될 수 있다.
도 4d에 도시된 바와 같이, 제1 버퍼층(121) 상에 제1 질화갈륨층(123a)이 형성되면, 수평 성장 방식에 의해 제1 질화갈륨층(123a) 상에 제2 질화갈륨층(123b)이 형성될 수 있다. 제2 질화갈륨층(123b)이 성장되는 동안 제1 버퍼층(121) 상에는 보이드층(130)이 형성될 수 있다. 예컨대, 기판(110)의 볼록 패턴 상에 대응되는 제1 버퍼층(112) 상에 보이드층(130)이 형성될 수 있다.
도 4e에 도시된 바와 같이, 제1 질화갈륨층(123a) 상에 제2 질화갈륨층(123b)이 형성되면, 수평 성장 방식에 의해 제2 질화갈륨층(123b) 상에 제3 질화갈륨층(123c)을 형성할 수 있다. 제3 질화갈륨층(123c)은 보이드층(130)을 제외한 제1 버퍼층(121)을 모두 덮도록 증착되어 최종적으로 제2 버퍼층(123)이 형성될 수 있다.
상기와 같은 발광소자는 질화갈륨층을 다수번 적층하여 보이드층을 형성함으로써, 전위차에 의한 결함을 보다 효과적으로 방지할 수 있는 효과가 있다.
도 5는 실시예에 따른 발광소자 패키지의 단면도이다. 실시예에 따른 발광소자 패키지는 앞서 설명한 바와 같은 구조의 발광소자가 장착될 수 있다.
발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205) 상에 배치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205) 상에 배치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다.
상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 배치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 배치될 수 있다.
상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제3 전극층(213) 및 제4 전극층(214)과 각각 와이어를 통해 전기적으로 연결된 것이 예시되어 있으나 이에 한정되는 것은 아니다.
상기 몰딩부재(230)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(230)에는 형광체(232)가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
도 6 내지 도 8은 실시예에 따른 발광소자가 구비된 조명 시스템의 실시예들을 나타낸 분해 사시도이다.
도 6에 도시된 바와 같이, 본 발명에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 본 발명에 따른 발광소자(100) 또는 발광소자 패키지(200)를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
또한, 도 7에 도시된 바와 같이, 본 발명에 따른 조명 장치는 커버(3100), 광원부(3200), 방열체(3300), 회로부(3400), 내부 케이스(3500), 소켓(3600)을 포함할 수 있다. 상기 광원부(3200)는 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다.
상기 커버(3100)는 벌브(bulb) 형상을 가지며, 속이 비어 있다. 상기 커버(3100)는 개구(3110)를 갖는다. 상기 개구(3110)를 통해 상기 광원부(3200)와 부재(3350)가 삽입될 수 있다.
상기 커버(3100)는 상기 방열체(3300)와 결합하고, 상기 광원부(3200)와 상기 부재(3350)를 둘러쌀 수 있다. 상기 커버(3100)와 상기 방열체(3300)의 결합에 의해, 상기 광원부(3200)와 상기 부재(3350)는 외부와 차단될 수 있다. 상기 커버(3100)와 상기 방열체(3300)의 결합은 접착제를 통해 결합할 수도 있고, 회전 결합 방식 및 후크 결합 방식 등 다양한 방식으로 결합할 수 있다. 회전 결합 방식은 상기 방열체(3300)의 나사홈에 상기 커버(3100)의 나사선이 결합하는 방식으로서 상기 커버(3100)의 회전에 의해 상기 커버(3100)와 상기 방열체(3300)가 결합하는 방식이고, 후크 결합 방식은 상기 커버(3100)의 턱이 상기 방열체(3300)의 홈에 끼워져 상기 커버(3100)와 상기 방열체(3300)가 결합하는 방식이다.
상기 커버(3100)는 상기 광원부(3200)와 광학적으로 결합한다. 구체적으로 상기 커버(3100)는 상기 광원부(3200)의 발광 소자(3230)로부터의 광을 확산, 산란 또는 여기시킬 수 있다. 상기 커버(3100)는 일종의 광학 부재일 수 있다. 여기서, 상기 커버(3100)는 상기 광원부(3200)로부터의 광을 여기시키기 위해, 내/외면 또는 내부에 형광체를 가질 수 있다.
상기 커버(3100)의 내면에는 유백색 도료가 코팅될 수 있다. 여기서, 유백색 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(3100)의 내면의 표면 거칠기는 상기 커버(3100)의 외면의 표면 거칠기보다 클 수 있다. 이는 상기 광원부(3200)로부터의 광을 충분히 산란 및 확산시키기 위함이다.
상기 커버(3100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(3100)는 외부에서 상기 광원부(3200)와 상기 부재(3350)가 보일 수 있는 투명한 재질일 수 있고, 보이지 않는 불투명한 재질일 수 있다. 상기 커버(3100)는 예컨대 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원부(3200)는 상기 방열체(3300)의 부재(3350)에 배치되고, 복수로 배치될 수 있다. 구체적으로, 상기 광원부(3200)는 상기 부재(3350)의 복수의 측면들 중 하나 이상의 측면에 배치될 수 있다. 그리고, 상기 광원부(3200)는 상기 부재(3350)의 측면에서도 상단부에 배치될 수 있다.
상기 광원부(3200)는 상기 부재(3350)의 6 개의 측면들 중 3 개의 측면들에 배치될 수 있다. 그러나 이에 한정하는 것은 아니고, 상기 광원부(3200)는 상기 부재(3350)의 모든 측면들에 배치될 수 있다. 상기 광원부(3200)는 기판(3210)과 발광 소자(3230)를 포함할 수 있다. 상기 발광 소자(3230)는 기판(3210)의 일 면 상에 배치될 수 있다.
상기 기판(3210)은 사각형의 판 형상을 갖지만, 이에 한정되지 않고 다양한 형태를 가질 수 있다. 예를 들면, 상기 기판(3210)은 원형 또는 다각형의 판 형상일 수 있다. 상기 기판(3210)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. 또한, 인쇄회로기판 위에 패키지 하지 않은 LED 칩을 직접 본딩할 수 있는 COB(Chips On Board) 타입을 사용할 수 있다. 또한, 상기 기판(3210)은 광을 효율적으로 반사하는 재질로 형성되거나, 표면이 광을 효율적으로 반사하는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다. 상기 기판(3210)은 상기 방열체(3300)에 수납되는 상기 회로부(3400)와 전기적으로 연결될 수 있다. 상기 기판(3210)과 상기 회로부(3400)는 예로서 와이어(wire)를 통해 연결될 수 있다. 와이어는 상기 방열체(3300)를 관통하여 상기 기판(3210)과 상기 회로부(3400)를 연결시킬 수 있다.
상기 발광 소자(3230)는 적색, 녹색, 청색의 광을 방출하는 발광 다이오드 칩이거나 UV를 방출하는 발광 다이오드 칩일 수 있다. 여기서, 발광 다이오드 칩은 수평형(Lateral Type) 또는 수직형(Vertical Type)일 수 있고, 발광 다이오드 칩은 청색(Blue), 적색(Red), 황색(Yellow), 또는 녹색(Green)을 발산할 수 있다.
상기 발광 소자(3230)는 형광체를 가질 수 있다. 형광체는 가넷(Garnet)계(YAG, TAG), 실리케이드(Silicate)계, 나이트라이드(Nitride)계 및 옥시나이트라이드(Oxynitride)계 중 어느 하나 이상일 수 있다. 또는 형광체는 황색 형광체, 녹색 형광체 및 적색 형광체 중 어느 하나 이상일 수 있다.
상기 방열체(3300)는 상기 커버(3100)와 결합하고, 상기 광원부(3200)로부터의 열을 방열할 수 있다. 상기 방열체(3300)는 소정의 체적을 가지며, 상면(3310), 측면(3330)을 포함한다. 상기 방열체(3300)의 상면(3310)에는 부재(3350)가 배치될 수 있다. 상기 방열체(3300)의 상면(3310)은 상기 커버(3100)와 결합할 수 있다. 상기 방열체(3300)의 상면(3310)은 상기 커버(3100)의 개구(3110)와 대응되는 형상을 가질 수 있다.
상기 방열체(3300)의 측면(3330)에는 복수의 방열핀(3370)이 배치될 수 있다. 상기 방열핀(3370)은 상기 방열체(3300)의 측면(3330)에서 외측으로 연장된 것이거나 측면(3330)에 연결된 것일 수 있다. 상기 방열핀(3370)은 상기 방열체(3300)의 방열 면적을 넓혀 방열 효율을 향상시킬 수 있다. 여기서, 측면(3330)은 상기 방열핀(3370)을 포함하지 않을 수도 있다.
상기 부재(3350)는 상기 방열체(3300)의 상면(3310)에 배치될 수 있다. 상기 부재(3350)는 상면(3310)과 일체일 수도 있고, 상면(3310)에 결합된 것일 수 있다. 상기 부재(3350)는 다각 기둥일 수 있다. 구체적으로, 상기 부재(3350)는 육각 기둥일 수 있다. 육각 기둥의 부재(3350)는 윗면과 밑면 그리고 6 개의 측면들을 갖는다. 여기서, 상기 부재(3350)는 다각 기둥뿐만 아니라 원 기둥 또는 타원 기둥일 수 있다. 상기 부재(3350)가 원 기둥 또는 타원 기둥일 경우, 상기 광원부(3200)의 상기 기판(3210)은 연성 기판일 수 있다.
상기 부재(3350)의 6 개의 측면에는 상기 광원부(3200)가 배치될 수 있다. 6 개의 측면 모두에 상기 광원부(3200)가 배치될 수도 있고, 6 개의 측면들 중 몇 개의 측면들에 상기 광원부(3200)가 배치될 수도 있다. 도 16에서는 6 개의 측면들 중 3 개의 측면들에 상기 광원부(3200)가 배치되어 있다.
상기 부재(3350)의 측면에는 상기 기판(3210)이 배치된다. 상기 부재(3350)의 측면은 상기 방열체(3300)의 상면(3310)과 실질적으로 수직을 이룰 수 있다. 따라서, 상기 기판(3210)과 상기 방열체(3300)의 상면(3310)은 실질적으로 수직을 이룰 수 있다.
상기 부재(3350)의 재질은 열 전도성을 갖는 재질일 수 있다. 이는 상기 광원부(3200)로부터 발생되는 열을 빠르게 전달받기 위함이다. 상기 부재(3350)의 재질로서는 예를 들면, 알루미늄(Al), 니켈(Ni), 구리(Cu), 마그네슘(Mg), 은(Ag), 주석(Sn) 등과 상기 금속들의 합금일 수 있다. 또는 상기 부재(3350)는 열 전도성을 갖는 열 전도성 플라스틱으로 형성될 수 있다. 열 전도성 플라스틱은 금속보다 무게가 가볍고, 단방향성의 열 전도성을 갖는 이점이 있다.
상기 회로부(3400)는 외부로부터 전원을 제공받고, 제공받은 전원을 상기 광원부(3200)에 맞게 변환한다. 상기 회로부(3400)는 변환된 전원을 상기 광원부(3200)로 공급한다. 상기 회로부(3400)는 상기 방열체(3300)에 배치될 수 있다. 구체적으로, 상기 회로부(3400)는 상기 내부 케이스(3500)에 수납되고, 상기 내부 케이스(3500)와 함께 상기 방열체(3300)에 수납될 수 있다. 상기 회로부(3400)는 회로 기판(3410)과 상기 회로 기판(3410) 상에 탑재되는 다수의 부품(3430)을 포함할 수 있다.
상기 회로 기판(3410)은 원형의 판 형상을 갖지만, 이에 한정되지 않고 다양한 형태를 가질 수 있다. 예를 들면, 상기 회로 기판(3410)은 타원형 또는 다각형의 판 형상일 수 있다. 이러한 회로 기판(3410)은 절연체에 회로 패턴이 인쇄된 것일 수 있다.
상기 회로 기판(3410)은 상기 광원부(3200)의 기판(3210)과 전기적으로 연결된다. 상기 회로 기판(3410)과 상기 기판(3210)의 전기적 연결은 예로서 와이어(wire)를 통해 연결될 수 있다. 와이어는 상기 방열체(3300)의 내부에 배치되어 상기 회로 기판(3410)과 상기 기판(3210)을 연결할 수 있다.
다수의 부품(3430)은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원부(3200)의 구동을 제어하는 구동칩, 상기 광원부(3200)를 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있다.
상기 내부 케이스(3500)는 내부에 상기 회로부(3400)를 수납한다. 상기 내부 케이스(3500)는 상기 회로부(3400)를 수납하기 위해 수납부(3510)를 가질 수 있다.
상기 수납부(3510)는 예로서 원통 형상을 가질 수 있다. 상기 수납부(3510)의 형상은 상기 방열체(3300)의 형상에 따라 달라질 수 있다. 상기 내부 케이스(3500)는 상기 방열체(3300)에 수납될 수 있다. 상기 내부 케이스(3500)의 수납부(3510)는 상기 방열체(3300)의 하면에 형성된 수납부에 수납될 수 있다.
상기 내부 케이스(3500)는 상기 소켓(3600)과 결합될 수 있다. 상기 내부 케이스(3500)는 상기 소켓(3600)과 결합하는 연결부(3530)를 가질 수 있다. 상기 연결부(3530)는 상기 소켓(3600)의 나사홈 구조와 대응되는 나사산 구조를 가질 수 있다. 상기 내부 케이스(3500)는 부도체이다. 따라서, 상기 회로부(3400)와 상기 방열체(3300) 사이의 전기적 단락을 막는다. 예로서 상기 내부 케이스(3500)는 플라스틱 또는 수지 재질로 형성될 수 있다.
상기 소켓(3600)은 상기 내부 케이스(3500)와 결합될 수 있다. 구체적으로, 상기 소켓(3600)은 상기 내부 케이스(3500)의 연결부(3530)와 결합될 수 있다. 상기 소켓(3600)은 종래 재래식 백열 전구와 같은 구조를 가질 수 있다. 상기 회로부(3400)와 상기 소켓(3600)은 전기적으로 연결된다. 상기 회로부(3400)와 상기 소켓(3600)의 전기적 연결은 와이어(wire)를 통해 연결될 수 있다. 따라서, 상기 소켓(3600)에 외부 전원이 인가되면, 외부 전원은 상기 회로부(3400)로 전달될 수 있다. 상기 소켓(3600)은 상기 연결부(3550)의 나사선 구조과 대응되는 나사홈 구조를 가질 수 있다.
또한, 도 8에 도시된 바와 같이, 본 발명에 따른 조명 장치 예컨대, 백라이트 유닛은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.
상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 배치되는 디스플레이 장치의 광원으로써 작용하게 된다.
상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.
상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.
상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.
상기에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 실시예의 기술적 사상으로부터 벗어나지 않는 범위 내에서 실시예는 다양하게 수정 및 변경시킬 수 있음은 이해할 수 있을 것이다.
110: 기판 121: 제1 버퍼층
123: 제2 버퍼층 130: 보이드층
140: 제1 도전형 반도체층 150: 활성층
160: 제2 도전형 반도체층 170: 제1 전극

Claims (14)

  1. 상부면에 볼록 패턴과 오목패턴을 갖는 패턴부가 배치된 기판;
    상기 기판 상에 배치된 제1 버퍼층;
    상기 제1 버퍼층 상에 배치된 제2 버퍼층;
    상기 제2 버퍼층 상에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치된 활성층;
    상기 활성층 상에 배치된 제2 도전형 반도체층; 및
    상기 기판의 볼록패턴과 대응되는 상기 제1 버퍼층 상에 배치된 보이드층;을 포함하며,
    상기 보이드층은 상기 기판의 볼록패턴과 수직 방향으로 중첩되며,
    상기 보이드층은 상기 볼록 패턴 상에서 상기 제1 버퍼층의 상면과 상기 제2 버퍼층의 상면 사이에 배치되며,
    상기 볼록 패턴 상에서 상기 제2 버퍼층은 상기 보이드층을 덮도록 형성되는 발광소자.
  2. 제 1 항에 있어서,
    상기 보이드층은 피라미드, 원뿔, 또는 다각 뿔 형상 중 적어도 하나를 포함하는 발광소자.
  3. 제 2 항에 있어서,
    상기 보이드층은 에어를 포함하는 발광소자.
  4. 제 1 항에 있어서,
    상기 제1 버퍼층은 질화 알루미늄으로 형성되고, 상기 제2 버퍼층은 질화 갈륨으로 형성되는 발광소자.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 보이드층은 상기 제1 버퍼층의 상면과 접촉되며,
    상기 제2 버퍼층은 상기 보이드층이 형성되지 않는 영역에서 상기 제1 버퍼층과 접촉되는 발광소자.
  6. 볼록 패턴 및 오목 패턴을 포함하는 패턴부가 형성된 기판을 마련하는 단계;
    상기 기판 상에 제1 버퍼층을 형성하는 단계;
    상기 제1 버퍼층 상에 제2 버퍼층을 형성하는 단계;
    상기 제2 버퍼층 상에 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계;를 포함하고,
    상기 제2 버퍼층을 형성하는 단계는 상기 제1 버퍼층 상에 상기 제2 버퍼층의 형성 시, 상기 기판의 볼록패턴과 대응되는 상기 제1 버퍼층 상에 보이드층을 형성하는 단계; 및 상기 보이드층을 상기 제2 버퍼층의 상부로 덮는 단계를 포함하며,
    상기 보이드층은 상기 기판의 볼록패턴과 수직 방향으로 중첩되며,
    상기 보이드층은 상기 볼록 패턴 상에서 상기 제1 버퍼층의 상면과 상기 제2 버퍼층의 상면 사이에 배치되는 발광소자 제조방법.
  7. 제 6 항에 있어서,
    상기 제2 버퍼층을 형성하는 단계는
    상기 기판의 오목 패턴 상에 제1 질화갈륨층을 수직 성장하는 단계;
    상기 제1 질화갈륨층의 일부를 식각하는 단계;
    상기 제1 질화갈륨층 상에 제2 질화갈륨층을 수직 성장하는 단계; 및
    상기 제2 질화갈륨층 상에 제3 질화갈륨층을 수평 성장하는 단계;를 포함하고,
    상기 보이드층은 제2 질화갈륨층을 수직 성장하는 동안 제1 버퍼층 상에 형성되며,
    상기 제2 질화갈륨층은 상기 보이드층을 덮도록 형성되는 발광소자 제조방법.
  8. 제 7 항에 있어서,
    상기 제1 질화갈륨층은 1㎛ 내지 2㎛의 두께로 형성하는 발광소자 제조방법.
  9. 삭제
  10. 제 6 항 내지 제 8 항 중 어느 항에 있어서,
    상기 보이드층은 피라미드 형상을 포함하는 발광소자 제조방법.
  11. 제 6 항 내지 제 8 항 어느 한 항에 있어서,
    상기 보이드층은 에어를 포함하는 발광소자 제조방법.
  12. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제1 버퍼층은 질화 알루미늄을 포함하는 발광소자 제조방법.
  13. 제 6 항에 있어서,
    상기 제2 버퍼층을 형성하는 단계는
    상기 기판의 오목 패턴 상에 제1 질화갈륨층을 기둥 형상으로 성장하는 단계;
    상기 제1 질화갈륨층 상에 제2 질화갈륨층을 수평 성장하는 단계; 및
    상기 제2 질화갈륨층 상에 제3 질화갈륨층을 수평 성장하는 단계;를 포함하고,
    상기 보이드층은 제2 질화갈륨층을 수직 성장하는 동안 제1 버퍼층 상에 형성되며,
    상기 제2 질화갈륨층은 상기 보이드층을 덮도록 형성되는 발광소자 제조방법.
  14. 삭제
KR1020150075845A 2015-05-29 2015-05-29 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템 KR102328457B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150075845A KR102328457B1 (ko) 2015-05-29 2015-05-29 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템
PCT/KR2016/005671 WO2016195341A1 (ko) 2015-05-29 2016-05-27 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템
US15/577,962 US10374124B2 (en) 2015-05-29 2016-05-27 Light emitting device, method for manufacturing light emitting device and lighting system having same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150075845A KR102328457B1 (ko) 2015-05-29 2015-05-29 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템

Publications (2)

Publication Number Publication Date
KR20160139919A KR20160139919A (ko) 2016-12-07
KR102328457B1 true KR102328457B1 (ko) 2021-11-18

Family

ID=57441499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150075845A KR102328457B1 (ko) 2015-05-29 2015-05-29 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템

Country Status (3)

Country Link
US (1) US10374124B2 (ko)
KR (1) KR102328457B1 (ko)
WO (1) WO2016195341A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757331B (zh) * 2017-08-31 2022-03-11 晶元光電股份有限公司 半導體元件及其製造方法
ES2808992T3 (es) * 2017-09-20 2021-03-02 Instytut Tech Materialow Elektronicznych Un procedimiento para producir estructuras de columna UV que emiten luz y las estructuras producidas usando este procedimiento
CN111094637B (zh) * 2017-09-27 2022-04-22 日本碍子株式会社 基底基板、功能元件及基底基板的制造方法
CN110277421B (zh) * 2018-03-16 2021-10-29 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102549878B1 (ko) * 2018-08-31 2023-06-30 고려대학교 산학협력단 공기층 분률조절을 통해 광추출 효율이 향상된 GaN LED
CN111682092B (zh) * 2020-05-18 2022-08-09 福建中晶科技有限公司 一种图形化蓝宝石衬底的制备方法
KR20220019975A (ko) * 2020-08-11 2022-02-18 엘지이노텍 주식회사 조명 장치 및 이를 포함하는 램프
KR20230000950A (ko) * 2021-06-25 2023-01-03 삼성전자주식회사 발광 소자 및 이를 포함하는 디스플레이 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568300B1 (ko) 2004-03-31 2006-04-05 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100828873B1 (ko) 2006-04-25 2008-05-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100825137B1 (ko) 2006-07-11 2008-04-24 전북대학교산학협력단 반도체 구조물, 이의 제조 방법 및 반도체 발광 다이오드
US8633501B2 (en) * 2008-08-12 2014-01-21 Epistar Corporation Light-emitting device having a patterned surface
KR101773091B1 (ko) 2011-05-20 2017-08-30 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
KR101803569B1 (ko) * 2011-05-24 2017-12-28 엘지이노텍 주식회사 발광 소자
KR20130006976A (ko) 2011-06-28 2013-01-18 (주)세미머티리얼즈 발광소자, 발광소자의 제조방법 및 발광소자용 기판
US9000415B2 (en) 2012-09-12 2015-04-07 Lg Innotek Co., Ltd. Light emitting device
US9660140B2 (en) * 2012-11-02 2017-05-23 Riken Ultraviolet light emitting diode and method for producing same
KR20140059445A (ko) 2012-11-08 2014-05-16 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
US20180145213A1 (en) 2018-05-24
WO2016195341A1 (ko) 2016-12-08
US10374124B2 (en) 2019-08-06
KR20160139919A (ko) 2016-12-07

Similar Documents

Publication Publication Date Title
KR102328457B1 (ko) 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템
TWI605612B (zh) 發光裝置
KR102175320B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101916140B1 (ko) 발광소자
EP2854185B1 (en) Light emitting device
KR101956048B1 (ko) 발광소자
KR102249640B1 (ko) 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
EP2613368B1 (en) Light emitting diode
KR102261948B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101997253B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR102119836B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101961303B1 (ko) 발광소자 패키지 및 조명시스템
KR101786084B1 (ko) 발광소자의 제조방법
KR102042263B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR20150089816A (ko) 발광소자 및 이를 구비하는 조명 시스템
KR102042437B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR102187482B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR102250519B1 (ko) 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
KR101962222B1 (ko) 발광소자
KR101920238B1 (ko) 발광소자
KR101871498B1 (ko) 발광소자
KR102212739B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101969336B1 (ko) 발광소자
KR20140059445A (ko) 발광소자
KR20140089745A (ko) 발광소자 및 이를 구비하는 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant