TWI757331B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI757331B
TWI757331B TW106129834A TW106129834A TWI757331B TW I757331 B TWI757331 B TW I757331B TW 106129834 A TW106129834 A TW 106129834A TW 106129834 A TW106129834 A TW 106129834A TW I757331 B TWI757331 B TW I757331B
Authority
TW
Taiwan
Prior art keywords
buffer layer
semiconductor
substrate
buffer
base
Prior art date
Application number
TW106129834A
Other languages
English (en)
Other versions
TW201914052A (zh
Inventor
塗均祥
郭得山
陳鵬壬
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW106129834A priority Critical patent/TWI757331B/zh
Priority to US16/118,063 priority patent/US20190067516A1/en
Priority to CN201811009432.3A priority patent/CN109427937B/zh
Publication of TW201914052A publication Critical patent/TW201914052A/zh
Application granted granted Critical
Publication of TWI757331B publication Critical patent/TWI757331B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

一種半導體元件，包含：一基板，包含一基部及與該基部相接的複數個特徵部；一第一緩衝層設於該基部上，且與該些特徵部之間具有一距離；以及一半導體疊層設於該第一緩衝層及該些特徵部上。

Description

半導體元件及其製造方法
本揭露內容係關於一種半導體元件及其製造方法，特別是基板具有特徵部的半導體元件及其製造方法。
半導體元件包含由III-V族元素組成的化合物半導體，例如磷化鎵(GaP)、砷化鎵(GaAs)、氮化鎵(GaN)，半導體元件可以為發光二極體(LED)、雷射或太陽能電池等光電半導體元件或為功率裝置(Power Device)。其中，LED的結構包含一p型半導體層、一n型半導體層與一活性層，活性層設於p型半導體層與n型半導體層之間，使得在一外加電場作用下，n型半導體層及p型半導體層所分別提供的電子及電洞在活性層複合，以將電能轉換成光能。提升光電半導體元件的光電轉換效率，實為一直以來研發人員研發的重點之一。
本揭露內容提供一種半導體元件，包含：一基板，包含一基部及與該基部相接的複數個特徵部；一第一緩衝層設於該基部上，且與該些特徵部之間具有一距離；以及一半導體疊層設於該第一緩衝層及該些特徵部上。
本揭露內容另提供一種半導體元件的製造方法，包含：提供一基板，該基板包含一基部及與該基部相接的複數個特徵部；於該基板上形成一第一緩衝層以覆蓋該基部，該些特徵部之至少一部分未覆蓋該第一緩衝層；以及形成一半導體疊層設於該第一緩衝層及該些特徵部上。
100:半導體元件
1:基板
11:基部
12:特徵部
121:端點
122:側面
123:第一輪廓
2:緩衝層
2S:緩衝部
2S’:中心點
21:第二輪廓
22:側壁
2a:第二緩衝層
21a:第二緩衝部
21a’:第三輪廓
211a:第一部分
212a:第二部分
3:半導體疊層
31:第一半導體層
32:第二半導體層
33:活性結構
4:電極組
41:第一電極
42:第二電極
5:反射層
H:高度
W:寬度
D:間距
θ1:第一夾角
θ2:第二夾角
d:距離
S1:第一表面
S2:第二表面
F:緩衝結構
L:虛擬延伸線
L1:第一長度
L2:第二長度
h:正六邊形
T:正三角形
第1圖是本揭露內容的第一實施例之半導體元件的剖面示意圖。
第2A圖是本揭露內容第一實施例之半導體元件的部分剖面放大示意圖。
第2B圖是本揭露內容第二實施例之半導體元件的部分剖面放大示意圖。
第3圖是本揭露內容第一實施例之半導體元件的第一緩衝層與基板的部分俯視示意圖。
第4圖是本揭露內容第三實施例之半導體元件的第一緩衝層與基板的部分俯視示意圖。
第5圖是本揭露內容第一實施例之半導體元件的製造過程的部分剖面放大示意圖。
第6圖是本揭露內容第一實施例之半導體元件的部分剖面放大示意圖。
第7圖是本揭露內容的第四實施例之半導體元件的部分剖面示意圖。
第8圖是本揭露內容第五實施例之半導體元件的第一緩衝層、第二緩衝層與基板的部分俯視示意圖。
以下實施例將伴隨著圖式說明本發明之概念，在圖式或說明中，相似或相同之部分係使用相同之標號，並且在圖式中，元件之形狀或厚度可擴大或縮小。需特別注意的是，圖中未繪示或說明書未描述之元件，可以是熟習此技藝之人士所知之形式。
請參照第1、2A圖所示，第一實施例的半導體元件100以發光元件如發光二極體或雷射為例，半導體元件100包含一基板1、一第一緩衝層2及一半導體疊層3，第一緩衝層2位於基板1上，且半導體疊層3覆蓋於第一緩衝層2及基板1。基板1可用以支撐半導體疊層3，藉此增加半導體元件100整體的機械強度；或者，基板1可以用以調整半導體疊層3的發光角度，藉此增加半導體元件100的應用性，但基板1的功能可以不以此為限，例如基板1亦可作為半導體疊層3的成長基板。基板1具有一第一表面S1朝向半導體疊層3及相對於第一表面S1的一第二表面S2，第二表面S2係遠離半導體疊層3，第一表面S1包含一基部11及複數個特徵部12連接於該基部11，且複數個特徵部12凸伸或凹陷於基部11。詳言之，由剖視觀之，在本揭露內容的第一實施例之半導體元件100中，複數個特徵部12各具有一端點121，各端點121較基部11遠離基板1的第二表面S2，使特徵部12相對凸伸於基部11；或者，在另一實施例中，各端點121較基部11靠近基板1的第二表面S2，使特徵部12相對凹陷於基部11。基板1可以為具有單晶型(single crystalline)、多晶型(poly crystalline)或非晶型(amorphous) 的材料，基部11與複數個特徵部12可以選擇具有相同或不同的晶格面，在此並不設限。第一實施例中的半導體元件100之基板1為單晶型材料，且基部11與複數個特徵部12係分別具有不同的晶格面，舉例來說，第一實施例的半導體元件100之基板1材料為藍寶石(sapphire)，基部11的晶格面為藍寶石的C面(c-plane)，複數個特徵部12的晶格面為藍寶石的R面(R-plane)。在本揭露內容的第一實施例中，基板1在特徵部12的剖面形狀大致為三角形，但不以此為限，例如基板1在特徵部12的剖面形狀亦可以大致為弧形、四邊形、多邊形或不規則形等，如第2B圖所示，在第二實施例中，基板1在特徵部12的剖面形狀大致為四邊形或者為梯形。在本實施例中，基板1的材料為單一化合物且均質地(homogeneous)分布在整個基板1中。詳言之，在基板1的不同位置上，其材料組成幾乎相同，例如基部11與特徵部12的元素組成沒有明顯差異。
請參照第2A圖所示，此為本揭露內容第一實施例的半導體元件100的部分放大剖面示意圖，基部11具有一虛擬延伸線L沿著基部11朝向各特徵部12延伸，虛擬延伸線L位於各特徵部12的下方，且複數個特徵部12各具有一高度H，高度H為各特徵部12之端點121與基部11的虛擬延伸線L之間的最短距離。複數個特徵部12各具有一側面122設於端點121與基部11之間，且側面122與基部11的虛擬延伸線L之間具有一第一夾角θ1。此外，複數個特徵部12在虛擬延伸線L的方向上各具有一寬度W，在兩相鄰的特徵部12之間具有一間距D。高度H、寬度W及間距D的尺寸約為數十奈米至數十微米，各複數個特徵部12的高度H、寬度W、間距D及第一夾角θ1可以相同或不同，在此不多做限制。在第一實施例中，較佳的，複數個特徵部12的高度H約為1m~3m、寬度W約為1.5m~5m、間距D約為0.05m~2m、第一夾角θ1約為30度~150 度，或者優選的第一夾角θ1約為50度~100度，且各個特徵部12具有大致相同的高度H、寬度W、間距D及第一夾角θ1，然而，本發明不以此為限。在第一實施例中，如第2A圖所示，基部11的虛擬延伸線L之延伸方向平行於X軸；或者，如第3圖所示，由俯視觀之，基部11具有一延伸面與X-Z平面平行，虛擬延伸線L係位於延伸面上向特徵部12延伸。
第一實施例中之基板1可以是一透明基板、一導電基板、一半導體基板或一絕緣基板，在此並不設限。第一實施例中之半導體疊層3可以透過有機金屬化學氣相沉積法(MOCVD)、分子束磊晶法(MBE)或氫化物氣相磊晶法(HVPE)等磊晶方法成長於基板1或另一成長基板上，若是在成長基板上生成的半導體疊層3則可藉由基板轉移技術，將半導體疊層3接合至基板1並可選擇性地移除成長基板或予以保留。另外，第一實施例中之基板1的材料可以為但並不限於透明絕緣材料如藍寶石(Sapphire)、鑽石(Diamond)、玻璃(Glass)、石英(Quartz)、壓克力(Acryl)、環氧樹脂(Epoxy)、氮化鋁(AlN)、或者可以為透明導電氧化物(TCO)如氧化鋅(ZnO)、氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鎵(Ga2O3)、氧化鋰鎵(LiGaO2)、氧化鋰鋁(LiAlO2)或氧化鎂鋁(MgAl2O4)等，或者可以為半導體材料如碳化矽(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷砷化鎵(GaAsP)、硒化鋅(ZnSe)或磷化銦(InP)等，或者可以為金屬材料如鋁(Al)、銅(Cu)、鉬(Mo)或鎢(W)等元素或上述元素的組合。第一實施例的基板1為半導體疊層3的成長基板，複數個特徵部12係有助於半導體疊層3成長於基板1上，並且可以減少半導體疊層3的差排密度，提升半導體疊層3的內部量子效率(Internal Quantum Efficiency)。
請續參照第1、2A圖，第一緩衝層2設於基板1及半導體疊層3之間，第一緩衝層2覆蓋於基板1的第一表面S1上之部分區域，且第一緩衝層2並未完全覆蓋於第一表面S1，詳言之，在本實施例中，第一緩衝層2僅設於基板1的基部11上，且複數個特徵部12上並未設有第一緩衝層2，但第一緩衝層2於第一表面S1分布的位置並不以此為限，例如第一緩衝層2可以用各種不同的上視圖形部分覆蓋於基板1的第一表面S1，並使一部份的第一表面S1暴露出來。另外，如第2A、3圖所示，第一實施例之半導體元件100的第一緩衝層2位於基板1之基部11上方，且第一緩衝層2與各特徵部12之間具有一距離d，較佳的，距離d不小於約10nm，例如距離d約為10~200nm，或者約為50~100nm。請參照第2A圖，半導體元件100的第一緩衝層2具有一側壁22朝向特徵部12，側壁22與特徵部12之間具有距離d，詳言之，側壁22與基部11相接處為一端，特徵部12與基部11的相接處為另一端，而兩端之間的間距為距離d。除此之外，在第一實施例中，位於基部11上的第一緩衝層2具有一第一厚度t1，第一厚度t1約為50Å~500Å，第一厚度t1較佳約為100Å~350Å，以使後續的半導體疊層3能夠藉由第一緩衝層2得到較良好的磊晶生長品質。相較於一般以緩衝層全面覆蓋於成長基板進行磊晶成長的技術，第一實施例透過以第一緩衝層2部分覆蓋於基板1的第一表面S1的方式，可改善磊晶成長於基板1的半導體疊層3之光電特性的均勻度(uniformity)，使得在基板1的不同區域生長的半導體疊層3具有相同或相似的光電數值，改善的光電特性可包括發光主波長、發光強度、光通量、色溫、工作電壓、反向擊穿電壓等，例如使同一片基板1的不同位置上之半導體疊層3具有近似的發光主波長而有較窄的波長分布，以簡化後續分選製程，並且有利於小尺寸、微縮化LED的應用。第一厚度t1可以為第一緩衝層2的平均厚 度、最大厚度或最小厚度，在第一實施例中，第一厚度t1為第一緩衝層2的平均厚度，例如為第一緩衝層2厚度的算術平均數(Arithmetic mean)，且在本實施例的半導體元件100中，第一厚度t1的厚度延伸方向為第2A圖的Y軸方向。
請參照第3圖所示，此為本發明第一實施例之半導體元件100的基板1及第一緩衝層2的部分俯視示意圖，第一緩衝層2位於基部11上，且特徵部12因未被第一緩衝層2覆蓋而暴露。由俯視觀之，複數個特徵部12各具有一第一輪廓123，第一緩衝層2具有複數個第二輪廓21，各第二輪廓21在各第一輪廓123外側且包圍第一輪廓123，各第一輪廓123與相鄰的第二輪廓21之間的間距即為上述第一緩衝層2與各複數個特徵部12之間的距離d，在本實施例中，各第一輪廓123為各特徵部12與基部11的相接處，第二輪廓21為第一緩衝層2的側壁22與基部11相接處。第一輪廓123及第二輪廓21可以為任意形狀，例如於第一實施例中，任一複數個特徵部12的第一輪廓123大致為圓形，且第一緩衝層2於基部11上呈現一連續分布，使第一緩衝層2為一連續膜層且設於複數個特徵部12之間，且第二輪廓21大致適形地(conformably)位於第一輪廓123之外，但並不以此為限。請參照第4圖所示，在本揭露內容的第三實施例中，第一緩衝層2不連續地分布於基部11上，且第一緩衝層2包含互相分離的複數個緩衝部2S，各緩衝部2S各具有第二輪廓21，且複數個特徵部12與部分的基部11因未被第一緩衝層2或緩衝部2S覆蓋而暴露，其中，互相分離的數個緩衝部2S設於複數個特徵部12之間。在本揭露內容的一實施例中，緩衝部2S與特徵部12的分布圖案可包含數個緩衝部2S環繞一特徵部12，如多個緩衝部2S以大致為多邊形的分佈方式環繞一特徵部12，或者在又一實施例中，緩衝部2S與特徵部12的分布圖案可包含數個特徵部12環繞一緩衝部2S，如多個特徵部12以大致為多邊形分佈方 式環繞一緩衝部2S，上述的多邊形可以為三角形、四邊形、五邊形、或六邊形等。而在第三實施例中，由俯視觀之，緩衝部2S與特徵部12的分布特徵詳述如下：六個緩衝部2S環繞一特徵部12，且上述特徵部12的端點121與環繞該特徵部12的六個緩衝部2S的各中心點2S’具有大致相同的距離，該六個緩衝部2S的各中心點2S’與相鄰的中心點2S’之間的虛擬連線大致形成環繞該特徵部12的一正六邊形h；此外，三個特徵部12環繞一緩衝部2S，且上述緩衝部2S的中心點2S’與環繞該緩衝部2S的三個特徵部12之各端點121也具有大致相同的距離，該三個特徵部12的各端點121之間的虛擬連線大致形成環繞該緩衝部2S的一正三角形T。另外，第三實施例中展示的第二輪廓21大致呈現三角形且未包圍第一輪廓123。在一實施例中，第一輪廓123與第二輪廓21之間的距離d大於或等於相鄰特徵部12之間的間距D的二分之一。在另一個實施例中，第二輪廓21並非適形地形成於第一輪廓123外，且在半導體元件100的不同位置上，第二輪廓21與第一輪廓123之間具有不同的距離d，換言之，第一緩衝層2靠近一特徵部12一側的距離d較大，靠近該特徵部12另一側的距離d較小(圖未示)。以上所述「適形地」指的是兩個具有相同或相似圖形的結構或輪廓，以一大一小的關係排列，較小的結構或輪廓位於較大的結構或輪廓內部，較大的結構或輪廓則包圍較小的結構或輪廓，而兩者(大的與小的結構或輪廓)之間的距離大致相等。
請參照第2A、3及5圖所示，第一實施例中的第一緩衝層2係可以於基板1的第一表面S1上先形成連續的一緩衝結構F同時覆蓋基部11與複數個特徵部12(如第5圖所示)，接著，部分移除第一表面S1上的緩衝結構F，以形成覆蓋部分第一表面S1的圖案化第一緩衝層2(如第2A、3圖所示)。移除部分緩衝結構F係可以透過濕蝕刻、乾蝕刻或其他的方式，在此並不設限。舉例而言，在 本實施例中，可以將具有緩衝結構F的基板1浸泡於一蝕刻液中，透過蝕刻液的選擇性蝕刻以移除位於特徵部12上的緩衝結構F及基部11上方靠近特徵部12的緩衝結構F，並保留在基部11上方大部分的緩衝結構F，而形成如第2A、3圖所示的第一緩衝層2；或者，在其他實施例中，係在緩衝結構F上形成圖案化光阻，然後透過曝光顯影蝕刻去除部分的緩衝結構F，以完成第一緩衝層2之製備。上述的蝕刻液可以選擇為但並不限於氫氧化鉀(KOH)、氫氧化鈉(NaOH)、氨(NH3)等鹼性液體或其他酸性、中性液體。上述的光阻材料可以選擇為聚對羥基苯乙烯(Poly(p-vinylphenol))、聚酯丙烯酸酯(Polyester Diacrylate)、重氮衍生物(Naphthoquinone diazide derivative)、多甲酚聚合物(Nobolakresin derivative)、甲基醚丙二醇醋酸酯(Propylene glycol monomethyl ether acetate)、環異戊二烯(Cyclized polyisoprene)、乙苯(Ethyl benzene)、二甲苯(Xylene)、2-甲氧基-1-甲基乙基乙酸酯(2-Methoxyethyl acetate)或其他材料。緩衝結構F可以透過物理氣相沉積法(Physical vapor deposition)如濺鍍、蒸鍍等，或者藉由刮刀塗布等方式形成於基板1的第一表面S1，在此並不設限。緩衝結構F及經圖案化後形成的第一緩衝層2可以包含單晶材料、多晶材料或是非晶材料，並且在第一實施例中，緩衝結構F及第一緩衝層2之材料為氮化鎵(GaN)、氮化鋁(AlN)或氮化鋁鎵(AlGaN)等半導體單晶材料，但不以此為限，例如在另一實施例中，半導體疊層3為透過基板轉移技術接合於基板1，其中第一緩衝層2的材料可以包含透明之高分子材料、氧化物、氮化物或氟化物等。此外，在又一實施例中，第一緩衝層2亦可非由部分移除緩衝結構F後才形成圖案化結構，而是藉由製程參數控制(例如：緩衝結構F的沉積條件或塗布條件的控制)使第一緩衝層2自發地形成於部分的第一表面S1上，換言之，可省略對緩衝結構F的蝕刻製程而直接 在第一表面S1上形成圖案化第一緩衝層2。在第一實施例中，由於基部11與特徵部12的晶面不同，因此在基部11上方與在特徵部12上方形成的緩衝結構F分別具有不同的結晶性，即基部11上方的緩衝結構F的結晶度(crystallinity)可以與特徵部12上方的緩衝結構F的結晶度不同，舉例而言，基部11上方的緩衝結構F為單晶，特徵部12上方的緩衝結構F為多晶或非晶，因此，後續對緩衝結構F進行蝕刻時，基部11上方及特徵部12上方的緩衝結構F在同樣的移除條件下會具有不同的移除率，而在第一實施例中，特徵部12上的緩衝結構F因結晶度較低，故相對於基部11上的緩衝結構F容易被移除，因此可不需透過光罩製程而直接在蝕刻製程後形成位於基部11上圖形化的第一緩衝層2。進一步地，請再參照第6圖所示，在第一實施例中，第一緩衝層2之側壁22係朝向特徵部12，基板1的基部11與第一緩衝層2的側壁22之間具有一第二夾角θ2，其中，第二夾角θ2小於90度，較佳的，第二夾角θ2可以約為10度~80度，或者約為15度~50度。
請參照第7圖所示，此為本發明第四實施例的半導體元件之部分放大圖。第四實施例的半導體元件之各構件與構件之間的連接關係大致與第一實施例的半導體元件100相似，差異在於第四實施例的半導體元件另包含一第二緩衝層2a設於第一表面S1的特徵部12上。第二緩衝層2a的材料可以與上述第一緩衝層2相同或不同，在第四實施例中第二緩衝層2a之材料為氮化鎵(GaN)、氮化鋁(AlN)或氮化鋁鎵(AlGaN)等半導體單晶材料，且與第一緩衝層2的材料相同；具體而言，本實施例的第二緩衝層2a如同第一緩衝層2一般，是由緩衝結構F經圖案化後形成，或者是透過製程參數控制(例如沉積條件或塗布條件的控制)自發地形成於特徵部12上。在第四實施例中，第二緩衝層2a包含複數個互 相分離的第二緩衝部21a，各第二緩衝部21a位於基板1的各特徵部12上且與第一緩衝層2相隔至少距離d，換言之，如第7圖所示，各第二緩衝部21a各具有一第三輪廓21a’，各第三輪廓21a’與第一緩衝層2的側壁22相隔不小於距離d。此外，第二緩衝層2a具有一第二厚度t2，第二厚度t2可以與位於基部11上的第一緩衝層2之第一厚度t1相同或不同，在此係不設限，然而，較佳地，在第四實施例中，第二厚度t2係小於第一厚度t1，約為30Å~400Å，或者為80Å~300Å。第二厚度t2可以為第二緩衝層2a的平均厚度、最大厚度或最小厚度，在第四實施例中，第二厚度t2為第二緩衝層2a的平均厚度，例如為第二緩衝層2a厚度的算術平均數(Arithmetic mean)，且各第二緩衝部21a的最大厚度、最小厚度或平均厚度之其一大致等於上述之第二厚度t2。此外，由剖視觀之，如第7圖所示，第二緩衝部21a具有一第一部分211a及一第二部分212a分別設於特徵部12的側面122上，第一部分211a具有一第一長度L1，第二部分212a具有一第二長度L2，第一長度L1與第二長度L2可以相同或不同，在此並不設限。另外，請參照第8圖所示，此為本發明第五實施例之基板1、第一緩衝層2及第二緩衝層2a的部分俯視圖，第一緩衝層2位於基部11上，且第二緩衝層2a位於部分的特徵部12上，各第二緩衝部21a的第三輪廓21a’可以為任意形狀，例如大致為圓形或是不規則形。在第五實施例中，第二輪廓21及各第一輪廓123係環繞各第三輪廓21a’，且於本實施例中，第一輪廓123與第二輪廓21非適形地位於第三輪廓21a’之外，而第一輪廓123與第三輪廓21a’之間的距離非為定值，第二輪廓21與第三輪廓21a’之間的距離亦非定值。或者，在又一實施例中，第二輪廓21適形地環繞於第一輪廓123外，且第一輪廓123適形地環繞於第三輪廓21a’外；在另 一實施例中，第一輪廓123、第二輪廓21及第三輪廓21a’大致為以特徵部12的端點121為中心的圖形。
請參照第1圖，在第一實施例中的半導體疊層3形成於第一緩衝層2及基板1的複數個特徵部12上，且由於複數個特徵部12並未被第一緩衝層2覆蓋，半導體疊層3與複數個特徵部12直接相接，進一步地，複數個特徵部12與基部11的至少一部份直接接觸半導體疊層3；或者，如第7圖所示，在第四實施例中之複數個特徵部12之部分與基部11之部分直接接觸半導體疊層3。半導體疊層3包含一第一半導體層31、一第二半導體層32及一活性結構33設於第一半導體層31及第二半導體層32之間，且活性結構33及第二半導體層32依序形成於第一半導體層31上。第一半導體層31及第二半導體層32分別具有不同之一第一導電性及一第二導電性，以分別提供電子與電洞，或者分別提供電洞與電子；活性結構33可以包含單異質結構(single heterostructure)、雙異質結構(double heterostructure)或多層量子井(multiple quantum wells)。第一半導體層31、第二半導體層32及活性結構33之材料為三五族化合物半導體，例如可以為：GaAs、InGaAs、AlGaAs、AlInGaAs、GaP、InGaP、AlInP、AlGaInP、GaN、InGaN、AlGaN、AlInGaN、AlAsSb、InGaAsP、InGaAsN、AlGaAsP等。在本揭露內容之實施例中，若無特別說明，上述化學表示式包含「符合化學劑量之化合物」及「非符合化學劑量之化合物」，其中，「符合化學劑量之化合物」例如為三族元素的總元素劑量與五族元素的總元素劑量相同，反之，「非符合化學劑量之化合物」例如為三族元素的總元素劑量與五族元素的總元素劑量不同。舉例而言，化學表示式為AlGaAs即代表包含三族元素鋁(Al)及/或鎵(Ga)，以及包含五族元素砷(As)，其中三族元素(鋁及/或鎵)的總元素劑量可以 與五族元素(砷)的總元素劑量相同或相異。另外，若上述由化學表示式表示的各化合物為符合化學劑量之化合物時，AlGaAs即代表AlxGa(1-x)As，其中，0≦x≦1；AlInP代表AlxIn(1-x)P，其中，0≦x≦1；AlGaInP代表(AlyGa(1-y))1-xInxP，其中，0≦x≦1，0≦y≦1；AlGaN代表AlxGa(1-x)N，其中，0≦x≦1；AlAsSb代表AlAsxSb(1-x)，其中，0≦x≦1；InGaP代表InxGa1-xP，其中，0≦x≦1；InGaAsP代表InxGa1-xAs1-yPy，其中，0≦x≦1,0≦y≦1；InGaAsN代表InxGa1-xAs1-yNy，其中，0≦x≦1，0≦y≦1；AlGaAsP代表AlxGa1-xAs1-yPy，其中，0≦x≦1，0≦y≦1；InGaAs代表InxGa1-xAs，其中，0≦x≦1。
本揭露內容第一實施例中之半導體元件100另包含一電極組4，藉此將外界電源導入半導體疊層3中。電極組4包含第一電極41電性連接於第一半導體層31與第二電極42電性連接於第二半導體層32，第一電極41與第二電極42可以設於半導體疊層3的同一側，以形成一水平式半導體元件，如第1圖所示，部分之第二半導體層32及部分之活性結構33係被移除並暴露出第一半導體層31，第一電極41位於第一半導體層31上方，第二電極42則設於第二半導體層32上方。或者，在另一實施例中，第一電極41與第二電極42分別設於半導體疊層3的相反側，以形成一垂直型半導體元件。電極組4的材料可以為金(Au)、銀(Ag)、鉑(Pt)、銅(Cu)、錫(Sn)、鎳(Ni)、鈦(Ti)或上述金屬之合金。此外，半導體元件100還可以包含一反射層5設於基板1的第二表面S2上，以反射朝向基板1的發射光並且增加光取出效率，反射層5能夠將超過95%的光反射回半導體疊層3。在一實施例中，反射層5包含一金屬鏡；在另一實施例中，反射層5除了金屬鏡外，另包含一布拉格反射鏡(Distributed Bragg Reflector，簡稱DBR)位於基板1及金屬鏡之間，以形成一全方位反射鏡(Omni-Directional reflector ODR)；在 又一實施例中，反射層5亦可僅包含布拉格反射鏡而不包含金屬鏡。布拉格反射鏡可以包含交互堆疊的低折射率層及高折射率層，其中低折射率層包含二氧化矽，高折射率層包含氧化鋁(AlOx)或二氧化鈦(TiO2)，金屬鏡可以包含金(Au)、鋁(Al)、銀(Ag)等金屬。
本揭露中的另一實施例為一種半導體元件的製造方法，包含：提供一基板1，基板1包含一基部11及與基部11相接的複數個特徵部12；於基板1上形成一第一緩衝層2以覆蓋基部11，並暴露複數個特徵部12的至少一部分未覆蓋第一緩衝層2；以及形成一半導體疊層3設於第一緩衝層2及複數個特徵部12上。進一步地，請參照第1、2A、5圖，本實施例之半導體元件的製造方法還可包含於基板1上先形成一緩衝結構F以覆蓋基部11及複數個特徵部12，接著移除部分之緩衝結構F以暴露複數個特徵部12之至少一部分，並形成第一緩衝層2，而後，再將半導體疊層3形成於第一緩衝層2及複數個特徵部12上。在第一實施例中，形成的第一緩衝層2與複數個特徵部12之間具有至少一距離d，且距離d不小於約10nm，例如距離d約為10~150nm，或者約為50~100nm。
值得注意的是，上述實施例中的第一緩衝層2或/及第二緩衝層2a在基板1的第一表面S1的分布及厚度，係可以透過分析半導體元件100的結構得知。例如將半導體元件100沿著如第3圖所示的A-A’線進行剖切，接著透過能量色散X-射線光譜(EDS)針對鄰近第一表面S1的位置進行元素分析，以獲得第一緩衝層2或/及第二緩衝層2a在第一表面S1的實際分布狀況。詳而言之，在第一實施例中，第一緩衝層2的材料為AlN(氮化鋁)，與基板1的特徵部12直接相接的半導體疊層3的材料為GaN(氮化鎵)，經由EDS分析後，在基部11上方取得鋁元素訊號，特徵部12上方則無鋁元素的訊號，藉此得知第一緩衝層2位於基部 11，而特徵部12上未設有第一緩衝層2。或者，由於電子繞射顯微鏡(如：掃描電子顯微鏡，SEM)的影像具有含鋁量辨識能力(例如：含鋁量較多的結構具有較深的顏色)，因此，在上述實施例的材料選擇情況上，亦可透過觀察半導體元件的電子顯微鏡影像，得到第一緩衝層2或/及第二緩衝層2a在第一表面S1上方的分布狀況。
可理解的是，本發明所列舉之各實施例僅用以說明本發明，並非用以限制本發明之範圍。任何人對本發明所作顯而易見的修飾或變更皆不脫離本發明之精神與範圍。不同實施例中相同或相似的構件，或者不同實施例中具相同標號的構件皆具有相同的物理或化學特性。此外，本發明中上述之實施例在適當的情況下，是可互相組合或替換，而非僅限於所描述之特定實施例。在一實施例中詳細描述之特定構件與其他構件的連接關係亦可以應用於其他實施例中，且均落於如後所述之本發明之權利保護範圍的範疇中。
100‧‧‧半導體元件
1‧‧‧基板
11‧‧‧基部
12‧‧‧特徵部
121‧‧‧端點
122‧‧‧側面
2‧‧‧緩衝層
3‧‧‧半導體疊層
31‧‧‧第一半導體層
32‧‧‧第二半導體層
33‧‧‧活性結構
4‧‧‧電極組
41‧‧‧第一電極
42‧‧‧第二電極
5‧‧‧反射層
S1‧‧‧第一表面
S2‧‧‧第二表面

Claims (8)

  1. 一種半導體元件，包含：一基板，包含一第一表面包含一基部及與該基部相接的複數個特徵部，且該基部與該些特徵部分別具有不同的晶格面；一第一緩衝層設於該基部上，且與該些特徵部之間具有一第一距離；一第二緩衝層設於該些特徵部上，其中該第二緩衝層與該第一緩衝層相隔一第二距離；以及一半導體疊層設於該第一緩衝層及該些特徵部上；其中，該些特徵部分別包含二側面，該第二緩衝層包含一第一部分及一第二部分分別設於該些側面上，該第一部分包含一第一長度及該第二部分包含一第二長度，該第一長度與該第二長度相同或不同。
  2. 一種如請求項第1項所述的半導體元件，其中，該第一距離不小於約10nm。
  3. 一種如請求項第1項所述的半導體元件，其中，該第一緩衝層包含半導體單晶材料。
  4. 一種如請求項第1項所述的半導體元件，其中，該第二緩衝層包含半導體單晶材料。
  5. 一種如請求項第1項所述的半導體元件，其中，該半導體疊層與該些特徵部直接相接。
  6. 一種半導體元件的製造方法，包含：提供一基板，該基板包含一第一表面包含一基部及與該基部相接的複數個特徵部； 於該第一表面上藉由一第一方式形成一緩衝結構，部分移除該緩衝結構以形成一第一緩衝層位於該基部上；以及藉由一第二方式形成一半導體疊層於該第一緩衝層及該些特徵部上。
  7. 一種如請求項第6項所述的半導體元件的製造方法，其中，該第一方式為物理氣相沉積法。
  8. 一種如請求項第6項所述的半導體元件的製造方法，其中，該第二方式為有機金屬化學氣相沉積法。
TW106129834A 2017-08-31 2017-08-31 半導體元件及其製造方法 TWI757331B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106129834A TWI757331B (zh) 2017-08-31 2017-08-31 半導體元件及其製造方法
US16/118,063 US20190067516A1 (en) 2017-08-31 2018-08-30 Semiconductor device and manufacturing method thereof
CN201811009432.3A CN109427937B (zh) 2017-08-31 2018-08-31 半导体元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106129834A TWI757331B (zh) 2017-08-31 2017-08-31 半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201914052A TW201914052A (zh) 2019-04-01
TWI757331B true TWI757331B (zh) 2022-03-11

Family

ID=65437588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106129834A TWI757331B (zh) 2017-08-31 2017-08-31 半導體元件及其製造方法

Country Status (3)

Country Link
US (1) US20190067516A1 (zh)
CN (1) CN109427937B (zh)
TW (1) TWI757331B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3115930B1 (fr) * 2020-10-29 2024-03-22 Commissariat Energie Atomique Diode électroluminescente à structure de contact tridimensionnelle, écran d’affichage et procédé de fabrication associé

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303042A1 (en) * 2006-12-21 2008-12-11 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
KR20050077902A (ko) * 2004-01-29 2005-08-04 엘지전자 주식회사 질화물 반도체 박막의 성장 방법
US7342261B2 (en) * 2005-05-16 2008-03-11 Dong-Sing Wuu Light emitting device
TW201003980A (en) * 2008-07-14 2010-01-16 Huga Optotech Inc Substrate for making light emitting element and light emitting element using the same
CN100563037C (zh) * 2008-07-30 2009-11-25 鹤山丽得电子实业有限公司 一种发光二极管芯片及其制造方法
JP5277270B2 (ja) * 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
CN102437260B (zh) * 2010-09-29 2016-02-10 展晶科技(深圳)有限公司 氮化镓基紫外光发光二极管及其制造方法
CN103165771B (zh) * 2013-03-28 2015-07-15 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
CN103956418A (zh) * 2014-05-08 2014-07-30 项永昌 一种复合图形化衬底及其制备方法
TWI563691B (en) * 2014-07-02 2016-12-21 Playnitride Inc Epitaxy base and light-emitting device
CN105449058A (zh) * 2014-09-02 2016-03-30 展晶科技(深圳)有限公司 磊晶基板、磊晶基板的制造方法及发光二极管
KR102284535B1 (ko) * 2014-11-12 2021-08-02 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR102328457B1 (ko) * 2015-05-29 2021-11-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템
DE102015109761B4 (de) * 2015-06-18 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
JP6229707B2 (ja) * 2015-11-26 2017-11-15 日亜化学工業株式会社 発光素子及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303042A1 (en) * 2006-12-21 2008-12-11 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same

Also Published As

Publication number Publication date
CN109427937B (zh) 2021-12-14
US20190067516A1 (en) 2019-02-28
TW201914052A (zh) 2019-04-01
CN109427937A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
US10559717B2 (en) Light-emitting device and manufacturing method thereof
US10978618B2 (en) Semiconductor light emitting device
KR20230021045A (ko) 발광 디바이스
US20160260864A1 (en) Removal of 3d semiconductor structures by dry etching
US10756134B2 (en) Light-emitting device
US11437427B2 (en) Light-emitting device and manufacturing method thereof
US20230317898A1 (en) Light-emitting device
US11069835B2 (en) Optoelectronic semiconductor chip and method of manufacturing the same
US9306120B2 (en) High efficiency light emitting diode
US20230057446A1 (en) Light emitting element
JP2009277898A (ja) 半導体発光素子及び半導体発光素子の製造方法
TWI757331B (zh) 半導體元件及其製造方法
CN113299806A (zh) 基于平面衬底的倒装rcled芯片及其制备方法
US11894487B2 (en) Light emitting device
US20220384687A1 (en) Light-emitting device
US10304993B1 (en) Light-emitting device and method of manufacturing the same
TWI797044B (zh) 半導體元件
TW202220239A (zh) 半導體元件