TWI797044B - 半導體元件 - Google Patents
半導體元件 Download PDFInfo
- Publication number
- TWI797044B TWI797044B TW111131201A TW111131201A TWI797044B TW I797044 B TWI797044 B TW I797044B TW 111131201 A TW111131201 A TW 111131201A TW 111131201 A TW111131201 A TW 111131201A TW I797044 B TWI797044 B TW I797044B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- conductive
- semiconductor
- contact
- width
- Prior art date
Links
Images
Landscapes
- Noodles (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
一種半導體元件,包含: 一半導體疊層包含一第一區域及一第二區域,第二區域凸出於第一區域且具有一第一長度,且第一區域環繞該第二區域; 一第一接觸結構設於第一區域上且具有一第二長度,第一接觸結構具有相對應的一第一端部及一第二端部,其中,第二長度小於第一長度;以及一第一導電結構覆蓋第一區域及第二區域上,且第一導電結構與第一端部接觸。
Description
本申請案係有關於一種半導體元件,尤指一種具有導電結構之半導體元件。
半導體元件包含由Ⅲ-Ⅴ族元素組成的化合物半導體,例如磷化鎵(GaP)、砷化鎵(GaAs)或氮化鎵(GaN),半導體元件可以為光電半導體元件如發光二極體(LED)、雷射、光偵測器、太陽能電池或為功率裝置(Power Device)。其中,發光二極體的結構包含一p型半導體層、一n型半導體層與一活性層,活性層設於p型半導體層與n型半導體層之間,使得在一外加電場作用下,n型半導體層及p型半導體層所分別提供的電子及電洞在活性層複合,以將電能轉換成光能。如何提升光電半導體元件的光電轉換效率,實為研發人員研發的重點之一。
一種半導體元件,包含: 一半導體疊層包含一第一區域及一第二區域,第二區域凸出於第一區域且具有一第一長度,且第一區域環繞該第二區域; 一第一接觸結構設於第一區域上且具有一第二長度,第一接觸結構具有相對應的一第一端部及一第二端部,其中,第二長度小於第一長度;以及一第一導電結構覆蓋第一區域及第二區域上,且第一導電結構與第一端部接觸。
請參閱第1圖至第3圖,係顯示本申請案半導體元件100之第一實施例。第2A~2F圖未顯示基板102。半導體元件100包含一基板102以及一半導體疊層103形成於基板102上。半導體疊層103具有一第一半導體層104位於基板102上、一活性結構106位於第一半導體層104上、以及一第二半導體層108位於活性結構106上。第一半導體層104及第二半導體層108分別具有不同之一第一導電性及一第二導電性,以分別提供電子與電洞,或者分別提供電洞與電子。活性結構106可包含單異質結構(single heterostructure)、雙異質結構(double heterostructure)、多層量子井結構(multi-quantum well)或其他結構。半導體疊層103具有一第一區域103a以及一第二區域103b不同於第一區域103a,第二區域103b係向上凸出於第一區域103a,且由一側壁區域103c連接第一區域103a及第二區域103b。詳言之,本實施例中,第一區域103a包含第一半導體層104,第二區域103b包含第一半導體層104、活性結構106以及第二半導體層108,使第二區域103b的高度較第一區域103a高,如圖3所示。此外,如第1、2A圖所示,由上視觀之,本實施例之半導體元件100的第一區域103a係環繞第二區域103b,且半導體疊層103係部分被移除且暴露出基板102,使暴露出的基板102的表面環繞於第一區域103b。詳言之,第一區域103a可以藉由移除部分之第二半導體層108及活性結構106,並暴露出部分之第一半導體層104所形成。在本申請案的半導體元件的上視圖中,係將第一區域的範圍以灰階表示,藉此明確定義第一區域及第二區域的分佈位置。
基板102可用以支持位於其上之半導體疊層103與其它層或結構,基板102可包含不透明材料、透明材料、導電材料、半導體材料或絕緣材料。半導體疊層103可以透過有機金屬化學氣相沉積法(MOCVD)、分子束磊晶法(MBE)或氫化物氣相磊晶法(HVPE)等磊晶方法成長於基板102或另一成長基板上。若是在成長基板上生成的半導體疊層103則可藉由基板轉移技術,將半導體疊層103接合至基板102,並可選擇性地移除成長基板。在第一實施例中,半導體疊層103係生長於成長基板後,再透過基板轉移技術,透過黏結層(圖未示)接合於基板102。在本實施例中,基板102例如為一藍寶石基板,係對於活性結構106所發出的光呈透明,以作為一出光結構。此外,由上視觀之,基板102的形狀可以為矩形、正方形、菱形、圓形、橢圓形或不規則形,本實施例的基板102為長方形且具有二長邊102a及二短邊102b,且各長邊102a與各短邊102b相交處為基板102的角落C。
第一半導體層104、第二半導體層108、活性結構106之材料包含三五族化合物半導體,例如可以為:GaAs、InGaAs、AlGaAs、AlInGaAs、GaP、InGaP、AlInP、AlGaInP、GaN、InGaN、AlGaN、AlInGaN、AlAsSb、InGaAsP、InGaAsN、AlGaAsP等。在本揭露內容之實施例中,若無特別說明,上述化學表示式包含「符合化學劑量之化合物」及「非符合化學劑量之化合物」,其中,「符合化學劑量之化合物」例如為三族元素的總元素劑量與五族元素的總元素劑量相同,反之,「非符合化學劑量之化合物」例如為三族元素的總元素劑量與五族元素的總元素劑量不同。舉例而言,化學表示式為AlGaAs即代表包含三族元素鋁(Al)及/或鎵(Ga),以及包含五族元素砷(As),其中三族元素(鋁及/或鎵)的總元素劑量可以與五族元素(砷)的總元素劑量相同或相異。另外,若上述由化學表示式表示的各化合物為符合化學劑量之化合物時,AlGaAs 即代表 Al
x1Ga
(1-x1)As,其中,0≦x1≦1;AlInP 代表Al
x2In
(1-x2)P,其中,0≦x2≦1;AlGaInP代表(Al
y1Ga
(1-y1))
1-x3In
x3P,其中,0≦x3≦1,0≦y1≦1;AlGaN 代表Al
x4Ga
(1-x4)N,其中,0≦x4≦1;AlAsSb 代表 AlAs
x5Sb
(1-x5),其中,0≦x5≦1;InGaP代表In
xGa
1-xP,其中,0≦x6≦1;InGaAsP代表In
xGa
1-x6As
1-y2P
y2,其中,0≦x6≦1, 0≦y2≦1;InGaAsN 代表 In
xGa
1-x8As
1-y3N
y3,其中,0≦x8≦1,0≦y3≦1;AlGaAsP代表Al
x9Ga
1-x9As
1-y4P
y4,其中,0≦x9≦1,0≦y4≦1;InGaAs代表In
x10Ga
1-x10As,其中,0≦x10≦1。依據活性結構106之材料,當半導體疊層100之材料為AlGaInP系列時,活性結構106可發出峰值波長(peak wavelength)介於700及1700 nm 之間的紅外光、610 nm及700 nm之間的紅光、或是峰值波長介於530 nm及570 nm之間的黃光。當半導體疊層100之材料為InGaN系列時,活性結構106可發出峰值波長介於400 nm及490 nm之間的藍光、深藍光,或是峰值波長介於490 nm及550 nm之間的綠光。當半導體疊層100之材料為AlGaN系列時,活性結構106可發出峰值波長介於250 nm及400 nm之間的紫外光。
於本實施例中,半導體疊層103之材料係採用磷化鋁鎵銦系列之材料,半導體疊層103係先以磊晶成長的方式形成於一砷化鎵成長基板(圖未示),再透過一透明黏結層(圖未示)將基板102連接於第一半導體層104,最後移除砷化鎵成長基板。第一半導體層104可為p型半導體層,而第二半導體層108可為n型半導體層。於另一實施例中,基板102為一磊晶成長基板,第一半導體層104為n型氮化物半導體層,第二半導體層108則為p型氮化物半導體層。基板102的材料可以選擇材料可以選自於藍寶石(sapphire)、玻璃(glass)、矽(Si)、氮化鎵(GaN)、磷化鎵(GaP)、砷化鎵(GaAs)、磷砷化鎵(AsGaP)、硒化鋅(ZnSe)、硫化鋅(ZnS)或碳化矽(SiC)等。
於本實施例中,半導體元件100更包含一第一接觸結構110位於半導體疊層103之第一區域103a上,且電性連接於第一半導體層104。參照第1圖所示,第一接觸結構110包含二個第一接觸部1101對稱地位於第二區域103b的左右兩側,以增進電流的均勻分佈,且第一接觸部1101設置在鄰近於基板102的長邊102a。本實施例的各第一接觸部1101包含一第一端部1101a、一第二端部1101b及一中間部1101c位於第一端部1101a及第二端部1101b之間。第一端部1101a及第二端部1101b較中間部1101c鄰近於基板102的角落C。在本實施例中,第一接觸部1101具有不均勻的寬度,詳言之,第一接觸部1101的第一端部1101a具有一第一寬度W1,中間部1101c具有一第二寬度W2不同於第一寬度W1,例如:第二端部1101b及中間部110c均具有第二寬度W2小於第一寬度W1。外界電流透過第一端部1101a注入第一接觸結構110,具有較大寬度的第一端部1101a得以承受較高的電流密度而不致燒毀,並藉此增進半導體元件100的耐久性。在另一實施例中,第一端部1101a及第二端部1101b的寬度大於中間部110c的寬度。
參照第1、2C圖所示,本實施例之半導體元件100更包含一第二接觸結構112位於第二區域103b且形成於第二半導體層108上。第二接觸結構112電性連接於第二半導體層108,且與第一接觸結構110互相分離。由上視觀之,本實施例的第二接觸結構112與第二區域103b具有相似的輪廓,且第二接觸結構112適形的形成於第二區域103b上,並具有一上視面積小於第二區域103b的一上視面積。本實施例的第二接觸結構112位於兩個第一接觸部1101之間,且第一接觸結構110較第二接觸結構112靠近基板102的長邊102a或短邊102b。本實施例的第二接觸結構112連續地形成於第二半導體層108上,然而,在另一實施例中,如第2C’ 圖所示,第二接觸結構112包含互相分離的複數個第二接觸部112a,藉此可進一步地提升電流分散效益。第一接觸結構110及第二接觸結構112的材料具導電性,且第一接觸結構110及第二接觸結構112的材料可以依據半導體疊層103的材料進行選擇,使第一接觸結構110及第二接觸結構112分別與第一半導體層104及第二半導體層108形成良好的電性接觸,例如歐姆接觸。舉例來說,第一接觸結構110可選擇為鈹金合金(BeAu),第二接觸結構112可選擇為鍺金合金(GeAu)。在本實施例中,第一接觸結構110的上視面積小於第二接觸結構112的上視面積,且第一接觸結構110的上視面積占第二接觸結構112的上視面積的5%~30%,較佳為8%~18%,藉由上述第一接觸結構110及第二接觸結構112的面積比例,有助於半導體元件100達到更佳的電流分散效果。
請參照第2D圖及第3圖所示,本實施例之半導體元件100更包含一第一保護結構114包覆半導體疊層103之第一區域103a、第二區域103b及側壁區域103c。第一保護結構114係可以保護半導體疊層103以增加半導體元件100的機械強度,並同時防止後續電極與半導體疊層103產生不預期的電性連接。本實施例的第一保護結構114係全面覆蓋半導體疊層103並延伸至基板102的表面,且形成一第一開口114a於第一區域103a上及一第二開口114b於第二區域103b上。第一開口114a暴露出第一接觸結構110的第一端部1101a以及第二開口114b暴露出第二接觸結構112。第一保護結構114為介電材料,並可選擇包含氧化鎂(MgO)、SU8、苯並環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PA)、聚對苯二甲酸乙二酯(PET)、聚醯亞胺(PI)、聚碳酸酯(PC)、聚醚酰亞胺(Polyetherimide)、氟碳聚合物(Fluorocarbon Polymer)、玻璃(Glass)、氧化鉭(Ta
2O
5)、氧化鋁(Al
2O
3)、二氧化矽(SiO
2)、氧化鈦(TiO
2)、氮化矽(SiN
x)、旋塗玻璃(SOG)或四乙氧基矽(TEOS)。在另一實施例中,第一保護結構114包含複數個第一介電層及複數個第二介電層(圖未示),各第一介電層及各第二介電層互相交疊,且第一介電層與第二介電層具有不同的折射率,以形成一分散式布拉格反射鏡結構(distributed Bragg reflector),藉此增加第一保護結構114的機械強度,以加強對半導體疊層103的保護性,當半導體元件100由基板102的方向出光時,分散式布拉格反射鏡結構的第一保護結構114亦有助於光反射至出光面,以增加半導體元件100的效率。舉例來說,第一介電層可以選擇為二氧化矽,第二介電層可選擇為二氧化鈦,第一保護結構114包含10~50層互相交疊的第一介電層及第二介電層,且第一保護結構114的厚度為3um~20um。
於本實施例中,半導體元件100更包含一第一導電結構116。請參照第1、2E及3圖所示,第一導電結構116係位於半導體疊層103上,且由第一區域103a延伸至第二區域103b,並覆蓋於半導體疊層103的側壁區域103c。再者,第一導電結構116形成於第一保護結構114上,且透過第一保護結構114的第一開口114a連接於第一接觸結構110。第一導電結構116透過第一接觸結構110的第一端部1101a電性連接於第一半導體層104。詳言之,第一導電結構116包含一第一部分1161及一第二部分1162連接於第一部分1161。第一部分1161位於半導體疊層103的第一區域103a上且透過第一開口114a連接於第一接觸結構110。第二部分1162位於半導體疊層103的第二區域103b上。於本實施例中,第一導電結構116直接接觸於第一接觸結構110的第一端部1101a,且第一部分1161的上視面積小於該第二部分1162的上視面積。在本實施例中,第一導電結構116包含一第一導電部116a及一第一電極部116b位於第一導電部116a上,且第一導電部116a及第一電極部116b各包含具有數層金屬層的一金屬疊層,並分別透過兩道光罩定義第一導電部116a及第一電極部116b的形狀;或者,在另一實施例中,第一導電結構116可以包含具有數層金屬層的一金屬疊層形成於半導體疊層103上,金屬疊層透過單一光罩以定義出第一導電結構116的形狀。第一電極部116b係包覆第一導電部116a的一上表面116a1及一側表面116a2,且第一電極部116b與該第一接觸結構110係藉由該第一導電部116a彼此電性連接。詳言之,由上視觀之,如第2E圖所示,第一導電部116a具有一第一輪廓A1,第一電極部116b具有一第二輪廓B1適形地形成於第一輪廓A1外,且第二輪廓B1包圍第一輪廓A1,第一電極部116b的上視面積大於第一導電部116a之上視面積。透過第一電極部116b包覆第一導電部116a,係可以增加半導體元件100的良率及耐久性。詳言之,因半導體元件100表面的高低落差,第一保護結構114通常在半導體疊層103的側壁區域103c的披覆完整性較不佳,些許縫隙常會存在於側壁區域103c的第一保護結構114中,導致半導體元件與載板(圖未式)進行接合時,黏結劑或焊料鑽入第一保護結構114的縫隙中而導致電性失效。透過本實施例的第一導電部116a及包覆在第一導電部116a外的第一電極部116b能提供雙重防護,以維持半導體元件100的正常電性。更詳言之,由於第一導電部116a及第一電極部116b依序位於覆蓋有第一保護結構114的側壁區域103c上,使得後續半導體元件100進行覆晶作業時,因受到第一電極部116b的阻障,降低焊料破壞第一導電部116a且進一步鑽入第一保護結構114縫隙中的機率,藉此降低元件在覆晶作業時的失效風險,並提高了半導體元件100的耐久度(reliability)及製程良率(yield)。
於本實施例中,半導體元件100更包含一第二導電結構118。請參照第2E圖及第3圖所示,第二導電結構118位於第二區域103b上且電性連接於半導體疊層103的第二半導體層108。類似地,第二導電結構118可透過單一光罩或是兩道光罩所形成,其相關描述可參可第一導電結構116之敘述。在本實施例中,第二導電結構118包含一第二導電部118a及一第二電極部118b位於第二導電部118a上。第二電極部118b包覆第二導電部118a的一上表面118a1及一側表面118a2,且第二電極部118b與第二導電部118a電性連接。第二導電部118a則由第一保護結構114的第二開口114b電性連接於第二接觸結構112。詳言之,由上視觀之,如第2E圖所示,第二導電部118a具有一第三輪廓A2,第二電極部118b具有一第四輪廓B2適形地位於第三輪廓A2外,即第四輪廓B2包圍第三輪廓A2,使得第二電極部118b的上視面積大於第二導電部118a之上視面積。透過第二導電部118a及第二電極部118b,係可以增加半導體元件100的良率及耐久性。在本實施例中,第一導電結構116及第二導電結構118分別具有遠離半導體疊層103的一第一接合表面F1及第二接合表面F2,半導體元件100係透過第一接合表面F1及第二接合表面F2連接至載板上。於覆晶接合時,第一接合表面F1及第二接合表面F2與接合劑或焊料接觸,以藉由接合劑或焊料使半導體元件100電性連接於載板,並使光由基板102的方向向外發射。
上述之第一導電結構116及第二導電結構118係互相分離,使第一導電結構116及第二導電結構118分別電性連通於第一半導體層104及第二半導體層108,且第一導電結構116及第二導電結構118具有不同的上視面積。本實施例中的第一導電結構116之上視面積大於第二導電結構118。在本實施例中,第一導電結構116及第二導電結構118具有不同的上視形狀,例如:第一導電結構116的上視形狀為不規則狀,且包含二個第一部分1161係從第二部分1162向角落C延伸,而第二導電結構118的上視形狀大致為方形。
參照第1及2F圖,本實施例的第一導電部116a與第二導電部118a相分離,且兩者係可藉由一製程同時形成,再以部分移除的方式區隔出第一導電部116a與第二導電部118a。第一導電部116a與第二導電部118a具有不同的上視面積,本實施例中的第一導電部116a的上視面積大於第二導電部118a的上視面積。此外,相似地,第一電極部116b與第二電極部118b亦互相分離,且兩者係可藉由一製程同時形成,再以部分移除的方式區隔出第一電極部116b與第二電極部118b。第一電極部116b與第二電極部118b具有不同的上視面積,本實施例中的第一電極部116b的上視面積大於第二電極部118b的上視面積。第一導電部116a、第二導電部118a、第一電極部116b及第二電極部118b可以為單層或多層結構。在一實施例中,第一電極部116b及第二電極部118b的材料與第一導電部116a及第二導電部118a不同,例如:第一導電部116a及第一電極部116b具有至少一種不同的材料。第一導電部116a及第二導電部118a具有大致相同的材料,例如為金屬或合金,如鈦、金、鉑、鎳等金屬或上述金屬之合金,且第一導電部116a及第二導電部118a可以為由複數金屬層或合金層組成的疊層結構。第一電極部116b及第二電極部118b具有大致相同的材料,例如為金屬或合金,如:金、鎳、鈦、鉑、鋁、錫等金屬或上述金屬之合金,且第一電極部116b及第二電極部118b可以為由複數金屬層或合金層組成的疊層結構。
如第3圖所示,互相分離的第一導電結構116與第二導電結構118之間具有一間距D為10 μm至90 μm,以形成小尺寸的半導體元件100。第一導電結構116與第二導電結構118之間具有一表面,該表面為一平坦區域F。現行市面上的半導體元件通常貼附於一暫時膜層(例如:藍膜)上,待後續處理時再以一頂針施力於暫時膜層上,施力點大致對應於半導體元件的兩電極(例如:第一導電結構116與第二導電結構118)之間,藉此方式取下半導體元件。本發明的半導體元件100中,因第一導電結構116與第二導電結構118之間具有平坦區域,在使用頂針取下半導體元件100時,可以避免頂針處因表面高低起伏而受力不均,減少半導體元件100破裂的風險。此外,因第一保護結構114具有互相交疊的複數第一介電層及複數第二介電層,亦有助於提升半導體疊層103的抗頂針強度。
本實施例之第一導電部116a的第一接合表面F1與第二導電部118a的第二接合表面F2共平面, 因此當半導體元件100以覆晶方式固定於一載板,共平面的特性有利於提升半導體元件100與載板的接合良率。
於一實施例中,第一導電結構116及第二導電結構118的上視面積的總和可佔半導體疊層103的上視面積的25%以上,更佳為32%~60%,藉由大面積的第一導電結構116及第二導電結構118有效的提升覆晶接合的良率以及散熱效率。
請參照第2F圖及第3圖所示,半導體元件100可以選擇性地包含一第二保護層124包覆半導體疊層103的側壁區域103c、第一區域103a的表面與第二區域103b的表面。詳言之,第二保護層124係包覆半導體疊層103、第一保護結構114、第一導電結構116及第二導電結構118。第二保護層124具有一第三開口124a以暴露出第一導電結構116,以及一第四開口124b以暴露出第二導電結構118,使半導體元件100可以透過外露的第一導電結構116及第二導電結構118,並藉由焊料電性連接於具有電路結構的一載板(例如:印刷電路板)。
此外,本實施例的第二保護層124覆蓋在第一導電結構116及第二導電結構118的邊緣向內延伸一距離d,距離d例如為3~10 μm,以提升可靠度。在本實施例中,第二保護層124的材料及結構與第一保護結構114不同,例如:第一保護結構114的結構為分散式布拉格反射結構,而第二保護結構124可為單層或雙層。此外,第二保護結構124的材料可以包含介電材料,例如:氧化矽、氮化矽或兩者的組合。在一實施例中,第一保護結構114與第二保護結構124皆為分散式布拉格反射結構。
在一實施例中,第二保護結構124可以設於第一導電部116a及第一電極部116b之間,以及第二導電部118a及第二電極部118b之間,使第一導電部116a位於第二保護層124及第一保護層114之間。相較於第二保護結構124形成於第一導電結構116及第二導電結構118上,當第二保護結構124設於第一導電部116a及第一電極部116b之間,以及第二導電部118a及第二電極部118b之間時,第一接合表面F1及第二接合表面F2完全外露,以增加與載板接合時的接合面積,以增加接合良率。此外,第一保護結構114及第二保護結構124可以具有不同的上視面積,例如在一實施例中,第一保護結構114延伸至基板102的上表面且與基板102接觸,而第二保護結構124的邊緣則停留在半導體疊層103上未延伸至基板102。
第4圖為本申請案半導體元件200之第二實施例之剖面示意圖。半導體元件200的各構件及其連接關係與第一實施例的半導體元件100大致相同,第二實施例中的各構件標號為將第一實施例對應構件的標號第一碼由1改為2。詳言之,本實施例之半導體元件200包含: 一基板202以及一半導體疊層203形成於基板202上,半導體疊層203具有一第一區域203a以及一第二區域203b不同於第一區域203a,且半導體元件200包含第一接觸結構210位於第一區域203a上及一第二接觸結構212位於第二區域上203b、一第一保護結構214包覆半導體疊層203、一第一導電結構216位於半導體疊層203上且由第一區域203a延伸至第二區域203b及一第二導電結構218位於第二區域203b。
本實施例與前述實施例的主要差異在於:本實施例的半導體元件200省略第一導電部及第二導電電部,換言之,第一導電結構216僅包含等同第一實施例中之第一電極部116b的結構,第二導電結構218僅包含等同第一實施例中之第二電極部118b的結構。第一導電結構216與第二導電結構218的厚度為1~5 um(例如:1.5 um、2 um、 3 um),以避免焊料鑽入第一保護結構214可能存在的縫隙中,並避免短路情形發生於覆晶接合的過程中。此外,於本實施例中,係省略了第二保護結構,當第一保護結構214為布拉格反射層(DBR)時,單一的第一保護結構214可具有高披覆均勻性及高結構強度,以節省形成第二保護結構的工序。
第5圖顯示第二實施例的半導體元件200之上視圖。參照第4及5圖,半導體疊層203的第二區域203b被第一區域203a環繞,且由上視觀之,第二區域203b具有一凹部203b1及兩凸部203b2位於凹部203b1的兩側,使凹部203b1遠離基板202的長邊202a及短邊202b。第一接觸結構210位於第一區域203a上,第二接觸結構212位於第二區域203b上且具有一主體部2121及兩個延伸部2122連接於主體部2121。各延伸部2122朝遠離主體部2121的方向延伸。第二接觸結構212較第一接觸結構210靠近基板202的邊緣。第一保護結構214覆蓋於半導體疊層203上,且具有第一開口214a及第二開口214b。第一開口214a暴露出第一接觸結構210及第二開口214b暴露出第二接觸結構212,藉此第一導電結構216及第二導電結構218分別透過第一開口214a及第二開口214b,與第一接觸結構210及第二接觸結構212電性連接。於上視圖中,第一開口214a具有一小於第一接觸結構210的面積。第一開口214a及第二開口214b各具有一第一延伸方向及一第二延伸方向,在本實施例中,第一延伸方向不同於第二延伸方向,第一延伸方向平行於第5圖的X軸,而第二延伸方向則平行於Y軸,使第一延伸方向垂直於第二延伸方向;在其他實施例中,第一延伸方向與第二延伸方向相同。
第6圖顯示本申請案半導體元件300之第三實施例之一上視圖。第6圖所對應的剖面圖可相似於第3圖或第4圖,而本實施例係以第一實施例為基礎下,就本實施例與第一實施例之不同處進行說明。
本實施例半導體元件300之各元件及其連接關係相似於第一實施例,而不同之處在於本實施例的第二區域303b及第一接觸結構310具有特殊構形。如第6圖所示,由上視觀之,第二區域303b具有階梯狀輪廓,第二區域303b的寬度可由一端往另一端作階梯狀漸變,例如本實施例中的第二區域303b係具有三段之寬度變化。詳言之,由上視觀之,第二區域303b具有一第一部位303b1具有一第一部位寬度D1、一第二部位303b2具有一第二部位寬度D2及一第三部位303b3具有一第三部位寬度D3,且第二部位303b2位於第一部位303b1及第三部位303b3之間。第二區域303b的寬度由第一部位303b1往第三部位303b2的方向遞減或遞增,寬度減少或增加的方式可以為連續式或分段式。在本實施例中,第一部位寬度D1小於第二部位寬度D2,且第三部位寬度D3大於第二部位寬度D2。
第一區域303a上形成有第一接觸結構310,且第一接觸結構310包含二個第一接觸部3101對稱位於第二區域303b的左右兩側,各第一接觸部3101包含一第一端部3101a、一第二端部3101b及一中間部3101c位於第一端部3101a及第二端部3101b之間,第一端部3101a的寬度大於第二端部3101b及中間部3101c,且第一端部3101a設置於第二區域303b的第一部位303b1旁,中間部3101c及第二端部3101b則設於第二部位303b2旁。在本實施例中,第一接觸結構310並未延伸至第三部位303b3的左右兩側,藉此保留較大的第二半導體層308的面積,以維持電流分散的均勻性及增加活性結構之面積。此外,在基板302的長邊302a方向上(即:沿著Y軸方向),第二區域303b具有一第一長度L1,第一接觸結構310的第一接觸部3101具有一第二長度L2小於第一長度L1,且第二長度L2為第一長度L1的30%~60%,或者,第二長度L2為第一長度L1的35%~50%。當半導體元件300為發光元件且具有微小化尺寸(例如長邊小於10 mil)時,本實施例的半導體元件300能透過上述的第二區域303b及第一接觸結構310的構型設計而具有較大的發光面積,同時維持良好的電流分散均勻性。
與第一實施例相同地,本實施例之第一導電結構316包含具有一第一輪廓A1的第一導電部316a及具有第二輪廓A2的第一電極部316b,且第二輪廓B2適形地形成於第一輪廓A1外,第二輪廓B1包圍第一輪廓A1。然而,在另一實施例中,第一導電結構316亦可如第二實施例所示,透過單一光罩定義其圖形並形成於半導體疊層303上,或僅包含第一電極部316b。
本申請案另包含具有上述半導體元件的發光模組。發光模組包含複數個半導體元件及一載板,複數個半導體元件可以矩陣方式排列於載板上,且載板包含線路層與複數個半導體元件電性連接。具體而言,發光模組包含數個封裝體設於載板上,且任一封裝體包含具有不同發光波長的半導體元件,例如一紅光半導體元件、一綠光半導體元件及一藍光半導體元件,及一封裝膠(例如:矽膠)包覆該些半導體元件。上述各色半導體元件的主波長(dominant wavelength)或峰值波長例如分別介於600 nm至660 nm之間、515 nm 至575 nm之間及430 nm 至490 nm之間,以形成放射白光的封裝體,且上述發光模組例如做為顯示器的背光模組。
在另一實施例中,發光模組可以直接作為一顯示器的顯示面板。發光模組具有複數個像素,且任一像素包含複數個半導體元件,例如像素包含一紅光半導體元件、一綠光半導體元件及一藍光半導體元件。
惟以上所述者,僅為本申請案之較佳實施例而已,並非用來限定本申請案實施之範圍,舉凡依本申請案申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾,均應包括於本申請案之申請專利範圍內。
100 半導體元件
102 基板
102a 長邊
102b 短邊
103 半導體疊層
103a 第一區域
103b 第二區域
103c 側壁區域
104 第一半導體層
106 發光活性層結構
108 第二半導體層
110 第一接觸結構
1101 第一接觸部
1101a 第一端部
1101b 第二端部
1101c 中間部
112 第二接觸結構
112a 第二接觸部
114 第一保護結構
114a 第一開口
114b 第二開口
116 第一導電結構
116a1 上表面
116a2 側表面
1161 第一部分
1162 第二部分
116a 第一導電部
116b 第一電極部
118 第二導電結構
118a 第二導電部
118a1 上表面
118a2 側表面
118b 第二電極部
124 第二保護層
124a 第三開口
124b 第四開口
200 半導體元件
202 基板
202a 長邊
202b 短邊
203 半導體疊層
203a 第一區域
203b 第二區域
203c 側壁區域
203b1 凹部
203b2 凸部
204 第一半導體層
205 蝕刻平台
206 活性結構
208 第二半導體層
210 第一接觸結構
212 第二接觸結構
2121 主體部
2122延伸部
214 第一保護結構
214a 第一開口
214b 第二開口
216 第一導電結構
2161 第一部分
2162 第二部分
218 第二導電結構
300 半導體元件
302 基板
302a 長邊
302b 短邊
303a 第一區域
303b 第二區域
303c 側壁區域
303b1 第一部位
303b2 第二部位
303b3 第三部位
304 第一半導體層
308 第二半導體層
310 第一接觸結構
3101 第一接觸部
3101a 第一端部
3101b 第二端部
3101c 中間部
312 第二接觸結構
316 第一導電結構
316a 第一導電部
316b 第一電極部
3161 第一部分
3162 第二部分
318 第二導電結構
318a 第二導電部
318b 第二電極部
A1 第一輪廓
B1 第二輪廓
A2 第三輪廓
B2 第四輪廓
C 角落
W1 第一寬度
W2 第二寬度
F 平坦區域
F1 第一接合表面
F2 第二接合表面
D 間距
d 距離
D1 第一部位寬度
D2 第二部位寬度
D3 第三部位寬度
L1 第一長度
L2 第二長度
第1圖為本申請案半導體元件之第一實施例的上視示意圖。
第2A~2F圖係本申請案第一實施例中所揭示之半導體元件之製造流程圖。
第3圖為圖1沿AA’剖面線切割之一側剖視圖。
第4圖為本申請案半導體元件之第二實施例的側剖視圖。
第5圖為本申請案半導體元件之第二實施例的上視示意圖。
第6圖為本申請案半導體元件之第三實施例的上視示意圖。
(無)
100 半導體元件
102 基板
103 半導體疊層
103a 第一區域
103b 第二區域
103c 側壁區域
104 第一半導體層
106 活性結構
108 第二半導體層
110 第一接觸結構
112 第二接觸結構
114 第一保護結構
114a 第一開口
114b 第二開口
116 第一導電結構
1161 第一部分
1162 第二部分
116a 第一導電部
116a1 上表面
116a2 側表面
116b 第一電極部
118 第二導電結構
118a 第二導電部
118a1 上表面
118a2 側表面
118b 第二電極部
124 第二保護層
124a 第三開口
124b 第四開口
D 間距
F1 第一接合表面
F2 第二接合表面
Claims (10)
- 一種半導體元件,包含:一半導體疊層包含一第一區域及一第二區域,該第二區域凸出於該第一區域,其中,該第二區域包含一第一部位具有一第一部位寬度、一第二部位具有一第二部位寬度,該第一部位寬度小於該第二部位寬度,該第一部位具有一第一側及一相對於該第一側之第二側;一第一接觸結構,設於該第一區域上並包含一第一接觸部位於該第一側,以及一第二接觸部位於該第二側;一第一導電結構,位於該第一區域及該第二區域上,且該第一導電結構接觸該第一接觸部及該第二接觸部。
- 一種如請求項1所述的半導體元件,其中,該第一接觸部及該第二接觸部各包含接觸該第一導電結構的一第一端部及相對於該第一端部的一第二端部,該第一端部具有一第一寬度,該第二端部具有小於該第一寬度的一第二寬度。
- 一種如請求項2所述的半導體元件,其中,該第二端部較該第一端部靠近該第二部位。
- 一種如請求項1所述的半導體元件,另包含一第二接觸結構位於該第二區域上並與該第一接觸結構分離。
- 一種如請求項4所述的半導體元件,其中,該第二接觸結構的一上視面積大於該第一接觸結構的一上視面積。
- 一種如請求項1所述的半導體元件,另包含一第二導電結構覆蓋該第二區域且與該第一導電結構相分離。
- 一種如請求項6所述的半導體元件,其中,該第一導電結構及該第二導電結構的上視面積的總和佔該半導體疊層的上視面積的25%~60%。
- 一種如請求項6所述的半導體元件,其中,該第一導電結構與該第二導電結構之間具有一間距為10μm至90μm。
- 一種如請求項1所述的半導體元件,另包含一保護層覆蓋該第一區域及該第二區域,且該保護層為分散式布拉格反射鏡結構。
- 如請求項1所述的半導體元件,其中,該第二區域更包含一第三部位具有一第三部位寬度,該第二部位位於該第一部位及該第三部位之間,且該第三部位寬度大於該第一部位寬度及該第二部位寬度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111131201A TWI797044B (zh) | 2018-04-03 | 2018-04-03 | 半導體元件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111131201A TWI797044B (zh) | 2018-04-03 | 2018-04-03 | 半導體元件 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202247499A TW202247499A (zh) | 2022-12-01 |
TWI797044B true TWI797044B (zh) | 2023-03-21 |
Family
ID=85793369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111131201A TWI797044B (zh) | 2018-04-03 | 2018-04-03 | 半導體元件 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI797044B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI527205B (zh) * | 2008-11-06 | 2016-03-21 | 飛利浦露明光學公司 | 成長基板已移除之串聯覆晶發光二極體 |
TWI583025B (zh) * | 2014-10-09 | 2017-05-11 | 新世紀光電股份有限公司 | 具雙基座之薄膜式覆晶發光二極體及其製造方法 |
TW201810727A (zh) * | 2016-08-04 | 2018-03-16 | 榮創能源科技股份有限公司 | 發光二極體覆晶晶粒及顯示器 |
-
2018
- 2018-04-03 TW TW111131201A patent/TWI797044B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI527205B (zh) * | 2008-11-06 | 2016-03-21 | 飛利浦露明光學公司 | 成長基板已移除之串聯覆晶發光二極體 |
TWI583025B (zh) * | 2014-10-09 | 2017-05-11 | 新世紀光電股份有限公司 | 具雙基座之薄膜式覆晶發光二極體及其製造方法 |
TW201810727A (zh) * | 2016-08-04 | 2018-03-16 | 榮創能源科技股份有限公司 | 發光二極體覆晶晶粒及顯示器 |
Also Published As
Publication number | Publication date |
---|---|
TW202247499A (zh) | 2022-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10749075B2 (en) | Semiconductor light-emitting device | |
US10985295B2 (en) | Light-emitting device | |
US20190103515A1 (en) | Light-emitting device and manufacturing method thereof | |
US7683385B2 (en) | Facet extraction LED and method for manufacturing the same | |
TWI832922B (zh) | 半導體元件 | |
US11894491B2 (en) | Semiconductor light-emitting device | |
US20230067254A1 (en) | Semiconductor device | |
US9076931B2 (en) | Optoelectronic component and method for producing same | |
JP2009152297A (ja) | 半導体発光装置 | |
TWI838392B (zh) | 光電半導體裝置 | |
TWI797044B (zh) | 半導體元件 | |
TWI758212B (zh) | 半導體元件 | |
TWI778917B (zh) | 半導體元件 | |
TWI736756B (zh) | 半導體元件 | |
KR20170077094A (ko) | 반도체 발광소자 | |
TWI790622B (zh) | 雷射元件及其半導體元件 | |
US12002906B2 (en) | Semiconductor device and semiconductor component | |
TWI838034B (zh) | 雷射元件及其半導體元件 | |
US20230155349A1 (en) | Semiconductor light emitting device | |
KR20160117682A (ko) | 반도체 발광소자 | |
TW202310448A (zh) | 發光元件 | |
TW202425461A (zh) | 雷射元件及其半導體元件 | |
JP2009158812A (ja) | 半導体発光装置 |