JP6229707B2 - 発光素子及びその製造方法 - Google Patents

発光素子及びその製造方法 Download PDF

Info

Publication number
JP6229707B2
JP6229707B2 JP2015231118A JP2015231118A JP6229707B2 JP 6229707 B2 JP6229707 B2 JP 6229707B2 JP 2015231118 A JP2015231118 A JP 2015231118A JP 2015231118 A JP2015231118 A JP 2015231118A JP 6229707 B2 JP6229707 B2 JP 6229707B2
Authority
JP
Japan
Prior art keywords
sapphire substrate
resist
light emitting
hexagon
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015231118A
Other languages
English (en)
Other versions
JP2017098467A (ja
Inventor
祐之 井上
祐之 井上
知祐 下岡
知祐 下岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2015231118A priority Critical patent/JP6229707B2/ja
Priority to US15/361,222 priority patent/US9978903B2/en
Publication of JP2017098467A publication Critical patent/JP2017098467A/ja
Application granted granted Critical
Publication of JP6229707B2 publication Critical patent/JP6229707B2/ja
Priority to US15/957,692 priority patent/US10134944B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Description

本発明は、基板に凸部を有する発光素子及び発光素子の製造方法に関する。
一般に、窒化物半導体等の半導体からなる発光素子(発光ダイオード:LED)は、サファイア基板上にn型半導体層、活性層、p型半導体層を順に積層することにより構成される。従来、発光素子の光取り出し効率を向上させるために、サファイア基板上に予め凸部を設ける技術が提案されている(特許文献1参照)。
国際公開第2011/074534号
特許文献1の製造方法では、露光マスクを使用して単に六角形のレジストをサファイア基板上に形成し、そのレジストを用いてサファイア基板をエッチングすることにより六角錐形状の凸部を形成しようとしている。
しかし、特許文献1の製造方法では、単に六角形のレジストを用いてエッチングを行っている。レジストは角部ほど早く削られ易いため、六角形レジストはエッチングが進むに従って円形に近い形状になり、凸部の形状は円錐に近い形状になってしまう。そのため、特許文献1では、凸部の形状は六角錐よりも円錐に近いものとなる。
本発明の実施形態は、このような問題点に鑑みてなされたものであり、光取出し効率を向上させることができる発光素子及び発光素子の製造方法を提供することを課題とする。
本発明の実施形態に係る発光素子は、c面を主面とするサファイア基板と、活性層を有する窒化物半導体からなり前記サファイア基板の主面側に設けられた半導体積層体と、を備え、前記サファイア基板は、前記主面に、それぞれが6つの側面を有する疑似六角錐からなる複数の凸部を有し、前記6つの側面それぞれは、内側に凹ませた湾曲面を有し、前記凸部の上面視形状は、六角形の6つの頂点間を、当該六角形の中心に向かって湾曲させた曲線と、前記六角形の頂点を通過する曲線とを接続した形状の擬似六角形である。
また、本発明の実施形態に係る発光素子の製造方法は、c面を主面とするサファイア基板を準備し、前記主面上に複数のレジストを設ける工程と、前記サファイア基板を前記レジストを除去しながらドライエッチングすることで前記主面に複数の凸部を形成する工程と、前記サファイア基板の主面側に窒化物半導体からなる半導体層を成長させ発光層を有する半導体積層体を成長させる工程と、含み、前記レジストを設ける工程において、前記レジストの上面視形状を、六角形の6つの辺を前記六角形の中心に向かって湾曲させた曲線と、前記六角形の頂点を通過する曲線とを接続した形状である擬似六角形に形成する。
本発明の実施形態に係る発光素子は、凸部の側面での結晶成長を抑制することができるので、空間やボイドの少ない半導体層が形成でき、光取り出し効率を向上させることができる。
本開示の実施形態に係る発光素子の製造方法は、レジストの形状をエッチングのされやすさを考慮した形状に形成しているので、サファイア基板に底面形状が六角形に近い疑似六角錐の凸部を形成することができ、光取り出し効率が向上した発光素子を製造することができる。
第1実施形態に係る発光素子を模式的に示す断面図である。 サファイア基板におけるサファイア結晶の面方位を模式的に示すユニットセル図である。 サファイア基板におけるサファイア結晶の面方位を模式的に示すサファイア結晶構造の平面図である。 第1実施形態に係る発光素子のサファイア基板における凸部の整列状態の一部分を模式的に示す平面図である。 第1実施形態に係る発光素子のサファイア基板における凸部を、図3のIV−IV線で断面にして模式的に示す斜視図である。 第1実施形態に係る発光素子のサファイア基板における凸部を拡大して模式的に示す平面図である。 第1実施形態に係る発光素子のサファイア基板における凸部を図5AのVB−VB線で断面にして模式的に示す断面図である。 第1実施形態に係る発光素子のサファイア基板における凸部の外接円の直径と内接円の直径との比の値が1.125である場合を模式的に示す平面図である。 第1実施形態に係る発光素子のサファイア基板における凸部の外接円の直径と内接円の直径との比の値が1.23である場合を模式的に示す平面図である。 第1実施形態に係る発光素子のサファイア基板における凸部の外接円の直径と内接円の直径との比の値が1.35である場合を模式的に示す平面図である。 第1実施形態に係る発光素子のサファイア基板における凸部の外接円の直径と内接円の直径との比の値が1.5である場合を模式的に示す平面図である。 第1実施形態に係る発光素子の製造方法の一例を示すフローチャートである。 第1実施形態に係る発光素子のサファイア基板に凸部を形成するためのマスク及びレジストの形状を模式的に示す分解斜視図である。 第1実施形態に係る発光素子のサファイア基板に凸部を形成するためのレジストを模式的に示す平面図である。 第1実施形態に係る発光素子のサファイア基板にレジストを設けた状態を示す模式図である。 第1実施形態に係る発光素子のサファイア基板がレジストを介してエッチングされる状態を示す模式図である。 第1実施形態に係る発光素子のサファイア基板及びサファイア基板に設けたレジストがエッチングされ凸部が形成された状態を示す模式図である。 第2実施形態に係る発光素子のサファイア基板における凸部の整列状態の一部分を模式的に示す平面図である。 第2実施形態に係る発光素子のサファイア基板に凸部を形成するためのマスク及びレジストの形状を模式的に示す分解斜視図である。 第2実施形態に係る発光素子のサファイア基板に凸部を形成するためのレジストを模式的に示す平面図である。
以下、各実施形態に係る発光素子について、図面を参照しながら説明する。なお、以下の説明において参照する図面は、各実施形態を概略的に示したものであるため、各部材のスケールや間隔、位置関係等が誇張、あるいは、部材の一部の図示が省略されている場合がある。また、以下の説明では、同一の名称および符号については原則として同一もしくは同質の部材を示しており、詳細説明を適宜省略することとする。さらに、各図において示す方向は、構成要素間の相対的な位置を示し、絶対的な位置を示すことを意図したものではない。
<第1実施形態>
第1実施形態に係る発光素子の構成の一例を、図1〜図6Dを参照しながら説明する。
図1に示すように、発光素子1は、サファイア基板10と、バッファ層20と、窒化物半導体からなる半導体積層体30とを備えている。なお、発光素子1は、一例として、n側電極40とp側電極50と、透光性電極60とを備える構成として説明する。
サファイア基板10は、半導体積層体30を支持するとともに半導体積層体30を成長させるためのものである。半導体積層体30は、窒化物半導体からなる半導体層を積層して形成される。サファイア基板10は、その主面側となるc面側の上面に複数の凸部11が所定の間隔で形成されている。また、サファイア基板10は、前記した凸部11を含めて、全体として例えば300μm〜1000μmの範囲の厚さを有している。
図2A及び図2Bに示すように、サファイア基板10は、六方晶の結晶構造を有するサファイア結晶SCで構成されており、c面((0001)面)を主面としている。なお、本明細書におけるc面とは、c面に対してやや傾斜したオフ角が付されたものであってもよい。オフ角の角度は例えば3°以下程度である。サファイア結晶SCは、c面の他にも、ユニットセル図における六角柱の側面であり、m1軸、m2軸、m3軸にそれぞれ直交する6つのm面と、a1軸、a2軸、a3軸にそれぞれ直交する3つのa面、すなわち、第1のa面SA1、第2のa面SA2、第3のa面SA3を有している。
凸部11は、サファイア基板10上に半導体層を結晶成長させる際に、空隙やボイドの少ない半導体積層体30を形成することができるものである。図3から図5Bに示すように、凸部11は、6つの側面12を、それぞれ内側に凹んだ湾曲面を含む擬似六角錐に形成されている。そして、凸部11は、上面視形状(底面の形状)を、仮想の六角形の6つの頂点13間を、六角形の中心に向かって湾曲させた曲線と、六角形の頂点13を通過する曲線とを接続した疑似六角形としている。さらに、疑似六角形では、頂点13間の曲線部分を辺14とし、辺の長さの中点16を内側に湾曲させた曲線に形成されている。つまり、凸部11は、疑似六角形の底面形状を備える疑似六角錐形状に形成されている。なお、図3においてSA1〜SA3で示す太線は仮想的に面の方向を表すために記載された線である。
このように凸部11の上面視形状が多数の曲線で構成されているため、凸部11の表面は比較的曲率の大きい曲面により構成される。従来のような円錐形状の凸部の場合は、側面の曲率が比較的小さいため、結晶成長しやすいサファイア基板10のr面及びその近似面の占める面積が大きくなりやすい。また、多角錐形状の凸部の場合は、側面がr面及びその近似面と一致しないように特定の向きで配置する必要がある。多角錐の角を丸めた形状の場合も同様である。しかし、本実施形態における凸部11であれば、その側面が比較的曲率の大きい曲面により構成されているため、どのような向きで配置してもr面及びその近似面が現れる面積を小さくすることができる。つまり、本実施形態における凸部11は、凸部11の側面から結晶成長が生じやすいサファイア基板10のr面及びその近似面以外の面、すなわち結晶成長抑制面で主に構成されるため、凸部の側面12からの意図しない結晶成長を抑制することができる。
ここで、サファイア基板10に設けられた凸部に意図しない結晶成長が生じた場合、凸部間に存在する結晶成長面からの半導体層の成長が阻害されやすく、安定して半導体層を成長させることが困難になる。その結果、形成された半導体積層体に転位等の結晶欠陥が生じることや、半導体積層体の内部に空隙やボイドが生じ光取り出し効率が低下すること、などの問題が発生する虞がある。しかし、本実施形態では、凸部11を主に結晶成長抑制面により構成し、意図しない結晶成長を抑制することにより結晶成長面から半導体層を安定して成長させることができるため、転位の少ない表面を有する半導体層の形成が可能である。すなわち、本実施形態においては、側面を上記した構成にすることにより、半導体結晶が側面12から成長しにくく、安定して凸部11間の結晶成長面(c面)から成長させることができ、凸部11の周辺における空隙やボイドの発生を抑制することができる。このように本実施形態では、半導体積層体30の内部における空隙やボイドの発生を抑制できるため、上記した問題の発生を抑制し、光取り出し効率に優れた発光素子を得ることができる。
本実施形態では、サファイア基板10のa面((11−20)面)に対して、疑似六角形の元となる仮想の六角形の辺が平行になるように凸部11を配置している。この場合、r面((−1012)面)は、仮想の六角形の辺と約30度で交差し、c面に対して約58度で傾斜した面である。すなわち、r面及びその近似面は凸部11の稜線Rs付近に現れることになるが、稜線Rsは側面12と接続される比較的曲率の大きな曲面で構成されているため、r面及びその近似面が現れたとしてもその領域は稜線Rsの一部に限られる。それ以外の凸部11の表面は結晶成長抑制面であるため、凸部の側面12からの意図しない結晶成長を抑制することができ、空隙やボイドの発生を抑制でき、光取り出し効率に優れた発光素子を得ることができる。
凸部11は、疑似六角錐として、連続する6つの側面12のそれぞれが、隣接する側面12の間に位置する稜線Rsの間で、側面12の中央が内側に湾曲した曲面となるように形成されている。ここで、隣接する側面12の間に位置する稜線Rsは、隣接する側面12間に連続して形成される曲面において、最大の曲率を有する部分とする。側面12をこのような湾曲した曲面とすることにより、側面12からの成長を遅らせることができるので、半導体層を安定して結晶成長面(c面)から成長させることができる。側面12は、上面視において、頂部15を一つの頂点として、辺14と、隣り合う稜線Rsと、からなる略二等辺三角形状に形成されている。そして、側面12は、底辺(辺14)を中央で、頂部15を底面側に投影した中心に向かって内側に湾曲されている。さらに、側面12の面内において、隣り合う稜線Rs間における曲率は、底辺(辺14)を最大とし頂部15に向かって徐々に小さく形成されている。
なお、各図では、疑似六角錐の隣接する側面12の間を稜線Rsとして細線で示しているが、この稜線Rsは、図面を分かり易くするために模式的に示しているものである。また、凸部11の底面を形成する6つの頂点13は、仮想の正六角形の中心を通り面積を六等分にする対角線上と、凸部11の底面を形成する曲線のうち外周に向かって突出する曲線とが交わる点として表示している。
凸部11は、底面となる疑似六角形の最外径部分となる頂点13を通過する外接円C1の直径r1と、底面となる疑似六角形の最内径部分となる辺の長さの中点16を通過する内接円C2の直径r2との比の値は、1.1以上1.8以下であることが好ましい。外接円C1の直径r1と内接円C2の直径r2との比の値を1.1以上にすると、凸部11の底面が円形に近づくことを抑制できるので、各凸部11間の距離を均等にしやすくなる。また、凸部11は、外接円C1の直径r1と内接円C2の直径r2との比の値が1.8以下にすると、頂点13と湾曲する辺14の中点16との差が大きくなりすぎることを回避し、転位密度が低減された半導体積層体30を形成することが困難になる事態を回避することができる。これは、頂点13と湾曲する辺14の長さ中点16との差が大きくなると、頂点13の位置はそのままで中点16との差を小さくした場合と比較して、上面視における凸部11の面積が小さくなり、結晶成長面、すなわち凸部11が形成されていない平坦面(c面)の面積が相対的に大きくなるためである。
これにより、凸部11による転位を低減する効果が得られにくくなる。なお、前記した比の値は、光取り出し効率を高めるために、1.1〜1.3の範囲であることがより好ましく、1.1〜1.25の範囲であることが更に好ましい。つまり、正六角形における外接円C1の直径と内接円C2の直径との比の値が、約1.15であるので、この正六角形の比の値に近い疑似六角形の底辺を有する疑似六角錐であることが望ましい。なお、本実施形態における擬似六角錐の底面である擬似六角形は、角部が丸みを帯びている形状となるため、正六角形の比の値1.15よりも小さい値をとる場合がある。
サファイア基板10に形成する凸部11の底面の形状の一例を図6A〜図6Dに示す。図6Aに示す凸部11は、図5Aに示す凸部11と同様の形状であり、外接円C1の直径と内接円C2の直径との比の値が約1.12で形成されている。図6Bに示す凸部11Bは、外接円C1の直径と内接円C2の直径との比の値を約1.23としている。この凸部11Bは、凸部11と比較して、辺14Bの曲率が大きく湾曲度合いも大きくなり、側面12Bの傾斜角度も急峻になる。また、図6Cに示す凸部11Cは、外接円C1の直径と内接円C2の直径との比の値を約1.35としている。この凸部11Cは、凸部11Bと比較して、辺14Cの曲率がさらに大きく湾曲度合いも大きくなり、側面12Cの傾斜角度も急峻になる。そのため、凸部11Cの側面12Cにおいてサファイア基板10の結晶成長面(r面及びその近似面)が存在する領域が減少する。
さらに、図6Dに示す凸部11Dは、外接円C1の直径と内接円C2の直径との比の値を約1.5としている。この凸部11Dは、凸部11Cと比較して、さらに辺14Dの曲率が大きく湾曲度合いも大きくなり、側面12Dの傾斜角度も急峻になる。そのため、凸部11Dの側面12Dにおいてサファイア基板10の結晶成長面(r面及びその近似面)が存在する領域が減少する。なお、凸部11B〜11Dは、凸部11と同様に側面が湾曲した曲面で構成されているため、良好な結晶性を有する半導体層を形成することが可能であり、光取り出し効率に優れた発光素子を得ることができる。ここで、サファイア基板のr面とは(−1012)面であり、r面の近似面とはr面からのずれが1〜2度程度以内の面を指す。凸部11の表面はこのような面以外から形成されていることが結晶成長を抑制する観点から好ましい。
図3及び図4に示すように、凸部11は、上面視において頂部15の位置が三角格子に配置されることが好ましい。そして、凸部11は、頂部15の位置(上面視で凸部11の中心)が三角格子に配列されるときに、1つの凸部11の辺と隣り合う凸部11の辺14とが互いに平行になるように配置されている。なお、凸部11は、上面視において、その頂部15の位置が、三角格子に配列される場合、正三角格子状に配列されることが更に好ましい。これにより、サファイア基板10の面内において、隣り合う凸部11間の距離を均等にすることができる。その結果、結晶成長面において、半導体層の成長速度が均一となるため、良好な結晶性を有する半導体層を形成しやすく、発光素子1の光取り出し効率を向上させることができる。また、凸部11を三角格子に配置することで、多数の凸部11を密に設置できる。なお、隣り合う凸部11の頂部15間の距離(以下、凸部間距離という)は、例えば、2.2〜3.1μmの範囲で設定することが好ましい。凸部間距離をこのように設定することにより、サファイア基板10上に成長させる半導体層の結晶性が向上し、且つ得られる発光素子1の光取り出し効率が向上する。
また、凸部11を有することで、窒化物半導体表面に現れる転位の数を減少させることができる。ここで、転位の数を減少させるメカニズムを説明する。サファイア基板10において、基板上に設けられた凸部11を構成する側面12のそれぞれは、主に窒化物半導体の成長が抑制される結晶成長抑制面で構成される。一方、隣り合う凸部11間に位置するサファイア基板10の表面は、例えばc面であり、窒化物半導体の成長が可能な結晶成長面である。窒化物半導体が結晶成長面から縦方向(サファイア基板10厚み方向)に成長すると、サファイア基板10の格子定数と窒化物半導体の格子定数の差に起因する転位が成長方向に伸びて形成された窒化物半導体の表面に現れる傾向にある。サファイア基板10上に窒化物半導体を成長させると、窒化物半導体は、凸部11間に位置する結晶成長面からは成長するが、凸部11の側面12からの成長は抑制され、窒化物半導体は実質的に成長しない。このため、窒化物半導体表面に現れる転位を減らすことができる。例えば、発光層付近における転位密度を5×107個/cm-2〜5×108個/cm-2程度とすることができる。
半導体積層体30は、GaNが結晶成長したものである場合、六方晶系のGaNは、上方向をc軸方向として結晶成長する。そして、横方向においてはa軸方向よりもm軸方向のほうが成長しにくいため、平面視でGaNのm面(サファイア基板10のc面と垂直に交わる面)に等価な面を底辺とするファセット面を維持して成長する傾向がある。このとき、GaNのm面は、サファイア基板10のa面と同一平面に沿って位置している。つまり、GaNは、上面視でサファイア基板10のa面と一致する線を底辺とするファセット面を維持して成長する傾向にある。
そこで、サファイア基板10の表面に、サファイア基板10のm面と異なる面、好ましくはサファイア基板10のa面に対して、疑似六角錐の辺14が平行になるように凸部11を配置する。すなわち、図3に示すように、凸部11は、底面の各辺14が、サファイア基板10のa面に対して平行になるように形成されていることが好ましい。ここで、a面に対して辺14が平行とは、隣り合う頂点13を仮に直線で結んだ辺としたときに、その直線の辺とa面(第1のa面SA1〜第3のa面SA3のいずれか)とが平行になっていることをいう。
凸部11が、第1のa面SA1、第2のa面SA2及び第3のa面SA3に沿って疑似六角形の各辺14が平行となるように配置されることで、凸部11の疑似六角錐の辺14の外縁が、ファセット面の底辺が凸部11の辺14の外縁と平行になる。凸部11をこのような構成にすることにより、成長が進むにつれて窒化物半導体は凸部11を覆い横方向に成長するので、成長方向に伸びる転位が窒化物半導体の内部に閉じ込められる。その結果、窒化物半導体の表面に現れる転位を減少させ、低転位密度の半導体積層体30を形成することができる。すなわち、上方向及び横方向に結晶成長する窒化物半導体は成長が進むにつれて凸部11を徐々に覆い、最終的に凸部11の全周囲から成長した窒化物半導体が凸部11の上で合わさる。このとき、凸部11が上述の構成であることで、窒化物半導体が凸部11上の一点(凸部11の中心付近の上)に収束しやすい。これにより、成長方向に伸びる結晶欠陥が一点に収束しやすい、又は窒化物半導体の内部に閉じ込められやすいため、窒化物半導体層の表面に現れる転位を減少させることができる。
図1に示すように、バッファ層20は、サファイア基板10とサファイア基板10上に成長させる半導体積層体30との格子定数差を緩和させるためのものである。バッファ層20は、サファイア基板10と半導体積層体30との間に形成されている。このバッファ層20は例えばAlNやAlGaNで構成される。バッファ層20は、後記するように、製造方法のバッファ層を設ける工程において、例えば所定条件下でスパッタリングを行うことで形成することができる。バッファ層20は、例えば図1に示すようなサファイア基板10を被覆する層状であるが、一部でサファイア基板10が露出していてもよい。なお、バッファ層20は、後述するように、スパッタリング等で形成した単結晶のAlNであることがより好ましい。これにより、半導体積層体30の表面に現れる転位の数をより減少させることができるため、例えば、出力、Vf(順方向電圧)、温度特性等においてバッファ層20にAlGaNを用いた発光素子よりも優れた値となる。
窒化物半導体からなる半導体積層体30は、発光素子1の発光部を構成するものである。窒化物半導体としては、InXAlYGa1-X-YN(0≦X,0≦Y,X+Y≦1))が挙げられる。半導体積層体30は、図1に示すように、サファイア基板10のc面側(主面側)にバッファ層20を介して形成されており、サファイア基板10の主面側からn側半導体層31、活性層32及びp側半導体層33がこの順に積層された構造を有している。活性層32は、例えば井戸層(発光層)と障壁層とを有する量子井戸構造である。半導体積層体30は、例えば、活性層32及びp側半導体層33の一部を除去して露出させたn側半導体層31の上とp側半導体層33の上とに、n側電極40とp側電極50とが各々形成される。そして、第p側電極50は、p側半導体層33上のほぼ全面に形成された透光性電極60の上に形成されて構成されていてもよい。
[発光素子の製造方法]
次に発光素子の製造方法について、図7〜図10Cを参照しながら説明する。
はじめに、発光素子の製造方法では、図7に示すように、サファイア基板10を準備してレジスト膜を設ける工程S1を行う。まずサファイア基板10の全面にレジスト膜を形成し、そして、マスクMa(図8参照)を介してレジスト膜を露光することで、サファイア基板10の主面(c面)側に形成する凸部11の数に対応した所定形状を有するレジストRaのレジストパターンを形成する露光工程S2を行う。ついで、露光工程S2で形成した所定形状を有するレジストRa(図8参照)を介してサファイア基板10をドライエッチングしてサファイア基板10のc面上に複数の凸部11を形成する工程S3を行う。さらに、凸部11が形成されたサファイア基板10上にバッファ層20を設ける工程S4を行う。その後、バッファ層20上に半導体層を成長させ半導体積層体30を形成する工程S5を行うことで発光素子1を製造している。
レジスト膜を設ける工程S1は、サファイア基板10にレジスト膜を、例えばスピンコータ等により塗布して設ける工程である。サファイア基板10に工程S1を行う場合、ここでは予め、基板面をプラズマで叩くことで基板表面を若干荒らし、成膜されるレジスト膜を剥がれにくくするアッシング工程を行う。また、アッシング工程後には、基板面に付着したゴミを除去するハイドロ洗浄等の洗浄工程を行う。そして、洗浄後のサファイア基板10のc面(0001)上に、サファイア基板10上にレジスト膜を設ける工程S1を行う。レジスト膜としては例えばノボラック樹脂を主成分としたポジ型のレジスト膜が挙げられる。なお、アッシング工程及び洗浄工程は必須ではなく、製造工程を簡略化するために適宜省略してもよい。
サファイア基板10上にレジスト膜を設けた後、図8に示すように、所定の形状に形成されたマスクMaを介して光照射(紫外線を含む光照射)することでレジスト膜を露光する露光工程S2を行う。この露光工程S2において、エッチングしたときにサファイア基板10に形成される凸部11が、所望の疑似六角錐になるようなレジストRaをパターニングすることができる形状のマスクMaが用いられる。
露光工程S2で使用されるマスクMaは、図8に示すように、平面視において、六角形の6つの辺を六角形の中心に向かって湾曲させた曲線と、六角形の頂点を通過する曲線とを接続した形状である擬似六角形の貫通穴Haが複数形成されている。貫通穴Haの形状を詳細に説明すると、正六角形の頂点間の辺が辺の長さ中心で内側に向かって湾曲し辺の長さ中心を曲線の頂点とする曲線と、正六角形の頂点に向かって湾曲し正六角形の頂点を曲線の頂点とする曲線と、により構成されている。このマスクMaの貫通穴Haの疑似六角形は、サファイア基板10上にレジストRaをパターニングするために用いられる。このマスクMaを介してステッパー装置等を使用して露光作業を行い、図9に示すように、疑似六角形のレジストパターンのエッチングマスクとなるレジストRaを形成する。このとき、レジストRaの上面視形状は、マスクMaに形成された貫通穴Haの形状と略同じ形状となる。なお、露光工程S2を行った後に、現像処理、UVキュアにより疑似六角形に形成したレジストを焼き固め、エッチングマスクとしてエッチングに使用できるレジストRaが形成される(図10A参照)。
サファイア基板10をレジストRaを介してドライエッチングする工程S3は、サファイア基板10を前記した露光工程S2で形成されたレジストRaを介してドライエッチングすることにより、サファイア基板10に複数の凸部11を形成する工程である。ドライエッチングする工程S3において、サファイア基板10及びレジストRaが共に削られながら所望の形状を有する凸部11が形成される。
ドライエッチングをする工程S3について、図10Bから図10Cを参照しながら説明する。まずエッチングが開始されると、初期段階ではレジストRaが形成されていない部分がエッチングにより除去されてマスク形状がほぼそのまま反映される。そして、エッチングが進むにつれて結晶形態に起因するエッチング速度の異方性(方向によりエッチングが進む速度が異なること)の影響を受けることになり、結晶形態が反映された形状になっていくと共にレジストRaも少しずつ除去されることになる(図10B参照)。具体的には、エッチングの進行方向によってエッチング速度が異なることから結晶形態が反映されてエッチングが進み、底部の6つの頂点13と疑似六角錐の稜線が徐々に明確になり、疑似六角形のレジストRaの下に疑似六角錐形状の凸部に相当する凸が形成される。
この疑似六角錐形状になる凸の上面は、レジストRaが存在している間は平坦な状態となっている(図10B参照)。また、凸周縁は、疑似六角形状にエッチングされるようになり、レジストRaの面積よりも小さくなる。そして、凸部11の側面12および辺14に相当する部分は、内側に湾曲した円弧状になる。そして凸部11の側面12に相当する部分は、辺14を底辺とする略二等辺三角形状になり、エッチングが進むほど面積が小さくなるとともに各辺の円弧の曲率半径は大きくなる。
エッチングが更に進行すると、凸の上面に位置するレジストRaが削られて面積は次第に小さくなり、ついにはレジストRaが無くなることで、凸部11の頂部15に相当する部分が徐々に形成され、凸部11の頂部15が尖った疑似六角錐の形状になる(図10C参照)。
ドライエッチングする工程S3では、レジストRaの上面視形状を、六角形の6つの辺を六角形の中心に向って湾曲させた曲線と、六角形の頂点を通過する曲線とを接続した形状である擬似六角形としている。具体的には、レジストRaの上面視形状を、形成される凸部11の形状の頂点13に対応する部分が六角形の対角線方向において外周方向に向かって突出した疑似六角形としている。これにより、凸部11の疑似六角錐となる各頂点13が、円錐の底面のように円形に近い形状となることを防止することができる。つまり、レジストRaのエッチングによる削れやすさを推定し、形成される凸部11に対してレジストRaの上面視形状を設定する。具体的には、レジストRaにおいて突出している部分がより削られやすい傾向にあるため、形成したい凸部11の上面視形状における突出部分をさらに突出させた上面視形状にする。このレジストRaの上面視形状は、予めレジスト条件と形成される疑似六角錐との関係を、実験あるいはシミュレーションにより求めることで設定される。
ドライエッチングする工程S3において、レジストRaの上面視形状を、擬似六角形の最外周となる部分を通過する外接円C3と、擬似六角形の最内周となる部分を通過する内接円C4との直径の比が1.3以上2.0以下であるように設けることが好ましい。外接円C3の直径と内接円C4との比の値を1.3以上とすると、形成される凸部11の底面形状が円形に近づくことを抑制することができる。また、外接円C3の直径と内接円C4との比の値を2.0以下とすると、サファイア基板10の面内において、結晶成長面が占める面積の割合が多くなりすぎず、凸部11により転位を抑制させる効果を効率よく得ることができる。
ドライエッチングとして、具体的には、気相エッチング、プラズマエッチング、反応性イオンエッチングを用いることができ、その際のエッチングガスとしては、Cl系、F系ガス、例えばCl2、SiCl4、BCl3、HBr、SF6、CHF3、C48、CF4等の他、不活性ガスのAr等が挙げられる。ドライエッチングにおいて用いることができるレジストは、ノボラック樹脂を主成分としたポジ型のレジスト膜が挙げられる。
前記したサファイア基板の加工方法により、結晶性に優れた半導体層の成長が可能である凸部11が形成されたサファイア基板10を得ることができる。そして、後記する半導体積層体を設ける工程において、その加工された凸部11を有するサファイア基板10を用いることにより、良好な結晶性を有する半導体積層体を形成でき、光取り出し効率に優れた発光素子1を得ることができる。
ドライエッチングする工程S3の後、基板を洗浄し乾燥させた後に凸部11が形成されたサファイア基板10上にバッファ層20を形成する工程S4を行う。バッファ層20は、AlN、AlGaN等により形成され、AlNを用いて形成されることが好ましい。後記する半導体積層体30を設ける工程S5において、スパッタリング等で形成した単結晶のAlNにより形成されたバッファ層20上に半導体層を成長させることで、サファイア基板10のc面上に結晶性に優れた半導体層を形成できるが、一方で凸部11の斜面に結晶が成長しやすい傾向がある。しかし、本実施形態では、凸部11の側面12が結晶成長抑制面で構成されているため、バッファ層20がAlNを用いて形成されていたとしても斜面成長を抑制し、良好な結晶性を有する半導体層を形成することができる。
次に、サファイア基板10上に半導体層を成長させ発光層を有する半導体積層体30を設ける工程S5を行う。半導体層は、窒化物半導体を成長させることで形成する。
半導体積層体30を設ける工程S5において、サファイア基板10上に凸部11が形成されている場合、前記したように半導体積層体30の転位の数を減少させやすい。さらに、凸部11の側面12が結晶成長抑制面で構成されているため、意図しない結晶の発生を抑制し安定して半導体層を成長させることができる。従って、優れた結晶性を有する半導体積層体30を形成でき、光取り出し効率が向上された発光素子を製造することができる。なお、凸部11の形状及び配置を前記したように構成することで、従来に比較して短時間で転位を収束してサファイア基板10から近い位置において平坦な面となるように結晶成長することができる。また、隣り合う凸部11間に位置する結晶成長面の領域は、幅を一定にすることができるので、半導体層の成長速度を一定にして、良好な結晶性を有する半導体層を得ることが可能となる。
<第2実施形態>
次に、第2実施形態について説明する。なお、第2実施形態は、第1実施形態に比較してマスクの形状、レジストの形状、及び凸部11の配置が異なるのみで、それ以外の既に説明した構成は同じであるため、適宜説明を省略する。なお、図11で示すSA1〜SA3で示す太線は仮想的にa面の方向を表すために記載された線である。
図11に示すように、サファイア基板10に形成される凸部11は、隣り合う2つの凸部11の頂点13同士が対向するように配置されている。言い換えれば、1つの凸部11の頂点13はそれぞれ、隣り合う凸部11の頂点13に近接するように配置されている。さらに、複数の凸部11は、上面視において凸部中心となる頂部15が三角格子となるように配列されている。また、凸部11の辺14は、サファイア基板10のa面と平行となるように基板上に形成されている。
また、凸部11の仮想の六角形の辺は、サファイア基板10のa面に対してと垂直となるように基板上に形成されている。この場合、凸部の3つの側面12付近に結晶成長が生じやすいサファイア基板のr面及びその近似面が主に位置することになる。本実施形態において、3つの側面12は、湾曲した面から形成され、さらに凸部の上面視形状が六角形の6つの頂点間を、六角形の中心に向かって湾曲させた曲線と六角形の頂点を通過する曲線とを接続した形状で形成されている。これにより、凸部が円錐または円錐に近い形状である場合に比較して、凸部の側面12の傾斜角度が急峻となるため、凸部の側面12に現れるサファイア基板のr面及びその近似面の面積を減少させることができる。その結果、意図しない結晶成長を抑制することができる。
なお、サファイア基板10に複数の凸部11を、隣り合う凸部11の頂点13が互いに対向して(最短距離で位置して)整列するように形成するために、図12に示すようなマスクMbを用いる。このマスクMbには貫通穴Hbが形成されており、マスクMbを介して、前記したようにステッパー等によりレジスト膜に対して露光することで、図13に示すように、レジストRbを形成する。そして、形成したレジストRbをエッチングマスクとしてサファイア基板10をドライエッチングすることにより、サファイア基板10のc面上に複数の凸部11を設けることができる。この凸部11は、図11に示すように、各辺14がサファイア基板10のa面に対して整列するように配置されている。
凸部11は、疑似六角形の外接円C1の直径r1と内接円C2の直径r2との比の値が、1.1以上で1.8以下の範囲になるように設定され、すでに説明した図6A〜図6Dと疑似六角形の向きが30度回転して配置されていること以外は前記した第1実施形態と同じ構成を備えている。そして、当該比の値を前記した所定の範囲に調整する場合には、マスクMbの疑似六角形の頂点13に対応する部分の突出長さおよび太さを調整することで、実現することが可能になる。
以上説明したような第2実施形態においても、前記した第1実施形態と同様の効果を奏することができる。
1 発光素子
10 サファイア基板
11,11B,11C,11D 凸部
12,12B,12C,12D 側面
13,13B,13C,13D 頂点
14,14B,14C,14D 辺
15 頂部
16 中点
20 バッファ層
30 半導体積層体
31 n側半導体層
32 活性層
33 p側半導体層
40 n側電極
50 p側電極
60 透光性電極
C1、C3 外接円
C2、C4 内接円
Ha,Hb 貫通穴
Ma,Mb マスク
Rs 稜線
Ra,Rb レジスト
S1 レジスト膜を設ける工程
S2 露光工程
S3 ドライエッチングする工程
S4 バッファ層の形成工程
S5 半導体積層体の成長工程
SA1 第1のa面
SA2 第2のa面
SA3 第3のa面
SC サファイア結晶

Claims (12)

  1. c面を主面とするサファイア基板と、活性層を有する窒化物半導体からなり前記サファイア基板の主面側に設けられた半導体積層体と、を備え、
    前記サファイア基板は、前記主面に、それぞれが6つの側面を有する疑似六角錐からなる複数の凸部を有し、
    前記6つの側面それぞれは、内側に凹んだ湾曲面を有し、
    前記凸部の上面視形状は、六角形の6つの頂点間を、当該六角形の中心に向かって湾曲させた曲線と、前記六角形の頂点を通過する曲線とを接続した形状の擬似六角形である発光素子。
  2. 前記擬似六角形の外接円の直径と内接円の直径との比が1.1以上1.8以下である請求項1に記載の発光素子。
  3. 前記凸部は、上面視において、前記六角形の辺が、前記サファイア基板のa面に対して平行に配置されている請求項1または請求項2に記載の発光素子。
  4. 前記複数の凸部は、上面視において、1つの前記凸部の前記六角形の辺と、前記1つの凸部に隣り合う他の前記凸部の前記六角形の辺とが平行に配置される請求項2または請求項3に記載の発光素子。
  5. 前記複数の凸部の中心は、上面視において、三角格子に配列される請求項1から請求項4のいずれか一項に記載の発光素子。
  6. 前記サファイア基板の主面上にAlNからなるバッファ層が設けられ、前記バッファ層上に前記半導体積層体が設けられる請求項1から請求項5のいずれか一項に記載の発光素子。
  7. c面を主面とするサファイア基板を準備し、前記主面上にレジストを設ける工程と、
    前記レジストを介して前記サファイア基板をドライエッチングすることでレジストを除去しながら前記主面に複数の凸部を形成する工程と、
    前記サファイア基板の主面側に窒化物半導体からなる半導体層を成長させ発光層を有する半導体積層体を設ける工程と、を含み、
    前記レジストを設ける工程において、前記レジストの上面視形状を、六角形の6つの辺を前記六角形の中心に向かって湾曲させた曲線と、前記六角形の頂点を通過する曲線とを接続した形状である擬似六角形に形成する発光素子の製造方法。
  8. 前記レジストを設ける工程において、複数の前記擬似六角形の中心が三角格子に配置されるように形成する請求項7に記載の発光素子の製造方法。
  9. 前記レジストを設ける工程において、前記擬似六角形を、前記六角形の辺が前記サファイア基板のa面に対して平行になるように配置する請求項7または請求項8に記載の発光素子の製造方法。
  10. 前記レジストを設ける工程において、前記レジストを、1つの前記凸部の前記六角形の辺と、前記1つの凸部に隣り合う他の前記凸部の前記六角形の辺とが平行になるように配置する請求項7から請求項9のいずれか一項に記載の発光素子の製造方法。
  11. 前記凸部を形成する工程の後であって前記半導体積層体を設ける工程の前に、前記サファイア基板の主面上にAlNからなるバッファ層を設ける工程を備え、
    前記バッファ層上に前記半導体層を成長させる請求項7から請求項10のいずれか一項に記載の発光素子の製造方法。
  12. 前記レジストを設ける工程において、前記レジストを、上面視において、前記擬似六角形の外接円の直径と内接円の直径との比が1.3以上2.0以下であるように設ける請求項7から請求項11のいずれか一項に記載の発光素子の製造方法。
JP2015231118A 2015-11-26 2015-11-26 発光素子及びその製造方法 Active JP6229707B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015231118A JP6229707B2 (ja) 2015-11-26 2015-11-26 発光素子及びその製造方法
US15/361,222 US9978903B2 (en) 2015-11-26 2016-11-25 Light-emitting element and method for producing the same
US15/957,692 US10134944B2 (en) 2015-11-26 2018-04-19 Light-emitting element and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015231118A JP6229707B2 (ja) 2015-11-26 2015-11-26 発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017098467A JP2017098467A (ja) 2017-06-01
JP6229707B2 true JP6229707B2 (ja) 2017-11-15

Family

ID=58778169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015231118A Active JP6229707B2 (ja) 2015-11-26 2015-11-26 発光素子及びその製造方法

Country Status (2)

Country Link
US (2) US9978903B2 (ja)
JP (1) JP6229707B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018004023A1 (de) 2017-05-17 2018-11-22 AGC Inc. Verfahren zur herstellung eines mit einer gedruckten schicht versehenen basiselements und mit gedruckter schicht versehenes basiselement
JP6863835B2 (ja) 2017-06-26 2021-04-21 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
TWI757331B (zh) * 2017-08-31 2022-03-11 晶元光電股份有限公司 半導體元件及其製造方法
CN112820806B (zh) * 2020-12-25 2022-12-20 福建晶安光电有限公司 一种图形衬底及其制作方法以及led结构及其制作方法
CN115775855B (zh) * 2021-09-06 2023-11-17 淮安澳洋顺昌光电技术有限公司 图形化复合衬底及发光元件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
WO2002103813A1 (fr) 2001-06-15 2002-12-27 Nichia Corporation Element emetteur de lumiere a semi-conducteur au nitrure, et dispositif emetteur de lumiere utilisant cet element
JP5800452B2 (ja) * 2001-07-24 2015-10-28 日亜化学工業株式会社 半導体発光素子
JP2003218395A (ja) * 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
JP2005064492A (ja) 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
EP3166152B1 (en) * 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
US20080121903A1 (en) * 2006-11-24 2008-05-29 Sony Corporation Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
CN101939820B (zh) * 2008-02-15 2012-02-08 三菱化学株式会社 外延生长用基板、GaN类半导体膜的制造方法、GaN类半导体膜、GaN类半导体发光元件的制造方法以及GaN类半导体发光元件
JP5311408B2 (ja) 2008-12-26 2013-10-09 シャープ株式会社 窒化物半導体発光素子
WO2010150809A1 (ja) * 2009-06-24 2010-12-29 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP2011009382A (ja) 2009-06-24 2011-01-13 Rohm Co Ltd 半導体発光素子
JP2011129718A (ja) 2009-12-17 2011-06-30 Showa Denko Kk 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
TW201334218A (zh) * 2012-02-14 2013-08-16 Lextar Electronics Corp 發光半導體之圖案化基材及其製造方法
KR101881064B1 (ko) * 2012-03-05 2018-07-24 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
US9614136B2 (en) 2012-04-02 2017-04-04 Asahi Kasei Kabushiki Kaisha Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
US9660141B2 (en) 2013-05-31 2017-05-23 Asahi Kasei E-Materials Corporation Pattern wafer for LEDs, epitaxial wafer for LEDs and method of manufacturing the epitaxial wafer for LEDs

Also Published As

Publication number Publication date
US20180240934A1 (en) 2018-08-23
US20170155014A1 (en) 2017-06-01
JP2017098467A (ja) 2017-06-01
US10134944B2 (en) 2018-11-20
US9978903B2 (en) 2018-05-22

Similar Documents

Publication Publication Date Title
JP6229707B2 (ja) 発光素子及びその製造方法
JP6137345B2 (ja) サファイア基板と半導体発光素子
JP6248786B2 (ja) 窒化物半導体素子およびその製造方法
JP5725023B2 (ja) サファイア基板とその製造方法及び窒化物半導体発光素子
JP6024533B2 (ja) サファイア基板及びその製造方法並びに窒化物半導体発光素子
JP5811009B2 (ja) Iii族窒化物半導体の製造方法及びiii族窒化物半導体
US10263152B2 (en) Nitride semiconductor element and method for manufacturing the same
JP2013135001A (ja) 微細構造の製造方法
JP2009038377A (ja) Iii族窒化物半導体発光素子
US9773946B2 (en) Light-emitting element comprising a partitioned sapphire substrate
KR102334161B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP6683237B2 (ja) 窒化物半導体素子
US20180026155A1 (en) Patterned Sapphire Substrate, Light Emitting Diode and Fabrication Method Thereof
JP6443524B2 (ja) 窒化物半導体素子およびその製造方法
AU2016200996B2 (en) Light-emitting element
JP2012049447A (ja) 半導体基板の製造方法および発光素子
JP2012074598A (ja) 発光素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171002

R150 Certificate of patent or registration of utility model

Ref document number: 6229707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250