JP6248786B2 - 窒化物半導体素子およびその製造方法 - Google Patents

窒化物半導体素子およびその製造方法 Download PDF

Info

Publication number
JP6248786B2
JP6248786B2 JP2014091993A JP2014091993A JP6248786B2 JP 6248786 B2 JP6248786 B2 JP 6248786B2 JP 2014091993 A JP2014091993 A JP 2014091993A JP 2014091993 A JP2014091993 A JP 2014091993A JP 6248786 B2 JP6248786 B2 JP 6248786B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
convex portion
sapphire substrate
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014091993A
Other languages
English (en)
Other versions
JP2015211136A (ja
Inventor
知祐 下岡
知祐 下岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2014091993A priority Critical patent/JP6248786B2/ja
Priority to US14/694,792 priority patent/US9525105B2/en
Publication of JP2015211136A publication Critical patent/JP2015211136A/ja
Priority to US15/349,584 priority patent/US9859465B2/en
Application granted granted Critical
Publication of JP6248786B2 publication Critical patent/JP6248786B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Description

本発明は、基板からの結晶成長により形成される窒化物半導体素子およびその製造方法に関する。
窒化物半導体からなる発光ダイオード（ＬＥＤ）は通常、サファイア基板上にｎ型半導体層、活性層、ｐ型半導体層を順に積層することにより構成される。従来、光取り出し効率向上のためにサファイア基板上に凸部を形成する手段がある。そして、凸部が形成されたサファイア基板上に窒化物半導体を結晶成長させる際における空隙の発生や結晶性の悪化を抑制するために、当該凸部の傾斜面を結晶成長抑制面とすることで、窒化物半導体の横方向成長を促進させる技術が提案されている（特許文献１参照）。
国際公開第２０１２／００２２４０号
前記した凸部を形成したサファイア基板上へのＧａＮ系窒化物半導体の成長工程においては、サファイア基板との格子緩和を目的として、ＡｌＧａＮ等からなるバッファ層を挿入し、窒化物半導体の結晶成長を行う。しかしながら、凸部の形状によっては、当該凸部の傾斜面からの窒化物半導体の成長が促進されてしまう場合がある。
ここで、サファイア基板のｃ面（［０００１］面、サファイア基板の上面）から成長する窒化物半導体は、垂直方向に加えて、前記した凸部を覆うように横方向にも成長する。そして、前記したような凸部の傾斜面からの窒化物半導体の成長は、サファイア基板のｃ面からの窒化物半導体の横方向の成長に対して影響し、当該ｃ面からの成長を阻害する。
また、特許文献１において提案された技術は、凸部の底面が三角形であるため、結晶が六方晶である窒化物半導体の成長に十分に対応しておらず、当該窒化物半導体が成長しにくい場合がある。そのため、特許文献１において提案された技術は、エッチング方法や凸部の形状に関して更なる改良が望まれている。
本発明は、前記の点に鑑みてなされたものであり、サファイア基板の凸部の傾斜面からのＧａＮ系窒化物半導体の結晶成長をより確実に抑制することで、サファイア基板のｃ面からの適正な成長を促進し、安定して良質な結晶性を得ることができる窒化物半導体素子およびその製造方法を提供することを課題とする。
前記課題を解決するために本発明に係る窒化物半導体素子の製造方法は、サファイア基板のｃ面側の表面にマスクを設けてドライエッチングすることで、底面が円形状の凸部を複数形成する第１エッチング工程と、前記凸部が形成された前記サファイア基板をウェットエッチングすることで、前記凸部の底面を円形状に維持したまま先端を三角錐状に形成する第２エッチング工程と、前記サファイア基板の、底面が円形状であり先端が三角錐状である前記凸部が形成された側の面上に窒化物半導体からなる半導体層を成長させる半導体層成長工程と、を含む。
また、前記課題を解決するために本発明に係る窒化物半導体素子の製造方法は、底面が円形状で先端は頂点から３つの稜線が伸びた三角錐状であり、かつ前記稜線は上面視においてｍ軸方向に伸びている凸部を、ｃ面側の表面に複数形成したサファイア基板を準備する基板準備工程と、前記サファイア基板の、底面が円形状であり先端が三角錐状である前記凸部が形成された側の面上に窒化物半導体からなる半導体層を成長させる半導体層成長工程と、を含む。
また、前記課題を解決するために本発明に係る窒化物半導体素子は、ｃ面側の表面に、底面が円形状であり、先端は頂点から３つの稜線が伸びた三角錐状であり、かつ前記稜線は上面視においてｍ軸方向に伸びている凸部が複数形成されたサファイア基板と、
前記サファイア基板の、底面が円形状であり先端が三角錐状である前記凸部が形成された面上に設けられた窒化物半導体からなる半導体層と、を備える構成である。
本発明に係る窒化物半導体素子の製造方法によれば、サファイア基板上の凸部の傾斜面からの窒化物半導体の結晶成長をより確実に抑制することができるため、サファイア基板のｃ面からの適正な成長を促進し、安定して良質な結晶性を得ることができる。また、本発明に係る窒化物半導体素子は、結晶成長がｃ面から適正に成長することで、良好な結晶性を得ることができ発光効率が向上する。
本発明の実施形態に係る窒化物半導体素子の全体構成を模式的に示す断面図である。 サファイア基板におけるサファイア結晶の面方位を模式的に示す図であって、（ａ）は、ユニットセル図、（ｂ）は、サファイア結晶構造の平面図、である。 本発明の実施形態に係る窒化物半導体素子用基板に形成された凸部を模式的に示す図であって、（ａ）は、凸部の配置を示す平面図、（ｂ）は、凸部の構成を示す平面図、（ｃ）は、凸部の構成を示す側面図、である。 本発明の実施形態に係る窒化物半導体素子用基板の製造方法を模式的に示す図であって、（ａ）は、マスク工程を示す断面図、（ｂ）は、マスク工程を示す斜視図、（ｃ）は、第１エッチング工程における途中経過を示す断面図、（ｄ）は、第１エッチング工程における途中経過を示す斜視図、（ｅ）は、第１エッチング工程においてドライエッチングが終了した状態を示す断面図、（ｆ）は、第１エッチング工程においてドライエッチングが終了した状態を示す斜視図、（ｇ）は、第２エッチング工程を示す断面図、（ｈ）は、第２エッチング工程を示す斜視図、である。 本発明の実施形態に係る窒化物半導体素子の製造方法を模式的に示す図であって、（ａ）は、バッファ層形成工程を示す断面図、（ｂ）は、半導体層成長工程を示す断面図、（ｃ）は、半導体層成長工程の後に電極を形成した窒化物半導体素子の一例を示す断面図であって、（ｄ）のＸ‐Ｘ断面図、（ｄ）は、半導体層成長工程の後に電極を形成した窒化物半導体素子の一例を示す平面図、である。 本発明の実施形態に係る窒化物半導体素子用基板における凸部形成の効果を説明するための説明図であって、（ａ）は、窒化物半導体素子の製造方法における半導体層成長工程において、成長途中の窒化物半導体を示す断面図、（ｂ）は、半導体素子の製造方法における半導体層成長工程において、成長途中の窒化物半導体の一部を断面にして示す斜視図、である。 本発明の実施形態に係る窒化物半導体素子用基板における凸部形成の効果を説明するための説明図であって、（ａ）は、窒化物半導体素子の製造方法における半導体層成長工程において、成長途中の窒化物半導体および凸部の状態を示す斜視図、（ｂ）は、窒化物半導体素子の製造方法における半導体層成長工程において、成長途中の窒化物半導体および凸部の状態を示す平面図、である。
以下、本発明の実施形態に係る窒化物半導体素子およびその製造方法について、図面を参照しながら説明する。なお、以下の説明において参照する図面は、本発明を概略的に示したものであるため、各部材のスケールや間隔、位置関係等が誇張、あるいは、部材の一部の図示が省略されている場合がある。また、以下の説明では、同一の名称および符号については原則として同一もしくは同質の部材を示しており、詳細説明を適宜省略することとする。
［窒化物半導体素子の構成］
本発明の実施形態に係る窒化物半導体素子の構成について、図１〜図３を参照しながら説明する。窒化物半導体素子１は、例えばＬＥＤであり、図１に示すように、窒化物半導体素子用基板であるサファイア基板１０と、バッファ層２０と、半導体層３０とが積層された構造を備えている。
サファイア基板（窒化物半導体素子用基板）１０は、半導体層３０を支持するとともに窒化物半導体（例えばＧａＮ）を成長させるためのものである。サファイア基板１０は、図１に示すように平板状に形成され、その上面に複数の凸部１１が形成されている。また、サファイア基板１０は、前記した凸部１１を含めて、全体として例えば５０μｍ〜２００μｍの範囲の厚さに形成されている。
凸部１１は、窒化物半導体素子１の光取り出し効率を向上させるとともに、サファイア基板１０上に窒化物半導体を結晶成長させる際に、空隙の発生や結晶性の悪化を抑制するためのものである。ここで、サファイア基板１０は、図２（ａ）に示すように、所定のサファイア結晶構造を有するサファイア結晶ＳＣで構成されており、ｃ面を主面としている。なお、本明細書におけるｃ面とは、ｃ面に対してやや傾斜したオフ角が付されたものであってもよい。オフ角の角度は例えば３°以下程度である。前記した凸部１１は、この主面であるｃ面側の表面に形成されている。また、サファイア結晶ＳＣは、図２（ａ）および図２（ｂ）に示すように、ｃ面の他にも、ユニットセル図における六角柱の側面である６つのｍ面と、ａ1軸、ａ2軸、ａ3軸にそれぞれ直交する３つのａ面を有している。ｍ面に直交する方向がｍ軸方向であり、ｍ軸方向は、ａ1軸、ａ2軸、ａ3軸とそれぞれ３０度異なる方向に伸びる３つの方向がある。
凸部１１は、図１および図３（ａ）に示すように、それぞれ同一形状で多数が配列するように形成されている。また、凸部１１は、図３（ａ）に示すように平面視すると、隣接する凸部１１の中心間距離が同じとなるように規則的に配置され、例えば同図に示すように、それぞれの中心が三角形格子の頂点に位置するように配置されている。なお、図３（ａ）に示す凸部１１の配置は一例であり、例えば四角形格子、六角形格子等のその他の多角形格子状で配置されていても構わない。
凸部１１間の間隔は、例えば０．２μｍ〜５μｍの範囲内とすることが好ましい。また、凸部１１の幅および高さは、例えばそれぞれ０．２μｍ〜５μｍおよび０．２μｍ〜２μｍの範囲内とすることが好ましい。なお、凸部１１の個数は、サファイア基板１０の面積に応じて、前記した凸部１１間の間隔および幅を考慮して決定される。例えば、凸部１１は、サファイア基板１０の全面にわたって均等に配置されている。
ここで、凸部１１は、図３（ｂ）および図３（ｃ）に示すように、底面は円形状で、先端は頂点から３つの稜線ｒ１，ｒ２，ｒ３が伸びた三角錐状であり、かつ前記稜線ｒ１，ｒ２，ｒ３は上面視においてｍ軸（図２（ｂ）参照）方向に伸びている。また、凸部１１は、具体的には図３（ｂ）および図３（ｃ）に示すように、サファイア基板１０上に形成された下凸部１１１と、当該下凸部１１１上に形成された上凸部１１２と、から構成されている。
下凸部１１１は、図３（ｂ）および図３（ｃ）に示すように、底面が円形状に形成され、当該円形状の底面から円錐状または半球状等のドーム状に上方向に突出して形成されている。すなわち、下凸部１１１は、凸部１１のうち、曲面状に形成された部分を示している。この下凸部１１１は、後記するように、窒化物半導体素子用基板の製造方法の第１エッチング工程において、所定条件下でサファイア基板１０をドライエッチングすることで形成できる。
ここで、窒化物半導体の結晶は六方晶であるため、前記したように下凸部１１１の底面が円形であると、結晶成長の際に窒化物半導体が六角形で成長しやすくなる。つまり、本来なら下凸部１１１の底面が六角形であることが理想であるが、六角形よりも円形のほうが製造容易であるため、円形とすることで六方晶の成長しやすい理想の形状に近づけて、製造上の条件と結晶成長の条件との両者を容易に満たすようにしている。
上凸部１１２は、図３（ｂ）および図３（ｃ）に示すように、凸部１１の頂部から所定位置まで三角錐状に形成されており、下凸部１１１から連続して形成されている。すなわち、上凸部１１２は、凸部１１のうち、三角錐状に形成された稜線ｒ１，ｒ２，ｒ３が存在する部分を示している。この上凸部１１２は、後記するように、窒化物半導体素子用基板の製造方法の第２エッチング工程において、所定条件下でサファイア基板１０をウェットエッチングすることで形成できる。
上凸部１１２は、図３（ｂ）および図３（ｃ）に示すように、三方向にそれぞれ傾斜面１１２ａを有しており、この傾斜面１１２ａは、サファイア結晶ＳＣのＲ面（ミラー指数１０‐１４）に近い面である（図２参照）。この傾斜面１１２ａの凸部１１底面（ｃ面）に対する角度は、例えば、約３３〜３７°である。
また、上凸部１１２の範囲（高さ）は、凸部１１全体の高さの１０％以上を占めるように形成されることが好ましく、２０％以上がさらに好ましい。また、５０％以上でも構わない。さらに、上凸部１１２の範囲は凸部１１全体の高さの８０％以下が好ましい。これにより、結晶成長を抑制する上凸部１１２の傾斜面１１２ａが広範囲に露出された状態となるため、サファイア基板１０上に窒化物半導体を結晶成長させる際に、当該傾斜面１１２ａからの窒化物半導体の結晶成長がより効果的に抑制される。
このように、サファイア基板１０のｃ面側の表面に前記したような構成の凸部１１が形成されていると、窒化物半導体が凸部１１が形成されていない平坦面から主に結晶成長する。このとき、凸部１１上には窒化物半導体がほとんど成長しないので、窒化物半導体を上方向のみならず横方向に成長させ、凸部１１上で窒化物半導体が接合して平坦な層になるように成長させる。これによって、サファイア基板１０上に成長される窒化物半導体層の表面に現れる転位を減少させることができ、結晶性の高い半導体を得ることができる。以下、サファイア基板１０上における窒化物半導体の結晶成長メカニズムと凸部１１との関係について、詳細に説明する。
サファイア基板１０上に窒化物半導体（例えばＧａＮ）を結晶成長させる場合、例えばその結晶成長が可能な結晶成長面（サファイアのｃ面）上で窒化物半導体結晶を成長させるが、前記したサファイア基板１０とＧａＮ結晶とは格子整合していないため（サファイア基板１０の格子定数と窒化物半導体の格子定数に差があるため）、形成される結晶内において格子不整合による多数の転位が生じることになる。一方、前記した凸部１１は、図３（ｂ）および図３（ｃ）に示すように、サファイア基板１０の上面（ｃ面）と平行ではない傾斜面１１２ａを有している。
ここで、サファイア基板１０のｃ面を、窒化物半導体の結晶成長が可能な「結晶成長面」としたとき、凸部１１の傾斜面１１２ａは、結晶成長面とは異なる面方位を有するため、「結晶成長抑制面」の役割を果たし、当該傾斜面１１２ａにおける結晶成長が抑制されることになる。また、凸部１１の傾斜面１１２ａのうち窒化物半導体が結晶成長しやすい部分に、結晶成長抑制面と結晶成長抑制面とを繋ぐ稜線ｒ１〜ｒ３が形成されることになるので、このことからも傾斜面１１２ａにおける結晶成長が抑制されることになる。そのため、サファイア基板１０のｃ面上に凸部１１が形成されている場合、結晶成長面の中に結晶成長抑制面が存在する状態で、結晶成長の際に窒化物半導体結晶が三次元成長する。
窒化物半導体はサファイア基板１０との格子定数差により転位が発生するため、サファイア基板１０の表面に直接またはバッファ層２０を介して成長させた部分は多数の転位を含有する。しかし、前記した結晶成長抑制面（傾斜面１１２ａ）を覆うように横方向に結晶成長するときには新たな転位はほとんど発生しない。そのため、このような窒化物半導体を凸部１１上で接合するように横方向にも成長させると、傾斜面１１２ａからの成長が極めて小さいので、適切に凸部１１に沿って結晶成長がなされることになる。その結果、凸部１１から新たな転位の発生を抑制でき、また、窒化物半導体の成長方向に伸びる転位を凸部１１上に集束させることができるため、表面に現れる転位が減少する。これにより、半導体層３０の転位密度が減少して、結晶性が向上するため、発光効率を向上させることができる。
なお、サファイア基板１０上の凸部１１は、前記したような結晶性の向上効果の他にも、窒化物半導体素子１内部において横方向に伝搬する光を当該凸部１１で反射して縦方向に伝搬させることで、窒化物半導体素子１の光取り出し効率を改善する効果も奏する。
次に、図１に示すように、バッファ層２０は、サファイア基板１０と当該サファイア基板１０上に成長させる窒化物半導体との格子定数差を緩衝させるためのものである。バッファ層２０は、サファイア基板１０と半導体層３０との間に形成されている。このバッファ層２０は例えばＡｌＮで構成される。バッファ層２０は、後記するように、窒化物半導体素子用基板の製造方法のバッファ層形成工程において、例えば所定条件下でスパッタリングを行うことで形成することができる。
半導体層３０は、窒化物半導体素子１における発光部を構成するものである。半導体層３０は、図１に示すように、サファイア基板１０上にバッファ層２０を介して形成されており、ｎ型半導体層３１、活性層３２およびｐ型半導体層３３が下からこの順に積層された構造を有している。
半導体層３０は、ＧａＮ，ＡｌＮもしくはＩｎＮ，またはこれらの混晶であるＩＩＩ−Ｖ族窒化物半導体（ＩｎXＡｌYＧａ1-X-YＮ（０≦Ｘ，０≦Ｙ，Ｘ＋Ｙ≦１））から構成される。ＩＩＩ族元素は、一部または全部にＢを用いてもよく、Ｖ族元素は、Ｎの一部をＰ，Ａｓ，Ｓｂで置換した混晶であってもよい。
以上のような構成を備える窒化物半導体素子１は、サファイア基板１０のｃ面上に底面が円形状で先端が三角錐状の凸部１１が形成されているため、当該サファイア基板１０上に窒化物半導体を結晶成長させる際に、Ｒ面近似の結晶成長を抑制する面が露出されていることで、凸部１１の傾斜面１１２ａからの窒化物半導体の結晶成長がより確実に抑制される。その結果、横方向にも成長する窒化物半導体が凸部１１上において適正に接合することができ、安定して良質な結晶性を得ることができる。なお、本実施形態において結晶性とは転位密度および配向性を指す。本実施形態によればその両方か少なくともいずれか一方が良い（転位密度であれば低い、配向性であれば高い）窒化物半導体を得ることができる。また、窒化物半導体素子１は、結晶成長が凸部１１上で適正に接合して形成されていることから、転位が少なく発光効率を向上させることができる。
［窒化物半導体素子の製造方法］
以下、本発明の実施形態に係る窒化物半導体素子１の製造方法について、図４および図５を参照しながら説明する。なお、以下では、窒化物半導体素子１がＬＥＤである場合の製造方法を説明する。
まず窒化物半導体素子基板の製造方法について説明する。窒化物半導体素子用基板の製造方法は、図４（ａ）および図４（ｂ）に示すマスク工程と、図４（ｃ）〜図４（ｆ）に示す第１エッチング工程と、図４（ｇ）および図４（ｈ）に示す第２エッチング工程と、をこの順で行う。なお、図４において、左側の図と右側の図はそれぞれ同じ工程を示す断面図と斜視図であり、隣り合う左右の図は同じ工程について視点を変えて示している。
マスク工程は、サファイア基板１０上にマスクを設ける工程である。マスク工程では、具体的には図４（ａ）および図４（ｂ）に示すように、凸部１１が形成されていない平板状のサファイア基板１０のｃ面側の表面に例えばＳｉＯ2を成膜し、パターニングすることで複数の円形のマスクＭを配置する。
第１エッチング工程は、サファイア基板１０をエッチングする工程である。第１エッチング工程では、具体的には図４（ｃ）〜図４（ｆ）に示すように、マスクＭが配置されたサファイア基板１０をドライエッチングすることで、当該サファイア基板１０のｃ面側の表面に、底面が円形状で全体が円錐状または半球状等のドーム状の凸部１１を複数形成する。なお、マスクの材料としてエッチングされない材料を用いてエッチングを行う場合には、円形に開口したマスクを使用してエッチングを行うと、凸部１１は円柱状となる。しかし、本実施形態ではマスクＭとしてエッチングされる材料を用いることで、この第１エッチング工程において、サファイア基板１０上のマスクＭもエッチングされ、マスクＭが上面だけでなく側面からも徐々にエッチングされ、マスクＭの径が小さくなるため、サファイア基板１０上に凸部１１が円柱状ではなく半球状等のドーム状にエッチングされる。凸部１１が柱状や錐台形状等の上面（ｃ面）のある形状であると、上面から窒化物半導体が成長してしまうため、半球状等の上面のない形状であることが好ましい。
ドライエッチングの具体的な手法としては、例えば気相エッチング、プラズマエッチング、反応性イオンエッチング等を用いることができ、その際のエッチングガスとしては、例えばＣｌ系、Ｆ系ガス、例えばＣｌ2，ＳｉＣｌ4，ＢＣｌ3，ＨＢｒ，ＳＦ6，ＣＨＦ3，Ｃ4Ｆ8，ＣＦ4等の他、不活性ガスのＡｒ等が挙げられる。
第２エッチング工程は、第１エッチング工程の後にサファイア基板１０をさらにエッチングする工程である。第２エッチング工程では、具体的には図４（ｇ）および図４（ｈ）に示すように、第１エッチング工程によって円錐状または半球状等のドーム状の凸部１１が形成されたサファイア基板１０をウェットエッチングすることで、凸部１１の底面を円形状に維持したまま、円錐状または半球状等のドーム状の凸部１１の先端側を三角錐状に形成する。
第２エッチング工程では、ウェットエッチングの過程で円錐状または半球状等のドーム状の凸部１１の先端部からエッチングが進み、上部から三角錐状になるようにエッチングされる。サファイア結晶ＳＣにおいてウェットエッチングを行うと、Ｒ面に近い面が出やすいため、この第２エッチング工程を経ることで、図４（ｈ）に示すように、サファイア結晶ＳＣのＲ面近似の面が上凸部１１２の傾斜面１１２ａに露出され、凸部１１の先端が三角錐状となる。
ウェットエッチングのエッチング溶液としては、例えばリン酸もしくはピロリン酸、またはそれらに硫酸を加えた混酸、あるいは水酸化カリウムを用いることができる。また、ウェットエッチングの条件としては、例えばエッチング液の温度を１５０°〜３００°、浸漬時間を１分〜６０分とすることが好ましい。つまり、第２エッチング工程では、ウェットエッチングにより、傾斜面１１２ａが所望の範囲で露出されるようにしている。
次に窒化物半導体素子１の製造方法について説明する。窒化物半導体素子１の製造方法は、前記した窒化物半導体素子用基板の製造方法（図４参照）の後に、図５（ａ）に示すバッファ層形成工程と、図５（ｂ）に示す半導体層成長工程と、をこの順で行う。なお、窒化物半導体素子１は、前記した窒化物半導体素子用基板の製造方法（図４参照）とは異なる方法により、例えば図４（ｇ）および図４（ｈ）に示すような複数の凸部１１が形成されたサファイア基板１０を予め準備して基板準備工程とし、その基板準備工程の後に、図５（ａ）に示すバッファ層形成工程と、図５（ｂ）に示す半導体層成長工程と、をこの順で行っても構わない。
バッファ層形成工程は、サファイア基板１０上にバッファ層２０を形成する工程である。バッファ層形成工程では、具体的には図５（ａ）に示すように、凸部１１が形成されたサファイア基板１０上に、例えばスパッタリングによってバッファ層２０を形成する。
半導体層成長工程は、サファイア基板１０の凸部１１が形成された側の面上に半導体層３０を成長させて発光素子構造を形成する工程である。半導体層成長工程では、具体的には図５（ｂ）に示すように、バッファ層２０を介して、凸部１１が形成されたサファイア基板１０のｃ面側の表面にｎ型半導体層３１を結晶成長させる。続いて、ｎ型半導体層３１の上に活性層３２を成長させ、さらにｐ型半導体層３３を成長させ、活性層３２を含む発光素子構造を形成する。なお、凸部１１上で接合するまでは意図的に不純物を添加しないアンドープの窒化物半導体層を成長させ、その後、ｎ型不純物を添加してｎ型の窒化物半導体層を成長させてもよい。また、凸部１１上で接合される半導体層３０は、ＧａＮからなることが好ましい。また、発光素子構造に代えて、電界効果トランジスタ等の他の素子構造を形成することもできる。
以上の工程を経ることで、図５（ｂ）に示すような窒化物半導体素子１を製造することができる。次に、窒化物半導体素子１が半導体発光素子（ＬＥＤチップ）である場合の具体例を、図５（ｃ）および図５（ｄ）に示す。図５（ｃ）および図５（ｄ）に示す窒化物半導体素子１Ａは、凸部１１を有するサファイア基板１０と、その上に設けられたｎ型半導体層３１、活性層３２、ｐ型半導体層３３を有しており、部分的にｎ型半導体層３１が露出されてｎ電極４０が設けられ、ｐ型半導体層３３の表面に透明電極５０およびｐ電極６０が設けられている。これらの電極は、前記した半導体層成長工程の後に電極形成工程を行うことで形成することができる。すなわち、まずドライエッチング等によってｐ型半導体層３３および活性層３２の一部領域を除去してｎ型半導体層３１の一部を露出させる。次に、露出させたｎ型半導体層３１上にｎ電極４０を形成し、ｐ型半導体層３３上に透明電極５０を形成し、透明電極５０上にｐ電極６０を形成することで、図５（ｃ）および図５（ｄ）に示すような窒化物半導体素子１Ａを製造することができる。なお、前記した半導体層成長工程の後に、前記した発光素子構造およびサファイア基板１０を分割し、素子に個片化する個片化工程を含んでよい。このとき、電極形成工程は、半導体層成長工程の後であって個片化工程の前に行われる。
このように、窒化物半導体素子１の製造方法は、サファイア基板１０のｃ面側の表面に、底面が円形状で、先端に結晶成長を抑制するＲ面近似の面からなる三角錐状の上凸部１１２を有する凸部１１を形成することで、当該サファイア基板１０上に窒化物半導体を結晶成長させる際に、凸部１１の傾斜面１１２ａからの窒化物半導体の結晶成長をより確実に抑制することができる。その結果、サファイア基板１０の平坦面から横方向にも結晶成長しながら窒化物半導体が凸部１１上に進行するときに、傾斜面１１２ａに結晶成長した窒化物半導体による成長の阻害が発生しにくい。このため、平坦面から結晶成長した窒化物半導体が凸部１１上で適正に接合しやすく、安定して良質な結晶性を得ることができる。
なお、本発明に係るサファイア基板１０の効果をより詳細に確認するために、サファイア基板１０上における凸部１１と結晶成長との関係について、図６および図７を参照しながら説明する。ここで、図６および図７は、前記した窒化物半導体素子１の製造方法の半導体層成長工程における、成長途中の窒化物半導体を示している。
図６（ａ）および図６（ｂ）に示すように、凸部１１が形成されたサファイア基板１０上にバッファ層２０を介して窒化物半導体を結晶成長させると、凸部１１の傾斜面１１２ａが結晶成長抑制面の役割を果たすため、窒化物半導体は結晶成長抑制面（傾斜面１１２ａ）からは成長しにくく、主に結晶成長面（基板上面１０ａ）から成長する。なお、前記したように、結晶成長抑制面はサファイア結晶ＳＣのＲ面に近い面であり、結晶成長面はサファイア結晶ＳＣのｃ面である（図２参照）。
より具体的には、図７（ａ）および図７（ｂ）に示すように、凸部１１の傾斜面１１２ａに隣接する部分には若干の窒化物半導体３０ａが成長するものの、ほとんどの領域では成長しない。そのため、このまま結晶成長を進めると、基板上面（結晶成長面）から成長した窒化物半導体結晶が三次元成長し、傾斜面１１２ａ（結晶成長抑制面）を覆うように横方向にも結晶成長して、図１に示すような半導体層３０が形成されることになる。このように、サファイア基板１０上に凸部１１の傾斜面１１２ａを形成することで、サファイア基板１０のｃ面からの横方向成長を妨害せず、結晶性を向上させることができる。
なお、凸部１１の全体の高さに占める上凸部１１２の範囲は、凸部１１の傾斜面１１２ａに結晶成長する部分がサファイア基板１０のｃ面からの窒化物半導体の横方向成長を著しく妨害しない程度であればよく、上凸部１１２の範囲が全体の高さの２０％以上を占めることで、凸部１１の傾斜面１１２ａからの結晶成長をより抑制することができると考えられる。サファイア基板１０のｃ面からの窒化物半導体の横方向成長を妨害しないのであれば、上凸部１１２は全体の高さの１０％以上とすることが好ましく、２０％以上がさらに好ましい。また、凸部１１からの結晶成長をより確実に抑制するために、上凸部１１２を全体の５０％以上にする構成としても構わない。また、凸部１１の底面形状を円形に維持するために、上凸部１１２を全体の高さの８０％以下とすることが好ましい。ここで、上凸部１１２の範囲の調整は、前記した第２エッチング工程におけるウェットエッチングの温度と浸漬時間を調整することで行うことができる。また、ウェットエッチングの溶液を調整することでも上凸部１１２の範囲の調整を行うことができる。
以上、本発明に係る窒化物半導体素子およびその製造方法について、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変等したものも本発明の趣旨に含まれることはいうまでもない。
１，１Ａ 窒化物半導体素子
１０ サファイア基板（窒化物半導体素子用基板）
１０ａ 基板上面（結晶成長面）
１１ 凸部
１１１ 下凸部
１１２ 上凸部
１１２ａ 傾斜面（結晶成長抑制面）
２０ バッファ層
３０ 半導体層
３０ａ 窒化物半導体
３１ ｎ型半導体層
３２ 活性層
３３ ｐ型半導体層
４０ ｎ電極
５０ 透明電極
６０ ｐ電極
Ｍ マスク
ＳＣ サファイア結晶

Claims (7)

  1. サファイア基板のｃ面側の表面にマスクを設けてドライエッチングすることで、底面が円形状の凸部を複数形成する第１エッチング工程と、
    前記凸部が形成された前記サファイア基板をウェットエッチングすることで、前記凸部の底面を円形状に維持したまま先端を三角錐状に形成する第２エッチング工程と、
    前記サファイア基板の、底面が円形状であり先端が三角錐状である前記凸部が形成された側の面上に窒化物半導体からなる半導体層を成長させる半導体層成長工程と、
    を含む窒化物半導体素子の製造方法。
  2. 前記第２エッチング工程は、前記凸部のうち三角錐状に形成される部分である上凸部の高さが前記凸部全体の高さの１０％以上を占めるように、前記サファイア基板をウェットエッチングする請求項１に記載の窒化物半導体素子の製造方法。
  3. 前記第１エッチング工程は、前記凸部の形状が円錐状またはドーム状になるようにドライエッチングする請求項１または請求項２に記載の窒化物半導体素子の製造方法。
  4. 底面が円形状で先端は頂点から３つの稜線が伸びた三角錐状であり、かつ前記稜線は上面視においてｍ軸方向に伸びている凸部を、ｃ面側の表面に複数形成したサファイア基板を準備する基板準備工程と、
    前記サファイア基板の、底面が円形状であり先端が三角錐状である前記凸部が形成された側の面上に窒化物半導体からなる半導体層を成長させる半導体層成長工程と、
    を含む窒化物半導体素子の製造方法。
  5. 前記半導体層成長工程の前に、前記サファイア基板の前記凸部が形成された側の面上にバッファ層を形成するバッファ層形成工程を行う請求項１から請求項４のいずれか一項に記載の窒化物半導体素子の製造方法。
  6. ｃ面側の表面に、底面が円形状であり、先端は頂点から３つの稜線が伸びた三角錐状であり、かつ前記稜線は上面視においてｍ軸方向に伸びている凸部が複数形成されたサファイア基板と、
    前記サファイア基板の、底面が円形状であり先端が三角錐状である前記凸部が形成された面上に設けられた窒化物半導体からなる半導体層と、
    を備える窒化物半導体素子。
  7. 前記凸部のうち前記稜線が存在する部分である上凸部の高さは、前記凸部全体の高さの１０％以上を占める請求項６に記載の窒化物半導体素子。
JP2014091993A 2014-04-25 2014-04-25 窒化物半導体素子およびその製造方法 Active JP6248786B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014091993A JP6248786B2 (ja) 2014-04-25 2014-04-25 窒化物半導体素子およびその製造方法
US14/694,792 US9525105B2 (en) 2014-04-25 2015-04-23 Nitride semiconductor element and method for manufacturing the same
US15/349,584 US9859465B2 (en) 2014-04-25 2016-11-11 Nitride semiconductor element and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014091993A JP6248786B2 (ja) 2014-04-25 2014-04-25 窒化物半導体素子およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017225152A Division JP6443524B2 (ja) 2017-11-22 2017-11-22 窒化物半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015211136A JP2015211136A (ja) 2015-11-24
JP6248786B2 true JP6248786B2 (ja) 2017-12-20

Family

ID=54335564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014091993A Active JP6248786B2 (ja) 2014-04-25 2014-04-25 窒化物半導体素子およびその製造方法

Country Status (2)

Country Link
US (2) US9525105B2 (ja)
JP (1) JP6248786B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6248786B2 (ja) * 2014-04-25 2017-12-20 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
JP6415909B2 (ja) * 2014-09-17 2018-10-31 住友化学株式会社 窒化物半導体テンプレートの製造方法
JP6436694B2 (ja) * 2014-09-17 2018-12-12 住友化学株式会社 窒化物半導体テンプレートの製造方法
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP6245239B2 (ja) * 2015-09-11 2017-12-13 日亜化学工業株式会社 半導体レーザ素子の製造方法
CN115351886A (zh) * 2015-10-16 2022-11-18 圣戈本陶瓷及塑料股份有限公司 具有复杂几何形状的透明陶瓷和其制造方法
DE102018116783A1 (de) * 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitersubstrat und Verfahren zum Fertigen von diesem
US20190103267A1 (en) * 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor substrate and method of manufacturing thereof
JP2019176124A (ja) * 2018-03-26 2019-10-10 日亜化学工業株式会社 半導体装置の製造方法、及び、半導体装置
US10600825B2 (en) * 2018-05-21 2020-03-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method for TFT array substrate and TFT array substrate
CN113921662B (zh) * 2021-09-29 2024-03-12 广东中图半导体科技股份有限公司 一种图形化复合衬底、制备方法及led外延片

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531719B2 (en) * 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP5965095B2 (ja) * 1999-12-03 2016-08-10 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 内部および外部光学要素による光取出しを向上させた発光ダイオード
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
EP1667241B1 (en) * 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
JP4637781B2 (ja) * 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP4908381B2 (ja) * 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5267462B2 (ja) 2007-08-03 2013-08-21 日亜化学工業株式会社 半導体発光素子及びその製造方法
WO2009139376A1 (ja) * 2008-05-14 2009-11-19 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8633501B2 (en) * 2008-08-12 2014-01-21 Epistar Corporation Light-emitting device having a patterned surface
KR101103882B1 (ko) * 2008-11-17 2012-01-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
WO2011027679A1 (ja) 2009-09-07 2011-03-10 エルシード株式会社 半導体発光素子
US8765501B2 (en) * 2010-03-01 2014-07-01 Applied Materials, Inc. Formation of group III-V material layers on patterned substrates
EP3352229A1 (en) * 2010-06-28 2018-07-25 Nichia Corporation Sapphire substrate and nitride semiconductor light emitting device
KR101671793B1 (ko) * 2010-07-01 2016-11-04 삼성전자주식회사 반도체 발광소자 및 그 제조방법
JP5635832B2 (ja) * 2010-08-05 2014-12-03 スタンレー電気株式会社 半導体発光装置
TWI429030B (zh) * 2011-05-16 2014-03-01 Sino American Silicon Prod Inc 發光二極體基板與發光二極體
JP5726640B2 (ja) * 2011-05-27 2015-06-03 株式会社東芝 窒化物半導体素子及び窒化物半導体層成長用基板
JP5724819B2 (ja) * 2011-10-17 2015-05-27 日立金属株式会社 窒化物半導体成長用基板及びその製造方法、窒化物半導体エピタキシャル基板、並びに窒化物半導体素子
JP2014056879A (ja) * 2012-09-11 2014-03-27 Rohm Co Ltd 半導体発光素子
TWM459528U (zh) * 2013-02-26 2013-08-11 Phecda Technology Co Ltd 發光元件基板以及發光元件
TWM469625U (zh) * 2013-02-26 2014-01-01 Phecda Technology Co Ltd 發光元件基板以及發光元件
TWM460410U (zh) * 2013-02-26 2013-08-21 Phecda Technology Co Ltd 發光元件基板以及發光元件
TWI543395B (zh) * 2013-04-01 2016-07-21 中國砂輪企業股份有限公司 圖案化光電基板及其製作方法
JP6183189B2 (ja) * 2013-12-02 2017-08-23 日亜化学工業株式会社 発光素子の製造方法
JP6248786B2 (ja) * 2014-04-25 2017-12-20 日亜化学工業株式会社 窒化物半導体素子およびその製造方法

Also Published As

Publication number Publication date
US9525105B2 (en) 2016-12-20
US9859465B2 (en) 2018-01-02
US20150311388A1 (en) 2015-10-29
JP2015211136A (ja) 2015-11-24
US20170062658A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
JP6248786B2 (ja) 窒化物半導体素子およびその製造方法
US8492185B1 (en) Large area nonpolar or semipolar gallium and nitrogen containing substrate and resulting devices
JP6024533B2 (ja) サファイア基板及びその製造方法並びに窒化物半導体発光素子
JP5725023B2 (ja) サファイア基板とその製造方法及び窒化物半導体発光素子
JP6137345B2 (ja) サファイア基板と半導体発光素子
JP5707978B2 (ja) 半導体発光素子用基板およびその製造方法、並びにその基板を用いた半導体発光素子
US10263152B2 (en) Nitride semiconductor element and method for manufacturing the same
TW201306301A (zh) 製造半導體發光二極體的方法
JP6229707B2 (ja) 発光素子及びその製造方法
JP6683237B2 (ja) 窒化物半導体素子
RU2663684C2 (ru) Нитридный полупроводниковый элемент и способ его производства
JP2009038377A (ja) Ｉｉｉ族窒化物半導体発光素子
JP6443524B2 (ja) 窒化物半導体素子およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171106

R150 Certificate of patent or registration of utility model

Ref document number: 6248786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250