JP2014093369A - エピタキシャルウェハ及びその製造方法 - Google Patents

エピタキシャルウェハ及びその製造方法 Download PDF

Info

Publication number
JP2014093369A
JP2014093369A JP2012242047A JP2012242047A JP2014093369A JP 2014093369 A JP2014093369 A JP 2014093369A JP 2012242047 A JP2012242047 A JP 2012242047A JP 2012242047 A JP2012242047 A JP 2012242047A JP 2014093369 A JP2014093369 A JP 2014093369A
Authority
JP
Japan
Prior art keywords
wafer
nitride semiconductor
semiconductor layer
layer
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012242047A
Other languages
English (en)
Other versions
JP5979547B2 (ja
Inventor
Takuya Mino
卓哉 美濃
Takayoshi Takano
隆好 高野
Masaharu Yasuda
正治 安田
Kenji Tsubaki
健治 椿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012242047A priority Critical patent/JP5979547B2/ja
Priority to PCT/JP2013/005651 priority patent/WO2014068838A1/ja
Priority to TW102134758A priority patent/TW201421543A/zh
Publication of JP2014093369A publication Critical patent/JP2014093369A/ja
Application granted granted Critical
Publication of JP5979547B2 publication Critical patent/JP5979547B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

【課題】III族窒化物半導体層の中央部の表面の平坦性の向上を図ることが可能で、且つ、クラックの発生を抑制することが可能なエピタキシャルウェハ及びその製造方法を提供する。
【解決手段】エピタキシャルウェハ１は、ウェハ１０と、ウェハ１０の一表面側の全面に形成された単結晶のIII族窒化物半導体層２０とを備えている。III族窒化物半導体層２０は、ウェハ１０の周辺部からなる除外領域１２に形成された外周部２２と、ウェハ１０における除外領域１２よりも内側の適用領域１１に形成された中央部２１とを有している。適用領域１１は、ウェハ１０の除外領域１２を除いた領域である。外周部２２は、中央部２１よりも、空隙もしくはウェハ１０の上記一表面側の界面を起点として成長した突起を多く含んでいる。そして、中央部２１は、外周部２２よりも結晶性が高い。
【選択図】図１

Description

本発明は、エピタキシャルウェハ及びその製造方法に関するものである。
III族窒化物半導体を利用した半導体デバイスとしては、発光ダイオードに代表される発光デバイス、高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）に代表される電子デバイスなどが各所で研究開発されている。また、最近では、高効率白色照明、殺菌、医療、環境汚染物質の高速処理などの分野で、III族窒化物半導体を用いた紫外発光デバイスに大きな期待が集まっている。なお、窒化アルミニウムは、２００〜３６０ｎｍ帯の波長の光（紫外光）を発光する紫外半導体発光素子（紫外発光ダイオード、紫外半導体レーザなど）に用いられる材料として、注目されている。
ところで、III族窒化物半導体結晶は、エピタキシャル成長用の基板として利用可能なバルク結晶（例えば、ＧａＮ自立基板、ＡｌＮ自立基板など）の低コスト化及び大口径化が難しく、異種材料からなる支持基板上にエピタキシャル成長させて利用されることが多い。実際には、異種材料からなる支持基板として、サファイア基板や炭化ケイ素基板が用いられることが多い。エピタキシャル成長法としては、有機金属気相成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法、ハイドライド気相成長（hydride vapor phase epitaxy：ＨＶＰＥ）法、分子線エピタキシー（molecular beam epitaxy：ＭＢＥ）法などが採用されている。
しかしながら、支持基板上にIII族窒化物半導体層をエピタキシャル成長させる際には、支持基板とIII族窒化物半導体層との格子定数差及び線膨張係数差に起因した欠陥や歪みがIII族窒化物半導体層に発生する。更に、その歪みが引張方向に生じる場合には、III族窒化物半導体層にクラックが発生する可能性がある。
III族窒化物半導体を利用した半導体デバイスでは、その製造歩留まりを向上させ且つデバイス性能を向上させるため、クラックの発生を抑制する必要があり、これまで種々の製造方法が提案されている（例えば、特許文献１，２）。
特許文献１には、サファイア基板の表面に凹部を形成した後、III族窒化物半導体を成長させる窒化物半導体構造の製造方法が記載されている。この窒化物半導体構造の製造方法では、凹部の両隣りの凸部直上に結晶した凸部上の窒化物半導体膜がラテラル成長して結合するため、凹部に空洞部が形成される。この窒化物半導体構造の製造方法では、凹部に空洞部が形成されることで、サファイア基板の表面側の全面に形成される厚膜のIII族窒化物半導体膜の応力が緩和されるので、厚膜のIII族窒化物半導体膜のクラックの発生が抑制される。
また、特許文献２には、シリコン単結晶基板と、III族窒化物半導体からなりシリコン単結晶基板の主面上に形成されたバッファ層とを具備したエピタキシャル成長基板が記載されている。このエピタキシャル成長基板におけるバッファ層は、シリコン単結晶基板の主面の中心部上で単結晶であり、シリコン単結晶基板の主面上における中心部周囲の領域において多結晶である。
また、引用文献２には、シリコンで構成される単結晶基板の主面上に、当該単結晶基板とは異なる材料から成るIII族窒化物半導体で構成される成長層をヘテロエピタキシャル成長させるエピタキシャル成長方法が記載されている。このエピタキシャル成長方法は、単結晶基板の主面の中心部を鏡面加工し、主面上における中心部周囲の領域を粗面加工した後に、成長層をエピタキシャル成長させる。
そして、引用文献２には、シリコン単結晶基板上にIII族窒化物半導体をヘテロエピタキシャル成長させた場合にウェハ端部において発生するクラックを抑制することができる旨が記載されている。
特開２００７−１３４７４２号公報 国際公開第２０１１／１６１９７５号
特許文献１に記載された技術では、サファイア基板の表面の凹部に空洞部が形成されるようにIII族窒化物半導体をラテラル成長させる必要があり、III族窒化物半導体膜の表面全体の平坦性が低下する場合がある。
また、特許文献２に開示されたエピタキシャル成長基板では、シリコン単結晶基板の主面に形成するIII族窒化物半導体で構成されるバッファ層に関して、シリコン単結晶基板の主面上における中心部周囲の領域において多結晶とすることで、応力を緩和し、シリコン単結晶基板の主面上の中心部上の単結晶にクラックが発生するのを抑制している。しかしながら、引用文献２に記載されたエピタキシャル成長方法では、バッファ層の形成条件によっては必ずしも中心部周囲の領域が多結晶とはならずに、クラックの発生の抑制効果が不十分となる場合があった。
本発明は上記事由に鑑みて為されたものであり、その目的は、III族窒化物半導体層の中央部の表面の平坦性の向上を図ることが可能で、且つ、クラックの発生を抑制することが可能なエピタキシャルウェハ及びその製造方法を提供することにある。
本発明のエピタキシャルウェハは、ウェハと、前記ウェハの一表面側の全面に形成された単結晶のIII族窒化物半導体層とを備え、前記III族窒化物半導体層は、前記ウェハの周辺部からなる除外領域に形成された外周部と、前記ウェハにおける前記除外領域よりも内側の適用領域に形成された中央部とを有し、前記外周部は、前記中央部よりも、空隙もしくは前記ウェハの前記一表面側の界面を起点として成長した突起を多く含んでいることを特徴とする。
このエピタキシャルウェハにおいて、前記ウェハは、サファイアウェハであり、前記III族窒化物半導体層は、窒化アルミニウム層であることが好ましい。
本発明のエピタキシャルウェハの製造方法は、ウェハと、前記ウェハの一表面側の全面に形成された単結晶のIII族窒化物半導体層とを備えるエピタキシャルウェハの製造方法であって、前記ウェハの前記一表面側に前記III族窒化物半導体層を成長させるにあたって、前記III族窒化物半導体層が、前記ウェハの周辺部からなる除外領域に形成された外周部と、前記ウェハにおける前記除外領域よりも内側の適用領域に形成された中央部とを有し、前記外周部が前記中央部よりも空隙もしくは前記ウェハの前記一表面側を起点として成長した突起を多く含むように、前記III族窒化物半導体層を成長させることを特徴とする。
このエピタキシャルウェハの製造方法において、前記III族窒化物半導体層を成長させる前に、前記ウェハの前記除外領域において前記ウェハの他表面側に凹部を形成することが好ましい。
このエピタキシャルウェハの製造方法において、前記III族窒化物半導体層を成長させる前に、前記ウェハの前記除外領域において前記ウェハの他表面側に前記ウェハのエッジに近づくにつれて前記除外領域の厚み寸法を小さくするテーパ面を形成することが好ましい。
このエピタキシャルウェハの製造方法において、前記III族窒化物半導体層を成長させる前に、前記ウェハの前記除外領域における前記ウェハの前記一表面側を変質化する処理を行うことが好ましい。
このエピタキシャルウェハの製造方法において、前記処理は、酸化処理であることが好ましい。
このエピタキシャルウェハの製造方法において、前記処理は、窒化処理であることが好ましい。
このエピタキシャルウェハの製造方法において、前記ウェハは、サファイアウェハであり、前記III族窒化物半導体層は、窒化アルミニウム層であることが好ましい。
本発明のエピタキシャルウェハにおいては、III族窒化物半導体層の中央部の表面の平坦性の向上を図ることが可能で、且つ、クラックの発生を抑制することが可能になるという効果がある。
本発明のエピタキシャルウェハの製造方法においては、III族窒化物半導体層の中央部の表面の平坦性の向上を図ることが可能で、且つ、クラックの発生を抑制することが可能なエピタキシャルウェハを提供することが可能になるという効果がある。
（ａ）は実施形態のエピタキシャルウェハの基本構成の模式平面図、（ｂ）は実施形態のエピタキシャルウェハの基本構成の模式断面図である。 実施形態のエピタキシャルウェハの模式断面図である。 実施形態のエピタキシャルウェハの他の構成例の模式断面図である。 実施形態のエピタキシャルウェハの別の構成例の模式断面図である。 比較例のエピタキシャルウェハの模式平面図である。 実施形態における紫外発光ダイオードの概略断面図である。 実施例３のエピタキシャルウェハにおけるIII族窒化物半導体層の外周部の鳥瞰ＳＥＭ像図である。 実施例４のエピタキシャルウェハにおけるIII族窒化物半導体層の外周部の断面ＳＥＭ像図である。
（実施形態１）
以下では、本実施形態のエピタキシャルウェハ１について図１〜４に基づいて説明する。
エピタキシャルウェハ１は、ウェハ１０と、ウェハ１０の一表面側の全面に形成された単結晶のIII族窒化物半導体層２０とを備えている。III族窒化物半導体層２０は、ウェハ１０の周辺部からなる除外領域１２に形成された外周部２２と、ウェハ１０における除外領域１２よりも内側の適用領域１１に形成された中央部２１とを有している。適用領域１１は、ウェハ１０の除外領域１２を除いた領域である。
外周部２２は、中央部２１よりも、空隙もしくはウェハ１０の上記一表面側の界面を起点として成長した突起を多く含んでいる。そして、中央部２１は、外周部２２よりも結晶性が高い。結晶性が高いとは、結晶性評価の一例であるＸ線ロッキングカーブの半値幅が狭いことを意味する。
ウェハ１０の除外領域１２は、例えば、図２に示すように、ウェハ１０の他表面側に凹部１３が形成されている領域とすることができる。凹部１３は、ウェハ１０の外周縁に沿って形成されている。凹部１３は、ウェハ１０の上記他表面側においてウェハ１０の全周に亘って形成されているのが好ましい。
また、ウェハ１０の除外領域１２は、例えば、図３に示すように、ウェハ１０の他表面側にテーパ面１４が形成されている領域とすることができる。テーパ面１４は、ウェハ１０の外周縁に沿って形成されている。テーパ面１４は、ウェハ１０の外周縁に近づくにつれてウェハ１０の厚みが徐々に薄くなるように形成されているのが好ましい。テーパ面１４は、ウェハ１０の上記他表面側においてウェハ１０の全周に亘って形成されているのが好ましい。なお、ウェハ１０がシリコンウェハの場合、平坦度適用領域（fixed quality area：ＦＱＡ）を適用領域１１とし、周辺部除外領域（edgeexclusion）を除外領域１２とすることもできる。
また、ウェハ１０の除外領域１２は、例えば、図４に示すように、ウェハ１０の上記一表面側に変質層１５が形成されている領域とすることができる。変質層１５は、ウェハ１０の上記一表面側においてウェハ１０の全周に亘って形成されているのが好ましい。
ウェハ１０は、円板状の単結晶基板である。ウェハ１０は、オリエンテーションフラット（ＯＦ）が形成されているのが好ましい。ウェハ１０の厚みは、例えば、数１００μｍ〜数ｍｍのものが好ましく、２００μｍ〜１ｍｍのものがより好ましい。ウェハ１０の直径は、例えば、５０．８ｍｍ〜３００ｍｍのものが好ましい。
除外領域１２は、ウェハ１０の平面視においてウェハ１０のエッジの外周線から２ｍｍ〜５ｍｍ程度までの部分とすることが好ましい。
ウェハ１０の材料は、このウェハ１０の上記一表面側にエピタキシャル成長させるIII族窒化物半導体層２０の組成や構造、III族窒化物半導体層２０上に形成する層などに応じて適宜選択することができる。要するに、ウェハ１０は、エピタキシャルウェハ１を利用して製造する半導体デバイスの種類などに応じて適宜選択することができる。このため、ウェハ１０の材料としては、例えば、酸化物、IV族半導体、IV-IV族化合物半導体、III-V族化合物半導体などを採用することができる。酸化物としては、例えば、サファイア、ＺｎＯ、ＭｇＯ、ＭｇＡｌ２Ｏ４などを採用することができる。IV族半導体としては、例えば、Ｓｉ、Ｇｅなどを採用することができる。IV-IV族化合物半導体としては、例えば、ＳｉＣ、ＳｉＧｅなどを採用することができる。III-V族化合物半導体としては、例えば、ＧａＮ、ＡｌＮなどを採用することができる。
エピタキシャルウェハ１は、III族窒化物半導体を利用した半導体デバイスの製造に利用することができる。エピタキシャルウェハ１には、適用領域１１の平面サイズ及び半導体デバイスのチップサイズに基づいた個数の半導体デバイスを製造することが可能である。ここにおいて、エピタキシャルウェハ１は、その上に形成されるIII族窒化物半導体結晶の結晶性を向上させることが可能となる。
半導体デバイスとしては、例えば、発光ダイオードに代表される発光デバイスや、ＨＥＭＴなどがある。発光ダイオードとしては、紫外半導体発光素子の一種である紫外発光ダイオードなどがある。紫外発光ダイオードの発光波長は、例えば、２００〜３６０ｎｍの紫外波長域で適宜設定すればよい。
エピタキシャルウェハ１を利用して製造する半導体デバイスが紫外半導体発光素子の場合、ウェハ１０としては、例えば、サファイアウェハを採用するのが好ましい。ウェハ１０については、例えば、日本電子工業振興協会（ＪＥＩＤＡ）や、ＳＥＭＩ（：Semiconductor Equipment and Materials International）などの規格を満たすか準拠したものが好ましい。サファイアウェハに関しては、例えば、ＳＥＭＩ Ｍ６５−０３０６で規格化されている化合物半導体エピタキシャルウェハに使用するサファイア基板の仕様を満たすか準じているものが好ましい。また、ウェハ１０は、サファイアウェハの場合、上記一表面として、例えば、ｃ面、ｍ面、ａ面、Ｒ面などを採用することができ、ｃ面である（０００１）面が好ましい。また、サファイアウェハは、（０００１）面からのオフ角が、０〜０．３°のものが好ましい。
III族窒化物半導体層２０の材料は、例えば、ＢxＡｌyＧａｚＩｎ1-x-y-zＮ（０≦ｘ、０≦ｙ、０≦ｚ、ｘ＋ｙ＋ｚ≦１）の組成で表される。III族窒化物半導体層２０は、このIII族窒化物半導体層２０を形成する際に不可避的に混入されるＨ、Ｃ、Ｏ、Ｓｉ、Ｆｅなどの不純物が存在してもよい。また、III族窒化物半導体層２０は、導電性制御のために意図的に導入されるＳｉ、Ｇｅ、Ｂｅ、Ｍｇ、Ｚｎ、Ｃなどの不純物を含んでもよい。
ウェハ１０として、上記一表面が（０００１）面のサファイアウェハを採用する場合、III族窒化物半導体層２０の材料は、このIII族窒化物半導体層２０にクラックが発生するのを抑制する観点から、面内格子定数差が小さい材料が好ましい。このため、例えば、半導体デバイスが紫外半導体発光素子の場合、III族窒化物半導体層２０の材料は、Ａｌの組成が高いほうが好ましく、高温での結晶構造の安定性及び紫外光に対する透過率の高さの観点から、ＡｌＮが最も好適である。
また、半導体デバイスが紫外半導体発光素子である場合には、発光波長に対して透明な支持基板として、ｃ面サファイア基板が好適であり、バッファ層の材料として、ＡｌＮが好適である。
したがって、ウェハ１０に複数個の紫外半導体発光素子を製造する場合には、ウェハ１０として、サファイアウェハを採用するのが好ましく、III族窒化物半導体層２０として、窒化アルミニウム層（ＡｌＮ層）を採用するのが好ましい。
III族窒化物半導体層２０のエピタキシャル成長法としては、例えば、ＭＯＶＰＥ法、ＭＢＥ法、ＨＶＰＥ法、スパッタ法などを採用することができる。ＭＯＶＰＥ法に関しては、例えば、III族原料とV族原料とを同時に供給してIII族窒化物半導体結晶を成長させる成長方法（以下、同時供給成長法と称する）や、III族原料とV族原料との供給タイミングをずらしてIII族窒化物半導体結晶を成長させる成長方法（以下、交互供給成長法と称する）を採用することができる。ＭＢＥ法に関しては、ＭＯＶＰＥ法と同様の同時供給法や交互供給成長法を採用することが可能である。ＭＯＶＰＥ法やＭＢＥ法では、薄膜の膜厚を高精度に制御でき、且つ、高品質な結晶を成長させることが可能である。一方、ＨＶＰＥ法は、原料を多量に供給することができるため、短時間で厚膜を成長させる場合に適している。III族窒化物半導体層２０の作製には、これらの方法を組み合わせることも可能である。例えば、ＭＯＶＰＥ法では、同時供給成長法と交互供給成長法とを時系列的に組み合わせることで、結晶性を向上させることも可能となる。また、ＭＯＶＰＥ法では、III族原料を連続して供給し且つV族原料を間欠的に供給して成長させる成長方法（以下、パルス供給成長法と称する）を採用してもよいし、同時供給成長法とパルス供給成長法とを時系列的に組み合わせてもよい。
III族原料とV族原料とのモル比を表すＶ/III比は、同時供給成長法、交互供給成長法、パルス供給成長法のいずれの場合でも、１以上５０００以下であることが好ましい。III族窒化物半導体層２０の結晶性を左右するパラメータとしては、基板温度、Ｖ／III比、III族原料の供給量、成長圧力などが考えられるが、基板温度が最も本質的なパラメータであると考えられる。
ところで、本願発明者らは、高効率な深紫外発光素子を実現するための研究の一環として、サファイアウェハ１１０上に単結晶の窒化アルミニウム層１２０をエピタキシャル成長させたエピタキシャルウェハ１０１を作製した。そして、本願発明者らは、このエピタキシャルウェハ１０１について、窒化アルミニウム層１２０の表面を光学顕微鏡により評価した。
その結果、窒化アルミニウム層１２０には、図５に示す模式図のように、窒化アルミニウム層１２０の外周部から中心部に向けて伸展した多数のクラック１２３が観察された。そして、本願発明者らは、このようなエピタキシャルウェハ１０１上に形成した紫外発光ダイオードでは光出力が低く、歩留まりも低いという知見を得た。また、本願発明者らは、窒化アルミニウム層１２０のクラックが発生している箇所を含んで形成された紫外発光ダイオードに関し、リーク電流が大きく、素子特性及び信頼性が低下していることを確認した。
これに対して、エピタキシャルウェハ１では、III族窒化物半導体層２０の外周部２２及び中央部２１のクラック２３の発生を抑制することが可能となる。つまり、エピタキシャルウェハ１は、外周部２２が、中央部２１よりも、空隙もしくはウェハ１０の上記一表面側の界面を起点として成長した突起を多く含んでいることにより、図１（ａ）の模式図に示すように、外周部２２でのクラック２３の発生を抑制することが可能となり、外周部２２から中央部２１へ進展するクラック２３を低減することが可能となる。よって、エピタキシャルウェハ１は、III族窒化物半導体層２０のクラック２３の発生を抑制することが可能となる。クラック２３の発生が抑制される理由としては、III族窒化物半導体層２０を成長するときに、外周部２２に空隙もしくは突起が形成されることで、外周部２２の応力が緩和されてクラックの発生が抑制され、さらに、空隙もしくは突起により、クラック２３の中央部２１への進展を直接阻害しているものと推考される。エピタキシャルウェハ１は、ウェハ１０を、上記一表面が（０００１）面のサファイアウェハとし、III族窒化物半導体層２０を窒化アルミニウム層とした場合にも、III族窒化物半導体層２０のクラックの発生を抑制することが可能となる。
また、エピタキシャルウェハ１は、特許文献１の窒化物半導体構造の製造方法により形成されたものに比べて、III族窒化物半導体層２０の中央部２１の表面の平坦性の向上を図ることが可能となる。III族窒化物半導体層２０の表面の平坦性については、光学顕微鏡及び走査型電子顕微鏡（scanning electron microscope：ＳＥＭ）により評価した。
次に、上述のエピタキシャルウェハ１の製造方法について更に説明する。
エピタキシャルウェハ１の製造方法では、ウェハ１０の上記一表面側にIII族窒化物半導体層２０を成長させるにあたって、III族窒化物半導体層２０が、外周部２２と、中央部２１とを有し、外周部２２が中央部２１よりも空隙もしくはウェハ１０の上記一表面側を起点として成長した突起を多く含むように、III族窒化物半導体層２０を成長させる。
このようなIII族窒化物半導体層２０を成長させるには、III族窒化物半導体層２０を成長させる前にウェハ１０に適宜の処理を行えばよい。エピタキシャルウェハ１の製造方法では、III族窒化物半導体層２０を成長させる前にウェハ１０の除外領域１２に適宜の処理を行うことにより、ウェハ１０の除外領域１２でのIII族窒化物半導体層２０の実質的な成長条件を、ウェハ１０の適用領域１１でのIII族窒化物半導体層２０の成長条件とは異ならせることが可能となる。これにより、エピタキシャルウェハ１の製造方法では、III族窒化物半導体層２０の中央部２１及び外周部２２を単結晶としながらも、III族窒化物半導体層２０の結晶性を中央部２１と外周部２２とで異ならせることが可能となる。ここで、エピタキシャルウェハ１の製造方法では、III族窒化物半導体層２０の中央部２１の結晶性が外周部２２の結晶性よりも高いのが好ましいから、III族窒化物半導体層２０の成長条件に関して、中央部２１の結晶性を考慮して決めるのが好ましい。
エピタキシャルウェハ１の製造方法では、III族窒化物半導体層２０の外周部２２が中央部２１よりも空隙もしくはウェハ１０の上記一表面側を起点として成長した突起を多く含むように、III族窒化物半導体層２０を成長させることにより、外周部２２にかかる応力が緩和され、クラックの発生を効率よく抑制することが可能となる。また、エピタキシャルウェハ１の製造方法では、III族窒化物半導体層２０の成長時に外周部２２で発生したクラックが中央部２１に伸展するのを、外周部２２の空隙や突起によって防ぐことが可能となる。
エピタキシャルウェハ１の製造方法では、III族窒化物半導体層中２０に空隙を生じさせるために、縦方向への成長レートを速める。ここで、縦方向への成長レートとは、ウェハ１０の厚み方向に沿った方向への成長レートである。
本願発明者らは、鋭意研究の結果、縦方向への成長レートを速めて成長させる手段として、結晶性の高い単結晶を成長させるために最適と考えられる成長条件（以下、最適成長条件と称する）よりも、成長温度を低くしたり、V族原料とIII族原料との供給比を表すV/III比を高くしたり、成長レートを速くするとよいという実験結果を得た。
そこで、本願発明者らは、最適成長条件でIII族窒化物半導体層中２０を成長させる場合でも、ウェハ１０の除外領域１２上においては縦方向への成長レートが、適用領域１１上における縦方向への成長レートよりも速くなるように、ウェハ１０の除外領域１２に適宜の処理を行うことを考えた。
ウェハ１０の除外領域１２に行う適宜の処理としては、ウェハ１０の上記他表面側において除外領域１２を加工する処理や、ウェハ１０の上記一表面側において除外領域１２を変質化する処理などが挙げられる。ウェハ１０の上記他表面側において除外領域１２を加工する処理では、例えば、凹部１３（図２参照）や、ウェハ１０のエッジに近づくにつれて除外領域１２の厚み寸法を小さくするテーパ面１４（図３参照）を形成することが好ましい。
加工する処理は、半導体微細加工技術や機械加工技術などを利用して行うことができる。半導体微細加工技術を利用する場合には、例えば、マスク材料層をウェハ１０の上記他表面側に形成した後、ウェハ１０の上記他表面において除外領域１２が露出するようにマスク材料層をパターニングし、その後、ドライエッチングによってウェハ１０を上記他表面側からエッチング加工すればよい。ここで、マスク材料層は、このマスク材料層の材料が金属材料の場合、例えば、真空蒸着法（抵抗加熱真空蒸着法、電子ビーム真空蒸着法、高周波誘導加熱真空蒸着法など）、スパッタ法、ＣＶＤ法などによって形成することができる。また、マスク材料層は、マスク材料層の材料が無機絶縁材料の場合、例えば、ＣＶＤ法などによって形成することができる。また、マスク材料層は、このマスク材料層の材料がレジスト材料の場合、例えば、スピンコート法などの塗布法によって形成することができる。また、ウェハ１０がサファイアウェハの場合には、ドライエッチングを行う際のエッチングガスとして塩素系ガスを用いることができる。半導体微細加工技術を利用してテーパ面１４を形成する場合には、マスク材料層をパターニングする際に、グレースケールマスクを利用すればよい。
機械加工技術を利用する場合には、例えば、ダイヤモンド砥粒が付いた工具によってウェハ１０の上記他表面における除外領域１２を切削または研削することで加工する。
エピタキシャルウェハ１の製造方法では、例えば、III族窒化物半導体層２０を成長させる前に、ウェハ１０の除外領域１２においてウェハ１０の上記他表面側に凹部１３もしくはテーパ面１４を形成する。これにより、エピタキシャルウェハ１の製造方法では、III族窒化物半導体層２０を成長させる際に、ウェハ１０の上記他表面側に位置するウェハ支持体からウェハ１０への熱の伝わり方が適用領域１１と除外領域１２とで異なることとなる。ウェハ支持体とは、III族窒化物半導体層２０の成長条件のうち成長温度を決める部材の１つであり、III族窒化物半導体層２０をエピタキシャル成長させるエピタキシャル成長装置がＭＯＶＰＥ装置の場合、サセプタであり、ＭＢＥ装置の場合、基板ホルダである。よって、エピタキシャルウェハ１の製造方法では、ウェハ１０の上記一表面側にIII族窒化物半導体層２０を成長させる際に、III族窒化物半導体層２０のうちウェハ１０の除外領域１２上に成長する外周部２２の成長温度が中央部２１の成長温度よりも実質的に低くなる。これにより、エピタキシャルウェハ１の製造方法では、ウェハ１０の上記一表面側にIII族窒化物半導体層２０を成長させる際に、外周部２２のほうが中央部２１に比べて縦方向に成長する傾向が強くなり、空隙が生じやすくなるものと推考される。
凹部１３の深さ寸法は、０．５μｍ〜１０μｍ程度の範囲が好ましい。凹部１３の深さ寸法が０．５μｍ未満の場合には、ウェハ１０の除外領域１２上でも適用領域１１上と同等の緻密な膜構造となり、空隙がほとんど形成されず、応力が緩和されにくい。また、凹部１３の深さ寸法が１０μｍよりも大きいと、III族窒化物半導体層２０の外周部２２の成長温度が下がり過ぎ、外周部２２が単結晶ではなくなる可能性が高くなる。また、凹部１３の深さ寸法が１０μｍよりも大きいと、凹部１３を形成する際の加工時間が長くなりすぎてしまう。
テーパ面１４については、ウェハ１０の上記他表面において幅が２〜５ｍｍ程度の範囲に形成し、ウェハ１０のエッジにおける深さ寸法を０．５〜１０μｍ程度の範囲で設定するのが好ましい。ウェハ１０のエッジにおけるテーパ面１４の深さ寸法が０．５μｍ未満の場合には、ウェハ１０の除外領域１２上の外周部２２において空隙を含んで形成される領域が狭くなり、クラックの発生や伸展を抑制する効果が低減してしまう。また、ウェハ１０のエッジにおけるテーパ面１４の深さ寸法が１０μｍよりも大きいと、III族窒化物半導体層２０の外周部２２の成長温度が下がり過ぎ、外周部２２が単結晶ではなくなる可能性が高くなる。また、ウェハ１０のエッジにおけるテーパ面１４の深さ寸法が１０μｍよりも大きいと、テーパ面１４を形成する際の加工時間が長くなりすぎてしまう。
加工する処理は、半導体微細加工技術や機械加工技術を利用した処理に限らず、例えば、レーザ加工技術を利用した処理でもよい。
ウェハ１０の上記一表面側において除外領域１２を変質化する処理（以下、変質化処理と称する）は、例えば、酸化処理や窒化処理である。
酸化処理では、例えば、ウェハ１０の上記一表面側において除外領域１２をＯ２ガス雰囲気中または大気中でアニールするようにしてもよいし、ウェハ１０の上記一表面側において除外領域１２にＯ２プラズマを照射するようにしてもよい。酸化処理としてＯ２ガス雰囲気中または大気中でウェハ１０をアニールする場合のアニール温度は、例えば、４００〜９００℃程度の範囲で適宜設定すればよい。酸化処理としてウェハ１０にＯ２プラズマを照射する場合のウェハ１０の温度は、例えば、室温〜６００℃程度の範囲で適宜設定すればよい。ウェハ１０がサファイアウェハであり、変質化処理が酸化処理である場合、変質層１５は、Ａｌ２Ｏ３よりもＯ−richの層、つまり、ストイキオメトリーからずれた組成の層である。この変質層１５の厚さは、この変質層１５上に形成されるIII族窒化物半導体層２０の外周部２２を単結晶とするという観点から、数Å〜１０Å程度の範囲で設定するのが好ましい。
窒化処理では、例えば、ウェハ１０の上記一表面側において除外領域１２をＮＨ３中に曝すようにしてもよいし、ウェハ１０の上記一表面側において除外領域１２にＮ２プラズマを照射するようにしてもよい。窒化処理として除外領域１２をＮＨ３中に曝す場合のウェハ１０の温度は、例えば、９００〜１１００℃程度の範囲で適宜設定すればよい。窒化処理としてウェハ１０にＮ２プラズマを照射する場合のウェハ１０の温度は、室温〜６００℃程度の範囲で適宜設定すればよい。ウェハ１０がサファイアウェハであり、変質化処理が窒化処理である場合、変質層１５は、組成式がＡｌＯＮで表される物質からなる層である。この変質層１５の厚さは、この変質層１５上に形成されるIII族窒化物半導体層２０の外周部２２を単結晶とするという観点から、５Å〜３０Å程度の範囲で設定するのが好ましい。
窒化処理においてウェハ１０にＮ２プラズマを照射する場合には、例えば、ＥＣＲ（Electron Cyclotron Resonance）プラズマ装置を利用することが可能である。また、窒化処理においてウェハ１０をＮＨ３中に曝す場合には、例えば、ＭＯＶＰＥ装置を利用することが可能である。ＭＯＶＰＥ装置を用いる場合は、基板温度を上げることで、サファイアウェハとＮＨ３との化学反応を促進させ、窒化処理にかかる時間を短縮することが可能となる。また、変質層１５を形成する際に適用領域１１を保護するマスク層の材料としては、例えば、Ｓｉ３Ｎ４、ＳｉＯ２、レジストなどを採用することが可能である。ただし、変質化処理の温度については、マスク層の材料がレジストの場合、１５０℃以下、ＳｉＯ２の場合、１０００℃以下とするのが好ましい。また、エピタキシャルウェハ１の製造方法では、ＳｉＯ２層からなるマスク層を形成した後、ＭＯＶＰＥ装置にて、基板温度を９００℃未満の条件にして窒化処理を行い、その後、ウェハ１０をＭＯＶＰＥ装置内に設置したしたまま、基板温度を１３００℃程度まで上昇させることで、マスク層を自動的に除去することが可能である。これにより、エピタキシャルウェハ１の製造方法では、ＮＨ３による窒化処理と、その後のIII族窒化物半導体層２０の形成とを、ＭＯＶＰＥ装置内で一括して行なうことができ、製造プロセスが簡略化される利点がある。
エピタキシャルウェハ１の製造方法では、III族窒化物半導体層２０を成長させる前に、変質化処理を行うことによって、ウェハ１０の除外領域１２におけるウェハ１０の上記一表面側に変質層１５を形成することができる。これにより、エピタキシャルウェハ１の製造方法では、III族窒化物半導体層２０を成長させる際に、III族窒化物半導体層２０において、外周部２２に、中央部２１に比べて多くの突起を形成することが可能となる。中央部２１の突起の数は零でもよく、適用領域１１に形成するデバイスの収量を向上させる観点から、より少ないほうが好ましい。
本願発明者らは、例えば、ウェハ１０がサファイアウェハであり、III族窒化物半導体層２０が窒化アルミニウム層である場合、III族窒化物半導体層２０の成長条件を制御するよりも、ウェハ１０の上記一表面を変質化したほうが、突起が形成されやすいという実験結果を得た。そこで、III族窒化物半導体層２０の外周部２２に突起を形成する場合には、III族窒化物半導体層２０の成長前に、ウェハ１０の除外領域１２におけるウェハ１０の上記一表面側に変質層１５を形成することが好ましい。これにより、エピタキシャルウェハ１の製造方法では、III族窒化物半導体層２０の外周部２２に、中央部２１に比べて多くの突起を形成することが可能となる。エピタキシャルウェハ１の製造方法では、ウェハ１０として上記一表面が（０００１）面のサファイアウェハを採用し、III族窒化物半導体層２０を窒化アルミニウム層とし、III族窒化物半導体層２０をＭＯＶＰＥ装置により成長させる場合、例えば、図７や図８のような突起２４が形成される。これらの突起２４は、逆六角錐状の構造を有しており、III族窒化物半導体層２０において突起２４の周囲の平坦な表面との境界に隙間を有し、且つ、この表面よりも、数１００ｎｍ〜数μｍ程度、突出している。突起２４は、III族窒化物半導体層２０における突起２４の周囲とは結晶方位が少し異なっている。
III族窒化物半導体層２０をＭＯＶＰＥ装置により成長させる場合の成長条件については、例えば、ウェハ１０として上記一表面が（０００１）面のサファイアウェハを採用し、III族窒化物半導体層２０を窒化アルミニウム層とする場合、下記の通りである。
アルミニウムの原料ガスとしては、トリメチルアルミニウム（trimethylaluminum：ＴＭＡ）を採用するのが好ましい。ＴＭＡのキャリアガスとしては、Ｈ2ガスを採用するのが好ましい。また、窒素の原料ガスとしては、ＮＨ3を採用するのが好ましい。
成長温度は、１２００℃以上１４００℃以下であるのが好ましく、１２５０〜１３５０℃の温度範囲で設定することが、より好ましい。成長温度は、基板温度である。この基板温度は、サセプタの温度である。ウェハ１０の適用領域１１の温度は、基板温度と同じ温度とみなすことができる。ウェハ１０の除外領域１２の温度は、上述の凹部１３やテーパ面１４が形成されている場合、適用領域１１の温度よりも低い温度となる。
成長圧力は、例えば、例えば、１ｋＰａ〜４０ｋＰａ程度の範囲で設定するのが好ましい。成長圧力は、ＭＯＶＰＥ装置の反応炉内の圧力である。
成長方法は、同時供給成長法や、交互供給成長法を採用することができる。また、成長方法は、同時供給成長法と交互供給成長法とを時系列的に組み合わせてもよい。また、成長方法は、パルス供給成長法を採用してもよいし、同時供給成長法とパルス供給成長法とを時系列的に組み合わせてもよい。
III族原料とV族原料とのモル比を表すＶ/III比は、同時供給成長法、交互供給成長法、パルス供給成長法のいずれの場合でも、１以上５０００以下であることが好ましい。
なお、エピタキシャルウェハ１の製造方法では、III族窒化物半導体層２０をウェハ１０の上記一表面側に成長させる際に、ウェハ１０とIII族窒化物半導体層２０との間に、低温バッファ層を形成してもよい。低温バッファ層の膜厚は、III族窒化物半導体層２０の結晶性が低下しないように設定する。また、エピタキシャルウェハ１の製造方法では、III族窒化物半導体層２０をウェハ１０の上記一表面側に成長させる際に、ウェハ１０とIII族窒化物半導体層２０との界面において、ウェハ１０とIII族窒化物半導体層２０との中間的な組成を有する、数Å程度の極薄の反応生成物が形成されてもよい。
上述のように、エピタキシャルウェハ１は、III族窒化物半導体を利用した半導体デバイスの製造に利用することができ、例えば、紫外半導体発光素子３（図６参照）などの製造に利用することができる。つまり、エピタキシャルウェハ１には、ウェハ１０の適用領域１１のサイズ及び紫外半導体発光素子３のチップサイズに基づいた複数の紫外半導体発光素子３を形成することができる。ここにおいて、エピタキシャルウェハ１は、このエピタキシャルウェハ１上に形成されるIII族窒化物半導体層（図６の例では、第１窒化物半導体層３０ａ、活性層４０ａ、電子ブロック層５０ａ、第２窒化物半導体層６０ａ、ｐ形コンタクト層７０ａ）の結晶性を向上させることが可能となる。図６は、エピタキシャルウェハ１に形成された複数の紫外半導体発光素子３のうちの１つに相当する部分の概略断面図であり、個々の紫外半導体発光素子３に分割した後には、サファイアウェハからなるウェハ１０がチップサイズの支持基板１０ａとなり、III族窒化物半導体層２０がチップサイズのIII族窒化物半導体層２０ａとなる。
図６に示した構成の紫外半導体発光素子３は、バッファ層２０ａ上に形成された第１導電形の第１窒化物半導体層３０ａと、第１窒化物半導体層３０ａ上に形成された活性層４０ａと、活性層４０ａにおける第１窒化物半導体層３０ａ側とは反対側に形成された第２窒化物半導体層６０ａとを備えている。この紫外半導体発光素子３は、２１０ｎｍ〜３６０ｎｍの紫外波長領域に発光波長（発光ピーク波長）を有する紫外発光ダイオードであり、活性層４０ａ（以下、発光層４０ａと称する）の材料としてＡｌＧａＮ系材料を採用している。
また、紫外半導体発光素子３は、第１窒化物半導体層３０ａに電気的に接続された第１電極８０ａと、第２窒化物半導体層５０ａに電気的に接続された第２電極９０ａとを備えている。
また、紫外半導体発光素子３は、第１導電形がｎ形、第２導電形がｐ形であり、第２窒化物半導体層６０ａにおける発光層４０ａ側とは反対側にｐ形コンタクト層７０ａが形成され、第２電極９０ａが、ｐ形コンタクト層７０ａの一部の上に形成されている。要するに、紫外半導体発光素子３は、第２電極９０ａが、ｐ形コンタクト層７０ａを介して第２窒化物半導体層６０ａに電気的に接続されている。ここで、紫外半導体発光素子３は、発光層４０ａと第２窒化物半導体層６０ａとの間に電子ブロック層５０ａを設けることが好ましい。また、紫外半導体発光素子３は、メサ構造を有しており、第１窒化物半導体層３０ａにおける発光層４０ａ側において露出させた表面３０ａａの一部の上に第１電極８０ａが形成されている。
発光層４０ａは、量子井戸構造を有していることが好ましい。量子井戸構造は、多重量子井戸構造でもよいし、単一量子井戸構造でもよい。発光層４０ａは、所望の発光波長の紫外光を発光するように井戸層のＡｌの組成を設定すればよい。ＡｌＧａＮ系材料からなる発光層４０ａでは、Ａｌの組成を変化させることにより、発光波長を２１０〜３６０ｎｍの範囲で任意の発光波長に設定することが可能である。例えば、所望の発光ピーク波長が２６５ｎｍ付近である場合には、Ａｌの組成を０．５０に設定すればよい。また、紫外半導体発光素子３は、発光層４０ａを単層構造として、発光層４０ａと発光層４０ａの厚み方向の両側の層（例えば、ｎ形窒化物半導体層及びｐ形窒化物半導体層）とでダブルヘテロ構造が形成されるようにしてもよい。
なお、紫外半導体発光素子３は、紫外発光ダイオードに限らず、紫外レーザダイオードでもよい。
以下、紫外半導体発光素子３の各構成要素について詳細に説明する。
III族窒化物半導体層２０ａは、例えば紫外半導体発光素子３において、第１窒化物半導体層３０ａの貫通転位を低減するとともに第１窒化物半導体層３０ａの残留歪みを低減するためのバッファ層として利用することが可能である。
発光層４０ａは、注入されたキャリア（ここでは、電子と正孔）を光に変換するものであり、量子井戸構造を有している。量子井戸構造は、障壁層と井戸層とからなる。量子井戸構造は、多重量子井戸構造でもよいし、単一量子井戸構造でもよい。また、井戸層及び障壁層それぞれの膜厚も特に限定するものではない。ただし、発光層４０ａは、井戸層の膜厚が厚すぎると、井戸層に注入された電子及び正孔が、量子井戸構造における格子不整合に起因するピエゾ電界に起因して、空間的に分離してしまい、発光効率が低下する。また、発光層４０ａは、井戸層の膜厚が薄すぎる場合、キャリアの閉じ込め効果が低下し、発光効率が低下する。このため、井戸層の膜厚は、１〜５ｎｍ程度が好ましく、１．３〜３ｎｍ程度が、より好ましい。また、障壁層の膜厚は、例えば、５〜１５ｎｍ程度の範囲で設定することが好ましい。本実施形態では、一例として、井戸層の膜厚を２ｎｍに設定し、障壁層の膜厚を１０ｎｍに設定してあるが、これらの膜厚に限定するものではない。
発光層４０ａは、所望の発光波長の紫外光を発光するように井戸層のＡｌの組成を設定してある。ＡｌＧａＮ系材料からなる発光層４０ａでは、Ａｌの組成を変化させることにより、発光波長を２１０〜３６０ｎｍの範囲で任意の発光波長に設定することが可能である。例えば、所望の発光波長が２６５ｎｍ付近である場合には、Ａｌの組成を０．５０に設定すればよい。また、発光層４０ａを単層構造として、発光層４０ａと発光層４０ａの厚み方向の両側の層（例えば、ｎ形窒化物半導体層及びｐ形窒化物半導体層）とでダブルヘテロ構造が形成されるようにしてもよい。
第１窒化物半導体層３０ａは、第１導電形がｎ形の場合、ｎ形窒化物半導体層となる。ｎ形窒化物半導体層は、発光層４０ａへ電子を輸送するためのものである。ｎ形窒化物半導体層の膜厚は一例として１μｍに設定してあるが、膜厚は特に限定するものではない。また、ｎ形窒化物半導体層は、ｎ形ＡｌxＧａ1-xＮ（０＜ｘ＜１）層である。ここで、ｎ形窒化物半導体層を構成するｎ形ＡｌxＧａ1-xＮ（０＜ｘ＜１）層のＡｌの組成であるｘは、発光層４０ａで発光する紫外光を吸収しない組成であれば、特に限定するものではない。例えば、上述のように発光層４０ａにおける井戸層のＡｌの組成が０．５、障壁層のＡｌの組成が０．７０の場合、ｎ形ＡｌxＧａ1-xＮ（０＜ｘ＜１）層のＡｌの組成であるｘは、障壁層のＡｌの組成と同じ０．７０とすることができる。すなわち、発光層４０ａの井戸層がＡｌ0.5Ｇａ0.5Ｎ層の場合、ｎ形窒化物半導体層は、ｎ形Ａｌ0.70Ｇａ0.30Ｎ層とすることができる。なお、ｎ形窒化物半導体層の材料は、ＡｌＧａＮに限らず、発光層４０ａで発光する紫外光を吸収しない組成であれば、例えば、ＡｌＩｎＮ、ＡｌＧａＩｎＮなどでもよい。ｎ形窒化物半導体層のドナー不純物としては、Ｓｉが好ましい。また、ｎ形窒化物半導体層の電子濃度は、例えば、１×１０18〜１×１０19ｃｍ-3程度の範囲で設定すればよい。本実施形態では、一例として、ｎ形窒化物半導体層の電子濃度を８×１０18ｃｍ-3に設定してある。
第２窒化物半導体層６０ａは、第２導電形がｐ形の場合、ｐ形窒化物半導体層となる。ｐ形窒化物半導体層は、発光層４０ａへ正孔を輸送するためのものである。また、ｐ形窒化物半導体層は、ｐ形ＡｌyＧａ1-yＮ（０＜ｙ＜１）層である。ここで、ｐ形窒化物半導体層を構成するｐ形ＡｌyＧａ1-yＮ（０＜ｙ＜１）層のＡｌの組成であるｙは、発光層４０ａで発光する紫外光を吸収しない組成であれば、特に限定するものではない。例えば、上述のように発光層４０ａにおける井戸層のＡｌの組成が０．５、障壁層のＡｌの組成が０．７０の場合、ｐ形ＡｌyＧａ1-yＮ（０＜ｙ＜１）層のＡｌの組成であるｙは、例えば、障壁層のＡｌの組成と同じ０．７０とすることができる。すなわち、発光層４０ａの井戸層がＡｌ0.5Ｇａ0.5Ｎ層の場合、ｐ形窒化物半導体層は、ｐ形Ａｌ0.70Ｇａ0.30Ｎ層とすることができる。ｐ形窒化物半導体層のアクセプタ不純物としては、Ｍｇが好ましい。
また、ｐ形窒化物半導体層の正孔濃度は、特に限定するものではなく、ｐ形窒化物半導体層の膜質が劣化しない正孔濃度の範囲において、より高い濃度のほうが好ましい。しかしながら、紫外半導体発光素子３としては、ｐ形ＡｌyＧａ1-yＮ（０＜ｙ＜１）層の正孔濃度がｎ形ＡｌxＧａ1-xＮ（０＜ｘ＜１）層の電子濃度よりも低いので、ｐ形窒化物半導体層の膜厚が、厚すぎると、この紫外半導体発光素子３の抵抗が大きくなりすぎる。このため、ｐ形窒化物半導体層の膜厚は、２００ｎｍ以下が好ましく、１００ｎｍ以下が、より好ましい。なお、本実施形態では、一例として、ｐ形窒化物半導体層の膜厚を２５ｎｍに設定している。
また、紫外半導体発光素子３は、発光層４０ａへ注入された電子のうち、発光層４０ａ中で正孔と再結合されなかった電子が、ｐ形窒化物半導体層側へ漏れる（オーバーフロー）のを抑制するために、発光層４０ａと第２窒化物半導体層（ｐ形窒化物半導体層）６０ａとの間に電子ブロック層５０ａを設けることが好ましい。電子ブロック層５０ａは、ｐ形ＡｌzＧａ1-zＮ（０＜ｚ＜１）層により構成してある。電子ブロック層５０ａを構成するｐ形ＡｌzＧａ1-zＮ（０＜ｚ＜１）層のＡｌの組成であるｚは、例えば、０．９とすることができるが、特に限定するものではない。電子ブロック層５０ａにおけるＡｌの組成であるｚは、電子ブロック層５０ａのバンドギャップエネルギが、ｐ形窒化物半導体層もしくは障壁層のバンドギャップエネルギよりも高くなるように設定することが好ましい。また、電子ブロック層５０ａの正孔濃度は、特に限定するものではない。また、電子ブロック層５０ａの膜厚については、特に限定するものではないが、膜厚が薄すぎるとオーバーフロー抑制効果が減少し、膜厚が厚すぎると紫外半導体発光素子３の抵抗が大きくなってしまう。ここで、電子ブロック層５０ａの膜厚については、Ａｌの組成であるｚや正孔濃度などの値によって適した膜厚が変化するので、一概には言えないが、１〜５０ｎｍの範囲で設定することが好ましく、５〜２５ｎｍの範囲で設定することが、より好ましい。
ｐ形コンタクト層７０ａは、第２電極９０ａとの接触抵抗を下げ、第２電極９０ａとの良好なオーミック接触を得るために設けてある。ｐ形コンタクト層７０ａは、ｐ形ＧａＮ層により構成してある。ここで、ｐ形コンタクト層７０ａを構成するｐ形ＧａＮ層の正孔濃度は、ｐ形窒化物半導体層よりも高濃度とすることが好ましく、例えば、１×１０18ｃｍ-3程度とすることにより、第２電極９０ａとの良好な電気的接触を得ることが可能である。ただし、ｐ形ＧａＮ層の正孔濃度は、特に限定するものではなく、第２電極９０ａとの良好な電気的接触が得られる正孔濃度の範囲で適宜変更してもよい。ｐ形コンタクト層７０ａの膜厚は、５０ｎｍに設定してあるが、これに限らず、例えば、３０〜１５０ｎｍ程度の範囲で設定すればよい。
また、紫外半導体発光素子３は、ｎ電極である第１電極８０ａ上に、例えばＡｕ膜からなる第１パッド（図示せず）が形成されている。また、紫外半導体発光素子３は、ｐ電極である第２電極９０ａの上に、例えばＡｕ膜からなる第２パッド（図示せず）が形成されている。
紫外半導体発光素子３を製造する場合には、例えば、エピタキシャルウェハ１上に第１窒化物半導体層３０ａを形成し、その後、第１窒化物半導体層３０ａにおけるエピタキシャルウェハ１側とは反対側に発光層４０ａを形成し、その後、発光層４０ａにおける第１窒化物半導体層３０ａ側とは反対側に、電子ブロック層５０ａ、第２窒化物半導体層６０ａ、ｐ形コンタクト層７０ａを、順次形成する。第１窒化物半導体層３０ａ、発光層４０ａ、電子ブロック層５０ａ、第２窒化物半導体層６０ａ及びｐ形コンタクト層７０ａは、同一のＭＯＶＰＥ装置（減圧ＭＯＶＰＥ装置）により形成することができる。
ｐ形コンタクト層７０ａの形成が終わった後には、基板温度を室温付近まで降温させ、III族窒化物半導体層（第１窒化物半導体層３０ａ、発光層４０ａ、電子ブロック層５０ａ、第２窒化物半導体層６０ａ及びｐ形コンタクト層７０ａの積層膜が成長されているエピタキシャルウェハ１をＭＯＶＰＥ装置から取り出す。
その後には、III族窒化物半導体層において、メサ構造の上面に対応する領域上に、レジスト層を形成し、このレジスト層をマスクとして、III族窒化物半導体層を表面側（ｐ形コンタクト層７０ａの表面側）から第１窒化物半導体層３０ａの途中までエッチングすることによって、メサ構造を形成し、続いて、レジスト層を除去する。
その後には、第１窒化物半導体層に電気的に接続された第１電極と、第２窒化物半導体層に電気的に接続された第２電極とを形成し、続いて、第１パッド及び第２パッドを形成する。第１電極８０ａ及び第２電極９０ａは、例えば、蒸着装置などを利用して形成することができる。また、第１パッド及び第２パッドは、例えば、蒸着装置などを利用して形成することができる。
紫外半導体発光素子の製造方法では、第１パッド及び第２パッドを形成する工程までが終了することにより、紫外半導体発光素子３が複数形成されたウェハ（以下、デバイスウェハと称する）が完成する。その後には、ダイシング工程があり、デバイスウェハをダイシングソーやレーザなどによって裁断することで、個々の紫外半導体発光素子３（チップ）に分割することにより、１枚のデバイスウェハから複数の紫外半導体発光素子３を得ることができる。
（実施例１）
本実施例では、上述の実施形態で説明したエピタキシャルウェハ１の製造方法に基いてエピタキシャルウェハ１を製造した。
エピタキシャルウェハ１の製造にあたっては、まず、ウェハ１０として、上記一表面が（０００１）面で、直径が５０．８ｍｍのサファイアウェハを準備した。
その後には、ウェハ１０の上記他表面上にマスク材料層としてのＮｉ層を抵抗加熱真空蒸着法により成膜した。その後には、フォトリソグラフィ技術及びエッチング技術を利用して、マスク材料層のパターニングを行うことでマスク材料層の一部からなるマスク層を形成した。このパターニングでは、ウェハ１０の上記他表面のうちエッジから約２ｍｍまでの領域を露出させた。
その後には、Ｃｌ２ガスを用いたドライエッチングにより、ウェハ１０の上記他表面に深さ寸法が約３μｍの凹部１３を形成した。エッチングレートは、６０〜８０ｎｍ／分程度である。
その後には、マスク層を王水でエッチング除去した。
その後には、ウェハ１０をＭＯＶＰＥ装置の反応炉内に導入し、上記他表面側をサセプタ側として、サセプタに設置した。反応炉へのウェハ１０の導入前には、ウェハ１０に対して薬品による前処理を行うことにより、ウェハ１０の表面を清浄化することが好ましい。
ウェハ１０をサセプタに設置した後には、反応炉の内部の真空引きを行った。
真空引きを行った後には、キャリアガスであるＨ２ガスを反応炉内に供給して反応炉内の圧力を規定圧力（１０ｋＰａ）に保ちながら、基板温度が１３００℃になるまで昇温した後、ＴＭＡとＮＨ３とを同時に供給する同時供給法により、膜厚が４μｍの窒化アルミニウム層からなるIII族窒化物半導体層２０を成長させることでエピタキシャルウェハ１を形成した。ＴＭＡの流量は、標準状態で０．２Ｌ／ｍｉｎ、つまり、２００ＳＣＣＭ（standard cc per minute）とした。キャリアガスであるＨ2ガスの流量は、標準状態で１００Ｌ／ｍｉｎ、つまり、１００ＳＬＭ（standard liter per minute）とした。ＮＨ３の流量は、標準状態で１Ｌ／ｍｉｎ、つまり、１ＳＬＭとした。
エピタキシャルウェハ１は、基板温度を室温付近まで降温させた後にＭＯＶＰＥ装置から取り出した。
本願発明者らは、本実施例のエピタキシャルウェハ１の表面（III族窒化物半導体層２０の表面）を光学顕微鏡で観察した。光学顕微鏡での観察による評価では、III族窒化物半導体層２０の外周部２２において、数μｍ〜１０μｍ程度の平面サイズの空隙が発生していることが分かった。外周部２２において空隙の存在している密度は、約１０〜１００個／ｍｍ２程度であった。また、光学顕微鏡での観察による評価では、外周部２２におけるクラック２３の数がウェハ１０に凹部１３を形成していない比較例１に比べて低減され、また、外周部２２から中央部２１に伸展するクラック２３は観察されず、クラック２３が空隙の位置で止まっていることが確認された。また、光学顕微鏡での観察による評価では、中央部２１の表面が鏡面であることが確認された。
また、本願発明者らは、本実施例のエピタキシャルウェハ１の断面をＳＥＭにより観察した。断面ＳＥＭ像から、本願発明者らは、III族窒化物半導体層２０の外周部２２は中央部２１に比べて、縦方向の成長レートが速く、横方向の成長レートが遅くなっていると判断した。
また、本願発明者らは、III族窒化物半導体層２０について中央部２１と外周部２２とのそれぞれの結晶構造を、Ｘ線回折法により評価した。Ｘ線回折法による結晶構造の評価では、中央部２１と外周部２２とのいずれも単結晶となっていることを示す結果が得られた。
また、本願発明者らは、III族窒化物半導体層２０について中央部２１と外周部２２とのそれぞれの結晶性を評価するために、ＡｌＮ（１０−１２）面に対するＸ線回折のωスキャン（結晶のｃ軸方向の揺らぎの程度を示す指標）を行った。ＡｌＮ（１０−１２）面に対するＸ線回折のωスキャンによるＸ線ロッキングカーブ（X-Ray Rocking Curve：ＸＲＣ）の半値幅については、外周部２２の半値幅が中央部２１の半値幅に対して５０arcsec程度低下していたが、外周部２２及び中央部２１のいずれも結晶性は良好であった。
X線ロッキングカーブによるIII族窒化物半導体層２０の（０００２）面及び（１０−１２）面の半値幅は、それぞれ、約２００arcsec及び約４００〜５００arcsecであった。なお、本願発明者らは、（１０−１２）面の半値幅が５００arcsec以下であれば、そのエピタキシャルウェハ１に形成する紫外半導体発光素子３の光出力の観点から、十分な結晶性であることを実験的に確認している。
（実施例２）
本実施例では、上述の実施形態で説明したエピタキシャルウェハ１の製造方法に基いてエピタキシャルウェハ１を製造した。
エピタキシャルウェハ１の製造にあたっては、まず、ウェハ１０として、上記一表面が（０００１）面で、直径が５０．８ｍｍのサファイアウェハを準備した。
その後には、ウェハ１０の上記他表面上にフォトレジストをスピンコータで塗布し、グレースケールマスクを利用したフォトリソグラフィ技術により円錐台状にパターニングされたレジスト層を形成した。
その後には、Ｃｌ２ガスを用いたドライエッチングにより、ウェハ１０の上記他表面にテーパ面１４を形成した。このとき、テーパ面１４は、ウェハ１０のエッジからの幅を約５ｍｍとし、ウェハ１０のエッジにおける深さ寸法を約３μｍとした。
その後には、レジスト層を除去してから、ウェハ１０を洗浄し、続いて、乾燥させた。
その後には、ウェハ１０をＭＯＶＰＥ装置の反応炉内に導入し、上記他表面側をサセプタ側として、サセプタに設置した。
ウェハ１０をサセプタに設置した後には、反応炉の内部の真空引きを行った。
真空引きを行った後には、キャリアガスであるＨ２ガスを反応炉内に供給して反応炉内の圧力を規定圧力（１０ｋＰａ）に保ちながら、基板温度が１３００℃になるまで昇温した後、ＴＭＡとＮＨ３とを同時に供給する同時供給法により、膜厚が４μｍの窒化アルミニウム層からなるIII族窒化物半導体層２０を成長させることでエピタキシャルウェハ１を形成した。ＴＭＡの流量は、２００ＳＣＣＭとした。キャリアガスであるＨ2ガスの流量は、１００ＳＬＭとした。ＮＨ３の流量は、１ＳＬＭとした。
エピタキシャルウェハ１は、基板温度を室温付近まで降温させた後にＭＯＶＰＥ装置から取り出した。
本実施例のエピタキシャルウェハ１の光学顕微鏡での観察による評価では、実施例１と同様、III族窒化物半導体層２０の外周部２２において、数μｍ〜１０μｍ程度の平面サイズの空隙が発生していることが分かった。外周部２２において空隙の存在している密度は、約１０〜１００個／ｍｍ２程度であった。また、光学顕微鏡での観察による評価では、外周部２２におけるクラック２３の数がウェハ１０にテーパ面１４を形成していない比較例１に比べて低減され、また、外周部２２から中央部２１に伸展するクラック２３は観察されず、クラック２３が空隙の位置で止まっていることが確認された。また、光学顕微鏡での観察による評価では、中央部２１の表面が鏡面であることが確認された。
また、Ｘ線回折法による結晶構造の評価では、実施例１と同様、中央部２１と外周部２２とのいずれも単結晶となっていることを示す結果が得られた。
また、ＡｌＮ（１０−１２）面に対するＸ線回折のωスキャンによるＸ線ロッキングカーブ（X-Ray Rocking Curve：ＸＲＣ）の半値幅については、外周部２２の半値幅が中央部２１の半値幅に対して５０arcsec程度低下していたが、外周部２２及び中央部２１のいずれも結晶性は良好であった。
また、X線ロッキングカーブによるIII族窒化物半導体層２０の（０００２）面及び（１０−１２）面の半値幅は、それぞれ、約２００arcsec及び約４００〜５００arcsecであった。
(実施例３)
本実施例では、上述の実施形態で説明したエピタキシャルウェハ１の製造方法に基いてエピタキシャルウェハ１を製造した。
エピタキシャルウェハ１の製造にあたっては、まず、ウェハ１０として、上記一表面が（０００１）面で、直径が５０．８ｍｍのサファイアウェハを準備した。
その後には、ウェハ１０の上記一表面上にシリコン窒化膜を高周波スパッタ装置により形成した。その後には、フォトリソグラフィ技術およびエッチング技術を利用して、ウェハ１０の上記一表面においてウェハ１０のエッジから約４ｍｍまでの除外領域１２が露出するように、シリコン窒化膜をパターニングした。
その後には、変質化処理を行った。この変質化処理では、ＥＣＲプラズマ装置にて、Ｎ２プラズマを発生させ、ウェハ１０の上記一表面側において除外領域１２に変質層１５を形成した。
その後には、シリコン窒化膜をエッチング除去した。
その後には、ウェハ１０を洗浄し、続いて、乾燥させた。
その後には、ウェハ１０をＭＯＶＰＥ装置の反応炉内に導入し、上記他表面側をサセプタ側として、サセプタに設置した。
ウェハ１０をサセプタに設置した後には、反応炉の内部の真空引きを行った。
真空引きを行った後には、キャリアガスであるＨ２ガスを反応炉内に供給して反応炉内の圧力を規定圧力（１０ｋＰａ）に保ちながら、基板温度が１３００℃になるまで昇温した後、ＴＭＡとＮＨ３とを同時に供給する同時供給法と、ＴＭＡを連続して供給し且つＮＨ３を間欠的に供給して成長させるパルス供給成長法とを組み合わせて、膜厚が４μｍの窒化アルミニウム層からなるIII族窒化物半導体層２０を成長させることでエピタキシャルウェハ１を形成した。ＴＭＡの流量は、２００ＳＣＣＭとした。キャリアガスであるＨ2ガスの流量は、１００ＳＬＭとした。ＮＨ３の流量は、１ＳＬＭとした。
エピタキシャルウェハ１は、基板温度を室温付近まで降温させた後にＭＯＶＰＥ装置から取り出した。
本実施例のエピタキシャルウェハ１の光学顕微鏡での観察による評価では、III族窒化物半導体層２０の外周部２２において、平面サイズが数μｍの突起２４（図７参照）が発生していることが分かった。外周部２２において突起２４の存在している密度は、約１００〜１０００個／ｍｍ２程度であった。また、光学顕微鏡での観察による評価では、外周部２２におけるクラック２３の数がウェハ１０に変質層１５を形成していない比較例１に比べて低減され、また、外周部２２から中央部２１に伸展するクラック２３は観察されず、クラック２３が突起２４の位置で止まっていることが確認された。また、光学顕微鏡での観察による評価では、中央部２１の表面が鏡面であることが確認された。
また、Ｘ線回折法による結晶構造の評価では、実施例１と同様、中央部２１と外周部２２とのいずれも単結晶となっていることを示す結果が得られた。
また、ＡｌＮ（１０−１２）面に対するＸ線回折のωスキャンによるＸ線ロッキングカーブ（X-Ray Rocking Curve：ＸＲＣ）の半値幅については、外周部２２の半値幅が中央部２１の半値幅に対して５０arcsec程度低下していたが、外周部２２及び中央部２１のいずれも結晶性は良好であった。
また、X線ロッキングカーブによるIII族窒化物半導体層２０の（０００２）面及び（１０−１２）面の半値幅は、それぞれ、約２００arcsec及び約４００〜５００arcsecであった。
（実施例４）
本実施例では、上述の実施形態で説明したエピタキシャルウェハ１の製造方法に基いてエピタキシャルウェハ１を製造した。
エピタキシャルウェハ１の製造にあたっては、まず、ウェハ１０として、上記一表面が（０００１）面で、直径が５０．８ｍｍのサファイアウェハを準備した。
その後には、ウェハ１０の上記一表面上にシリコン窒化膜を高周波スパッタ装置により形成した。その後には、フォトリソグラフィ技術およびエッチング技術を利用して、ウェハ１０の上記一表面においてウェハ１０のエッジから約４ｍｍまでの除外領域１２が露出するように、シリコン窒化膜をパターニングした。
その後には、変質化処理を行った。この変質化処理では、大気中において、９００℃、１時間のアニールを行うことで、ウェハ１０の上記一表面側において除外領域１２に変質層１５を形成した。
その後には、シリコン窒化膜をエッチング除去した。
その後には、ウェハ１０を洗浄し、続いて、乾燥させた。
その後には、ウェハ１０をＭＯＶＰＥ装置の反応炉内に導入し、上記他表面側をサセプタ側として、サセプタに設置した。
ウェハ１０をサセプタに設置した後には、反応炉の内部の真空引きを行った。
真空引きを行った後には、キャリアガスであるＨ２ガスを反応炉内に供給して反応炉内の圧力を規定圧力（１０ｋＰａ）に保ちながら、基板温度が１３００℃になるまで昇温した後、ＴＭＡとＮＨ３とを同時に供給する同時供給法と、ＴＭＡを連続して供給し且つＮＨ３を間欠的に供給して成長させるパルス供給成長法とを組み合わせて、膜厚が４μｍの窒化アルミニウム層からなるIII族窒化物半導体層２０を成長させることでエピタキシャルウェハ１を形成した。ＴＭＡの流量は、２００ＳＣＣＭとした。キャリアガスであるＨ2ガスの流量は、１００ＳＬＭとした。ＮＨ３の流量は、１ＳＬＭとした。
エピタキシャルウェハ１は、基板温度を室温付近まで降温させた後にＭＯＶＰＥ装置から取り出した。
本実施例のエピタキシャルウェハ１の光学顕微鏡での観察による評価では、III族窒化物半導体層２０の外周部２２において、平面サイズが数μｍの突起２４（図８参照）が発生していることが分かった。図８において、III族窒化物半導体層２０のうち突起２４のない部分の図８における上方向の面方位は、＜０００２＞であるのに対して、突起２４の部分の図８における上方向の面方位は、＜１１−２０＞であった。要するに、突起２４の部分の面方位は、ｃ軸の正極とは異なった方位であった。
外周部２２において突起２４の存在している密度は、約１００〜１０００個／ｍｍ２程度であった。また、光学顕微鏡での観察による評価では、外周部２２におけるクラック２３の数がウェハ１０に変質層１５を形成していない比較例１に比べて低減され、また、外周部２２から中央部２１に伸展するクラック２３は観察されず、クラック２３が突起２４の位置で止まっていることが確認された。また、光学顕微鏡での観察による評価では、中央部２１の表面が鏡面であることが確認された。
また、Ｘ線回折法による結晶構造の評価では、実施例１と同様、中央部２１と外周部２２とのいずれも単結晶となっていることを示す結果が得られた。
また、ＡｌＮ（１０−１２）面に対するＸ線回折のωスキャンによるＸ線ロッキングカーブ（X-Ray Rocking Curve：ＸＲＣ）の半値幅については、外周部２２の半値幅が中央部２１の半値幅に対して５０arcsec程度低下していたが、外周部２２及び中央部２１のいずれも結晶性は良好であった。
また、X線ロッキングカーブによるIII族窒化物半導体層２０の（０００２）面及び（１０−１２）面の半値幅は、それぞれ、約２００arcsec及び約４００〜５００arcsecであった。
なお、本実施例では、変質化処理として大気中でのアニールによる酸化処理を行う代わりに、Ｏ２ガス雰囲気中でのアニールによる酸化処理や、Ｏ２プラズマの照射による酸化処理を行った場合も、同様の結果が得られた。
１ エピタキシャルウェハ
１０ ウェハ
１１ 適用領域
１２ 除外領域
１３ 凹部
１４ テーパ面
１５ 変質層
２０ III族窒化物半導体層
２１ 中央部
２２ 外周部
２４ 突起

Claims (9)

  1. ウェハと、前記ウェハの一表面側の全面に形成された単結晶のIII族窒化物半導体層とを備え、前記III族窒化物半導体層は、前記ウェハの周辺部からなる除外領域に形成された外周部と、前記ウェハにおける前記除外領域よりも内側の適用領域に形成された中央部とを有し、前記外周部は、前記中央部よりも、空隙もしくは前記ウェハの前記一表面側の界面を起点として成長した突起を多く含んでいることを特徴とするエピタキシャルウェハ。
  2. 前記ウェハは、サファイアウェハであり、前記III族窒化物半導体層は、窒化アルミニウム層であることを特徴とする請求項１記載のエピタキシャルウェハ。
  3. ウェハと、前記ウェハの一表面側の全面に形成された単結晶のIII族窒化物半導体層とを備えるエピタキシャルウェハの製造方法であって、前記ウェハの前記一表面側に前記III族窒化物半導体層を成長させるにあたって、前記III族窒化物半導体層が、前記ウェハの周辺部からなる除外領域に形成された外周部と、前記ウェハにおける前記除外領域よりも内側の適用領域に形成された中央部とを有し、前記外周部が前記中央部よりも空隙もしくは前記ウェハの前記一表面側を起点として成長した突起を多く含むように、前記III族窒化物半導体層を成長させることを特徴とするエピタキシャルウェハの製造方法。
  4. 前記III族窒化物半導体層を成長させる前に、前記ウェハの前記除外領域において前記ウェハの他表面側に凹部を形成することを特徴とする請求項３記載のエピタキシャルウェハの製造方法。
  5. 前記III族窒化物半導体層を成長させる前に、前記ウェハの前記除外領域において前記ウェハの他表面側に前記ウェハのエッジに近づくにつれて前記除外領域の厚み寸法を小さくするテーパ面を形成することを特徴とする請求項３記載のエピタキシャルウェハの製造方法。
  6. 前記III族窒化物半導体層を成長させる前に、前記ウェハの前記除外領域における前記ウェハの前記一表面側を変質化する処理を行うことを特徴とする請求項３記載のエピタキシャルウェハの製造方法。
  7. 前記処理は、酸化処理であることを特徴とする請求項６記載のエピタキシャルウェハの製造方法。
  8. 前記処理は、窒化処理であることを特徴とする請求項６記載のエピタキシャルウェハの製造方法。
  9. 前記ウェハは、サファイアウェハであり、前記III族窒化物半導体層は、窒化アルミニウム層であることを特徴とする請求項３乃至８のいずれか１項に記載のエピタキシャルウェハの製造方法。
JP2012242047A 2012-11-01 2012-11-01 エピタキシャルウェハ及びその製造方法 Expired - Fee Related JP5979547B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012242047A JP5979547B2 (ja) 2012-11-01 2012-11-01 エピタキシャルウェハ及びその製造方法
PCT/JP2013/005651 WO2014068838A1 (ja) 2012-11-01 2013-09-25 エピタキシャルウェハ及びその製造方法
TW102134758A TW201421543A (zh) 2012-11-01 2013-09-26 磊晶晶圓及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012242047A JP5979547B2 (ja) 2012-11-01 2012-11-01 エピタキシャルウェハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014093369A true JP2014093369A (ja) 2014-05-19
JP5979547B2 JP5979547B2 (ja) 2016-08-24

Family

ID=50626795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012242047A Expired - Fee Related JP5979547B2 (ja) 2012-11-01 2012-11-01 エピタキシャルウェハ及びその製造方法

Country Status (3)

Country Link
JP (1) JP5979547B2 (ja)
TW (1) TW201421543A (ja)
WO (1) WO2014068838A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018533840A (ja) * 2015-10-15 2018-11-15 ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ 局所的な半導体ウエハの薄膜化
WO2019130805A1 (ja) * 2017-12-28 2019-07-04 日機装株式会社 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2022082182A (ja) * 2020-11-20 2022-06-01 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
US20220208694A1 (en) * 2020-12-31 2022-06-30 United Microelectronics Corp. Semiconductor structure
US11626301B2 (en) 2019-09-24 2023-04-11 Nichia Corporation Method for manufacturing semiconductor element

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6916719B2 (ja) * 2017-11-17 2021-08-11 株式会社トクヤマ Ｉｉｉ族窒化物単結晶積層体の製造方法及びｉｉｉ族窒化物単結晶積層体
WO2022205469A1 (en) * 2021-04-02 2022-10-06 Innoscience (Suzhou) Technology Co., Ltd. Iii nitride semiconductor wafers
JP7361990B1 (ja) 2022-02-17 2023-10-16 日本碍子株式会社 Ｉｉｉ族元素窒化物基板およびｉｉｉ族元素窒化物基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184352A (ja) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd 窒化物系化合物半導体素子用ウェハーの製造方法及び窒化物系化合物半導体素子用ウェハー
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP2012036030A (ja) * 2010-08-05 2012-02-23 Sanken Electric Co Ltd 半導体ウェハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184352A (ja) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd 窒化物系化合物半導体素子用ウェハーの製造方法及び窒化物系化合物半導体素子用ウェハー
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP2012036030A (ja) * 2010-08-05 2012-02-23 Sanken Electric Co Ltd 半導体ウェハの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018533840A (ja) * 2015-10-15 2018-11-15 ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ 局所的な半導体ウエハの薄膜化
WO2019130805A1 (ja) * 2017-12-28 2019-07-04 日機装株式会社 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2019121655A (ja) * 2017-12-28 2019-07-22 日機装株式会社 窒化物半導体素子及び窒化物半導体素子の製造方法
CN111587492A (zh) * 2017-12-28 2020-08-25 日机装株式会社 氮化物半导体元件和氮化物半导体元件的制造方法
CN111587492B (zh) * 2017-12-28 2023-06-13 日机装株式会社 氮化物半导体元件和氮化物半导体元件的制造方法
US11626301B2 (en) 2019-09-24 2023-04-11 Nichia Corporation Method for manufacturing semiconductor element
JP2022082182A (ja) * 2020-11-20 2022-06-01 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP7245214B2 (ja) 2020-11-20 2023-03-23 日機装株式会社 窒化物半導体発光素子の製造方法
US20220208694A1 (en) * 2020-12-31 2022-06-30 United Microelectronics Corp. Semiconductor structure

Also Published As

Publication number Publication date
TW201421543A (zh) 2014-06-01
JP5979547B2 (ja) 2016-08-24
WO2014068838A1 (ja) 2014-05-08

Similar Documents

Publication Publication Date Title
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
JP5995302B2 (ja) 窒化物半導体発光素子の製造方法
JP5552627B2 (ja) エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
JP6120204B2 (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
WO2013153729A1 (ja) 紫外発光素子およびその製造方法
JP2005244202A (ja) Ｉｉｉ族窒化物半導体積層物
JP6269368B2 (ja) 窒化ガリウム基板
JP5128335B2 (ja) ＧａＮ系半導体基板、その製造方法および半導体素子
JP2010232364A (ja) Ｉｉｉ族窒化物積層体、その製造方法およびｉｉｉ族窒化物半導体素子
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP2010073750A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
KR101781505B1 (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
KR100661714B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
TW200939536A (en) Nitride semiconductor and method for manufacturing same
JP2005158846A (ja) 半導体素子形成用板状基体及びその製造方法
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
KR20140073646A (ko) 단결정 질화갈륨 기판 및 그 제조 방법
JP5581777B2 (ja) Ｉｉｉ族窒化物半導体の成長方法
JP6117821B2 (ja) 複合基板および機能素子
JP5946333B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
JP6493511B2 (ja) 窒化ガリウム基板
JP2005020026A (ja) 窒化ガリウム系化合物半導体及び半導体基板
CN109378368B (zh) 在PSS衬底上沿半极性面外延生长GaN基片的方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160715

R151 Written notification of patent or utility model registration

Ref document number: 5979547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees