JP2005158846A - 半導体素子形成用板状基体及びその製造方法 - Google Patents

半導体素子形成用板状基体及びその製造方法 Download PDF

Info

Publication number
JP2005158846A
JP2005158846A JP2003391848A JP2003391848A JP2005158846A JP 2005158846 A JP2005158846 A JP 2005158846A JP 2003391848 A JP2003391848 A JP 2003391848A JP 2003391848 A JP2003391848 A JP 2003391848A JP 2005158846 A JP2005158846 A JP 2005158846A
Authority
JP
Japan
Prior art keywords
layer
substrate
compound semiconductor
nitride
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003391848A
Other languages
English (en)
Other versions
JP4725763B2 (ja
Inventor
Koji Otsuka
康二 大塚
Junji Sato
純治 佐藤
Tomoya Sugawara
智也 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2003391848A priority Critical patent/JP4725763B2/ja
Publication of JP2005158846A publication Critical patent/JP2005158846A/ja
Application granted granted Critical
Publication of JP4725763B2 publication Critical patent/JP4725763B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 半導体基板上に窒化物系化合物半導体領域を設けた板状基体に反りが発生するという問題がある。
【解決手段】 シリコン基板2の上に窒化物系化合物半導体から成るバッファ領域3を介して発光ダイオード用の窒化物系化合物半導体から成る主半導体領域4を設ける。バッファ領域3の中に空所24を含むバッファ領域32、34、36を設ける。空所24を含むバッファ領域32、34、36の両側に空所を有さないバッファ領域31、33、35、37を配置する。空所24を有するバッファ領域32、34、36をAlNから成る第1及び第3の層21、23とGaNから成る第2の層22とで構成する。空所24を有するバッファ領域32、34、36は応力緩和作用を有し、板状基体1の反りが小さくなる。
【選択図】図1

Description

本発明は、窒化物系化合物半導体が使用されている発光ダイオード、HEMT、FET等の半導体素子に使用するための板状基体及びその製造方法に関する。
窒化物系化合物半導体素子を形成するための板状基体即ちウエーハは、サファイア又はSiC又はSi等から成る基板とこの上にエピタキシャル成長された複数の窒化物系化合物半導体層とから成る。サファイア基板及びSiC基板は、高価であるために、これに代わってSi基板を使用することが、特開2003-59948号公報等に開示されている。しかし、Si基板と窒化物系化合物半導体領域との間に、比較的大きい線膨張係数の差がある。このため、窒化物系化合物半導体領域に応力が加わり、ここにクラックや転位が発生し易い。この問題を解決するために上記特許公開公報の技術では、Si基板上に多層構造のバッファ領域が設けられ、このバッファ領域の上に半導体素子形成用窒化物系化合物半導体領域がエピタキシャル成長されている。上記多層構造のバッファ領域は良好な応力緩和効果を有するので、バッファ上の半導体素子形成用窒化物系化合物半導体領域のクラックや転位が減少する。
しかし、半導体素子のコスト低減のために、Si基板とバッファ領域と半導体素子形成用窒化物系化合物半導体領域とから成る板状基体(ウエーハ)を大面積にすると、板状基体の反りが無視できなくなる。例えば、直径5.08cm(2インチ)のSi基板を使用した時の板状基体の反り量は5μmであるが、直径12.7cm(5インチ)のSi基板を使用した時の板状基体の反り量は313μmである。板状基体の反り量が大きくなると、フォトリソグラフィー等の半導体素子製造プロセスを良好に進めることができなくなる。
今、Si基板を使用する場合について述べたが、半導体素子を形成するための窒化物系化合物半導体に対してSi基板と同様に比較的大きな線膨張係数の差を有している別の基板を使用した板状基体においても、Si基板を使用した板状基体と同様な問題がある。
特開2003-59948号公報
従って、本発明が解決しようとする課題は、半導体素子形成用板状基体に反りが生じることであり、本発明の目的は化合物半導体領域の結晶性を良好に保って板状基体の反りを低減することにある。
課題を解決するための本発明は、基板と、前記基板の上に形成され且つ複数の空所を有しており且つ化合物半導体から成るバッファ領域と、前記バッファ領域の上に形成された少なくとも1つの化合物半導体層を含む主半導体領域とを備えていることを特徴とする半導体素子形成用板状基体に係るものである。
なお、請求項2に示すように、前記基板は半導体基板からなり、前記バッファ領域は窒化物系化合物半導体からなり、主半導体領域は窒化物系化合物半導体からなることが望ましい。
また、請求項3に示すように、前記基板は、Si基板、Si化合物基板、ZnO基板、NdGaO3基板及びサファイア基板から選択された1つであることが望ましい。
また、請求項4に示すように、前記基板はSi基板であり、
前記バッファ領域は、前記Si基板(2)の上に配置され且つ空所(24)を有しており且つ窒化物系化合物半導体から成る第1の層(22)と、前記第1の層(22)の上に配置され且つ空所を有しておらず且つ窒化物系化合物半導体から成る第2の層(23)とから成る多層構造領域を少なくとも1つ有することが望ましい。
また、請求項5に示すように、前記基板はSi基板であり、
前記バッファ領域は、空所(24)を有しており且つ窒化物系化合物半導体から成る第1の層(22)と、前記第1の層(22)の上に配置され且つ空所を有しておらず且つ窒化物系化合物半導体から成る第2の層(23)と、前記Si基板と前記第1の層(22)の間に配置され且つ空所を有しておらず且つ窒化物系化合物半導体から成る第3の層(21)とから成る多層構造領域を少なくとも1つ有することが望ましい。
また、請求項6に示すように、前記第1の層(22)は、
化学式 AlabGa1-a-b
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
を満足させる数値、
で示される窒化物系化合物半導体から成り、
前記第2の層(23)は、
化学式 AlxyGa1-x-y
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
a<x
を満足する数値、
で示される窒化物系化合物半導体から成ることが望ましい。
また、請求項7に示すように、前記第1の層(22)は、
化学式 AlabGa1-a-b
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
を満足させる数値、
で示される窒化物系化合物半導体から成り、
前記第2の層(23)は、
化学式 AlxyGa1-x-y
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
a<x
を満足する数値、
で示される窒化物系化合物半導体から成り、
前記第3の層(21)は、
化学式 AlxyGa1-x-y
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
a<x
を満足する数値、
で示される窒化物系化合物半導体から成ることが望ましい。
また、請求項8に示すように、前記バッファ領域は、前記第1、第2、及び第3の層(22,23,21)から成る多層構造領域を複数有し、更に、前記複数の多層構造領域の相互間に配置され且つ空所を有していない窒化物系化合物半導体領域(33又は35)を備えていることが望ましい。
また、請求項9に示すように、前記バッファ領域は、更に、前記多層構造領域(32)と前記基板(2)との間に配置され且つ空所を有していない窒化物系化合物半導体領域(31)を備えていることが望ましい
また、請求項10に示すように、前記バッファ領域は、更に、前記多層構造領域と前記主半導体領域(4)との間に配置され且つ空所を有していない窒化物系化合物半導体領域(37)を備えていることが望ましい。
また、請求項11に示すように、前記バッファ領域における前記空所を有していない窒化物系化合物半導体領域は、
化学式 AlxyGa1-x-y
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
を満足する数値、
で示される第1の窒化物系化合物半導体層(25)と、
化学式 AlabGa1-a-b
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
を満足させる数値、
で示される第2の窒化物系化合物半導体層(26)と
の組み合せの複数から成ることが望ましい。
また、請求項12に示すように、前記バッファ領域は、少なくとも一部に導電型決定不純物を含むことが望ましい。
また、請求項13に示すように、前記主半導体領域は、半導体発光素子を形成するための複数の半導体層から成ることが望ましい。
また、請求項14に示すように、前記主半導体領域は、前記主半導体領域に流れる電流を制御すことができる半導体素子を形成するための複数の半導体層から成ることが望ましい。
また、請求項15に示すように、前記空所は前記主半導体領域の表面に対して垂直な方向から見て1〜5000nmの最大幅を有する孔であることが望ましい。
また、請求項16に示すように、半導体素子形成用板状基体を製造する方法において、基板を用意する工程と、
基板の上に複数の空所が生じるように化合物半導体をエピタキシャル成長させてバッファ領域を得る工程と、
前記バッファ領域の上に化合物半導体をエピタキシャル成長させて半導体素子を形成するための主半導体領域を得る工程とを備えていることが望ましい。
また、請求項17に示すように、前記基板はSi基板であり、
前記バッファ領域を得る工程は、
前記Si基板の上に第1の窒化物系化合物半導体をエピタキシャル成長させて複数の空所(24)を有している第1の層(22)を形成する第1の工程と、
前記第1の層(22)の上に第2の窒化物系化合物半導体をエピタキシャル成長させて空所を有していない第2の層(23)を形成する第2の工程とを有することが望ましい。
また、請求項18に示すように、前記バッファ領域を得る工程は、更に、
前記第2の工程の後に、前記第1の層(22)及び前記第2の層(23)とから成る多層構造領域と同一構成の多層構造領域を繰返して形成する工程を有することが望ましい。
また、請求項19に示すように、前記第2の工程における前記第2の窒化物系化合物半導体のエピタキシャル成長の速度が、前記第1の工程における前記第1の窒化物系化合物半導体のエピタキシャル成長の速度よりも遅いことが望ましい。
また、請求項20に示すように、前記基板はSi基板であり、
前記バッファ領域を得る工程は、
前記Si基板の上に第1の窒化物系化合物半導体をエピタキシャル成長させて空所を有していない第1の層(21)を形成する第1の工程と
前記第1の層(21)の上に第2の窒化物系化合物半導体をエピタキシャル成長させて複数の空所(24)を有している第2の層(22)を形成する第2の工程と、
前記第2の層(22)の上に第3の窒化物系化合物半導体をエピタキシャル成長させて空所を有していない第3の層(23)を形成する第3の工程と
を有することが望ましい。
また、請求項21に示すように、前記バッファ領域を得る工程は、更に、
前記第3の工程の後に、前記第1の層(21)及び前記第2の層(22)及び前記第3の層(23)とから成る多層構造領域と同一構成の多層構造領域を繰返して形成する工程を有することが望ましい。
また、請求項22に示すように、前記第3の工程における前記第3の窒化物系化合物半導体のエピタキシャル成長の速度が、前記第1の工程における前記第1の窒化物系化合物半導体のエピタキシャル成長の速度よりも遅いことがのぞましい。
また、請求項23に示すように、前記第1の層(22)は、
化学式 AlabGa1-a-b
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
を満足させる数値、
で示される窒化物系化合物半導体から成り、
前記第2の層(23)は、
化学式 AlxyGa1-x-y
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
a<x
を満足する数値、
で示される窒化物系化合物半導体から成ることが望ましい。
また、請求項24に示すように、前記第1の層(21)は、
化学式 AlxyGa1-x-y
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
a<x
を満足する数値、
で示される窒化物系化合物半導体から成り、
前記第2の層(22)は、
化学式 AlabGa1-a-b
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足させる数値、
で示される窒化物系化合物半導体から成り、
前記第3の層(23)は、
化学式 AlxyGa1-x-y
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
a<x
を満足する数値、
で示される窒化物系化合物半導体から成ることが望ましい。
また、請求項25に示すように、前記バッファ領域を得る工程は、更に、前記バッファ領域は、前記第1の層(22)と前記第2の層(23)とから成る前記複数の多層構造領域の相互間、又は前記第1の層(21)と第2の層(22)と第3の層(23)とから成る前記複数の多層構造領域の相互間に、空所を有していない窒化物系化合物半導体領域(33又は35)を形成する工程を備えていることが望ましい。
また、請求項26に示すように、前記バッファ領域を得る工程は、更に、前記第1の層(22)と前記第2の層(23)から成る前記多層構造領域(32)又は前記第1の層(21)と第2の層(22)と第3の層(23)とから成る前記複数の多層構造領域と前記基板(2)との間に空所を有していない窒化物系化合物半導体領域(31)を形成する工程を備えていることが望ましい。
また、請求項27に示すように、前記バッファ領域を得る工程は、更に、前記第1の層(22)と前記第2の層(23)から成る前記多層構造領域(32)又は前記第1の層(21)と第2の層(22)と第3の層(23)とから成る前記複数の多層構造領域と前記主半導体領域(4)との間に空所を有していない窒化物系化合物半導体領域(37)を形成する工程を備えていることが望ましい。
また、請求項28に示すように、前記バッファ領域における前記空所を有していない窒化物系化合物半導体領域は、
化学式 AlxyGa1-x-y
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
を満足する数値、
で示される第1の窒化物系化合物半導体層(25)と、
化学式 AlabGa1-a-b
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足させる数値、
で示される第2の窒化物系化合物半導体層(26)と
の組み合せの複数から成ることが望ましい。
また、請求項29に示すように、前記バッファ領域は、少なくとも一部に導電型決定不純物を含むことが望ましい。
また、請求項30に示すように、前記バッファ領域を得る工程は、
前記基板の上に少なくともGaを含む第1の窒化物系化合物半導体をエピタキシャル成長させて第1の層(22)を形成する第1の工程と
前記第1の層(22)の上に少なくともAlを含む第2の窒化物系化合物半導体をエピタキシャル成長させてクラックを有する第2の層(23a)を形成する第2の工程と、
前記第2の窒化物系化合物半導体のエピタキシャル成長を中断させて前記第1の層(22)及び前記第2の層(23a)を伴った前記基板をエピタキシャル成長の反応室に放置することによって前記第1の層(22)に空所を生じさせる第3の工程と
有することが望ましい。
また、請求項31に示すように、前記バッファ領域を得る工程は、
前記基板の上に少なくともGaを含む第1の窒化物系化合物半導体をエピタキシャル成長させて第1の層(22)を形成する第1の工程と
前記第1の層(22)の上に少なくともAlを含む第2の窒化物系化合物半導体をエピタキシャル成長させてクラックを有する第2の層(23a)を形成する第2の工程と、
前記第1の工程における前記第1の窒化物系化合物半導体のエピタキシャル成長の速度よりも遅い速度で前記第2の層(23a)の上に第3の窒化物系化合物半導体をエピタキシャル成長させて第3の層(26a)を形成すると同時に前記第1の層(22)に空所を生じさせる第3の工程と
有することが望ましい。
各請求項に従う本発明のバッファ領域に含まれている空所即ちボイド(void)は、基板と主半導体領域との間の線膨張係数の差に起因して生じる主半導体領域に対応する応力を低減し、板状基体の反りを低減する。従って、本発明によれは平坦性の良い板状基体を提供することができる。また、主半導体領域に対する応力が低減することにより、ここでのクラックや転位を抑制することができる。
また、本発明の方法の発明によれば板状基体の反りが低減し、且つクラックや転位が低減する効果が得られる他に、空所を有するバッファ領域及び主半導体領域をエピタキシャル成長技術で順次に形成するので、生産性に優れているという効果も得られる。
次に、図面を参照して本発明の実施形態を説明する。
本発明の実施例1に従う半導体素子としての発光ダイオードは、図1に示すように形成され、この発光ダイオードを製造するためのウエーハ即ち板状基体1は図3及び図4に示すように形成されている。図3の板状基体1は、図1に示す発光ダイオードを複数個得ることができる大きさを有するが、図示の都合上その一部のみが示されている。また、図1の発光ダイオードの板状基体と図3の板状基体とは同一の構成を有するので、説明を簡略化にするために、これ等の両方に同一の参照符号1が付されている。
実施例1の板状基体1は、半導体基板としてのシリコン基板2と、このシリコン基板2の上に実質的に連続したエピタキシャル成長工程で順次に形成されたバッファ領域3及び半導体素子の主要部分を形成するための主半導体領域4とを有する。この板状基体1を使用して発光ダイオードを構成するために、板状基体1の上面にアノード電極として働く第1の電極5が配置され、板状基体1の下面にカソード電極として働く第2の電極6が配置されている。
シリコン基板2は、導電型決定不純物としてB(ボロン)等の3族元素を含むp型シリコン単結晶から成る。この基板2のバッファ領域3が配置されている側の主面は、ミラー指数で示す結晶の面方位において(111)ジャスト面である。この基板2の不純物濃度は、例えば5×1018cm-3〜5×1019cm-3程度であり、この基板2の抵抗率は例えば0.0001Ω・cm〜0.01Ω・cm程度である。従って、基板2は導電性基板であり、アノード電極5とカソード電極6との間の電流通路として機能する。基板2は、比較的厚い約350〜1000μmの厚みを有し、主半導体領域4及びバッファ領域3の支持体として機能する。
この実施例ではp型のシリコン基板2に対してn型のバッファ領域3が接触しているが、基板2とバッファ領域3とはヘテロ接合であり且つ両者間に合金化領域(図示せず)が生じているので、順方向バイアス電圧が両者に印加された時の接合部における電圧降下は小さい。なお、シリコン基板2にn型不純物をドープし、この上にn型のバッファ領域3を形成することも勿論可能である。
基板2の上に配置されたn型バッファ領域3は、第1、第2、第3、第4、第5、第6及び第7のバッファ領域31、32、33、34、35、36、37の積層体から成る。本発明に特に関係を有している第2、第4及び第6のバッファ領域32、34、36のそれぞれは、第1、第2及び第3の層21、22、23から成る複合層領域である。第2、第4及び第6のバッファ領域32、34、36のぞれぞれの第2の層22に本発明に従う複数のボイド即ち空所24が含まれている。各図面において空所24は概略的即ち説明的に示されている。
第1の層21は、例えば、
化学式 AlxyGa1-x-y
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
を満足する数値、
で示される材料にn型不純物がドープされたものから成る。即ち、第1の層21は、それぞれn型不純物がドープされたAlN(窒化アルミニウム)、AlInN(窒化インジウム アルミニウム)、AlGaN(窒化ガリウム アルミニウム)及びAlInGaN(窒化ガリウム インジウム アルミニウム)から選択された材料から成ることが望ましい。第1の層21の厚さは量子力学的トンネル効果を得ることができる例えば0.5〜5nmである。
第1の層21の上に配置された空所24を含む第2の層22は、例えば、
化学式 AlabGa1-a-b
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足させる数値、
で示される材料にn型不純物がドープされたものから成る。即ち、第2の層22は、GaN(窒化ガリウム)、InGaN(窒化ガリウム インジウム)、AlInN(窒化インジウム アルミニウム)、AlGaN(窒化ガリウム アルミニウム)及びAlInGaN(窒化ガリウム インジウム アルミニウム)から選択された材料から成ることが望ましい。
但し、第2の層22にAlが含まれる場合には、Alの割合を第1の層21の割合よりも小さくする。また、気相成長時における第2の層22のエッチング速度は第3の層23のエッチング速度よりも大きい。換言すれば、第2の層22におけるN(窒素元素)の解離速度(離脱容易性)が第3の層23におけるそれよりも高くなっている。応力緩和効果を大きくするためには第2の層22の厚みを大きくすることが望ましい。しかし、厚くなり過ぎると、第3の層23の平坦性が悪くなる。従って、第2の層22の好ましい厚さは5〜500nmであり、より好ましい厚さは50〜250nmであり、更に第3の層23よりも厚く設定される。空所24の深さは第2の層22の厚さ5〜500nm以下であり、この入口の最大径又は幅は5〜500nm程度である。
第2の層22の上に配置された第3の層23は、第1の層21と同様に、
化学式 AlxyGa1-x-y
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
a<x
を満足する数値、
で示される材料にn型不純物がドープされたものから成ることが望ましい。第3の層23の厚さは量子力学的トンネル効果を得ることができる例えば0.5〜5nmである。
第2、第4、及び第6のバッファ領域32、34、36、の最も下の第1の層21をこの下側のバッファ領域31、33、35の一部と考えることができる。この場合には、図1のGaNから成る第2の層22が第1の層となり、AlNから成る第3の層23が第2の層となる。
第1、第2及び第3の層21、22、23の多層構造領域から成る第2、第4及び第6のバッファ領域32、34、36は空所24を含むために応力吸収効果を有し、板状基体1の反りの抑制に寄与する。
バッファ領域3の中の第1、第3、第5及び第7のバッファ領域31、33、35、37は実質的に空所を有さない領域であり、それぞれ第1及び第2の窒化物系化合物半導体層25、26を交互に積層したものから成る。第1のバッファ領域31は空所24を含む第2のバッファ領域32と基板2との間に配置されている。第3のバッファ領域33は、空所24をそれぞれ含む第2及び第4のバッファ領域32、34の間に配置されている。第5のバッファ領域35は空所24をそれぞれ含む第4及び第6のバッファ領域34、36間に配置されている。第7のバッファ領域37は空所24を含む第6のバッファ領域36と主半導体領域4との間に配置されている。図1〜図3には、図示を簡略化するために第1、第3、第5及び第7のバッファ領域31、33、35、37の第1及び第2の窒化物系化合物半導体層25、26の数を減らして示しているが、実際には、第1及び第7のバッファ領域31、37は第1及び第2の窒化物系化合物半導体層25、26をそれぞれ例えば5〜30層有し、第3及び第5のバッファ領域33、35は第1の窒化物系化合物半導体層25を例えば3〜10層、第2の窒化物系化合物半導体層26を第1の窒化物系化合物半導体層25よりも1層多い例えば4〜11層有する。第1のバッファ領域31の最下層は第1の窒化物系化合物半導体層25である。第3、第5のバッファ領域33、35の最下層及び最上層はそれぞれ第2の窒化物系化合物半導体層26である。また第7のバッファ領域37の最下層は第2の窒化物系化合物半導体層26であり、その最上層は第1の窒化物系化合物半導体層25である。
第1、第3、第5及び第7のバッファ領域31、33、35、37の第1の窒化物系化合物半導体層25は、
化学式 AlxyGa1-x-y
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、0<x≦1、
0≦y<1、
x+y≦1
を満足させる数値、
で示される窒化物系化合物半導体から成り、
例えば量子力学的トンネル効果を得ることができる0.5〜5nmの厚さを有する。
第1、第3、第5及び第7のバッファ領域31、33、35、37の第2の窒化物系化合物半導体層26は、
化学式 AlabGa1-a-b
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、0<a≦1、
0≦b<1、
a+b≦1
a<x
を満足する数値、
で示されるから成り、例えば25nmの厚さを有する。
第1のバッファ領域31は、この上に形成される第2〜第7のバッファ領域32〜37及び主半導体領域4の平坦性及び結晶性の向上に寄与する。第3及び第5のバッファ領域33、35は、この上に形成される空所24を含む第4及び第6のバッファ領域34、36の平坦性の向上に寄与する。第7のバッファ領域37はこの下の第6のバッファ領域36に含まれる空所24の影響を除いて主半導体領域4の平坦性を向上させる。
主半導体領域4は、第7のバッファ領域37の上に順次に配置されたn型窒化物系化合物半導体層41と、活性層42と、光透過性を有するp型窒化物系化合物半導体層43とから成る。
主半導体領域4のn型窒化物系化合物半導体層41は、活性層42よりも大きいバンドギャプを有するものであって、例えば
化学式AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、を満足する数値、
で示される窒化物系化合物半導体にn型不純物をドーピングしたもので形成される。この実施例のn型窒化物系化合物半導体層41は化学式のx=0、y=0に相当するn型GaNから成り、厚さ約2μmを有する。このn型窒化物系化合物半導体層41を、発光ダイオードのnクラッド層と呼ぶこともできる。
活性層42は、例えば
化学式AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、を満足する数値、
で示される窒化物系化合物半導体で形成される。この実施例では活性層42が窒化ガリウム インジウム(InGaN)で形成されている。なお、図1では活性層42が1つの層で概略的に示されているが、実際には周知の多重量子井戸構造を有している。勿論、活性層42を1つの層で構成することもできる。また、この実施例では活性層42に導電型決定不純物がドーピングされていないが、p型又はn型不純物をドーピングすることができる。
活性層42の上に配置されたp型窒化物系化合物半導体層43は、活性層42よりも大きいバンドギャプを有するものであって、例えば、
化学式AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、を満足する数値、
で示される窒化物系化合物半導体にp型不純物をドーピングしたもので形成され、pクラッド層として機能する。この実施例では、p型窒化物系化合物半導体層43が厚さ500nmのp型GaNで形成されており、光透過性を有する。
主半導体領域4を構成するn型窒化物系化合物半導体層41、活性層42及びp型窒化物系化合物半導体層43は、バッファ領域3を介してシリコン基板2の上に形成されているので、その結晶性及び平坦性は比較的良好である。
アノード電極としての第1の電極5はp型窒化物系化合物半導体層43に接続され、カソード電極としての第2の電極6はシリコン基板2の下面に接続されている。なお、第1の電極5を接続するためにp型窒化物系化合物半導体層43の上にコンタクト用のp型窒化物系化合物半導体層を追加して設け、ここに第1の電極5を接続することができる。また、第2の電極6をバッファ領域3又はn型窒化物系化合物半導体層41に接続することができる。
次に、図1の発光ダイオードの製造方法を説明する。
まず、ミラー指数で示す結晶の面方位において(111)面とされた主面を有し、且つ直径5.08〜12.7cm(2〜5インチ)、厚さ500μmを有するp型シリコン基板2を用意する。
次に、基板2を周知のOMVPE(Organometallic Vapor Phase Epitaxy)即ち有機金属気相成長装置の反応室に投入し、例えば1170℃まで昇温する。次に、1170℃の水素雰囲気中で10分間のサーマルクリーニングを行って、基板2の表面の酸化膜を取り除いた後、例えば1100℃とし、しかる後OMVPE法によってシリコン基板2の上にAlN(窒化アルミニウム)から成る第1の窒化物系化合物半導体層25をエピタキシャル成長させる。例えば、反応室にTMA(トリメチルアルミニウム)を63μmol /min とシラン(SiH4 )を21nmol /min とアンモニアを0.14mol /min流して、厚さ5nmのAlNから成る第1の窒化物系化合物半導体層25をエピタキシャル成長させる。その後、TMAの供給を止め、シランとアンモニアの供給は継続し、これ等と共にTMG(トリメチルガリウム)を63μmol /min の割合で流して厚さ25nmのGaNから成る第2の窒化物系化合物半導体層26をエピタキシャル成長させる。第1及び第2の窒化物系化合物半導体層25、26の形成工程を20回繰返して図2(A)に示す多層構造の第1のバッファ領域31を得る。なお、第1のバッファ領域31と基板2との間にn型AlInGaN即ちn型窒化ガリウム インジウム アルミニウム層等の追加のバッファ層を配置することができる。このAlInGaN層も勿論エピタキシャル成長法で形成する。
次に、図2(B)に示すように第1のバッファ領域31の最も上のGaNから成る第2の窒化物系化合物半導体層26の上に第2のバッファ領域32のためのAlNから成る第1の層21をエピタキシャル成長法で形成する。この第1の層21はこの下の第1のバッファ領域31の一部と考えることもできるが、この実施例では第1の層21を第2のバッファ領域32に含めている。AlNから成る第1の層21は前述したAlNから成る第1の窒化物系化合物半導体層25と同一の方法で形成され、同一の厚み5nmを有する。
次に、第1の層21の上に図2(B)に示すようにGaNから成る第2の層22をOMVPE方法でエピタキシャル成長させる。即ち、GaNから成る第2の窒化物系化合物半導体層26と同様にTMGとシランとアンモニアとから成るガスを反応室に供給して80nmの膜厚のGaNから成る第2の層22を形成する。
次に、AlNから成る第3の層23を形成する。即ち、OMVPE反応室にTMAとシランとアンモニアとから成るガスを供給して5nmの厚さのAlNから成る第3の層23をエピタキシャル成長させる。この第3の層23を形成する時のTMAの供給量は前述した第1の窒化物系化合物半導体層25のTMAの供給量の1/10の6.3μmol /min とする。従って、第3の層23の成長レートは第1の窒化物系化合物半導体層25の成長レートの1/10である。AlNから成る第3の層23の成長レートを極めて低くすると、第3の層23の形成初期にGaNから成る第2の層22の表面上に均一にAlNの結晶が形成されず、分散して形成される。このため、GaNから成る第2の層22にAlN結晶で覆われていない部分が生じ、この部分が反応室内のガスによってエッチングされ、図2(C)に説明的に示す空所24が生じる。即ち、GaNから成る第2の層22の上面にAlN結晶で覆われていない部分が生じ、この部分を通じて第2の層22を構成するNが離脱して空所24が形成される。このエッチングは第2の層22の縦方向即ち厚み方向と横方向との両方に進む。GaNから成る第2の層22のエッチングレート又はNの解離速度はAlNから成る第1の層21のエッチングレート又はNの解離速度よりも大きいので、第1の層21は第2の層22の縦方向エッチングのストッパとして機能する。第3の層23のためのAlNのエピタキシャル成長を続けると、AlNは第3の層23の縦方向のみでなく横方向にも延びるように成長するので、空所24の入口が徐々に狭くなり、最終的に第3の層23によって空所24の入口の全部を図2(D)に示すように覆うことができる。なお、図1〜図4で空所24が図示の都合上規則的に配置されているが、実際には不規則的に形成される。
第3の層23の平坦性は第2の層22の空所24のために比較的悪い。この平坦性を改善することを目的として、図2(D)に示すように第3の層23の上に第3のバッファ領域33のGaNから成る第2の窒化物系化合物半導体層26を形成し、更にAlNから第1の窒化物系化合物半導体層25を形成する。第3のバッファ領域33におけるAlNから成る第1の窒化物系化合物半導体層25とGaNから成る第2の窒化物系化合物半導体層26の形成方法は第1のバッファ領域31におけるこれ等の形式方法と同一である。
第4及び第6のバッファ領域34、36は第2のバッファ領域32と同一の方法で形成する。第5及び第7のバッファ領域35、37は第1及び第3のバッファ領域31、33と同一の方法で形成する。
実質的に連続したOMVPE工程によって第1〜第7のバッファ領域31〜37の形成が終了したら、引き続き同一のOMVPE反応室を使用して主半導体領域4のn型窒化物系化合物半導体層41と活性層42とp型窒化物系化合物半導体層43とを順次に形成する。例えば、n型GaNから成るn型窒化物系化合物半導体層41を形成するために、基板2の温度を例えば1110℃とし、例えば、TMGとシラン(SiH4)とアンモニアとを所定の割合で反応室に供給する。これにより2μmの厚さのn型GaNから成るn型窒化物系化合物半導体層41が得られる。n型窒化物系化合物半導体層41の形成開始時には、この下のバッファ領域3の表面の結晶性は良好に保たれているので、主半導体領域4のn型窒化物系化合物半導体層41はバッファ領域3の表面の結晶性を受け継いだ良好な結晶性を有する。
次に、n型窒化物系化合物半導体層41の上に、周知の多重量子井戸構造の活性層42を形成する。図1及び図3では図示を簡略化するために多重量子井戸構造の活性層42が1つの層で示されているが、実際には複数の障壁層と複数の井戸層とから成り、障壁層と井戸層とが交互に例えば4回繰返して配置されている。この活性層42を形成する時には、n型GaN層から成るn型窒化物系化合物半導体層41の形成後に、OMVPE装置の反応室へガスの供給を停止して基板2の温度を例えば800℃まで下げ、しかる後、TMGとTMI(トリメチルインジウム)とアンモニアとを反応室に所定の割合で供給し、例えばIn0.02Ga0.98Nから成り且つ厚み13nmを有している障壁層を形成し、次に、TMIの割合を変えて例えばIn0.2Ga0.8Nから成り且つ例えば厚み3nmを有している井戸層を形成する。この障壁層及び井戸層の形成を例えば4回繰返すことによって多重量子井戸構造の活性層42が得られる。活性層42はこの下のn型窒化物系化合物半導体層41の結晶性を受け継いで、良好な結晶性を有する。なお、活性層42にp型又はn型の不純物をドーピングすることができる。
次に、シリコン基板2の温度を例えば1110℃まで上げ、OMVPE装置の反応室内に、例えばTMGとアンモニアとビスシクロペンタジェニルマグネシウム(以下、CpMgという。)とを所定の割合で供給し、活性層42上に厚さ約500nmのp型GaNから成るp型窒化物系化合物半導体層43を形成する。マグネシウム(Mg)は例えば3×1018cm-3の濃度に導入され、p型不純物として機能している。
次に、第1及び第2の電極5、6を周知の真空蒸着法によって形成し、発光ダイオードを完成させる。
本実施例は次の効果を有する。
(1) 直径が5.08cm(2インチ)の板状基体1の図3で破線で示すような反り量は10μmであり、前述の特許文献1の板状基体の反り量50μmよりも大幅に小さくなった。また、直径が12.7cm(5インチ)の板状基体1の反り量は50μmであり、前述の特許文献1の板状基体の反り量よりも大幅に小さくなった。これにより、フォトリソグラフィー工程等における不良発生が少なくなり、半導体素子の製造歩留りを大幅に向上できる。
(2) シリコン基板2の表面から主半導体領域4の表面まで貫通する転位密度は5×109cm-2であり、特許文献1の1×1010cm-2よりも大幅に小さい。従って、主半導体領域4の結晶性を向上できる。
(3) 主半導体領域4の表面は、前記特許文献1よりも良い平坦性を有し且つクラックも発生しなかった。
(4) 発光素子の発光波長470nmにおける光出力は、第1及び第2の電極5、6間の電流が20mAの場合に前記特許文献1の約2倍になった。また、この時の動作電圧は3.4Vであった。発光効率の向上に次の(a)(b)(c)が寄与している。
(a) 活性層42の応力緩和によって内部量子効率即ち活性層42内の発光効率が向上する。
(b) 主半導体領域4の転位密度低減効果によって内部量子効率即ち発光効率が増加する。
(c) 空所24が光屈折に寄与し、主半導体領域4の表面側への光取り出し効率が増加する。
(5) 空所24を有する第2、第4及び第6のバッファ領域32、34、36が板状基体1の厚み方向に分けて配置され、それぞれの間に空所を有さない第3及び第5のバッファ領域33、35が配置されているので、平坦性及び結晶性を良好に保ちつつ反りを抑制することができる。
(6) 第1及び第7のバッファ領域31、37を設けることによって主半導体領域4の平坦性及び結晶性が更に改善される。
(7) 結晶性改善及び平坦性改善に寄与する第1及び第3の層21、23と第1の窒化物系化合物半導体層25は量子力学的トンネル効果を得ることができる厚みに形成されているので、第1及び第2の電極5、6間の電流通路を良好に形成することができる。
(8) バッファ領域3及び主半導体領域4を同一の反応室を使用して連続的に形成するので、製造工程がさほど複雑にならない。
次に、図5を参照して本発明の実施例2に従う板状基体1aを説明する。但し、図5及び後述する図6〜図9において図1〜図4と実質的に同一の部分には同一の符号を付してその説明を省略する。
図5の板状基体1aは、図3の板状基体1から第1、第3〜第7のバッファ領域31、33〜37を除去した変形バッファ領域3aを設け、この他は図3と同一に構成したものである。従って、図5の変形バッファ領域3aは第1、第2及び第3の層21、22、23から成る多層構成のバッファ領域32のみから成り、第1の層21は基板2に接触し、第3の層23はn型窒化物系化合物半導体層41に接触している。
図5の板状基体1aは、空所24を有するので、実施例1と同様な効果を有するが、この反りの改善、主半導体領域4の平坦性及び結晶性の改善において図3の板状基体1よりも劣る。しかし、図5の実施例2は図3の実施例1よりも工程数が少なくなるという特長を有する。
なお、図5の第1の層21と第3の層23とのいずれか一方又は両方を省くこともできる。即ち、主半導体領域4と基板2との間に空所24を有する第2の層22のみを介在させることができる。また、バッファ領域3aと基板2との間の抵抗を低減するために第1の層21と基板2との間に例えばAlaInbGa1-a-bN、a、bは任意の数値、で示す材料から成るn型窒化物系化合物半導体層を介在させることができる。
図6に示す実施例3の板状基体1bは図3の板状基体1から第7のバッファ領域37を除去して変形バッファ領域3bを設け、この他は図3と実質的に同一に構成したものである。従って、空所24を含む第6のバッファ領域36に主半導体領域4が接触している。図6に示すように図3に示した第7のバッファ領域37に相当するものを設けない場合には、主半導体領域4のn型窒化物系化合物半導体層41を例えば図3の第7のバッファ領域37の厚さ分だけ厚く形成することが望ましい。このように構成すると、図6の主半導体領域4の平坦性は図3の主半導体領域4の平坦性とほぼ同一になる。また、図6の構造にすることによって製造工程が簡略化される。なお、図6の板状基体1bは図3と同様に空所24を含んでいるので、実施例1と同一の効果を得ることができる。
図7に示す実施例4の板状基体1cは、図3の板状基体1から第1のバッファ領域31を除去し、この他は図3と同一に構成したものである。従って、空所24を含むバッファ領域32が図5の場合と同様に基板2に接触している。
図7の板状基体1cも空所24を含むので、図3の実施例1の板状基体1と同様な効果を有するが、図3の第1のバッファ領域31に相当するものを有さない分だけ平坦性改善の効果が若干低減している。しかし、図7の実施例4は図3の実施例3に比べて工程数を減らすことができる。
図8に示す実施例5の板状基体1dは、図3の板状基体1から空所を含まない第3及び第5のバッファ領域33、35を除去して変形バッファ領域3dを設け、この他は図3と同一に構成したものである。従って、図8では空所24を有する3つのバッファ領域32、34′、36′が直接に積層されている。なお、図8では第2のバッファ領域32の第3の層23がこの上のバッファ領域34′の第1の層として兼用されている。また、バッファ領域34′の第3の層23がこの上のバッファ領域36′の第1の層として兼用されている。図8の実施例5の板状基体1dは空所24を有するので、図3の実施例1と同様な効果を有するが、図3の第3及び第5のバッファ領域33、35に相当するものを有さない分だけ平坦性の改善効果が劣る。しかし、図8の実施例5によれば図3の実施例1よりも工程数を減らすことができる。
図9に示す主半導体領域4aに流れる電流を制御することが可能な半導体制御素子としての高電子移動度トランジスタ即ちHEMT(High Electron Mobility Transistor )は、図3の実施例1の板状基体1を変形した板状基体1eを使用して構成されている。図9の板状基体1eの基板2a及びバッファ領域3eの基本的構成は図1の発光ダイオードの基板2とバッファ領域3と同一である。しかし、HEMTではバッファ領域3e及び基板2aに電流を流す必要性がないので、図9の基板2aは図1の基板2よりも低い不純物濃度を有する。また、バッファ領域3eに導電型決定不純物が添加されていない。図9の変形バッファ領域3eの第1、第2、第3、第4、第5、第6及び第7のバッファ領域31a、32a、33a、34a、35a、36a、37aは、導電型決定不純物を含まない点を除いては図1の第1、第2、第3、第4、第5、第6及び第7のバッファ領域31、32、33、34、35、36、37と同一に構成されている。従って、図9の実施例6においても実施例1と同様に反り、平坦性及び結晶性改善効果を得ることができる。
図9はHEMTであるために、主半導体領域4aが不純物非ドープのGaNから成る電子走行層41aと、n型不純物としてSiのドープされているn型Al0.2Ga0.8Nから成る電子供給層42aとを有している。主半導体領域4の各層41a、42aは窒素とガリウムをベースとした窒化ガリウム系化合物半導体から成る。バッファ領域3eの上に配置された電子走行層41aはチャネル層とも呼ぶことができるものであり、例えば、500μmの厚みを有する。電子走行層41aの上に配置された電子供給層42aはドナー不純物(n型不純物)から発生した電子を電子走行層41aに供給するものであって、例えば30nmの厚みを有する。第1の電極としてのソース電極44及び第2の電極としてのドレイン電極45は電子供給層42aにオーミック接触し、制御電極としてのゲート電極45は電子供給層42aにショットキー接触している。なお、ソース電極44及びドレイン電極45と電子供給層42aとの間にn型不純物濃度の高いコンタクト層を設けることができる。また、電子走行層41aと電子供給層42aとの間に電子供給層42aのn型不純物してのシリコンが電子走行層41aに拡散することを抑制するためにスペーサ層を設けることができる。
SiO2から成る絶縁膜46は主半導体領域4aの表面を覆っている。
電子供給層42aは極く薄い膜であるので、横方向には絶縁物として機能し、縦方向には導電体として機能する。従って、HEMTの動作時には、ソース電極44、電子供給層42a、電子走行層41a、電子供給層42a、ドレイン電極45の経路で電子が流れる。この電子の流れ即ち電流の流れはゲート電極46に印加される制御電圧で調整される。
図9のHEMTのバッファ領域3eを図5〜図8の実施例2〜5のバッファ領域3a、3b、3c、3dと同一構造に変形することができる。
図10はバッファ領域に空所を形成する別の方法を説明するものである。なお、図10において図1と同一の符号を付したものは図1と実質的に同一の材料で形成されている。この実施例7の方法では、まず、図10(A)に示すようにシリコン基板上に少なくともAlを含む窒化物系化合物半導体から成る第1の層21を実施例1と同一の方法で形成する。この第1の層21は、AlNにn型不純物を添加したものであることが望ましい。
次に、少なくともGaを含む窒化物系化合物半導体から成る第2の層22を例えば5〜5000nmの厚さに形成する。この第2の層22はGaNであることが望ましい。図10における第2の層22の形成方法は実施例1と同一である。
次に、少なくともAlを含む窒化物系化合物半導体から成る第3の層23aを形成する。第3の層23aの材料は図1の実施例1の第3の層23の材料と同一であり、AlNから成ることが望ましい。図1の実施例1で第3の層23の成長速度を第1の層21の成長速度よりも遅くしたが、図10の実施例7では、第3の層23aの成長速度が第1の層21の成長速度と同一であっても良いし、実施例1と同様に遅くとも良い。第3の層23aの形成のために反応室へはTMAとシランとアンモニアとから成るガスを供給する。第3の層23aには図10において説明的に示すマイクロクラック即ち微小クラック50が多数含まれている。第1の層21にも微小クラックが含まれているが、図10では省略されている。第3層23aを形成する時に、この第3の層23aのエピタキシャル成長の速度を実施例1と同様に低くした場合には、第2の層22に空所が生じる。しかし、図10(A)では、第3の層23aの形成時において第2の層22に生じる空所が省略されている。
次に、反応室に対するTMA、シラン、及びアンモニアの供給を停止し、エピタキシャル成長を中断し、反応室内の温度を1100℃に保って所定時間加熱処理する。この時に反応室の雰囲気をH2ガス
とすることができる。
上述の処理の時に、第3の層23aの微小クラック50を介してGaNから成る第2の層22が雰囲気に接する。この結果、第2の層22においてN(窒素)のGaからの離脱即ち解離が生じ、図10(B)に説明的に示す多数の空所24が第2の層22に生じる。
所望の大きさの空所24を得ることができる時間だけエピタキシャル成長動作を中断した後に、少なくともGaを含む窒化物系化合物半導体層26aを形成する。これにより、第1、第2及び第3の層21、22、23aと窒化物系化合物半導体層26aとから成るバッファ領域3fが得られる。必要に応じてバッファ領域3fに図10(B)に示す層21、22、23及び26a以外の種々の層を加えることができる。また、空所24を有する第2の層22を複数個設けることもできる。GaNから成る窒化物系化合物半導体層26aをTMGとシランとアンモニアとから成るガスの単位時間当たりの供給量を第2の層22の形成時の単位時間当たり供給量よりも低くしてGaNの成長速度を第2の層22のGaNの成長速度よりも遅くすることができる。このように第2の層22の成長速度を遅くすると、微小クラック50を介して雰囲気に接している第2の層22におけるNの解離が多くなり、第2の層22に空所24が形成される。
図10(B)の窒化物系化合物半導体層26aはバッファ層として利用されているが、これを主半導体領域4の一部として使用することもできる。
次に、実施例1と同様な方法で主半導体領域4としてのn型窒化物系化合物半導体層41、活性層42、p型窒化物系化合物半導体層43を形成して板状基体1fを完成させる。
図10(B)の板状基体1fのバッファ領域3fにも空所24が含まれているので、実施例1と同一の効果を得ることができる。
本発明は上述の実施例1〜7に限定されるものでなく、例えば次変形が可能なものである。
(1)図1、図5〜図8及び図10の主半導体領域4は発光ダイオードを構成する層を含み、図9の主半導体領域4aはHEMTを構成する層を含むが、これ等の主半導体領域4、4aの代りに、トランジスタ、電界効果トランジスタ、整流ダイオード等の別の半導体素子を構成するための主半導体領域を形成することができる。
(2)各実施例のシリコン基板2、2aの代りに、サファイア基板、Si化合物基板、ZnO基板、NdGaO3基板、GaAs基板等を使用することができる。また、第2の層22をGaNで形成する代りに、AlN、GaInN、AlGaN、AlInGaN、BN、BGaN、BAlN、BAlGaN、AlSiCN、GaAsN、InAsN、InGaAsN、GaPN、InPN、GaInPN等の窒化物系化合物半導体を使用することができる。
(3)図3、図6、図7、図8、図9の第1、第3、第5及び第7のバッファ領域31又は31a、33又は33a、35又は35a、37又は37aの内のいずれか1つ又は複数又は全部を多層構造のバッファ領域とする代りに、例えばGaN又は前述したAlabGa1-a-bNから成る単一層の窒化物系化合物半導体層とすることができる。この1層の窒化物系化合物半導体層をバッファ領域とする場合には、この厚さを好ましくは0.5〜50nm、より好ましくは10〜30nmとする。
本発明は発光ダイオード、HEMT、トランジスタ、FET等の半導体素子に利用可能である。
本発明の実施例1に従う発光ダイオードを示す断面図である。 図1の発光ダイオードに使用する板状基体を製造工程順に示す断面図である。 図2の工程を経て完成した板状基体を示す断面図である。 図3の板状基体のA−A線断面図である。 実施例2の板状基体を示す断面図である。 実施例3の板状基体を示す断面図である。 実施例4の板状基体を示す断面図である。 実施例5の板状基体を示す断面図である。 実施例6に従うHEMTを示す断面図である。 実施例7の板状基体を示す断面図である。
符号の説明
1〜1f 板状基体
2、2a シリコン基板
3〜3f バッファ領域
32、34、36、32a、34a、36a 空所を有するバッファ領域
31、33、35、37、31a、33a、35a、37a 空所を有さないバッファ領域
4 主半導体領域
41 n型窒化物系化合物半導体層
42 活性層
43 p型窒化物系化合物半導体層
5、6 第1及び第2の電極
21、22、23 第1、第2及び第3の層
24 空所
25、26 第1及び第2の窒化物系化合物半導体層

Claims (31)

  1. 基板と、
    前記基板の上に形成され且つ複数の空所を有しており且つ化合物半導体から成るバッファ領域と、
    前記バッファ領域の上に形成された少なくとも1つの化合物半導体層を含む主半導体領域と
    を備えていることを特徴とする半導体素子形成用板状基体。
  2. 前記基板は半導体基板からなり、前記バッファ領域は窒化物系化合物半導体からなり、主半導体領域は窒化物系化合物半導体からなることを特徴とする請求項1記載の半導体素子形成用板状基体。
  3. 前記基板は、Si基板、Si化合物基板、ZnO基板、NdGaO3基板及びサファイア基板から選択された1つであることを特徴とする請求項1記載の半導体素子形成用板状基体。
  4. 前記基板はSi基板であり、
    前記バッファ領域は、前記Si基板(2)の上に配置され且つ空所(24)を有しており且つ窒化物系化合物半導体から成る第1の層(22)と、前記第1の層(22)の上に配置され且つ空所を有しておらず且つ窒化物系化合物半導体から成る第2の層(23)とから成る多層構造領域を少なくとも1つ有することを特徴とする請求項1記載の半導体素子形成用板状基体。
  5. 前記基板はSi基板であり、
    前記バッファ領域は、空所(24)を有しており且つ窒化物系化合物半導体から成る第1の層(22)と、前記第1の層(22)の上に配置され且つ空所を有しておらず且つ窒化物系化合物半導体から成る第2の層(23)と、前記Si基板と前記第1の層(22)の間に配置され且つ空所を有しておらず且つ窒化物系化合物半導体から成る第3の層(21)とから成る多層構造領域を少なくとも1つ有することを特徴とする請求項1記載の半導体素子形成用板状基体。
  6. 前記第1の層(22)は、
    化学式 AlabGa1-a-b
    ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記a及びbは、 0≦a≦1、
    0≦b<1、
    a+b≦1
    を満足させる数値、
    で示される窒化物系化合物半導体から成り、
    前記第2の層(23)は、
    化学式 AlxyGa1-x-y
    ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記x及びyは、 0<x≦1、
    0≦y<1、
    x+y≦1
    a<x
    を満足する数値、
    で示される窒化物系化合物半導体から成ることを特徴とする請求項4記載の半導体素子形成用板状基体。
  7. 前記第1の層(22)は、
    化学式 AlabGa1-a-b
    ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記a及びbは、 0≦a≦1、
    0≦b<1、
    a+b≦1
    を満足させる数値、
    で示される窒化物系化合物半導体から成り、
    前記第2の層(23)は、
    化学式 AlxyGa1-x-y
    ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記x及びyは、 0<x≦1、
    0≦y<1、
    x+y≦1
    a<x
    を満足する数値、
    で示される窒化物系化合物半導体から成り、
    前記第3の層(21)は、
    化学式 AlxyGa1-x-y
    ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記x及びyは、 0<x≦1、
    0≦y<1、
    x+y≦1
    a<x
    を満足する数値、
    で示される窒化物系化合物半導体から成ることを特徴とする請求項5記載の半導体素子形成用板状基体。
  8. 前記バッファ領域は、前記第1、第2、及び第3の層(22,23,21)から成る多層構造領域を複数有し、更に、前記複数の多層構造領域の相互間に配置され且つ空所を有していない窒化物系化合物半導体領域(33又は35)を備えている特徴とする請求項5又は7記載の半導体素子形成用板状基体。
  9. 前記バッファ領域は、更に、前記多層構造領域(32)と前記基板(2)との間に配置され且つ空所を有していない窒化物系化合物半導体領域(31)を備えていることを特徴とする請求項4又は5又は6又は7又は8記載の半導体素子形成用板状基体。
  10. 前記バッファ領域は、更に、前記多層構造領域と前記主半導体領域(4)との間に配置され且つ空所を有していない窒化物系化合物半導体領域(37)を備えていることを特徴とする請求項4又は5又は6又は7又は8又は9記載の半導体素子形成用板状基体。
  11. 前記バッファ領域における前記空所を有していない窒化物系化合物半導体領域は、
    化学式 AlxyGa1-x-y
    ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記x及びyは、 0<x≦1、
    0≦y<1、
    x+y≦1
    を満足する数値、
    で示される第1の窒化物系化合物半導体層(25)と、
    化学式 AlabGa1-a-b
    ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記a及びbは、 0≦a≦1、
    0≦b<1、
    a+b≦1
    を満足させる数値、
    で示される第2の窒化物系化合物半導体層(26)と
    の組み合せの複数から成ることを特徴とする請求項8又は9又は10記載の半導体素子形成用板状基体。
  12. 前記バッファ領域は、少なくとも一部に導電型決定不純物を含むことを特徴とする請求項1乃至11のいずれかに記載の半導体素子形成用板状基体。
  13. 前記主半導体領域は、半導体発光素子を形成するための複数の半導体層から成ることを特徴とする請求項1乃至12のいずれかに記載の半導体素子形成用板状基体。
  14. 前記主半導体領域は、前記主半導体領域に流れる電流を制御すことができる半導体素子を形成するための複数の半導体層から成ることを特徴とする請求項1乃至12のいずれかに記載の半導体素子形成用板状基体。
  15. 前記空所は前記主半導体領域の表面に対して垂直な方向から見て1〜5000nmの最大幅を有する孔であることを特徴とする請求項1乃至12のいずれかに記載の半導体素子形成用板状基体。
  16. 基板を用意する工程と、
    基板の上に複数の空所が生じるように化合物半導体をエピタキシャル成長させてバッファ領域を得る工程と、
    前記バッファ領域の上に化合物半導体をエピタキシャル成長させて半導体素子を形成するための主半導体領域を得る工程と、
    を備えていることを特徴とする半導体素子形成用板状基体の製造方法。
  17. 前記基板はSi基板であり、
    前記バッファ領域を得る工程は、
    前記Si基板の上に第1の窒化物系化合物半導体をエピタキシャル成長させて複数の空所(24)を有している第1の層(22)を形成する第1の工程と、
    前記第1の層(22)の上に第2の窒化物系化合物半導体をエピタキシャル成長させて空所を有していない第2の層(23)を形成する第2の工程と
    有することを特徴とする請求項16記載の半導体素子形成用板状基体の製造方法。
  18. 前記バッファ領域を得る工程は、更に、
    前記第2の工程の後に、前記第1の層(22)及び前記第2の層(23)とから成る多層構造領域と同一構成の多層構造領域を繰返して形成する工程を有することを特徴とする請求項17記載の半導体素子形成用板状基体の製造方法。
  19. 前記基板はSi基板であり、
    前記バッファ領域を得る工程は、
    前記Si基板の上に第1の窒化物系化合物半導体をエピタキシャル成長させて第1の層(22)を形成する第1の工程と、
    前記第1の工程における前記第1の窒化物系化合物半導体のエピタキシャル成長の速度よりも遅い速度で前記第1の層(22)の上に第2の窒化物系化合物半導体をエピタキシャル成長させて第2の層(23)を形成すると同時に前記第1の層(22)に空所を生じさせる第2の工程と
    有することを特徴とする請求項16記載の半導体素子形成用板状基体の製造方法。
  20. 前記基板はSi基板であり、
    前記バッファ領域を得る工程は、
    前記Si基板の上に第1の窒化物系化合物半導体をエピタキシャル成長させて空所を有していない第1の層(21)を形成する第1の工程と
    前記第1の層(21)の上に第2の窒化物系化合物半導体をエピタキシャル成長させて複数の空所(24)を有している第2の層(22)を形成する第2の工程と、
    前記第2の層(22)の上に第3の窒化物系化合物半導体をエピタキシャル成長させて空所を有していない第3の層(23)を形成する第3の工程と
    有することを特徴とする請求項16記載の半導体素子形成用板状基体の製造方法。
  21. 前記バッファ領域を得る工程は、更に、
    前記第3の工程の後に、前記第1の層(21)及び前記第2の層(22)及び前記第3の層(23)とから成る多層構造領域と同一構成の多層構造領域を繰返して形成する工程を有することを特徴とする請求項20記載の半導体素子形成用板状基体の製造方法。
  22. 前記基板はSi基板であり、
    前記バッファ領域を得る工程は、
    前記Si基板の上に第1の窒化物系化合物半導体をエピタキシャル成長させて空所を有していない第1の層(21)を形成する第1の工程と
    前記第1の層(21)の上に第2の窒化物系化合物半導体をエピタキシャル成長させて第2の層(22)を形成する第2の工程と、
    前記第1の工程における前記第1の窒化物系化合物半導体のエピタキシャル成長の速度よりも遅い速度で前記第2の層(22)の上に第3の窒化物系化合物半導体をエピタキシャル成長させて第3の層(23)を形成すると同時に前記第2の層(22)に空所を生じさせる第3の工程と
    有することを特徴とする請求項16記載の半導体素子形成用板状基体の製造方法。
  23. 前記第1の層(22)は、
    化学式 AlabGa1-a-b
    ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記a及びbは、 0≦a≦1、
    0≦b<1、
    a+b≦1
    を満足させる数値、
    で示される窒化物系化合物半導体から成り、
    前記第2の層(23)は、
    化学式 AlxyGa1-x-y
    ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記x及びyは、 0<x≦1、
    0≦y<1、
    x+y≦1
    a<x
    を満足する数値、
    で示される窒化物系化合物半導体から成ることを特徴とする請求項17又は18又は19記載の半導体素子形成用板状基体の製造方法。
  24. 前記第1の層(21)は、
    化学式 AlxyGa1-x-y
    ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記x及びyは、 0<x≦1、
    0≦y<1、
    x+y≦1
    a<x
    を満足する数値、
    で示される窒化物系化合物半導体から成り、
    前記第2の層(22)は、
    化学式 AlabGa1-a-b
    ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記a及びbは、 0≦a≦1、
    0≦b<1、
    a+b≦1
    a<x
    を満足させる数値、
    で示される窒化物系化合物半導体から成り、
    前記第3の層(23)は、
    化学式 AlxyGa1-x-y
    ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記x及びyは、 0<x≦1、
    0≦y<1、
    x+y≦1
    a<x
    を満足する数値、
    で示される窒化物系化合物半導体から成ることを特徴とする請求項18又は21又は22記載の半導体素子形成用板状基体の製造方法。
  25. 前記バッファ領域を得る工程は、更に、前記第1の層(22)と前記第2の層(23)とから成る前記複数の多層構造領域の相互間、又は前記第1の層(21)と第2の層(22)と第3の層(23)とから成る前記複数の多層構造領域の相互間に、空所を有していない窒化物系化合物半導体領域(33又は35)を形成する工程を備えている特徴とする請求項18又は21記載の半導体素子形成用板状基体の製造方法。
  26. 前記バッファ領域を得る工程は、更に、前記第1の層(22)と前記第2の層(23)から成る前記多層構造領域(32)又は前記第1の層(21)と第2の層(22)と第3の層(23)とから成る前記複数の多層構造領域と前記基板(2)との間に空所を有していない窒化物系化合物半導体領域(31)を形成する工程を備えている特徴とする請求項18又は21又は23記載の半導体素子形成用板状基体の製造方法。
  27. 前記バッファ領域を得る工程は、更に、前記第1の層(22)と前記第2の層(23)から成る前記多層構造領域(32)又は前記第1の層(21)と第2の層(22)と第3の層(23)とから成る前記複数の多層構造領域と前記主半導体領域(4)との間に空所を有していない窒化物系化合物半導体領域(37)を形成する工程を備えている特徴とする請求項18又は21又は23又は24記載の半導体素子形成用板状基体の製造方法。
  28. 前記バッファ領域における前記空所を有していない窒化物系化合物半導体領域は、
    化学式 AlxyGa1-x-y
    ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記x及びyは、 0<x≦1、
    0≦y<1、
    x+y≦1
    を満足する数値、
    で示される第1の窒化物系化合物半導体層(25)と、
    化学式 AlabGa1-a-b
    ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
    前記a及びbは、 0≦a≦1、
    0≦b<1、
    a+b≦1
    a<x
    を満足させる数値、
    で示される第2の窒化物系化合物半導体層(26)と
    の組み合せの複数から成ることを特徴とする請求項18又は21又は23又は24記載の半導体素子形成用板状基体の製造方法。
  29. 前記バッファ領域は、少なくとも一部に導電型決定不純物を含むことを特徴とする請求項16乃至25のいずれかに記載の半導体素子形成用板状基体の製造方法。
  30. 前記バッファ領域を得る工程は、
    前記基板の上に少なくともGaを含む第1の窒化物系化合物半導体をエピタキシャル成長させて第1の層(22)を形成する第1の工程と
    前記第1の層(22)の上に少なくともAlを含む第2の窒化物系化合物半導体をエピタキシャル成長させてクラックを有する第2の層(23a)を形成する第2の工程と、
    前記第2の窒化物系化合物半導体のエピタキシャル成長を中断させて前記第1の層(22)及び前記第2の層(23a)を伴った前記基板をエピタキシャル成長の反応室に放置することによって前記第1の層(22)に空所を生じさせる第3の工程と
    有することを特徴とする請求項16記載の半導体素子形成用板状基体の製造方法。
  31. 前記バッファ領域を得る工程は、
    前記基板の上に少なくともGaを含む第1の窒化物系化合物半導体をエピタキシャル成長させて第1の層(22)を形成する第1の工程と
    前記第1の層(22)の上に少なくともAlを含む第2の窒化物系化合物半導体をエピタキシャル成長させてクラックを有する第2の層(23a)を形成する第2の工程と、
    前記第1の工程における前記第1の窒化物系化合物半導体のエピタキシャル成長の速度よりも遅い速度で前記第2の層(23a)の上に第3の窒化物系化合物半導体をエピタキシャル成長させて第3の層(26a)を形成すると同時に前記第1の層(22)に空所を生じさせる第3の工程と
    有することを特徴とする請求項16記載の半導体素子形成用板状基体の製造方法。
JP2003391848A 2003-11-21 2003-11-21 半導体素子形成用板状基体の製造方法 Expired - Lifetime JP4725763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003391848A JP4725763B2 (ja) 2003-11-21 2003-11-21 半導体素子形成用板状基体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003391848A JP4725763B2 (ja) 2003-11-21 2003-11-21 半導体素子形成用板状基体の製造方法

Publications (2)

Publication Number Publication Date
JP2005158846A true JP2005158846A (ja) 2005-06-16
JP4725763B2 JP4725763B2 (ja) 2011-07-13

Family

ID=34718740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003391848A Expired - Lifetime JP4725763B2 (ja) 2003-11-21 2003-11-21 半導体素子形成用板状基体の製造方法

Country Status (1)

Country Link
JP (1) JP4725763B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100501A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体素子の形成に使用するための板状基体及びその製造方法
JP2008159621A (ja) * 2006-12-20 2008-07-10 Furukawa Electric Co Ltd:The 半導体電子デバイス
KR100878418B1 (ko) * 2006-11-27 2009-01-13 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 및 제조방법
WO2010061865A1 (ja) * 2008-11-27 2010-06-03 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
WO2011122322A1 (ja) * 2010-03-31 2011-10-06 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
CN102214701A (zh) * 2010-04-08 2011-10-12 松下电器产业株式会社 氮化物半导体元件
US8101958B2 (en) 2008-11-25 2012-01-24 Lg Innotek Co., Ltd. Semiconductor light-emitting device
CN102723416A (zh) * 2012-07-05 2012-10-10 杭州士兰明芯科技有限公司 Led外延片及其制作方法
KR20130009315A (ko) * 2011-07-15 2013-01-23 엘지이노텍 주식회사 발광소자 및 그 제조방법
WO2013168371A1 (ja) * 2012-05-11 2013-11-14 サンケン電気株式会社 エピタキシャル基板、半導体装置及び半導体装置の製造方法
JP2014222684A (ja) * 2013-05-13 2014-11-27 サンケン電気株式会社 半導体発光素子
WO2014192228A1 (ja) * 2013-05-31 2014-12-04 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
US8957432B2 (en) 2010-04-28 2015-02-17 Samsung Electronics Co., Ltd. Semiconductor device
WO2021066193A1 (ja) * 2019-10-03 2021-04-08 株式会社Flosfia 半導体素子

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266716A (ja) * 1988-04-19 1989-10-24 Agency Of Ind Science & Technol GaAs/Si積層体及びGaAsの成長方法
JPH11121799A (ja) * 1997-10-10 1999-04-30 Toyoda Gosei Co Ltd GaN系半導体素子及びその製造方法
JPH11145516A (ja) * 1997-11-07 1999-05-28 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の製造方法
JP2001223165A (ja) * 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
JP2002261027A (ja) * 2001-03-02 2002-09-13 Mitsubishi Cable Ind Ltd GaN系半導体基材およびその製造方法
JP2002270514A (ja) * 2001-03-06 2002-09-20 Shiro Sakai 窒化ガリウム系半導体層の形成方法
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003060229A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2003060234A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2003060228A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体発光素子及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266716A (ja) * 1988-04-19 1989-10-24 Agency Of Ind Science & Technol GaAs/Si積層体及びGaAsの成長方法
JPH11121799A (ja) * 1997-10-10 1999-04-30 Toyoda Gosei Co Ltd GaN系半導体素子及びその製造方法
JPH11145516A (ja) * 1997-11-07 1999-05-28 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の製造方法
JP2001223165A (ja) * 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
JP2002261027A (ja) * 2001-03-02 2002-09-13 Mitsubishi Cable Ind Ltd GaN系半導体基材およびその製造方法
JP2002270514A (ja) * 2001-03-06 2002-09-20 Shiro Sakai 窒化ガリウム系半導体層の形成方法
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003060229A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2003060234A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2003060228A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体発光素子及びその製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100501A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体素子の形成に使用するための板状基体及びその製造方法
KR100878418B1 (ko) * 2006-11-27 2009-01-13 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 및 제조방법
JP2008159621A (ja) * 2006-12-20 2008-07-10 Furukawa Electric Co Ltd:The 半導体電子デバイス
US8101958B2 (en) 2008-11-25 2012-01-24 Lg Innotek Co., Ltd. Semiconductor light-emitting device
WO2010061865A1 (ja) * 2008-11-27 2010-06-03 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
US10388517B2 (en) 2008-11-27 2019-08-20 Dowa Electronics Materials Co., Ltd. Epitaxial substrate for electronic device and method of producing the same
WO2011122322A1 (ja) * 2010-03-31 2011-10-06 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
CN102214701A (zh) * 2010-04-08 2011-10-12 松下电器产业株式会社 氮化物半导体元件
JP2011222722A (ja) * 2010-04-08 2011-11-04 Panasonic Corp 窒化物半導体素子
US8957432B2 (en) 2010-04-28 2015-02-17 Samsung Electronics Co., Ltd. Semiconductor device
KR20130009315A (ko) * 2011-07-15 2013-01-23 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101880131B1 (ko) * 2011-07-15 2018-07-20 엘지이노텍 주식회사 발광소자 및 그 제조방법
WO2013168371A1 (ja) * 2012-05-11 2013-11-14 サンケン電気株式会社 エピタキシャル基板、半導体装置及び半導体装置の製造方法
CN104303268A (zh) * 2012-05-11 2015-01-21 三垦电气株式会社 外延基板、半导体装置及半导体装置的制造方法
US20150084163A1 (en) * 2012-05-11 2015-03-26 Sanken Electric Co., Ltd. Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
JP2013239474A (ja) * 2012-05-11 2013-11-28 Sanken Electric Co Ltd エピタキシャル基板、半導体装置及び半導体装置の製造方法
CN102723416A (zh) * 2012-07-05 2012-10-10 杭州士兰明芯科技有限公司 Led外延片及其制作方法
JP2014222684A (ja) * 2013-05-13 2014-11-27 サンケン電気株式会社 半導体発光素子
WO2014192228A1 (ja) * 2013-05-31 2014-12-04 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
US9673052B2 (en) 2013-05-31 2017-06-06 Sanken Electric Co., Ltd. Silicon-based substrate having first and second portions
US9966259B2 (en) 2013-05-31 2018-05-08 Shanken Electric Co., Ltd. Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
WO2021066193A1 (ja) * 2019-10-03 2021-04-08 株式会社Flosfia 半導体素子

Also Published As

Publication number Publication date
JP4725763B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
JP4332720B2 (ja) 半導体素子形成用板状基体の製造方法
JP4826703B2 (ja) 半導体素子の形成に使用するための板状基体
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5099008B2 (ja) SiC基板を用いた化合物半導体装置とその製造方法
US7760785B2 (en) Group-III nitride semiconductor device
JP4920298B2 (ja) 半導体発光デバイスおよび半導体デバイスの製造方法
US8772831B2 (en) III-nitride growth method on silicon substrate
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
JP5596222B2 (ja) 半導体積層体及びその製造方法、並びに半導体素子
JP4458223B2 (ja) 化合物半導体素子及びその製造方法
JP2005217049A (ja) 半導体装置
JP4725763B2 (ja) 半導体素子形成用板状基体の製造方法
TW201421543A (zh) 磊晶晶圓及其製造方法
JP5412093B2 (ja) 半導体ウェハ製造方法及び半導体装置製造方法
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JP4058595B2 (ja) 半導体発光素子及びその製造方法
JP5460751B2 (ja) 半導体装置
JP2009076864A (ja) 窒化物系発光素子
JP2008226907A (ja) 窒化物半導体積層構造およびその形成方法、ならびに窒化物半導体素子およびその製造方法
JP6884505B2 (ja) 半導体発光素子およびその製造方法
JP7120334B2 (ja) 半導体装置および半導体装置の製造方法
JP2003060228A (ja) 半導体発光素子及びその製造方法
KR101850537B1 (ko) 반도체 소자
JP5059205B2 (ja) ウェーハ及び結晶成長方法
JP2010232549A (ja) 窒化物系半導体素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110330

R150 Certificate of patent or registration of utility model

Ref document number: 4725763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term