CN102214701A - 氮化物半导体元件 - Google Patents

氮化物半导体元件 Download PDF

Info

Publication number
CN102214701A
CN102214701A CN2011100420786A CN201110042078A CN102214701A CN 102214701 A CN102214701 A CN 102214701A CN 2011100420786 A CN2011100420786 A CN 2011100420786A CN 201110042078 A CN201110042078 A CN 201110042078A CN 102214701 A CN102214701 A CN 102214701A
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
lattice constant
substrate
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100420786A
Other languages
English (en)
Inventor
清水顺
好田慎一
山田康博
胁田尚英
石田昌宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102214701A publication Critical patent/CN102214701A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Abstract

本发明提供一种氮化物半导体元件,可提高在Si基板上形成的氮化物半导体元件的生产性和工作特性。氮化半导体元件具备:在硅基板(101)上隔着初始层(102)形成变形抑制层(110)、在变形抑制层上形成的工作层(120)。变形抑制层(110)具有:第1分隔层(111)、在第1分隔层上相接形成的第2分隔层(112)、在第2分隔层上相接形成的超晶格层(113)。第1分隔层的晶格常数比第2分隔层大。超晶格层中交替层叠了第1层(113A)以及晶格常数比第1层小的第2层(113B)。超晶格层的平均晶格常数比第1分隔层的晶格常数小,并且比第2分隔层的晶格常数大。

Description

氮化物半导体元件
技术领域
本发明涉及氮化物半导体元件,特别涉及在硅基板上形成的氮化物半导体元件。
背景技术
作为氮化物半导体的氮化镓(以下为GaN),电子饱和速度大、绝缘击穿电场高。此外,因具有较高的热传导率故而散热性优异,具有能在高温下工作的特性。再有,在氮化铝镓(以下为AlGaN)与GaN的异质界面,因压电效应产生高浓度的二维电子气体(以下为2DEG)。将2DEG作为沟道利用,由此能进行大电流工作,可期望实现低损耗高效率的异质结构场效应晶体管(以下为HFET)为代表的功率器件。
若在使氮化物半导体层生长的基板中利用GaN基板,则由于晶格常数一致,因此能够容易形成结晶结构良好的氮化物半导体层。但是,GaN基板价格高。因此,进行着在廉价的蓝宝石基板或硅(Si)基板等上形成氮化物半导体层的研究。然而,蓝宝石以及Si其结晶的晶格常数与氮化物半导体有很大差异。因此,在这些基板上生长的氮化物半导体层中容易产生晶格缺陷。晶格缺陷是漏电流或所谓的电流崩塌的起因。因此,尝试在蓝宝石基板上设置未掺杂的GaN层、层叠了氮化铟镓(InGaN)以及AlGaN的超晶格层,以减少其上形成的氮化物半导体层的晶格缺陷(例如,参照专利文献1)。
蓝宝石基板虽然比GaN基板价格便宜,但与Si基板相比价格较高并且基板直径小。因此,为了进一步降低功率器件的成本,进行着如下研究:利用廉价且能够容易获得大口径基板的Si基板形成氮化物半导体元件。在Si基板的情况下,与氮化物半导体层的晶格常数的差值,比蓝宝石基板更大。此外,由于Si基板与氮化物半导体层的热膨胀系数之差也非常大,因此在Si基板上生长的氮化物半导体层中容易生成被称为裂纹(crack)的微细裂缝。为了减少裂纹,进行着在Si基板与工作层之间形成层叠了GaN层和氮化铝(以下为AlN)层的超晶格层的研究(例如,参照非专利文献1)。
[专利文献1]特开2001-274096号公报
[非专利文献1]Shinichi IWAKAMI,Masataka YANAGIHARA,OsamuMACHIDA,Emiko CHINO,Nobuo KANEKO,Hirokazu GOTO and KohjiOHTSUKA,″AlGaN/GaN Heterostructure Field-Effect Transistors(HFETs)onSi Substrate for Large-Current Operaion″,Jpn.J.Appl.Phys.,2004年,43卷,p.L831
但是,利用层叠了现有的GaN和AlN的超晶格层在Si基板上形成氮化物半导体元件的情况下,可知会出现以下的问题。为了降低成本优选采用大口径的Si基板形成氮化物半导体元件。此外,需要尽量抑制不良情况的发生。但是,当在大口径的Si基板上形成氮化物半导体层时,弯曲非常大。因此,在现有的方法中,难以抑制因弯曲出现的裂纹以及基板的裂缝。因而,即便利用大口径的Si基板成品率也较低,无法提高生产性。特别在功率器件的情况下,为了确保耐压需要在基板上形成比较厚的半导体层。因此,弯曲有进一步变大的趋势。在现有的方法中,可知利用直径为75mm(3英寸)以上的Si基板在实用上是不可能的。
此外,可知若打算在Si基板中像蓝宝石基板那样设有GaN层、层叠了InGaN以及AlGaN的超晶格层由此来抑制晶格缺陷的发生,则弯曲进一步变大。
发明内容
本发明是为了解决上述问题进行的,其目的在于提高在Si基板上形成的氮化物半导体元件的生产性和工作特性。
为了实现上述目的,本发明使氮化物半导体元件构成为具有:第1氮化物半导体层、晶格常数比第1氮化物半导体层小的第2氮化物半导体层、以及包含平均晶格常数比第1氮化物半导体层小且比第2氮化物半导体层大的超晶格层的变形抑制层。
具体而言,本发明涉及的氮化物半导体元件具备:硅基板;在硅基板上隔着初始层形成的变形抑制层;和在变形抑制层上形成的工作层。变形抑制层具有:第1分隔层,由第1氮化物半导体组成;第2分隔层,在第1分隔层上相接形成,由晶格常数比第1氮化物半导体小的第2氮化物半导体组成;和超晶格层,在第2分隔层上相接形成,交替层叠了由第3氮化物半导体组成的第1层以及由晶格常数比第3氮化物半导体小的第4氮化物半导体组成的第2层。超晶格层的平均晶格常数比第1分隔层的晶格常数小且比第2分隔层的晶格常数大。
本发明的氮化物半导体元件中,变形抑制层包括:晶格常数较大的第1分隔层、在其上接触形成的晶格常数小的第2分隔层、在其上相接形成的具有中间晶格常数的超晶格层。因此,能够取得压缩变形与伸展变形之间的平衡。由此,能够减小Si基板以及其上形成的氮化物半导体层的弯曲。此外,由于变形抑制层包含超晶格层,因此工作层与硅基板之间的间隔变宽从而能够确保耐压,并且能够进一步减少裂纹的产生。
在本发明的氮化物半导体元件中,第1层的晶格常数也可以比第1分隔层小。
在本发明的氮化物半导体元件中,可以构成为第1分隔层由GaN组成,第2分隔层由AlN组成。通过这样构成,能够使第1分隔层与第2分隔层之间的晶格常数的差值变大,能够有效减少弯曲。
在本发明的氮化物半导体元件中,可以构成为第1层由AlxGa1-xN(0<x<0.5)组成,第2层由AlyGa1-yN(x<y≤1)组成。在这种情况下,优选第2层由AlN组成。通过这样构成,能够进一步提高半导体元件的耐压。
在本发明的氮化物半导体元件中,第1分隔层的膜厚设定为40nm以上且500nm以下即可。
在本发明的氮化物半导体元件中,第2分隔层的膜厚设定为5nm以上且30nm以下即可。
在本发明的氮化物半导体元件中,优选第2分隔层的膜厚比第2层厚。
在本发明的氮化物半导体元件中,在基板与工作层之间形成多组变形抑制层。
根据本发明涉及的半导体元件,能够提高在Si基板上形成的氮化物半导体元件的生产性以及工作特性。
附图说明
图1是表示一实施方式涉及的半导体元件的剖面图。
图2是放大表示变形抑制层的平面图。
图3是表示变形抑制层的结晶变形的状态的曲线。
图4是表示第2分隔层的膜厚与基板弯曲之间的关系的曲线。
图5是表示半导体元件的耐压的曲线。
图6是表示一实施方式涉及的半导体元件的一变形例的剖面图。
图中:
101 Si基板
102 初始层
103 中间层
110 变形抑制层
111 第1分隔层
112 第2分隔层
113 超晶格层
113A 第1层
113B 第2层
120 工作层
121 沟道层
122 势垒层
131 源极电极
132 漏极电极
133 栅极电极
具体实施方式
图1表示一实施方式涉及的氮化物半导体元件的剖面结构。本实施方式的氮化物半导体元件如图1所示那样,在主面为(111)面的硅(Si)基板101上,形成由氮化铝(AlN)组成的初始层102、以及由AlGaN组成的中间层103,在其上依次形成变形抑制层110和工作层120。初始层102是为了抑制Si与Ga之间的反应而设置的。在初始层102的膜厚比5nm左右薄的情况下,难以在其上镜面生长半导体层。膜厚比500nm左右厚的情况下,在其上生长的半导体层中会出现较多的裂纹。中间层103例如选择膜厚为40nm的Al0.3Ga0.7N即可,但也可以适当改变Al组成。中间层103根据需要形成即可,也可以在初始层102上直接形成变形抑制层110。
如图2所示,变形抑制层110具有依次形成的由GaN组成的第1分隔(spacer)层111、由AlN组成的第2分割层112以及超晶格层113。超晶格层113交替层叠了由AlGaN组成的第1层113A和由AlN组成的第2层113B。
工作层120具有从变形抑制层110侧依次形成的由GaN组成的沟道层121和由AlGaN组成的势垒层(barrier layer)122。在势垒层122上彼此隔着间隔形成源极电极131和漏极电极132,在源极电极131和漏极电极132之间形成有栅极电极133。
接下来,对通过本实施方式的半导体元件能够减少基板以及其上形成的半导体层的弯曲的原理进行说明。图3是表示本实施方式的氮化物半导体元件的变形抑制层110中的变形的状态。在图3中,横轴表示将超晶格层113的上面设为0时的深度,纵轴表示结晶的变形率。变形率为正的情况下表示产生了压缩变形,变形率为负的情况下表示产生了伸展变形。变形率的测定中利用了后方散射电子衍射测定法(Electron Back ScatteringDiffraction:EBSD)。第1分隔层111选择厚度约为300nm的GaN,第2分隔层112选择厚度约为20nm的Al0.3Ga0.7N。对于超晶格层113,将第1层113A设定为厚度为20nm的Al0.3Ga0.7N,将第2层113B设定为厚度约为3nm的AlN,层层交替层叠了19层。超晶格层113的最下层是第1层113A,最上层是第2层113B。此外,中间层103选择厚度为40nm的Al0.3Ga0.7N。
如图3所示,中间层103中添加了伸展变形,但在由GaN组成的第1分隔层111中,变形的方向变为压缩变形。从中间层103与第1分隔层111之间的界面起40nm左右的位置,压缩变形最大,然后逐渐变小。在由AlN组成的第2分隔层112中,变形方向从压缩变形向伸展变形急剧变化,在第2分隔层112与超晶格层113的界面附近伸展变形最大。在超晶格层113中,尽管伸展变形的程度变小但依然维持伸展变形。
如图3所示,本发明者发现:在第1分隔层111中添加压缩变形,在第1分隔层111与第2分隔层112的界面附近使变形的方向急剧向伸展变形变化,在其上配置了具有较弱伸展变形的超晶格层的情况下,能够减小弯曲。尽管产生这种现象的原因尚未明确,但可以认为,这是因为与施加压缩变形的层相接而形成施加了较大伸展变形的层,由此能够取得压缩变形与伸展变形的平衡。
为了让第1分隔层111产生压缩变形,由晶格常数较大的材料形成第1分隔层111即可。此外,为了在第1分隔层111与第2分隔层112的界面附近使变形率出现较大变化,减小第2分隔层112的晶格常数并且增大第1分隔层111与第2分隔层112之间的晶格常数的差值即可。因而,优选将第1分隔层111设定为不包含Al的GaN,将第2分隔层112设定为不包含Ga的AlN。不过,只要能确保第1分隔层111与第2分隔层112之间的晶格常数的差值,也可以在第1分隔层111中包含Al,或在第2分隔层112中包含Ga。该情况下,需要使第1分隔层111的Al组成比第2分隔层112以及中间层113的Al组成小。此外,为了增大第1分隔层111的晶格常数,可以添加In。不过,在添加了In的情况下,要么使生长温度为低温,要么利用不含氢的载气(carrier gas)。从容易制造的方面考虑,特别优选GaN。
第1分隔层111的膜厚只要是施加压缩变形的膜厚即可,但由于变形的变化较大的部分偏差较大,因此优选比40nm左右更厚。此外,当膜厚设定得过于厚时,添加压缩变形的效果变小,在膜厚为500nm左右时不会添加压缩变形,当在此厚度以上时相反会出现伸展变形。因此,优选膜厚比500nm左右小。考虑到施加的压缩变形的大小等,进一步优选100nm~300nm左右。
第2分隔层112的膜厚,只要是能抵消由第1分隔层111产生的压缩变形,并添加伸展变形的膜厚即可。图4表示第2分隔层112的膜厚与基板的弯曲之间的关系。图4中横轴表示第2分隔层112的膜厚,纵轴表示基板弯曲的大小。弯曲为正值的情况下,表示形成了氮化物半导体层的面凹状弯曲即所谓的向下凸出弯曲,负值的情况下表示形成了氮化物半导体层的面凸状弯曲即所谓的向上凸出弯曲。不存在第2分隔层112的情况下,基板向下大幅凸出弯曲。如图4所示即便形成第2分隔层112,第2分隔层12的膜厚较薄的情况下,基板也向下凸出弯曲。这是因为无法抵消由第1分隔层111带来的压缩变形的效果。当第2分隔层112的膜厚变厚时,基板的弯曲逐渐变小。另一方面,当第2分隔层112的膜厚比20nm左右更厚时,出现向上凸出弯曲。这是因为伸展变形变得过大。
在基板的弯曲比150nm大的情况下,非常容易产生如下的问题:在氮化物半导体层产生裂纹,或者基板出现裂缝。因此,第2分隔层112的膜厚设定为5nm以上且30nm以下左右的范围即可。此外,当基板的弯曲比80nm大时,难以由真空卡盘(chuck)保持基板,生产性下降。因此,第2分隔层112的膜厚优选设定为10nm以上且25nm以下左右。
对于超晶格层113,设为由常规方法求得的平均晶格常数为第1分隔层111与第2分隔层112之间的值即可。只要能使晶格常数在第1分隔层111与第2分隔层112之间,则第2分隔层112上形成的层未必是超晶格层。不过,通过利用超晶格层,能够更有效地抑制裂纹的产生。此外,由于能够使变形抑制层110的整体膜厚变厚,因此可得到提高半导体元件的耐压的效果。
第1层113A以及第2层113B的膜厚分别设定为20nm~30nm左右以及3nm~6nm左右即可。当第1层113A以及第2层113B超过此厚度时,作为超晶格结构无法取得平衡,基板会大幅向下凸出弯曲。特别优选,第2层113B的膜厚比第2间隔层112更薄。
对于超晶格层113,最低限度能够通过将第1层113A设为2层,将第2层113B设为1层来构成,但为了提供合适大小的变形,优选第1层113A以及第2层113B分别为3层以上。层叠数越多,则超晶格层113的膜厚越厚,越能够提高半导体元件的耐压。不过,可以确认的是,在第1层113A以及第2层113B分别层叠了160层以上的情况下,基板会大幅向下凸出弯曲。此外,当增多层叠数时,结晶生长时间变长,原料使用量增大,因此制造成本升高。现实中优选将第1层113A以及第2层113B分别设定为50层以下,进一步优选设定为20层以下。优选超晶格层113的最下层是晶格常数较大的第1层113A。将晶格常数较小的第2层113B作为最下层的情况下,需要调整第2分隔层112的膜厚,使得伸展变形不会过大。另一方面,超晶格层113的最上层既可以是第1层113A也可以是第2层113B。
优选第1层113A与第2层113B之间的晶格常数的差值较大。因此,考虑将第1层113A设为不包含Al的GaN,将第2层113B设为不包含Ga的AlN。但是,本申请发明者发现在将第1层113A设为GaN的情况下,半导体元件的耐压较低。
图5表示第1层113A的组成和半导体元件的耐压之间的关系。图5中横轴表示Si基板101与漏极电极132之间的电压,纵轴表示Si基板101与漏极电极132之间的电流。测定中使用的各样品除了第1层113A的组成以外的结构都相同。如图5所示,在第1层113A为GaN的情况下,在基板-电极间施加的电压为400V程度下基板-电极间的电流急剧上升,半导体元件的耐压为400V左右。另一方面,在将第1层113A设为Al0.2Ga0.8N的情况下,耐压上升至1000V左右。再有,增加Al将第1层113A设为Al0.5Ga0.5N的情况下,耐压下降至800V左右。尽管无法确定将第1层113A设为AlGaN层是耐压变高的原因,但可以认为将第1层113A设为晶格常数比GaN小的AlGaN层,提高了变形抑制层110上形成的工作层120的结晶性等。因而,第1层113A设为AlxGa1-xN,为了提高半导体元件的耐压优选Al组成x比0大。此外,在第1分隔层111为AlGaN的情况下,优选Al组成比第1分隔层111高且晶格常数小。不过,由于当Al组成x过大时不仅提高耐压的效果减小,而且减少变形的效果也减小,因此优选Al组成x设定为0.5以下,进一步优选将Al组成x设定为0.2或0.3左右。此外,由于使与第1层113A之间的晶格常数的差值变大,因此优选第2层113B为不包含Ga的AlN,也可以设定为晶格常数比第1层113A小的AlyGa1-yN(x<y≤1)。不过,要使超晶格层113的平均晶格常数比第1分隔层111小并且比第2分隔层112大。
对于由未掺杂GaN组成的沟道层121,在某种程度上增加其厚度,能够提高表面的平坦性以及结晶特性。此外,也能够提高半导体元件的耐压。因此,优选使膜厚比0.5μm左右厚。不过,由于膜厚超过6μm时,在基板的端面部特别容易出现异常生长,因此,优选膜厚比6μm左右薄。
势垒层122例如选择厚度为25nm的Al0.25Ga0.75N即可。势垒层122的Al组成以及膜厚可根据需要适当变化。此外,也可以在势垒层122中添加Si等杂质。此外,也可以是包含Al组成以及杂质浓度等不同的多个层的叠层结构。
源极电极131以及漏极电极132,利用欧姆接合的金属形成即可。源极电极131以及漏极电极132也可以具有凹陷(recess)结构。栅极电极133利用肖特基接合的金属形成即可。栅极电极133也可以具有凹陷结构。此外,也可以构成为预先在栅极电极133与势垒层122之间形成p型氮化物半导体层,栅极电极133与p型氮化物半导体层欧姆接合。各电极既可以是叠层结构或合金结构,也可以是由金属以外的材料组成的电极。此外,若代替源极电极131、漏极电极132以及源极电极133,形成欧姆接合的阳极电极和肖特基接合的阴极电极,则能形成肖特基势垒二极管。
初始层102、中间层103、变形抑制层110以及工作层120,通过有机金属化学气相堆积法(MOCVD法)等形成即可,在采用MOCVD法的情况下,作为Ga的原料使用三甲基镓、作为Al的原料使用三甲基铝、作为N的原料使用氨即可。此外,代替MOCVD法,也可以采用氢化物气相生长法等。
如图6所示,也可以形成2组变形抑制层110。通过形成多组变形抑制层110,能进一步减小基板的弯曲。此外,由于沟道层121与Si基板101之间的间隔变大,因此可获得进一步提高半导体元件的耐压的效果。也可以形成3组以上的变形抑制层110。不过,当变形抑制层增多时,由于结晶生长时间变长,所需原料也增加,因此制造成本上升。此外,各变形抑制层110不需要完全相同的结构。
通过在以上这种结构的变形抑制层上形成工作层,即便采用直径为75mm(3英寸或150mm(6英寸))以上的Si基板时,也能够将基板的弯曲抑制得较小。由此,能够抑制产生裂纹和基板出现裂缝,能够大大提高氮化物半导体元件的生产性。此外,在利用直径较小的Si基板的情况下,由于也可获得基板弯曲减小的效果,因此,能够提高生产性以及成品率。再有,由于还能够提高半导体元件的耐压,因此能够实现特别适合于利用了氮化物半导体的功率器件等的结构。
(产业上的利用可能性)
本发明涉及的氮化物半导体元件,能够提高在Si基板上形成的氮化物半导体元件的生产性以及工作特性,特别是作为功率器件等的氮化物半导体元件很有用。

Claims (9)

1.一种氮化物半导体元件,其具备:
硅基板;
变形抑制层,形成在所述硅基板上隔着初始层;和
工作层,形成在所述变形抑制层上,
所述变形抑制层具有:
第1分隔层,由第1氮化物半导体组成;
第2分隔层,在所述第1分隔层上相接形成,由晶格常数比所述第1氮化物半导体小的第2氮化物半导体组成;和
超晶格层,在所述第2分隔层上相接形成,交替层叠了由第3氮化物半导体组成的第1层以及由晶格常数比所述第3氮化物半导体小的第4氮化物半导体组成的第2层,
所述超晶格层的平均晶格常数比所述第1分隔层的晶格常数小且比所述第2分隔层的晶格常数大。
2.根据权利要求1所述的氮化物半导体元件,其中,
所述第1层的晶格常数比所述第1分隔层小。
3.根据权利要求2所述的氮化物半导体元件,其中,
所述第1分隔层由GaN组成,
所述第2分隔层由AlN组成。
4.根据权利要求2所述的氮化物半导体元件,其中,
所述第1层由AlxGa1-xN组成,其中0<x<0.5,
所述第2层由AlyGa1-yN组成,其中x<y≤1。
5.根据权利要求4所述的氮化物半导体元件,其中,
所述第2层由AlN组成。
6.根据权利要求3所述的氮化物半导体元件,其中,
所述第1分隔层的膜厚为40nm以上且500nm以下。
7.根据权利要求3所述的氮化物半导体元件,其中,
所述第2分隔层的膜厚为5nm以上且30nm以下。
8.根据权利要求3所述的氮化物半导体元件,其中,
所述第2分隔层的膜厚比所述第2层厚。
9.根据权利要求1~8的任意一项所述的氮化物半导体元件,其中,
在所述基板与所述工作层之间形成多组所述变形抑制层。
CN2011100420786A 2010-04-08 2011-02-17 氮化物半导体元件 Pending CN102214701A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-089842 2010-04-08
JP2010089842A JP5689245B2 (ja) 2010-04-08 2010-04-08 窒化物半導体素子

Publications (1)

Publication Number Publication Date
CN102214701A true CN102214701A (zh) 2011-10-12

Family

ID=44745926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100420786A Pending CN102214701A (zh) 2010-04-08 2011-02-17 氮化物半导体元件

Country Status (3)

Country Link
US (1) US8405067B2 (zh)
JP (1) JP5689245B2 (zh)
CN (1) CN102214701A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110024083A (zh) * 2016-11-30 2019-07-16 住友化学株式会社 半导体衬底

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2565906A4 (en) * 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE
KR20120027988A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
US9312436B2 (en) * 2011-05-16 2016-04-12 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
US9806224B2 (en) 2013-01-31 2017-10-31 Osram Opto Semiconductors Gmbh Semiconductor layer sequence and method for producing a semiconductor layer sequence
JP2015192004A (ja) * 2014-03-28 2015-11-02 国立大学法人 名古屋工業大学 ドレイン電流密度・相互コンダクタンスを大幅に改善したリセス構造のmis型ノーマリオフhemt素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158846A (ja) * 2003-11-21 2005-06-16 Sanken Electric Co Ltd 半導体素子形成用板状基体及びその製造方法
JP2006135241A (ja) * 2004-11-09 2006-05-25 Sanken Electric Co Ltd 半導体装置
JP2007088426A (ja) * 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2007250721A (ja) * 2006-03-15 2007-09-27 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ構造
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778765B2 (ja) 2000-03-24 2006-05-24 三洋電機株式会社 窒化物系半導体素子およびその製造方法
JP4554803B2 (ja) * 2000-12-04 2010-09-29 独立行政法人理化学研究所 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
US7115896B2 (en) 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
JP4897956B2 (ja) * 2006-12-20 2012-03-14 古河電気工業株式会社 半導体電子デバイス
JP5224311B2 (ja) * 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP5309452B2 (ja) 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP2009010142A (ja) * 2007-06-27 2009-01-15 Toyoda Gosei Co Ltd Iii族窒化物半導体で構成されたhfetおよびその製造方法
US8067787B2 (en) 2008-02-07 2011-11-29 The Furukawa Electric Co., Ltd Semiconductor electronic device
JP5053220B2 (ja) * 2008-09-30 2012-10-17 古河電気工業株式会社 半導体電子デバイスおよび半導体電子デバイスの製造方法
EP2498282A4 (en) * 2009-11-04 2014-06-25 Dowa Electronics Materials Co NITRIDE III SUBSTRATE WITH EPITAXIAL STRATIFICATION

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158846A (ja) * 2003-11-21 2005-06-16 Sanken Electric Co Ltd 半導体素子形成用板状基体及びその製造方法
JP2006135241A (ja) * 2004-11-09 2006-05-25 Sanken Electric Co Ltd 半導体装置
JP2007088426A (ja) * 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2007250721A (ja) * 2006-03-15 2007-09-27 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ構造
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110024083A (zh) * 2016-11-30 2019-07-16 住友化学株式会社 半导体衬底

Also Published As

Publication number Publication date
US8405067B2 (en) 2013-03-26
JP2011222722A (ja) 2011-11-04
US20110248241A1 (en) 2011-10-13
JP5689245B2 (ja) 2015-03-25

Similar Documents

Publication Publication Date Title
CN102214701A (zh) 氮化物半导体元件
TWI284429B (en) Plate type substrate for using to form semiconductor element and its manufacturing method
CN102484049B (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
CN102856361B (zh) 具有双面场板的晶体管元件及其制造方法
US8338859B2 (en) Semiconductor electronic device having reduced threading dislocation and method of manufacturing the same
CN103782375A (zh) 第iii族氮化物外延基板及其制造方法
JP2009289956A (ja) 半導体電子デバイス
CN105304783A (zh) 半导体装置
CN102511075A (zh) 外延基板以及外延基板的制造方法
CN105637620B (zh) 氮化物半导体
CN103715274A (zh) 半导体装置
CN103594512A (zh) 半导体器件及其制造方法
CN102822397A (zh) 外延基板以及外延基板的制造方法
JP2011187654A (ja) Iii族窒化物半導体からなるhemt、およびその製造方法
CN102870196A (zh) 外延基板以及外延基板的制造方法
CN107004704A (zh) 用于ⅲa‑n族器件的缓冲堆叠
US9923061B2 (en) Semiconductor structure with enhanced withstand voltage
CN208781852U (zh) 一种常关型氮化镓hemt器件
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
CN106098874A (zh) 一种发光二极管的外延片及制备方法
CN104916704A (zh) 半导体装置
CN111129140B (zh) 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法
EP2565930B1 (en) III-nitride semiconductor device
CN105849868B (zh) 氮化物半导体层叠体及其制造方法以及氮化物半导体器件
CN106463526A (zh) 具有钝化的三价氮化物层的半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111012