CN106463526A - 具有钝化的三价氮化物层的半导体结构及其制造方法 - Google Patents

具有钝化的三价氮化物层的半导体结构及其制造方法 Download PDF

Info

Publication number
CN106463526A
CN106463526A CN201580022667.4A CN201580022667A CN106463526A CN 106463526 A CN106463526 A CN 106463526A CN 201580022667 A CN201580022667 A CN 201580022667A CN 106463526 A CN106463526 A CN 106463526A
Authority
CN
China
Prior art keywords
layer
sin layer
sin
semiconductor structure
trivalent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580022667.4A
Other languages
English (en)
Other versions
CN106463526B (zh
Inventor
储荣明
陈旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HRL Laboratories LLC
Original Assignee
HRL Laboratories LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HRL Laboratories LLC filed Critical HRL Laboratories LLC
Publication of CN106463526A publication Critical patent/CN106463526A/zh
Application granted granted Critical
Publication of CN106463526B publication Critical patent/CN106463526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体结构，包括三价氮化物材料的层，所述层的至少一部分被钝化层覆盖，其中该钝化层包括在所述三价氮化物材料层的所述至少一部分上形成的第一SiN层和在所述第一SiN层上形成的第二SiN层；该第一SiN层具有第一厚度并在该结构中产生拉伸应力，该第二SiN层具有第二厚度并在该结构中产生压缩应力。

Description

具有钝化的三价氮化物层的半导体结构及其制造方法
相关申请的交叉引用
本申请要求2014年5月8日提交的美国专利申请系列号14/272,993的优先权和权利，该专利申请以引用方式整体并入本文。
技术领域
本公开的技术涉及包括钝化的三价氮化物层的半导体结构如晶体管，以及其制造方法。
背景技术
包括三价氮化物层的半导体结构如GaN晶体管可被用于高功率、高频率和高温应用中。GaN晶体管通常基于GaN区域（通常称为通道层）和上覆的AlGaN区域或层（通常称为阻挡层）之间形成异质结。在AlGaN区域的上表面上形成强粘着性钝化层，对于该结构的性能是重要的。
但是，钝化层会导致多种技术问题。例如，GaN晶体管可能包括被SiN钝化层覆盖的AlGaN阻挡层。该晶体管还可能包括位于AlGaN阻挡层和该晶体管的栅极之间的栅极绝缘层，以防止AlGaN阻挡层和该栅极之间的泄漏电流。有多种沉积的介电层可用于形成栅极绝缘层。这些沉积的栅极绝缘物包括AlN、SiN、Al2O3、HfO2、MgO、Gd2O3、Ga2O3、ScO2、SiO2和/或它们的组合。但是，沉积栅极绝缘物通常需要至少一个高温工艺步骤，这会使AlGaN的SiN钝化层劣化。
已发现通过PECVD（等离子体增强化学气相沉积）在AlGaN层上形成的SiN钝化层最适合用于钝化AlGaN阻挡层。PECVD沉积的SiN层通常在低于400ºC的温度下进行沉积。但是，PECVD沉积的SiN层可能与底下的半导体层的附着性差，并且在形成氮化硅钝化层之后进行的高温工艺步骤极有可能使SiN钝化层与AlGaN层分层。具体地讲，在制造GaN晶体管的示例性情况中，如果栅极绝缘物要在SiN钝化层之后形成，则必须十分小心以避免SiN钝化层与AlGaN层分层，而这造成制造过程产量降低和性能下降。
已知用能提高该SiN层的温度稳定性的MOCVD（金属有机化学气相沉积）SiN层来钝化半导体结构的三价氮化物层，例如从以下文献已知：ICPS 2012 poster 278 “InAlGaN/ AlN GaN-HEMTs with In-Situ SiN Passivation”（ICPS 2012年海报278，“具有原位SiN钝化的InAlGaN/AlN GaN-HEMT”）；或者CS MANTECH 2010 page 225 “GaN-on-Si for Power Conversion”（ CS MANTECH，2010年，第225页，“用于功率转换的硅基氮化镓”）。
LPCVD（低压化学气相沉积）SiN对AlGaN/GaN的钝化效应例如在以下文献中有描述： “Growth and passivation of AlGaN/GaN heterostructures” by J.R. Shealy etal in Crystal Growth 250, 2003 page 7-13（J.R. Shealy等人，“AlGaN/GaN异质结构的 生长和钝化”，《晶体生长》，2003年，第250卷，第7-13页）；及IEEE Transactions onelectronic devices vol. 58 no. 1, 2011, page 87-94（《IEEE电子器件学报》，第58卷，第1期，2011年，第87-94页）。2012年器件研究会议(2012 DRC)文集第75-76页中的文章“440V AlSiN-Passivated AlGaN/GaN High Electron Mobility Transistor with 40 GHz Bandwidth”（“440V AlSiN钝化的具有40 GHz带宽的AlGaN/GaN高电子迁移率晶体管”）报道了LPCVD AlSiN钝化的AlGaN/GaN HEMT（尽管在台式晶体管(mesa)之后沉积），接着是欧姆触点，然后是PECVD SiN和Schottky栅极，以及具有Lg 0.5um的440V Vbd和具有Lg 1um的470V（S-G间隔1um；G-D间隔5um）。
但是，本发明人已发现，与PECVD SiN钝化相比，GaN晶体管的单独钝化LPCVD或MOCVD SiN层的动态性能削弱。因此，对于结合LPCVD/MOCVD SiN和LPCVD SiN的优点的三价氮化物材料的钝化方案存在着需求。
发明内容
本公开涉及一种半导体结构，其具有三价氮化物材料的钝化层，该钝化层包括产生拉伸应力的第一SiN层和产生压缩应力的第二SiN层，该第二SiN层覆盖该第一SiN层。根据本公开的一个实施方案，该第一SiN层可通过MOCVD或LPCVD形成，该第二SiN层可通过PECVD形成。
本公开的一个实施方案涉及一种半导体结构，其包括三价氮化物材料的层；所述层的至少一部分被钝化层覆盖，其中该钝化层包括在所述三价氮化物材料层的所述至少一部分上形成的第一SiN层，和在所述第一SiN层上形成的第二SiN层；该第一SiN层具有第一厚度并在该结构中产生拉伸应力，该第二SiN层具有第二厚度并在该结构中产生压缩应力。
根据本公开的一个实施方案，该三价氮化物材料是AlGaN。
根据本公开的一个实施方案，该第一SiN层通过MOCVD或LPCVD形成。
根据本公开的一个实施方案，该第二SiN层通过PECVD形成。
根据本公开的一个实施方案，该第一SiN层具有小于1的Si/N比，该第二SiN层具有大于1的Si/N比。
根据本公开的一个实施方案，该第一SiN层具有小于5%的H含量，该第二SiN层具有大于5%的H含量。
根据本公开的一个实施方案，该第一SiN层包含44.2%的Si、54.7%的N、0.6%的H和0.5%的Cl，该第二SiN层包含43.5%的Si、33.5%的N和23%的H。
根据本公开的一个实施方案，该第一SiN层在高于600ºC的温度下形成，该第二SiN层在低于400ºC的温度下形成。
根据本公开的一个实施方案，该第一SiN层为2~50nm厚，该第二SiN层为50~200nm厚。
根据本公开的一个实施方案，该半导体结构包括使用该三价氮化物材料层作为阻挡层的晶体管；该晶体管包括在该第一和第二SiN层之后形成的栅极绝缘层。
本公开的一个实施方案涉及一种制造半导体结构的方法，该方法包括形成三价氮化物材料的层；用第一SiN层覆盖所述三价氮化物材料层的至少一部分，该第一SiN层具有第一厚度并在该结构中产生拉伸应力；并用第二SiN层覆盖该第一SiN层，该第二SiN层具有第二厚度并在该结构中产生压缩应力。
根据本发明的一个实施方案，该三价氮化物材料是AlGaN。
根据本发明的一个实施方案，该方法包括通过MOCVD或LPCVD形成该第一SiN层。
根据本发明的一个实施方案，该方法包括通过PECVD形成该第二SiN层。
根据本发明的一个实施方案，该方法包括形成具有小于1的Si/N比的该第一SiN层和具有大于1的Si/N比的该第二SiN层。
根据本发明的一个实施方案，该方法包括形成具有小于5%的H含量的该第一SiN层和具有大于5%的H含量的该第二SiN层。
根据本公开的一个实施方案，该方法包括形成具有44.2%的Si、54.7%的N、0.6%的H和0.5%的Cl的该第一SiN层和形成具有43.5%的Si、33.5%的N和23%的H的该第二SiN层。
根据本发明的一个实施方案，该方法包括在高于600ºC的温度下形成该第一SiN层和在低于400ºC的温度下形成该第二SiN层。
根据本公开的一个实施方案，该方法包括形成具有2-50nm的厚度的该第一SiN层和具有50-200nm的厚度的该第二SiN层。
根据本发明的一个实施方案，该方法包括使用三价氮化物材料层作为阻挡层形成晶体管；所述形成晶体管包括在该第一和第二SiN层之后形成该晶体管的栅极绝缘层。
本公开的一个实施方案还涉及具有钝化介电层的三价氮化物晶体管，该钝化介电层由在高温（600ºC以上）下沉积的SiN层和在低温（400ºC以下）下沉积的SiN层组成。
根据本公开的一个实施方案，该三价氮化物晶体管的栅极沟槽被成形为穿过该介电层并进入该半导体层。
根据本公开的一个实施方案，该三价氮化物晶体管的栅极沟槽包括栅极金属填充物，该栅极金属填充物形成一体化栅极场板。
本公开的另一个实施方案涉及一种按以下顺序制造晶体管（例如如上所述的晶体管）的方法：
通过低压化学气相沉积或金属有机化学气相沉积来沉积高温SiN层；
通过等离子体增强化学气相沉积来沉积低温SiN层；
使栅极沟槽成形穿过该介电层，该沟槽的底部止于该半导体表面上或进入该半导体；
形成覆盖该栅极沟槽的至少该底部的栅极绝缘物；
使源极/漏极欧姆触点成形穿过该介电层并进入该半导体；
形成栅电极，其中栅极金属填充该栅极沟槽，并且延伸出该沟槽之外从而在该介电层的顶部上。
附图说明
图1-6示出根据本公开的一个实施方案的制造示例性晶体管的步骤。附图旨在说明本公开的某些方面和实施方案。
图7是说明根据本公开的一个实施方案的制造示例性晶体管的方法的流程图。
所描述的附图仅为示意性的，而不是限制性的。
具体实施方式
现将结合具体实施方案并参考某些附图来说明本公开，但是本公开并不限于这些实施方案和附图，而是仅由权利要求书限定。所描述的附图仅为示意性的，而不是限制性的。在附图中，为了说明的目的，一些元件的大小可能是夸大的，并不是按比例绘制。尺寸和相对尺寸未必与本公开实际付诸实施的情况相对应。
此外，说明书和权利要求书中的术语第一、第二、第三等是用来区别类似的元件，未必是描述次序或时间顺序。这些术语在适当的情况下可互换，并且本公开的实施方案可按与本文描述或说明的次序不同的次序来操作。
此外，说明书和权利要求书中的术语顶部、底部、之上、之下等是用于叙述上的目的，未必是用于描述相对位置。这样使用的这些术语在适当的情况下可互换，并且本文描述的本公开的实施方案可按与本文描述或说明的取向不同的取向来操作。
此外，各个实施方案，尽管被称为“优选的”，但应作为本公开可以被实施的示例性方式来理解，而不是被理解为限制本公开的范围。
权利要求中使用的术语“包括”不应被解释为局限于在它后面所列的元件或步骤；它不排除其他元件或步骤。它要被解释为指明所提及的规定特征、整数、步骤或部件的存在，但不排除一种或多种其他特征、整数、步骤或部件或它们的群组的存在或添加。因此，“包括A和B的装置”这个措辞的范围应不限于仅由部件A和B组成的装置，而是对于本公开而言，该装置的只被列举的部件是A和B，并且该权利要求应被解释为包括这些部件的等同物。
图1-6示出了根据本公开的一个实施方案的制造增强型三价氮化物HEMT的方法。
图1显示半导体结构10，其包括SiN层12、AlGaN阻挡层14、AlN间隔层16和GaN通道层18，该SiN层被形成于该AlGaN阻挡层的顶部上，该AlGaN阻挡层被形成于该AlN间隔层的顶部上，该AlN间隔层被形成于该GaN通道层的顶部上。根据本公开的一个实施方案，SiN层12可通过MOCVD或LPCVD形成。根据本公开的一个实施方案，SiN层12在高于600ºC的温度下形成。根据本公开的一个实施方案，SiN层12具有小于1的Si/N比。根据本公开的一个实施方案，SiN层12具有小于5%的H含量。根据本公开的一个实施方案，SiN层12包含44.2%的Si、54.7%的N、0.6%的H和0.5%的Cl。根据本公开的一个实施方案，SiN层12可具有2至50nm之间的厚度。根据本公开的一个实施方案，SiN层12可具有20nm的厚度。
在图2中，SiN层20被形成于半导体结构10的SiN层12的顶部上。根据本发明的一个实施方案，SiN层20可通过PECVD形成。根据本公开的一个实施方案，SiN层20在低于400ºC的温度下形成。根据本公开的一个实施方案，SiN层20具有大于1的Si/N比。根据本公开的一个实施方案，SiN层20具有大于5%的H含量。根据本公开的一个实施方案，SiN层20包含43.5%的Si、33.5%的N和23%的H。根据本公开的一个实施方案，SiN层20可具有50至200nm之间的厚度。根据本公开的一个实施方案，SiN层20可具有100nm的厚度。
SiN层20在结构10中产生压缩应力或者压缩残余应力，而SiN层12在结构10中产生拉伸应力或拉伸残余应力。换句话说，SiN层20如果不附接于结构10的话会具有稍大的表面积，但结构10防止层20具有较大表面积，从而在该结构中产生压缩应力。类似地，SiN层12如果不附接于结构10的话会具有稍小的表面积，但结构10防止层12具有较小表面积，从而在该结构中产生拉伸应力。
本发明人已注意到，在产生拉伸应力的SiN钝化层（如SiN层12）的顶部上形成的产生压缩应力的SiN钝化层（如SiN层20），可产生十分稳定的组合SiN钝化层。本发明人已注意到，这种组合SiN钝化层尤其出色地耐受在该组合SiN钝化层完成之后进行的高温制造步骤。
在图3中，晶体管栅极沟槽22被蚀刻穿过SiN层12和20并进入阻挡层14，接近间隔层16。该沟槽的蚀刻可例如通过基于氟的等离子体蚀刻来完成。
在图4中，在沟槽22的至少底部之上形成绝缘层24。根据本公开的一个实施方案（如图4中所示），绝缘层24也覆盖沟槽22的壁。根据本公开的一个实施方案（如图4中所示），绝缘层24还覆盖SiN层20。绝缘层24的材料可为AlN、SiN Al2O3、HfO2、MgO、Gd2O3、Ga2O3、ScO2、SiO2或者它们的组合。
根据本公开的一个实施方案，充当栅极介电层的绝缘层24可通过MOCVD或MBE（分子束外延）在大于500ºC的温度下沉积。有利地，层20和12组合形成的钝化层表现出对后续的高温工艺步骤（如沉积栅极介电层的步骤）的良好耐受性。例如，在沉积栅极介电层24时，层20和12组合形成的钝化层不分层。
在图5中，在被成形穿过绝缘层24、SiN层20和12、阻挡层14和间隔层16的凹进处中，已形成了与通道层18接触的源极欧姆触点电极26和漏极欧姆触点电极28。电极26和28的材料可为Ti/Al。
在图6中，已在沟槽22中的绝缘层24上形成了栅电极30，从而完成了具有源电极26、栅电极30和漏电极28的晶体管32。电极30的材料可为Ti、TiN、Ni或Al。根据本发明的一个实施方案，栅电极30的顶部部分可在水平方向上扩展，例如在绝缘层24的一部分上方扩展，并形成栅极场板。
图7是说明根据本公开的一个实施方案的制造示例性晶体管的方法的流程图。该方法包括：
-形成三价氮化物材料的层14（步骤40）；
-用第一SiN层12覆盖所述三价氮化物材料层14的至少一部分，该第一SiN层12具有第一厚度并在该结构中产生拉伸应力（步骤42）；且
-用第二SiN层20覆盖该第一SiN层12，该第二SiN层20具有第二厚度并在该结构中产生压缩应力（步骤44）。
根据本公开的一个实施方案，该方法另外包括：
-形成穿过SiN层20、12并到达该三价氮化物材料层上或进入该三价氮化物材料层中的沟槽22（步骤46）； 该沟槽将变成晶体管32的栅极沟槽；
-形成覆盖该沟槽的至少底部的绝缘层24（栅极氧化物）（步骤48）；
-使欧姆触点（该晶体管的源极触点和漏极触点26、28）成形穿过第一SiN层12和第二SiN层20及三价氮化物材料层14（步骤50）；以及
-在该沟槽中形成导电电极30（例如金属电极），并任选地使导电电极30延伸出该沟槽之外从而在第二SiN层20的顶部上，由此形成栅电极并任选地形成栅极场板（步骤52）。
前文的描述详细说明了本发明的某些实施方案。但是，应认识到，无论前文的描述在文字上看来有多详细，本发明都可按多种方式实施。
例如，上文的描述是针对HEMT的一部分中的钝化层作出的。但是，本公开的实施方案还涉及位于其他电子部件的某些部分之上的钝化层，所述其他电子部件例如其他晶体管或者二极管、肖特基(shottky)二极管、光电二极管等。
此外，以上描述是针对使用组合SiN钝化层来钝化AlGaN层而作出的。但是，根据本发明的一个实施方案的组合SiN钝化层也可用于钝化GaN、AlInGaN、AlInN、AlN、InGaN的层或者其他三价氮化物层。
而且，以上描述是针对使用组合SiN钝化层12、20来钝化在AlN间隔层16（其本身在GaN通道层18的顶部上形成）的顶部上形成的AlGaN层14而作出的，但是根据本发明的一个实施方案的组合SiN钝化层12、20也可用来钝化其他AlGaN/GaN异质结构。
应指出的是，在描述本发明的某些特征或方面时使用特定的术语，不应被理解为暗示该术语在本文中被再定义为局限于包括该术语所涉及的本发明特征或方面的任何具体特性。
虽然前文的具体描述已显示、描述和指出了本发明的适用于各种实施方案的新特征，但应理解，本领域技术人员在不偏离本发明的精神的前提下，可对本文所说明的装置或方法的形式和细节作出各种省略、置换和改变。本发明的范围由随附的权利要求书限定，而不是由前文的描述限定。所有落入权利要求的含义或等同范围内的改变都被涵盖在权利要求的范围内。
所有在本文中描述的元件、部件和步骤都优选地被包括。应理解，任何这些元件、部件和步骤可被其他元件、部件和步骤取代或者被完全删除，这对本领域技术人员来说是显而易见的。
概括而言，本文件公开了至少以下内容：
一种半导体结构，包括三价氮化物材料的层，所述层的至少一部分被钝化层覆盖，其中该钝化层包括在所述三价氮化物材料层的所述至少一部分上形成的第一SiN层和在所述第一SiN层上形成的第二SiN层；该第一SiN层具有第一厚度并在该结构中产生拉伸应力，该第二SiN层具有第二厚度并在该结构中产生压缩应力。
本申请还至少包括如下构思：
构思1. 一种半导体结构，包括三价氮化物材料的层；所述层的至少一部分被钝化层覆盖，其中所述钝化层包括：
在所述三价氮化物材料层的所述至少一部分上形成的第一SiN层，所述第一SiN层具有第一厚度并在所述结构中产生拉伸应力；和
在所述第一SiN层上形成的第二SiN层，所述第二SiN层具有第二厚度并在所述结构中产生压缩应力。
构思2. 根据构思1所述的半导体结构，其中所述三价氮化物材料是AlGaN。
构思3. 根据构思1或2所述的半导体结构，其中所述第一SiN层通过MOCVD或LPCVD形成。
构思4. 根据构思1至3所述的半导体结构，其中所述第二SiN层通过PECVD形成。
构思5. 根据构思1至4所述的半导体结构，其中所述第一SiN层具有小于1的Si/N比，所述第二SiN层具有大于1的Si/N比。
构思6. 根据构思1至5所述的半导体结构，其中所述第一SiN层具有小于5%的H含量，所述第二SiN层具有大于5%的H含量。
构思7. 根据构思1至6所述的半导体结构，其中：
所述第一SiN层包含44.2%的Si、54.7%的N、0.6%的H和0.5%的Cl；且
所述第二SiN层包含43.5%的Si、33.5%的N和23%的H。
构思8. 根据构思1至7所述的半导体结构，其中所述第一SiN层在高于600ºC的温度下形成，并且其中所述第二SiN层在低于400ºC的温度下形成。
构思9. 根据构思1至8所述的半导体结构，其中所述第一SiN层为2~50nm厚，所述第二SiN层为50~200nm厚。
构思10. 根据构思1至9所述的半导体结构，包括使用所述三价氮化物材料层作为阻挡层的晶体管，所述晶体管包括在所述第一和第二SiN层之后形成的栅极绝缘层。
构思11. 一种制造半导体结构的方法，所述方法包括：
形成三价氮化物材料的层；
用第一SiN层覆盖所述三价氮化物材料层的至少一部分，所述第一SiN层具有第一厚度并在所述结构中产生拉伸应力；及
用第二SiN层覆盖所述第一SiN层，所述第二SiN层具有第二厚度并在所述结构中产生压缩应力。
构思12. 根据构思11所述的方法，其中所述三价氮化物材料是AlGaN。
构思13. 根据构思11至12所述的方法，包括通过MOCVD或LPCVD形成所述第一SiN层。
构思14. 根据构思11至13所述的方法，包括通过PECVD形成所述第二SiN层。
构思15. 根据构思11至14所述的方法，包括形成具有小于1的Si/N比的所述第一SiN层和具有大于1的Si/N比的所述第二SiN层。
构思16. 根据构思11至15所述的方法，包括形成具有小于5%的H含量的所述第一SiN层和具有大于5%的H含量的所述第二SiN层。
构思17. 根据构思11至16所述的方法，包括：
形成具有44.2%的Si、54.7%的N、0.6%的H和0.5%的Cl的所述第一SiN层；及
形成具有43.5%的Si、33.5%的N和23%的H的所述第二SiN层。
构思18. 根据构思11至17所述的方法，包括在高于600ºC的温度下形成所述第一SiN层和在低于400ºC的温度下形成所述第二SiN层。
构思19. 根据构思11至18所述的方法，包括形成具有2-50nm的厚度的所述第一SiN层和具有50-200nm的厚度的所述第二SiN层。
构思20. 根据构思11至19所述的方法，包括使用所述三价氮化物材料层作为阻挡层形成晶体管，所述形成晶体管包括在所述第一和第二SiN层之后形成所述晶体管的栅极绝缘层。

Claims (20)

1.一种半导体结构，包括三价氮化物材料的层；所述层的至少一部分被钝化层覆盖，其中所述钝化层包括：
在所述三价氮化物材料层的所述至少一部分上形成的第一SiN层，所述第一SiN层具有第一厚度并在所述结构中产生拉伸应力；和
在所述第一SiN层上形成的第二SiN层，所述第二SiN层具有第二厚度并在所述结构中产生压缩应力。
2.根据权利要求1所述的半导体结构，其中所述三价氮化物材料是AlGaN。
3.根据权利要求1所述的半导体结构，其中所述第一SiN层通过MOCVD或LPCVD形成。
4.根据权利要求1所述的半导体结构，其中所述第二SiN层通过PECVD形成。
5.根据权利要求1所述的半导体结构，其中所述第一SiN层具有小于1的Si/N比，所述第二SiN层具有大于1的Si/N比。
6.根据权利要求1所述的半导体结构，其中所述第一SiN层具有小于5%的H含量，所述第二SiN层具有大于5%的H含量。
7.根据权利要求1所述的半导体结构，其中：
所述第一SiN层包含44.2%的Si、54.7%的N、0.6%的H和0.5%的Cl；且
所述第二SiN层包含43.5%的Si、33.5%的N和23%的H。
8.根据权利要求1所述的半导体结构，其中所述第一SiN层在高于600ºC的温度下形成，并且其中所述第二SiN层在低于400ºC的温度下形成。
9.根据权利要求1所述的半导体结构，其中所述第一SiN层为2~50nm厚，所述第二SiN层为50~200nm厚。
10.根据权利要求1所述的半导体结构，包括使用所述三价氮化物材料层作为阻挡层的晶体管，所述晶体管包括在所述第一和第二SiN层之后形成的栅极绝缘层。
11.一种制造半导体结构的方法，所述方法包括：
形成三价氮化物材料的层；
用第一SiN层覆盖所述三价氮化物材料层的至少一部分，所述第一SiN层具有第一厚度并在所述结构中产生拉伸应力；及
用第二SiN层覆盖所述第一SiN层，所述第二SiN层具有第二厚度并在所述结构中产生压缩应力。
12.根据权利要求11所述的方法，其中所述三价氮化物材料是AlGaN。
13.根据权利要求11所述的方法，包括通过MOCVD或LPCVD形成所述第一SiN层。
14.根据权利要求11所述的方法，包括通过PECVD形成所述第二SiN层。
15.根据权利要求11所述的方法，包括形成具有小于1的Si/N比的所述第一SiN层和具有大于1的Si/N比的所述第二SiN层。
16.根据权利要求11所述的方法，包括形成具有小于5%的H含量的所述第一SiN层和具有大于5%的H含量的所述第二SiN层。
17.根据权利要求11所述的方法，包括：
形成具有44.2%的Si、54.7%的N、0.6%的H和0.5%的Cl的所述第一SiN层；及
形成具有43.5%的Si、33.5%的N和23%的H的所述第二SiN层。
18.根据权利要求11所述的方法，包括在高于600ºC的温度下形成所述第一SiN层和在低于400ºC的温度下形成所述第二SiN层。
19.根据权利要求11所述的方法，包括形成具有2-50nm的厚度的所述第一SiN层和具有50-200nm的厚度的所述第二SiN层。
20.根据权利要求11所述的方法，包括使用所述三价氮化物材料层作为阻挡层形成晶体管，所述形成晶体管包括在所述第一和第二SiN层之后形成所述晶体管的栅极绝缘层。
CN201580022667.4A 2014-05-08 2015-04-22 具有钝化的三价氮化物层的半导体结构及其制造方法 Active CN106463526B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/272,993 US9761438B1 (en) 2014-05-08 2014-05-08 Method for manufacturing a semiconductor structure having a passivated III-nitride layer
US14/272,993 2014-05-08
PCT/US2015/027175 WO2015171321A1 (en) 2014-05-08 2015-04-22 Semiconductor structure having a passivated iii-nitride layer and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
CN106463526A true CN106463526A (zh) 2017-02-22
CN106463526B CN106463526B (zh) 2020-02-21

Family

ID=54392847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580022667.4A Active CN106463526B (zh) 2014-05-08 2015-04-22 具有钝化的三价氮化物层的半导体结构及其制造方法

Country Status (4)

Country Link
US (1) US9761438B1 (zh)
EP (1) EP3140868B1 (zh)
CN (1) CN106463526B (zh)
WO (1) WO2015171321A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446169A (zh) * 2020-06-17 2020-07-24 浙江集迈科微电子有限公司 基于源极应力层的GaN器件及制备方法
CN112582253A (zh) * 2019-09-30 2021-03-30 长鑫存储技术有限公司 改善半导体器件内应力的方法及半导体器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3285290B1 (en) * 2016-08-15 2019-03-06 ABB Schweiz AG Power semiconductor device and method for manufacturing such a power semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166815A1 (en) * 2007-12-28 2009-07-02 Fujitsu Limited Semiconductor device and method for manufacturing semiconductor device
US20130264657A1 (en) * 2012-04-06 2013-10-10 Sumitomo Electric Device Innovations, Inc. Semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652177A (en) * 1996-08-22 1997-07-29 Chartered Semiconductor Manufacturing Pte Ltd Method for fabricating a planar field oxide region
US7371637B2 (en) * 2003-09-26 2008-05-13 Cypress Semiconductor Corporation Oxide-nitride stack gate dielectric
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
EP1983559B1 (en) 2006-02-07 2016-04-20 Fujitsu Ltd. Semiconductor device and process for producing the same
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
US8674407B2 (en) 2008-03-12 2014-03-18 Renesas Electronics Corporation Semiconductor device using a group III nitride-based semiconductor
US8105889B2 (en) 2009-07-27 2012-01-31 Cree, Inc. Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
KR101832361B1 (ko) * 2011-01-19 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2012156332A (ja) * 2011-01-26 2012-08-16 Toshiba Corp 半導体素子
JP6017125B2 (ja) 2011-09-16 2016-10-26 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9601638B2 (en) * 2011-10-19 2017-03-21 Nxp Usa, Inc. GaN-on-Si switch devices
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
WO2013123225A1 (en) * 2012-02-17 2013-08-22 Applied Materials, Inc. Passivation film stack for silicon-based solar cells
JP6178065B2 (ja) * 2012-10-09 2017-08-09 株式会社東芝 半導体装置
EP2933827B1 (en) * 2012-12-17 2021-09-15 Mitsubishi Electric Corporation Transistor having nitride semiconductor used therein and method for manufacturing transistor having nitride semiconductor used therein
CN105164811B (zh) * 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
JP5940481B2 (ja) * 2013-03-22 2016-06-29 株式会社東芝 半導体装置
JP6301640B2 (ja) * 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6270572B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166815A1 (en) * 2007-12-28 2009-07-02 Fujitsu Limited Semiconductor device and method for manufacturing semiconductor device
US20130264657A1 (en) * 2012-04-06 2013-10-10 Sumitomo Electric Device Innovations, Inc. Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582253A (zh) * 2019-09-30 2021-03-30 长鑫存储技术有限公司 改善半导体器件内应力的方法及半导体器件
CN112582253B (zh) * 2019-09-30 2022-03-22 长鑫存储技术有限公司 改善半导体器件内应力的方法及半导体器件
CN111446169A (zh) * 2020-06-17 2020-07-24 浙江集迈科微电子有限公司 基于源极应力层的GaN器件及制备方法

Also Published As

Publication number Publication date
EP3140868A1 (en) 2017-03-15
US9761438B1 (en) 2017-09-12
WO2015171321A1 (en) 2015-11-12
EP3140868B1 (en) 2022-01-26
CN106463526B (zh) 2020-02-21
EP3140868A4 (en) 2017-12-13

Similar Documents

Publication Publication Date Title
US9620599B2 (en) GaN-based semiconductor transistor
CN104377241B (zh) 功率半导体器件及其制造方法
CN101689561B (zh) 高压GaN基异质结晶体管的终止结构和接触结构
JP5348364B2 (ja) ヘテロ接合型電界効果半導体装置
US20130105814A1 (en) Active Area Shaping for III-Nitride Devices
US9472626B2 (en) High performance III-nitride power device
CN104241350B (zh) 用于常关化合物半导体晶体管的栅极堆叠
JP5306438B2 (ja) 電界効果トランジスタおよびその製造方法
EP2904641B1 (en) Hydrogen mitigation schemes in the passivation of advanced devices
Chen et al. AlN passivation by plasma-enhanced atomic layer deposition for GaN-based power switches and power amplifiers
CN106158926B (zh) 半导体装置及其制作方法
US20200357905A1 (en) Iii-nitride transistor device with a thin barrier
TWI701839B (zh) 半導體結構及其製造方法
KR101968374B1 (ko) 개선된 패시베이션 층을 갖는 iii-n 층 스택을 포함하는 소자 및 관련 제조 방법
CN107004704B (zh) 用于ⅲa-n族器件的缓冲堆叠
CN102832231A (zh) 化合物半导体器件及其制造方法
US10720506B1 (en) Method of manufacturing gate structure for gallium nitride high electron mobility transistor
US20230075628A1 (en) Semiconductor device and method for manufacturing the same
CN110246894A (zh) 电子器件和形成电子器件的方法
CN106783945A (zh) 一种GaN基增强型电子器件的材料结构
CN106463526A (zh) 具有钝化的三价氮化物层的半导体结构及其制造方法
CN103296078B (zh) 具有栅极隔离物的增强型GaN高电子迁移率晶体管器件及其制备方法
JP2008084942A (ja) Ｍｉｓ型ｆｅｔのゲート絶縁層
US20120098037A1 (en) Device having series-connected high electron mobility transistors and manufacturing method thereof
CN108767017A (zh) 一种半导体器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant