CN102832231A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN102832231A
CN102832231A CN2012102000702A CN201210200070A CN102832231A CN 102832231 A CN102832231 A CN 102832231A CN 2012102000702 A CN2012102000702 A CN 2012102000702A CN 201210200070 A CN201210200070 A CN 201210200070A CN 102832231 A CN102832231 A CN 102832231A
Authority
CN
China
Prior art keywords
compound semiconductor
multilayer structure
semiconductor multilayer
thickness
resilient coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102000702A
Other languages
English (en)
Inventor
今西健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102832231A publication Critical patent/CN102832231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种包括衬底和化合物半导体多层结构的化合物半导体器件，该化合物半导体多层结构形成在衬底上并且包含含有第III族元素的化合物半导体，其中所述化合物半导体多层结构具有10μm或更小的厚度，并且铝原子的百分比为第III族元素的原子数的50％或更多。

Description

化合物半导体器件及其制造方法
技术领域
本文中讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
氮化物半导体具有如高的饱和电子漂移速度和宽的带隙等特性，因此被尝试用于高电压大功率半导体器件。例如，作为氮化物半导体的GaN具有大于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)的3.4eV带隙，并且还具有高的击穿场强。因此，GaN是非常有潜力的用于获得高电压和大功率的电源的半导体器件的材料。
已经有大量关于包含氮化物半导体的半导体器件如场效应晶体管以及尤其关于高电子迁移率晶体管(HEMT)的报道。例如，在GaN基HEMT(GaN-HEMT)中，包括由GaN制成的电子传输层和由AlGaN制成的电子供给层的AlGaN/GaN-HEMT正在引起关注。在AlGaN/GaN-HEMT中，在AlGaN中引起由于GaN与AlGaN之间的晶格常数差异产生的应力。由于由此导致的压电极化和AlGaN的自发极化，获得了高浓度的二维电子气(2DEG)。因此，AlGaN/GaN-HEMT有望作为高效率开关元件、用于电动车辆的高电压功率器件等。
由于非常难以制造GaN单晶体，所以没有用于GaN半导体器件的大尺寸衬底。因此，通过异质外延生长，在SiC、蓝宝石、Si等的衬底上形成GaN晶体层。特别地，可以以低成本制造具有大尺寸和高质量的Si衬底。因此，近年来，针对GaN半导体器件的实际应用，已经做了在Si衬底上形成GaN晶体层的各种尝试。
使用大电压来操作GaN半导体器件。因此，在使用Si衬底等的情况下，已知的是，由所施加的电压产生的电场穿过化合物半导体多层结构的有源部分以到达Si衬底的一部分，并且因此在Si衬底产生了介电击穿。GaN晶体层在耐介电击穿抗性方面很优异。因此，可以以如下方式抑制衬底的介电击穿，该方式使得包括在布置在衬底上的化合物半导体多层结构中的GaN晶体层形成为具有大的厚度。
但是，在使用Si衬底的情况下，在Si衬底与GaN晶体层之间存在大的晶格常数和热膨胀系数差异。因此，难以在Si衬底上形成GaN晶体层；因此，存在不能充分抑制Si衬底的介电击穿的问题。特别地，在Si衬底与GaN晶体层之间的晶格常数和热膨胀系数差异非常大；因此，GaN晶体层不能形成得太厚。而且，作为用于生长GaN晶体的衬底，与SiC衬底、蓝宝石衬底等相比，Si衬底具有较小的带隙和较差的绝缘性能。Si衬底通常具有低电阻率。因此，目前，常规的GaN半导体器件不能确保Si衬底等的介电强度。日本第2010-199597号公开特许公报是相关技术的示例。
发明内容
本发明的一个目的是提供一种具有高可靠性的化合物半导体器件和制造化合物半导体器件的方法。化合物半导体器件包括具有优异的耐介电击穿性的化合物半导体多层结构，充分地抑制了Si衬底的介电击穿，并且在化合物半导体器件被夹断的情况下具有非常小的漏电流。
根据本发明的一个方面，一种化合物半导体器件包括：衬底；和化合物半导体多层结构，所述化合物半导体多层结构形成在衬底上并且包含含有第III族元素的化合物半导体，其中所述化合物半导体多层结构具有10μm或更小的厚度，并且铝原子的百分比为第III族元素的原子数的50％或更多。
附图说明
图1A至1C是示出根据第一实施方案的制造AlGaN/GaN-HEMT的方法步骤的示意性截面图；
图2A和2B是示出根据第一实施方案的制造AlGaN/GaN-HEMT的方法在图1之后的步骤的示意性截面图；
图3A和3B是示出根据第一实施方案的制造AlGaN/GaN-HEMT的方法在图2之后的步骤的示意性截面图；
图4是示出如何形成第一实施方案中的化合物半导体多层结构的第一缓冲层的示意性截面图；
图5是示出在化合物半导体多层结构中GaN层的厚度与薄层电阻之间的关系的图；
图6是示出根据第一实施方案的AlGaN/GaN-HEMT和化合物半导体多层结构的部件在深度方向的分布的示意图；
图7是示出通过评估AlGaN/GaN-HEMT的介电强度而获得的结果的曲线图；
图8是示出通过评估AlGaN/GaN-HEMT的夹断特性所获得的结果的曲线图；
图9A和9B是示出通过评估AlGaN/GaN-HEMT的能带所获得的结果的曲线图；
图10是示出通过研究包括具有不同厚度的第一缓冲层的化合物半导体多层结构的厚度与介电强度之间的关系所获得的结果的曲线图；
图11A和11B是示出根据第二实施方案的制造AlGaN/GaN-HEMT的方法主要步骤的示意性截面图；
图12是示出如何形成第二实施方案中的化合物半导体多层结构的第二缓冲层的示意性截面图；
图13是示出根据第二实施方案的AlGaN/GaN-HEMT和化合物半导体多层结构的部件的深度方向分布的示意图；
图14是示出根据第三实施方案的电源装置的示意性配置的布线图；和
图15是示出根据第四实施方案的高频放大器的示意性配置的布线图。
具体实施方式
下文中，将参考附图对实施方案进行详细描述。在实施方案中，描述了化合物半导体器件的配置和制造化合物半导体器件的方法。
在图中，为了方便说明，没有准确地示出某些部件的相对尺寸和厚度。
第一实施方案
该实施方案公开了可用作化合物半导体器件的AlGaN/GaN-HEMT。
图1A至3B是示出根据第一实施方案的制造AlGaN/GaN-HEMT的方法步骤的示意性截面图。
可以使用多种衬底如SiC衬底、蓝宝石衬底、Si衬底、GaAs衬底和GaN衬底，而不管所述衬底是导电的、半绝缘的或绝缘的。例如，本文中可以使用SiC衬底、蓝宝石衬底和Si衬底，这是因为这些衬底能够容易制造为具有大的直径并且具有优异的通用性。在该实施方案中，以Si衬底的使用作为示例，原因是Si衬底具有优异的通用性并且制造成本低。
如图1A所示，在Si衬底1上形成化合物半导体多层结构2。
化合物半导体多层结构2包括第一缓冲层2A、第二缓冲层2B、电子传输层2C、电子供给层2D和帽层2E。第一缓冲层2A由AlN制成。第二缓冲层2B由非有意掺杂有杂质的i型AlGaN(i-AlGaN)制成。电子传输层2C由非有意掺杂有杂质的GaN(i-GaN)制成。电子供给层2D由n-AlGaN制成。帽层2E由n-GaN制成。
在该实施方案中，化合物半导体多层结构2具有约10μm或更小的厚度，并且铝原子的百分比为其中所包含的第III族元素的原子数的50％或更多。化合物半导体多层结构2由包含第V族元素氮(N)以及第III族元素镓(Ga)和铝(Al)的第III-V族半导体制成。N可以化学键合至所有的第III族元素。因此，N原子的百分比理论上为化合物半导体多层结构2中的所有原子数的50％。Al原子的百分比为所有原子数的25％或更多，即，Al原子的百分比为第III族元素的所有原子数的50％或更多。换言之，这意味着Al-N键的数目为第III族元素与N的所有化学键(Ga-N键和Al-N键)的数目的50％或更多。
第一缓冲层2A具有在其最下部形成生长核的功能、缓冲Si衬底1中的Si与第二缓冲层2B中的AlGaN之间的晶格常数差异的功能以及耐介电击穿的功能，如下文所述的。第二缓冲层2B具有缓冲第一缓冲层2A中的AlN与电子传输层2C中的GaN之间的晶格常数差异的功能。
在AlGaN/GaN-HEMT中，在其操作期间，在电子传输层2C与电子供给层2D之间的界面附近产生二维电子气(2DEG)。2DEG是由于在电子传输层2C中的化合物半导体(本文中是GaN)与电子供给层2D中的化合物半导体(本文中是AlGaN)之间的自发极化差异以及它们之间的压电极化差异而产生的。
为了形成化合物半导体多层结构2，通过晶体生长工艺如金属有机化学气相沉积(MOCVD)工艺，在Si衬底1上沉积以下化合物半导体。可以使用分子束外延(MBE)等来代替MOCVD工艺。
在Si衬底1上以厚的方式沉积AlN至约1,000nm的厚度，从而形成第一缓冲层2A。图1A和图4中示出了该层。
具体地，使用三甲基铝(TMAl)气体和氨(NH3)气的气体混合物作为源气体。气体混合物中的NH3与TMAl之比即V/III比设定为10000或更大，例如20000。沉积AlN至例如约50nm的厚度，从而形成下部AlN层2a1。由于下部AlN层2a1在其中NH3与TMAl之比即V/III比为如上所述一样大的条件下形成，所以，AlN在生长表面上形成为岛状并且因此下部AlN层2a1具有不平坦的表面。
接下来，将NH3与TMAl之比即V/III比设定为2.0或更小，例如1.0，并且，在下部AlN层2a1上沉积AlN至例如约100nm的厚度，从而形成上部AlN层2a2。由于上部AlN层2a2在其中NH3与TMAl之比即V/III比为如上所述一样小的条件下形成，所以，促进了Al原子和N原子在生长表面上的迁移并且因此上部AlN层2a2具有平坦表面。如上所述，上部AlN层2a2沉积在下部AlN层2a1上，从而形成了具有平坦表面的AlN层2a。
重复形成AlN层2a的步骤数次，例如七次，从而堆叠数个AlN层2a(本文中为七个AlN层2a)以形成第一缓冲层2A。第一缓冲层2A具有约1000nm的大厚度。图4示出了堆叠的AlN层2a中的三个AlN层。上部AlN层2a2之一在最上面，并且因此第一缓冲层2A具有平坦表面。例如，TEM分析证实，组成第一缓冲层2A的AlN层2a各自具有由具有不平坦表面的下部AlN层2a1和具有平坦表面的上部AlN层2a2组成的多层结构。
为了通过提高化合物半导体多层结构2中的Al含量来确保Si衬底1的介电强度，优选将以厚的方式形成置于Si衬底1与电子传输层2C之间并且由AlN制成的第一缓冲层2A。但是，AlN不与衬底材料如Si和SiC晶格匹配。因此，如果在Si衬底1上以厚的方式形成第一缓冲层2A，则由于晶格失配，在第一缓冲层2A中引起大的应力。因此，难以以厚的方式形成第一缓冲层2A。
在该实施方案中，下部AlN层2a1和上部AlN层2a2分别具有岛状生长表面和平坦生长表面并且交替堆叠，从而形成第一缓冲层2A。由于充分厚的第一缓冲层2A通过交替堆叠表面形态不同并且相对较薄的上部AlN层2a1和下部AlN层2a2来形成，如上所述的，所以减小了第一缓冲层2A中的应力。已经发现，可以稳定地形成厚AlN晶体，即使在衬底材料与AlN之间具有大的晶格失配也是如此。
为了交替地沉积具有岛状生长表面的下部AlN层2a1和具有平坦生长表面的上部AlN层2a2，可以使用除改变V/III比的方法以外的方法。例如，可以使用改变AlN的生长温度的方法。具体地，在例如约850℃至950℃的温度下生长下部AlN层2a2，并且可以在高于下部AlN层2a1的生长温度的温度、即例如约1000℃至1150℃的温度下生长上部AlN层2a2。
每个下部AlN层2a1的上表面可以以不平坦的方式制成，其方式为，在形成下部AlN层2a1之后，停止源气体的供给，并且加热下部AlN层2a1到约1100℃至1200℃的温度并随后保持在该温度下。
在形成第一缓冲层2A之后，在第一缓冲层2A上依次沉积第二缓冲层2B、电子传输层2C、电子供给层2D和帽层2E。
具体地，以在具有平坦表面的第一缓冲层2A上沉积i-AlGaN至约200nm的厚度(例如Al0.50Ga0.50N)的方式形成第二缓冲层2B。按以薄的方式沉积i-GaN至例如250nm或更小的厚度(本文中约230nm)的方式形成电子传输层2C。以沉积n-AlGaN(例如Al0.25Ga0.75N)至约30nm的厚度的方式形成电子供给层2D。以沉积n-GaN至约10nm的厚度的方式形成帽层2E。
如上所述，在Si衬底1上形成化合物半导体多层结构2。
关于用于沉积AlGaN和GaN的条件，使用TMAl气体、三甲基镓(TMGa)气体和NH3气体的混合气体作为源气体。作为Al源的TMAl气体和作为Ga源的TMGa气体的供给和流量根据待生长的化合物半导体层来适当地设定。作为公共源的NH3气体的流量是约10cc/分钟至100L/分钟。沉积压力是约50托至300托。沉积温度为约1000℃至1200℃。
在沉积n型形式的GaN和AlGaN的情况下，例如，向源气体添加包含用作n型杂质的Si的SiH4气体，从而使GaN和AlGaN掺杂有Si。Si的掺杂浓度为约1×1018cm-3至1×1020cm-3，例如约5×1018cm-3。
如图1B所示，形成隔离结构3。在图2A和随后的图中，没有示出隔离结构3。
特别地，向化合物半导体多层结构2的隔离区域注入例如氩(Ar)。这使得隔离结构3能够形成在化合物半导体多层结构2和Si衬底1的表面部分中。隔离结构3在化合物半导体多层结构2上限定有源区域。隔离结构3可以具有足以电隔离元件的深度并且可以延伸到化合物半导体多层结构2的中间部分或穿过化合物半导体多层结构2。
例如，可以使用浅槽隔离(STI)工艺代替以上注入工艺来形成隔离结构3。在这种情况下，例如，可以使用含氯的蚀刻气体来对化合物半导体多层结构2进行干法蚀刻。
如图1C中示出的，形成源电极4和漏电极5。
具体地，在其中计划形成源电极4和漏电极5并且布置在化合物半导体多层结构2上的位置(计划的电极位置)处形成电极凹部10A和10B。
将抗蚀剂施加到化合物半导体多层结构2上。通过光刻法来处理抗蚀剂，从而在抗蚀剂中形成开口，使得化合物半导体多层结构2的对应于所计划的电极位置的表面部分通过开口暴露。这使得能够形成具有开口的抗蚀剂掩模。
使用抗蚀剂掩模通过干法蚀刻移除对应于所计划的电极位置的帽层2E的一部分，使得电子供给层2D的表面暴露。这使得能够形成电极凹部10A和10B，使得电子供给层2D的对应于所计划的电极位置的表面部分暴露。关于蚀刻条件，所使用的蚀刻气体是惰性气体，例如Ar和基于氯的气体如Cl2；Cl2的流量为例如30cc/分钟；它的压力是2Pa；并且输入射频(RF)功率是20W。电极凹部10A和10B可以通过蚀刻形成为延伸到帽层2E的中间部分或者延伸到或穿过电子供给层2D。
通过灰化等来移除抗蚀剂掩模。
形成用于形成源电极4和漏电极5的抗蚀剂掩模。例如，在本文中使用适于剥离工艺的具有遮护结构的两层抗蚀剂。将两层抗蚀剂施加到化合物半导体多层结构2上，并且随后在其中形成用于暴露电极凹部10A和10B的开口。这使得能够形成具有这些开口的抗蚀剂掩模。
例如，通过例如气相沉积工艺，在具有用于暴露电极凹部10A和10B的开口的抗蚀剂掩模上沉积电极材料Ta和/或Al。Ta层的厚度是约20nm。Al层的厚度是约200nm。通过剥离工艺移除该抗蚀剂掩模以及沉积在其上的Ta和/或Al。随后，在氮气氛中在约400℃至1000℃如约600℃的温度下对Si衬底1进行热处理，从而使Ta和/或Al的剩余部分与电子供给层2D形成欧姆接触。在某些情况下，如果获得了电子供给层2D与Ta和/或Al的剩余部分之间的欧姆接触，则不需要执行热处理。通过上面的操作，电极凹部10A和10B填充有电极材料的一部分，并且从而形成源电极4和漏电极5。
如图2A中示出的，在化合物半导体多层结构2中形成用于形成栅电极7的电极凹部10C。
特别地，在化合物半导体多层结构2上施加抗蚀剂。通过光刻法对该抗蚀剂进行处理，从而在抗蚀剂中形成开口，使得化合物半导体多层结构2的对应于计划形成栅电极7的位置(所计划的电极位置)的表面部分通过开口暴露。这使得能够形成具有开口的抗蚀剂掩模。
使用该抗蚀剂掩模通过干法蚀刻移除帽层2E的对应于所计划的电极位置的一部分和电子供给层2D的对应于所计划的电极位置的一部分。这导致电极凹部10C形成为穿过帽层2E延伸到电子供给层2D的一部分。关于蚀刻条件，所使用的蚀刻气体是惰性气体，如Ar和基于氯的气体如Cl2；Cl2的流量为例如30cc/分钟；它的压力是2Pa；并且输入RF功率是20W。电极凹部10C可以通过蚀刻形成为延伸到电子供给层2D的中间部分或更深的部分。
通过灰化等来移除抗蚀剂掩模。
如图2B所示，形成栅极绝缘层6。
特别地，例如，在化合物半导体多层结构2上沉积绝缘材料Al2O3以覆盖电极凹部10C的壁。通过原子层沉积(ALD)工艺沉积Al2O3至约2nm至200nm(本文中约10nm)的厚度。这使得能够形成栅极绝缘层6。
例如，可以使用增强的等离子体化学气相沉积(PECVD)工艺、溅射工艺等代替ALD工艺来沉积Al2O3。此外，可以使用Al的氮化物或氧氮化物来代替Al2O3。或者，可以以如下方式形成栅极绝缘层6，该方式为沉积选自Si、Hf、Zr、Ti、Ta和W的氧化物、氮化物和氧氮化物中的一些物质以形成多层结构。
如图3A所示，形成栅电极7。
特别地，形成用于形成栅电极7的抗蚀剂掩模。例如，本文中使用适于气相沉积工艺和剥离工艺的具有遮护结构的两层抗蚀剂。将两层抗蚀剂施加到栅极绝缘层6上并且随后在其中形成了用于部分暴露栅极绝缘层6中的电极凹部10C的开口。这使得能够形成具有开口的抗蚀剂掩模。
例如，通过例如气相沉积工艺，在具有用于部分暴露栅极绝缘层6中的电极凹部10C的开口的抗蚀剂掩模上沉积电极材料Ni和/或Au。Ni层的厚度是约30nm。Au层的厚度是约400nm。通过剥离工艺移除抗蚀剂掩模以及沉积在其上的Ni和/或Au。通过以上操作，被栅极绝缘层6覆盖的电极凹部10C填充有电极材料的一部分并且由此形成栅电极7。
电极凹部10C可以形成为更靠近源电极4而不是更靠近漏电极5，使得栅电极7位于靠近源电极4处。
如图3B所示，形成钝化层8。
特别地，例如，通过例如PECVD工艺等，在源电极4、漏电极5和栅电极7上沉积氮化硅。这使得能够形成钝化层8。
其后，形成连接源电极4、漏电极5和栅电极7的布线；在其上形成帽层；并且形成在顶部处暴露的连接电极。通过这些步骤，形成根据该实施方案的AlGaN/GaN-HEMT。
在该实施方案中，AlGaN/GaN-HEMT包括如以上示出的栅极绝缘层6并且因此为MIS型。AlGaN/GaN-HEMT可以是肖特基型，即，栅电极7可以在不形成栅极绝缘层6的情况下与化合物半导体多层结构2直接接触。
不是必须使用其中栅电极7置于电极凹部10C中的栅极-凹部结构。亦即，栅极绝缘层6和栅电极7可以依次形成在化合物半导体多层结构2上或者栅电极7可以直接形成在化合物半导体多层结构2上而不在化合物半导体多层结构2中形成任何凹部。
AlN具有在Si的晶格常数与GaN的晶格常数之间的晶格常数以及在Si的热膨胀系数与GaN的热膨胀系数之间的热膨胀系数。AlN具有约11.7×106V/cm的介电击穿电压，并且GaN具有约3.3×106V/cm的介电击穿电压，即，AlN的介电击穿电压是GaN的介电击穿电压的三倍。因此，AlN是具有优异的耐介电击穿性的材料。因此，在施加高电压期间能够以如下方式抑制Si基底1的介电击穿，该方式为使化合物半导体多层结构2中的Al原子的百分比(Al-N化学键的数目的百分比)增加，并且在电子渡跃层2C的下方形成AlN(或者包含AlN的材料)的厚层。
化合物半导体多层结构2的厚度通过形成AlN(或者包含AlN的材料)的厚层而增加。但是，当化合物半导体多层结构2具有非常大的厚度时，即，例如，大于10μm的厚度，生长化合物半导体要花费很长的时间。这对于制造工艺是不可行的。当化合物半导体多层结构2具有大于10μm的厚度时，不可避免地会对Si衬底1造成负面影响(翘曲或开裂)。
GaN在结晶性方面优异；因此，在常规的化合物半导体多层结构中，已通过生长GaN的厚层来形成电子传输层。但是，已经变得清楚的是，通过形成这样的GaN厚层，没有实现器件性能方面的大幅增加。如图5所示，薄层电阻的减小得小，至多小于20％，并且迁移率并没有明显增加，即使化合物半导体多层结构中的GaN层的厚度从约200nm增加到1000nm也是如此。因此，可以保持期望的迁移率，即使该化合物半导体多层结构中的Ga原子的百分比(Ga-N化学键的百分比)减小并且形成了GaN的相对较薄的层也是如此。
该实施方案着重于化合物半导体多层结构2和其中所包含的AlN和GaN的特性。在化合物半导体多层结构2的厚度为约10μm或更小的限制下，由于AlN有助于化合物半导体多层结构2的耐介电击穿性的增加，所以化合物半导体多层结构2中的AlN的百分比设置得大并且其中的GaN含量设置得小。特别地，化合物半导体多层结构2形成为使Al原子的百分比为化合物半导体多层结构2中包含的所有原子的数目的25％或更多，即，Al原子的百分比为第III族元素的所有原子的数目的50％或更多(在这种情况下，Ga原子的百分比为第III族元素的所有原子的数目的50％或更少)。在该实施方案中，由AlN制成的第一缓冲层2A形成在Si衬底1与电子传输层2C之间以具有例如约1000nm的大厚度。相反，电子传输层2C优选地形成为具有例如约500nm或更小的小厚度，并且更优选地约250nm或更小。这使得能够实现对于Al原子的百分比的要求。
亦即，厚的第一缓冲层2A的存在使得化合物半导体多层结构2能够具有增加的AlN含量和增加的耐介电击穿性，并且薄的电子传输层2C的存在使得化合物半导体多层结构2能够具有减少的GaN含量并且减小GaN与Si衬底1之间的晶格常数差异。这使得能够在不使Si衬底1翘曲或开裂的情况下安全地抑制Si衬底1的介电击穿。
特别地，在化合物半导体多层结构2中，由AlN制成的第一缓冲层2A形成为具有约1000nm的大厚度，而由GaN制成的电子传输层2C形成为具有约100nm的小厚度，如图6中示出的，其包括附接到图3B左侧的部件的深度方向分布图。这使得Al原子的百分比为化合物半导体多层结构2中的所有原子的数目的25％或更多。
实验
以下描述执行为将根据该实施方案的AlGaN/GaN-HEMT与对比例的AlGaN/GaN-HEMT进行比较的实验。
实验1
在实验1中，对AlGaN/GaN-HEMT的介电强度进行评估。在此处，将根据第一实施方案的AlGaN/GaN-HEMT称作实施例，并且将常规的AlGaN/GaN-HEMT称作对比例。对比例的化合物半导体多层结构通过依次沉积第一缓冲层、第二缓冲层、电子传输层、电子供给层和帽层来形成，如下所述的。第一缓冲层通过将NH3与TMAl之比即V/III比设定为约3000来形成，以具有约100nm的厚度。第一缓冲层由AlN制成。在第一缓冲层上形成具有约200nm厚度的第二缓冲层。第二缓冲层由i-AlGaN制成。在第二缓冲层上形成电子传输层以具有大的厚度(在本文中为约1000nm的厚度)。电子传输层由i-GaN制成。电子供给层和帽层以与该实施方案中描述的方式基本相同的方式依次形成于电子传输层上。电子供给层由n-AlGaN制成并且具有约30nm的厚度。帽层由n-GaN制成并且具有约10nm的厚度。
在Si衬底的正面侧上形成漏电极，并且在Si衬底的背面上形成其他电极。以如下方式测量流过漏电极的电流，该方式为向漏电极施加的电压逐渐增加。图7中示出了实验结果。图7的横轴表示向漏电极施加的电压，而其纵轴表示流经漏电极的电流。
在对比例中，在大于约350V的电压处观察到了介电击穿。相反地，在实施例中，在900V的电压处没有观察到介电击穿，900V是向测量系统施加的电压的极限值。这证明根据该实施方案的AlGaN/GaN-HEMT具有比对比例的耐介电击穿性明显更优异的耐介电击穿性。
实验2
对AlGaN/GaN-HEMT的夹断特性进行评估。在实验2中，根据该实施方案的AlGaN/GaN-HEMT称作实施例，而与实验1中所描述的AlGaN/GaN-HEMT类似的常规AlGaN/GaN-HEMT称作对比例。
将源电极接地并且向栅电极施加-10V。在这种情况下，漏电极扫过0V至+300V。图8中示出了实验结果。图8的横轴表示漏电压，而图8的纵轴表示漏电流。
在对比例中，在约100V的漏电压处观察到了漏电流的增加。这可能是由于其中漏电流沿着在电子传输层中延伸的耗尽层流动的现象以及其中在电子传输层的深部中发生了碰撞电离的现象中的一者或两者引起的。
相反，在实施例中，小于1×10-9A的非常小的漏电流在300V的漏电压处流动，并且，漏电流被栅耗尽层阻挡。在实施例中，由于电流的路径被第一缓冲层限制，因此可能抑制电流的增加，其中所述第一缓冲层存在于电子传输层下方并且在第一缓冲层中不可能发生碰撞电离。这证实根据该实施方案的AlGaN/GaN-HEMT具有比对比例的夹断特性明显更优异的夹断特性，并且，当根据该实施方案的AlGaN/GaN-HEMT被栅电压夹断时，根据该实施方案的AlGaN/GaN-HEMT具有小的漏电流。
实验3
对AlGaN/GaN-HEMT的能带进行研究。在实验3中，根据该实施方案的AlGaN/GaN-HEMT称作实施例，而与实验1中所描述的AlGaN/GaN-HEMT类似的常规AlGaN/GaN-HEMT称作对比例。
图9A中示出了对比例的结果，并且图9B中示出了实施例的结果。图9A和图9B中的每个图的横轴代表电子传输层的从电子传输层与电子供给层之间的界面开始的一部分的深度，而其纵轴表示其中的电子浓度。在对比例中，2DEG具有沿深度方向从电子传输层与电子供给层之间的界面延伸的相对大的浓度分布，并且2DEG的浓度大，为4.53×1012cm-2。相反，在实施例中，2DEG在深度方向上基本没有浓度分布并且集中在电子传输层与电子供给层之间的界面附近，并且2DEG的浓度小，2.89×1012cm-2。根据该实施方案的AlGaN/GaN-HEMT与对比例相比具有较强的压电效应，并且能带由压电效应固定。因此，获得具有与对比例的浓度相同的浓度的2DEG的栅电压是正的，该电压适于正常的断开操作。
实验4
在该实施方案中，考虑到Si衬底1上的碰撞和期望的器件的介电强度，相对于化合物半导体多层结构2的厚度来确定第一缓冲层2A的厚度，使得化合物半导体多层结构2中的Al原子的百分比在以上范围内。在该实施方案中，与化合物半导体多层结构2的其他层相比，电子供给层2D和帽层2E具有较小的厚度，并且因此电子供给层2D和帽层2E的厚度改变几乎对第III族元素的原子数的百分比改变没有帮助。在不改变厚度的情况下使用第二缓冲层2B。因此，在化合物半导体多层结构2中，那些通过厚度的改变来大幅促进第III族元素原子数的百分比改变的基本是如下两个层：第一缓冲层2A和电子传输层2C。因此，相对于化合物半导体多层结构2的厚度来确定第一缓冲层2A的厚度基本上与相对于电子传输层2C的厚度来确定第一缓冲层2A的厚度是同步的。
在实验4中，对包括具有不同厚度的第一缓冲层的化合物半导体多层结构的厚度与介电强度之间的关系进行研究。图10中示出了实验结果。改变tAlN/tT比，其中，tT是每个化合物半导体多层结构的厚度(μm)，并且tAlN是由AlN制成的第一缓冲层中的相应之一的厚度(μm)。tAlN/tT比越大(tAlN/tT比越接近1)，第一缓冲层越厚并且电子传输层越薄。
类似于实验1中描述的具有0.1的tAlN/tT比的常规AlGaN/GaN-HEMT称作对比例1，而具有0.25的tAlN/tT比的AlGaN/GaN-HEMT称作对比例2。具有0.51的tAlN/tT比的AlGaN/GaN-HEMT称作实施例1，具有0.75的tAlN/tT比的AlGaN/GaN-HEMT称作实施例2，而具有0.84的tAlN/tT比的AlGaN/GaN-HEMT称作实施例3，即，这些AlGaN/GaN-HEMT是该实施方案的实施例并且包括数目在满足以上百分比的范围内的Al原子。具有0.75的tAlN/tT比的实施例2的AlGaN/GaN-HEMT包括例如包括厚度基本等于该实施方案中描述的厚度的层的化合物半导体多层结构。具有0.84的tAlN/tT比的实施例3的AlGaN/GaN-HEMT包括具有约1,500nm的厚度的第一缓冲层、具有约50nm的厚度的电子传输层以及厚度基本等于该实施方案中描述的厚度的其他层。
图10中添加了以下条件：750V或更高，其是商用电源所期望的的介电强度，和1200V或更高，其是用于混合电动车辆(HEV)/电动车辆(EV)的电源所期望的介电强度。这些称作条件1和2。此外，图10中添加了以下条件：约2.3μm，其是化合物半导体多层结构的能够安全地排除导致衬底翘曲或开裂的范围的厚度的上限。这称作条件3。
如图10所示，与对比例1和2相比，实施例1至3表现出更好的介电强度。这表明介电强度随着tAlN/tT的增加而增加，如图10中的箭头所示。
在对比例1中，条件1(条件2)和条件3都不能满足。
在对比例2中，为了满足条件1和条件3两者，其化合物半导体多层结构可以具有约1.8μm至2.3μm的厚度。但是，条件2和条件3都不能满足。
在实施例1中，为了满足条件1和条件3两者，其化合物半导体多层结构可以具有约1.3μm至2.3μm的厚度。为了满足条件2和条件3两者，化合物半导体多层结构可以具有约2.1μm至2.3μm的厚度。
在实施例2中，为了满足条件1和条件3两者，其化合物半导体多层结构可以具有约0.9μm至2.3μm的厚度。为了满足条件2和条件3两者，其化合物半导体多层结构可以具有约1.5μm至2.3μm的厚度。
在实施例3中，为了满足条件1和条件3两者，化合物半导体多层结构可以具有约0.7μm至2.3μm的厚度。为了满足条件2和条件3两者，其化合物半导体多层结构可以具有约1.2μm至2.3μm的厚度。
根据以上描述，当tAlN/tT≥0.51时，获得以下结果。
当化合物半导体多层结构具有约1.3μm至2.3μm的厚度时，安全地抑制了Si衬底的介电击穿，并且能够在不导致Si衬底翘曲或开裂的情况下满足商用电源的介电强度规范。
当化合物半导体多层结构具有约2.1μm至2.3μm的厚度时，安全地抑制了Si衬底的介电击穿，并且能够在不导致Si衬底翘曲或开裂的情况下满足HEV/EV电源的介电强度规范。
当tAlN/tT≥0.75时，获得以下结果。
当化合物半导体多层结构具有约0.9μm至2.3μm的厚度时，安全地抑制了Si衬底的介电击穿，并且能够在不导致Si衬底翘曲或开裂的情况下满足商用电源的介电强度规范。
当化合物半导体多层结构具有约1.5μm至2.3μm的厚度时，安全地抑制了Si衬底的介电击穿，并且能够在不引起Si衬底翘曲或开裂的情况下满足HEV/EV电源的介电强度规范。
当tAlN/tT≥0.84时，获得以下结果。
当化合物半导体多层结构具有约0.7μm至2.3μm的厚度时，安全地抑制了Si衬底的介电击穿，并且能够在不导致Si衬底翘曲或开裂的情况下满足商用电源的介电强度规范。
当化合物半导体多层结构具有约1.2μm至2.3μm的厚度时，安全地抑制了Si衬底的介电击穿，并且能够在不导致Si衬底翘曲或开裂的情况下满足HEV/EV电源的介电强度规范。
在该实施方案中，如上所述，由于AlGaN/GaN-HEMT包括化合物半导体多层结构2并且化合物半导体多层结构2具有优异的耐介电击穿性，所以可以充分抑制Si衬底1的介电击穿并且AlGaN/GaN-HEMT在被夹断的情况下具有非常小的漏电流。因此，AlGaN/GaN-HEMT具有高可靠性。
第二实施方案
该实施方案以及第一实施方案公开了可用作化合物半导体器件的AlGaN/GaN-HEMT。该第二实施方案与第一实施方案的不同之处在于，形成由AlGaN制成的厚缓冲层来代替由AlN制成的第一缓冲层2A。与第一实施方案中描述的构件相同的构件用与第一实施方案中使用的附图标记相同的附图标记来表示，并且将不对其进行详细描述。
图11是示出根据第二实施方案的制造AlGaN/GaN-HEMT的方法的主要步骤的示意性截面图。
如图11A所示，在Si衬底1上形成化合物半导体多层结构11。
化合物半导体多层结构11包括第一缓冲层11A、第二缓冲层11B、电子传输层2C、电子供给层2D和帽层2E。第一缓冲层11A由AlN制成。第二缓冲层11B由i-AlGaN制成。其他层类似于第一实施方案中描述的层，即，电子传输层2C由i-GaN制成，电子供给层2D由n-AlGaN制成，并且帽层2E由n-GaN制成。
在该实施方案中，化合物半导体多层结构11具有约10μm或更小的厚度，并且铝原子的百分比为其中包含的第III族元素原子数的50％或更多。化合物半导体多层结构11包含第V族元素和第III族元素。第V族元素为N，而第III族元素为Ga和Al。N化学键合到所有第III族元素。因此，N原子的百分比理论上是化合物半导体多层结构11中的所有原子数的50％或更多。Al原子的百分比为所有原子数的25％或更多，即，Al原子的百分比为第III族元素的所有原子数的50％或更多。换言之，这意味着Al-N键的数目为第III族元素与N的所有化学键(Ga-N键和Al-N键)的数目的50％或更多。
第一缓冲层11A具有形成生长核的功能以及缓冲Si衬底1中的Si与第二缓冲层11B中的AlGaN之间的晶格常数差异的功能。第二缓冲层11B具有缓冲第二缓冲层11B中的AlGaN与电子传输层2C中的GaN之间的晶格常数差异的功能以及耐介电击穿的功能，如下所述的。
为了形成化合物半导体多层结构11，通过晶体生长工艺如MOCVD工艺，在Si衬底1上沉积以下化合物半导体。可以使用MBE等来代替MOCVD工艺。
在Si衬底上沉积AlN至约100nm的厚度，从而形成第一缓冲层11A。
在该操作中，以如下方式沉积AlN，该方式为使用TMAl气体和NH3气体的气体混合物用作源气体，并且将V/III比设定为如约3000。
接下来，在第一缓冲层11A上以厚的方式沉积厚度为约1000nm的i-AlGaN，从而形成第二缓冲层11B。图11A和图12中示出了该操作。
i-AlGaN中Al和Ga的组成比例满足不等式0.7≤x＜1(本文中x＝0.7(70％))，其中，x是Al的组成比例(AlxGa1-xN)。如果x小于0.7，则难以相对于第二缓冲层11B的厚度来获得Al原子的百分比。如果x为0.7或更大，则可以相对于第二缓冲层11B的厚度安全地获得Al原子的百分比。
特别地，使用TMAl气体、TMGa气体和氨(NH3)气的气体混合物作为源气体。将NH3与TMAl或TMGa之比即V/III比设定为10000或更大，例如20000。例如，沉积i-AlGaN至约50nm的厚度，从而形成下部AlGaN层11a1。由于在NH3与TMAl或TMGa之比即V/III比是如上所述一样大的条件下形成下部AlGaN层11a1，所以i-AlGaN在生长表面上形成为岛状并且因此下部AlGaN层11a1具有不平坦表面。
接下来，将NH3与TMAl或TMGa之比即V/III比设定为2.0或更小，例如1.0，并且在下部AlGaN层11a1上沉积i-AlGaN至例如约100nm的厚度，从而形成上部AlGaN层11a2。由于在NH3与TMAl或TMGa之比即V/III比是如上所述一样小的条件下形成上部AlN层2a2，所以促进了Al原子和N原子在生长表面上的迁移并且因此上部AlGaN层11a2具有平坦表面。由于V/III比的差异，所以上部AlGaN层11a2具有比下部AlGaN层11a1的Al含量大的Al含量(Al的百分比)。如上所述，在下部AlGaN层11a1上沉积上部AlGaN层11a2，从而形成具有平坦表面的AlGaN层11a。
形成AlGaN层11a的步骤重复数次，例如7次，从而堆叠数个AlGaN层11a(本文中是7个AlGaN层11a)以形成第二缓冲层11B。第二缓冲层11B具有约1，000nm的大厚度。上部AlGaN层11a2在最上面，并且因此第二缓冲层11B具有平坦表面。例如，TEM分析表明，组成第二缓冲层11B的AlGaN层11a中的每个AlGaN层具有由具有不平坦表面的下部AlGaN层11a1和具有平坦表面的上部AlGaN层11a2组成的多层结构。
在该实施方案中，为了通过提高化合物半导体多层结构中的Al的含量来确保衬底的介电强度，以厚的方式形成放置在衬底与电子传输层之间的AlGaN缓冲层。但是，AlGaN不与衬底材料如Si和SiC晶格匹配。因此，如果在衬底上以厚的方式沉积有AlGaN，则由于晶格失配，在AlGaN中引起了大的应力。因此，难以形成厚的AlGaN层。
在该实施方案中，下部AlGaN层11a1和上部AlGaN层11a2分别具有岛状生长表面和平坦生长表面，并且交替堆叠以形成第二缓冲层11B。如上所述，通过交替堆叠表面形态不同且相对较薄的下部AlGaN层和上部AlGaN层11a2来形成基本上厚的第二缓冲层11B，从而减小第二缓冲层11B中的应力。已经发现，可以稳定地形成厚的AlGaN晶体，即使衬底与AlGaN之间具有大的晶格失配也是如此。
为了交替地沉积具有岛状生长表面的下部AlGaN层11a1和具有平坦生长表面的上部AlGaN层11a2，可以使用除改变V/III比的方法以外的方法。例如，可以使用改变AlGaN的生长温度的方法。特别地，在例如约850℃至950℃的温度下生长下部AlGaN层11a1，并且可以在高于下部AlGaN层11a1的生长温度的温度即例如约1000℃至1150℃的温度下生长上部AlGaN层11a2。
在形成第二缓冲层11B之后，在第二缓冲层11B上依次沉积电子传输层2C、电子供给层2D以及帽层2E。
特别地，以在具有平坦表面的第二缓冲层11B上以薄的方式沉积i-GaN至例如约100nm的厚度的方式形成电子传输层2C。以沉积n-AlGaN(Al0.25Ga0.75N)至约30nm的厚度的方式形成电子供给层2D。以沉积n-GaN至约10nm的厚度的方式形成帽层2E。
如上所述，在Si衬底1上形成化合物半导体多层结构11。
以与第一实施方案中描述的方式相同的方式来执行图1B至3B中示出的步骤。通过这些步骤，源电极4、漏电极5以及栅电极7覆盖有钝化层8。
形成连接到源电极4、漏电极5以及栅电极7的布线；在其上形成帽层；并且形成在顶部处暴露的连接电极。通过这些步骤，形成根据该实施方案的AlGaN/GaN-HEMT。
在该实施方案中，AlGaN/GaN-HEMT包括如以上作为实施例的栅极绝缘层6并且因此为MIS型。AlGaN/GaN-HEMT可以是肖特基型，即，栅电极7可以在不形成栅极绝缘层6的情况下与化合物半导体多层结构11直接接触。
不是必须使用栅电极7放置在电极凹部10C中的栅极-凹部结构。即，栅极绝缘层6和栅电极7可以依次形成在化合物半导体多层结构11上或者栅电极7可以直接形成在化合物半导体多层结构11上而不在化合物半导体多层结构11中形成任何凹部。
在该实施方案中，在化合物半导体多层结构11的厚度约10μm或更小的限制下，化合物半导体多层结构11中的AlGaN的百分比(即，其中的Al-N化学键的百分比)设置得大。特别地，化合物半导体多层结构11形成为使得Al原子的百分比为化合物半导体多层结构11中包括的所有原子数的25％或更多，即，Al原子的百分比为第III族元素的所有原子数的50％或更多。在该实施方案中，由AlGaN制成的第二缓冲层11B形成在第一缓冲层11A与电子传输层2C之间以具有大的厚度，而电子传输层2C形成为具有小的厚度，从而实现针对Al原子的百分比的要求。
即，厚的第二缓冲层11B的存在使得化合物半导体多层结构11能够具有增加的Al-N键含量和增加的耐介电击穿性。另一方面，薄的电子传输层2C的存在使得化合物半导体多层结构11能够具有减少的GaN含量并且减小了由于GaN与Si衬底1之间的晶格常数差异而产生的应力。这使得能够在不使Si衬底1翘曲或开裂的情况下安全地抑制Si衬底1的介电击穿。
特别地，在化合物半导体多层结构11中，由AlGaN制成的第二缓冲层11B形成为具有约1000nm的大厚度，而由GaN制成的电子传输层2C形成具有约100nm的小厚度，如图13所示，其包括附接到图11B左侧的部件的深度方向分布图。这使得Al原子的百分比为化合物半导体多层结构11中的所有原子数的25％或更多。
在该实施方案和第一实施方案中，考虑到Si衬底1上的碰撞和期望的器件的介电强度，相对于化合物半导体多层结构11的厚度来确定第二缓冲层11B的厚度，使得化合物半导体多层结构11中的Al原子的百分比在以上范围内。在该实施方案中，与化合物半导体多层结构11的其他层相比，电子供给层2D和帽层2E具有较小的厚度，并且因此电子供给层2D和帽层2E的厚度改变几乎对第III族元素的原子数的百分比改变没有帮助。在不改变厚度的情况下使用第一缓冲层11A。因此，在化合物半导体多层结构11中，那些通过厚度的改变大幅促进第III族元素原子数的百分比改变的基本是如下两个层：第二缓冲层11B和电子传输层2C。因此，相对于化合物半导体多层结构11的厚度来确定第二缓冲层11B的厚度基本与根据电子传输层2C的厚度来确定第二缓冲层11B的厚度是同步的。
假设tT(μm)为化合物半导体多层结构11的厚度，并且tAlGaN(μm)为由i-AlGaN制成的第二缓冲层11B的厚度。在如该实施方案中举例的，由Al0.7Ga0.3N制成的第二缓冲层11B形成为具有约1000nm的厚度并且由GaN制成的电子传输层2C形成为具有约100nm的厚度的情况下，当tAlGaN/tT比为0.5或更多时，满足对于Al原子的百分比的要求。
在该实施方案以及第一实施方案中，可以根据期望的商用电源的介电强度和HEV/EV电源的介电强度来确定tAlGaN/tT。
在该实施方案中，将i-AlGaN作为用于形成第二缓冲层11B的材料的实施例。但是，例如，可以使用i-InAlN来代替i-AlGaN。在这种情况下，可以以如下方式形成i-InAlN的厚层，该方式为重复地执行预定次数的其中NH3与TMAl或TMIn之比即V/III比为10000或更多的沉积以及其中V/III比为2更小的沉积。
在第一实施方案或第二实施方案中，为了形成厚的缓冲层，可以适当地沉积从i-AlN、i-AlGaN和i-InAlN中选出的至少两种。
在该实施方案中，由于AlGaN/GaN-HEMT包括化合物半导体多层结构11并且化合物半导体多层结构11具有极好的耐介电击穿性，如上所述，所以可以充分抑制Si衬底1的介电击穿，并且，当AlGaN/GaN-HEMT夹断时，AlGaN/GaN-HEMT具有非常小的漏电流。因此，AlGaN/GaN-HEMT具有高的可靠性。
第三实施方案
该实施方案公开了使用根据第一实施方案或第二实施方案的AlGaN/GaN-HEMT的电源装置。
图14是示出根据第三实施方案的电源装置的示意性配置的布线图。
根据该实施方案的电源装置包括高压初级电路21、低压次级电路22以及放置在初级电路21与次级电路22之间的变压器23。
初级电路21包括交流电电源24、所谓的桥式整流电路25以及数个(本文中是四个)开关元件26a、26b、26c和26d。桥式整流电路25包括开关元件26e。
次级电路22包括数个(本文中是三个)开关元件27a、27b和27c。
在该实施方案中，初级电路21的开关元件26a、26b、26c、26d和26e中的每个开关元件包括与根据第一实施方案或第二实施方案的AlGaN/GaN-HEMT相同的AlGaN/GaN-HEMT。次级电路22的开关元件27a、27b和27c中的每个开关元件包括包含硅的公用MISFET。
在该实施方案中，在初级电路21中使用AlGaN/GaN-HEMT。每个AlGaN/GaN-HEMT包括具有极好的耐介电击穿性的化合物半导体多层结构和Si衬底1。因此，可以充分抑制Si衬底1的介电击穿，并且当AlGaN/GaN-HEMT夹断时，AlGaN/GaN-HEMT具有非常小的漏电流。这使得电源装置具有高的可靠性和大的功率。
第四实施方案
该实施方案公开了使用根据第一实施方案或第二实施方案的AlGaN/GaN-HEMT的高频放大器。
图15是示出根据第四实施方案的高频放大器的示意性配置的布线图。
根据该实施方案的高频放大器包括数字预失真电路31、混频器32a和32b以及功率放大器33。
数字预失真电路31补偿输入信号34的非线性失真。混频器32a对交流电信号与非线性失真被补偿的输入信号34进行混频。功率放大器33将与交流电信号混频的输入信号34放大并且包括根据第一实施方案或第二实施方案的AlGaN/GaN-HEMT。参考图15，通过混频器32b对输出信号与输入信号34进行混频，并且，输出信号可以发送给数字预失真电路31。
在该实施方案中，高频放大器包括AlGaN/GaN-HEMT。AlGaN/GaN-HEMT包括具有极好的耐介电击穿性的化合物半导体多层结构和Si衬底1。因此，可以充分抑制Si基底1的介电击穿，并且当AlGaN/GaN-HEMT夹断时，AlGaN/GaN-HEMT具有非常小的漏电流。这使得高频放大器具有高的可靠性。
其他实施方案
在第一实施方案至第四实施方案中，已经将AlGaN/GaN-HEMT作为化合物半导体器件的实施例。如下所述，可以将除AlGaN/GaN-HEMT以外的HEMT用作化合物半导体器件。
其他类型的HEMT的第一实施例
该实施例公开了用作化合物半导体器件的InAlN/GaN-HEMT。
InAlN和GaN是其晶格常数可以根据他们的组成彼此接近的化合物半导体。InAlN/GaN-HEMT包括包括有由i-GaN制成的电子传输层、由n-InAlN制成的电子供给层以及由n-GaN制成的帽层的化合物半导体多层结构。化合物半导体多层结构中几乎没有引起压电极化，并且因此主要通过InAlN的自发极化生成二维电子气。
在该实施例的InAlN/GaN-HEMT中，化合物半导体多层结构包括与第一实施方案或第二实施方案中描述的缓冲层类似的缓冲层。在使用类似于第一实施方案中描述的缓冲层的缓冲层的情况下，第一缓冲层由AlN形成为具有大的厚度，而第二缓冲层由i-AlGaN形成。在使用类似于第二实施方案中描述的缓冲层的缓冲层的情况下，第一缓冲层由AlN形成，而第二缓冲层由i-AlGaN形成为具有大的厚度。在使用类似于第二实施方案中描述的缓冲层的缓冲层的情况下，例如，可以使用i-InAlN来代替i-AlGaN形成第二缓冲层。在使用类似于第一实施方案或第二实施方案中描述的缓冲层的缓冲层的情况下，可以通过沉积从i-AlN、i-AlGaN和i-InAlN中选出的至少两种来形成厚的缓冲层。
根据该实施例，由于InAlN/GaN-HEMT包括具有极好的耐介电击穿性的化合物半导体多层结构，所以可以充分抑制Si衬底1的介电击穿，并且当InAlN/GaN-HEMT夹断时，InAlN/GaN-HEM具有非常小的漏电流。因此，InAlN/GaN-HEMT和AlGaN/GaN-HEMT具有高的可靠性。
其他类型的HEMT的第二实施例
该实施例公开了用作化合物半导体器件的InAlGaN/GaN-HEMT。
GaN和InAlGaN是化合物半导体，并且InAlGaN的晶格常数可以根据其组成减小为小于GaN的晶格常数。InAlGaN/GaN-HEMT包括包括有由i-GaN制成的电子传输层、由n-InAlGaN制成的电子供给层以及由n-GaN制成的帽层的化合物半导体多层结构。
在该实施例的InAlGaN/GaN-HEMT中，化合物半导体多层结构包括类似于第一实施方案或第二实施方案中描述的缓冲层的缓冲层。在使用类似于第一实施方案中描述的缓冲层的缓冲层的情况下，第一缓冲层由AlN形成为具有大的厚度，而第二缓冲层由i-AlGaN形成。在使用类似于第二实施方案中描述的缓冲层的缓冲层的情况下，第一缓冲层由AlN形成，而第二缓冲层由i-AlGaN形成为具有大的厚度。在使用类似于第二实施方案中描述的缓冲层的缓冲层的情况下，例如，可以使用i-InAlN来代替i-AlGaN形成第二缓冲层。在使用类似于第一实施方案或第二实施方案中描述的缓冲层的缓冲层的情况下，可以通过沉积从i-AlN、i-AlGaN和i-InAlN中选出的至少两种来形成厚的缓冲层。
根据该实施例，由于InAlGaN/GaN-HEMT包括具有极好的耐介电击穿性的化合物半导体多层结构，所以可以充分抑制Si衬底1的介电击穿，并且当InAlGaN/GaN-HEMT夹断时，InAlGaN/GaN-HEMT具有非常小的漏电流。因此，InAlGaN/GaN-HEMT和AlGaN/GaN-HEMT具有高的可靠性。

Claims (22)

1.一种化合物半导体器件，包括：
衬底；和
化合物半导体多层结构，所述化合物半导体多层结构形成在所述衬底上并且包含含有第III族元素的化合物半导体，
其中所述化合物半导体多层结构具有10μm或更小的厚度，并且铝原子的百分比为所述第III族元素的原子数的50％或更多。
2.根据权利要求1所述的化合物半导体器件，
其中所述化合物半导体多层结构包括包含铝的缓冲层，并且所述缓冲层的厚度与所述化合物半导体多层结构的所述厚度之比为0.5或更大。
3.根据权利要求2所述的化合物半导体器件，
其中所述化合物半导体多层结构具有1.3μm至2.3μm的厚度。
4.根据权利要求2所述的化合物半导体器件，
其中所述缓冲层的所述厚度与所述化合物半导体多层结构的所述厚度之比为0.75或更大。
5.根据权利要求4所述的化合物半导体器件，
其中所述化合物半导体多层结构具有0.9μm至2.3μm的厚度。
6.根据权利要求2所述的化合物半导体器件，
其中所述缓冲层包括第一子层和第二子层，每个所述第一子层具有不平坦表面，每个所述第二子层具有平坦表面，所述第一子层和所述第二子层交替堆叠，并且所述第二子层之一在最上面。
7.根据权利要求2所述的化合物半导体器件，
其中所述缓冲层由选自AlN、AlGaN和InAlN中的至少之一制成。
8.根据权利要求1所述的化合物半导体器件，
其中所述化合物半导体多层结构包括包含GaN的电子传输层，并且所述电子传输层具有250nm或更小的厚度。
9.一种化合物半导体器件，包括：
衬底；
形成在所述衬底上的缓冲层；和
形成在所述缓冲层上的化合物半导体多层结构，
其中所述缓冲层包括具有不平坦表面且包含铝的第一缓冲子层，并且还包括覆盖所述不平坦表面且包含铝的第二缓冲子层，所述第二缓冲子层的铝含量大于所述第一缓冲子层的铝含量，所述第一缓冲子层和所述第二缓冲子层交替堆叠，并且所述第二缓冲子层之一在最上面。
10.一种制造化合物半导体器件的方法，所述化合物半导体器件包括衬底和化合物半导体多层结构，所述化合物半导体多层结构形成在所述衬底上并且包含含有第III族元素的化合物半导体，所述方法包括：
形成所述化合物半导体多层结构，使得所述化合物半导体多层结构具有10μm或更小的厚度，并且铝原子的百分比为所述第III族元素的原子数的50％或更多。
11.根据权利要求10所述的方法，
其中所述化合物半导体多层结构包括包含铝的缓冲层，并且所述缓冲层的厚度与所述化合物半导体多层结构的所述厚度之比为0.5或更大。
12.根据权利要求11所述的方法，
其中所述化合物半导体多层结构具有1.3μm至2.3μm的厚度。
13.根据权利要求11所述的方法，
其中所述缓冲层的所述厚度与所述化合物半导体多层结构的所述厚度之比为0.75或更大。
14.根据权利要求13所述的方法，
其中所述化合物半导体多层结构具有0.9μm至2.3μm的厚度。
15.根据权利要求11所述的方法，
其中所述缓冲层包括第一子层和第二子层，每个所述第一子层具有不平坦表面，每个所述第二子层具有平坦表面，所述第一子层和所述第二子层交替堆叠，并且所述第二子层之一在最上面。
16.根据权利要求15所述的方法，
其中所述第一子层和所述第二子层通过晶体生长工艺来形成，每个所述第一子层以定义为第V族元素源材料与第III族元素源材料之比的第一比例形成在对应的所述第二子层之一上，并且所述第二子层以定义为所述第V族元素源材料与所述第III族元素源材料之比且小于所述第一比例的第二比例来形成。
17.根据权利要求16所述的方法，
其中所述第一比例为10,000或更大，并且所述第二比例为2.0或更小。
18.根据权利要求11所述的方法，
其中所述缓冲层由选自AlN、AlGaN和InAlN中的至少之一形成。
19.根据权利要求10所述的方法，
其中所述化合物半导体多层结构包括包含GaN的电子传输层，并且所述电子传输层具有250nm或更小的厚度。
20.一种电源装置，包括：
高压电路；
低压电路；和
变压器，所述变压器置于所述高压电路和所述低压电路之间，
其中所述高压电路包括晶体管，所述晶体管包括衬底和化合物半导体多层结构，所述化合物半导体多层结构形成在所述衬底上并且包含含有第III族元素的化合物半导体，所述化合物半导体多层结构具有10μm或更小的厚度，并且铝原子的百分比为所述第III族元素的原子数的50％或更多。
21.一种放大输入高频电压以输出放大的高频电压的高频放大器，其包括晶体管，其中所述晶体管包括衬底和化合物半导体多层结构，所述化合物半导体多层结构形成在所述衬底上并且包含含有第III族元素的化合物半导体，所述化合物半导体多层结构具有10μm或更小的厚度，并且铝原子的百分比为所述第III族元素的原子数的50％或更多。
22.一种化合物半导体器件，包括：
衬底；和
化合物半导体多层结构，所述化合物半导体多层结构形成在所述衬底上并且包含由III-V族氮化物化合物半导体材料制成的化合物半导体层，
其中所述化合物半导体多层结构具有10μm或更小的厚度，并且所述化合物半导体多层结构中的铝原子的百分比为所述化合物半导体多层结构中的第III族元素的原子数的50％或更多。
CN2012102000702A 2011-06-16 2012-06-14 化合物半导体器件及其制造方法 Pending CN102832231A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-134542 2011-06-16
JP2011134542A JP2013004750A (ja) 2011-06-16 2011-06-16 化合物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN102832231A true CN102832231A (zh) 2012-12-19

Family

ID=47335289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102000702A Pending CN102832231A (zh) 2011-06-16 2012-06-14 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20120320642A1 (zh)
JP (1) JP2013004750A (zh)
CN (1) CN102832231A (zh)
TW (1) TW201303967A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768248A (zh) * 2016-08-19 2018-03-06 中国科学院苏州纳米技术与纳米仿生研究所 GaN基增强型HEMT器件的制备方法
WO2022170564A1 (zh) * 2021-02-10 2022-08-18 重庆康佳光电技术研究院有限公司 外延结构、发光器件和外延结构的制作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
JP2015002341A (ja) * 2013-06-18 2015-01-05 富士通株式会社 化合物半導体装置及びその製造方法
US9159788B2 (en) * 2013-12-31 2015-10-13 Industrial Technology Research Institute Nitride semiconductor structure
JP2015185809A (ja) * 2014-03-26 2015-10-22 住友電気工業株式会社 半導体基板の製造方法及び半導体装置
JP6792135B2 (ja) * 2015-10-30 2020-11-25 富士通株式会社 化合物半導体装置及びその製造方法
JP6696244B2 (ja) * 2016-03-16 2020-05-20 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
US9812562B1 (en) * 2016-06-03 2017-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure, HEMT structure and method of forming the same
JP6712190B2 (ja) * 2016-06-20 2020-06-17 株式会社アドバンテスト エピ基板
TWI703726B (zh) * 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件
US10411706B1 (en) 2017-10-20 2019-09-10 United States Of America As Represented By The Secretary Of The Air Force Wide-band digital buffer driver

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009120975A2 (en) * 2008-03-27 2009-10-01 Nitek, Inc. Superlattice free ultraviolet emitter
CN101794815A (zh) * 2009-02-04 2010-08-04 富士通株式会社 化合物半导体器件及其制造方法
US20100243989A1 (en) * 2009-03-26 2010-09-30 Sumitomo Electric Device Innovations, Inc. Semiconductor device
CN201611566U (zh) * 2009-12-23 2010-10-20 康佳集团股份有限公司 电源高压补偿线路
US20110089921A1 (en) * 2009-10-19 2011-04-21 Naotaka Tomita Power amplification device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3946969B2 (ja) * 2001-05-31 2007-07-18 日本碍子株式会社 電界効果トランジスタ、及びヘテロ接合型バイポーラトランジスタ
JP5064808B2 (ja) * 2007-01-05 2012-10-31 古河電気工業株式会社 半導体電子デバイス
US8847563B2 (en) * 2010-07-15 2014-09-30 Cree, Inc. Power converter circuits including high electron mobility transistors for switching and rectifcation
JP2014504013A (ja) * 2010-12-15 2014-02-13 エフィシエント パワー コンヴァーション コーポレーション 背面アイソレーションを有する半導体デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009120975A2 (en) * 2008-03-27 2009-10-01 Nitek, Inc. Superlattice free ultraviolet emitter
CN101794815A (zh) * 2009-02-04 2010-08-04 富士通株式会社 化合物半导体器件及其制造方法
US20100243989A1 (en) * 2009-03-26 2010-09-30 Sumitomo Electric Device Innovations, Inc. Semiconductor device
US20110089921A1 (en) * 2009-10-19 2011-04-21 Naotaka Tomita Power amplification device
CN201611566U (zh) * 2009-12-23 2010-10-20 康佳集团股份有限公司 电源高压补偿线路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768248A (zh) * 2016-08-19 2018-03-06 中国科学院苏州纳米技术与纳米仿生研究所 GaN基增强型HEMT器件的制备方法
WO2022170564A1 (zh) * 2021-02-10 2022-08-18 重庆康佳光电技术研究院有限公司 外延结构、发光器件和外延结构的制作方法

Also Published As

Publication number Publication date
JP2013004750A (ja) 2013-01-07
US20120320642A1 (en) 2012-12-20
TW201303967A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
CN102832231A (zh) 化合物半导体器件及其制造方法
JP5636867B2 (ja) 半導体装置及び半導体装置の製造方法
JP6335444B2 (ja) 再成長構造を用いたｉｉｉ族窒化物トランジスタ
TWI450342B (zh) 化合物半導體裝置及其製造方法
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
TWI466292B (zh) 半導體裝置
KR101418205B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN103715251A (zh) 化合物半导体器件及其制造方法
CN102637721B (zh) 化合物半导体器件、制造器件的方法和电气器件
US9595594B2 (en) Compound semiconductor device and method for manufacturing the same
CN103545361A (zh) 化合物半导体器件及其制造方法、电源装置和高频放大器
CN103715249A (zh) 化合物半导体器件及其制造方法
KR20130035173A (ko) 반도체 장치 및 그 제조 방법
US9853138B2 (en) III-N based high power transistor with InAlGaN barrier
CN102822950A (zh) 化合物半导体装置及其制造方法
TW201236082A (en) Compound semiconductor device and method of manufacturing the same
CN103035696A (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
CN103828030A (zh) 半导体元件、hemt元件、以及半导体元件的制造方法
CN103715247A (zh) 化合物半导体器件及其制造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
JP5510544B2 (ja) 化合物半導体装置及びその製造方法
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP5509544B2 (ja) 半導体装置及びその製造方法
JP2017085058A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121219