CN102637721B - 化合物半导体器件、制造器件的方法和电气器件 - Google Patents

化合物半导体器件、制造器件的方法和电气器件 Download PDF

Info

Publication number
CN102637721B
CN102637721B CN201210020479.6A CN201210020479A CN102637721B CN 102637721 B CN102637721 B CN 102637721B CN 201210020479 A CN201210020479 A CN 201210020479A CN 102637721 B CN102637721 B CN 102637721B
Authority
CN
China
Prior art keywords
compound semiconductor
multilayer structure
gate electrode
semiconductor multilayer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210020479.6A
Other languages
English (en)
Other versions
CN102637721A (zh
Inventor
仓桥菜绪子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102637721A publication Critical patent/CN102637721A/zh
Application granted granted Critical
Publication of CN102637721B publication Critical patent/CN102637721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种化合物半导体器件、制造所述器件的方法以及电气器件，所述化合物半导体器件包括：化合物半导体多层结构；所述化合物半导体多层结构上的栅极绝缘膜；以及栅电极，其中所述栅电极包括所述栅极绝缘膜上的栅极基部和栅极伞部，并且所述栅极伞部的表面包括与所述化合物半导体多层结构的肖特基接触。

Description

化合物半导体器件、制造器件的方法和电气器件
技术领域
该公开涉及化合物半导体器件、制造器件的方法和电气器件。
背景技术
以高饱和电子速率、宽带隙等为特征的氮化物半导体器件可用作高压和高输出半导体器件。氮化物半导体器件可包括场效应晶体管和高电子迁移率晶体管(HEMTs)，例如，包括GaN电子传输层的AlGaN/GaNHEMT，并且也可包括AlGaN电子供给层。AlGaN/GaN HEMT的AlGaN可承受因GaN与AlGaN之间晶格常数差造成的畸变。高浓度的二维电子气(2DEG)可基于AlGaN的压电极化和自发极化而获得。
GaN的带隙可为3.4eV，其大于Si的带隙(1.1eV)或GaAs的带隙(1.4eV)，并且GaN可具有高击穿电场强度。由于GaN具有高饱和电子速率，所以GaN可用在用于在高压下操作的高输出电源的半导体器件中。氮化物半导体器件可用在用于电动车辆的高效开关元件、高电压高输出器件等当中。
例如，日本特许公开专利公报No.2000-252299中公开了相关技术。
当氮化物半导体器件用在电源中时，氮化物半导体器件可配置为具有低损耗和高击穿电压的常闭(增强型)器件，其中当栅电压断开时，电流不流动。例如，在常闭模式中在高击穿电压下操作的HEMT可为包括栅电极下方的栅极绝缘膜的金属绝缘体半导体(MIS)型。栅极部分的电子供给层或电子传输层具有通过蚀刻形成的电极沟槽，以增大阈值。栅电极嵌入电极沟槽中，并且可减少电子传输层(栅极凹陷结构)中电子的数目。
电场集中可发生在MIS型HEMT的栅电极的一个端部中，并且电流崩塌特性可退化。栅极凹陷结构中，电场集中可能日益增多，并且电流崩塌特性可能退化。
发明内容
根据实施方案的一个方面，化合物半导体器件包括：化合物半导体多层结构；化合物半导体多层结构上的栅极绝缘膜；和栅电极，其中所述栅电极包括在所述栅极绝缘膜上的栅极基部和栅极伞部，并且所述栅极伞部的表面包括与化合物半导体多层结构的肖特基接触。
提供一种化合物半导体器件，其包括具有良好电流崩塌特性、器件效率和击穿电压的常闭模式MIS型器件，以及用于制造化合物半导体器件的方法。
本发明的额外有点和新颖特征部分上将在随后的具体实施方式部分得以阐述，并且部分在查阅下文时或在通过实践本发明的学习中，对于本领域技术人员将变得更明显。
附图说明
图1A至1H示出用于制造化合物半导体器件的一个示例性方法。
图2A示出一个示例性MIS型AlGaN/GaN HEMT。
图2B是栅电极与漏电极之间的距离(G-D距离)与电流崩塌率之间的示例性关系。
图3A示出一个示例性肖特基型AlGaN/GaN HEMT。
图3B是栅电极与漏电极之间的距离与电流崩塌率之间的示例性关系。
图4A至4G示出一种用于制造化合物半导体器件的示例性方法。
图5示出一种示例性化合物半导体器件。
图6示出一种示例性化合物半导体器件。
图7示出一种示例性电源器件。
图8示出一种示例性高频放大器。
具体实施方式
化合物半导体器件可为MIS型AlGaN/GaN HEMT。在附图中，相对尺寸和厚度可能不是精确示出的。
图1A至1H示出一种用于制造化合物半导体器件的示例性方法。如图1A至1H中所制造的化合物半导体器件可为MIS型AlGaN/GaNHEMT。
参考图1A，化合物半导体多层结构2形成在例如用作沉积衬底的半绝缘SiC衬底1上。化合物半导体多层结构2可包括缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和帽层2e。二维电子气体(2DEG)可在电子传输层2b与电子供给层2d之间的界面，例如中间层2c附近产生。在附图中，2DEG用虚线表示。
化合物半导体层可通过，例如金属有机物气相外延(MOVPE)形成在SiC衬底上。或者，化合物半导体层可通过分子束外延(MBE)等来形成。
缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和帽层2e堆叠在SiC衬底1上。这些层可连续堆叠。缓冲层2a可包括AlN。电子传输层2b可包括有意不掺杂的GaN(i-GaN)。中间层2c可包括i-AlGaN。电子供给层2d可包括n-AlGaN。帽层2e可包括三层的化合物半导体，如n-GaN2e1、AlN2e2和n-GaN2e3。
缓冲层2a的厚度可为约0.1μm。电子传输层2b的厚度可为约3μm。中间层2c的厚度可为约5nm。电子供给层2d的厚度可为约20nm。每层中Al比率例如可为约0.2到约0.3。帽层2e中n-GaN2e1的厚度可为约2nm至3nm。帽层2e中AlN2e2的厚度可为约2nm至3nm。帽层2e中n-GaN2e3的厚度可为约5nm。
包含三甲基铝气体、三甲基镓气体、氨气的混合气体可用作用于形成AlN、GaN和AlGaN的源气体。是否供给三甲基铝气体(即Al源气体)或三甲基镓气体(即Ga源气体)以及供给的气体流量可取决于待形成的化合物半导体层的类型来充分设置。氨气(其为共用原材料)的流量可为约100ccm到10LM。沉积压力可为约50托到300托。沉积温度可为约1000℃到1200℃。
包括硅作为n-型杂质的气体如SiH4气体可以以一定流量添加到源气体，以形成n-型、Si-掺杂的GaN和AlGaN。Si掺杂浓度可为约1×1018/cm3到约1×1020/cm3，并且可以为例如约5×1018/cm3。
现在参考图1B，形成元件隔离结构3。例如，可将氩(Ar)掺杂到化合物半导体多层结构2的元件隔离区域中。元件隔离结构3形成在SiC衬底1的表面层部分和化合物半导体多层结构2中。元件隔离结构3限定化合物半导体多层结构2上的有源区域，如元件区域。元件隔离结构3可通过例如浅沟道隔离(STI)法来形成。
参考图1C，形成源电极4和漏电极5。电极沟槽2A和2B形成在其中待形成源电极4和漏电极5的化合物半导体多层结构2的帽层2e中。电极沟槽2A和2B可穿透帽层2e并到达下方的层。例如，可形成穿透帽层2e、电子供给层2d和中间层2c，并到达电子传输层2b的表面层部分的电极沟槽2A和2B。
在与化合物半导体多层结构2上待形成源电极和漏电极的位置相对应位置处形成具有开口的抗蚀剂掩模。使用抗蚀剂掩模来干蚀刻帽层2e，直到暴露出电子供给层2d的表面的一部分。结果，形成电极沟槽2A和2B。诸如Ar的惰性气体和诸如Cl2的氯气等可用作蚀刻气体。Cl2的流量可为例如30sccm，压力可为2Pa，并且RF输入功率可为20W。
例如可使用Ti/Al作为电极材料。可通过使用具有适合于气相沉积法和剥离法的伞状结构的两层抗蚀剂来形成电极。抗蚀剂施加到化合物半导体多层结构2，并且形成用于打开电极沟槽2A和2B的抗蚀剂掩模。使用抗蚀剂掩模来沉积Ti/Al。Ti的厚度可为约20nm并且Al的厚度可为约200nm。通过剥离法移除具有伞状结构的抗蚀剂掩模和沉积在抗蚀剂掩模上的Ti/Al。例如，在约550℃在氮气氛中热处理SiC衬底1，并且剩余的Ti/Al与电子供给层2d形成欧姆接触。结果，形成源电极4和漏电极5，同时以下部的Ti/Al填充电极沟槽2A和2B。
现在参考图1D，电极沟槽2C形成在化合物半导体多层结构中待形成栅电极的位置。在图1D至1F中，可从图中略去元件隔离结构3。帽层2e中待形成栅电极的位置通过光刻与干蚀刻来处理。诸如Ar的惰性气体和诸如Cl2的氯气用作蚀刻气体。Cl2的流量可为例如30sccm，压力可为2Pa，并且RF输入功率可为20W。使电子供给层2d的表面的一部分暴露的电极沟槽2C形成在帽层2e上待形成栅电极的位置中。电极沟槽2C可形成在从源电极4与漏电极5之间的中心位置处源电极4的一侧。栅电极的电极沟槽可形成在帽层2e的表面层中，而不穿透帽层2e，或者穿透帽层2e并到达下方的层。例如，可形成穿透帽层2e并到达电子供给层2d的表面层部分的电极沟槽。
参考图1E，形成栅极绝缘膜6。栅极绝缘膜6通过将绝缘材料如Al2O3沉积在化合物半导体多层结构2上来形成，绝缘材料覆盖电极沟槽2C的内壁表面。Al2O3例如通过原子层沉积(ALD)来沉积。Al2O3的厚度可为约5nm至约100nm，如约40nm。
Al2O3的沉积可通过化学气相沉积(CVD)等来实施。例如，可沉积Al的氮化物或氮氧化物，硅(Si)的氧化物、氮化物或氮氧化物，或者铪(Hf)的氧化物、氮化物或氮氧化物来代替Al2O3。可堆叠选自这些材料的两种或更多种材料来形成多层栅极绝缘膜。
参考图1F，抗蚀剂掩模11形成在栅极绝缘膜6上。施加抗蚀剂到栅极绝缘膜6并通过光刻来处理。结果，在栅极绝缘膜6上形成具有开口11a的抗蚀剂掩模11。开口11a可形成为长沟槽，其使栅极绝缘膜6中电极沟槽2C的漏电极5侧边沿部分沿待形成的栅电极的纵向方向(例如，与栅极长方向正交的方向)暴露。
参考图1G，在栅极绝缘膜6中形成开口6a。使用抗蚀剂掩模11干蚀刻栅极绝缘膜6。在抗蚀剂掩模11的开口11a中暴露的栅极绝缘膜6的一部分被移除，并且结果在栅极绝缘膜6中形成开口6a。开口6a可形成为长沟槽，其使帽层2e中电极沟槽2C的漏电极5侧边沿部分沿待形成的栅电极的纵向暴露。开口11a的长度可与电极沟槽2C在其纵向上的长度基本上相同。耗尽层可在栅电极的纵向上每个部分的横向方向扩展，并且器件效率和耐电压可以改善。抗蚀剂掩模11可通过灰化等来去除。
现在参考图1H，形成栅电极7。下层抗蚀剂如由美国MicroChemCorp.生产的PMGI，以及上层抗蚀剂如由Sumitomo Chemical Co.,Ltd.生产的PFI32-A8，通过旋涂施加到栅极绝缘膜6。实施紫外光曝光以在上层抗蚀剂中形成具有约0.8μm的光点大小的开口。下层抗蚀剂层通过使用上层抗蚀剂作为掩模以碱性显影液来湿蚀刻。通过使用上层抗蚀剂和下层抗蚀剂作为掩模，将栅极金属气相沉积在包括开口内侧的整个表面上。例如，可气相沉积具有约10nm厚度的Ni和具有约300nm厚度的Au。用加热的有机溶剂实施剥离，结果去除下层抗蚀剂、上层抗蚀剂和上层抗蚀剂上的栅极金属。结果，通过经由栅极绝缘膜6利用栅极金属的一部分填充电极沟槽2C来形成栅电极7。
栅电极7包括对应于其中用栅极金属掩埋电极沟槽2C的位置的栅极基部7a和形成在栅极基部7a上的栅极伞部7b，并且具有在栅长度方向(栅宽度方向)比栅极基部7a宽的宽度。栅极基部7a与栅极伞部7b之间的边界用虚线表示。在栅极绝缘膜6的开口6a中，栅极伞部7b的漏电极5侧下表面，如漏极侧下表面7A与化合物半导体多层结构2的帽层2e形成直接接触，例如肖特基接触。AlGaN/GaN HEMT可采用MIS型结构，并在一些部分采用肖特基型结构。例如，栅极绝缘膜6形成在化合物半导体多层结构2与栅极伞部7b和栅极基部7a源电极4侧下表面之间以形成MIS型结构。栅极伞部7b的漏电极侧下表面7A与化合物半导体多层结构2为直接接触以形成肖特基型结构。
在形成保护性膜之后，可以在栅电极7与源电极4之间以及栅电极7与漏电极5之间形成接触。结果，可形成MIS型AlGaN/GaN HEMT。
图2A示出示例性MIS型AlGaN/GaN HEMT。图2B是栅电极和漏电极之间的距离与电流崩塌率之间的示例性关系。图2B中示出的栅电极和漏电极可为图2A中的HEMT的栅电极和漏电极。距离的单位可为μm，并且电流崩塌率的单位可为％。图3A示出示例性的肖特基-型AlGaN/GaN HEMT。图3B是栅电极和漏电极之间的距离与电流崩塌率之间的示例性关系。图3B中示出的栅电极和漏电极可为图3A中的HEMT的栅电极和漏电极。距离的单位可为μm，并且电流崩塌率的单位可为％。
在图2A和3A中，示出了衬底的上部分的结构并且可不示出元件隔离结构。图2A和3A中的化合物半导体多层结构101各自包括包含i-GaN的电子传输层101a、包含i-AlGaN的中间层101b、包含n-AlGaN的电子供给层101c以及包含顺序堆叠的n-GaN、AlN和n-GaN的帽层101d。源电极102和漏电极103也有示出。图2A中，示出了通过掩埋经由栅极绝缘膜105形成在帽层101d中的电极沟槽104形成的电极沟槽104。图3A中，示出了通过掩埋电极沟槽104并与电子供给层101c形成肖特基接触而形成的栅电极106。图3A中，形成覆盖帽层101d的保护性膜107。栅电极106与漏电极103之间的距离(G-D距离)可为图中所示的电极沟槽104的边沿部分与漏电极103的边沿部分之间的距离d。
参考图2B，MIS型AlGaN/GaN HEMT的电流崩塌率随着G-D距离的增加而减小。电流崩塌的影响可因G-D距离增加而变得更强。例如，漏极电流的跨导(gm)(如漏极电流的堵塞)可得以减小。
参考图3B，肖特基型AlGaN/GaN HEMT的电流崩塌率随G-D距离而增加。电流崩塌的影响可因G-d距离增加而变得更弱。例如漏极电流的堵塞可得以减小。
当在栅电极与漏电极之间的栅电极的边沿部分发生电场集中时，在位于化合物半导体多层结构以及绝缘体如栅极绝缘膜的内侧和表面中的生成陷阱，例如，缺陷。由于电子陷获在这些缺陷中，所以可发生电流崩塌，即漏极电流减小的现象。图2A中示出的MIS型AlGaN/GaN HEMT的耗尽层的形状几乎不取决于G-D距离，并且耗尽层可直接处于栅电极106下面。耗尽层可仅处于栅电极106正下方的部分中。随着G-D距离增加，处于栅电极和漏电极之间的陷阱数目可增加，并且陷阱中捕获的电子的总数目可增加。因此，漏极电流的堵塞可增加。MIS型AlGaN/GaN HEMT中，在栅电极的边沿部分中的电场集中可随着G-D距离减小而增强。
图3B中示出的肖特基型AlGaN/GaN HEMT的耗尽层的形状可根据G-D距离而在横向如水平方向扩展和收缩。耗尽层可随着G-D距离增加而在栅电极和漏电极之间在横向扩展。耗尽层在栅电极和漏电极之间的扩展可增加耗尽层中包括的陷阱的数目。耗尽层中包括的陷阱可不捕获电子。随着G-D距离增加，扩展的耗尽层中包括的陷阱的数目可变得比处于栅电极和漏电极之间的陷阱的数目更多。因此，被陷阱捕获的电子的总数目可减小，并且漏极电流的堵塞可以减少。
由于在可靠地维持高阈值的同时维持MIS型结构，并在一些部分采用肖特基型结构，所以漏极电流的堵塞可得以减小。参考图1H，开口6a形成在栅极绝缘膜6中，以形成栅电极7。提供具有MIS型结构、增加到栅电极7的漏极侧的肖特基型结构以及良好器件效率和击穿电压的AlGaN/GaN HEMT。
参考图1H，栅电极7形成在远离源电极4与漏电极5之间中心位置的源电极4侧位置，例如远离漏电极5的位置。因此，G-D距离得以可靠地维持，并且漏极电流的堵塞可得以减小。
提供适合于常闭模式并具有改善的电流崩塌特性、良好的器件效率和良好的击穿电压的MIS型AlGaN/GaN HEMT。
减轻栅电极处电场集中的介电结构可添加到图1H中示出的MIS型AlGaN/GaN HEMT。图4A到4G示出用于制造化合物半导体器件的示例性方法。MIS型AlGaN/GaN HEMT可通过图4A到4G中示出的方法来制造。图4A到4G中，可省略元件隔离结构3。
参考图4A，介电沟槽2D形成在化合物半导体多层结构2中。例如，通过光刻和干蚀刻来处理其中待形成栅电极的位置以及待形成漏电极的位置之间的帽层2e中的位置。诸如Ar的惰性气体和诸如氯气(Cl2)可用作蚀刻气体。Cl2的流量可为例如30sccm，压力可为2Pa，并且RF输入功率可为20W。在帽层2e中形成使电子供给2d的表面的一部分暴露的介电沟槽2D。介电沟槽2D可形成在帽层2e的表面层中，而不穿透帽层2e，或者穿透帽层2e并到达下方的层。例如，介电沟槽2D可穿透帽层2e并到达电子供给层2d的表面层部分。
参考图4B，形成介电结构12。介电材料如包括高k绝缘材料的高介电材料可沉积在化合物半导体多层结构2上，以便填充介电沟槽2D。高介电材料可包括选自SiO2、SiN、SiON、HfSiO、HfAlON、HfO2和Y2O3中的至少一种。例如，当使用HfSiO时，通过化学气相沉积(CVD)等等将HfSiO沉积在化合物半导体多层结构2上，以便填充介电沟槽2D。沉积的高介电材料通过例如化学机械抛光(CMP)来抛光，直到帽层2e的表面暴露。结果，形成由高介电材料填充的介电沟槽2D形成的介电结构12。
参考图4C，形成源电极4和漏电极5。参考图4D，在化合物半导体多层结构2中待形成栅电极的位置形成电极沟槽2C。介电沟槽2D可形成为具有与电极沟槽2C纵向上的长度基本上相同的长度。减轻(发散)电场集中的效果可在栅电极纵向上的各个部分获得。器件效率和击穿电压可得以改善。
参考图4E，形成栅极绝缘膜6。参考图4F，在栅极绝缘膜6中形成开口6a。参考图4G，形成栅电极7。
在形成保护性膜之后，形成源电极4与栅电极7之间以及漏电极5与栅电极7之间的接触。结果，形成MIS型AlGaN/GaN HEMT。
图5示出示例性化合物半导体器件。图5中示出的化合物半导体器件可为AlGaN/GaN HEMT。图5中，为了方便阐述，示出了衬底的上部分，并且元件隔离结构可从图中略去。
电场集中发生在栅电极和漏电极之间的栅电极的边沿部分中，并且电子被化合物半导体多层结构或诸如栅极绝缘膜的绝缘体内部或表面中的陷阱捕获，导致电流崩塌。参考图5，增加肖特基型结构到栅电极7的漏极侧，并且在栅电极和漏电极之间形成介电结构12。漏极电流的堵塞可因肖特基型结构而得以减少。介电结构12可减轻栅电极7的漏极侧边沿部分的电场集中。当没有形成介电结构12时，发生在栅电极7的漏极侧边沿部分的电场集中可被发散到介电结构12的漏极侧边沿部分中。栅电极7的漏极侧边沿部分中可减轻的电场集中相应于发散的量。由于添加肖特基型结构到栅电极7的漏极侧，并且在栅电极和漏电极之间设置介电结构12，所以可改善电流崩塌特性。
介电结构12通过用高介电材料填充帽层2e中的介电沟槽2D来形成。漏极电流在化合物半导体多层结构2的栅电极和漏电极之间流动。由于介电结构12形成在电流路径中，所以介电结构12的边沿部分中的电场集中可被发散，并且可减轻栅电极7的边沿部分中的电场集中。
由于介电沟槽2D形成在帽层2e中，并且填充介电沟槽2D的材料的绝缘性质高，所以可减少栅电极和漏电极之间的漏极电流的流动。当填充介电沟槽2D的材料包括金属等时，可通过制造过程期间发生的金属扩散而生成泄漏路径。当材料包括上文描述的高介电材料时，泄漏路径可被减少，而不减小漏极电流的流动。
提供具有适合于常闭模式的MIS型结构并且呈现改善的电流崩塌特性和良好的器件效率和击穿电压的AlGaN/GaN HEMT。
介电结构可在不形成介电沟槽4D的情况下形成。例如，介电结构可通过在与栅电极和漏电极之间的介电沟槽4D的位置基本上相同的位置形成图案而形成高介电材料来形成。电场集中的发散改善电流崩塌特性，并改善AlGaN/GaN HEMT的器件效率和击穿电压。
例如，介电结构12可形成在栅电极和漏电极之间，而不增加肖特基型结构到栅电极7的漏极侧以及在栅极绝缘膜6中形成开口6a。
图6示出示例性化合物半导体器件。图6中示出的化合物半导体器件可为AlGaN/GaN HEMT。例如，图6中示出的AlGaN/GaN HEMT的栅电极7可通过进行图1A、1B、4A至4E以及4G中示出的过程来形成。图6中，元件隔离结构可从图中略去。形成保护性膜之后，形成源电极4、栅电极7和漏电极5之间的接触。结果，可形成MIS型AlGaN/GaNHEMT。
介电结构12减轻栅电极的漏极侧边缘部分的电场集中，并改善电流崩塌特性。电流崩塌特性在采用适合于常闭模式的MIS型结构的同时得以改善，并由此改善AlGaN/GaN HEMT的器件效率和击穿电压。
SiC衬底1可用作衬底。其他衬底可用作替代。当具有场效应晶体管功能的外延结构包括氮化物半导体时，可使用包括蓝宝石、Si、GaAs等的衬底。衬底可为半绝缘或电导性的。源电极4、漏电极5和栅电极7的层结构可为任意的，并且可为单层或多层。用于形成电极的方法可为任意的。源电极4和漏电极5的形成期间可实施热处理。热处理可省略，只要获得欧姆特性即可，并且可在栅电极7的形成之后进行另一热处理。帽层2e可由三层形成，可为由n-GaN构成的单层，或可为包括四个或更多化合物半导体层的帽层。可以或可以不形成用于形成栅电极7的电极沟槽2C。
图7示出示例性电源器件。图7中的电源器件可包括上文描述的AlGaN/GaN HEMT。
图7中的电源器件包括高压初级侧电路21、低压次级侧电路22，以及初级侧电路21与次级侧电路22之间的变压器23。初级侧电路21包括AC电源24、桥式整流电路25，以及多个(如四个)开关元件26a、26b、26c和26d。桥式整流电路25包括开关元件26e。次级侧电路22包括多个(例如三个)开关元件27a、27b和27c。
初级侧电路21的开关元件26a、26b、26c、26d和26e可以各自为AlGaN/GaN HEMT。次级侧电路22的开关元件27a、27b和27c可以各自为使用硅的金属绝缘体半导体场效应晶体管(MIS-FET)。
适合于常闭模式并且具有良好电流崩塌特性、器件效率和击穿电压的MIS型AlGaN/GaN HEMT用在高压电路中。
图8示出高频放大器。图12中的高频放大器可为上文描述的AlGaN/GaN HEMT。
图8中的高频放大器包括数字失真电路31、混频器32a和32b以及功率放大器33。数字预失真电路31补偿输入信号的非线性失真。混频器32a将通过补偿非线性失真获得的输入信号与AC信号混合。功率放大器33放大与AC信号混合的输入信号。功率放大器33可为上文描述的AlGaN/GaN HEMT。例如，混频器可基于开关通过混频器32b与AC信号混合，并可被传输到数字预失真电路31。
适合于常闭模式并且具有良好电流崩塌特性、器件效率和击穿电压的MIS型AlGaN/GaN HEMT用在高频放大器中。
上文描述的化合物半导体器件可用作除AlGaN/GaN HEMT以外的以下HEMT。
化合物半导体器件可包括InAlN/GaN HEMT。InAlN的晶格常数可通过调节InAlN和GaN的组成而接近GaN的晶格常数。电子传输层可为i-GaN。中间层可为i-InAlN。电子供给层可为n-InAlN。帽层可包括三层，这三层分别包括n-GaN、AlN和n-GaN。由于压电极化减小，所以可通过InAlN的自发激化而生成二维电子气体。
提供了适合于常闭模式并且具有良好电流崩塌特性、器件效率和击穿电压的MIS型InAlN/GaN HEMT。
化合物半导体器件可包括InAlGaN/GaN HEMT。GaN的晶格常数可大于InAlGaN的晶格常数。电子传输层可为i-GaN。中间层可为i-InAlGaN。电子供给层可为n-InAlGaN。帽层可包括三层，这三层分别包括n-GaN、AlN和n-GaN。
适合于常闭模式的MIS型化合物半导体器件的电流崩塌特性、器件效率和击穿电压得以改进。
本发明的示例实施方案现已依照以上优点得以描述。将认识到，这些实施例仅是对本发明的举例说明。许多变化与修改对于本领域技术人员是明显的。

Claims (18)

1.一种化合物半导体器件，包括：
化合物半导体多层结构；
在所述化合物半导体多层结构上的栅极绝缘膜；和
栅电极，
其中所述栅电极包括在所述栅电极下部处和在所述栅极绝缘膜上的栅极基部以及在所述栅电极上部处的栅极伞部，并且所述栅极伞部的下表面包括与所述化合物半导体多层结构的肖特基接触，
其中所述栅极基部的整个表面间接接触所述化合物半导体多层结构，由此所述栅极绝缘膜在所述整个表面和所述化合物半导体多层结构之间。
2.根据权利要求1所述的化合物半导体器件，还包括在所述化合物半导体多层结构上与所述栅电极一起提供的介电体。
3.根据权利要求1所述的化合物半导体器件，其中所述栅极基部通过填充形成在所述化合物半导体多层结构中的第一沟槽来形成。
4.根据权利要求2所述的化合物半导体器件，其中所述介电体通过填充形成在所述化合物半导体多层结构中的在所述栅电极和漏电极之间的第二沟槽来形成。
5.根据权利要求1所述的化合物半导体器件，其中所述栅极伞部的表面在形成在所述栅极绝缘膜中的开口中具有所述肖特基接触。
6.根据权利要求5所述的化合物半导体器件，其中所述开口沿所述栅电极的纵向方向形成在所述栅极绝缘膜中。
7.根据权利要求1所述的化合物半导体器件，还包括：
在所述化合物半导体多层结构上的所述栅电极一侧上的源电极；和
在所述化合物半导体多层结构上的所述栅电极的另一侧上的漏电极，
其中在所述栅电极的所述另一侧上的所述栅极伞部的表面和所述化合物半导体多层结构之间形成所述肖特基接触。
8.根据权利要求2所述的化合物半导体器件，还包括：
在所述化合物半导体多层结构上的所述栅电极一侧上的源电极；和
在所述化合物半导体多层结构上的所述栅电极的另一侧上的漏电极，
其中所述介电体通过填充形成在所述化合物半导体多层结构中的在所述栅电极和所述漏电极之间的介电沟槽而形成。
9.一种用于制造化合物半导体器件的方法，包括：
在化合物半导体多层结构上形成栅极绝缘膜；
在所述栅极绝缘膜上形成开口，以暴露所述化合物半导体多层结构的表面的一部分；和
形成栅电极，所述栅电极包括在所述栅电极下部处和在所述栅极绝缘膜上的栅极基部以及在所述栅电极上部处的栅极伞部，其中所述栅极伞部的下表面包括在所述开口中的与所述化合物半导体多层结构的肖特基接触，
其中所述栅极基部的整个表面间接接触所述化合物半导体多层结构，由此所述栅极绝缘膜在所述整个表面和所述化合物半导体多层结构之间。
10.根据权利要求9所述的方法，还包括，
与所述栅电极一起在所述化合物半导体多层结构上形成介电体。
11.根据权利要求9所述的方法，其中所述开口沿所述栅电极的纵向方向形成在所述栅极绝缘膜中。
12.根据权利要求9所述的方法，还包括：
在所述化合物半导体多层结构中形成第一沟槽；和
填充所述第一沟槽以形成所述栅极基部。
13.根据权利要求10所述的方法，还包括：
在所述化合物半导体多层结构中在所述栅电极和漏电极之间形成第二沟槽，和
填充所述第二沟槽以形成所述介电体。
14.根据权利要求9所述的方法，还包括：
在所述化合物半导体多层结构上的所述栅电极的一侧上形成源电极；
在所述化合物半导体多层结构上的所述栅电极的另一侧上形成漏电极，
其中在所述栅电极的所述另一侧上的所述栅极伞部的表面和所述化合物半导体多层结构之间形成所述肖特基接触。
15.根据权利要求9所述的方法，还包括，
在所述化合物半导体多层结构上的所述栅电极的一侧上形成源电极；
在所述化合物半导体多层结构上的所述栅电极的另一侧上形成漏电极；和
通过填充形成在所述化合物半导体多层结构中的在所述栅电极和所述漏电极之间的介电沟槽而形成介电体。
16.一种用于处理和输出信号的电气器件，包括，
包括化合物半导体多层结构、在所述化合物半导体多层结构上的栅极绝缘膜和栅电极的晶体管，
其中所述栅电极包括在所述栅电极下部处和在所述栅极绝缘膜上的栅极基部以及在所述栅电极上部处的栅极伞部，并且
所述栅极伞部的下表面包括与所述化合物半导体多层结构的肖特基接触，
其中所述栅极基部的整个表面间接接触所述化合物半导体多层结构，由此所述栅极绝缘膜在所述整个表面和所述化合物半导体多层结构之间。
17.根据权利要求16所述的电气器件，其中所述器件包括耦接到变压器的高压电路。
18.根据权利要求16所述的电气器件，其中所述器件包括放大和输出高频电压的高频放大器。
CN201210020479.6A 2011-02-10 2012-01-29 化合物半导体器件、制造器件的方法和电气器件 Active CN102637721B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-027670 2011-02-10
JP2011027670A JP5866766B2 (ja) 2011-02-10 2011-02-10 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN102637721A CN102637721A (zh) 2012-08-15
CN102637721B true CN102637721B (zh) 2014-12-03

Family

ID=46622045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210020479.6A Active CN102637721B (zh) 2011-02-10 2012-01-29 化合物半导体器件、制造器件的方法和电气器件

Country Status (4)

Country Link
US (2) US8729604B2 (zh)
JP (1) JP5866766B2 (zh)
CN (1) CN102637721B (zh)
TW (1) TWI462290B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102024290B1 (ko) * 2012-11-08 2019-11-04 엘지이노텍 주식회사 전력 반도체 소자
US8884334B2 (en) * 2012-11-09 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Composite layer stacking for enhancement mode transistor
JP6194769B2 (ja) * 2013-11-12 2017-09-13 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015230987A (ja) * 2014-06-05 2015-12-21 富士通株式会社 化合物半導体装置及びその製造方法
FR3026892B1 (fr) * 2014-10-03 2017-12-01 Thales Sa Transistor a effet de champ avec contact de drain mixte optimise et procede de fabrication
US9640620B2 (en) * 2014-11-03 2017-05-02 Texas Instruments Incorporated High power transistor with oxide gate barriers
JP6404697B2 (ja) * 2014-12-10 2018-10-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10217641B2 (en) * 2015-01-20 2019-02-26 International Business Machines Corporation Control of current collapse in thin patterned GaN
CN105304707A (zh) * 2015-10-28 2016-02-03 电子科技大学 一种增强型hemt器件
TWI630700B (zh) * 2017-05-10 2018-07-21 新唐科技股份有限公司 半導體元件
CN109087948A (zh) * 2018-09-03 2018-12-25 深圳市科创数字显示技术有限公司 一种凹槽型mos-hemt
US20230143585A1 (en) * 2020-06-04 2023-05-11 Mitsubishi Electric Corporation Semiconductor device
US11916119B2 (en) * 2021-11-03 2024-02-27 Globalfoundries U.S. Inc. Transistor with self-aligned gate and self-aligned source/drain terminal(s) and methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528405B1 (en) * 2000-02-18 2003-03-04 Motorola, Inc. Enhancement mode RF device and fabrication method
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348673B2 (ja) * 1999-03-03 2002-11-20 日本電気株式会社 電界効果トランジスタ
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP2008211172A (ja) * 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
US9209088B2 (en) * 2007-08-01 2015-12-08 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
JP2009099691A (ja) * 2007-10-15 2009-05-07 Sanken Electric Co Ltd 電界効果半導体装置の製造方法
JP5620767B2 (ja) * 2010-09-17 2014-11-05 パナソニック株式会社 半導体装置
US8841703B2 (en) * 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528405B1 (en) * 2000-02-18 2003-03-04 Motorola, Inc. Enhancement mode RF device and fabrication method
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法

Also Published As

Publication number Publication date
US8729604B2 (en) 2014-05-20
JP2012169369A (ja) 2012-09-06
TWI462290B (zh) 2014-11-21
CN102637721A (zh) 2012-08-15
US8956935B2 (en) 2015-02-17
US20140206159A1 (en) 2014-07-24
TW201234588A (en) 2012-08-16
US20120205717A1 (en) 2012-08-16
JP5866766B2 (ja) 2016-02-17

Similar Documents

Publication Publication Date Title
CN102637721B (zh) 化合物半导体器件、制造器件的方法和电气器件
EP2763179B1 (en) High Electron Mobility Transistor (HEMT)
TWI466292B (zh) 半導體裝置
TWI610438B (zh) 積體電路裝置及製造其之方法
CN102569377B (zh) 化合物半导体器件及其制造方法
JP5609055B2 (ja) 化合物半導体装置及びその製造方法
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
US10679860B2 (en) Self-aligning source, drain and gate process for III-V nitride MISHEMTs
CN103715251A (zh) 化合物半导体器件及其制造方法
CN103715252A (zh) 化合物半导体器件及其制造方法
JP2013251544A (ja) その場バリア酸化法と構成
CN103035683A (zh) 化合物半导体器件及其制造方法
CN103022121A (zh) 半导体器件及其制造方法
CN103545362B (zh) 化合物半导体器件及其制造方法
US20120320642A1 (en) Compound semiconductor device and method of manufacturing the same
CN102651385A (zh) 化合物半导体器件及其制造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
CN103715247A (zh) 化合物半导体器件及其制造方法
JP2007142243A (ja) 窒化物半導体電界効果トランジスタ及びその製造方法
CN103022122B (zh) 化合物半导体器件及其制造方法
JP2014138111A (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
CN103700700A (zh) 化合物半导体器件及其制造方法
US11227943B2 (en) High electron mobility transistors and methods for fabricating the same
US10985253B2 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
WO2021029183A1 (ja) 半導体装置、半導体モジュールおよび電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant