CN103035683A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103035683A
CN103035683A CN2012103208572A CN201210320857A CN103035683A CN 103035683 A CN103035683 A CN 103035683A CN 2012103208572 A CN2012103208572 A CN 2012103208572A CN 201210320857 A CN201210320857 A CN 201210320857A CN 103035683 A CN103035683 A CN 103035683A
Authority
CN
China
Prior art keywords
film
opening
gate electrode
compound semiconductor
sion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103208572A
Other languages
English (en)
Other versions
CN103035683B (zh
Inventor
多木俊裕
冈本直哉
美浓浦优一
牧山刚三
尾崎史朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103035683A publication Critical patent/CN103035683A/zh
Application granted granted Critical
Publication of CN103035683B publication Critical patent/CN103035683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及化合物半导体器件及其制造方法。一种HEMT(高电子迁移率晶体管)具有：化合物半导体层、具有开口并且覆盖化合物半导体层的上侧的保护膜以及填充开口并且具有骑在化合物半导体层上的形状的栅电极，其中保护膜具有不含氧的下绝缘膜与包含氧的上绝缘膜的堆叠结构，并且，开口包括形成在下绝缘膜中的第一开口和形成在上绝缘膜中且比第一开口宽的第二开口，第一开口与第二开口彼此连通。

Description

化合物半导体器件及其制造方法
技术领域
本文中讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
通过利用氮化物半导体器件的如高饱和电子速度和宽带隙等特性，已经将氮化物半导体器件活跃地发展为高耐受电压、高功率的半导体器件。已经做了大量关于场效应晶体管、特别是作为氮化物半导体器件的HEMT(高电子迁移率晶体管)的报道。特别地，使用GaN作为电子传输层并且使用AlGaN作为电子供给层的AlGaN/GaN HEMT已经引起注意。在AlGaN/GaN HEMT中，在AlGaN中发生由于GaN与AlGaN之间的晶格常数的差异而导致的畸变。由于由畸变引起的压电极化并且由于AlGaN的自发极化，获得了高浓度的二维电子气(2DEG)。这使得能够实现高耐受电压和高输出功率。
专利文献1：日本公开特许公报号2002-359256
在用于高功率和高频率的氮化物半导体器件如AlGaN/GaN HEMT中，在高压下操作的问题中之一是电流崩塌现象。该电流崩塌是指由于应用高压而使导通电阻增加的现象，并且据认为该电流崩塌的发生的原因是电子被陷获在半导体晶体、半导体与绝缘膜之间的界面等中，并且，相应地，这些区域中的2DEG的浓度降低。场板结构是广泛已知的作为一种抑制电流崩塌现象的方法。例如，已知形成所谓的悬垂形状的栅电极具有抑制电流崩塌现象的效果。
但是，仅通过前述的场板结构，难以充分抑制电流崩塌现象，并且，问题在于，电流崩塌尤其是在高压操作期间显著地发生，这使得需要用于进一步抑制电流崩塌的方法。
发明内容
考虑到上述问题做出了本发明，并且本发明的一个目的是提供一种甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性化合物半导体器件及其制造方法。
根据一个方面，化合物半导体器件包括：化合物半导体层；具有开口并且覆盖化合物半导体层的上侧的保护膜；以及填充开口并且具有骑在化合物半导体层上的形状的电极，其中保护膜具有不含氧的下绝缘膜与包含氧的上绝缘膜的堆叠结构，并且，开口具有形成在下绝缘膜中的第一开口和形成在上绝缘膜中且比第一开口宽的第二开口，第一开口与第二开口彼此连通。
根据一个方面，制造化合物半导体器件的方法包括：形成保护膜以覆盖化合物半导体层的上侧，保护膜具有不含氧的下绝缘膜与包含氧的上绝缘膜的堆叠结构；在下绝缘膜中形成第一开口以及在上绝缘膜中形成比第一开口宽的第二开口，第一开口与第二开口形成为彼此连通；形成填充开口且具有骑在化合物半导体层上的形状的电极。
附图说明
图1A至图1C是按照工艺的顺序示出制造根据第一实施方案的AlGaN/GaN HEMT的方法的示意性横截面图；
图2A至图2C是接着图1A至图1C按照工艺的顺序示出制造根据第一实施方案的AlGaN/GaN HEMT的方法的示意性横截面图；
图3A和图3B是显示研究根据第一实施方案的AlGaN/GaN HEMT的电流-电压特性的实验的结果的特性曲线图；
图4A至图4C是示出制造根据第二实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图5A和图5B是示出制造根据第三实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图6A至图6C是示出制造根据第四实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图7A至图7C是接着图6A至图6C示出制造根据第四实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图8A至图8C是示出制造根据第五实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图9A至图9C是接着图8A至图8C示出制造根据第五实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图10A至图10C是示出制造根据第六实施方案的AlGaN/GaNHEMT的方法中的主要过程的示意性横截面图；
图11A和图11B是接着图10A至图10C示出制造根据第六实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图12A和图12B是示出制造根据第七实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图13A和图13B是接着图12A和图12B示出制造根据第七实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图14A至图14C是示出制造根据第八实施方案的AlGaN/GaNHEMT的方法中的主要过程的示意性横截面图；
图15A和图15B是接着图14A至图14C示出制造根据第八实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图16A和图16B是示出制造根据第九实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图17A和图17B是接着图16A和图16B示出制造根据第九实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图18A至图18C是示出制造根据第十实施方案的AlGaN/GaNHEMT的方法中的主要过程的示意性横截面图；
图19A和图19B是接着图18A至图18C示出制造根据第十实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图20A和图20B是示出制造根据第十一实施方案的AlGaN/GaNHEMT的方法中的主要过程的示意性横截面图；
图21A和图21B是接着图20A和图20B示出制造根据第十一实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图22A和图22B是示出制造根据第十二实施方案的AlGaN/GaNHEMT的方法中的主要过程的示意性横截面图；
图23A和图23B是接着图22A和图22B示出制造根据第十二实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图24A至图24C是示出制造根据第十三实施方案的AlGaN/GaNHEMT的方法中的主要过程的示意性横截面图；
图25A和图25B是接着图24A至图24C示出制造根据第十三实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图26A和图26B是示出制造根据第十四实施方案的AlGaN/GaNHEMT的方法中的主要过程的示意性横截面图；
图27A至图27C是示出制造根据第十五实施方案的AlGaN/GaNHEMT的方法中的主要过程的示意性横截面图；
图28A至图28C是接着图27A至图27C示出制造根据第十五实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图；
图29A至图29C是示出制造根据第十六实施方案的InAlN/GaNHEMT的方法中的主要过程的示意性横截面图；
图30A至图30C是接着图29A至图29C示出制造根据第十六实施方案的InAlN/GaN HEMT的方法中的主要过程的示意性横截面图；
图31是示出根据第十七实施方案的电源装置的示意性结构的连接图；以及
图32是示出根据第十八实施方案的高频放大器的示意性结构的连接图。
具体实施方式
下文中，将参考附图详细地描述实施方案。在以下实施方案中，将描述一种化合物半导体器件的结构及其制造方法。
注意，在以下附图中，为了示出方便，某些组成部件没有使用相对精确的尺寸和厚度示出。
(第一实施方案)
在该实施方案中，公开了肖特基型AlGaN/GaN HEMT作为化合物半导体器件。
图1A至图1C和图2A至图2C是按照工艺的顺序示出制造根据第一实施方案的AlGaN/GaN HEMT的方法的示意性横截面图。
首先，如图1A所示，在例如作为生长衬底的半绝缘SiC衬底1上形成具有化合物半导体堆叠结构的化合物半导体层2。作为生长衬底，可以使用SiC衬底、蓝宝石衬底、GaAs衬底、GaN衬底等来代替SiC衬底。衬底的导电性可以是半绝缘的或导电的。
化合物半导体层2包括缓冲层2a、电子传输层2b、中间层2c和电子供给层2d。
在完成的AlGaN/GaN HEMT中，在操作期间，在电子传输层2b与电子供给层2d(确切地说，中间层2c)之间的界面附近生成了二维电子气(2DEG)。基于电子传输层2b和电子供给层2d的自发极化并且也基于由可归因于电子传输层2b的化合物半导体(在此为GaN)与电子供给层2d的化合物半导体(在此为AlGaN)之间的晶格常数差的畸变所引起的压电极化来生成该2DEG。
更详细地，在SiC衬底1上，通过例如MOVPE(金属有机气相外延)法生长以下化合物半导体。可以使用MBE(分子束外延)法等来代替MOVPE法。
在SiC衬底1上，依次生长将成为缓冲层2a、电子传输层2b、中间层2c和电子供给层2d的化合物半导体。通过在Si衬底1上生长具有约0.1μm厚度的AlN来形成缓冲层2a。通过生长具有约1μm至约3μm厚度的i(有意未掺杂的)-GaN来形成电子传输层2b。通过生长具有约5nm厚度的i-AlGaN来形成中间层2c。通过生长具有约30nm厚度的n-AlGaN来形成电子供给层2d。在一些情况下，不形成中间层2c。可以形成i-AlGaN来作为电子供给层2d。
为了生长GaN，将作为Ga源的三甲基镓(TMGa)气体和氨(NH3)气的混合气体用作源气体。为了生长AlGaN，将TMAl气体、TMGa气体和NH3气体的混合气体用作源气体。取决于待生长的化合物半导体层，适当地设置是否供给TMAl气体和TMGa气体以及TMAl气体和TMGa气体的流量。将作为共用源的NH3气体的流量设定为约100sccm至约10slm。此外，将生长压力设定为约50托至约300托，并且将生长温度设定为约1000℃至约1200℃。
为了生长作为n型的AlGaN，即，为了形成电子供给层2d(n-AlGaN)，向AlGaN源气体添加n型杂质。在此，以预定的流量向源气体添加包含例如Si的气体，例如，硅烷(SiH4)气体，从而用Si掺杂AlGaN。Si的掺杂浓度设定为约1×1018/cm3至约1×1020/cm3，例如，设定为约2×1018/cm3。
随后，形成元件隔离结构。
更详细地，例如，向化合物半导体层2的元件隔离区域注入氩(Ar)。因此，在化合物半导体层2中和SiC衬底1的表面层部分中形成了元件隔离结构。元件隔离结构在化合物半导体层2上划分出有源区域。
顺便提及，除了上面的注入法，例如，STI(浅沟槽隔离)法也可以用于元件隔离。
随后，如图1B所示，形成源电极3和漏电极4。
例如，使用Ta/Al(Ta用于下层，Al用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构(eaves-structure)的双层光刻胶。该光刻胶被施加到化合物半导体层2上，以形成光刻胶掩模，光刻胶掩模在待形成源电极和漏电极的预定位置处具有开口。通过使用该光刻胶掩模，经由例如气相沉积法沉积Ta/Al。Ti的厚度为约20nm，Al的厚度为约200nm。通过剥离法移除具有檐式结构的光刻胶掩模和沉积在其上的Ta/Al。其后，在例如氮气氛中在400℃至1000℃例如在约550℃下对SiC衬底1进行热处理，并且使残留的Ti/Al与电子供给层2d欧姆接触。通过上述处理，形成了由Ta/Al制成的源电极4和漏电极5。
随后，如图1C所示，形成保护化合物半导体层2的表面的钝化膜。
钝化膜具有在此为SiN(Si3N4)膜5的不含氧的下绝缘膜与在此为SiON膜6的包含氧的上绝缘膜的堆叠结构。
更详细地，通过等离子体CVD法、溅射法等在化合物半导体层2的整个表面上沉积厚度为例如约2nm至约200nm、例如约20nm的SiN以形成SiN膜5。随后，通过等离子体CVD法、溅射法等在SiN膜5上沉积厚度为例如约2nm至约200nm、例如约20nm的SiON以形成SiON膜6。通过上述过程，形成了其中堆叠有SiN膜5和SiON膜6的钝化膜。
随后，如图2A所示，在SiON膜6中形成开口6a。
更详细地，在SiON膜6的整个表面上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiON膜6的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiON膜6进行干法蚀刻。此时，可以轻度蚀刻SiN膜5的表面层和SiON膜6。因此，在SiON膜6的预定栅电极形成位置处形成了开口6a。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图2B所示，在SiN膜5中形成开口5a。
更详细地，在SiON膜6的整个表面上，包括SiN膜5上的从开口6a露出的区域，施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiN膜5的在开口6a中的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiN膜5进行干法蚀刻。因此，在SiN膜5的预定栅电极形成位置处形成了开口5a。SiON膜6的开口6a比SiN膜5的开口5a宽。开口5a、6a彼此连通，使得形成用于形成栅电极的开口。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图2C所示，形成栅电极7。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到SiON膜6上，包括开口5a、6a的内部，并且因此，形成了光刻胶掩模，光刻胶掩模在预定栅电极形成位置处具有包括开口5a、6a的开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模和沉积在其上的Ni/Au。因此，形成与化合物半导体层2处于肖特基接触的栅电极7以使用栅极金属填充开口5a、6a。
使用填充开口5a、6a的内部和骑在SiON膜6上的Ni以及沉积在Ni上的Au，将栅电极7形成为所谓的悬垂形状。在SiON膜6的表面的开口6a附近，在与栅电极7的Ni接触的部分处，SiON膜6的氧与栅电极7的悬垂部分的Ni彼此反应，使得形成作为薄的氧化物膜的NiO层7a。
其后，通过源电极3、漏电极4和栅电极7等的电连接过程，形成肖特基型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与包含氧的SiON膜6的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。待成为肖特基表面的化合物半导体层2的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与肖特基表面相分离，所以包含氧的SiON膜6可不影响肖特基表面。SiN膜5的开口5a与SiON膜6的比开口5a宽的开口6a彼此连通，并且悬垂形状的栅电极7形成为填充由开口5a、6a构成的开口的内部。在该结构中，栅电极7形成在其填充开口5a的部分上、其填充开口6a的部分上以及悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，SiON膜6的氧与栅电极7的悬垂部分的Ni彼此反应以形成NiO层7a。NiO用作p型氧化物半导体。栅电极7的悬垂部分位于多级结构的最上级处，并且在栅电极7中，悬垂部分是最靠近漏电极4的部分并且因此在此处出现了最大的电场集中。由于形成于悬垂部分上的作为p型氧化物半导体的NiO层7a的出现，所以悬垂部分的横向电阻增加并且在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
在此，将描述检查根据该实施方案的AlGaN/GaN HEMT的电流-电压特性的实验。作为该实施方案的对比示例，将钝化膜由SiN的单层构成的常规AlGaN/GaN HEMT作为示例。
在图3A和图3B中显示了实验结果。图3A显示了对比示例的结果，图3B显示了该实施方案的结果。在对比示例中，由于50V的偏压，导通电阻增加并且电流崩塌大。另一方面，在该实施方案中，已经证实导通电阻的增加非常小并且可以有效地抑制电流崩塌。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第二实施方案)
下文中，将描述根据第二实施方案的肖特基型AlGaN/GaN HEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaNHEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图4A至图4C是示出制造根据第二实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图。
首先，通过第一实施方案的图1A至图2A中的过程，在SiON膜6中形成开口6a，如图4A所示。
随后，如图4B所示，在SiON膜6和电子供给层2d中形成沟槽11。
更详细地，在SiON膜6的整个表面(包括SiN膜5的从开口6a露出的上部)上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiN膜5的在开口6a中的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiN膜5和电子供给层2d的表面层进行干法蚀刻。因此，在电子供给层2d和SiN膜5的预定栅电极形成位置处形成了穿透SiN膜5到达电子供给层2d的表面层的沟槽11。SiON膜6的开口6a比沟槽11宽。沟槽11与开口6a彼此连通，使得形成用于形成栅电极的电极沟槽。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图4C所示，形成栅电极12。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到SiON膜6上(包括沟槽11和开口6a的内部)，因此形成了光刻胶掩模，所述光刻胶掩模在包括沟槽11和开口6a的预定栅电极形成位置处具有开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模和沉积在其上的Ni/Au。因此，与化合物半导体层2处于肖特基接触的栅电极12形成为使用栅极金属填充沟槽11和开口6a。
使用填充沟槽11和开口6a的内部并且骑在SiON膜6上的Ni以及沉积在Ni上的Au，将栅电极12形成为所谓的悬垂形状。在SiON膜6的表面的开口6a附近，在与栅电极12的Ni相接触的部分处，SiON膜6的氧与栅电极12的悬垂部分的Ni彼此反应，使得形成作为薄的氧化物膜的NiO层7a。
其后，通过源电极3、漏电极4和栅电极12等的电连接的过程，形成肖特基型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与包含氧的SiON膜6的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。待成为肖特基表面的化合物半导体层2的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与肖特基表面相分离，所以包含氧的SiON膜6可不影响肖特基表面。电子供给层2d和SiN膜5的沟槽11与SiON膜6的比开口5a宽的开口6a彼此连通，并且处于悬垂形状的栅电极12形成为填充由沟槽11和开口6a构成的电极沟槽的内部。在该结构中，栅电极12形成在其填充沟槽11的部分上、其填充开口6a的部分上以及悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，SiON膜6的氧与栅电极12的悬垂部分的Ni彼此反应以形成NiO层12a。NiO用作p型氧化物半导体。栅电极12的悬垂部分位于多级结构的最上级处，并且在栅电极12中，悬垂部分是最靠近漏电极4的部分并且因此在此处出现了最大的电场集中。由于作为形成于悬垂部分上的p型氧化物半导体的NiO层12a的存在，所以悬垂部分的横向电阻增加并且在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
此外，在该实施方案中，作为沟槽11的一部分，沟槽部分也形成于电子供给层2d中，并且栅电极12的最下部形成于沟槽部分中。这有助于实现在断电期间没有栅电流经过的所谓常断操作，并且也进一步减小了栅电极12中的电场集中。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第三实施方案)
下文中，将描述根据第三实施方案的MIS型AlGaN/GaN HEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaNHEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图5A和图5B是示出制造根据第三实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图。
首先，通过第一实施方案的图1A至图2A中的步骤，在SiON膜6中形成开口6a，如图5A所示。
随后，如图5B所示，形成栅电极13。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到SiON膜6上(包括开口6a的内部)，因此，形成了光刻胶掩模，所述光刻胶掩模在包括开口6a的预定栅电极形成位置处具有开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模和沉积在其上的Ni/Au。因此，经由SiN膜5在化合物半导体层2上形成栅电极13，以使用栅极金属填充开口6a的内部。SiN膜5是钝化膜并且也用作栅极绝缘膜。
使用填充开口6a的内部并且骑在SiON膜6上的Ni以及沉积在Ni上的Au，将栅电极13形成为所谓的悬垂形状。在SiON膜6的表面的开口6a附近，在与栅电极13的Ni相接触的部分处，SiON膜6的氧和栅电极13的悬垂部分的Ni彼此反应，使得形成作为薄的氧化物膜的NiO层13a。
其后，通过源电极3、漏电极4和栅电极13等的电连接过程，形成MIS型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与包含氧的SiON膜6的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。化合物半导体层2的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与化合物半导体层2的表面相分离，所以包含氧的SiON膜6可不影响该表面。处于悬垂形状的栅电极13形成为填充SiON膜6的开口6a的内部。在该结构中，栅电极13形成于其填充开口6a的部分上以及悬垂部分的逐渐展开的多级结构(在此为两级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，SiON膜6的氧与栅电极13的悬垂部分的Ni彼此反应以形成NiO层13a。NiO用作p型氧化物半导体。栅电极13的悬垂部分位于多级结构的最上级处，并且在栅电极13中，悬垂部分是最靠近漏电极4的部分并且因此在此出现最大的电场集中。由于作为形成于悬垂部分上的p型氧化物半导体的NiO层13a的存在，所以悬垂部分的横向电阻增加并且在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
此外，在该实施方案中，在具有双层结构的钝化膜中，作为下层的SiN膜5不仅是钝化膜也用作栅极绝缘膜。在该结构中，省略了形成与具有双层结构的钝化膜相分离的栅极绝缘膜的步骤，并且实现了期望的MIS型AlGaN/GaN HEMT。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第四实施方案)
在下文，将描述根据第四实施方案的MIS型AlGaN/GaN HEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaNHEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图6A至图6C以及图7A至图7C是示出制造根据第四实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图。
首先，通过第一实施方案的图1A和图1B中的过程，在化合物半导体层2上形成源电极3和漏电极4，如图6A所示。
随后，如图6B所示，形成栅极绝缘膜14。
更详细地，在化合物半导体层2上沉积不含氧的绝缘体例如AlN作为绝缘材料。通过例如ALD(原子层沉积)法，沉积厚度为约2nm至100nm(在此处例如约10nm)的AlN。因此，形成栅极绝缘膜14。
顺便提及，为了沉积AlN，可以使用例如等离子体CVD法、溅射法等来代替ALD法。此外，可以使用Al的氮化物来代替沉积AlN。此外，可以沉积Si、Hf、Zr、Ti、Ta或W的氮化物或从这些氮化物中适当选出的一些氮化物的多层，以形成栅极绝缘膜。
随后，如图6C所示，形成保护化合物半导体层2的表面的钝化膜。
钝化膜具有不含氧的下绝缘膜(在此为SiN(Si3N4)膜5)与包含氧的上绝缘膜(在此为SiON膜6)的堆叠结构。
更详细地，通过等离子体CVD法、溅射法等在栅极绝缘膜14上沉积厚度为例如约2nm至约200nm、例如约20nm的SiN以形成SiN膜5。随后，通过等离子体CVD法、溅射法等在SiN膜5上沉积厚度为例如约2nm至约200nm、例如约20nm的SiON以形成SiON膜6。因此，形成了其中SiN膜5和SiON膜6堆叠的钝化膜。
随后，如图7A所示，在SiON膜6中形成开口6a。
更详细地，在SiON膜6的整个表面上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiON膜6的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiON膜6进行干法蚀刻。此时，可以轻度蚀刻SiN膜5的表面层以及SiON膜6。因此，在SiON膜6的预定栅电极形成位置处形成开口6a。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图7B所示，在SiN膜5中形成开口5a。
更详细地，在SiON膜6的整个表面上(包括SiN膜5上的从开口6a露出的区域)施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiN膜5的在开口6a中的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiN膜5进行干法蚀刻。因此，在SiN膜5的预定栅电极形成位置处形成开口5a。SiON膜6的开口6a比SiN膜5的开口5a宽。开口5a、6a彼此连通，使得形成用于形成栅电极的开口。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图7C所示，形成栅电极15。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到SiON膜6上(包括开口5a、6a的内部)，因此，形成了光刻胶掩模，所述光刻胶掩模在包括开口5a、6a的预定栅电极形成位置处具有开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模和沉积在其上的Ni/Au。因此，经由栅极绝缘膜14在化合物半导体层2上形成栅电极15，以使用栅极金属填充开口5a、6a。
使用填充开口5a、6a的内部并且骑在SiON膜6上的Ni以及沉积在Ni上的Au来形成所谓的悬垂形状的栅电极15。在SiON膜6的表面的开口6a附近，在与栅电极15的Ni相接触的部分处，SiON膜6的氧与栅电极15的悬垂部分的Ni彼此反应，使得形成作为薄的氧化物膜的NiO层15a。
其后，通过源电极3、漏电极4和栅电极15的电连接过程等，形成MIS型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与包含氧的SiON膜6的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜，并且SiN膜5与AlN的栅极绝缘膜14一起主要用作保护膜。由于通过栅极绝缘膜14和SiN膜5与化合物半导体层2的表面分离，所以包含氧的SiON膜6可不影响该表面。SiN膜5的开口5a与SiON膜6的比开口5a宽的开口6a彼此连通，并且处于悬垂形状的栅电极15形成为填充由开口5a、6a构成的开口的内部。在该结构中，栅电极15形成于其填充开口5a的部分上、其填充开口6a的部分上以及悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，SiON膜6的氧与栅电极15的悬垂部分的Ni彼此反应以形成NiO层15a。NiO用作p型氧化物半导体。栅电极15的悬垂部分位于多级结构的最上级处，并且在栅电极15中，悬垂部分是最靠近漏电极4的部分并且因此在此处出现最大的电场集中。由于形成于悬垂部分上的作为p型氧化物半导体的NiO层15a的存在，所以悬垂部分的横向电阻增加并且在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
此外，在该实施方案中，栅极绝缘膜14不仅是栅极绝缘膜也用作钝化膜，并且实现了期望的MIS型AlGaN/GaN HEMT。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第五实施方案)
下文中，将描述根据第五实施方案的MIS型AlGaN/GaN HEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaNHEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图8A至图8C以及图9A至图9C是示出制造根据第五实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图。
首先，通过第一实施方案的图1A和图1B中的过程，在化合物半导体层2上形成源电极3和漏电极4。
随后，如图8A所示，在电子供给层2d中形成沟槽2da。
更详细地，在电子供给层2d上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，电子供给层2d的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对电子供给层2d的表面层进行干法蚀刻。因此，在电子供给层2d的表面层中的预定栅电极形成位置处形成沟槽2da。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图8B所示，形成栅极绝缘膜14。
更详细地，在包括沟槽2da的内壁表面的化合物半导体层2上沉积不含氧的绝缘体例如AlN作为绝缘材料。通过例如ALD(原子层沉积)法，沉积厚度约为2nm至约100nm(在此例如为约10nm)的AlN。因此，形成栅极绝缘膜14。
顺便提及，为了沉积AlN，例如，可以使用等离子体VCD法、溅射法或类似方法来代替ALD法。此外，可以使用Al的氮化物来代替沉积AlN。此外，可以沉积Si、Hf、Zr、Ti、Ta或W的氮化物或从这些氮化物中适当选出的一些氮化物的多层，以形成栅极绝缘膜。
随后，如图8C所示，形成保护化合物半导体层2的表面的钝化膜。
钝化膜具有不含氧的下绝缘膜(在此为SiN(Si3N4)膜5)与包含氧的上绝缘膜(在此为SiON膜6)的堆叠结构。
更详细地，通过等离子体CVD法、溅射法等在栅极绝缘膜14上沉积厚度为例如约2nm至约200nm、例如约20nm的SiN以形成SiN膜5。随后，通过等离子体CVD法、溅射法等在SiN膜5上沉积厚度为例如约2nm至约200nm、例如约20nm的SiON以形成SiON膜6。因此，形成了其中堆叠有SiN膜5和SiON膜6的钝化膜。
随后，如图9A所示，在SiON膜6中形成开口6a。
更详细地，在SiON膜6的整个表面上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiON膜6的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiON膜6进行干法蚀刻。此时，可以轻度蚀刻SiN膜5的表面层以及SiON膜6。因此，在SiON膜6的预定栅电极形成位置处形成开口6a。开口6a比电子供给层2d的沟槽2da宽。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图9B所示，在SiN膜5中形成开口5a。
更详细地，在SiON膜6的整个表面上(包括SiN膜5上的从开口6a露出的区域)施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiN膜5的在开口6a中的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiN膜5进行干法蚀刻。因此，在SiN膜5的预定栅电极形成位置处形成了开口5a。SiON膜6的开口6a比SiN膜5的开口5a宽。沟槽2da与开口5a、6a经由栅极绝缘膜14彼此连通，使得形成用于形成栅电极的电极沟槽。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图9C所示，形成栅电极16。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到SiON膜6上(包括开口5a、6a的内部)，因此，形成了光刻胶掩模，所述光刻胶掩模在包括电极沟槽的预定栅电极形成位置处具有开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模以及沉积在其上的Ni/Au。因此，经由栅极绝缘膜14在化合物半导体层2上形成栅电极16，以使用栅极金属填充电极沟槽。
使用填充沟槽2da和开口5a、6a(其间具有栅极绝缘膜14)的内部并且骑在SiON膜6上的Ni以及沉积在Ni上的Au来形成所谓的悬垂形状的栅电极16。在SiON膜6的表面的开口6a附近，在与栅电极16的Ni相接触的部分处，SiON膜6的氧与栅电极16的悬垂部分的Ni彼此反应，使得形成作为薄的氧化物膜的NiO层16a。
其后，通过源电极3、漏电极4和栅电极16的电连接过程等，形成MIS型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与包含氧的SiON膜6的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜，并且SiN膜5与AlN的栅极绝缘膜14一起主要用作保护膜。由于通过栅极绝缘膜14和SiN膜5与化合物半导体层2的表面分离，所以包含氧的SiON膜6可不影响该表面。电子供给层2d的沟槽2da、SiN膜5的开口5a以及SiON膜6的比开口5a宽的开口6a彼此连通，并且处于悬垂形状的栅电极16形成为填充由沟槽2da和开口5a、6a组成的电极沟槽的内部。在该结构中，栅电极16形成在其经由栅极绝缘膜14填充沟槽2da的部分上、其填充开口5a的部分上以及悬垂部分的逐渐展开的多级结构上(在此为四级结构)，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，SiON膜6的氧与栅电极16的悬垂部分的Ni彼此反应以形成NiO层16a。NiO用作p型氧化物半导体。栅电极16的悬垂部分位于多级结构的最上级处，并且在栅电极16中，悬垂部分是最靠近漏电极4的部分并且因此在此处出现最大的电场集中。由于形成于悬垂部分上的作为p型氧化物半导体的NiO层16a的存在，所以悬垂部分的横向电阻增加并且在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
此外，在该实施方案中，在电子供给层2d中形成沟槽2da，并且在沟槽部分上形成栅电极16的最下部。这有助于实现在断电时间期间没有栅电流经过的所谓常断操作，并且进一步减小了栅电极16中的电场集中。
此外，在该实施方案中，栅极绝缘膜14不仅是栅极绝缘膜而且还用作钝化膜，并且实现了期望的MIS型AlGaN/GaN HEMT。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第六实施方案)
该实施方案公开了作为化合物半导体器件的肖特基型AlGaN/GaNHEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaN HEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图10A至图10C以及图11A和图11B是示出制造根据第六实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图。
首先，通过第一实施方案的图1A和图1B中的过程，在化合物半导体层2上形成源电极3和漏电极4，如图10A所示。
随后，如图10B所示，形成保护化合物半导体层2的表面的钝化膜。
钝化膜具有不含氧的下绝缘膜(在此为SiN(Si3N4)膜5)与包含氧的上绝缘膜(在此为NiO膜17)的堆叠结构。
更详细地，通过等离子体CVD法、溅射法等在化合物半导体层2的整个表面上沉积厚度为例如约2nm至约200nm、例如约20nm的SiN以形成SiN膜5。随后，通过溅射法等在SiN膜5上沉积厚度为例如约2nm至约200nm、例如约20nm的NiO以形成NiO膜17。通过上面的过程，形成了其中SiN膜5和NiO膜17堆叠的钝化膜。
随后，如图10C所示，在NiO膜17中形成开口17a。
更详细地，在NiO膜17的整个表面上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，NiO膜17的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对NiO膜17进行干法蚀刻。此时，可以轻度蚀刻SiN膜5的表面层以及NiO膜17。因此，在NiO膜17的预定栅电极形成位置处形成开口17a。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图11A所示，在SiN膜5中形成开口5a。
更详细地，在NiO膜17的整个表面上(包括SiN膜5上的从开口17a露出的区域)施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiN膜5的在开口17a中的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiN膜5进行干法蚀刻。因此，在SiN膜5的预定栅电极形成位置处形成了开口5a。NiO膜17的开口17a比SiN膜5的开口5a宽。开口5a、17a彼此连通，使得形成用于形成栅电极的开口。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图11B所示，形成栅电极18。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到NiO膜17上，包括开口5a、17a的内部，并且因此，形成光刻胶掩模，光刻胶掩模在预定栅电极形成位置处具有包括开口5a、17a的开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模以及沉积在其上的Ni/Au。因此，形成与化合物半导体层2的表面处于肖特基接触的栅电极18以使用栅极金属填充开口5a、17a的内部。
使用填充开口5a、17a的内部并且骑在NiO膜17上的Ni以及沉积在Ni上的Au来形成所谓的悬垂形状的栅电极18。
其后，通过源电极3、漏电极4和栅电极18等的电连接过程，形成肖特基型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与包含氧的NiO膜17的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。待成为肖特基表面的化合物半导体层2的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与肖特基表面相分离，所以NiO膜17可不影响肖特基表面。SiN膜5的开口5a与NiO膜17的比开口5a宽的开口17a彼此连通，并且悬垂形状的栅电极18形成为填充由开口5a、17a组成的开口的内部。在该结构中，栅电极18形成在其填充开口5a的部分上、其填充开口17a的部分上以及悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，NiO膜17在悬垂部分处与Ni的下表面相接触。NiO用作p型氧化物半导体。栅电极18的悬垂部分位于多级结构的最上级处，并且在栅电极18中，悬垂部分是最靠近漏电极4的部分并且因此在此处出现了最大的电场集中。由于与悬垂部分接触的为p型氧化物半导体的NiO的存在，所以悬垂部分的横向电阻增加以及在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第七实施方案)
下文中，将描述根据第七实施方案的肖特基型AlGaN/GaN HEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaNHEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图12A和图12B以及图13A和图13B是示出制造根据第七实施方案的AlGaN/GaN HEMT的方法中的主要过程的横截面图。
首先，通过第一实施方案的图1A至图1C中的过程，形成SiN膜5和SiON膜6，如图12A所示。
随后，如图12B所示，对SiON膜6进行处理以形成具有开口6Aa的SiON片6A。
更详细地，在SiON膜6的整个表面上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了仅覆盖SiON膜6的预定栅电极形成位置附近区域的带状的光刻胶掩模。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiON膜6进行干法蚀刻。此时，可以轻度蚀刻SiN膜5的表面层和SiON膜6。因此，保留了带状的SiON膜6，其仅覆盖预定栅电极形成位置附近区域并且在预定栅电极形成位置处具有开口6Aa，并且形成了SiON片6A。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图13A所示，在SiN膜5中形成开口15a。
更详细地，在SiN膜5的整个表面上，包括SiON片6A的上部，施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiN膜5的在开口6Aa中的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiN膜5进行干法蚀刻。因此，在SiN膜5的预定栅电极形成位置处形成了开口5a。SiON片6A的开口6Aa比SiN膜5的开口5a宽。开口5a、6a彼此连通，使得形成用于形成栅电极的开口。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图13B所示，形成栅电极19。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到SiON片6A上(包括开口5a、6a的内部)，并且被施加到SiN膜5上，并且形成了光刻胶掩模，所述光刻胶掩模在预定栅电极形成位置处具有包括开口5a、6Aa的开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积了Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模以及沉积在其上的Ni/Au。因此，形成与化合物半导体层2的表面处于肖特基接触的栅电极19以使用栅极金属填充开口5a、6Aa的内部。
使用填充开口5a、6Aa的内部并且骑在SiON片6A上的Ni以及沉积在Ni上的Au来形成所谓的悬垂形状的栅电极19。在SiON片6A的与栅电极19的Ni相接触的部分，SiON片6A的氧与栅电极19的悬垂部分的Ni彼此反应，使得形成作为薄的氧化物膜的NiO层19a。
其后，通过源电极3、漏电极4和栅电极19的电连接过程等，形成肖特基型AlGaN/GaN HEMT。
在该实施方案中，形成了其中包含氧的SiON片6A形成于不含氧的SiN膜5上的钝化膜。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。待成为肖特基表面的化合物半导体层2的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与肖特基界面分离，所以包含氧的SiON片6A可不影响肖特基表面。SiN膜5的开口5a以及SiON片6A的比开口5a宽的开口6Aa彼此连通，并且处于悬垂形状的栅电极19形成为填充由开口5a、6Aa组成的开口的内部。在该结构中，栅电极19形成于其填充开口5a的部分上、其填充开口6Aa的部分上以及悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，SiON片6A的氧以及栅电极19的悬垂部分的Ni彼此反应以形成NiO层19a。NiO用作p型氧化物半导体。栅电极19的悬垂部分位于多级结构的最上级处，并且在栅电极19中，悬垂部分是最靠近漏电极4的部分并且因此在此处出现最大的电场集中。由于形成于悬垂部分上的作为p型氧化物半导体的NiO层19a的存在，所以悬垂部分的横向电阻增加并且在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
此外，在该实施方案中，在SiN膜5上，SiON片6A仅覆盖栅电极19的悬垂部分附近并且SiON片6A是带状的具有开口6Aa的SiON的残余物，并且移除除栅极端部的部分以外的所有SiON。因此，经由SiON和SiON/SiN界面的漏电流的分量和电容分量大幅减小。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第八实施方案)
下文中，将描述根据第八实施方案的肖特基型AlGaN/GaN HEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaNHEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图14A至图14C以及图15A和图15B是示出制造根据第八实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图。
首先，通过第一实施方案的图1A和图1B中的过程，在化合物半导体层2上形成源电极3和漏电极4，如图14A所示。
随后，如图14B所示，形成保护化合物半导体层2的表面的钝化膜。
钝化膜具有不含氧的下绝缘膜(在此为SiN(Si3N4)膜5)与包含氧的上绝缘膜(在此为NiO膜21)的堆叠结构。
更详细地，通过等离子体CVD法、溅射法等在化合物半导体层2的整个表面上沉积厚度为例如约2nm至约200nm、例如约20nm的SiN以形成SiN膜5。随后，通过溅射法或类似方法在SiN膜5上沉积厚度为例如约2nm至约200nm、例如约20nm的NiO以形成NiO膜21。因此，形成了其中SiN膜5和NiO膜21堆叠的钝化膜。
随后，如图14C所示，对NiO膜21进行处理，从而形成具有开口21Aa的NiO片21A。
更详细地，在NiO膜21的整个表面上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了仅覆盖NiO膜21的预定栅电极形成位置附近区域的带状的光刻胶掩模。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对NiO膜21进行干法蚀刻。此时，可以轻度蚀刻SiN层5的表面层和NiO膜21。因此，保留了带状的NiO膜21，其仅覆盖预定栅电极形成位置附近区域并且在预定栅电极形成位置处具有开口21Aa，并且形成了NiO片21A。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图15A所示，在SiN膜5中形成开口5a。
更详细地，在SiN膜5的整个表面上(包括NiO片21A的上部)施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiN膜5的在开口21Aa中的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiN膜5进行干法蚀刻。因此，在SiN膜5的预定栅电极形成位置处形成了开口5a。NiO片21A的开口21Aa比SiN膜5的开口5a宽。开口5a、21Aa彼此连通，使得形成用于形成栅电极的开口。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图15B所示，形成栅电极22。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到NiO片21A上(包括开口5a、21Aa的内部)，并且被施加到SiN膜5上，因此，形成了光刻胶掩模，所述光刻胶掩模在预定栅电极形成位置处具有包括开口5a、21Aa的开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模以及沉积在其上的Ni/Au。因此，与化合物半导体层2的表面处于肖特基接触的栅电极22形成为使用栅极金属填充开口5a、21Aa的内部。
使用填充开口5a、21Aa的内部并且骑在NiO片21A上的Ni以及沉积在Ni上的Au来形成所谓的悬垂形状的栅电极22。
其后，通过源电极3、漏电极4和栅电极22的电连接过程等，形成肖特基型AlGaN/GaN HEMT。
在该实施方案中，形成了其中包含氧的NiO片21A形成在不含氧的SiN膜5上的钝化膜。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。待成为肖特基表面的化合物半导体层2的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与肖特基表面分离，所以包含氧的NiO片21A可不影响肖特基表面。SiN膜5的开口5a与NiO片21A的比开口5a宽的开口21Aa彼此连通，并且悬垂形状的栅电极22形成为填充由开口5a、21Aa组成的开口的内部。在该结构中，栅电极22形成于其填充开口5a的部分上、其填充开口21Aa的部分上以及悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，NiO片21A与悬垂部分处的Ni的下表面接触。NiO用作p型氧化物半导体。栅电极22的悬垂部分位于多级结构的最上级处，并且在栅电极22中，悬垂部分是最靠近漏电极4的部分并且因此在此处出现了最大的电场集中。由于与悬垂部分接触的作为p型氧化物半导体的NiO的存在，悬垂部分的横向电阻增加以及在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
此外，在该实施方案中，NiO片21A仅覆盖栅电极22的悬垂部分附近并且是带状的具有开口21Aa的NiO的残余物，并且移除了除在栅极端部的部分处以外的所有SiON。因此，经由NiO和NiO/SiN的界面的漏电流的分量和电容分量大幅减小。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第九实施方案)
下文中，将描述根据第九实施方案的肖特基型AlGaN/GaN HEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaNHEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图16A和图16B以及图17A和图17B是示出制造根据第九实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图。
首先，通过第一实施方案的图1A至图1C中的过程，形成SiN膜5和SiON膜6，如图16A所示。
随后，如图16B所示，对SiON膜6进行处理，使得仅留下SiON膜6的漏电极4侧，从而形成了SiON层6B。
更详细地，在SiON膜6的整个表面上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了仅覆盖SiON膜6的漏电极4侧的光刻胶掩模。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiON膜6进行干法蚀刻。此时，可以轻度蚀刻SiN膜5的表面层和SiON膜6。因此，保留了SiON膜6以仅覆盖漏电极4侧，并且形成了SiON层6B。在此，SiON层6B的端部变成预定栅电极形成位置的漏电极4侧端部，并且从该端部朝着源电极3侧扩展的区域称作开口6Ba。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图17A所示，在SiN膜5中形成开口5a。
更详细地，在SiON层6B的整个表面上(包括SiN膜5上的从开口6Ba露出的区域)施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiN膜5的在开口6Ba中的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiN膜5进行干法蚀刻。因此，在SiN膜5的预定栅电极形成位置处形成开口5a。SiON层6B的开口6Ba的端部形成为朝着漏电极4偏离SiN膜5的开口5a的漏电极4侧端部。开口5a、6Ba彼此连通，使得形成用于形成栅电极的开口。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图17B所示，形成栅电极23。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到SiON层6B上以及包括开口5a的内部的SiN膜5上，因此形成了光刻胶掩模，所述光刻胶掩模在预定栅电极形成位置处具有包括开口5a的开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模以及沉积在其上的Ni/Au。因此，与化合物半导体层2的表面处于肖特基接触的栅电极23形成为使用栅极金属填充开口5a。
使用填充开口5a的内部并且穿过开口6Ba的端部以骑在SiON层6A上的Ni以及沉积在Ni上的Au来形成处于所谓的悬垂形状的栅电极23。在SiON层6B的表面的开口6Ba的端部附近，在与栅电极23的Ni相接触的部分处，SiON膜6的氧与栅电极23的悬垂部分的Ni彼此反应，使得形成作为薄的氧化物膜的NiO层23a。
其后，通过源电极3、漏电极4和栅电极23的电连接过程等，形成肖特基型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与包含氧的SiON层6A的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。待成为肖特基表面的化合物半导体层2的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与肖特基表面分离，所以包含氧的SiON层6A可不影响肖特基表面。SiN膜5的开口5a与SiON层6B的开口6Ba彼此连通，其中，SiON层6B的端部朝着漏电极4侧背离开口5a的漏电极4侧端部的端部，并且穿过开口6Ba的端部以骑在SiON层6A上的悬垂形状的栅电极23形成为填充开口5a。在该结构中，栅电极23形成于其填充开口5a的部分上、其填充开口5a的漏电极4侧端部与开口6Ba的端部之间的间隙的部分上以及穿过开口6Ba的端部以骑在SiON层6A上的悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，SiON层6B的氧与栅电极23的悬垂部分的Ni彼此反应以形成NiO层23a。NiO用作p型氧化物半导体。栅电极23的悬垂部分位于多级结构的最上级处，并且在栅电极23中，悬垂部分是最靠近漏电极4的部分并且因此在此处出现最大的电场集中。由于形成于悬垂部分上的为p型氧化物半导体的NiO层23a的存在，所以悬垂部分的横向电阻增加并且在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
此外，在该实施方案中，SiON层6B是保留在SiN膜5上的SiON，以仅覆盖漏电极4侧，并且移除了除在栅电极23与漏电极4之间的间隙处的SiON以外的所有SiON。因此，能够抑制由于栅电极23与源电极3之间的电阻的增加而引起的源极电阻的增加。
(第十实施方案)
下文中，将描述根据第十实施方案的肖特基型AlGaN/GaN HEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaNHEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图18A至图18C以及图19A和图19B是示出制造根据第十实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图。
首先，通过第一实施方案的图1A至图1C中的过程，形成SiN膜5和SiON膜6，如图18A所示。
随后，如图18B所示，在SiON膜6的表面层上形成富氧膜24。
更详细地，使用氧等离子体对SiON膜6的表面进行处理。因此，SiON膜6的表面层被氧化，使得仅在表面层上形成氧含量高的SiON的富氧膜24。
随后，如图18C所示，在富氧膜24和SiON膜6中形成开口25。
更详细地，在富氧膜24的整个表面上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，富氧膜24的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对富氧膜24和SiON膜6进行干法蚀刻。此时，可以轻度蚀刻SiN膜5的表面层、富氧膜24以及SiON膜6。因此，在富氧膜24和SiON膜6的预定栅电极形成位置处形成了开口25。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图19A所示，在SiN膜5中形成开口5a。
更详细地，在富氧膜24的整个表面上，包括SiN膜5上的从开口25露出的区域，施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiN膜5的在开口25中的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiN膜5进行干法蚀刻。因此，在SiN膜5的预定栅电极形成位置处形成了开口5a。SiON层6B和富氧膜24的开口25比SiN膜5的开口5a宽。开口5a、25彼此连通，使得形成用于形成栅电极的开口。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图19B所示，形成栅电极26。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到富氧膜24上，包括开口5a、25的内部，并且因此，形成了光刻胶掩模，光刻胶掩模在预定栅电极形成位置处具有包括开口5a、25的开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积了Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模以及沉积在其上的Ni/Au。因此，与化合物半导体层2的表面处于肖特基接触的栅电极26被形成为使用栅极金属填充开口5a、25的内部。
使用填充开口5a、25的内部并且骑在富氧膜24上的Ni以及沉积在Ni上的Au来形成所谓的悬垂形状的栅电极26。在富氧膜24的表面的开口25附近，在与栅电极26的Ni相接触的部分处，富氧膜24的氧与栅电极26的悬垂部分的Ni彼此反应，使得形成作为薄的氧化物膜的NiO层26a。
其后，通过源电极3、漏电极4和栅电极26的电连接过程等，形成肖特基型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与包含氧的具有形成于其表面层上的富氧膜24的SiON层6的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。待成为肖特基表面的化合物半导体层2的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与肖特基界面分离，所以包含氧的SiON层6(以及富氧膜24)可不影响肖特基表面。SiN膜5的开口5a以及SiON膜6和富氧膜24的比开口5a宽的开口25彼此连通，并且处于悬垂形状的栅电极26形成为填充由开口5a、25组成的开口的内部。在该结构中，栅电极26形成于其填充开口5a的部分上、其填充开口25的部分上以及悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，富氧膜24的氧以及栅电极26的悬垂部分的Ni彼此反应以形成NiO层26a。由于悬垂部分的Ni与氧含量高的富氧膜24相接触，因此，促进了Ni的氧化。NiO用作p型氧化物半导体。栅电极26的悬垂部分位于多级结构的最上级处，并且在栅电极26中，悬垂部分是最靠近漏电极4的部分并且因此在此处出现最大的电场集中。由于形成于悬垂部分上的为p型氧化物半导体的NiO层26a的存在，所以悬垂部分的横向电阻增加并且在栅极端部处的场强大幅减小。这与富氧膜24的存在的作用一起实现了对电流崩塌现象的进一步的抑制。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第十一实施方案)
下文中，将描述根据第十一实施方案的肖特基型AlGaN/GaNHEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaN HEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图20A和图20B以及图21A和图21B是示出制造根据第十一实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图。
首先，通过第一实施方案的图1A至图1C中的过程，形成SiN膜5和SiON膜6，如图20A所示。
随后，如图20B所示，分别在SiON膜6和SiN膜5中同时形成开口6b和开口5a，以使其具有基本相同的宽度。
更详细地，在SiON膜6的整个表面上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有开口27a的光刻胶掩模27：其中，SiON膜6的预定栅电极形成位置从开口27a露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiON膜6和SiN膜5进行干法蚀刻。因此，分别在SiON膜6和SiN膜5中的预定栅电极形成位置处同时形成开口6b和开口5a，以使其具有基本相同的宽度。
随后，如图21A所示，在SiON膜6中形成开口6a。
更详细地，通过继续地使用光刻胶掩模27，执行使用例如缓冲氢氟酸(BHF)的湿法蚀刻。在该实施方案中，在SiN膜5中的使用BHF的蚀刻速率与在SiON膜6中的蚀刻速率不同，并且选择SiN膜5和SiON膜6的膜品质，使得SiON膜6的蚀刻速率比SiN膜5的蚀刻速率大。因此，SiN膜5几乎不被蚀刻并且开口5a的宽度不改变，而SiON膜6被蚀刻并且开口6b的宽度扩大，使得形成比开口5a宽的开口6a。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模27。
随后，如图21B所示，形成栅电极28。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到SiON膜6上(包括开口5a、6a的内部)，并且形成光刻胶掩模，光刻胶掩模在预定栅电极形成位置处具有包括开口5a、6a的开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模以及沉积在其上的Ni/Au。因此，与化合物半导体层2的表面处于肖特基接触的栅电极28形成为使用栅极金属填充开口5a、6a的内部。
使用填充开口5a、6a的内部并且骑在SiON膜6上的Ni以及沉积在Ni上的Au来形成处于所谓的悬垂形状的栅电极28。在SiON膜6的表面的开口6a附近，在与栅电极28的Ni相接触的部分处，SiON膜6的氧与栅电极28的悬垂部分的Ni彼此反应，使得形成作为薄的氧化物膜的NiO层28a。
其后，通过源电极3、漏电极4和栅电极28的电连接过程等，形成肖特基型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与包含氧的SiON膜6的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。待成为肖特基表面的化合物半导体层2的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与肖特基界面相分离，所以包含氧的SiON膜6可不影响肖特基表面。SiN膜5的开口5a以及SiON膜6的比开口5a宽的开口6a彼此连通，并且悬垂形状的栅电极28形成为填充由开口5a、6a组成的开口的内部。在该结构中，栅电极28形成于其填充开口5a的部分上、其填充开口6a的部分上以及悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，SiON膜6的氧与栅电极28的悬垂部分的Ni彼此反应以形成NiO层28a。NiO用作p型氧化物半导体。栅电极28的悬垂部分位于多级结构的最上级处，并且在栅电极28中，悬垂部分是最靠近漏电极4的部分并且因此在此处出现最大的电场集中。由于形成于悬垂部分上的作为p型氧化物半导体的NiO层28a的存在，所以悬垂部分的横向电阻增加并且在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第十二实施方案)
下文中，将描述根据第十二实施方案的肖特基型AlGaN/GaNHEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaN HEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图22A和图22B以及图23A和图23B是示出制造根据第十二实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图。
首先，通过第一实施方案的图1A至图1C中的过程，形成SiN膜5和SiON膜6，如图22A所示。
随后，如图22B所示，分别在SiON膜6和SiN膜5中同时形成开口6b和凹部5b，以使其具有基本相同的宽度。
更详细地，在SiON膜6的整个表面上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有开口29a的光刻胶掩模29，其中，SiON膜6的预定栅电极形成位置从开口29a露出。
通过使用该光刻胶掩模29，使用例如氟基气体作为蚀刻气体，对SiON膜6和SiN膜5进行干法蚀刻。执行的干法蚀刻直到SiN膜5的中间，即，使得例如仅剩下约5nm厚度的SiN膜5。因此，分别在SiON膜6和SiN膜5中的预定栅电极形成位置处同时形成开口6b和凹部5b，以使其具有基本相同的宽度。
随后，如图23A所示，在SiON膜6中形成开口6a，在SiN膜5中形成开口5a。
更详细地，通过继续地使用光刻胶掩模29，执行使用例如缓冲氢氟酸(BHF)的湿法蚀刻。在该实施方案中，在SiN膜5中的使用BHF的蚀刻速率与SiON膜6中的蚀刻速率不同，并且选择SiN膜5和SiON膜6的膜品质，使得SiON膜6的蚀刻速率比SiN膜5的蚀刻速率大。因此，在SiN膜5中，通过微量的蚀刻形成了开口5a，其中，电子供给层2d的表面的部分从开口5a露出，以及在SiON膜6中，通过蚀刻使开口6b的宽度扩大，使得形成比开口5a宽的开口6a。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模29。
随后，如图23B所示，形成栅电极31。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到SiON膜6上，包括开口5a、6a的内部，并且形成了光刻胶掩模，光刻胶掩模在预定栅电极形成位置处具有包括开口5a、6a的开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积了Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模以及沉积在其上的Ni/Au。因此，与化合物半导体层2的表面处于肖特基接触的栅电极31形成为使用栅极金属填充开口5a、6a的内部。
使用填充开口5a、6a的内部并且骑在SiON膜6上的Ni以及沉积在Ni上的Au来形成所谓的悬垂形状的栅电极31。在SiON膜6的表面的开口6a附近，在与栅电极31的Ni相接触的部分处，SiON膜6的氧与栅电极28的悬垂部分的Ni彼此反应，使得形成作为薄的氧化物膜的NiO层31a。
其后，通过源电极3、漏电极4和栅电极31的电连接过程等，形成肖特基型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与包含氧的SiON膜6的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。待成为肖特基表面的化合物半导体层2的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与肖特基表面相分离，所以包含氧的SiON膜6可不影响肖特基表面。SiN膜5的开口5a以及SiON膜6的比开口5a宽的开口6a彼此连通，并且悬垂形状的栅电极31形成为填充由开口5a、6a组成的开口的内部。在该结构中，栅电极31形成于其填充开口5a的部分上、其填充开口6a的部分上以及悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，SiON膜6的氧与栅电极31的悬垂部分的Ni彼此反应以形成NiO层31a。NiO用作p型氧化物半导体。栅电极31的悬垂部分位于多级结构的最上级处，并且在栅电极31中，悬垂部分是最靠近漏电极4的部分，因此在此处出现最大的电场集中。由于形成于悬垂部分上的作为p型氧化物半导体的NiO层31a的存在，所以悬垂部分的横向电阻增加并且在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
此外，在该实施方案中，在对SiON膜6和SiN膜5进行干法蚀刻时，则SiN膜5被薄薄地留下，使得为肖特基表面的化合物半导体层2的表面不被露出。因此，大幅减小了由于干法蚀刻对肖特基表面造成的损坏。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第十三实施方案)
下文中，将描述根据第十三实施方案的肖特基型AlGaN/GaNHEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaN HEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图24A至图24C以及图25A和图25B是示出制造根据第十三实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图。
首先，通过第一实施方案的图1A和图1B中的过程，在化合物半导体层2上形成源电极3和漏电极4，如图24A所示。
随后，如图24B所示，形成保护化合物半导体层2的表面的钝化膜。
钝化膜具有在此为SiN(Si3N4)膜5的不含氧的下绝缘膜与在此为SiO2膜32的包含氧的上绝缘膜的堆叠结构。
更详细地，通过等离子体CVD法、溅射法等在化合物半导体层2的整个表面上沉积厚度为例如约2nm至约200nm、例如约20nm的SiN以形成SiN膜5。随后，通过等离子体CVD法、溅射法等在SiN膜5上沉积厚度为例如约2nm至约200nm、例如约20nm的SiO2以形成SiO2膜32。因此，形成了其中SiN膜5和SiO2膜32堆叠的钝化膜。
随后，如图24C所示，在SiO2膜32中形成开口32a。
更详细地，在SiO2膜32的整个表面上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiO2膜32的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiO2膜32进行干法蚀刻。此时，可以轻度蚀刻SiN层5的表面层和SiO2膜32。因此，在SiO2膜32的预定栅电极形成位置处形成了开口32a。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图25A所示，在SiN膜5中形成开口5a。
更详细地，在SiO2膜32的整个表面上，包括SiN膜5上的从开口32a露出的区域，施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiN膜5的在开口32a中的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiN膜5进行干法蚀刻。因此，在SiN膜5的预定栅电极形成位置处形成了开口5a。SiO2膜32的开口32a比SiN膜5的开口5a宽。开口5a、32a彼此连通，使得形成用于形成栅电极的开口。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图25B所示，形成栅电极33。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到SiO2膜32上，包括开口5a、32a的内部，并且形成了光刻胶掩模，光刻胶掩模在预定栅电极形成位置处具有包括开口5a、32a的开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模以及沉积在其上的Ni/Au。因此，与化合物半导体层2的表面处于肖特基接触的栅电极33形成为使用栅极金属填充开口5a、32a的内部。
使用填充开口5a、32a的内部并且骑在SiO2膜32上的Ni以及沉积在Ni上的Au来形成所谓的悬垂形状的栅电极33。在SiO2膜32的表面的开口32a附近，在与栅电极33的Ni相接触的部分处，SiO2膜32的氧与栅电极33的悬垂部分的Ni彼此反应，使得形成作为薄的氧化物膜的NiO层33a。
其后，通过源电极3、漏电极4和栅电极33的电连接过程等，形成肖特基型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与氧含量高的SiO2膜32的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。为肖特基表面的化合物半导体层2的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与肖特基表面分离，所以包含氧的SiO2膜32可不影响肖特基表面。SiN膜5的开口5a与SiO2膜32的比开口5a宽的开口32a彼此连通，并且悬垂形状的栅电极33形成为填充由开口5a、32a组成的开口的内部。在该结构中，栅电极33形成于其填充开口5a的部分上、其填充开口32a的部分上以及悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，SiO2膜32的氧与栅电极33的悬垂部分的Ni彼此反应以形成NiO层33a。由于悬垂部分的Ni与氧含量高的SiO2膜32相接触，因此，促进了Ni的氧化。NiO用作p型氧化物半导体。栅电极33的悬垂部分位于多级结构的最上级处，并且在栅电极33中，悬垂部分是最靠近漏电极4的部分并且因此在此处出现了最大的电场集中。由于形成于悬垂部分上的作为p型氧化物半导体的NiO层33a的存在，所以悬垂部分的横向电阻增加并且在栅极端部处的场强大幅减小。因此，连同存在SiO2膜32的作用，实现了对电流崩塌现象的进一步的抑制。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第十四实施方案)
下文中，将描述根据第十四实施方案的肖特基型AlGaN/GaNHEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaN HEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图26A和图26B是示出制造根据第十四实施方案的AlGaN/GaNHEMT的方法中的主要过程的示意性横截面图。
首先，通过第一实施方案的图1A至图2B中的过程，在SiN膜5中形成开口5a，如图26A所示。
随后，如图26B所示，形成栅电极34。
例如，使用Cu作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到SiON膜6上，包括开口5a、6a的内部，并且形成了光刻胶掩模，光刻胶掩模在预定栅电极形成位置处具有包括开口5a、6a的开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Cu。Cu的厚度为约300nm。通过剥离法移除具有檐式结构的光刻胶掩模以及沉积在其上的Cu。因此，与化合物半导体层2的表面处于肖特基接触的栅电极34被形成为使用栅极金属填充开口5a、6a的内部。
使用填充开口5a、6a的内部并且骑在SiON膜6上的Cu形成所谓的悬垂形状的栅电极34。在SiON膜6的表面的开口6a附近，在与栅电极34相接触的部分处，SiON膜6的氧与栅电极34的悬垂部分的Cu彼此反应，使得形成作为薄的氧化物膜的CuO层34a。
其后，通过源电极3、漏电极4和栅电极34的电连接过程等，形成肖特基型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与包含氧的SiON膜6的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。作为肖特基表面的化合物半导体层2的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与肖特基表面分离，所以包含氧的SiON膜6可不影响肖特基表面。SiN膜5的开口5a与SiON膜6的比开口5a宽的开口6a彼此连通，并且悬垂形状的栅电极34形成为填充由开口5a、6a构成的开口的内部。在该结构中，栅电极34形成于其填充开口5a的部分上、其填充开口6a的部分上以及悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，SiON膜6的氧与栅电极34的悬垂部分的Cu彼此反应以形成CuO层34a。CuO用作p型氧化物半导体。栅电极34的悬垂部分位于多级结构的最上级处，并且在栅电极34中，悬垂部分是最靠近漏电极4的部分并且因此在此处出现最大的电场集中。由于形成于悬垂部分上的为p型氧化物半导体的CuO层34a的存在，所以悬垂部分的横向电阻增加并且在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第十五实施方案)
下文中，将描述根据第十五实施方案的肖特基型AlGaN/GaNHEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaN HEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图27A至图27C以及图28A至图28C是示出制造根据第十五实施方案的AlGaN/GaN HEMT的方法中的主要过程的示意性横截面图。
首先，如图27A所示，在例如作为生长衬底的半绝缘SiC衬底1上形成作为化合物半导体的堆叠结构的化合物半导体层10。可以使用Si衬底、蓝宝石衬底、GaAs衬底、GaN衬底等来代替SiC衬底作为生长衬底。衬底的导电性可以是半绝缘的或导电的。
化合物半导体层10包括缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e。
在完成的AlGaN/GaN HEMT中，在其操作期间，在电子传输层2b与电子供给层2d(确切地说，是中间层2c)之间的界面附近生成了二维电子气(2DEG)。基于电子传输层2b和电子供给层2d的自发极化以及由可归因于电子传输层2b的化合物半导体(在此为GaN)与电子供给层2d的化合物半导体(在此为AlGaN)之间的晶格常数的差别的畸变所引起的压电极化，生成了该2DEG。
更详细地，在SiC衬底1上，通过例如MOVPE法生长以下化合物半导体。可以使用MBE法等来代替MOVPE法。
在SiC衬底1上，依次生长将成为缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e的化合物半导体。通过在Si衬底1上生长具有约0.1μm厚度的AlN形成缓冲层2a。通过生长具有约1μm至约3μm厚度的i-GaN形成电子传输层2b。通过生长具有约5nm厚度的i-AlGaN形成中间层2c。通过生长具有约30nm厚度的n-AlGaN形成电子供给层2d。通过生长具有约10nm厚度的n-GaN形成盖层2e。在一些情况下，不形成中间层2c。可以形成i-AlGaN来作为电子供给层。
为了生长GaN，将为Ga源的三甲基镓(TMGa)气体和氨(NH3)气的混合气体用作源气体。为了生长AlGaN，将TMAl气体、TMGa气体和NH3气体的混合气体用作源气体。取决于待生长的化合物半导体层，适当地设置是否提供TMAl气体和TMGa气体以及TMAl气体和TMGa气体的流量。将作为共用源的NH3气体的流量设定为约100sccm至约10sim。此外，将生长压力设定为约50托至约300托，并且将生长温度设定为约1000℃至约1200℃。
为了生长为n型的AlGaN和GaN，即，为了形成电子供给层2d(n-AlGaN)和盖层2e(n-GaN)，将n型杂质添加到用于AlGaN和GaN的源气体中。在此，以预定的流量将包含例如Si的气体例如硅烷(SiH4)气体添加到源气体中，因此使AlGaN和GaN掺杂Si。Si的掺杂浓度设定为约1×1018/cm3至约1×1020/cm3，例如，设定为约2×1018/cm3。
随后，形成元件隔离结构。
更详细地，例如，将氩(Ar)注入化合物半导体层10的元件隔离区域。因此，在化合物半导体层10中以及SiC衬底1的表面层部分中形成元件隔离结构。元件隔离结构在化合物半导体层10上划分出有源区域。
顺便提及，除了上述注入法，例如，STI(浅沟槽隔离)法可以用于元件隔离。
随后，如图27B所示，形成源电极3和漏电极4。
更详细地，首先，在化合物半导体层10的表面上的预定源电极和漏电极形成位置(电极形成位置)处形成电极沟槽2eA、2eB。
在化合物半导体层10的表面上施加光刻胶，并且通过光刻法对光刻胶进行处理，并且在光刻胶中形成如下开口：其中，化合物半导体层10的对应于预定电极形成位置的表面从该开口露出。因此，形成了具有开口的光刻胶掩模。
通过使用该光刻胶掩模，对盖层2e的预定电极形成位置进行干法蚀刻以移除，直到露出电子供给层2d的表面。因此，形成了电极沟槽2eA、2eB，其中，电子供给层2d的表面的预定电极形成位置从电极沟槽2eA、2eB露出。作为蚀刻条件，使用惰性气体如Ar和含氯气体如Cl2作为蚀刻气体，并且例如，将Cl2的流量设定为30sccm，将压力设定为2Pa，将Rf电源设定为20W。顺便提及，可以通过蚀刻到盖层2e的中间或可以通过蚀刻到超过电子供给层2d来形成电极沟槽2eA、2eB。
通过灰化等移除光刻胶掩模。
形成用于形成源电极和漏电极的光刻胶掩模。在此，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到化合物半导体层10上并且形成了电极沟槽2eA、2eB从该处露出的开口。因此，形成了具有开口的光刻胶掩模。
通过使用该光刻胶掩模作为电极材料，通过例如气相沉积法在包括如下开口的光刻胶掩模上沉积Ta/Al(Ta用于下层，Al用于上层)，其中，电极沟槽2eA、2eB从该开口露出。Ta的厚度为约20nm，Al的厚度为约200nm。通过剥离法移除光刻胶掩模以及沉积在其上的Ta/Al。其后，在例如氮气氛中在约400℃至约1000℃、例如约550℃的温度下对SiC衬底1进行热处理，并且使残留的Ta/Al与电子供给层2d彼此欧姆接触。如果获得了Ta/Al与电子供给层2d的欧姆接触，则在一些情况下不需要进行热处理。因此，形成了其部分电极材料填充电极沟槽2eA、2eB的源电极3和漏电极4。
随后，如图27C所示，形成保护化合物半导体层10的表面的钝化膜。
钝化膜具有不含氧的下绝缘膜(在此为SiN(Si3N4)膜5)与包含氧的上绝缘膜(在此为SiON膜6)的堆叠结构。
更详细地，通过等离子体CVD法、溅射法等在化合物半导体层10的整个表面上沉积厚度为例如约2nm至约200nm、例如约20nm的SiN以形成SiN膜5。随后，通过等离子体CVD法、溅射法等在SiN膜5上沉积厚度为例如约2nm至约200nm、例如约20nm的SiON以形成SiON膜6。因此，形成了其中SiN膜5和SiON膜6堆叠的钝化膜。
随后，如图28A所示，在SiON膜6中形成开口6a。
更详细地，在SiON膜6的整个表面上施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiON膜6的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiON膜6进行干法蚀刻。此时，可以轻度蚀刻SiN膜5的表面层和SiON膜6。因此，在SiON膜6的预定栅电极形成位置处形成了开口6a。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图28B所示，在SiN膜5中形成开口5a。
更详细地，在SiON膜6的整个表面上，包括SiN膜5上的从开口6a露出的区域，施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiN膜5的在开口6a中的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiN膜5进行干法蚀刻。因此，在SiN膜5的预定栅电极形成位置处形成了开口5a。SiON膜6的开口6a比SiN膜5的开口5a宽。开口5a、6a彼此连通，使得形成用于形成栅电极的开口。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图28C所示，形成栅电极35。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到SiON膜6上(包括开口5a、6a的内部)，并且形成了光刻胶掩模，光刻胶掩模在预定栅电极形成位置处具有包括开口5a、6a的开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模以及沉积在其上的Ni/Au。因此，与化合物半导体层10的表面处于肖特基接触的栅电极35形成为使用栅极金属填充开口5a、6a的内部。
使用填充开口5a、6a的内部并且骑在SiON膜6上的Ni以及沉积在Ni上的Au来形成所谓的悬垂形状的栅电极35。在SiON膜6的表面的开口6a附近，在与栅电极35的Ni相接触的部分处，SiON膜6的氧与栅电极35的悬垂部分的Ni彼此反应，使得形成作为薄的氧化物膜的NiO层35a。
其后，通过源电极3、漏电极4和栅电极35等的电连接过程，形成肖特基型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与包含氧的SiON膜6的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。待成为肖特基表面的化合物半导体层10的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与肖特基表面分离，所以包含氧的SiON膜6可不影响肖特基表面。SiN膜5的开口5a与SiON膜6的比开口5a宽的开口6a彼此连通，并且悬垂形状的栅电极35形成为填充由开口5a、6a组成的开口的内部。在该结构中，栅电极35形成于其填充开口5a的部分上、其填充开口6a的部分上以及悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，SiON膜6的氧与栅电极35的悬垂部分的Ni彼此反应以形成NiO层35a。NiO用作p型氧化物半导体。栅电极35的悬垂部分位于多级结构的最上级处，并且在栅电极35中，悬垂部分是最靠近漏电极4的部分，因此在该处出现了最大的电场集中。由于形成于悬垂部分上的作为p型氧化物半导体的NiO层35a的存在，所以悬垂部分的横向电阻增加以及在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT。
(第十六实施方案)
下文中，将描述根据第十六实施方案的肖特基型InAlN/GaN HEMT。注意，将用相同的附图标记表示与根据第一实施方案的AlGaN/GaNHEMT的组成构件相同的组成构件等，并且将省略其详细描述。
图29A至图29C以及图30A至图30C是按照工艺的顺序示出制造根据第十六实施方案的InAlN/GaN HEMT的方法的示意性横截面图。
首先，如图29A所示，在例如作为生长衬底的半绝缘SiC衬底1上形成作为化合物半导体的堆叠结构的化合物半导体层20。可以使用Si衬底、蓝宝石衬底、GaAs衬底、GaN衬底等来代替SiC衬底作为生长衬底。衬底的传导性可以是半绝缘的或导电的。
化合物半导体层20包括缓冲层20a、电子传输层20b、中间层20c和电子供给层20d。
在完成的InAlN/GaN HEMT中，操作期间，在电子传输层20b与电子供给层20d(确切地说，中间层20c)之间的界面附近生成了二维电子气(2DEG)。在InAlN/GaN HEMT中，几乎不发生压电极化，但是电子供给层20d的InAlN具有强的自发极化，并且由于与电子传输层20b的自发极化的协同效应，主要基于自发极化而生成2DEG。
更具体地，在SiC衬底1上，通过例如MOVPE法生长以下化合物半导体。可以使用MBE法等来代替MOVPE法。
在SiC衬底1上，依次生长待成为缓冲层20a、电子传输层20b、中间层20c和电子供给层20d的化合物半导体。通过在Si衬底1上生长具有约0.1μm厚度的AlN形成缓冲层20a。通过生长具有约1μm至约3μm厚度的i-GaN形成电子传输层20b。通过生长具有约5nm厚度的i-InAlN形成中间层20c。通过生长具有约30nm厚度的i-InAlN形成电子供给层20d。在一些情况下，不形成中间层20c。
为了生长GaN，将为Ga源的三甲基镓(TMGa)气体和氨(NH3)气的混合气体用作源气体。为了生长InAlN，将三甲基铟(TMIn)气体、TMAl气体和NH3气体的混合气体用作源气体。取决于待生长的化合物半导体层，适当地设置是否提供TMGa气体、TMIn气体和TMAl气体以及TMGa气体、TMIn气体和TMAl气体的流量。将作为共用源的NH3气体的流量设定为约100sccm至约10slm。此外，将生长压力设定为约50托至约300托，并且将生长温度设定为约1000℃至约1200℃。
随后，形成元件隔离结构。
更具体地，例如，将氩(Ar)注入化合物半导体层20的元件隔离区域。从而，在化合物半导体层20中以及SiC衬底1的表面层部分中形成了元件隔离结构。元件隔离结构在化合物半导体层20上划分出有源区域。
顺便提及，除了上述注入法，例如，STI(浅沟槽隔离)法也可以用于元件隔离。
随后，如图29B所示，形成源电极36和漏电极37。
例如，使用Ta/Al(Ta用于下层，Al用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到化合物半导体层20上，并且形成了光刻胶掩模，光刻胶掩模在预定源电极和漏电极形成位置处具有开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Ta/Al。Ta的厚度为约20nm以及Al的厚度为约200nm。通过剥离法移除具有檐式结构的光刻胶掩模以及沉积在其上的Ta/Al。其后，在例如氮气氛中在400℃至1000℃例如约550℃下对SiC衬底1进行热处理，并且使残留的Ta/Al与电子供给层20d彼此欧姆接触。因此，形成了由Ta/Al制成的源电极36和漏电极37。
随后，如图29C所示，形成保护化合物半导体层20的表面的钝化膜。
钝化膜具有不含氧的下绝缘膜(在此为SiN(Si3N4)膜5)与包含氧的上绝缘膜(在此为SiON膜6)的堆叠结构。
更详细地，通过等离子体CVD法、溅射法等在化合物半导体层20的整个表面上沉积厚度为例如约2nm至约200nm、例如约20nm的SiN以形成SiN膜5。随后，通过等离子体CVD法、溅射法等在SiN膜5上沉积厚度为例如约2nm至约200nm、例如约20nm的SiON以形成SiON膜6。因此，形成了其中SiN膜5和SiON膜6堆叠的钝化膜。
随后，如图30A所示，在SiON膜6中形成开口6a。
更详细地，在SiON膜6的整个表面上施加光刻胶，并且通过光刻法对光刻胶进行处理。随后，形成具有如下开口的光刻胶掩模，其中，SiON膜6的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiON膜6进行干法蚀刻。此时，可以轻度蚀刻SiN膜5的表面层以及SiON膜6。因此，在SiON膜6的预定栅电极形成位置处形成了开口6a。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图30B所示，在SiN膜5中形成开口5a。
更详细地，在SiON膜6的整个表面上，包括SiN膜5上的从开口6a露出的区域，施加光刻胶，并且通过光刻法对光刻胶进行处理。因此，形成了具有如下开口的光刻胶掩模：其中，SiN膜5的在开口6a中的预定栅电极形成位置从该开口露出。
通过使用该光刻胶掩模，使用例如氟基气体作为蚀刻气体，对SiN膜5进行干法蚀刻。因此，在SiN膜5的预定栅电极形成位置处形成了开口5a。SiON膜6的开口6a比SiN膜5的开口5a宽。开口5a、6a彼此连通，使得形成用于形成栅电极的开口。
通过灰化或使用预定化学溶液的湿法处理移除光刻胶掩模。
随后，如图30C所示，形成栅电极38。
例如，使用Ni/Au(Ni用于下层，Au用于上层)作为电极材料。为了形成电极，例如，使用适用于气相沉积法和剥离法的檐式结构的双层光刻胶。该光刻胶被施加到SiON膜6上(包括开口5a、6a的内部)，并且形成了光刻胶掩模，光刻胶掩模在预定栅电极形成位置处具有包括开口5a、6a的开口。通过使用该光刻胶掩模，通过例如气相沉积法沉积Ni/Au。Ni的厚度为约30nm，Au的厚度为约400nm。通过剥离法移除具有檐式结构的光刻胶掩模以及沉积在其上的Ni/Au。因此，与化合物半导体层20的表面处于肖特基接触的栅电极38形成为使用栅极金属填充开口5a、6a。
使用填充开口5a、6a的内部并且骑在SiON膜6上的Ni以及沉积在Ni上的Au来形成所谓的悬垂形状的栅电极38。在SiON膜6的表面的开口6a附近，在与栅电极38的Ni相接触的部分处，SiON膜6的氧与栅电极38的悬垂部分的Ni彼此反应，使得形成作为薄的氧化物膜的NiO层38a。
其后，通过源电极36、漏电极37和栅电极38等的电连接过程，形成肖特基型AlGaN/GaN HEMT。
在该实施方案中，钝化膜形成为不含氧的SiN膜5与包含氧的SiON膜6的堆叠结构。具有小的界面状态的不含氧的绝缘膜适合作为钝化膜。待成为肖特基表面的化合物半导体层20的表面被不含氧的SiN膜5直接覆盖，并且SiN膜5主要用作保护膜。由于通过SiN膜5与肖特基表面分离，所以包含氧的SiON膜6可不影响肖特基表面。SiN膜5的开口5a与SiON膜6的比开口5a宽的开口6a彼此连通，并且悬垂形状的栅电极38形成为填充由开口5a、6a组成的开口的内部。在该结构中，栅电极38形成于其填充开口5a的部分上、其填充开口6a的部分上以及悬垂部分的逐渐展开的多级结构(在此为三级结构)上，使得高压操作期间的电场集中点被分散。
此外，在该实施方案中，SiON膜6的氧与栅电极38的悬垂部分的Ni彼此反应以形成NiO层38a。NiO用作p型氧化物半导体。栅电极38的悬垂部分位于多级结构的最上级处，并且在栅电极38中，悬垂部分是最靠近漏电极37的部分，因此在此处出现了最大的电场集中。由于形成于悬垂部分上的为p型氧化物半导体的NiO层38a的存在，所以悬垂部分的横向电阻增加以及在栅极端部处的场强大幅减小。因此，抑制了电流崩塌现象。
如上所述，根据该实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性InAlN/GaN HEMT。
在上述实施方案中，具有下绝缘膜和上绝缘膜的双层结构的钝化膜的情况作为示例示出，但不限于此。钝化膜可以形成为具有三层或更多层的多层结构，只要与化合物半导体层接触的膜为不含氧的绝缘膜而与栅电极的悬垂部分相接触的膜为包含氧的绝缘膜即可。
此外，在上述实施方案中，可以使用Al2O3膜作为形成钝化膜的包含氧的上绝缘膜。
此外，除应用于AlGaN/GaN HEMT和InAlN/GaN HEMT之外，本发明也能够应用于例如其中电子供给层由i-InAlGaN制成的InAlGaN/GaN HEMT等。
此外，上述实施方案中的化合物半导体中的每个化合物半导体的外延结构仅是示例，并且可以使用任意其他结构，只要其为场效应晶体管即可。
此外，上述实施方案中的源电极和漏电极的层结构仅是示例，并且可以使用任意其他层结构而不考虑它是单层还是多层，并且形成电极的方法也仅是示例，可以使用任意其他形成方法。
(第十七实施方案)
该实施方案公开了包括选自根据第一实施方案至第十五实施方案的AlGaN/GaN HEMT或根据第十六实施方案的InAlN/GaN HEMT中的一种的电源装置。
图31是示出根据第十七实施方案的电源装置的示意性结构的接线图。
根据该实施方案的电源装置包括：高压一次电路41和低压二次电路42；以及布置在一次电路41与二次电路42之间的变压器43。
一次电路41包括AC电源44、所谓的桥式整流电路45和多个(在此为四个)开关元件46a、46b、46c、46d。此外，桥式整流电路45具有开关元件46e。
二次电路42包括多个(在此为三个)开关元件47a、47b、47c。
在该实施方案中，一次电路41的开关元件46a、46b、46c、46d、46e各自为选自根据第一实施方案至第十五实施方案的AlGaN/GaN HEMT或根据第十六实施方案的InAlN/GaN HEMT中的一种。另一方面，二次电路42的开关元件47a、47b、47c中的每个开关元件是使用硅的普通MIS·FET。
在该实施方案中，将甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT或InAlN/GaN HEMT应用于高压电路。因此，实现了具有高可靠性和高功率的电源电路。
(第十八实施方案)
该实施方案公开了使用选自根据第一实施方案至第十五实施方案的AlGaN/GaN HEMT或根据第十六实施方案的InAlN/GaN HEMT中的一种的高频放大器。
图32是示出根据第十八实施方案的高频放大器的示意性结构的接线图。
根据该实施方案的高频放大器包括数字预失真电路51、混频器52a、52b以及功率放大器53。
数字预失真电路51补偿输入信号的非线性失真。混频器52a将非线性失真被补偿的输入信号与AC信号混合。功率放大器53将与AC信号混频的输入信号放大，并且具有选自根据第一实施方案至第十五实施方案的AlGaN/GaN HEMT或根据第十六实施方案的InAlN/GaN HEMT中的一种。在图32中，通过例如改变开关，可以通过混频器52b将输出侧信号与AC信号混合，并且可以将所得信号发送至数字预失真电路51。
在该实施方案中，将甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性AlGaN/GaN HEMT或InAlN/GaN HEMT应用于高频放大器。因此，实现了具有高可靠性和高耐受电压的高频放大器。
根据上述实施方案，获得了甚至在高压操作期间仍然能够充分抑制电流崩塌现象并且实现高耐受电压和高功率的高可靠性的化合物半导体器件。

Claims (10)

1.一种化合物半导体器件，包括：
化合物半导体层；
具有开口并且覆盖所述化合物半导体层的上侧的保护膜；和
填充所述开口并且具有骑在所述化合物半导体层上的形状的电极，
其中所述保护膜具有不含氧的下绝缘膜与包含氧的上绝缘膜的堆叠结构，并且
其中所述开口具有形成在所述下绝缘膜中的第一开口和形成在所述上绝缘膜中并且比所述第一开口宽的第二开口，所述第一开口和所述第二开口彼此连通。
2.根据权利要求1所述的化合物半导体器件，其中在所述上绝缘膜和所述电极之间形成有由所述上绝缘膜与所述电极之间的反应得到的氧化物膜。
3.根据权利要求2所述的化合物半导体器件，其中所述氧化物膜由NiO或CuO制成。
4.根据权利要求1所述的化合物半导体器件，其中所述上绝缘膜包含NiO。
5.根据权利要求1至3中任一项所述的化合物半导体器件，其中所述上绝缘膜仅设置在所述电极的下部周边上。
6.根据权利要求1至3中任一项所述的化合物半导体器件，其中所述上绝缘膜仅设置在所述电极的一侧上。
7.根据权利要求1至3中任一项所述的化合物半导体器件，其中在所述上绝缘膜的表面层上，形成有氧含量比其他部分高的薄膜。
8.一种制造化合物半导体器件的方法，包括：
形成保护膜以覆盖化合物半导体层的上侧，所述保护膜具有不含氧的下绝缘膜与包含氧的上绝缘膜的堆叠结构；
在所述下绝缘膜中形成第一开口，并且在所述上绝缘膜中形成比所述第一开口宽的第二开口，所述第一开口和所述第二开口形成为彼此连通；
形成填充所述开口并且具有骑在所述化合物半导体层上的形状的电极。
9.根据权利要求8所述的制造化合物半导体器件的方法，其中在所述上绝缘膜和所述电极之间形成由所述上绝缘膜与所述电极之间的反应得到的氧化物膜。
10.根据权利要求8或9所述的制造化合物半导体器件的方法，其中利用所述下绝缘膜与所述上绝缘膜之间的蚀刻速率的差异，通过湿法蚀刻继续地使用在形成所述第一开口时使用的掩模来形成所述第二开口。
CN201210320857.2A 2011-09-29 2012-08-31 化合物半导体器件及其制造方法 Active CN103035683B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-215280 2011-09-29
JP2011215280A JP5825018B2 (ja) 2011-09-29 2011-09-29 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103035683A true CN103035683A (zh) 2013-04-10
CN103035683B CN103035683B (zh) 2015-09-16

Family

ID=46650395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210320857.2A Active CN103035683B (zh) 2011-09-29 2012-08-31 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US9035353B2 (zh)
EP (1) EP2575180B1 (zh)
JP (1) JP5825018B2 (zh)
CN (1) CN103035683B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637999A (zh) * 2013-11-12 2015-05-20 富士通株式会社 半导体器件及其制造方法
CN105448975A (zh) * 2015-12-03 2016-03-30 西安电子科技大学 复合阶梯场板槽栅hemt高压器件及其制作方法
CN105448964A (zh) * 2015-11-23 2016-03-30 西安电子科技大学 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法
CN105810728A (zh) * 2016-05-06 2016-07-27 西安电子科技大学 增强型鳍式绝缘栅高电子迁移率晶体管
CN105977296A (zh) * 2015-03-12 2016-09-28 株式会社东芝 半导体装置
CN108604596A (zh) * 2015-07-17 2018-09-28 剑桥电子有限公司 用于半导体装置的场板结构
CN111933708A (zh) * 2020-07-30 2020-11-13 华中科技大学 一种氮化镓mis-hemt钝化设计及其制备方法
CN112701045A (zh) * 2020-12-29 2021-04-23 北京大学深圳研究生院 双栅薄膜晶体管的结构及制造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012175089A (ja) * 2011-02-24 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2014199864A (ja) * 2013-03-29 2014-10-23 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
JP2016136547A (ja) * 2013-05-09 2016-07-28 シャープ株式会社 電界効果トランジスタ
JP6220161B2 (ja) * 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6301640B2 (ja) 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6627441B2 (ja) * 2015-11-11 2020-01-08 住友電気工業株式会社 半導体装置
JP2017168768A (ja) * 2016-03-18 2017-09-21 三菱電機株式会社 電界効果トランジスタおよびその製造方法
TWI706566B (zh) * 2016-08-01 2020-10-01 晶元光電股份有限公司 一種高功率半導體元件
IT201700064147A1 (it) 2017-06-09 2018-12-09 St Microelectronics Srl Transistore hemt normalmente spento con generazione selettiva del canale 2deg e relativo metodo di fabbricazione
JP7103145B2 (ja) * 2018-10-12 2022-07-20 富士通株式会社 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP2020113625A (ja) * 2019-01-10 2020-07-27 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
JP7176475B2 (ja) * 2019-05-29 2022-11-22 株式会社デンソー 半導体装置
US11658233B2 (en) * 2019-11-19 2023-05-23 Wolfspeed, Inc. Semiconductors with improved thermal budget and process of making semiconductors with improved thermal budget
CN113257896B (zh) * 2021-05-11 2024-06-18 华南师范大学 多场板射频hemt器件及其制备方法
WO2024204055A1 (ja) * 2023-03-30 2024-10-03 ヌヴォトンテクノロジージャパン株式会社 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1748320A (zh) * 2002-12-16 2006-03-15 日本电气株式会社 场效应晶体管
US20100171150A1 (en) * 2006-01-17 2010-07-08 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes and related devices
US20110018040A1 (en) * 2009-07-27 2011-01-27 Smith R Peter Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
US20110057232A1 (en) * 2008-05-09 2011-03-10 Cree, Inc. Semiconductor devices including shallow implanted regions and methods of forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP5105160B2 (ja) 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
JP2011124385A (ja) 2009-12-10 2011-06-23 Sanken Electric Co Ltd 化合物半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1748320A (zh) * 2002-12-16 2006-03-15 日本电气株式会社 场效应晶体管
US20100171150A1 (en) * 2006-01-17 2010-07-08 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes and related devices
US20110057232A1 (en) * 2008-05-09 2011-03-10 Cree, Inc. Semiconductor devices including shallow implanted regions and methods of forming the same
US20110018040A1 (en) * 2009-07-27 2011-01-27 Smith R Peter Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637999A (zh) * 2013-11-12 2015-05-20 富士通株式会社 半导体器件及其制造方法
US9647105B2 (en) 2013-11-12 2017-05-09 Fujitsu Limited Semiconductor device and method of manufacturing the same
CN104637999B (zh) * 2013-11-12 2017-10-03 富士通株式会社 半导体器件及其制造方法
CN105977296A (zh) * 2015-03-12 2016-09-28 株式会社东芝 半导体装置
CN108604596A (zh) * 2015-07-17 2018-09-28 剑桥电子有限公司 用于半导体装置的场板结构
CN105448964A (zh) * 2015-11-23 2016-03-30 西安电子科技大学 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法
CN105448975A (zh) * 2015-12-03 2016-03-30 西安电子科技大学 复合阶梯场板槽栅hemt高压器件及其制作方法
CN105810728A (zh) * 2016-05-06 2016-07-27 西安电子科技大学 增强型鳍式绝缘栅高电子迁移率晶体管
CN105810728B (zh) * 2016-05-06 2019-06-18 西安电子科技大学 增强型鳍式绝缘栅高电子迁移率晶体管
CN111933708A (zh) * 2020-07-30 2020-11-13 华中科技大学 一种氮化镓mis-hemt钝化设计及其制备方法
CN111933708B (zh) * 2020-07-30 2021-11-19 华中科技大学 一种氮化镓mis-hemt钝化设计及其制备方法
CN112701045A (zh) * 2020-12-29 2021-04-23 北京大学深圳研究生院 双栅薄膜晶体管的结构及制造方法

Also Published As

Publication number Publication date
EP2575180A2 (en) 2013-04-03
JP2013077629A (ja) 2013-04-25
US9035353B2 (en) 2015-05-19
EP2575180B1 (en) 2017-07-05
CN103035683B (zh) 2015-09-16
US20130082400A1 (en) 2013-04-04
EP2575180A3 (en) 2014-04-02
JP5825018B2 (ja) 2015-12-02

Similar Documents

Publication Publication Date Title
CN103035683B (zh) 化合物半导体器件及其制造方法
CN103715252B (zh) 化合物半导体器件及其制造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
JP5724339B2 (ja) 化合物半導体装置及びその製造方法
JP6035007B2 (ja) Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP5609055B2 (ja) 化合物半導体装置及びその製造方法
CN103367424B (zh) 化合物半导体器件及其制造方法
CN103367426B (zh) 化合物半导体器件及其制造方法
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
CN103715253B (zh) 化合物半导体器件和其制造方法
CN103715249A (zh) 化合物半导体器件及其制造方法
TW201417280A (zh) 化合物半導體裝置及其製造方法
CN103325823A (zh) 化合物半导体器件及其制造方法
KR20130033965A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2012124438A (ja) 化合物半導体装置及びその製造方法
JP6343807B2 (ja) 電界効果トランジスタおよびその製造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
CN103700700A (zh) 化合物半导体器件及其制造方法
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
CN103022122A (zh) 化合物半导体器件及其制造方法
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
JP2019114581A (ja) 化合物半導体装置及びその製造方法
JP2014197644A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant