JP6627441B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6627441B2
JP6627441B2 JP2015221376A JP2015221376A JP6627441B2 JP 6627441 B2 JP6627441 B2 JP 6627441B2 JP 2015221376 A JP2015221376 A JP 2015221376A JP 2015221376 A JP2015221376 A JP 2015221376A JP 6627441 B2 JP6627441 B2 JP 6627441B2
Authority
JP
Japan
Prior art keywords
film
layer
silicon nitride
insulating film
aluminum oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015221376A
Other languages
English (en)
Other versions
JP2017092282A (ja
Inventor
千帆子 水江
千帆子 水江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015221376A priority Critical patent/JP6627441B2/ja
Priority to US15/348,076 priority patent/US20170133499A1/en
Publication of JP2017092282A publication Critical patent/JP2017092282A/ja
Application granted granted Critical
Publication of JP6627441B2 publication Critical patent/JP6627441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置に関する。
近年、高出力及び高耐圧を有する半導体装置(パワー半導体デバイス)として、窒化ガリウム(GaN)系材料を用いた高電子移動度トランジスタ(HEMT)が知られている。GaN系材料を含むチャネル層を有するHEMTに高いドレイン電圧が印加されると、ドレイン電流が減少する現象(電流コラプス)が起きる。例えば特許文献1には、電流コラプスを抑制するため、ゲート電極とドレイン電極との間におけるGaN系キャップ層の表面に、第1の絶縁膜が設けられている。
特開2014−078537号公報
上記特許文献1に開示される技術では、GaN系半導体層における保護膜の電子準位、及び電子供給層と保護膜との界面に存在する電子準位に起因した電流コラプスの影響については考慮されていない。このため、保護膜、及び保護膜と電子供給層との界面を考慮することにより電流コラプスを抑制できる可能性がある。
本発明は、電流コラプスの抑制が可能な半導体装置を提供することを目的とする。
本発明の一形態に係る半導体装置は、基板上に設けられた窒化物半導体を有するチャネル層と、チャネル層上に設けられ、チャネル層よりも電子親和力が大きい窒化物半導体を有する電子供給層と、その膜厚が10nm以上50nm以下の窒化シリコン膜あるいは酸化窒化シリコン膜からなる第1絶縁膜と、第1絶縁膜上に設けられ、その膜厚が20nm以上100nm以下の酸化アルミニウム膜、窒化アルミニウム膜、酸化シリコン膜および酸化窒化アルミニウム膜の何れかからなる第2絶縁膜と、電子供給層上に設けられたゲート電極、ソース電極及びドレイン電極と、を備える。
本発明の別の一形態に係る半導体装置は、基板上に設けられた窒化物半導体を有するチャネル層と、チャネル層上に設けられ、チャネル層よりも電子親和力が大きい窒化物半導体を有する電子供給層と、電子供給層上に設けられ、窒化シリコン膜(SixNy:4/3≧y/x≧3/17)あるいは酸化窒化シリコン膜(SiOxNy:1≧x>0かつ1≧y>0)からなる第1絶縁膜と、第1絶縁膜上に設けられ、酸化アルミニウム膜(AlxOy:3≧y/x>3/2)、窒化アルミニウム膜(AlNx:2≧x≧1)、酸化シリコン膜(SiOx:4≧x≧2)および酸化窒化アルミニウム膜(AlOxNy:4≧x≧1かつ1≧y≧1/2)の何れかからなる第2絶縁膜と、電子供給層上に設けられたゲート電極、ソース電極及びドレイン電極と、を備える。
本発明によれば、電流コラプスの抑制が可能な半導体装置を提供できる。
図1は、第1実施形態に係る半導体装置を示す断面図である。 図2の(a)〜(c)は、第1実施形態に係る半導体装置の製造方法を説明する図である。 図3の(a),(b)は、第1実施形態に係る半導体装置の製造方法を説明する図である。 図4は、比較例に係る半導体装置を示す断面図である。 図5は、比較例に係る半導体装置のエネルギーバンド図である。 図6は、第1実施形態に係る半導体装置のエネルギーバンド図である。 図7は、第2実施形態の半導体装置を示す断面図である。 図8の(a)〜(c)、は、第2実施形態に係る半導体装置の製造方法を説明する図である。 図9の(a)〜(c)は、第2実施形態に係る半導体装置の製造方法を説明する図である。 図10は、第2実施形態の変形例に係る半導体装置を示す断面図である。 図11の(a),(b)は、第2実施形態の変形例に係る半導体装置の製造方法を説明するための図である。 図12の(a)は、比較例における電流コラプスの評価結果を示す図であり、図12の(b)は、実施例における電流コラプスの評価結果を示す図である。
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、基板上に設けられた窒化物半導体を有するチャネル層と、チャネル層上に設けられ、チャネル層よりも電子親和力が大きい窒化物半導体を有する電子供給層と、その膜厚が10nm以上50nm以下の窒化シリコン膜あるいは酸化窒化シリコン膜からなる第1絶縁膜と、第1絶縁膜上に設けられ、その膜厚が20nm以上100nm以下の酸化アルミニウム膜、窒化アルミニウム膜、酸化シリコン膜および酸化窒化アルミニウム膜の何れかからなる第2絶縁膜と、電子供給層上に設けられたゲート電極、ソース電極及びドレイン電極と、を備える半導体装置である。
この半導体装置によれば、膜厚が10nm以上50nm以下の窒化シリコン膜あるいは酸化窒化シリコン膜からなる第1絶縁膜と、第1絶縁膜上に設けられ、その膜厚が20nm以上100nm以下の酸化アルミニウム膜、窒化アルミニウム膜、酸化シリコン膜および酸化窒化アルミニウム膜の何れかからなる第2絶縁膜とが順番に積層されている。ここで、例えば第1絶縁膜よりも第2絶縁膜のほうが高絶縁性である場合、第1絶縁膜のバンド曲りが生じ得る。このバンド曲りが発生すると電子供給層の電位が持ち上がり、チャネル層と第1絶縁膜との間の電子供給層における電位障壁が大きくなる。これにより、チャネル層から第1絶縁膜の界面準位への電子注入が抑制され、半導体装置における電流コラプスを抑制することが可能になる。
また、窒化シリコン膜および酸化窒化シリコン膜の組成は、それぞれ(SixNy:4/3≧y/x≧3/17)、(SiOxNy:1≧x>0かつ1≧y>0)であってもよい。
また、酸化アルミニウム膜、窒化アルミニウム膜、酸化シリコン膜および酸化窒化アルミニウム膜のそれぞれの組成は、(AlxOy:3≧y/x>3/2)、(AlNx:2≧x≧1)、(SiOx:4≧x≧2)、(AlOxNy:4≧x≧1かつ1≧y≧1/2)であってもよい。
また、上記半導体装置は、電子供給層と第1絶縁膜との間に設けられた窒化物半導体を有するキャップ層をさらに備えてもよい。これにより、第1絶縁膜の形成時に電子供給層の損傷が抑制される。
また、上記半導体装置は、ゲート電極の上面と第2絶縁膜とを被覆する第3絶縁膜をさらに備えてもよい。
また、ソース電極及びドレイン電極と、第1絶縁膜とは、互いに離間しており、第2絶縁膜の一部は、ソース電極と第1絶縁膜との間、及びドレイン電極と第1絶縁膜との間に埋め込まれていてもよい。この場合、ソース電極及びドレイン電極と、第1絶縁膜とが互いに接触しない。これにより、ソース電極及びドレイン電極の形成時に、第1絶縁膜内のシリコンを起因としたシリサイドの生成が抑制されるので、当該シリサイドを起因とした半導体装置の抵抗値の増大を抑制できる。
本願発明の別の実施形態は、基板上に設けられた窒化物半導体を有するチャネル層と、チャネル層上に設けられ、チャネル層よりも電子親和力が大きい窒化物半導体を有する電子供給層と、電子供給層上に設けられ、窒化シリコン膜(SixNy:4/3≧y/x≧3/17)あるいは酸化窒化シリコン膜(SiOxNy:1≧x>0かつ1≧y>0)からなる第1絶縁膜と、第1絶縁膜上に設けられ、酸化アルミニウム膜(AlxOy:3≧y/x>3/2)、窒化アルミニウム膜(AlNx:2≧x≧1)、酸化シリコン膜(SiOx:4≧x≧2)および酸化窒化アルミニウム膜(AlOxNy:4≧x≧1かつ1≧y≧1/2)の何れかからなる第2絶縁膜と、電子供給層上に設けられたゲート電極、ソース電極及びドレイン電極と、を備える半導体装置である。
この半導体装置によれば、窒化シリコン膜(SixNy:4/3≧y/x≧3/17)あるいは酸化窒化シリコン膜(SiOxNy:1≧x>0かつ1≧y>0)からなる第1絶縁膜と、第1絶縁膜上に設けられ、酸化アルミニウム膜(AlxOy:3≧y/x>3/2)、窒化アルミニウム膜(AlNx:2≧x≧1)、酸化シリコン膜(SiOx:4≧x≧2)および酸化窒化アルミニウム膜(AlOxNy:4≧x≧1かつ1≧y≧1/2)の何れかからなる第2絶縁膜とが順番に積層されている。ここで、例えば第1絶縁膜よりも第2絶縁膜のほうが高絶縁性である場合、第1絶縁膜のバンド曲りが生じ得る。このバンド曲りが発生すると電子供給層の電位が持ち上がり、チャネル層と第1絶縁膜との間の電子供給層における電位障壁が大きくなる。これにより、チャネル層から第1絶縁膜の界面準位への電子注入が抑制され、半導体装置における電流コラプスを抑制することが可能になる。
[本願発明の実施形態の詳細]
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
図1は、第1実施形態に係る半導体装置を示す断面図である。図1に示されるように、半導体装置であるトランジスタ1は、基板2、チャネル層3、電子供給層4、キャップ層5、ソース電極6、ドレイン電極7、ゲート電極8、窒化シリコン膜(第1絶縁膜)9、及び酸化アルミニウム膜(第2絶縁膜)10を備えている。トランジスタ1はHEMTであり、例えばアクリル樹脂又は窒化シリコン膜等から形成される保護膜(第3絶縁膜)11によって覆われている。トランジスタ1では、チャネル層3と電子供給層4との界面に2次元電子ガス(2DEG:2 Dimensional Electron Gas)が生じることにより、チャネル層3内にチャネル領域が形成される。
基板2は、結晶成長用の基板である。基板2として、例えばSi基板、SiC基板、サファイア基板、又はダイヤモンド基板が挙げられる。本実施形態では、基板2はSiC基板である。
チャネル層3は、基板2上にエピタキシャル成長した層である。チャネル層3における基板2と反対側の表面近傍は、チャネル領域として機能する。チャネル層3は、窒化物半導体を有しており、例えばGaN層である。チャネル層3の膜厚は、例えば300nm以上1600nm以下である。
電子供給層4は、チャネル層3上にエピタキシャル成長した層である。電子供給層4は、チャネル層3よりも電子親和力が大きい窒化物半導体を有しており、例えばAlGaN層、InAlN層、又はInAlGaN層等である。本実施形態では、電子供給層4は、n型のAlGaN層である。電子供給層4の膜厚は、例えば10nm以上30nm以下である。
キャップ層5は、電子供給層4上にエピタキシャル成長した層である。キャップ層5は、窒化物半導体を有しており、例えばGaN層である。本実施形態では、キャップ層5は、n型のGaN層である。キャップ層5の膜厚は、例えば1nm以上10nm以下である。
ソース電極6及びドレイン電極7は、電子供給層4上であって、キャップ層5に接するように設けられている。ソース電極6及びドレイン電極7は、オーミック電極であり、例えばチタン(Ti)層とアルミニウム(Al)層との積層構造を有する。例えばAl層は、基板2に対するチャネル層3の積層方向(以下、方向D1とする)において、Ti層によって挟まれていてもよい。
ゲート電極8は、電子供給層4上であって、キャップ層5上に接するように設けられている。ゲート電極8は、方向D1と垂直であってソース電極6からドレイン電極7へ向かう方向(以下、方向D2とする)において、ソース電極6及びドレイン電極7の間に設けられている。ゲート電極8は、例えばニッケル(Ni)層と白金(Pt)層と金(Au)層との積層構造を有する。
窒化シリコン膜9は、電子供給層4上であって、キャップ層5上に設けられている絶縁膜である。本実施形態では、窒化シリコン膜9(SixNy)におけるシリコンに対する窒素の組成(y/x)は、3/17以上且つ4/3以下であり、4/3≧y/x≧3/17の関係式を満たす。すなわち、本実施形態の窒化シリコン膜9は、Si膜よりもシリコンの含有量が高い。窒化シリコン膜9におけるシリコンに対する窒素の組成が4/3以下であることにより、窒化シリコン膜9の絶縁性が下がり、後述する電子供給層4のバンド曲りが良好に発生する。また、窒化シリコン膜9におけるシリコンに対する窒素の組成が3/17以上であることにより、窒化シリコン膜9のリーク電流を抑えることができる。また、窒化シリコン膜9におけるシリコンに対する窒素の組成(y/x)の下限は、例えば1/5以上、1/4以上、1/3以上、又は3/7以上であってもよい。窒化シリコン膜9におけるシリコンに対する窒素の組成(y/x)の上限は、例えば1以下、4/5以下、3/4以下、又は3/5以下であってもよく、4/3未満でもよい。
窒化シリコン膜9の膜厚は、例えば10nm以上200nm以下であってもよく、10nm以上100nm以下であってもよく、10nm以上50nm以下であってもよい。窒化シリコン膜9のシリコンに対する窒素の組成が上記の範囲内であって、窒化シリコン膜9の膜厚が10nm以上200nm以下である場合、後述する電子供給層4のバンド曲りがより良好に発生する。また、窒化シリコン膜9の膜厚が10nm以上である場合、所望の膜厚を有する窒化シリコン膜9を形成できる。窒化シリコン膜9の膜厚が200nmより大きい場合、後述する電子供給層4のバンド曲りが窒化シリコン膜9の厚み方向で平均化されにくくなる。なお、窒化シリコン膜9の比誘電率は、例えば6〜9である。
酸化アルミニウム膜10は、窒化シリコン膜9上に設けられる絶縁膜であり、方向D1から見てゲート電極8を囲むように設けられていると共にゲート電極8と接している。酸化アルミニウム膜10は、窒化シリコン膜9のエネルギーギャップよりも大きいエネルギーギャップを有する。つまり、酸化アルミニウム膜10の絶縁性は窒化シリコン膜9の絶縁性よりも高い。本実施形態では、酸化アルミニウム膜10(AlxOy)におけるアルミニウムに対する酸素の組成(y/x)は、3/2を超えて3以下であり、3≧y/x>3/2の関係式を満たす。すなわち、本実施形態の酸化アルミニウム膜10は、Al膜よりも酸素の含有量が高い膜である。酸化アルミニウム膜10のアルミニウムに対する酸素の組成が上記の範囲内であることにより、所望の組成の酸化アルミニウム膜を容易に形成できると共に、後述する電子供給層4のバンド曲りが良好に発生する。また、酸化アルミニウム膜10におけるアルミニウムに対する酸素の組成(y/x)の下限は、例えば8/5以上、17/10以上、7/4以上、又は9/5以上であってもよい。酸化アルミニウム膜10におけるアルミニウムに対する酸素の組成(y/x)の上限は、例えば11/4以下、5/2以下、9/4以下、又は2以下であってもよい。
酸化アルミニウム膜10の膜厚は、例えば10nm以上600nm以下であってもよく、10nm以上300nm以下であってもよく、10nm以上200nm以下であってもよく、20nm以上100nm以下であってもよい。酸化アルミニウム膜10のアルミニウムに対する酸素の組成が上記の範囲内であって、酸化アルミニウム膜10の膜厚が10nm以上600nm以下であることにより、後述する電子供給層4のバンド曲りがより良好に発生する。また、酸化アルミニウム膜10の膜厚が10nm以上である場合、所望の膜厚を有する酸化アルミニウム膜10を形成できる。酸化アルミニウム膜10の膜厚が600nm以下である場合、短時間で酸化アルミニウム膜10を形成できる。なお、酸化アルミニウム膜10の比誘電率は、例えば7〜10である。
窒化シリコン膜9及び酸化アルミニウム膜10は、電子供給層4上であってキャップ層5上から順に積層された膜であり、チャネル層3、電子供給層4、及びキャップ層5を保護する。窒化シリコン膜9及び酸化アルミニウム膜10には、開口部12A,12B,13が設けられている。開口部13は、方向D2において、開口部12A,12Bの間に設けられている。ソース電極6は、開口部(第1開口部)12Aを介してキャップ層5に接触しており、ドレイン電極7は、開口部(第2開口部)12Bを介してキャップ層5に接触している。また、ゲート電極8は、開口部(第3開口部)13を介してキャップ層5に接触している。
次に、図2及び図3を用いながら第1実施形態に係る半導体装置の製造方法を説明する。図2の(a)〜(c)、及び図3の(a)、(b)は、第1実施形態に係る半導体装置の製造方法を説明する図である。
まず、図2の(a)に示されるように、チャネル層3、電子供給層4、及びキャップ層5が順番に積層された基板2におけるキャップ層5上に、窒化シリコン膜9を形成する。例えば、化学気相成長法(CVD法)により、厚さ20nmの窒化シリコン膜9を形成する。形成した窒化シリコン膜9において、シリコンに対する窒素の組成は3/17以上且つ4/3以下となっている。
チャネル層3等の形成に用いられる基板2は、半絶縁性のSiC基板である。当該基板2上に、例えば有機金属気相成長法(以下、MOVPE(Metal Organic Vapor Phase Epitaxy)法とする)によってチャネル層3、電子供給層4、及びキャップ層5を順番に形成する。例えば電子供給層4はAlGaN層であって、そのアルミニウムの組成は25%であり、その厚さは20nmである。また、キャップ層5はGaN層であり、その厚さは2nmである。例えばチャネル層3を成長した後であって、電子供給層4を成長する前に熱処理等を行ってもよい。
次に、窒化シリコン膜9が形成された基板2に対して有機洗浄を行う。有機洗浄とは、有機溶媒を用いて基板2を洗浄し、窒化シリコン膜9上のダスト及びパーティクル等を除去することである。この有機洗浄を行うことにより、窒化シリコン膜9の表面が清浄され、後述する酸化アルミニウム膜10を容易に形成できる。例えば、基板2をアセトンに浸漬させて超音波洗浄を行った後、当該基板2をエタノールに浸漬させて超音波洗浄を行う。
次に、図2の(b)に示されるように、窒化シリコン膜9上に酸化アルミニウム膜10を形成する。例えば、原子層堆積法(ALD(Atomic Layer Deposition)法)により、厚さが40nmの酸化アルミニウム膜10を形成する。形成した酸化アルミニウム膜10において、アルミニウムに対する酸素の組成が3/2を超えて3以下となっている。酸化アルミニウム膜10の作成の際に、酸化剤であるオゾンをチャンバ内に最初に導入する。これにより、窒化シリコン膜9の表面に酸化アルミニウム膜10が形成されやすくなる。
次に、図2の(c)に示されるように、窒化シリコン膜9及び酸化アルミニウム膜10に開口部12A,12Bを設けた後、開口部12A内にソース電極6を、開口部12B内にドレイン電極7を形成する。この際、例えばレジストマスク等を用いて、開口部12A,12B、ソース電極6、及びドレイン電極7のそれぞれをパターニング形成する。例えば、BCl等のエッチングガスを用いた反応性イオンエッチング(RIE)又はフッ酸を用いたウェットエッチングにより、窒化シリコン膜9及び酸化アルミニウム膜10の一部を除去し、開口部12A,12Bを形成する。ソース電極6及びドレイン電極7は、開口部12A,12B内に単一層又は複数層から構成される金属層を形成した後、熱処理を行うことにより、オーミック電極になる。この熱処理は、例えば不活性雰囲気下(窒素雰囲気下又はアルゴン雰囲気下)、850℃〜900℃にて、1分間〜5分間行われる。
次に、図3の(a)に示されるように、窒化シリコン膜9及び酸化アルミニウム膜10に開口部13を形成してキャップ層5を露出した後、当該開口部13にて露出されたキャップ層5上にゲート電極8を形成する。この際、例えばレジストマスク等を用いて、開口部13及びゲート電極8のそれぞれをパターニング形成する。例えば、ニッケル(Ni)及び金(Au)を順番に蒸着することによってゲート電極8を形成する。
次に、図3の(b)に示されるように、ソース電極6、ドレイン電極7、ゲート電極8、及び酸化アルミニウム膜10上に保護膜11を設ける。以上により、トランジスタ1を形成する。
以上に説明した第1実施形態に係る製造方法によって形成された半導体装置によって得られる効果について、図4〜図6を用いながら説明する。図4は、比較例に係る半導体装置を示す断面図である。図5は、比較例に係る半導体装置のエネルギーバンド図である。図6は、第1実施形態に係る半導体装置のエネルギーバンド図である。図4に示されるように、比較例に係る半導体装置であるトランジスタ100は、酸化アルミニウム膜10を有していないこと以外は、第1実施形態のトランジスタ1と同様の構成を有する。この場合、トランジスタ100のエネルギーバンドは、図5に示されるようになる。図5及び図6において、符号21は窒化シリコン膜9のエネルギーバンドを、符号22はキャップ層5のエネルギーバンドを、符号23,123は電子供給層4のエネルギーバンドを、符号24はチャネル層3のエネルギーバンドを、符号25は酸化アルミニウム膜10のエネルギーバンドをそれぞれ示す。
図5に示されるように、トランジスタ100においては、チャネル層3における電子供給層4側の表面近傍はチャネル領域となっており、電子供給層4から供給された電子E1が多数存在している。これらの電子E1の一部は、ドレイン電圧の印加により電子供給層4の伝導帯123aを超えてキャップ層5と窒化シリコン膜9との界面準位に注入される。注入された電子E2は、当該界面の電子トラップTにより捕獲されるので、結果としてドレイン電流が減少する。このように比較例のトランジスタ100においては、チャネル領域を流れる電子の一部である電子E2が捕獲されるため、電流コラプスが発生する。この電流コラプスの発生は、電子供給層4の伝導帯123aにおいて、チャネル層3側のエネルギーギャップとキャップ層5側のエネルギーギャップとの差が小さい(すなわち、伝導帯123aの傾きが小さく、チャネル層3と窒化シリコン膜9との間の電子供給層4における電位障壁が小さい)ことに起因していると考えられる。
これに対して、第1実施形態に係る半導体装置であるトランジスタ1によれば、窒化シリコン膜9及び酸化アルミニウム膜10がキャップ層5上に順番に積層されている。よって、図6に示されるように、窒化シリコン膜9よりも酸化アルミニウム膜10の方が高絶縁性であるため、窒化シリコン膜9の伝導帯21aが酸化アルミニウム膜10の伝導帯25aに持ち上げられバンド曲りが生じる。このバンド曲りが発生すると電子供給層4の電位が持ち上がり、チャネル層3側のエネルギーギャップとキャップ層5側のエネルギーギャップとの差がさらに大きくなる(すなわち、伝導帯23aの傾きが大きくなる)。これにより、チャネル層3と窒化シリコン膜9との間の電子供給層4における電位障壁が大きくなる。これにより、チャネル層3から窒化シリコン膜9の界面準位への電子注入が抑制され、トランジスタ1における電流コラプスを抑制することが可能になる。
また、上述した比較例とは別の比較例として、窒化シリコン膜9を有していないこと以外は第1実施形態のトランジスタ1と同様の構成を有するトランジスタの場合、酸化アルミニウム膜10のエネルギーギャップは、電子供給層4のエネルギーギャップに比べて非常に大きくなる。このため、電子供給層4のバンド曲りは発生しにくくなる。この場合、当該電子供給層4の伝導帯において、チャネル層3側のエネルギーギャップとキャップ層5側のエネルギーギャップとの差は、上記比較例の場合とほぼ変わらない。したがって、別の比較例に係るトランジスタの場合であっても、チャネル層3と酸化アルミニウム膜10との間の電子供給層4における電位障壁が小さいので、電流コラプスが発生しやすくなる。
また、上記に示された組成である窒化シリコン膜9と、上記に示された組成である酸化アルミニウム膜10との組み合わせの場合(すなわち、Si膜又は当該膜よりも絶縁性が低い窒化シリコン膜9と、Al膜よりも絶縁性が高い酸化アルミニウム膜10との組み合わせの場合)、上記バンド曲りが顕著に発生する。窒化シリコン膜9に顕著なバンド曲りが生じることにより、電子供給層4の電位が持ち上がり、チャネル層3と窒化シリコン膜9との間の電子供給層4における電位障壁がさらに大きくなる。したがって、チャネル層3から窒化シリコン膜9の界面準位への電子注入がより抑制される。
また、トランジスタ1が電子供給層4と窒化シリコン膜9との間に設けられたキャップ層5を備えてもよい。言い換えれば、トランジスタ1を製造する際、窒化シリコン膜9を形成する工程の前に、電子供給層4上にキャップ層5を形成する工程を備えてもよい。これにより、窒化シリコン膜9の形成時に電子供給層4の損傷が抑制される。この場合、ゲート電極8は、窒化シリコン膜9と酸化アルミニウム膜10とに設けられた開口部13を介してキャップ層5に接触してもよい。言い換えれば、ゲート電極8を形成する工程では、窒化シリコン膜9及び酸化アルミニウム膜10に開口部13を形成してキャップ層5を露出した後、開口部13にて露出されたキャップ層5上にゲート電極8を形成してもよい。これにより、チャネル層3を流れる電流をゲート電極8によって好適に制御できる。
また、窒化シリコン膜9の膜厚は10nm以上200nm以下であってもよい。窒化シリコン膜9が上記膜厚の範囲内であることにより、電子供給層4の電位障壁の大きさが好適な範囲になる。なお、窒化シリコン膜9の膜厚は10nm以上50nm以下であってもよい。
また、酸化アルミニウム膜10の膜厚は10nm以上600nm以下であってもよい。酸化アルミニウム膜10が上記膜厚の範囲内であることにより、窒化シリコン膜9のバンド曲りが好適に発生する。なお、酸化アルミニウム膜10の膜厚は20nm以上100nm以下であってもよい。
また、酸化アルミニウム膜10は、方向D1からみてゲート電極8を囲むように設けられていると共にゲート電極8と接していてもよい。トランジスタ1における電流コラプスは、ゲート電極8と電子供給層4(若しくはキャップ層5)との間に発生しやすいところ、上述のように酸化アルミニウム膜10を設けることによって、当該電流コラプスを良好に抑制することが可能になる。
また、酸化アルミニウム膜10を形成する工程は、ゲート電極8、ソース電極6及びドレイン電極7を形成する工程の前に行われてもよい。この場合、酸化アルミニウム膜10は平坦な窒化シリコン膜9上に形成されるので、酸化アルミニウム膜10の段切れ等が発生しなくなり、窒化シリコン膜9が好適に被膜される。
また、酸化アルミニウム膜10を形成する工程は、原子層堆積法を用いて行われてもよい。この場合、緻密で高い絶縁性を有する酸化アルミニウム膜10が形成される。
(第2実施形態)
以下では、第2実施形態に係る半導体装置及びその製造方法について説明する。第2実施形態の説明において第1実施形態と重複する記載は省略し、第1実施形態と異なる部分を記載する。つまり、技術的に可能な範囲において、第2実施形態に第1実施形態の記載を適宜用いてもよい。
図7は、第2実施形態の半導体装置を示す断面図である。図7に示されるように、半導体装置であるトランジスタ1Aの酸化アルミニウム膜10Aは、窒化シリコン膜9に加えて、ソース電極6及びドレイン電極7上に設けられている。また、トランジスタ1Aにおける開口部12C,12Dは、酸化アルミニウム膜10Aには設けられておらず、電子供給層4を露出するように設けられている。すなわち、開口部12C,12Dは、キャップ層5及び窒化シリコン膜9を開口することによって設けられている。これにより、ソース電極6は開口部12C内にて電子供給層4に接触するように設けられている。また、ドレイン電極7は、開口部12D内にて電子供給層4に接触するように設けられている。
次に、図8及び図9を用いながら第2実施形態に係る半導体装置の製造方法を説明する。図8の(a)〜(c)、及び図9の(a)〜(c)は、第2実施形態に係る半導体装置の製造方法を説明する図である。
まず、図8の(a)に示されるように、窒化シリコン膜9上にパターニングされたレジストマスク14を形成する。レジストマスク14は、例えばネガ型またはポジ型のフォトレジストである。
次に、図8の(b)に示されるように、レジストマスク14の形成後、電子供給層4の一部、キャップ層5、及び窒化シリコン膜9を選択的にエッチングすることにより、電子供給層4を露出する開口部12C,12Dを形成する。そして、開口部12C内にソース電極6を、開口部12D内にドレイン電極7をそれぞれ形成する。ソース電極6及びドレイン電極7を形成する前にレジストマスク14を除去してもよいし、ソース電極6及びドレイン電極7を形成した後にレジストマスク14を除去してもよい。ソース電極6及びドレイン電極7を形成した後、窒化シリコン膜9が形成された基板2に対して有機洗浄を行う。
次に、図8の(c)に示されるように、窒化シリコン膜9、ソース電極6、及びドレイン電極7上に酸化アルミニウム膜10Aを形成する。酸化アルミニウム膜10Aは、原子層堆積法により形成され、ソース電極6及びドレイン電極7によって段切れが発生しない厚さ(例えば40nm以上)を有する。
次に、図9の(a)に示されるように、開口部15aを有するレジストマスク15を酸化アルミニウム膜10A上に形成する。レジストマスク15は、例えばネガ型又はポジ型のフォトマスクである。
次に、図9の(b)に示されるように、窒化シリコン膜9及び酸化アルミニウム膜10Aをエッチングすることにより開口部13を形成してキャップ層5を露出した後、当該開口部13にて露出されたキャップ層5上にゲート電極8を形成する。
次に、図9の(c)に示されるように、ゲート電極8及び酸化アルミニウム膜10A上に保護膜11を設ける。以上により、トランジスタ1Aを形成する。
以上に説明した第2実施形態に係る製造方法によって形成される半導体装置であるトランジスタ1Aであっても、第1実施形態と同様の作用効果を奏することができる。加えて、第2実施形態では、ソース電極6及びドレイン電極7を形成する工程の後に酸化アルミニウム膜10Aを形成している。この場合、ソース電極6及びドレイン電極7の形成時に行う熱処理による酸化アルミニウム膜10Aの変質を防ぎ、トランジスタ1Aにおけるリーク電流を低減できる。また、ソース電極6及びドレイン電極7が酸化アルミニウム膜10Aにより覆われるので、当該ソース電極6及びドレイン電極7の劣化を抑制できる。ここで、酸化アルミニウム膜10Aの変質とは、酸化アルミニウム膜10A内の酸化アルミニウムが熱処理により微粒子化することである。
図10は、第2実施形態の変形例に係る半導体装置を示す断面図である。図10に示されるように、半導体装置であるトランジスタ1Bでは、方向D2において、窒化シリコン膜9Aの長さは、ソース電極6とドレイン電極7との間の距離よりも短くなっている。これにより、方向D2において、ソース電極6と窒化シリコン膜9Aとの間には第1隙間31が、ドレイン電極7と窒化シリコン膜9Aとの間には第2隙間32が、それぞれ形成されている。第1隙間31及び第2隙間32は、方向D1においてゲート電極8と重ならないように設けられる。換言すれば、ソース電極6と窒化シリコン膜9Aとは、互いに離間しており、ドレイン電極7と窒化シリコン膜9Aとは、互いに離間している。
トランジスタ1Bでは、第1隙間31及び第2隙間32を埋めるように酸化アルミニウム膜10Aが設けられている。すなわち、酸化アルミニウム膜10Aの一部は、ソース電極6と窒化シリコン膜9Aとの間、及びドレイン電極7と窒化シリコン膜9Aとの間に埋め込まれている。
図11の(a),(b)は、第2実施形態の変形例に係る半導体装置の製造方法を説明するための図である。図11の(a)に示されるように、開口部12C,12Dにソース電極6及びドレイン電極7をそれぞれ形成する際に、方向D2において、ソース電極6と窒化シリコン膜9Aとの間に第1隙間31を、ドレイン電極7と窒化シリコン膜9Aとの間に第2隙間32を、それぞれ形成する。第1隙間31及び第2隙間32は、例えば窒化シリコン膜9Aをエッチングする際に、レジストマスクに重なる窒化シリコン膜9Aの一部をエッチングすることによって形成する。次に、図11の(b)に示されるように、ソース電極6、ドレイン電極7、及び窒化シリコン膜9Aを覆うように酸化アルミニウム膜10Aを形成する。この際、第1隙間31及び第2隙間32を埋めるように酸化アルミニウム膜10Aを形成する。
以上に説明した第2実施形態の変形例に係る製造方法によって形成される半導体装置であるトランジスタ1Bであっても、第2実施形態と同様の作用効果を奏することができる。加えて、ソース電極6と窒化シリコン膜9Aとの間、及びドレイン電極7と窒化シリコン膜9Aとの間に埋め込まれている酸化アルミニウム膜10Aによって、ソース電極6及びドレイン電極7と、窒化シリコン膜9Aとが互いに接触しない。これにより、ソース電極6及びドレイン電極7の形成時に、窒化シリコン膜9A内のシリコンを起因としたシリサイドの生成が抑制される。したがって、当該シリサイドを起因としたトランジスタ1Bの抵抗値の増大を抑制できる。
本発明による半導体装置及び半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態において、第1絶縁膜として、窒化シリコン膜9,9Aの代わりに、酸化アルミニウム膜10,10Aよりもエネルギーギャップの低い絶縁膜である酸化窒化シリコン膜等を用いてもよい。また、酸化窒化シリコン膜(SiOxNy)が用いられる場合、1≧x>0かつ1≧y>0の関係式を満たしている。
また、上記実施形態において、第2絶縁膜として、酸化アルミニウム膜10,10Aの代わりに、窒化シリコン膜9,9Aよりもエネルギーギャップの高い絶縁膜である窒化アルミニウム膜、酸化シリコン、又は酸化窒化シリコン等を用いてもよい。窒化アルミニウム膜(AlNx)が用いられる場合、2≧x≧1の関係式を満たしている。酸化シリコン膜(SiOx)が用いられる場合、4≧x≧2の関係式を満たしている。酸化窒化アルミニウム膜(AlOxNy)が用いられる場合、4≧x≧1かつ1≧y≧1/2の関係式を満たしている。
また、上記実施形態において、窒化シリコン膜9,9Aの有機洗浄と、酸化アルミニウム膜10,10Aの作成の際に酸化剤をチャンバ内に最初に導入することとは、必ずしも両方行われなくてもよく、どちらか一方のみ行われればよい。
また、上記実施形態において、キャップ層5は必ずしも設けられなくてもよい。この場合、窒化シリコン膜9,9Aは電子供給層4上に直接設けてもよい。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。
(実施例)
まず、SiC基板上に、OMVPE法により、3000nmの膜厚を有し、チャネル層として機能するGaN層と、20nmの膜厚を有し、電子供給層として機能するn型のAlGaN層と、2nmの膜厚を有し、キャップ層として機能するi型のGaN層と、を順に形成した。次に、i型のGaN層上に、CVD法により、20nmの膜厚を有し、シリコンに対する窒素の組成が2/3である窒化シリコン膜を形成した。次に、窒化シリコン膜上に、原子層堆積法により、40nmの膜厚を有し、アルミニウムに対する酸素の組成が3/2である酸化アルミニウム膜を形成した。次に、窒化シリコン膜及び酸化アルミニウム膜の一部をエッチングにより開口した後、Ti層とAl層Au層との積層構造であるソース電極及びドレイン電極をAlGaN層上に形成すると共に、Ni層とAu層との積層構造であるゲート電極をキャップ層上に形成することにより、トランジスタを形成した。このトランジスタは、図1に示される構造を有している。トランジスタに発生する電流コラプスの評価を以下の通り行った。
(比較例)
窒化シリコン膜上に酸化アルミニウム膜を形成しなかった以外は、実施例と同様にしてトランジスタを形成した。このトランジスタは、図4に示される構造を有している。
(電流コラプスの評価)
電流コラプスの評価では、まず実施例及び比較例のトランジスタのドレイン−ソース間電圧に対するドレイン電流の変化の測定(第1のVds−Id測定)を行った。第1のVds−Id測定では、実施例及び比較例のトランジスタにおいて、ゲート−ソース間電圧Vgsを2Vとし、ドレイン−ソース間電圧Vdsを0Vから10Vに変化した場合のドレイン電流Idの変化を測定した。次に、これらのトランジスタにパルス状のストレス印加を行った。このストレス印加では、ゲート−ソース間電圧Vgsを−5Vとし、ドレイン−ソース間電圧Vdsを10Vとした。パルス状のストレス印加間で、これらのトランジスタのドレイン−ソース間電圧に対するドレイン電流の変化の測定(第2のVds−Id測定)を行った。第2のVds−Id測定では、ゲート−ソース間電圧Vgsを2Vとし、ドレイン−ソース間電圧Vdsを0Vから10Vに変化した場合のドレイン電流Idの変化を測定した。そして、実施例及び比較例における第1のVds−Id測定結果と、第2のVds−Id測定結果との間の変化を評価した。
図12の(a)は、比較例における電流コラプスの評価結果を示す図であり、図12の(b)は、実施例における電流コラプスの評価結果を示す図である。図12の(a),(b)において、縦軸はドレイン電流Idを示し、横軸はドレイン−ソース間電圧Vdsを示す。図12の(a)において、グラフ41は第1のVds−Id測定結果を示し、グラフ42は第2のVds−Id測定結果を示している。一方、図12の(b)において、グラフ51は第1のVds−Id測定結果を示し、グラフ52は第2のVds−Id測定結果を示している。
図12の(a),(b)に示されるように、比較例におけるグラフ41とグラフ42との変化は、実施例におけるグラフ51とグラフ52との変化よりも大きいことが確認された。例えば、ドレイン−ソース間電圧Vdsが5Vの場合において、グラフ42のドレイン電流はグラフ41のドレイン電流の約60%であるのに対し、グラフ52のドレイン電流はグラフ51のドレイン電流の約80%であった。よって、実施例のトランジスタは、比較例のトランジスタよりも電流コラプスの発生が抑制されていることが確認された。これらの電流コラプスの評価結果の違いは、窒化シリコン膜上の酸化アルミニウム膜の有無によるものと考えられる。
1,1A,1B…トランジスタ、2…基板、3…チャネル層、4…電子供給層、5…キャップ層、6…ソース電極、7…ドレイン電極、8…ゲート電極、9,9A…窒化シリコン膜、10,10A…酸化アルミニウム膜、11…保護膜、12A〜12D,13…開口部、31…第1隙間、32…第2隙間、E1,E2…電子、T…電子トラップ。

Claims (6)

  1. 基板上に設けられた窒化物半導体を有するチャネル層と、
    前記チャネル層上に設けられ、前記チャネル層よりも電子親和力が大きい窒化物半導体を有する電子供給層と、
    前記電子供給層上に設けられ、その膜厚が10nm以上50nm以下の窒化シリコン膜あるいは酸化窒化シリコン膜からなる第1絶縁膜と、
    前記第1絶縁膜上に設けられ、その膜厚が20nm以上100nm以下の酸化アルミニウム膜、窒化アルミニウム膜、酸化シリコン膜および酸化窒化アルミニウム膜の何れかからなる第2絶縁膜と、
    前記電子供給層上に設けられたゲート電極、ソース電極及びドレイン電極と、
    を備え
    前記ソース電極及び前記ドレイン電極と、前記第1絶縁膜とは、互いに離間しており、
    前記第2絶縁膜の一部は、前記ソース電極と前記第1絶縁膜との間、及び前記ドレイン電極と前記第1絶縁膜との間に埋め込まれている、
    半導体装置。
  2. 前記窒化シリコン膜および前記酸化窒化シリコン膜の組成は、それぞれ(SixNy:4/3≧y/x≧3/17)、(SiOxNy:1≧x>0かつ1≧y>0)である、請求項1に記載の半導体装置。
  3. 前記酸化アルミニウム膜、前記窒化アルミニウム膜、前記酸化シリコン膜および前記酸化窒化アルミニウム膜のそれぞれの組成は、(AlxOy:3≧y/x>3/2)、(AlNx:2≧x≧1)、(SiOx:4≧x≧2)、(AlOxNy:4≧x≧1かつ1≧y≧1/2)である、請求項1または請求項2に記載の半導体装置。
  4. 前記電子供給層と前記第1絶縁膜との間に設けられた窒化物半導体を有するキャップ層をさらに備える、請求項1〜3のいずれか一項に記載の半導体装置。
  5. 前記ゲート電極の上面と前記第2絶縁膜とを被覆する第3絶縁膜が設けられてなる、請求項1〜4のいずれか一項に記載の半導体装置。
  6. 基板上に設けられた窒化物半導体を有するチャネル層と、
    前記チャネル層上に設けられ、前記チャネル層よりも電子親和力が大きい窒化物半導体を有する電子供給層と、
    前記電子供給層上に設けられ、窒化シリコン膜(SixNy:4/3≧y/x≧3/17)あるいは酸化窒化シリコン膜(SiOxNy:1≧x>0かつ1≧y>0)からなる第1絶縁膜と、
    前記第1絶縁膜上に設けられ、酸化アルミニウム膜(AlxOy:3≧y/x>3/2)、窒化アルミニウム膜(AlNx:2≧x≧1)、酸化シリコン膜(SiOx:4≧x≧2)および酸化窒化アルミニウム膜(AlOxNy:4≧x≧1かつ1≧y≧1/2)の何れかからなる第2絶縁膜と、
    前記電子供給層上に設けられたゲート電極、ソース電極及びドレイン電極と、
    を備え
    前記ソース電極及び前記ドレイン電極と、前記第1絶縁膜とは、互いに離間しており、
    前記第2絶縁膜の一部は、前記ソース電極と前記第1絶縁膜との間、及び前記ドレイン電極と前記第1絶縁膜との間に埋め込まれている、
    半導体装置。
JP2015221376A 2015-11-11 2015-11-11 半導体装置 Active JP6627441B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015221376A JP6627441B2 (ja) 2015-11-11 2015-11-11 半導体装置
US15/348,076 US20170133499A1 (en) 2015-11-11 2016-11-10 High electron-mobility transistor primarily made of nitride semiconductor materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015221376A JP6627441B2 (ja) 2015-11-11 2015-11-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2017092282A JP2017092282A (ja) 2017-05-25
JP6627441B2 true JP6627441B2 (ja) 2020-01-08

Family

ID=58663882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015221376A Active JP6627441B2 (ja) 2015-11-11 2015-11-11 半導体装置

Country Status (2)

Country Link
US (1) US20170133499A1 (ja)
JP (1) JP6627441B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6650867B2 (ja) * 2016-12-22 2020-02-19 三菱電機株式会社 ヘテロ接合電界効果型トランジスタの製造方法
JP6838257B2 (ja) * 2017-01-06 2021-03-03 住友電工デバイス・イノベーション株式会社 半導体装置
CN108321198B (zh) * 2017-01-17 2021-06-08 株式会社东芝 半导体装置、电源电路、计算机和半导体装置的制造方法
CN108666217A (zh) * 2018-05-15 2018-10-16 西安电子科技大学 高电子迁移率晶体管及制作方法
JP7074045B2 (ja) * 2018-12-21 2022-05-24 住友電気工業株式会社 窒化物半導体デバイスの製造方法及び窒化物半導体デバイス
CN111129140B (zh) * 2019-12-31 2021-01-29 哈尔滨工业大学 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法
CN112447862B (zh) * 2020-11-12 2022-06-17 横店集团东磁股份有限公司 一种掺镓perc电池背面钝化膜及其制备方法与掺镓perc电池

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912604B2 (ja) * 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体hemtおよびその製造方法。
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
JP5966301B2 (ja) * 2011-09-29 2016-08-10 富士通株式会社 化合物半導体装置及びその製造方法
JP5825018B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
JP2013131635A (ja) * 2011-12-21 2013-07-04 Sharp Corp 半導体装置およびその製造方法
US8946776B2 (en) * 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
JP2015213100A (ja) * 2014-05-01 2015-11-26 三菱電機株式会社 半導体装置およびその製造方法
US20150349064A1 (en) * 2014-05-06 2015-12-03 Cambridge Electronics, Inc. Nucleation and buffer layers for group iii-nitride based semiconductor devices

Also Published As

Publication number Publication date
JP2017092282A (ja) 2017-05-25
US20170133499A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
JP6627441B2 (ja) 半導体装置
US9620599B2 (en) GaN-based semiconductor transistor
JP5323527B2 (ja) GaN系電界効果トランジスタの製造方法
TWI546864B (zh) 具有低漏電流和改善的可靠性的增強型氮化鎵金氧半場效電晶體
JP5550740B2 (ja) 半導体装置、および半導体装置の製造方法
JP5166576B2 (ja) GaN系半導体素子の製造方法
TW201547018A (zh) 半導體裝置與其之製造方法
JP2010050347A (ja) 半導体装置及びその製造方法
US10784361B2 (en) Semiconductor device and method for manufacturing the same
JP5306438B2 (ja) 電界効果トランジスタおよびその製造方法
CN104241350A (zh) 用于常关化合物半导体晶体管的栅极堆叠
JP2009182069A (ja) 半導体装置及びその製造方法
JP2014078537A (ja) 横型半導体装置
JP2014045174A (ja) 窒化物半導体装置
JP2010206125A (ja) 窒化ガリウム系高電子移動度トランジスタ
TW201419530A (zh) 化合物半導體裝置及其製造方法
US20150179823A1 (en) Electrode structure for nitride semiconductor device, production method therefor, and nitride semiconductor field-effect transistor
US20160225865A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2012234984A (ja) 半導体装置
US20150349108A1 (en) Electrode structure for nitride semiconductor device, and nitride semiconductor field effect transistor
JP6255508B2 (ja) 窒化物半導体装置
WO2019009111A1 (ja) 半導体装置およびその製造方法
JP2008172085A (ja) 窒化物半導体装置及びその製造方法
JP6437381B2 (ja) 窒化物半導体装置及びその製造方法
JP5655333B2 (ja) 半導体構造及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6627441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250