JP6627441B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6627441B2
JP6627441B2 JP2015221376A JP2015221376A JP6627441B2 JP 6627441 B2 JP6627441 B2 JP 6627441B2 JP 2015221376 A JP2015221376 A JP 2015221376A JP 2015221376 A JP2015221376 A JP 2015221376A JP 6627441 B2 JP6627441 B2 JP 6627441B2
Authority
JP
Japan
Prior art keywords
film
layer
silicon nitride
insulating film
aluminum oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015221376A
Other languages
English (en)
Other versions
JP2017092282A (ja
Inventor
千帆子 水江
千帆子 水江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015221376A priority Critical patent/JP6627441B2/ja
Priority to US15/348,076 priority patent/US20170133499A1/en
Publication of JP2017092282A publication Critical patent/JP2017092282A/ja
Application granted granted Critical
Publication of JP6627441B2 publication Critical patent/JP6627441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置に関する。
近年、高出力及び高耐圧を有する半導体装置（パワー半導体デバイス）として、窒化ガリウム（ＧａＮ）系材料を用いた高電子移動度トランジスタ（ＨＥＭＴ）が知られている。ＧａＮ系材料を含むチャネル層を有するＨＥＭＴに高いドレイン電圧が印加されると、ドレイン電流が減少する現象（電流コラプス）が起きる。例えば特許文献１には、電流コラプスを抑制するため、ゲート電極とドレイン電極との間におけるＧａＮ系キャップ層の表面に、第１の絶縁膜が設けられている。
特開２０１４−０７８５３７号公報
上記特許文献１に開示される技術では、ＧａＮ系半導体層における保護膜の電子準位、及び電子供給層と保護膜との界面に存在する電子準位に起因した電流コラプスの影響については考慮されていない。このため、保護膜、及び保護膜と電子供給層との界面を考慮することにより電流コラプスを抑制できる可能性がある。
本発明は、電流コラプスの抑制が可能な半導体装置を提供することを目的とする。
本発明の一形態に係る半導体装置は、基板上に設けられた窒化物半導体を有するチャネル層と、チャネル層上に設けられ、チャネル層よりも電子親和力が大きい窒化物半導体を有する電子供給層と、その膜厚が１０ｎｍ以上５０ｎｍ以下の窒化シリコン膜あるいは酸化窒化シリコン膜からなる第１絶縁膜と、第１絶縁膜上に設けられ、その膜厚が２０ｎｍ以上１００ｎｍ以下の酸化アルミニウム膜、窒化アルミニウム膜、酸化シリコン膜および酸化窒化アルミニウム膜の何れかからなる第２絶縁膜と、電子供給層上に設けられたゲート電極、ソース電極及びドレイン電極と、を備える。
本発明の別の一形態に係る半導体装置は、基板上に設けられた窒化物半導体を有するチャネル層と、チャネル層上に設けられ、チャネル層よりも電子親和力が大きい窒化物半導体を有する電子供給層と、電子供給層上に設けられ、窒化シリコン膜（ＳｉｘＮｙ：４／３≧ｙ／ｘ≧３／１７）あるいは酸化窒化シリコン膜（ＳｉＯｘＮｙ：１≧x＞０かつ１≧ｙ＞０）からなる第１絶縁膜と、第１絶縁膜上に設けられ、酸化アルミニウム膜（ＡｌｘＯｙ：３≧ｙ／ｘ＞３／２）、窒化アルミニウム膜（ＡｌＮｘ：２≧x≧１）、酸化シリコン膜（ＳｉＯｘ：４≧x≧２）および酸化窒化アルミニウム膜（ＡｌＯｘＮｙ：４≧x≧１かつ１≧ｙ≧１／２）の何れかからなる第２絶縁膜と、電子供給層上に設けられたゲート電極、ソース電極及びドレイン電極と、を備える。
本発明によれば、電流コラプスの抑制が可能な半導体装置を提供できる。
図１は、第１実施形態に係る半導体装置を示す断面図である。 図２の（ａ）〜（ｃ）は、第１実施形態に係る半導体装置の製造方法を説明する図である。 図３の（ａ），（ｂ）は、第１実施形態に係る半導体装置の製造方法を説明する図である。 図４は、比較例に係る半導体装置を示す断面図である。 図５は、比較例に係る半導体装置のエネルギーバンド図である。 図６は、第１実施形態に係る半導体装置のエネルギーバンド図である。 図７は、第２実施形態の半導体装置を示す断面図である。 図８の（ａ）〜（ｃ）、は、第２実施形態に係る半導体装置の製造方法を説明する図である。 図９の（ａ）〜（ｃ）は、第２実施形態に係る半導体装置の製造方法を説明する図である。 図１０は、第２実施形態の変形例に係る半導体装置を示す断面図である。 図１１の（ａ），（ｂ）は、第２実施形態の変形例に係る半導体装置の製造方法を説明するための図である。 図１２の（ａ）は、比較例における電流コラプスの評価結果を示す図であり、図１２の（ｂ）は、実施例における電流コラプスの評価結果を示す図である。
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、基板上に設けられた窒化物半導体を有するチャネル層と、チャネル層上に設けられ、チャネル層よりも電子親和力が大きい窒化物半導体を有する電子供給層と、その膜厚が１０ｎｍ以上５０ｎｍ以下の窒化シリコン膜あるいは酸化窒化シリコン膜からなる第１絶縁膜と、第１絶縁膜上に設けられ、その膜厚が２０ｎｍ以上１００ｎｍ以下の酸化アルミニウム膜、窒化アルミニウム膜、酸化シリコン膜および酸化窒化アルミニウム膜の何れかからなる第２絶縁膜と、電子供給層上に設けられたゲート電極、ソース電極及びドレイン電極と、を備える半導体装置である。
この半導体装置によれば、膜厚が１０ｎｍ以上５０ｎｍ以下の窒化シリコン膜あるいは酸化窒化シリコン膜からなる第１絶縁膜と、第１絶縁膜上に設けられ、その膜厚が２０ｎｍ以上１００ｎｍ以下の酸化アルミニウム膜、窒化アルミニウム膜、酸化シリコン膜および酸化窒化アルミニウム膜の何れかからなる第２絶縁膜とが順番に積層されている。ここで、例えば第１絶縁膜よりも第２絶縁膜のほうが高絶縁性である場合、第１絶縁膜のバンド曲りが生じ得る。このバンド曲りが発生すると電子供給層の電位が持ち上がり、チャネル層と第１絶縁膜との間の電子供給層における電位障壁が大きくなる。これにより、チャネル層から第１絶縁膜の界面準位への電子注入が抑制され、半導体装置における電流コラプスを抑制することが可能になる。
また、窒化シリコン膜および酸化窒化シリコン膜の組成は、それぞれ（ＳｉｘＮｙ：４／３≧ｙ／ｘ≧３／１７）、（ＳｉＯｘＮｙ：１≧x＞０かつ１≧ｙ＞０）であってもよい。
また、酸化アルミニウム膜、窒化アルミニウム膜、酸化シリコン膜および酸化窒化アルミニウム膜のそれぞれの組成は、（ＡｌｘＯｙ：３≧ｙ／ｘ＞３／２）、（ＡｌＮｘ：２≧x≧１）、（ＳｉＯｘ：４≧x≧２）、（ＡｌＯｘＮｙ：４≧x≧１かつ１≧ｙ≧１／２）であってもよい。
また、上記半導体装置は、電子供給層と第１絶縁膜との間に設けられた窒化物半導体を有するキャップ層をさらに備えてもよい。これにより、第１絶縁膜の形成時に電子供給層の損傷が抑制される。
また、上記半導体装置は、ゲート電極の上面と第２絶縁膜とを被覆する第３絶縁膜をさらに備えてもよい。
また、ソース電極及びドレイン電極と、第１絶縁膜とは、互いに離間しており、第２絶縁膜の一部は、ソース電極と第１絶縁膜との間、及びドレイン電極と第１絶縁膜との間に埋め込まれていてもよい。この場合、ソース電極及びドレイン電極と、第１絶縁膜とが互いに接触しない。これにより、ソース電極及びドレイン電極の形成時に、第１絶縁膜内のシリコンを起因としたシリサイドの生成が抑制されるので、当該シリサイドを起因とした半導体装置の抵抗値の増大を抑制できる。
本願発明の別の実施形態は、基板上に設けられた窒化物半導体を有するチャネル層と、チャネル層上に設けられ、チャネル層よりも電子親和力が大きい窒化物半導体を有する電子供給層と、電子供給層上に設けられ、窒化シリコン膜（ＳｉｘＮｙ：４／３≧ｙ／ｘ≧３／１７）あるいは酸化窒化シリコン膜（ＳｉＯｘＮｙ：１≧x＞０かつ１≧ｙ＞０）からなる第１絶縁膜と、第１絶縁膜上に設けられ、酸化アルミニウム膜（ＡｌｘＯｙ：３≧ｙ／ｘ＞３／２）、窒化アルミニウム膜（ＡｌＮｘ：２≧x≧１）、酸化シリコン膜（ＳｉＯｘ：４≧x≧２）および酸化窒化アルミニウム膜（ＡｌＯｘＮｙ：４≧x≧１かつ１≧ｙ≧１／２）の何れかからなる第２絶縁膜と、電子供給層上に設けられたゲート電極、ソース電極及びドレイン電極と、を備える半導体装置である。
この半導体装置によれば、窒化シリコン膜（ＳｉｘＮｙ：４／３≧ｙ／ｘ≧３／１７）あるいは酸化窒化シリコン膜（ＳｉＯｘＮｙ：１≧x＞０かつ１≧ｙ＞０）からなる第１絶縁膜と、第１絶縁膜上に設けられ、酸化アルミニウム膜（ＡｌｘＯｙ：３≧ｙ／ｘ＞３／２）、窒化アルミニウム膜（ＡｌＮｘ：２≧x≧１）、酸化シリコン膜（ＳｉＯｘ：４≧x≧２）および酸化窒化アルミニウム膜（ＡｌＯｘＮｙ：４≧x≧１かつ１≧ｙ≧１／２）の何れかからなる第２絶縁膜とが順番に積層されている。ここで、例えば第１絶縁膜よりも第２絶縁膜のほうが高絶縁性である場合、第１絶縁膜のバンド曲りが生じ得る。このバンド曲りが発生すると電子供給層の電位が持ち上がり、チャネル層と第１絶縁膜との間の電子供給層における電位障壁が大きくなる。これにより、チャネル層から第１絶縁膜の界面準位への電子注入が抑制され、半導体装置における電流コラプスを抑制することが可能になる。
［本願発明の実施形態の詳細］
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を示す断面図である。図１に示されるように、半導体装置であるトランジスタ１は、基板２、チャネル層３、電子供給層４、キャップ層５、ソース電極６、ドレイン電極７、ゲート電極８、窒化シリコン膜（第１絶縁膜）９、及び酸化アルミニウム膜（第２絶縁膜）１０を備えている。トランジスタ１はＨＥＭＴであり、例えばアクリル樹脂又は窒化シリコン膜等から形成される保護膜（第３絶縁膜）１１によって覆われている。トランジスタ１では、チャネル層３と電子供給層４との界面に２次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）が生じることにより、チャネル層３内にチャネル領域が形成される。
基板２は、結晶成長用の基板である。基板２として、例えばＳｉ基板、ＳｉＣ基板、サファイア基板、又はダイヤモンド基板が挙げられる。本実施形態では、基板２はＳｉＣ基板である。
チャネル層３は、基板２上にエピタキシャル成長した層である。チャネル層３における基板２と反対側の表面近傍は、チャネル領域として機能する。チャネル層３は、窒化物半導体を有しており、例えばＧａＮ層である。チャネル層３の膜厚は、例えば３００ｎｍ以上１６００ｎｍ以下である。
電子供給層４は、チャネル層３上にエピタキシャル成長した層である。電子供給層４は、チャネル層３よりも電子親和力が大きい窒化物半導体を有しており、例えばＡｌＧａＮ層、ＩｎＡｌＮ層、又はＩｎＡｌＧａＮ層等である。本実施形態では、電子供給層４は、ｎ型のＡｌＧａＮ層である。電子供給層４の膜厚は、例えば１０ｎｍ以上３０ｎｍ以下である。
キャップ層５は、電子供給層４上にエピタキシャル成長した層である。キャップ層５は、窒化物半導体を有しており、例えばＧａＮ層である。本実施形態では、キャップ層５は、ｎ型のＧａＮ層である。キャップ層５の膜厚は、例えば１ｎｍ以上１０ｎｍ以下である。
ソース電極６及びドレイン電極７は、電子供給層４上であって、キャップ層５に接するように設けられている。ソース電極６及びドレイン電極７は、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。例えばＡｌ層は、基板２に対するチャネル層３の積層方向（以下、方向Ｄ１とする）において、Ｔｉ層によって挟まれていてもよい。
ゲート電極８は、電子供給層４上であって、キャップ層５上に接するように設けられている。ゲート電極８は、方向Ｄ１と垂直であってソース電極６からドレイン電極７へ向かう方向（以下、方向Ｄ２とする）において、ソース電極６及びドレイン電極７の間に設けられている。ゲート電極８は、例えばニッケル（Ｎｉ）層と白金（Ｐｔ）層と金（Ａｕ）層との積層構造を有する。
窒化シリコン膜９は、電子供給層４上であって、キャップ層５上に設けられている絶縁膜である。本実施形態では、窒化シリコン膜９（ＳｉｘＮｙ）におけるシリコンに対する窒素の組成（ｙ／ｘ）は、３／１７以上且つ４／３以下であり、４／３≧ｙ／ｘ≧３／１７の関係式を満たす。すなわち、本実施形態の窒化シリコン膜９は、Ｓｉ３Ｎ４膜よりもシリコンの含有量が高い。窒化シリコン膜９におけるシリコンに対する窒素の組成が４／３以下であることにより、窒化シリコン膜９の絶縁性が下がり、後述する電子供給層４のバンド曲りが良好に発生する。また、窒化シリコン膜９におけるシリコンに対する窒素の組成が３／１７以上であることにより、窒化シリコン膜９のリーク電流を抑えることができる。また、窒化シリコン膜９におけるシリコンに対する窒素の組成（ｙ／ｘ）の下限は、例えば１／５以上、１／４以上、１／３以上、又は３／７以上であってもよい。窒化シリコン膜９におけるシリコンに対する窒素の組成（ｙ／ｘ）の上限は、例えば１以下、４／５以下、３／４以下、又は３／５以下であってもよく、４／３未満でもよい。
窒化シリコン膜９の膜厚は、例えば１０ｎｍ以上２００ｎｍ以下であってもよく、１０ｎｍ以上１００ｎｍ以下であってもよく、１０ｎｍ以上５０ｎｍ以下であってもよい。窒化シリコン膜９のシリコンに対する窒素の組成が上記の範囲内であって、窒化シリコン膜９の膜厚が１０ｎｍ以上２００ｎｍ以下である場合、後述する電子供給層４のバンド曲りがより良好に発生する。また、窒化シリコン膜９の膜厚が１０ｎｍ以上である場合、所望の膜厚を有する窒化シリコン膜９を形成できる。窒化シリコン膜９の膜厚が２００ｎｍより大きい場合、後述する電子供給層４のバンド曲りが窒化シリコン膜９の厚み方向で平均化されにくくなる。なお、窒化シリコン膜９の比誘電率は、例えば６〜９である。
酸化アルミニウム膜１０は、窒化シリコン膜９上に設けられる絶縁膜であり、方向Ｄ１から見てゲート電極８を囲むように設けられていると共にゲート電極８と接している。酸化アルミニウム膜１０は、窒化シリコン膜９のエネルギーギャップよりも大きいエネルギーギャップを有する。つまり、酸化アルミニウム膜１０の絶縁性は窒化シリコン膜９の絶縁性よりも高い。本実施形態では、酸化アルミニウム膜１０（ＡｌｘＯｙ）におけるアルミニウムに対する酸素の組成（ｙ／ｘ）は、３／２を超えて３以下であり、３≧ｙ／ｘ＞３／２の関係式を満たす。すなわち、本実施形態の酸化アルミニウム膜１０は、Ａｌ２Ｏ３膜よりも酸素の含有量が高い膜である。酸化アルミニウム膜１０のアルミニウムに対する酸素の組成が上記の範囲内であることにより、所望の組成の酸化アルミニウム膜を容易に形成できると共に、後述する電子供給層４のバンド曲りが良好に発生する。また、酸化アルミニウム膜１０におけるアルミニウムに対する酸素の組成（ｙ／ｘ）の下限は、例えば８／５以上、１７／１０以上、７／４以上、又は９／５以上であってもよい。酸化アルミニウム膜１０におけるアルミニウムに対する酸素の組成（ｙ／ｘ）の上限は、例えば１１／４以下、５／２以下、９／４以下、又は２以下であってもよい。
酸化アルミニウム膜１０の膜厚は、例えば１０ｎｍ以上６００ｎｍ以下であってもよく、１０ｎｍ以上３００ｎｍ以下であってもよく、１０ｎｍ以上２００ｎｍ以下であってもよく、２０ｎｍ以上１００ｎｍ以下であってもよい。酸化アルミニウム膜１０のアルミニウムに対する酸素の組成が上記の範囲内であって、酸化アルミニウム膜１０の膜厚が１０ｎｍ以上６００ｎｍ以下であることにより、後述する電子供給層４のバンド曲りがより良好に発生する。また、酸化アルミニウム膜１０の膜厚が１０ｎｍ以上である場合、所望の膜厚を有する酸化アルミニウム膜１０を形成できる。酸化アルミニウム膜１０の膜厚が６００ｎｍ以下である場合、短時間で酸化アルミニウム膜１０を形成できる。なお、酸化アルミニウム膜１０の比誘電率は、例えば７〜１０である。
窒化シリコン膜９及び酸化アルミニウム膜１０は、電子供給層４上であってキャップ層５上から順に積層された膜であり、チャネル層３、電子供給層４、及びキャップ層５を保護する。窒化シリコン膜９及び酸化アルミニウム膜１０には、開口部１２Ａ，１２Ｂ，１３が設けられている。開口部１３は、方向Ｄ２において、開口部１２Ａ，１２Ｂの間に設けられている。ソース電極６は、開口部（第１開口部）１２Ａを介してキャップ層５に接触しており、ドレイン電極７は、開口部（第２開口部）１２Ｂを介してキャップ層５に接触している。また、ゲート電極８は、開口部（第３開口部）１３を介してキャップ層５に接触している。
次に、図２及び図３を用いながら第１実施形態に係る半導体装置の製造方法を説明する。図２の（ａ）〜（ｃ）、及び図３の（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造方法を説明する図である。
まず、図２の（ａ）に示されるように、チャネル層３、電子供給層４、及びキャップ層５が順番に積層された基板２におけるキャップ層５上に、窒化シリコン膜９を形成する。例えば、化学気相成長法（ＣＶＤ法）により、厚さ２０ｎｍの窒化シリコン膜９を形成する。形成した窒化シリコン膜９において、シリコンに対する窒素の組成は３／１７以上且つ４／３以下となっている。
チャネル層３等の形成に用いられる基板２は、半絶縁性のＳｉＣ基板である。当該基板２上に、例えば有機金属気相成長法（以下、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法とする）によってチャネル層３、電子供給層４、及びキャップ層５を順番に形成する。例えば電子供給層４はＡｌＧａＮ層であって、そのアルミニウムの組成は２５％であり、その厚さは２０ｎｍである。また、キャップ層５はＧａＮ層であり、その厚さは２ｎｍである。例えばチャネル層３を成長した後であって、電子供給層４を成長する前に熱処理等を行ってもよい。
次に、窒化シリコン膜９が形成された基板２に対して有機洗浄を行う。有機洗浄とは、有機溶媒を用いて基板２を洗浄し、窒化シリコン膜９上のダスト及びパーティクル等を除去することである。この有機洗浄を行うことにより、窒化シリコン膜９の表面が清浄され、後述する酸化アルミニウム膜１０を容易に形成できる。例えば、基板２をアセトンに浸漬させて超音波洗浄を行った後、当該基板２をエタノールに浸漬させて超音波洗浄を行う。
次に、図２の（ｂ）に示されるように、窒化シリコン膜９上に酸化アルミニウム膜１０を形成する。例えば、原子層堆積法（ＡＬＤ（Atomic Layer Deposition）法）により、厚さが４０ｎｍの酸化アルミニウム膜１０を形成する。形成した酸化アルミニウム膜１０において、アルミニウムに対する酸素の組成が３／２を超えて３以下となっている。酸化アルミニウム膜１０の作成の際に、酸化剤であるオゾンをチャンバ内に最初に導入する。これにより、窒化シリコン膜９の表面に酸化アルミニウム膜１０が形成されやすくなる。
次に、図２の（ｃ）に示されるように、窒化シリコン膜９及び酸化アルミニウム膜１０に開口部１２Ａ，１２Ｂを設けた後、開口部１２Ａ内にソース電極６を、開口部１２Ｂ内にドレイン電極７を形成する。この際、例えばレジストマスク等を用いて、開口部１２Ａ，１２Ｂ、ソース電極６、及びドレイン電極７のそれぞれをパターニング形成する。例えば、ＢＣｌ３等のエッチングガスを用いた反応性イオンエッチング（ＲＩＥ）又はフッ酸を用いたウェットエッチングにより、窒化シリコン膜９及び酸化アルミニウム膜１０の一部を除去し、開口部１２Ａ，１２Ｂを形成する。ソース電極６及びドレイン電極７は、開口部１２Ａ，１２Ｂ内に単一層又は複数層から構成される金属層を形成した後、熱処理を行うことにより、オーミック電極になる。この熱処理は、例えば不活性雰囲気下（窒素雰囲気下又はアルゴン雰囲気下）、８５０℃〜９００℃にて、１分間〜５分間行われる。
次に、図３の（ａ）に示されるように、窒化シリコン膜９及び酸化アルミニウム膜１０に開口部１３を形成してキャップ層５を露出した後、当該開口部１３にて露出されたキャップ層５上にゲート電極８を形成する。この際、例えばレジストマスク等を用いて、開口部１３及びゲート電極８のそれぞれをパターニング形成する。例えば、ニッケル（Ｎｉ）及び金（Ａｕ）を順番に蒸着することによってゲート電極８を形成する。
次に、図３の（ｂ）に示されるように、ソース電極６、ドレイン電極７、ゲート電極８、及び酸化アルミニウム膜１０上に保護膜１１を設ける。以上により、トランジスタ１を形成する。
以上に説明した第１実施形態に係る製造方法によって形成された半導体装置によって得られる効果について、図４〜図６を用いながら説明する。図４は、比較例に係る半導体装置を示す断面図である。図５は、比較例に係る半導体装置のエネルギーバンド図である。図６は、第１実施形態に係る半導体装置のエネルギーバンド図である。図４に示されるように、比較例に係る半導体装置であるトランジスタ１００は、酸化アルミニウム膜１０を有していないこと以外は、第１実施形態のトランジスタ１と同様の構成を有する。この場合、トランジスタ１００のエネルギーバンドは、図５に示されるようになる。図５及び図６において、符号２１は窒化シリコン膜９のエネルギーバンドを、符号２２はキャップ層５のエネルギーバンドを、符号２３，１２３は電子供給層４のエネルギーバンドを、符号２４はチャネル層３のエネルギーバンドを、符号２５は酸化アルミニウム膜１０のエネルギーバンドをそれぞれ示す。
図５に示されるように、トランジスタ１００においては、チャネル層３における電子供給層４側の表面近傍はチャネル領域となっており、電子供給層４から供給された電子Ｅ１が多数存在している。これらの電子Ｅ１の一部は、ドレイン電圧の印加により電子供給層４の伝導帯１２３ａを超えてキャップ層５と窒化シリコン膜９との界面準位に注入される。注入された電子Ｅ２は、当該界面の電子トラップＴにより捕獲されるので、結果としてドレイン電流が減少する。このように比較例のトランジスタ１００においては、チャネル領域を流れる電子の一部である電子Ｅ２が捕獲されるため、電流コラプスが発生する。この電流コラプスの発生は、電子供給層４の伝導帯１２３ａにおいて、チャネル層３側のエネルギーギャップとキャップ層５側のエネルギーギャップとの差が小さい（すなわち、伝導帯１２３ａの傾きが小さく、チャネル層３と窒化シリコン膜９との間の電子供給層４における電位障壁が小さい）ことに起因していると考えられる。
これに対して、第１実施形態に係る半導体装置であるトランジスタ１によれば、窒化シリコン膜９及び酸化アルミニウム膜１０がキャップ層５上に順番に積層されている。よって、図６に示されるように、窒化シリコン膜９よりも酸化アルミニウム膜１０の方が高絶縁性であるため、窒化シリコン膜９の伝導帯２１ａが酸化アルミニウム膜１０の伝導帯２５ａに持ち上げられバンド曲りが生じる。このバンド曲りが発生すると電子供給層４の電位が持ち上がり、チャネル層３側のエネルギーギャップとキャップ層５側のエネルギーギャップとの差がさらに大きくなる（すなわち、伝導帯２３ａの傾きが大きくなる）。これにより、チャネル層３と窒化シリコン膜９との間の電子供給層４における電位障壁が大きくなる。これにより、チャネル層３から窒化シリコン膜９の界面準位への電子注入が抑制され、トランジスタ１における電流コラプスを抑制することが可能になる。
また、上述した比較例とは別の比較例として、窒化シリコン膜９を有していないこと以外は第１実施形態のトランジスタ１と同様の構成を有するトランジスタの場合、酸化アルミニウム膜１０のエネルギーギャップは、電子供給層４のエネルギーギャップに比べて非常に大きくなる。このため、電子供給層４のバンド曲りは発生しにくくなる。この場合、当該電子供給層４の伝導帯において、チャネル層３側のエネルギーギャップとキャップ層５側のエネルギーギャップとの差は、上記比較例の場合とほぼ変わらない。したがって、別の比較例に係るトランジスタの場合であっても、チャネル層３と酸化アルミニウム膜１０との間の電子供給層４における電位障壁が小さいので、電流コラプスが発生しやすくなる。
また、上記に示された組成である窒化シリコン膜９と、上記に示された組成である酸化アルミニウム膜１０との組み合わせの場合（すなわち、Ｓｉ３Ｎ４膜又は当該膜よりも絶縁性が低い窒化シリコン膜９と、Ａｌ２Ｏ３膜よりも絶縁性が高い酸化アルミニウム膜１０との組み合わせの場合）、上記バンド曲りが顕著に発生する。窒化シリコン膜９に顕著なバンド曲りが生じることにより、電子供給層４の電位が持ち上がり、チャネル層３と窒化シリコン膜９との間の電子供給層４における電位障壁がさらに大きくなる。したがって、チャネル層３から窒化シリコン膜９の界面準位への電子注入がより抑制される。
また、トランジスタ１が電子供給層４と窒化シリコン膜９との間に設けられたキャップ層５を備えてもよい。言い換えれば、トランジスタ１を製造する際、窒化シリコン膜９を形成する工程の前に、電子供給層４上にキャップ層５を形成する工程を備えてもよい。これにより、窒化シリコン膜９の形成時に電子供給層４の損傷が抑制される。この場合、ゲート電極８は、窒化シリコン膜９と酸化アルミニウム膜１０とに設けられた開口部１３を介してキャップ層５に接触してもよい。言い換えれば、ゲート電極８を形成する工程では、窒化シリコン膜９及び酸化アルミニウム膜１０に開口部１３を形成してキャップ層５を露出した後、開口部１３にて露出されたキャップ層５上にゲート電極８を形成してもよい。これにより、チャネル層３を流れる電流をゲート電極８によって好適に制御できる。
また、窒化シリコン膜９の膜厚は１０ｎｍ以上２００ｎｍ以下であってもよい。窒化シリコン膜９が上記膜厚の範囲内であることにより、電子供給層４の電位障壁の大きさが好適な範囲になる。なお、窒化シリコン膜９の膜厚は１０ｎｍ以上５０ｎｍ以下であってもよい。
また、酸化アルミニウム膜１０の膜厚は１０ｎｍ以上６００ｎｍ以下であってもよい。酸化アルミニウム膜１０が上記膜厚の範囲内であることにより、窒化シリコン膜９のバンド曲りが好適に発生する。なお、酸化アルミニウム膜１０の膜厚は２０ｎｍ以上１００ｎｍ以下であってもよい。
また、酸化アルミニウム膜１０は、方向Ｄ１からみてゲート電極８を囲むように設けられていると共にゲート電極８と接していてもよい。トランジスタ１における電流コラプスは、ゲート電極８と電子供給層４（若しくはキャップ層５）との間に発生しやすいところ、上述のように酸化アルミニウム膜１０を設けることによって、当該電流コラプスを良好に抑制することが可能になる。
また、酸化アルミニウム膜１０を形成する工程は、ゲート電極８、ソース電極６及びドレイン電極７を形成する工程の前に行われてもよい。この場合、酸化アルミニウム膜１０は平坦な窒化シリコン膜９上に形成されるので、酸化アルミニウム膜１０の段切れ等が発生しなくなり、窒化シリコン膜９が好適に被膜される。
また、酸化アルミニウム膜１０を形成する工程は、原子層堆積法を用いて行われてもよい。この場合、緻密で高い絶縁性を有する酸化アルミニウム膜１０が形成される。
（第２実施形態）
以下では、第２実施形態に係る半導体装置及びその製造方法について説明する。第２実施形態の説明において第１実施形態と重複する記載は省略し、第１実施形態と異なる部分を記載する。つまり、技術的に可能な範囲において、第２実施形態に第１実施形態の記載を適宜用いてもよい。
図７は、第２実施形態の半導体装置を示す断面図である。図７に示されるように、半導体装置であるトランジスタ１Ａの酸化アルミニウム膜１０Ａは、窒化シリコン膜９に加えて、ソース電極６及びドレイン電極７上に設けられている。また、トランジスタ１Ａにおける開口部１２Ｃ，１２Ｄは、酸化アルミニウム膜１０Ａには設けられておらず、電子供給層４を露出するように設けられている。すなわち、開口部１２Ｃ，１２Ｄは、キャップ層５及び窒化シリコン膜９を開口することによって設けられている。これにより、ソース電極６は開口部１２Ｃ内にて電子供給層４に接触するように設けられている。また、ドレイン電極７は、開口部１２Ｄ内にて電子供給層４に接触するように設けられている。
次に、図８及び図９を用いながら第２実施形態に係る半導体装置の製造方法を説明する。図８の（ａ）〜（ｃ）、及び図９の（ａ）〜（ｃ）は、第２実施形態に係る半導体装置の製造方法を説明する図である。
まず、図８の（ａ）に示されるように、窒化シリコン膜９上にパターニングされたレジストマスク１４を形成する。レジストマスク１４は、例えばネガ型またはポジ型のフォトレジストである。
次に、図８の（ｂ）に示されるように、レジストマスク１４の形成後、電子供給層４の一部、キャップ層５、及び窒化シリコン膜９を選択的にエッチングすることにより、電子供給層４を露出する開口部１２Ｃ，１２Ｄを形成する。そして、開口部１２Ｃ内にソース電極６を、開口部１２Ｄ内にドレイン電極７をそれぞれ形成する。ソース電極６及びドレイン電極７を形成する前にレジストマスク１４を除去してもよいし、ソース電極６及びドレイン電極７を形成した後にレジストマスク１４を除去してもよい。ソース電極６及びドレイン電極７を形成した後、窒化シリコン膜９が形成された基板２に対して有機洗浄を行う。
次に、図８の（ｃ）に示されるように、窒化シリコン膜９、ソース電極６、及びドレイン電極７上に酸化アルミニウム膜１０Ａを形成する。酸化アルミニウム膜１０Ａは、原子層堆積法により形成され、ソース電極６及びドレイン電極７によって段切れが発生しない厚さ（例えば４０ｎｍ以上）を有する。
次に、図９の（ａ）に示されるように、開口部１５ａを有するレジストマスク１５を酸化アルミニウム膜１０Ａ上に形成する。レジストマスク１５は、例えばネガ型又はポジ型のフォトマスクである。
次に、図９の（ｂ）に示されるように、窒化シリコン膜９及び酸化アルミニウム膜１０Ａをエッチングすることにより開口部１３を形成してキャップ層５を露出した後、当該開口部１３にて露出されたキャップ層５上にゲート電極８を形成する。
次に、図９の（ｃ）に示されるように、ゲート電極８及び酸化アルミニウム膜１０Ａ上に保護膜１１を設ける。以上により、トランジスタ１Ａを形成する。
以上に説明した第２実施形態に係る製造方法によって形成される半導体装置であるトランジスタ１Ａであっても、第１実施形態と同様の作用効果を奏することができる。加えて、第２実施形態では、ソース電極６及びドレイン電極７を形成する工程の後に酸化アルミニウム膜１０Ａを形成している。この場合、ソース電極６及びドレイン電極７の形成時に行う熱処理による酸化アルミニウム膜１０Ａの変質を防ぎ、トランジスタ１Ａにおけるリーク電流を低減できる。また、ソース電極６及びドレイン電極７が酸化アルミニウム膜１０Ａにより覆われるので、当該ソース電極６及びドレイン電極７の劣化を抑制できる。ここで、酸化アルミニウム膜１０Ａの変質とは、酸化アルミニウム膜１０Ａ内の酸化アルミニウムが熱処理により微粒子化することである。
図１０は、第２実施形態の変形例に係る半導体装置を示す断面図である。図１０に示されるように、半導体装置であるトランジスタ１Ｂでは、方向Ｄ２において、窒化シリコン膜９Ａの長さは、ソース電極６とドレイン電極７との間の距離よりも短くなっている。これにより、方向Ｄ２において、ソース電極６と窒化シリコン膜９Ａとの間には第１隙間３１が、ドレイン電極７と窒化シリコン膜９Ａとの間には第２隙間３２が、それぞれ形成されている。第１隙間３１及び第２隙間３２は、方向Ｄ１においてゲート電極８と重ならないように設けられる。換言すれば、ソース電極６と窒化シリコン膜９Ａとは、互いに離間しており、ドレイン電極７と窒化シリコン膜９Ａとは、互いに離間している。
トランジスタ１Ｂでは、第１隙間３１及び第２隙間３２を埋めるように酸化アルミニウム膜１０Ａが設けられている。すなわち、酸化アルミニウム膜１０Ａの一部は、ソース電極６と窒化シリコン膜９Ａとの間、及びドレイン電極７と窒化シリコン膜９Ａとの間に埋め込まれている。
図１１の（ａ），（ｂ）は、第２実施形態の変形例に係る半導体装置の製造方法を説明するための図である。図１１の（ａ）に示されるように、開口部１２Ｃ，１２Ｄにソース電極６及びドレイン電極７をそれぞれ形成する際に、方向Ｄ２において、ソース電極６と窒化シリコン膜９Ａとの間に第１隙間３１を、ドレイン電極７と窒化シリコン膜９Ａとの間に第２隙間３２を、それぞれ形成する。第１隙間３１及び第２隙間３２は、例えば窒化シリコン膜９Ａをエッチングする際に、レジストマスクに重なる窒化シリコン膜９Ａの一部をエッチングすることによって形成する。次に、図１１の（ｂ）に示されるように、ソース電極６、ドレイン電極７、及び窒化シリコン膜９Ａを覆うように酸化アルミニウム膜１０Ａを形成する。この際、第１隙間３１及び第２隙間３２を埋めるように酸化アルミニウム膜１０Ａを形成する。
以上に説明した第２実施形態の変形例に係る製造方法によって形成される半導体装置であるトランジスタ１Ｂであっても、第２実施形態と同様の作用効果を奏することができる。加えて、ソース電極６と窒化シリコン膜９Ａとの間、及びドレイン電極７と窒化シリコン膜９Ａとの間に埋め込まれている酸化アルミニウム膜１０Ａによって、ソース電極６及びドレイン電極７と、窒化シリコン膜９Ａとが互いに接触しない。これにより、ソース電極６及びドレイン電極７の形成時に、窒化シリコン膜９Ａ内のシリコンを起因としたシリサイドの生成が抑制される。したがって、当該シリサイドを起因としたトランジスタ１Ｂの抵抗値の増大を抑制できる。
本発明による半導体装置及び半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態において、第１絶縁膜として、窒化シリコン膜９，９Ａの代わりに、酸化アルミニウム膜１０，１０Ａよりもエネルギーギャップの低い絶縁膜である酸化窒化シリコン膜等を用いてもよい。また、酸化窒化シリコン膜（ＳｉＯｘＮｙ）が用いられる場合、１≧ｘ＞０かつ１≧ｙ＞０の関係式を満たしている。
また、上記実施形態において、第２絶縁膜として、酸化アルミニウム膜１０，１０Ａの代わりに、窒化シリコン膜９，９Ａよりもエネルギーギャップの高い絶縁膜である窒化アルミニウム膜、酸化シリコン、又は酸化窒化シリコン等を用いてもよい。窒化アルミニウム膜（ＡｌＮｘ）が用いられる場合、２≧ｘ≧１の関係式を満たしている。酸化シリコン膜（ＳｉＯｘ）が用いられる場合、４≧ｘ≧２の関係式を満たしている。酸化窒化アルミニウム膜（ＡｌＯｘＮｙ）が用いられる場合、４≧ｘ≧１かつ１≧ｙ≧１／２の関係式を満たしている。
また、上記実施形態において、窒化シリコン膜９，９Ａの有機洗浄と、酸化アルミニウム膜１０，１０Ａの作成の際に酸化剤をチャンバ内に最初に導入することとは、必ずしも両方行われなくてもよく、どちらか一方のみ行われればよい。
また、上記実施形態において、キャップ層５は必ずしも設けられなくてもよい。この場合、窒化シリコン膜９，９Ａは電子供給層４上に直接設けてもよい。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。
（実施例）
まず、ＳｉＣ基板上に、ＯＭＶＰＥ法により、３０００ｎｍの膜厚を有し、チャネル層として機能するＧａＮ層と、２０ｎｍの膜厚を有し、電子供給層として機能するｎ型のＡｌＧａＮ層と、２ｎｍの膜厚を有し、キャップ層として機能するｉ型のＧａＮ層と、を順に形成した。次に、ｉ型のＧａＮ層上に、ＣＶＤ法により、２０ｎｍの膜厚を有し、シリコンに対する窒素の組成が２／３である窒化シリコン膜を形成した。次に、窒化シリコン膜上に、原子層堆積法により、４０ｎｍの膜厚を有し、アルミニウムに対する酸素の組成が３／２である酸化アルミニウム膜を形成した。次に、窒化シリコン膜及び酸化アルミニウム膜の一部をエッチングにより開口した後、Ｔｉ層とＡｌ層Ａｕ層との積層構造であるソース電極及びドレイン電極をＡｌＧａＮ層上に形成すると共に、Ｎｉ層とＡｕ層との積層構造であるゲート電極をキャップ層上に形成することにより、トランジスタを形成した。このトランジスタは、図１に示される構造を有している。トランジスタに発生する電流コラプスの評価を以下の通り行った。
（比較例）
窒化シリコン膜上に酸化アルミニウム膜を形成しなかった以外は、実施例と同様にしてトランジスタを形成した。このトランジスタは、図４に示される構造を有している。
（電流コラプスの評価）
電流コラプスの評価では、まず実施例及び比較例のトランジスタのドレイン−ソース間電圧に対するドレイン電流の変化の測定（第１のＶｄｓ−Ｉｄ測定）を行った。第１のＶｄｓ−Ｉｄ測定では、実施例及び比較例のトランジスタにおいて、ゲート−ソース間電圧Ｖｇｓを２Ｖとし、ドレイン−ソース間電圧Ｖｄｓを０Ｖから１０Ｖに変化した場合のドレイン電流Ｉｄの変化を測定した。次に、これらのトランジスタにパルス状のストレス印加を行った。このストレス印加では、ゲート−ソース間電圧Ｖｇｓを−５Ｖとし、ドレイン−ソース間電圧Ｖｄｓを１０Ｖとした。パルス状のストレス印加間で、これらのトランジスタのドレイン−ソース間電圧に対するドレイン電流の変化の測定（第２のＶｄｓ−Ｉｄ測定）を行った。第２のＶｄｓ−Ｉｄ測定では、ゲート−ソース間電圧Ｖｇｓを２Ｖとし、ドレイン−ソース間電圧Ｖｄｓを０Ｖから１０Ｖに変化した場合のドレイン電流Ｉｄの変化を測定した。そして、実施例及び比較例における第１のＶｄｓ−Ｉｄ測定結果と、第２のＶｄｓ−Ｉｄ測定結果との間の変化を評価した。
図１２の（ａ）は、比較例における電流コラプスの評価結果を示す図であり、図１２の（ｂ）は、実施例における電流コラプスの評価結果を示す図である。図１２の（ａ），（ｂ）において、縦軸はドレイン電流Ｉｄを示し、横軸はドレイン−ソース間電圧Ｖｄｓを示す。図１２の（ａ）において、グラフ４１は第１のＶｄｓ−Ｉｄ測定結果を示し、グラフ４２は第２のＶｄｓ−Ｉｄ測定結果を示している。一方、図１２の（ｂ）において、グラフ５１は第１のＶｄｓ−Ｉｄ測定結果を示し、グラフ５２は第２のＶｄｓ−Ｉｄ測定結果を示している。
図１２の（ａ），（ｂ）に示されるように、比較例におけるグラフ４１とグラフ４２との変化は、実施例におけるグラフ５１とグラフ５２との変化よりも大きいことが確認された。例えば、ドレイン−ソース間電圧Ｖｄｓが５Ｖの場合において、グラフ４２のドレイン電流はグラフ４１のドレイン電流の約６０％であるのに対し、グラフ５２のドレイン電流はグラフ５１のドレイン電流の約８０％であった。よって、実施例のトランジスタは、比較例のトランジスタよりも電流コラプスの発生が抑制されていることが確認された。これらの電流コラプスの評価結果の違いは、窒化シリコン膜上の酸化アルミニウム膜の有無によるものと考えられる。
１，１Ａ，１Ｂ…トランジスタ、２…基板、３…チャネル層、４…電子供給層、５…キャップ層、６…ソース電極、７…ドレイン電極、８…ゲート電極、９，９Ａ…窒化シリコン膜、１０，１０Ａ…酸化アルミニウム膜、１１…保護膜、１２Ａ〜１２Ｄ，１３…開口部、３１…第１隙間、３２…第２隙間、Ｅ１，Ｅ２…電子、Ｔ…電子トラップ。

Claims (6)

  1. 基板上に設けられた窒化物半導体を有するチャネル層と、
    前記チャネル層上に設けられ、前記チャネル層よりも電子親和力が大きい窒化物半導体を有する電子供給層と、
    前記電子供給層上に設けられ、その膜厚が１０ｎｍ以上５０ｎｍ以下の窒化シリコン膜あるいは酸化窒化シリコン膜からなる第１絶縁膜と、
    前記第１絶縁膜上に設けられ、その膜厚が２０ｎｍ以上１００ｎｍ以下の酸化アルミニウム膜、窒化アルミニウム膜、酸化シリコン膜および酸化窒化アルミニウム膜の何れかからなる第２絶縁膜と、
    前記電子供給層上に設けられたゲート電極、ソース電極及びドレイン電極と、
    を備え、
    前記ソース電極及び前記ドレイン電極と、前記第１絶縁膜とは、互いに離間しており、
    前記第２絶縁膜の一部は、前記ソース電極と前記第１絶縁膜との間、及び前記ドレイン電極と前記第１絶縁膜との間に埋め込まれている、
    半導体装置。
  2. 前記窒化シリコン膜および前記酸化窒化シリコン膜の組成は、それぞれ（ＳｉｘＮｙ：４／３≧ｙ／ｘ≧３／１７）、（ＳｉＯｘＮｙ：１≧ｘ＞０かつ１≧ｙ＞０）である、請求項１に記載の半導体装置。
  3. 前記酸化アルミニウム膜、前記窒化アルミニウム膜、前記酸化シリコン膜および前記酸化窒化アルミニウム膜のそれぞれの組成は、（ＡｌｘＯｙ：３≧ｙ／ｘ＞３／２）、（ＡｌＮｘ：２≧ｘ≧１）、（ＳｉＯｘ：４≧x≧２）、（ＡｌＯｘＮｙ：４≧ｘ≧１かつ１≧ｙ≧１／２）である、請求項１または請求項２に記載の半導体装置。
  4. 前記電子供給層と前記第１絶縁膜との間に設けられた窒化物半導体を有するキャップ層をさらに備える、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記ゲート電極の上面と前記第２絶縁膜とを被覆する第３絶縁膜が設けられてなる、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 基板上に設けられた窒化物半導体を有するチャネル層と、
    前記チャネル層上に設けられ、前記チャネル層よりも電子親和力が大きい窒化物半導体を有する電子供給層と、
    前記電子供給層上に設けられ、窒化シリコン膜（ＳｉｘＮｙ：４／３≧ｙ／ｘ≧３／１７）あるいは酸化窒化シリコン膜（ＳｉＯｘＮｙ：１≧ｘ＞０かつ１≧ｙ＞０）からなる第１絶縁膜と、
    前記第１絶縁膜上に設けられ、酸化アルミニウム膜（ＡｌｘＯｙ：３≧ｙ／ｘ＞３／２）、窒化アルミニウム膜（ＡｌＮｘ：２≧ｘ≧１）、酸化シリコン膜（ＳｉＯｘ：４≧ｘ≧２）および酸化窒化アルミニウム膜（ＡｌＯｘＮｙ：４≧ｘ≧１かつ１≧ｙ≧１／２）の何れかからなる第２絶縁膜と、
    前記電子供給層上に設けられたゲート電極、ソース電極及びドレイン電極と、
    を備え、
    前記ソース電極及び前記ドレイン電極と、前記第１絶縁膜とは、互いに離間しており、
    前記第２絶縁膜の一部は、前記ソース電極と前記第１絶縁膜との間、及び前記ドレイン電極と前記第１絶縁膜との間に埋め込まれている、
    半導体装置。
JP2015221376A 2015-11-11 2015-11-11 半導体装置 Active JP6627441B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015221376A JP6627441B2 (ja) 2015-11-11 2015-11-11 半導体装置
US15/348,076 US20170133499A1 (en) 2015-11-11 2016-11-10 High electron-mobility transistor primarily made of nitride semiconductor materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015221376A JP6627441B2 (ja) 2015-11-11 2015-11-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2017092282A JP2017092282A (ja) 2017-05-25
JP6627441B2 true JP6627441B2 (ja) 2020-01-08

Family

ID=58663882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015221376A Active JP6627441B2 (ja) 2015-11-11 2015-11-11 半導体装置

Country Status (2)

Country Link
US (1) US20170133499A1 (ja)
JP (1) JP6627441B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6650867B2 (ja) * 2016-12-22 2020-02-19 三菱電機株式会社 ヘテロ接合電界効果型トランジスタの製造方法
JP6838257B2 (ja) * 2017-01-06 2021-03-03 住友電工デバイス・イノベーション株式会社 半導体装置
CN108321198B (zh) * 2017-01-17 2021-06-08 株式会社东芝 半导体装置、电源电路、计算机和半导体装置的制造方法
CN108666217A (zh) * 2018-05-15 2018-10-16 西安电子科技大学 高电子迁移率晶体管及制作方法
JP7074045B2 (ja) * 2018-12-21 2022-05-24 住友電気工業株式会社 窒化物半導体デバイスの製造方法及び窒化物半導体デバイス
CN111129140B (zh) * 2019-12-31 2021-01-29 哈尔滨工业大学 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法
CN112447862B (zh) * 2020-11-12 2022-06-17 横店集团东磁股份有限公司 一种掺镓perc电池背面钝化膜及其制备方法与掺镓perc电池

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912604B2 (ja) * 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
JP5825018B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5966301B2 (ja) * 2011-09-29 2016-08-10 富士通株式会社 化合物半導体装置及びその製造方法
JP2013131635A (ja) * 2011-12-21 2013-07-04 Sharp Corp 半導体装置およびその製造方法
US8946776B2 (en) * 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
JP2015213100A (ja) * 2014-05-01 2015-11-26 三菱電機株式会社 半導体装置およびその製造方法
US20150349064A1 (en) * 2014-05-06 2015-12-03 Cambridge Electronics, Inc. Nucleation and buffer layers for group iii-nitride based semiconductor devices

Also Published As

Publication number Publication date
JP2017092282A (ja) 2017-05-25
US20170133499A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
JP6627441B2 (ja) 半導体装置
US9620599B2 (en) GaN-based semiconductor transistor
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
TWI546864B (zh) 具有低漏電流和改善的可靠性的增強型氮化鎵金氧半場效電晶體
JP5550740B2 (ja) 半導体装置、および半導体装置の製造方法
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
JP6401053B2 (ja) 半導体装置および半導体装置の製造方法
US10784361B2 (en) Semiconductor device and method for manufacturing the same
TW201547018A (zh) 半導體裝置與其之製造方法
JP2010050347A (ja) 半導体装置及びその製造方法
JP5306438B2 (ja) 電界効果トランジスタおよびその製造方法
CN104241350A (zh) 用于常关化合物半导体晶体管的栅极堆叠
JP2009182069A (ja) 半導体装置及びその製造方法
JP2014078537A (ja) 横型半導体装置
JP2014045174A (ja) 窒化物半導体装置
JP2010206125A (ja) 窒化ガリウム系高電子移動度トランジスタ
TW201419530A (zh) 化合物半導體裝置及其製造方法
US20150179823A1 (en) Electrode structure for nitride semiconductor device, production method therefor, and nitride semiconductor field-effect transistor
US20160225865A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2012234984A (ja) 半導体装置
US20150349108A1 (en) Electrode structure for nitride semiconductor device, and nitride semiconductor field effect transistor
JP6255508B2 (ja) 窒化物半導体装置
WO2019009111A1 (ja) 半導体装置およびその製造方法
JP2008172085A (ja) 窒化物半導体装置及びその製造方法
JP6437381B2 (ja) 窒化物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6627441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250