CN111129140B - 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法 - Google Patents

基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN111129140B
CN111129140B CN201911418784.9A CN201911418784A CN111129140B CN 111129140 B CN111129140 B CN 111129140B CN 201911418784 A CN201911418784 A CN 201911418784A CN 111129140 B CN111129140 B CN 111129140B
Authority
CN
China
Prior art keywords
layer
gan
sin
electron mobility
high electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911418784.9A
Other languages
English (en)
Other versions
CN111129140A (zh
Inventor
王琮
周忠良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN201911418784.9A priority Critical patent/CN111129140B/zh
Publication of CN111129140A publication Critical patent/CN111129140A/zh
Application granted granted Critical
Publication of CN111129140B publication Critical patent/CN111129140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法,本发明涉及一种高电子迁移率晶体管,它为了解决现有GaN高电子迁移率晶体管由于陷阱效应导致的电流崩塌对器件影响,工作寿命较低的问题。本发明高电子迁移率晶体管由下至上依次为基底,过渡层,缓冲层,半导体i‑GaN层,半导体i‑Al0.25Ga0.75N层,i‑GaN帽层,双SiNx层,Al2O3栅极介电层以及顶层厚Si3N4层。本发明在AlGaN/GaN上产生了高鲁棒性及高稳定性的界面,且AlGaN表面得到有效的保护,该AlGaN/GaN高电子迁移率晶体管减少了泄漏电流,提高击穿电压,且具有极高的工作寿命。

Description

基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移 率晶体管及其制备方法
技术领域
本发明涉及一种高电子迁移率晶体管,具体涉及AlGaN/GaN高电子迁移率晶体管及其制备方法。
背景技术
随着贝尔实验室研究出的第一个晶体管后,半导体行业迅速发展,正式踏步进入信息时代,如今几十年发展过后,由半导体产业带来的信息红利越来越多,与此同时,对于半导体器件的要求也越来越高,目前传统的以硅为基的半导体器件性能已几乎到达极限,再发展的付出与收入不成正比,故人们在探求高性能与低造价的新型半导体材料时,GaN材料应运而生。
而在AlGaN/GaN领域,HEMTs占据最核心的位置,由于AlGaN/GaN的超级材料特性具有的高击穿电压,高能带,高电子饱和度,高热导率以及在界面处存在的二维电子气体,使得AlGaN/GaN成为了高性能高电子迁移率晶体管中的领跑者,该种设备能满足日益增长的高功率,高效率和高速转换开关的要求。但电流崩溃效应以及泄漏电流会造成设备的可靠性下降,降低功率效率,从而达不到预期寿命。泄漏电流通常因为GaN的导电效应以及表面处理和钝化过程中出现,它会明显降低击穿电压,降低功率附加效率,增加噪声因数。在GaNHEMT器件中,由于AlGaN/GaN异质结极化效应的存在,异质结界面处会产生高浓度的二维电子气体,会使得半导体表面存在很多的表面态,这些表面带正电的施主能级将会俘获负电荷,形成“虚栅”,从而耗尽沟道中的二维电子气。即在对器件施加一段时间的关态应力后,当器件开启时,器件的导通电阻会增加,这种现象被称为电流崩塌效应,它通常来源于AlGaN势垒层表面受主陷阱态和AlGaN势垒层或GaN缓冲层内部受主陷阱态。为了解决这些问题,最小化断态漏级电流是有前景的方法之一,可以获得良好的通道关闭特性以及高击穿电压。通过使用诸如SiO2,Al2O3,HfO2等氧化物作为半绝缘的GaN缓冲层,可以实现以上功能。此外Al2O3制作介电层同样引起了如今研究者的兴趣。在AlGaN/GaN HEMTs制作中很多抑制电流崩塌效应的努力和异质结构的表面和界面的修饰直接相关,在多种多样的设计提高活化能从而提升设备性能的方法中,最常用的方法第一是使用SiNx等来进行表面钝化处理,它可以降低器件栅漏电和提高器件击穿电压的同时,有效抑制表面态缺陷,第二是通过加帽层的方法来降低电流崩塌效应,这种方法是在AlGaN/GaN层外再外延一层厚的GaN层,用帽层来隔离沟道与表面,减少其对二维电子气体的影响。
公开号为CN108666216A的专利《基于叠层钝化结构的HEMT器件及其制备方法》通过叠层钝化降低电流崩塌效应,公开号为CN 206322705U的专利《一种GaN HEMT器件》是通过设置多个U型浮空场板提高击穿电压。
发明内容
本发明的目的是为了解决现有GaN高电子迁移率晶体管由于陷阱效应导致的电流崩塌对器件影响,工作寿命较低的问题,而提供一种基于多层SiNx钝化且包含Al2O3栅极电介质的AlGaN/GaN高电子迁移率晶体管及其制备方法。
本发明基于多层SiNx钝化且包含Al2O3栅极电介质的AlGaN/GaN高电子迁移率晶体管由下至上依次为基底,过渡层,缓冲层,半导体i-GaN层,半导体i-Al0.25Ga0.75N层,i-GaN帽层,双SiNx层,Al2O3栅极介电层以及顶层厚Si3N4层;该AlGaN/GaN高电子迁移率晶体管的源极S、漏极D、栅极G延伸至半导体i-Al0.25Ga0.75N层,栅极G位于源极S和漏极D之间。
本发明基于多层SiNx钝化且包含Al2O3栅极电介质的AlGaN/GaN高电子迁移率晶体管的制备方法按照以下步骤实现:
步骤一:在GaN-on-Si为基底的外延片上制作AlGaN/GaN高电子迁移率晶体管,外延结构由上至下为未掺杂的GaN帽层,未掺杂的Al0.25Ga0.75N保护层和未掺杂的GaN层,采用电子束蒸发器沉积多层金属用于源极和漏极之间的欧姆接触;
步骤二:通过LPCVD法在未掺杂的GaN帽层沉积富硅的SiNx层;
步骤三:通过LPCVD法在富硅的SiNx层上生长贫硅的SiNx层,形成双SiNx层;
步骤四:通过PEALD法在贫硅的SiNx层上沉积Al2O3栅极介电层;
步骤五:在Al2O3栅极介电层沉积后,用镍/金金属形成栅极接触,使用PECVD沉积顶层厚Si3N4层,最后通过金镀层来内连源极与漏极,得到AlGaN/GaN高电子迁移率晶体管。
本发明利用等离子增强原子层沉积(PELAD)的Al2O3栅极电介质,通过低压化学气相沉积法(LPCVD)生长的双层SiNx,以及等离子增强化学气相沉积法(PECVD)生长的厚SiNx等技术,在AlGaN/GaN上产生了高鲁棒性及高稳定性的界面,且生成的氧气污染窄带使得AlGaN表面在例如欧姆退火等关键工艺中得到有效的保护,最终通过RonDynamic/RonStatic发现本发明的AlGaN/GaN高电子迁移率晶体管能够有效降低电流崩溃效应。在高漏极电压下,本发明所述的AlGaN/GaN高电子迁移率晶体管有效的减少了泄漏电流,提高击穿电压,同时显著增加高电子迁移率晶体管的工作寿命。
附图说明
图1是本发明基于多层氮化硅钝化且包含氧化铝栅极电介质的AlGaN/GaN高电子迁移率晶体管的结构示意图;
图2是本发明基于多层氮化硅钝化且包含氧化铝栅极电介质的AlGaN/GaN高电子迁移率晶体管器件的光学显微镜图;
图3是本发明AlGaN/GaN高电子迁移率晶体管器件漏级与栅极的聚焦离子束图;
图4是本发明AlGaN/GaN高电子迁移率晶体管器件封装成品图;
图5是实施例中LPCVD生长的双SiNx层的AFM(原子力显微镜)图;
图6是实施例中PEALD生长的Al2O3栅极介电层的AFM(原子力显微镜)图;
图7是实施例中PECVD生长的顶层厚Si3N4层的AFM(原子力显微镜)图;
图8是实施例中AlGaN/GaN高电子迁移率晶体管的击穿特性测试图;
图9是实施例中AlGaN/GaN高电子迁移率晶体管器件的平均时效时常(MTTF)检测线性拟合图,其中1代表125℃,2代表150℃。
具体实施方式
具体实施方式一:本实施方式基于多层SiNx钝化且包含Al2O3栅极电介质的AlGaN/GaN高电子迁移率晶体管由下至上依次为基底1,过渡层2,缓冲层3,半导体i-GaN层4,半导体i-Al0.25Ga0.75N(势垒)层5,i-GaN帽层6,双SiNx层7,Al2O3栅极介电层8以及顶层厚Si3N4层9;该AlGaN/GaN高电子迁移率晶体管的源极S、漏极D、栅极G(由上)延伸至半导体i-Al0.25Ga0.75N层5,栅极G位于源极S和漏极D之间。
本实施方式应用多层先后钝化结构,且在钝化层中间插入Al2O3栅极介电层,不仅显著降低了电流崩塌效应,减少了泄漏电流,同时提高了击穿电压。生成的氧化污染带使得AlGaN表面在例如欧姆退火等关键工艺中得到有效的保护,从而显著延长了器件的工作寿命。
具体实施方式二:本实施方式与具体实施方式一不同的是过渡层2为厚度为0.2μm的AlN过渡层;缓冲层3为厚度为3.8μm掺杂C元素的GaN缓冲层。
具体实施方式三:本实施方式与具体实施方式一或二不同的是双SiNx层7由下至上依次为富硅的SiNx层和贫硅的SiNx层,其中富硅的SiNx层中Si的质量百分含量为30%~50%,贫硅的SiNx层中Si的质量百分含量为3%~7%。
本实施方式富硅的SiNx层的厚度为90nm~100nm,贫硅的SiNx层的厚度为100nm~120nm。
具体实施方式四:本实施方式与具体实施方式一至三之一不同的是所述的半导体i-GaN层4的厚度为350nm~450nm。
具体实施方式五:本实施方式与具体实施方式一至四之一不同的是i-GaN帽层6的厚度为2nm。
具体实施方式六:本实施方式与具体实施方式一至五之一不同的是半导体i-Al0.25Ga0.75N层5的厚度为15~25nm。
具体实施方式七:本实施方式与具体实施方式一至六之一不同的是Al2O3栅极介电层8的厚度为26~35nm。
具体实施方式八:本实施方式与具体实施方式一至七之一不同的是顶层厚Si3N4层9的厚度为280~350nm。
具体实施方式九:本实施方式与具体实施方式一至八之一不同的是栅-源极的间距为3.0μm,栅-漏极的间距值为15μm。
具体实施方式十:本实施方式基于多层SiNx钝化且包含Al2O3栅极电介质的AlGaN/GaN高电子迁移率晶体管的制备方法按照以下步骤实施:
步骤一:在GaN-on-Si为基底的外延片上制作AlGaN/GaN高电子迁移率晶体管,外延结构由上至下为未掺杂的GaN帽层,未掺杂的Al0.25Ga0.75N保护层和未掺杂的GaN层,采用电子束蒸发器沉积多层金属用于源极和漏极之间的欧姆接触;
步骤二:通过LPCVD法在未掺杂的GaN帽层沉积富硅的SiNx层;
步骤三:通过LPCVD法在富硅的SiNx层上生长贫硅的SiNx层,形成双SiNx层;
步骤四:通过PEALD法在贫硅的SiNx层上沉积Al2O3栅极介电层;
步骤五:在Al2O3栅极介电层沉积后,用镍/金金属形成栅极接触,使用PECVD沉积顶层厚Si3N4层,最后通过金镀层来内连源极与漏极,得到AlGaN/GaN高电子迁移率晶体管。
本实施方式利用常规半导体加工工艺,等离子增强原子层沉积(PELAD),低压化学气相沉积法(LPCVD),等离子增强化学气相沉积法(PECVD)等工艺设计了一种超长工作寿命的有效抑制泄漏电流的高电子迁移率晶体管。该器件上存在着双层基于SiNx的预钝化层,Al2O3制作的介电层以及SiNx的厚钝化层,该HEMT器件在有效的抑制了电流崩塌效应以及有效降低泄漏电流且提高击穿电压的同时,通过加速三温度实验,测得工作寿命远超目前已上市的HEMT。
具体实施方式十一:本实施方式与具体实施方式十不同的是步骤二中通过LPCVD法在未掺杂的GaN帽层沉积富硅的SiNx层的工艺为:控制二氯硅烷(SiH2Cl2)流量为180~220sccm,气体流量比二氯硅烷(SiH2Cl2):氨(NH3)为5~7:1,沉积速率为2~3nm/min。
具体实施方式十二:本实施方式与具体实施方式十或十一不同的是步骤三中通过LPCVD法在富硅的SiNx层上生长贫硅的SiNx层的工艺为:控制二氯硅烷(SiH2Cl2)流量60~80sccm,气体流量比二氯硅烷(SiH2Cl2):氨(NH3)为1:2~4,沉积速率5~6nm/min。
实施例:本实施例基于多层SiNx钝化且包含Al2O3栅极电介质的AlGaN/GaN高电子迁移率晶体管的制备方法按照以下步骤实施:
步骤一:在4英尺的GaN-on-Si为基底的外延片上制作AlGaN/GaN高电子迁移率晶体管,外延结构由上至下为无掺杂的GaN帽层(2nm),未掺杂的Al0.25Ga0.75N保护层(20nm)和未掺杂的GaN层(400nm),未掺杂的GaN层具有一个2DEG的沟道,注入氩离子实现平面结构器件隔离,采用电子束蒸发器沉积Ti/Al/Ni/Au多层金属用于源极和漏极之间的欧姆接触;
步骤二:通过LPCVD法在GaN帽层沉积富硅的SiNx层,沉积温度为780℃,厚度通过透射电子显微镜测得为99.8nm,LPCVD的工艺参数:二氯硅烷(SiH2Cl2)流量为200sccm,气体流量比二氯硅烷(SiH2Cl2):氨(NH3))为6:1,沉积速率为2.5nm/min;
步骤三:通过LPCVD法在富硅的SiNx层上生长厚度为108nm贫硅的SiNx层,LPCVD的工艺参数:二氯硅烷(SiH2Cl2)流量70sccm,气体流量比二氯硅烷(SiH2Cl2):氨(NH3)为1:3,沉积速率5.5nm/min;
步骤四:通过PEALD法在贫硅的SiNx层上沉积厚度为30nm的Al2O3栅极介电层,Al2O3栅极介电层通过德国皮尔尔森泰克仪器有限公司反应堆载入,ALD系统配备了远电容耦合等离子体源激发电源,该电源产生13.56MHz射频激励,功率供给率为200W,以三甲基铝(TMA)为铝前体,O2等离子体为氧源,氧流量为150sccm,在205℃下沉积,三甲基铝以40sccm的流量从起泡器输送到带有氮气为载气的反应器,金属前驱体脉冲次数为0.06次,氧脉冲次数为1次,每个前驱体脉冲后,沉积室用40sccm的氮气净化2秒,以去除未反应的前驱体;
步骤五:在Al2O3栅极介电层沉积后,用镍/金金属形成栅极接触,在炉膛压力与温度为111.4pa和150℃下使用PECVD沉积300nm厚度的SiNx,射频在13.56MHz,射频功率为60W,最后通过金镀层来内连源极与漏极,得到AlGaN/GaN高电子迁移率晶体管。
本实施例得到的器件有着20×1000μm总栅宽,栅长为1.5μm,栅-源极的间距为3.0μm,栅-漏极的间距值为15μm。
本实施例得到的AlGaN/GaN高电子迁移率晶体管有效的抑制了电流崩溃效应,降低泄漏电流,提高击穿电压,根据图8的击穿特性测试图可知本实施例的AlGaN/GaN高电子迁移率晶体管的击穿电压为763.2V。
图5-图7为本实施例LPCVD生长的预钝化层,PEALD生长的Al2O3栅极以及PECVD生长的后钝化层对应的AFM图,本实施例使用低压化学气相沉积法(LPCVD)生长的双分子层(富硅和贫硅)SiNx,对沉积的等离子体增强原子层(PEALD)Al2O3栅介质进行预钝化,使用等离子体增强化学气相沉积(PECVD)生长的厚SiNx进行后钝化。
在SiNx预钝化之后,在2×2μm2的区域上得到了表面粗糙程度均方根的平均值和相对标准差为0.187±5.01%nm。在完成了Al2O3层沉积之后,RMS表面粗糙程度变为了0.08±2.37%nm,这个结果表明了PEALD生长的Al2O3有着良好的步进覆盖和厚度均匀性。RMS表面粗糙程度在PECVD-SiNx后钝化后的结果变成了0.673±9.99%nm,证明了由于后钝化层的作用使得表面粗糙程度上升。
表1
Figure BDA0002351826680000061
表1为本实施例得到的AlGaN/GaN高电子迁移率晶体管在三个不同温度下的失效时间(TTF),其中TTF取ID降低15%的时间计算。使用的三温度加速封装器件寿命测试平台以及探针台压控平台,经过三个温度加速实验等效计算发现,如图9的拟合线所示,在125℃下HEMT的平均时效时间达到2.019×1010小时,在150℃下HEMT的平均时效时间达到2.204×108小时,相较于其他的HEMT器件,显示出本发明基于多层SiNx钝化且包含Al2O3栅极电介质的AlGaN/GaN高电子迁移率晶体管能够显著增加正常工作寿命。

Claims (9)

1.基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管,其特征在于AlGaN/GaN高电子迁移率晶体管由下至上依次为基底(1),过渡层(2),缓冲层(3),半导体i-GaN层(4),半导体i-Al0.25Ga0.75N层(5),i-GaN帽层(6),双SiNx层(7),Al2O3栅极介电层(8)以及顶层厚Si3N4层(9);该AlGaN/GaN高电子迁移率晶体管的源极(S)、漏极(D)、栅极(G)延伸至半导体i-Al0.25Ga0.75N层(5),栅极(G)位于源极(S)和漏极(D)之间;通过LPCVD法沉积双层SiNx(7),通过PEALD法沉积Al2O3栅极介电层(8),双SiNx层(7)由下至上依次为富硅的SiNx层和贫硅的SiNx层,其中富硅的SiNx层中Si的质量百分含量为30%~50%,贫硅的SiNx层中Si的质量百分含量为3%~7%;使用PECVD沉积顶层厚Si3N4层(9)。
2.根据权利要求1所述的基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管,其特征在于所述过渡层(2)为厚度为0.2 μm的AlN过渡层;缓冲层(3)为厚度为3.8 μm掺杂C元素的GaN缓冲层。
3.根据权利要求1所述的基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管,其特征在于所述的半导体i-GaN层(4)的厚度为350nm~450nm。
4.根据权利要求1所述的基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管,其特征在于半导体i-Al0.25Ga0.75N层(5)的厚度为15~25nm。
5.根据权利要求1所述的基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管,其特征在于Al2O3栅极介电层(8)的厚度为26~35nm。
6.根据权利要求1所述的基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管,其特征在于顶层厚Si3N4层(9)的厚度为280~350nm。
7.基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管的制备方法,其特征在于该制备方法按照以下步骤实施:
步骤一:在GaN-on-Si 为基底的外延片上制作AlGaN/GaN高电子迁移率晶体管,外延结构由上至下为未掺杂的GaN帽层,未掺杂的Al0.25Ga0.75N保护层和未掺杂的GaN层,采用电子束蒸发器沉积多层金属用于源极和漏极之间的欧姆接触;
步骤二:通过LPCVD法在未掺杂的GaN帽层沉积富硅的SiNx层;
步骤三:通过LPCVD法在富硅的SiNx层上生长贫硅的SiNx层,形成双SiNx层;
步骤四:通过PEALD法在贫硅的SiNx层上沉积Al2O3栅极介电层;
步骤五:在Al2O3栅极介电层沉积后,用镍/金金属形成栅极接触,使用PECVD沉积顶层厚Si3N4层,最后通过金镀层来内连源极与漏极,得到AlGaN/GaN高电子迁移率晶体管。
8.根据权利要求7所述的基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管的制备方法,其特征在于步骤二中通过LPCVD法在未掺杂的GaN帽层沉积富硅的SiNx层的工艺为:控制二氯硅烷流量为180~220 sccm,气体流量比二氯硅烷:氨为5~7:1,沉积速率为2~3 nm/min。
9.根据权利要求7所述的基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管的制备方法,其特征在于步骤三中通过LPCVD法在富硅的SiNx层上生长贫硅的SiNx层的工艺为:控制二氯硅烷流量60~80sccm, 气体流量比二氯硅烷:氨为1:2~4,沉积速率5~6 nm/min。
CN201911418784.9A 2019-12-31 2019-12-31 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法 Active CN111129140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911418784.9A CN111129140B (zh) 2019-12-31 2019-12-31 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911418784.9A CN111129140B (zh) 2019-12-31 2019-12-31 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN111129140A CN111129140A (zh) 2020-05-08
CN111129140B true CN111129140B (zh) 2021-01-29

Family

ID=70507088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911418784.9A Active CN111129140B (zh) 2019-12-31 2019-12-31 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111129140B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420813B (zh) * 2020-11-19 2022-08-02 厦门市三安集成电路有限公司 用于ⅲ-ⅴ族氮化物器件的表面钝化结构及其器件
CN112447841B (zh) * 2020-11-27 2022-09-27 厦门市三安集成电路有限公司 一种高电子迁移率晶体管及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6627441B2 (ja) * 2015-11-11 2020-01-08 住友電気工業株式会社 半導体装置
JP6724685B2 (ja) * 2016-09-23 2020-07-15 住友電気工業株式会社 半導体装置
US10134596B1 (en) * 2017-11-21 2018-11-20 Texas Instruments Incorporated Recessed solid state apparatuses
CN108682628A (zh) * 2018-05-15 2018-10-19 西安电子科技大学 基于叠层钝化型的高电子迁移率晶体管及制备方法

Also Published As

Publication number Publication date
CN111129140A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
US7332795B2 (en) Dielectric passivation for semiconductor devices
JP5634681B2 (ja) 半導体素子
JP4897948B2 (ja) 半導体素子
US8940593B2 (en) Enhancement-mode GaN MOSFET with low leakage current and improved reliability
CN101414625B (zh) 槽栅型栅-漏复合场板高电子迁移率晶体管
US20110227132A1 (en) Field-effect transistor
US9343563B2 (en) Selectively area regrown III-nitride high electron mobility transistor
US8809910B1 (en) Thick AlN inter-layer for III-nitride layer on silicon substrate
EP2904641B1 (en) Hydrogen mitigation schemes in the passivation of advanced devices
JP2008218696A (ja) 電界効果トランジスタ
CN111129140B (zh) 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法
CN101414623B (zh) 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法
CN110299407A (zh) 功率器件及其制备方法
CN110429132A (zh) 栅极结构、栅极结构的制造方法和增强型半导体器件
WO2022105317A1 (zh) 用于ⅲ - ⅴ族氮化物器件的表面钝化结构及其器件
CN101414622B (zh) 基于源场板和漏场板的复合场板异质结场效应晶体管
CN101414634B (zh) 凹槽绝缘栅型复合源场板的异质结场效应晶体管
CN110444599A (zh) GaN基异质结场效应晶体管及其制造方法
CN101414627A (zh) 绝缘栅型源-漏复合场板高电子迁移率晶体管及其制作方法
CN108807500B (zh) 一种具有高阈值电压的增强型高电子迁移率晶体管
CN111834439A (zh) 一种高电子迁移率晶体管、其制备方法及电子装置
CN101414635B (zh) 凹槽绝缘栅型栅-漏复合场板功率器件及其制作方法
CN101414626A (zh) 绝缘栅型栅-漏复合场板功率器件
JP5667136B2 (ja) 窒化物系化合物半導体素子およびその製造方法
CN101414636B (zh) 凹槽绝缘栅型源-漏复合场板高电子迁移率晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Wang Cong

Inventor after: Zhou Zhongliang

Inventor before: Zhou Zhongliang

Inventor before: Wang Cong

GR01 Patent grant
GR01 Patent grant