CN112447841B - 一种高电子迁移率晶体管及其制备方法 - Google Patents
一种高电子迁移率晶体管及其制备方法 Download PDFInfo
- Publication number
- CN112447841B CN112447841B CN202011368164.1A CN202011368164A CN112447841B CN 112447841 B CN112447841 B CN 112447841B CN 202011368164 A CN202011368164 A CN 202011368164A CN 112447841 B CN112447841 B CN 112447841B
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium nitride
- silicon nitride
- nitride
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 167
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 59
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 59
- 238000002161 passivation Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 40
- 238000010899 nucleation Methods 0.000 claims description 38
- 230000006911 nucleation Effects 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 26
- 229910052757 nitrogen Inorganic materials 0.000 claims description 20
- 239000002245 particle Substances 0.000 claims description 19
- 238000011065 in-situ storage Methods 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052733 gallium Inorganic materials 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 150000002902 organometallic compounds Chemical class 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 16
- 229910052990 silicon hydride Inorganic materials 0.000 abstract description 14
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 49
- 238000004519 manufacturing process Methods 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 9
- 238000012876 topography Methods 0.000 description 5
- 230000000670 limiting effect Effects 0.000 description 3
- -1 Si 2 H 6 Chemical compound 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种高电子迁移率晶体管及其制备方法，涉及半导体技术领域，包括：在衬底上生长氮化镓铝/氮化镓异质结结构层，然后在氮化镓铝/氮化镓异质结结构层上不间断的生长氮化镓牺牲层，在形成氮化硅层时，可以使得硅氢化物会将腐蚀性作用于氮化镓牺牲层，从而达到通过氮化镓牺牲层保护氮化镓铝/氮化镓异质结结构层的目的，有效的改善了因氮化镓铝/氮化镓异质结结构层损伤导致漏电流的增加。同时，在氮化镓牺牲层生长氮化硅层时，还可以改善氮化硅和氮化镓牺牲层界面的锐利度，提升氮化硅层致密性及生长质量，从而显著提升钝化效果。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种高电子迁移率晶体管及其制备方法。
背景技术
GaN作为第三代宽禁带半导体具有禁带宽度大、电子饱和速率高、击穿电场高等优异性质，具有广阔的应用范围及应用前景。GaN基器件中，尤以AlGaN/GaN异质结结构高电子迁移率晶体管（HEMT）在应用领域最为突出。目前，限制氮化镓HEMTs在高压射频领域应用的一大因素是电流崩塌效应。氮化物表面大量悬挂键容易吸附环境中的其他杂质从而在氮化物表面形成表面态，进而引发器件的电流崩塌现象。通常在芯片工艺中采用钝化的方法来实现氮化物表面保护以抑制表面态，但是在外延片生长完成到芯片工艺钝化之前这段时间不可避免的会在氮化物表面引入缺陷态，从而导致钝化抑制表面态效果不明显。为解决这一问题，金属有机化合物化学气相沉淀（Metal-organic Chemical Vapor Deposition，MOCVD）钝化技术引起了大家的广泛关注。
MOCVD生长SiN通常需要以硅氢化物作为Si源，而硅氢化物在高温下具有强腐蚀性。现有在氮化镓HEMT结构的AlGaN/GaN异质结结构层AlGaN上直接生长SiN层，会对AlGaN/GaN异质结结构层造成严重损伤且使得AlGaN-SiN界面锐利度严重下降从而引入大量界面态，形成漏电通道，此外，由于硅氢化物对AlGaN表面的刻蚀导致SiN初期生长较难形成连续的薄膜，覆盖性较差，最终形成的SiN层表面起伏较大且SiN薄膜的致密性较差，钝化效果差。
发明内容
本发明的目的在于，针对上述现有技术中的不足，提供一种高电子迁移率晶体管及其制备方法，以改善现有HEMT直接在氮化镓铝/氮化镓异质结结构层上形成SiN层导致漏电通道增加以及钝化质量降低的问题。
为实现上述目的，本发明实施例采用的技术方案如下：
本发明实施例的一方面，提供一种高电子迁移率晶体管制备方法，方法包括：在衬底上生长氮化镓铝/氮化镓异质结结构层；在氮化镓铝/氮化镓异质结结构层上不间断的生长氮化镓牺牲层；在氮化镓牺牲层上原位生长2层氮化硅层；在氮化镓牺牲层上原位生长2层氮化硅层包括：在氮化镓牺牲层上生长形成氮化硅成核质点；依托氮化硅成核质点横向生长形成氮化硅钝化层。
可选的，在氮化镓铝/氮化镓异质结结构层上生长氮化镓牺牲层包括：在压力为50至200mbar、温度为850℃至1150℃和氮源的氮元素与镓源的镓元素的反应比为3000至5000的条件下，在氮化镓铝/氮化镓异质结结构层上通过金属有机化合物化学气相沉淀方法生长氮化镓牺牲层。
可选的，氮化硅成核质点的生长压力大于氮化硅钝化层的生长压力；氮化硅成核质点的生长温度小于氮化硅钝化层的生长温度；氮化硅成核质点的生长时间小于氮化硅钝化层的生长时间；生长形成氮化硅成核质点的硅源与氮源的反应比大于生长形成氮化硅钝化层的硅源与氮源的反应比。
可选的，在氮化镓牺牲层上生长形成氮化硅成核质点包括：在压力为100至200mbar、温度为500℃至900℃、时间为5min至10min和硅源与氮源的反应比为3E-6至5E-6的条件下，在氮化镓牺牲层上生长形成氮化硅成核质点。
可选的，依托氮化硅成核质点横向生长形成氮化硅钝化层包括：在压力为50至100mbar、温度为1000℃至1050℃、时间为20min至50min和硅源与氮源的反应比为6E-6至5E-6的条件下，依托氮化硅成核质点横向生长形成氮化硅钝化层。
可选的，氮化镓牺牲层的厚度为3nm至10nm。
可选的，2层氮化硅层的厚度为2nm至10nm。
本发明实施例的另一方面，提供一种高电子迁移率晶体管，包括：衬底，衬底上设置氮化镓铝/氮化镓异质结结构层，在氮化镓铝/氮化镓异质结结构层上不间断的设置氮化镓牺牲层，在氮化镓牺牲层上原位生长形成2层氮化硅层，2层氮化硅层的厚度为2nm至10nm，2层氮化硅层包括在氮化镓牺牲层上生长形成的氮化硅成核质点以及依托氮化硅成核质点横向生长形成的氮化硅钝化层。
可选的，氮化镓牺牲层的厚度为3nm至10nm。
本发明的有益效果包括：
本发明提供了一种高电子迁移率晶体管制备方法，包括：在衬底上生长AlGaN/GaN异质结结构层，然后不间断的在AlGaN/GaN异质结结构层上生长GaN牺牲层，在GaN牺牲层上原位生长形成2层SiN层时，可以使得硅氢化物会将腐蚀性作用于GaN牺牲层，从而达到通过GaN牺牲层保护AlGaN/GaN异质结结构层的目的，有效的改善了因AlGaN/GaN异质结结构层损伤导致漏电流的增加。同时，在GaN牺牲层生长SiN层时，还可以改善SiN和GaN牺牲层界面的锐利度，提升SiN层致密性及生长质量，从而显著提升钝化效果。
本发明提供了一种高电子迁移率晶体管，包括：在衬底上设置AlGaN/GaN异质结结构层；在AlGaN/GaN异质结结构层上设置GaN牺牲层；在GaN牺牲层生长完成后，可以不间断的在GaN牺牲层上通过MOCVD进行原位生长形成SiN层，达到抑制氮化物表面态的作用。在GaN牺牲层上原位生长SiN层时，可以使得硅氢化物将腐蚀性作用于GaN牺牲层，从而达到通过GaN牺牲层保护AlGaN/GaN异质结结构层的目的，有效的改善了因AlGaN/GaN异质结结构层损伤导致漏电流的增加。另一方面，通过原位生长在GaN牺牲层生长SiN层时，可以改善SiN和GaN牺牲层界面的锐利度，提升SiN层致密性及生长质量，从而显著提升钝化效果。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的一种高电子迁移率晶体管的结构示意图；
图2为本发明实施例提供的一种高电子迁移率晶体管制备方法的流程示意图；
图3为本发明实施例提供的一种高电子迁移率晶体管的制备状态示意图之一；
图4为本发明实施例提供的一种高电子迁移率晶体管的制备状态示意图之二；
图5为本发明实施例提供的一种高电子迁移率晶体管的制备状态示意图之三；
图6为图5中的高电子迁移率晶体管的制备状态的俯视图；
图7为图1中的高电子迁移率晶体管的制备状态的俯视图；
图8为本发明实施例提供的一种高电子迁移率晶体管的氮化硅层原子力显微镜表面形貌图；
图9为现有高电子迁移率晶体管的氮化硅层原子力显微镜表面形貌图。
图标：100-衬底；200-AlGaN/GaN异质结结构层；300-GaN牺牲层；400-2层SiN层；410-成核质点。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。需要说明的是，在不冲突的情况下，本发明的实施例中的各个特征可以相互结合，结合后的实施例依然在本发明的保护范围内。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“上”、“下”、“竖直”、“水平”、“横向”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“形成”应做广义理解，对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
为了避免在外延片生长完成到芯片工艺钝化之前的这段时间内在氮化物表面形成陷阱态从而引发一系列的不良影响，需要通过MOCVD钝化技术在AlGaN/GaN异质结结构层上形成2层SiN层。但是在MOCVD中生长SiN通常都是以硅氢化物，例如以Si2H6、SiH4作为Si源，而Si2H6、SiH4通常在高温下具有强腐蚀性，因此，现有直接在AlGaN/GaN异质结结构层形成SiN层时，往往容易对AlGaN/GaN异质结结构层造成严重的损伤，导致AlGaN-SiN界面锐利度下降进而引入大量界面态，形成漏电通道，同时，还会由于AlGaN/GaN异质结结构层表面因腐蚀导致SiN层表面起伏较大造成钝化效果不理想的问题。本申请基于此基础，提出了一种高电子迁移率晶体管及其制备方法，从而改善上述存在的问题。
本发明实施例的一方面，提供一种高电子迁移率晶体管，包括：衬底100，衬底100上设置AlGaN/GaN异质结结构层200，AlGaN/GaN异质结结构层200上设置GaNGaN牺牲层300，GaN牺牲层300上设置2层SiN层400。
示例的，如图1所示，在衬底100上设置AlGaN/GaN异质结结构层200，为了避免因AlGaN/GaN异质结结构层200吸附杂质在其表面形成表面态而引发电流崩塌现象，还可以在AlGaN/GaN异质结结构层200之上依次设置GaN牺牲层300和2层SiN层400，以便于通过2层SiN层400对AlGaN/GaN异质结结构层200表面形成保护从而抑制AlGaN/GaN异质结结构层200的表面态。通过MOCVD在AlGaN/GaN异质结结构层200的表面先生长形成GaN牺牲层300，然后再通过MOCVD在GaN牺牲层300的表面生长形成2层SiN层400。在GaN牺牲层300表面生长形成SiN层时，需要硅氢化物，例如以SiH4作为SiN中Si的来源，由于炉管内温度较高，硅氢化物在为SiN层提供Si元素的同时，还会产生较强的腐蚀性，此时由于在AlGaN/GaN异质结结构层200之上已经形成GaN牺牲层300，故硅氢化物会将腐蚀性作用于GaN牺牲层300，从而达到通过GaN牺牲层300保护AlGaN/GaN异质结结构层200的目的，有效的改善了因AlGaN/GaN异质结结构层200损伤导致漏电流的增加。同时，结合图1和图7，由于AlGaN /GaN异质结结构层晶体质量相对GaN质量较差，在高温下更容易被硅氢化物刻蚀，故，在GaN牺牲层300生长2层SiN层400时，还可以改善SiN和GaN牺牲层300界面的锐利度，提升2层SiN层400致密性及生长质量，从而显著提升钝化效果。
可选的，GaN牺牲层300在MOCVD反应室内生长完毕AlGaN/GaN异质结结构层200后，能够方便便捷的连续生长形成GaN牺牲层300。同时，在GaN牺牲层300上生长2层SiN层400时，也能够显著改善SiN和氮化物界面的锐利度，进一步的提升2层SiN层400致密性及生长质量，从而提升钝化效果。
可选的，当GaN牺牲层300的厚度在3nm至10nm的区间范围内（包含3nm和10nm）时，例如4nm、6nm、8nm等等，既能够满足硅氢化物刻蚀的同时，还能够对AlGaN/GaN异质结结构层200形成良好的保护能力，同时，还能够平衡制造的良率、成本等。
可选的，当2层SiN层的厚度在2nm至10nm的区间范围内（包含2nm和10nm）时，例如4nm、6nm、8nm等等，可以有效保证钝化的效果。
可选的，AlGaN/GaN异质结结构层200可以使得高电子迁移率晶体管具有高频、高功率密度以及耐高温的优点，在高压射频领域实现广泛的应用。
还可以在衬底100上形成有AlGaN/GaN异质结结构层200之前，依次形成有成核层、缓冲层、沟道层，在SiN层工艺后还可以形成源极、漏极、栅介电层以及栅极等形成高电子迁移率晶体管的基本结构。在形成成核层、缓冲层、沟道层时，也可以是通过MOCVD工艺生长。衬底100的材质可以是蓝宝石、硅、氮化镓、碳化硅等等，成核层500可以是含铝氮化物层，例如AlN，缓冲层600可以是未掺杂的GaN。
本发明实施例的另一方面，提供一种高电子迁移率晶体管制备方法，方法包括：在衬底100上生长AlGaN/GaN异质结结构层200；在AlGaN/GaN异质结结构层200上生长GaN牺牲层300；在GaN牺牲层300上原位生长2层氮化硅层400。
示例的，还提供一种高电子迁移率晶体管的制备方法，可以是在MOCVD反应室中进行，如图2所示，包括：
S010：在衬底100上生长AlGaN/GaN异质结结构层200。
如图3所示，可以在衬底100上通过MOCVD生长形成AlGaN/GaN异质结结构层200。
S020：在AlGaN/GaN异质结结构层200上生长GaN牺牲层300。
如图4所示，在AlGaN/GaN异质结结构层200生长完成后，不间断的在AlGaN/GaN异质结结构层200上通过MOCVD外延生长形成GaN牺牲层300，通过GaN牺牲层300来对AlGaN/GaN异质结结构层200形成良好的保护。
S030：在GaN牺牲层300上采用金属有机化合物化学气相沉淀方法（MOCVD）原位生长2层SiN层400。
如图1所示，在GaN牺牲层300生长完成后，可以不间断的在GaN牺牲层300上通过MOCVD进行原位生长形成2层SiN层400，达到抑制氮化物表面态的作用。在GaN牺牲层300上原位生长2层SiN层400时，需要以硅氢化物，例如以Si2H6、SiH4作为Si源，由于炉管内温度较高，硅氢化物还会产生较强的腐蚀性，此时通过硅氢化物将腐蚀性作用于GaN牺牲层300，从而达到通过GaN牺牲层300保护AlGaN/GaN异质结结构层200的目的，有效的改善了因AlGaN/GaN异质结结构层200损伤导致漏电流的增加。另一方面，通过原位生长在GaN牺牲层300生长2层SiN层400时，可以改善SiN和GaN牺牲层300界面的锐利度，提升SiN层致密性及生长质量，从而显著提升钝化效果，有利于减小器件的电流崩塌效应和减小漏电流。此外，原位生长还可以获得更好的工艺精度。
可选的，在S020中，还可以在压力为50至200mbar（例如70、90、110、130、150mbar等）、温度为850℃至1150℃（例如950、1050℃等）和氮源的氮元素与镓源的镓元素的反应比（反应Ⅴ/Ⅲ比）为3000至5000（例如3500、4000、4500等）的条件下，在AlGaN/GaN异质结结构层200上通过金属有机化合物化学气相沉淀方法生长GaN牺牲层300。其中，载气可以是氢气，在该种实施例中，氮源可以是NH3，镓源可以是TMGa。生长完毕后的GaN牺牲层300的厚度可以是在3nm至10nm的区间范围内（包含3nm和10nm）时，例如4nm、6nm、8nm等等，既能够满足硅氢化物刻蚀的同时，还能够对AlGaN/GaN异质结结构层200形成良好的保护能力，同时，还能够平衡制造的良率、成本等。
可选的，2层SiN层400可以包括：高压低SiH4/NH3成核SiN层和低压高SiH4/NH3覆盖SiN层。如图5和图1所示，在GaN牺牲层300上原位生长2层SiN层400时，可以采用两步法沉积，其过程可以包括：如图5和图6所示，先通入氮源和硅源，在GaN牺牲层300上快速沉积形成多个SiN成核质点410，如图1和图7所示，然后依托多个SiN成核质点410进行横向生长以便于形成连续且较为平整的SiN钝化层，使得形成后的SiN钝化层能够具有较好的致密性以及较高的生长质量。
可选的，SiN成核质点410的生长压力大于SiN钝化层的生长压力；SiN成核质点410的生长温度小于SiN钝化层的生长温度；SiN成核质点410的生长时间小于SiN钝化层的生长时间；生长形成SiN成核质点410的硅源与氮源的反应比大于生长形成SiN钝化层的硅源与氮源的反应比，如此，可以先快速在GaN牺牲层300之上形成多个SiN成核质点410，然后再通过横向生长的方式形成SiN钝化层，采用该种生长方式可以提高SiN钝化层表面的平整度以及提高其所形成的钝化效果。
可选的，如图5所示，在完成GaN牺牲层300的生长后，连续的在压力为100至200mbar（例如120、140、160、180mbar等）、温度为500℃至900℃（例如600、700、800℃等）、时间为5min至10min和硅源与氮源的反应比为3E-6至5E-6的条件下，在GaN牺牲层300上先以较快的速度生长形成多个SiN成核质点410。
可选的，如图6所示，在依托多个SiN成核质点410促进SiN进行横向生长时，可以在压力为50至100mbar（例如60、70、80、90mbar等）、温度为1000℃至1050℃（例如1020、1040℃等）、时间为20min至50min和硅源与氮源的反应比为6E-6至5E-6下进行，以便于能够获得生长质量较好的SiN钝化层。
如图9所示，为现有通过MOCVD直接在AlGaN/GaN异质结结构层200上形成SiN钝化层后的原子力显微镜表面形貌图，可以看出，由于AlGaN/GaN异质结结构层200表面被腐蚀使得SiN钝化层表面起伏较大，在SiN初期生长时较难形成连续的薄膜，覆盖性较差，最终形成的SiN钝化层表面起伏较大且SiN薄膜的致密性较差，造成钝化效果不理想。如图8所示，先在AlGaN/GaN异质结结构层200上形成GaN牺牲层300，然后通过两步法在GaN牺牲层300上形成SiN钝化层后的原子力显微镜表面形貌图，可以看出在GaN牺牲层300上生长的SiN钝化层连续性好，表面较为平坦，形貌良好，SiN钝化层的致密性及生长质量都有了较好的改善。当2层SiN层的厚度在2nm至10nm的区间范围内（包含2nm和10nm）时，例如4nm、6nm、8nm等等，可以有效保证钝化的效果。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种高电子迁移率晶体管制备方法，其特征在于，所述方法包括：
在衬底上生长氮化镓铝/氮化镓异质结结构层；
在所述氮化镓铝/氮化镓异质结结构层上不间断的生长氮化镓牺牲层；
在所述氮化镓牺牲层上原位生长2层氮化硅层；
所述在所述氮化镓牺牲层上原位生长2层氮化硅层包括：
在所述氮化镓牺牲层上生长形成氮化硅成核质点；
依托所述氮化硅成核质点横向生长形成氮化硅钝化层。
2.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述在所述氮化镓铝/氮化镓异质结结构层上生长氮化镓牺牲层包括：
在压力为50至200mbar、温度为850℃至1150℃和氮源的氮元素与镓源的镓元素的反应比为3000至5000的条件下，在所述氮化镓铝/氮化镓异质结结构层上通过金属有机化合物化学气相沉淀方法生长氮化镓牺牲层。
3.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述氮化硅成核质点的生长压力大于所述氮化硅钝化层的生长压力；所述氮化硅成核质点的生长温度小于所述氮化硅钝化层的生长温度；所述氮化硅成核质点的生长时间小于所述氮化硅钝化层的生长时间；生长形成所述氮化硅成核质点的硅源与氮源的反应比大于生长形成所述氮化硅钝化层的硅源与氮源的反应比。
4.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述在所述氮化镓牺牲层上生长形成氮化硅成核质点包括：
在压力为100至200mbar、温度为500℃至900℃、时间为5min至10min和硅源与氮源的反应比为3E-6至5E-6的条件下，在所述氮化镓牺牲层上生长形成氮化硅成核质点。
5.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述依托所述氮化硅成核质点横向生长形成氮化硅钝化层包括：
在压力为50至100mbar、温度为1000℃至1050℃、时间为20min至50min和硅源与氮源的反应比为6E-6至5E-6的条件下，依托所述氮化硅成核质点横向生长形成氮化硅钝化层。
6.如权利要求2所述的高电子迁移率晶体管制备方法，其特征在于，所述氮化镓牺牲层的厚度为3nm至10nm。
7.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述2层氮化硅层的厚度为2nm至10nm。
8.一种高电子迁移率晶体管，其特征在于，包括：衬底，所述衬底上设置氮化镓铝/氮化镓异质结结构层，在所述氮化镓铝/氮化镓异质结结构层上不间断的设置氮化镓牺牲层，在所述氮化镓牺牲层上原位生长形成2层氮化硅层，所述2层氮化硅层的厚度为2nm至10nm，所述2层氮化硅层包括在所述氮化镓牺牲层上生长形成的氮化硅成核质点以及依托所述氮化硅成核质点横向生长形成的氮化硅钝化层。
9.如权利要求8所述的高电子迁移率晶体管，其特征在于，所述氮化镓牺牲层的厚度为3nm至10nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011368164.1A CN112447841B (zh) | 2020-11-27 | 2020-11-27 | 一种高电子迁移率晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011368164.1A CN112447841B (zh) | 2020-11-27 | 2020-11-27 | 一种高电子迁移率晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112447841A CN112447841A (zh) | 2021-03-05 |
| CN112447841B true CN112447841B (zh) | 2022-09-27 |
Family
ID=74738278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011368164.1A Active CN112447841B (zh) | 2020-11-27 | 2020-11-27 | 一种高电子迁移率晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112447841B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6199147B2 (ja) * | 2013-10-02 | 2017-09-20 | トランスフォーム・ジャパン株式会社 | 電界効果型化合物半導体装置及びその製造方法 |
| JP6724685B2 (ja) * | 2016-09-23 | 2020-07-15 | 住友電気工業株式会社 | 半導体装置 |
| CN108682628A (zh) * | 2018-05-15 | 2018-10-19 | 西安电子科技大学 | 基于叠层钝化型的高电子迁移率晶体管及制备方法 |
| CN111129140B (zh) * | 2019-12-31 | 2021-01-29 | 哈尔滨工业大学 | 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法 |
-
2020
- 2020-11-27 CN CN202011368164.1A patent/CN112447841B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112447841A (zh) | 2021-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8791504B2 (en) | Substrate breakdown voltage improvement for group III-nitride on a silicon substrate | |
| US6696306B2 (en) | Methods of fabricating layered structure and semiconductor device | |
| JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
| CN102005471B (zh) | 半导体元件用外延基板、半导体元件及外延基板制作方法 | |
| KR20110074557A (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
| JP2019110344A (ja) | 窒化物半導体装置および窒化物半導体基板 | |
| CN116960173B (zh) | 高电子迁移率晶体管外延结构及制备方法、hemt器件 | |
| JP2016207748A (ja) | 半導体装置の製造方法および半導体装置 | |
| EP3251147B1 (en) | Semiconductor wafer comprising a monocrystalline group-iiia nitride layer | |
| US20230327009A1 (en) | Semiconductor layer structure | |
| WO2023231566A1 (zh) | 半导体外延结构及其制备方法、半导体器件 | |
| CN110036144A (zh) | 氮化物半导体基板及其制造方法以及半导体器件 | |
| CN109728087B (zh) | 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法 | |
| CN114883405A (zh) | 半导体外延结构、半导体器件及其制备方法 | |
| JP5436819B2 (ja) | 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
| CN114005729A (zh) | 一种氮化物异质结材料表面原位生长SiN钝化膜的方法 | |
| EP4187576A1 (en) | Heteroepitaxial structure with a diamond heat sink | |
| JP4535935B2 (ja) | 窒化物半導体薄膜およびその製造方法 | |
| CN112447841B (zh) | 一种高电子迁移率晶体管及其制备方法 | |
| CN111952175B (zh) | 晶体管的凹槽制作方法及晶体管 | |
| CN111312585B (zh) | 一种低位错密度氮化物的外延层生长方法 | |
| CN114447099A (zh) | 高电子迁移率晶体管的外延结构及其制备方法 | |
| CN111640671B (zh) | 氮化镓基高电子迁移率晶体管及其制备方法 | |
| CN117936576A (zh) | 一种GaN高电子迁移率晶体管结构及制作方法 | |
| CN117558745A (zh) | 氮化镓外延片及其制造方法及半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |