JP2015185809A - 半導体基板の製造方法及び半導体装置 - Google Patents

半導体基板の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2015185809A
JP2015185809A JP2014063797A JP2014063797A JP2015185809A JP 2015185809 A JP2015185809 A JP 2015185809A JP 2014063797 A JP2014063797 A JP 2014063797A JP 2014063797 A JP2014063797 A JP 2014063797A JP 2015185809 A JP2015185809 A JP 2015185809A
Authority
JP
Japan
Prior art keywords
layer
gan layer
semiconductor substrate
algan
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014063797A
Other languages
English (en)
Inventor
圭一 由比
Keiichi Yui
圭一 由比
健 中田
Takeshi Nakada
健 中田
勇夫 眞壁
Isao Makabe
勇夫 眞壁
剛志 河内
Takeshi Kouchi
剛志 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014063797A priority Critical patent/JP2015185809A/ja
Priority to US14/667,435 priority patent/US20150279658A1/en
Publication of JP2015185809A publication Critical patent/JP2015185809A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ＧａＮ層の結晶品質を改善できる半導体基板の製造方法及び当該半導体基板を用いた半導体装置を提供する。【解決手段】半導体基板１の製造方法は、基板２上にＡｌＮ層３を成長する工程と、ＡｌＮ層３の表面３ａ上に、ＩＩＩ族ガス及びＶ族ガスを用いて、Ａｌの含有量が３．５％以上９％以下であるＡｌＧａＮ層４を成長する工程と、ＡｌＧａＮ層４の表面４ａ上に、ＩＩＩ族ガス及びＶ族ガスを用いて２５０ｎｍ以上１４００ｎｍ以下の膜厚を有するＧａＮ層５を成長する工程と、ＧａＮ層５上に電子供給層６を成長する工程と、を備える。ＡｌＧａＮ層４の成長後であってＧａＮ層５を成長する前に、８０秒以上２２０秒以下の範囲に含まれる時間の間、ＩＩＩ族ガスの供給を中断する。【選択図】図３

Description

本発明は、半導体基板の製造方法及び半導体装置に関する。
近年、高出力及び高耐圧を有するパワー半導体デバイスが注目されている。パワー半導体デバイスの一つとして、窒化ガリウム（ＧａＮ）系材料を用いた高電子移動度トランジスタ（ＨＥＭＴ）が知られている。ＨＥＭＴの高周波特性を向上させるため、ＳｉＣ基板又はＳｉ基板等の結晶成長用の基板と、チャネルとなるＧａＮ層との間に例えばＡｌＧａＮ層が設けられることがある。この場合、結晶成長用の基板とＧａＮ層との間に別の結晶を挟むことになるため、ＧａＮ層内に格子欠陥等が発生し、ＧａＮ層の結晶品質が悪化する問題がある。
上述の問題の発生を抑制するため、例えば特許文献１には、予め結晶方位が一定の方向に揃った主面を有するＳｉ基板を用い、当該主面上にＡｌＮ層などを成長させた後にＧａＮ層を成長する技術が開示されている。
特開２０１２−１５３０４号公報
上述のように特許文献１に開示される技術では、結晶成長用のＳｉ基板の主面について考慮されている。一方で、当該特許文献１では、チャネルとなるＧａＮ層直下に設けられる層の表面については考慮されていないため、当該層の表面を考慮することによりＧａＮ層の結晶品質を改善する余地がある。
本発明は、ＧａＮ層の結晶品質を改善できる半導体基板の製造方法及び当該半導体基板を用いた半導体装置を提供することを目的とする。
本発明の一側面に係る半導体基板の製造方法は、基板上に有機金属気相成長法によりＡｌＮ層を成長する工程と、ＡｌＮ層上に有機金属気相成長法によりＩＩＩ族ガス及びＶ族ガスを用いて、Ａｌの含有量が３．５％以上９％以下であるＡｌＧａＮ層を成長する工程と、ＡｌＧａＮ層の表面上に、有機金属気相成長法によりＩＩＩ族ガス及びＶ族ガスを用いて２５０ｎｍ以上１４００ｎｍ以下の膜厚を有するＧａＮ層を成長する工程と、ＧａＮ層上に有機金属気相成長法により窒化物半導体からなる電子供給層を成長する工程と、を備え、ＡｌＧａＮ層の成長後であってＧａＮ層を成長する前に、８０秒以上２２０秒以下の範囲に含まれる時間の間、ＩＩＩ族ガスの供給を中断する。
本発明の他の一側面に係る半導体装置は、基板と、基板の表面に設けられたＡｌＮ層と、ＡｌＮ層の表面に設けられ、Ａｌの含有量が３．５％以上９％以下であるＡｌＧａＮ層と、ＡｌＧａＮ層の表面に設けられ、２５０ｎｍ以上１４００ｎｍ以下の膜厚を有し、表面ピット密度が１０個／ｃｍ２以下であるＧａＮ層と、ＧａＮ層上に設けられ、窒化物半導体からなる電子供給層と、電子供給層上に設けられたソース電極及びドレイン電極と、電子供給層上であって、ソース電極及びドレイン電極の間に設けられたゲート電極と、を備える。
本発明によれば、ＧａＮ層の結晶品質を改善できる半導体基板の製造方法及び当該半導体基板を用いた半導体装置を提供できる。
図１は、本実施形態に係る半導体基板を示す断面図である。 図２は、本実施形態に係る半導体基板を用いた半導体装置の一例を示す断面図である。 図３は、温度変化及びガスタイミングを示すチャートである。 図４の（ａ）〜（ｅ）は、本実施形態に係る半導体基板の製造方法を説明する図である。図４の（ｆ）は、半導体基板を用いたトランジスタの製造方法を説明する図である。 図５は、比較例の半導体基板の製造方法における温度変化及びガスタイミングを示すチャートである。 図６の（ａ）及び（ｂ）は、図５のチャートに沿って形成される半導体基板の製造方法を示す。 図７は、ＧａＮ層の表面に形成されたピットを示す図である。 図８の（ａ），（ｂ）は、参考例に係る半導体基板の製造方法を示す。 図９は、成長中断時間である期間Ｄと、ＧａＮ層の表面ピット密度との関係を示す図である。 図１０の（ａ）は、Ａｌの含有量が低いＡｌＧａＮ層を有する半導体基板を示す概略図である。図１０の（ｂ）は、Ａｌの含有量が高いＡｌＧａＮ層を有する半導体基板を示す概略図である。 図１１の（ａ），（ｂ）は、図１０の（ｂ）に示した半導体基板内の格子欠陥による影響を説明するための図である。 図１２は、トランジスタのドレイン電流の変動を説明するためのグラフである。 図１３は、ＡｌＧａＮ層のＡｌ含有量を変動させた時のＧａＮ層の膜厚と電流変動率との関係を示すグラフである。 図１４は、電流変動率が７０％である場合におけるＡｌＧａＮ層のＡｌ含有量とＧａＮ層の膜厚との関係を示すグラフである。 図１５は、図１４のグラフに比較例の半導体基板の製造方法により製造されたＧａＮ層の表面ピット密度のデータを加えたグラフである。 図１６は、図１５のグラフに本実施形態に係る半導体基板の製造方法により製造されたＧａＮ層の表面ピット密度のデータを加えたグラフである。 図１７は、本実施形態の変形例に係る半導体基板の製造方法における温度変化及びガスタイミングを示すチャートである。
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、基板上に有機金属気相成長法によりＡｌＮ層を成長する工程と、ＡｌＮ層上に有機金属気相成長法によりＩＩＩ族ガス及びＶ族ガスを用いて、Ａｌの含有量が３．５％以上９％以下であるＡｌＧａＮ層を成長する工程と、ＡｌＧａＮ層の表面上に、有機金属気相成長法によりＩＩＩ族ガス及びＶ族ガスを用いて２５０ｎｍ以上１４００ｎｍ以下の膜厚を有するＧａＮ層を成長する工程と、ＧａＮ層上に有機金属気相成長法により窒化物半導体からなる電子供給層を成長する工程と、を備え、ＡｌＧａＮ層の成長後であってＧａＮ層を成長する前に、８０秒以上２２０秒以下の範囲に含まれる時間の間、ＩＩＩ族ガスの供給を中断する半導体基板の製造方法である。
この製造方法では、ＡｌＧａＮ層の成長後であってＧａＮ層を成長する前に、８０秒以上２２０秒以下の範囲に含まれる時間の間、ＩＩＩ族ガスの供給が中断される。これにより、ＡｌＧａＮ層の表面に微細な凹凸構造が形成される。当該凹凸構造に沿ってＧａＮ層における横方向の成長が助長されることにより、ＡｌＧａＮ層の表面上に平坦なＧａＮ層が形成される。したがって、ＧａＮ層の結晶品質を改善できる。
また、ＩＩＩ族ガスの供給を中断する工程において、Ｖ族ガスの供給を中断してもよい。Ｖ族ガスの供給が中断されてもＡｌＧａＮ層の表面に微細な凹凸構造が形成されるため、上述した効果が得られると共に、Ｖ族ガスの使用量が低減される。
また、ＩＩＩ族ガスはトリメチルガリウムであり、Ｖ族ガスはアンモニアであってもよい。また、電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮおよびＩｎＡｌＧａＮの何れかを含んでもよい。
本願発明の他の一実施形態は、本発明の他の一側面に係る半導体装置は、基板と、基板の表面に設けられたＡｌＮ層と、ＡｌＮ層の表面に設けられ、Ａｌの含有量が３．５％以上９％以下であるＡｌＧａＮ層と、ＡｌＧａＮ層の表面に設けられ、２５０ｎｍ以上１４００ｎｍ以下の膜厚を有し、表面ピット密度が１０個／ｃｍ２以下であるＧａＮ層と、ＧａＮ層上に設けられ、窒化物半導体からなる電子供給層と、電子供給層上に設けられたソース電極及びドレイン電極と、電子供給層上であって、ソース電極及びドレイン電極の間に設けられたゲート電極と、を備える半導体装置である。
この半導体装置では、Ａｌの含有量が３．５％以上９％以下であるＡｌＧａＮ層の表面上に、ＧａＮ層が設けられている。これにより、ＧａＮ層の膜厚が２５０ｎｍ以上１４００ｎｍ以下の場合であっても、表面ピット密度が１０個／ｃｍ２以下であるＧａＮ層を設けることができる。この場合、ＧａＮ層内において電子トラップの原因となる格子欠陥の発生が抑制され、ＧａＮの結晶品質が改善されることとなる。したがって、良好な電気特性及び長期信頼性を有する半導体装置を提供できる。
また、電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮおよびＩｎＡｌＧａＮの何れかを含んでいてもよい。
［本願発明の実施形態の詳細］
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図１は、本実施形態に係る半導体基板を示す断面図である。図１に示されるように、半導体基板１は、基板２、ＡｌＮ層３、ＡｌＧａＮ層４、ＧａＮ層５、電子供給層６及びキャップ層７を備えている。半導体基板１では、基板２上にＡｌＮ層３、ＡｌＧａＮ層４、ＧａＮ層５、電子供給層６及びキャップ層７が順番に設けられている。半導体基板１は、電子供給層６及びキャップ層７を必ずしも含まなくてもよい。
基板２は、結晶成長用の基板である。基板２として、例えばＳｉ基板、ＳｉＣ基板、又はサファイア基板が用いられる。本実施形態では、基板２は半絶縁性のＳｉＣ基板である。ＡｌＮ層３と接触する基板２の表面２ａの格子面は、揃っていてもよいし、揃っていなくてもよい。
ＡｌＮ層３は、基板２の表面２ａからエピタキシャル成長した層である。ＡｌＮ層３の膜厚は、例えば３０〜２００ｎｍである。ＡｌＮ層３は、バッファ層及びシード層として機能する。
ＡｌＧａＮ層４は、ＡｌＮ層３の表面３ａからエピタキシャル成長した層である。ＡｌＧａＮ層４の膜厚は、例えば３００〜７００ｎｍである。ＡｌＧａＮ層４は、バッファ層として機能する。ＡｌＧａＮ層４におけるＡｌの含有量（原子％）の下限値は、３．５％でもよく、４％でもよく、５％でもよい。また、ＡｌＧａＮ層４におけるＡｌの含有量の上限値は、９％でもよく、８％でもよく、６％でもよい。ＡｌＧａＮ層４におけるＡｌの含有量が３．５％以上であることにより、ＡｌＧａＮ層４のバンドギャップとＧａＮ層５のバンドギャップとの差を大きくすることができる。一方、ＡｌＧａＮ層４におけるＡｌの含有量が９％以下であることにより、ＡｌＧａＮ層４のａ軸長とＧａＮ層５のａ軸長との差が小さくなり、ＧａＮ層５の結晶品質が向上する。
ＧａＮ層５は、ＡｌＧａＮ層４の表面４ａからエピタキシャル成長した層である。ＧａＮ層５の膜厚の下限値は、２５０ｎｍでもよく、３００ｎｍでもよく、４００ｎｍでもよい。また、ＧａＮ層５の膜厚の上限値は、１４００ｎｍでもよく、１３００ｎｍでもよく、１２００ｎｍでもよく、１０００ｎｍでもよい。ＧａＮ層５の膜厚が２５０ｎｍ以上であることにより、ＧａＮ層５の表面５ａに形成されるピット（窪み）の数を少なくできる。この場合、半導体基板１を用いて製造された半導体装置の電気特性及び長期信頼性が良好となる。また、ＧａＮ層５の膜厚が１４００ｎｍ以下であることにより、ＧａＮ層５の表面５ａに形成されるピットの数を少なくすると共に、半導体基板１の生産性が向上する。ＧａＮ層５の表面５ａに形成されるピットの数は、１０個／ｃｍ２以下でもよく、５個／ｃｍ２以下でもよく、１個／ｃｍ２以下でもよい。ＧａＮ層５は、不純物を実質的に含有しない層であってもよい。
電子供給層６は、ＧａＮ層５の表面５ａからエピタキシャル成長した層である。電子供給層６の膜厚は、例えば１０〜３０ｎｍである。電子供給層６は窒化物半導体（例えばＡｌＧａＮ、ＩｎＡｌＮ又はＩｎＡｌＧａＮ）を含んでおり、例えばＡｌＧａＮ層によって形成されている。このＡｌＧａＮ層は、ｎ型化していてもよい。電子供給層６は、ＡｌＧａＮ、ＩｎＡｌＮおよびＩｎＡｌＧａＮのいずれかを含んでいてもよい。
キャップ層７は、電子供給層６の表面６ａからエピタキシャル成長した層である。キャップ層７の膜厚は、例えば３〜１０ｎｍである。キャップ層７は、例えばＧａＮ層である。このＧａＮ層は、ｎ型化していてもよい。
図２は、本実施形態に係る半導体基板を用いた半導体装置の一例を示す断面図である。図２に示されるように、トランジスタ１１は、半導体基板１を用いて形成されている。具体的には、トランジスタ１１は、基板２、ＡｌＮ層３、ＡｌＧａＮ層４、ＧａＮ層５、電子供給層６、キャップ層７、ソース電極１２、ドレイン電極１３、ゲート電極１４、及び保護膜１５を備えている。ＧａＮ層５と電子供給層６との界面に２次元電子ガス（２ＤＥＧ）が生じることにより、ＧａＮ層５の表面５ａ付近には、チャネル領域１６が形成される。このトランジスタ１１では、ＧａＮ層５直下にＧａＮ層５よりもバンドギャップの高いＡｌＧａＮ層４が設けられている。これにより、ＡｌＮ層３及びＡｌＧａＮ層４から構成されるバッファ層全体のバンドが押し上げられ、短チャネル効果が抑制される。したがって、トランジスタ１１のゲート長を短くすることができ、トランジスタ１１の高周波特性が向上する。
ソース電極１２及びドレイン電極１３は、半導体基板１のキャップ層７の一部が除去された部分に設けられている。つまり、ソース電極１２及びドレイン電極１３は、電子供給層６の表面６ａ上に設けられている。ソース電極１２及びドレイン電極１３は、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。この場合、電子供給層６とチタン層とが接触する。アルミニウム層は、膜厚方向においてチタン層によって挟まれていてもよい。
ゲート電極１４は、キャップ層７上であって、ソース電極１２及びドレイン電極１３の間に設けられている。ゲート電極１４は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。ゲート電極１４は、電子供給層６の表面６ａ上に設けられてもよい。
保護膜１５は、キャップ層７を覆うように設けられており、キャップ層７等を保護する。保護膜１５は、例えば窒化ケイ素（ＳｉＮ）膜である。
次に、図３及び図４を用いながら本実施形態に係る半導体基板及び当該半導体基板を用いた半導体装置の製造方法を説明する。図３は、温度変化及びガスタイミングを示すチャートである。図３において、縦軸は温度を、横軸は時間をそれぞれ示す。図４の（ａ）〜（ｅ）は、本実施形態に係る半導体基板の製造方法を説明する図である。図４の（ｆ）は、半導体基板を用いたトランジスタの製造方法を説明する図である。
まず、下処理として、基板２の熱処理を行う。基板２の熱処理は、例えばエピタキシャル成長装置のチャンバ内で行われる。当該熱処理では、図３に示されるように、期間Ａに到達するまで一定の割合でチャンバ内を昇温させる。その後、期間Ａにおいて一定の温度で基板２の熱処理を行う。期間Ａにおける温度は、例えば１２００℃である。期間Ａにおいて、Ｎ原料ガス（Ｖ族ガス）としてアンモニアガスが供給されているが、Ｎ原料ガスは必ずしも供給されなくてもよい。
次に、図３及び図４の（ａ）に示されるように、第１ステップとして、期間Ｂにおいて、半絶縁性のＳｉＣ基板である基板２上にＡｌＮ層３を成長する。原料ガスとしてＡｌ原料ガス及びＮ原料ガスを供給し、有機金属気相成長法（以下、ＯＭＶＰＥ（Organometallic Vapor Phase Epitaxy）法とする）によって、例えば１１００℃、及び圧力１３．３ｋＰａの条件下において、例えば膜厚５０ｎｍのＡｌＮ層３を基板２上に成長する。本実施形態におけるＡｌ原料ガスは、トリメチルアルミニウム（ＴＭＡ（Tri-Methyl Aluminum））ガスであり、Ｎ原料ガスは、アンモニアガスである。
次に、図３及び図４の（ｂ）に示されるように、第２ステップとして、期間Ｃにおいて、ＡｌＮ層３の表面３ａ上にＡｌＧａＮ層４を成長する。原料ガスとしてＡｌ原料ガス、Ｎ原料ガス及びＧａ原料ガス（ＩＩＩ族ガス）を供給し、ＯＭＶＰＥ法によって、例えば１０８０℃、圧力１３．３ｋＰａ、及び成膜速度０．４ｎｍ／ｓｅｃの条件下において、例えば膜厚５００ｎｍのＡｌＧａＮ層４をＡｌＮ層３上に成長する。本実施形態におけるＧａ原料ガスは、トリメチルガリウム（ＴＭＧ（Tri-Methyl Gallium））ガスである。Ａｌ原料ガスの流量は例えば１００μｍｏｌ／ｍｉｎとし、Ｎ原料ガスの流量は例えば０．５ｍｏｌ／ｍｉｎとし、Ｇａ原料ガスの流量は例えば１２０μｍｏｌ／ｍｉｎとする。
次に、図３に示されるように、第３ステップとして、期間ＤにおいてＡｌＧａＮ層４の成長終了からＧａＮ層５の成長開始までの間に成長中断を行う。具体的には、期間Ｄにおいて、Ｇａ原料ガス（ＩＩＩ族ガス）とＡｌ原料ガスとの供給を停止する。Ｎ原料ガスの流量は期間Ｃと同一とされる。成長中断時間である期間Ｄの下限値は、例えば８０秒でもよく、１００秒でもよく、１２０秒でもよい。また、期間Ｄの上限値は、例えば２２０秒でもよく、２００秒でもよく、１８０秒でもよい。つまり、期間Ｄは、例えば８０秒以上２２０秒以下の範囲に含まれる時間の間であってもよい。本実施形態における期間Ｄは、１８０秒間（３分間）である。これによって、図４の（ｃ）に示されるように、ＡｌＧａＮ層４の表面４ａに微小な凹凸構造（ファセット）Ｒ１が形成される。期間Ｄにおいて、ＡｌＧａＮ層４中のＧａＮが選択的に昇華したため、凹凸構造Ｒ１が形成されたと考えられる。なお、期間Ｄにおける温度は、期間Ｃの温度と同一でもよいし、異なっていてもよい。例えば、期間Ｄにおける温度は、例えば１０５０℃〜１１５０℃であってもよく、１１００℃程度であってもよく、１０８０℃でもよい。
次に、図３及び図４の（ｄ）に示されるように、第４ステップとして、期間Ｅにおいて、ＡｌＧａＮ層４の表面４ａ上にＧａＮ層５を成長する。原料ガスとしてＧａ原料ガス及びＮ原料ガスを供給し、ＯＭＶＰＥ法によって、例えば１０８０℃、圧力１３．３ｋＰａ、及び成膜速度０．４ｎｍ／ｓｅｃの条件下において、例えば膜厚５００ｎｍのＧａＮ層５をＡｌＧａＮ層４上に成長する。Ｎ原料ガスの流量は、例えば０．５ｍｏｌ／ｍｉｎとし、Ｇａ原料ガスの流量は、例えば１２０μｍｏｌ／ｍｉｎとする。
次に、図３及び図４の（ｅ）に示されるように、第５ステップとして、期間ＦにおいてＧａＮ層５の表面５ａ上に電子供給層６であるＡｌＧａＮ層を成長する。原料ガスとしてＡｌ原料ガス、Ｎ原料ガス及びＧａ原料ガスを供給し、ＯＭＶＰＥ法によって、例えば１０８０℃、及び圧力１３．３ｋＰａの条件下において、例えば膜厚２０ｎｍの電子供給層６をＧａＮ層５上に成長する。また、電子供給層６の表面６ａ上にキャップ層７であるＧａＮ層を成長する。原料ガスとしてＮ原料ガス及びＧａ原料ガスを供給し、ＯＭＶＰＥ法によって、例えば１０８０℃、及び圧力１３．３ｋＰａの条件下において、例えば膜厚５ｎｍのキャップ層７を電子供給層６上に成長する。以上のステップを経て、半導体基板１が形成される。
また、図４の（ｆ）に示されるように、上記半導体基板１を用いて半導体装置であるトランジスタ１１を形成してもよい。この場合、フォトリソグラフィーによってキャップ層７の一部を除去し、ソース電極１２及びドレイン電極１３を形成する。また、ゲート電極１４をフォトリソグラフィーによってキャップ層７上に形成した後に、保護膜１５を形成する。以上により、トランジスタ１１を形成する。この場合、ＧａＮ層５と電子供給層６との界面に生じた２次元電子ガス（２ＤＥＧ）により、ＧａＮ層５の表面５ａ付近がチャネル領域１６として機能する。
図５は、比較例の半導体基板の製造方法における温度変化及びガスタイミングを示すチャートである。図６の（ａ）及び（ｂ）は、図５のチャートに沿って形成される半導体基板の製造方法を示す。図７は、ＧａＮ層の表面に形成されたピットを示す図である。
図５に示されるように、比較例の半導体基板の製造方法では、期間Ｃと期間Ｅとの間に期間Ｄが存在しない。つまり、ＡｌＮ層４の成長終了からＧａＮ層５の成長開始までの間に成長中断時間が存在しない。この場合、図６の（ａ）に示されるように、期間ＥにおいてＡｌＧａＮ層４Ａの表面４ａ１上にＧａＮ層５Ａを成長する場合、成長初期のＧａＮの縦方向（膜厚方向）の成長が助長される。したがって、ＧａＮは複数の島状結晶５ｉとなって成長する。これらの島状結晶５ｉが成長していくと、島状結晶５ｉ間の隙間が埋まらないままＧａＮ層５Ａが形成される。この場合、図６の（ｂ）及び図７に示されるように、ＧａＮ層５Ａの表面に六角錘状のピットＰが大量に発生する。このピットＰの数を低減するため、ＧａＮ層５Ａの膜厚を例えば１４００ｎｍより大きくすることが行われる。
これに対して、本実施形態に係る半導体基板の製造方法では、上述のように期間Ｄが設けられている。これにより、ＡｌＧａＮ層４の表面４ａに微小な凹凸構造Ｒ１が形成される。この凹凸構造Ｒ１を起因として、期間Ｅにおける成長初期のＧａＮの横方向（膜厚方向に直交又は交差する方向）の成長が助長される。したがって、成長初期にてＧａＮの結晶間の隙間が埋まり、平坦化したＧａＮ層５を得ることができる。このため、比較例よりも薄い膜厚（例えば、２５０〜１４００ｎｍ）であっても、ＧａＮ層５の表面５ａにおけるピット数が低減される。
図８の（ａ），（ｂ）は、参考例に係る半導体基板の製造方法を示す。本実施形態に係る半導体基板の製造方法では、上述のようにＡｌＧａＮ層４の成長終了からＧａＮ層５の成長開始までの間に成長中断時間である期間Ｄが存在する。この成長中断時間が長すぎる場合、図８の（ａ）に示されるように、ＡｌＧａＮ層４Ｂの表面４ａ２には、凹凸構造Ｒ２が形成される。凹凸構造Ｒ２の表面粗さは、図４の（ｃ）に示される凹凸構造Ｒ１の表面粗さよりも大きい。この場合、図８の（ｂ）に示されるように、期間Ｅにおける成長初期のＧａＮの横方向の成長が助長されたとしても、ＧａＮの結晶間の隙間が埋まらなくなることがある。したがって、平坦化したＧａＮ層を得ることができず、ＧａＮ層５Ｂの表面にピットＰが発生する。
図９は、成長中断時間である期間Ｄと、ＧａＮ層の表面ピット密度との関係を示す図である。図９に示されるように、成長中断時間が０〜１８０秒までは、成長中断時間が長くなるほどＧａＮ層５の表面ピット密度が減少している。特に、８０秒以降ではＧａＮ層５の表面ピット数が１０個／ｃｍ２以下となっている。しかしながら、成長中断時間が１８０秒を超えると、ＧａＮ層５の表面ピット密度が上昇している。特に、ピット数が１０個／ｃｍ２を超える２２０秒以降に、表面ピット密度が急激に上昇している。これは、成長中断時間が長すぎるとＡｌＧａＮ層４の表面粗さが大きくなりすぎて、ＧａＮ層５の均一な成長が阻害されるからだと考えられる。このため、本実施形態における半導体基板の製造方法において、期間Ｄは、８０秒以上２２０秒以下の範囲に含まれる時間の間が好ましい。また、期間Ｄは、１００秒以上２００秒以下の範囲に含まれる時間の間であってもよく、１２０秒以上１８０秒以下の範囲に含まれる時間の間であってもよい。
図１０の（ａ）は、Ａｌの含有量が低いＡｌＧａＮ層を有する半導体基板を示す概略図である。図１０の（ｂ）は、Ａｌの含有量が高いＡｌＧａＮ層を有する半導体基板を示す概略図である。図１０の（ａ）に示される半導体基板は、図１に示される半導体基板１と同一とする。図１０の（ａ）に示されるように、ＧａＮ層５には、ＡｌＧａＮ層４からＧａＮ層５の表面５ａに向かって延在する格子欠陥２１が発生している。同様に、図１０の（ｂ）に示されるように、ＧａＮ層５Ｃには、ＡｌＧａＮ層４ＣからＧａＮ層５Ｃの表面５ａ３に向かって延在する格子欠陥２１が発生している。これらの格子欠陥２１は、ＡｌＧａＮとＧａＮとのａ軸長の差に起因して発生している。また、ＡｌＧａＮ中のＡｌの含有量が高いほど、ＡｌＧａＮとＧａＮとのａ軸長の差が大きくなる。したがって、Ａｌの含有量が高いＡｌＧａＮ層４Ｃ上のＧａＮ層５Ｃにおける格子欠陥２１の数は、ＡｌＧａＮ層４上のＧａＮ層５における格子欠陥２１の数よりも多くなる。このため、本実施形態における半導体基板の製造方法において、ＡｌＧａＮ層４におけるＡｌの含有量（原子％）は、３．５％以上９％以下が好ましい。また、ＡｌＧａＮ層４におけるＡｌの含有量は、３．５％以上８％以下でもよく、３．５％以上６％以下でもよく、４％以上６％以下でもよい。なお、ＡｌＧａＮ層４におけるＡｌの含有量（原子％）は、例えばＸ線回折法によって測定することができる。
図１１の（ａ），（ｂ）は、図１０の（ｂ）に示した半導体基板内の格子欠陥による影響を説明するための図である。図１１の（ａ）に示されるように、ＧａＮ層５Ｃの表面５ａ３付近に形成されたチャネル領域１６Ｃに電子が流れた場合、一部の電子２２が格子欠陥２１に捕獲される。つまり、格子欠陥２１は電子トラップの原因となる。また、図１１の（ｂ）に示されるように、トラップされた電子２２は或る時間後放出される。放出された電子２２は、チャネル領域１６Ｃに移動する。このようなＧａＮ層５Ｃ内の格子欠陥２１による電子２２の捕獲−放出現象は、過度応答現象ともいう。過度応答現象が発生する半導体基板を用いて、例えばトランジスタ等の半導体装置を製造した場合、半導体装置の動作時に電流（例えばドレイン電流）が減少する。この電流の減少量は、半導体基板中のＧａＮ層の格子欠陥の数に比例して大きくなる。したがって、上述のように、図１０の（ｂ）に示された半導体基板よりも格子欠陥２１の数が少ない半導体基板１では、過度応答現象の発生が抑制される。つまり、図４の（ｆ）に示されるように、例えば半導体基板１を用いてトランジスタ１１が製造された場合、過度応答現象によるトランジスタ１１のドレイン電流の減少が抑制される。
図１２は、トランジスタのドレイン電流の変動を説明するためのグラフである。図１２におけるトランジスタとして、図２に示されるトランジスタ１１が用いられる。図１２において、縦軸はドレイン電流を、横軸は時間をそれぞれ示す。期間Ｔ１は、トランジスタ１１の待機時間である。期間Ｔ１におけるドレイン電流はＩｄｑ０である。期間Ｔ２は、トランジスタ１１の駆動時間である。期間Ｔ１におけるドレイン電流はＩｄｑ１である。期間Ｔ２において、トランジスタ１１のソース−ドレイン間に電流が流れるため、期間Ｔ２のドレイン電流Ｉｄｑ１は、期間Ｔ１におけるＩｄｑ０よりも大きくなる。期間Ｔ３は、トランジスタ１１の駆動後における待機時間である。期間Ｔ３の開始時（若しくは期間Ｔ２の終了時）のドレイン電流はＩｄｑ２である。ドレイン電流Ｉｄｑ２は、期間Ｔ１におけるドレイン電流Ｉｄｑ０よりも小さい。また、期間Ｔ３におけるドレイン電流は、Ｉｄｑ２まで下がった後、徐々にＩｄｑ０まで上昇する。これらの現象は、上記過度応答現象に起因して発生する。具体的には、トランジスタ１１の駆動が終了し、ドレイン電流中の一部の電子２２がＧａＮ層５内の格子欠陥２１によって捕獲される。このため、期間Ｔ３の開始時におけるトランジスタ１１のドレイン電流Ｉｄｑ２が、期間Ｔ１におけるドレイン電流Ｉｄｑ０よりも小さくなる。そして、格子欠陥２１に捕獲された電子２２は、時間経過により放出される。この放出された電子２２がチャネル領域１６に戻ることにより、期間Ｔ３におけるドレイン電流は、Ｉｄｑ２からＩｄｑ０まで徐々に上昇する。ここで、期間Ｔ３の開始時から１秒後のドレイン電流Ｉｄｑと期間Ｔ１におけるドレイン電流Ｉｄｑ０との比率（Ｉｄｑ／Ｉｄｑ０）を、電流変動率とする。実際に半導体装置を用いる際には、この電流変動率が７０％以上であることが好ましい。
図１３は、ＡｌＧａＮ層のＡｌ含有量を変動させた時のＧａＮ層の膜厚と電流変動率との関係を示すグラフである。図１３において、縦軸は電流変動率を、横軸はＧａＮ層の膜厚をそれぞれ示す。図１３において、ＡｌＧａＮ層のＡｌ含有量が２％であるデータ３１は、ＧａＮ層が１００ｎｍである場合、電流変動率が７０％を示している。また、ＧａＮ層の膜厚が増加するにしたがって、電流変動率が１００％に近づいている。ＡｌＧａＮ層のＡｌ含有量が５％であるデータ３２は、ＧａＮ層が４００ｎｍである場合、電流変動率が７０％を示している。ＡｌＧａＮ層のＡｌ含有量が９％であるデータ３３は、ＧａＮ層が１３００ｎｍである場合、電流変動率が７０％を示している。
図１４は、電流変動率が７０％である場合におけるＡｌＧａＮ層のＡｌ含有量とＧａＮ層の膜厚との関係を示すグラフである。データ４１からも、ＡｌＧａＮ層のＡｌ含有量が増加するにしたがって、電流変動率が７０％となるＧａＮ層の膜厚が増加していることがわかる。図１４における斜線領域４２は、電流変動率が７０％以上となる領域を示している。
図１５は、図１４のグラフに比較例の半導体基板の製造方法により製造されたＧａＮ層の表面ピット密度のデータ５１を加えたグラフである。図１５のデータ５１に示されるように、ＧａＮ層の膜厚が１３００ｎｍ以上である場合、比較例の半導体基板の製造方法により製造されたＧａＮ層の表面ピット密度が１０個／ｃｍ２以下となる。したがって、比較例の半導体基板の製造方法において、ＧａＮ層の表面ピット密度が１０個／ｃｍ２以下となり、且つ電流変動率が７０％以上となる条件は、斜線領域５２に示されるＧａＮ層の膜厚が１３００ｎｍ以上の場合である。
図１６は、図１５のグラフに本実施形態に係る半導体基板の製造方法により製造されたＧａＮ層の表面ピット密度のデータ６１を加えたグラフである。図１６のデータ６１に示されるように、ＧａＮ層の膜厚が２５０ｎｍ以上である場合、本実施形態に係る半導体基板の製造方法により製造されたＧａＮ層の表面ピット密度が１０個／ｃｍ２以下となる。したがって、本実施形態に係る半導体基板の製造方法において、ＧａＮ層の表面ピット密度が１０個／ｃｍ２以下となり、且つ電流変動率が７０％以上となる条件は、斜線領域６２に示されるＧａＮ層の膜厚が２５０ｎｍ以上の場合である。
以上に説明した、本実施形態の半導体基板の製造方法によって得られる効果について説明する。前述したように、本実施形態に係る半導体基板１の製造方法によれば、ＡｌＧａＮ層４の成長後であってＧａＮ層５を成長する前に、８０秒以上２２０秒以下の範囲に含まれる時間の間、ＩＩＩ族ガス（Ｇａ原料ガス）の供給が中断される。これにより、ＡｌＧａＮ層４の表面４ａに微細な凹凸構造Ｒ１が形成される。当該凹凸構造Ｒ１に沿ってＧａＮ層５における横方向の成長が助長されることにより、ＡｌＧａＮ層４の表面４ａ上に平坦なＧａＮ層５が形成される。したがって、ＧａＮ層５の結晶品質を改善できる。そして、上記製造方法によって製造された半導体基板を用いた半導体装置は、良好な電気特性及び長期信頼性を有する。
図１７は、変形例に係る半導体基板の製造方法における温度変化及びガスタイミングを示すチャートである。図１７に示されるように、ＧａＮ層５の成長中断時間である期間Ｄ１において、Ａｌ原料ガス及びＧａ原料ガスの供給を停止するだけでなく、Ｎ原料ガス（Ｖ族ガス）の供給を停止している。期間Ｄ１においてＶ族ガス（Ｎ原料ガス）の供給が中断されてもＡｌＧａＮ層４の表面４ａに微細な凹凸構造Ｒ１が形成されるため、上述した効果が得られると共に、Ｖ族ガスの使用量が低減される。
本発明による半導体基板の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態に記載された条件を変更して、基板上にＡｌＮ層、ＡｌＧａＮ層及びＧａＮ層等を形成してもよい。
１…半導体基板、２…基板、３…ＡｌＮ層、４，４Ａ〜４Ｃ…ＡｌＧａＮ層、５，５Ａ〜５Ｃ…ＧａＮ層、６…電子供給層、７…キャップ層、１１…トランジスタ、２１…格子欠陥、２２…電子、Ａ〜Ｆ，Ｄ１…期間、Ｐ…ピット、Ｒ１，Ｒ２…凹凸構造。

Claims (6)

  1. 基板上に有機金属気相成長法によりＡｌＮ層を成長する工程と、
    前記ＡｌＮ層上に前記有機金属気相成長法によりＩＩＩ族ガス及びＶ族ガスを用いて、Ａｌの含有量が３．５％以上９％以下であるＡｌＧａＮ層を成長する工程と、
    前記ＡｌＧａＮ層の表面上に、前記有機金属気相成長法により前記ＩＩＩ族ガス及び前記Ｖ族ガスを用いて２５０ｎｍ以上１４００ｎｍ以下の膜厚を有するＧａＮ層を成長する工程と、
    前記ＧａＮ層上に前記有機金属気相成長法により窒化物半導体からなる電子供給層を成長する工程と、
    を備え、
    前記ＡｌＧａＮ層の成長後であって前記ＧａＮ層を成長する前に、８０秒以上２２０秒以下の範囲に含まれる時間の間、前記ＩＩＩ族ガスの供給を中断する、
    半導体基板の製造方法。
  2. 前記ＩＩＩ族ガスの供給を中断する工程において、前記Ｖ族ガスの供給を中断する、請求項１に記載の半導体基板の製造方法。
  3. 前記ＩＩＩ族ガスはトリメチルガリウムであり、
    前記Ｖ族ガスはアンモニアである、請求項１又は２に記載の半導体基板の製造方法。
  4. 前記電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮおよびＩｎＡｌＧａＮの何れかを含む請求項１〜３のいずれか一項に記載の半導体基板の製造方法。
  5. 基板と、
    前記基板の表面に設けられたＡｌＮ層と、
    前記ＡｌＮ層の表面に設けられ、Ａｌの含有量が３．５％以上９％以下であるＡｌＧａＮ層と、
    前記ＡｌＧａＮ層の表面に設けられ、２５０ｎｍ以上１４００ｎｍ以下の膜厚を有し、表面ピット密度が１０個／ｃｍ２以下であるＧａＮ層と、
    前記ＧａＮ層上に設けられ、窒化物半導体からなる電子供給層と、
    前記電子供給層上に設けられたソース電極及びドレイン電極と、
    前記電子供給層上であって、前記ソース電極及び前記ドレイン電極の間に設けられたゲート電極と、
    を備える半導体装置。
  6. 前記電子供給層は、ＡｌＧａＮ、ＩｎＡｌＮおよびＩｎＡｌＧａＮの何れかを含む請求項５に記載の半導体装置。
JP2014063797A 2014-03-26 2014-03-26 半導体基板の製造方法及び半導体装置 Pending JP2015185809A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014063797A JP2015185809A (ja) 2014-03-26 2014-03-26 半導体基板の製造方法及び半導体装置
US14/667,435 US20150279658A1 (en) 2014-03-26 2015-03-24 Method of growing nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014063797A JP2015185809A (ja) 2014-03-26 2014-03-26 半導体基板の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2015185809A true JP2015185809A (ja) 2015-10-22

Family

ID=54191388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014063797A Pending JP2015185809A (ja) 2014-03-26 2014-03-26 半導体基板の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US20150279658A1 (ja)
JP (1) JP2015185809A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019500755A (ja) * 2015-12-28 2019-01-10 日本テキサス・インスツルメンツ株式会社 Ｉｉｉａ−ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6760556B2 (ja) * 2016-11-30 2020-09-23 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法
JP2019012726A (ja) * 2017-06-29 2019-01-24 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217115A (ja) * 2001-01-18 2002-08-02 Sony Corp 結晶膜、結晶基板および半導体装置
JP2003068660A (ja) * 2001-08-29 2003-03-07 Sumitomo Electric Ind Ltd 窒化物系半導体の製造方法
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2012178495A (ja) * 2011-02-28 2012-09-13 Renesas Electronics Corp 半導体装置
JP2013004750A (ja) * 2011-06-16 2013-01-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013074211A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 半導体装置
JP2013207257A (ja) * 2012-03-29 2013-10-07 Toyoda Gosei Co Ltd Ｇａを含むＩＩＩ族窒化物半導体の製造方法
JP2014017422A (ja) * 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852161B2 (en) * 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
CN100595937C (zh) * 2002-08-01 2010-03-24 日亚化学工业株式会社 半导体发光元件及发光装置
CN102369590A (zh) * 2009-04-03 2012-03-07 松下电器产业株式会社 氮化物半导体的结晶生长方法和半导体装置的制造方法
JP5799604B2 (ja) * 2011-06-21 2015-10-28 住友電気工業株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217115A (ja) * 2001-01-18 2002-08-02 Sony Corp 結晶膜、結晶基板および半導体装置
JP2003068660A (ja) * 2001-08-29 2003-03-07 Sumitomo Electric Ind Ltd 窒化物系半導体の製造方法
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2012178495A (ja) * 2011-02-28 2012-09-13 Renesas Electronics Corp 半導体装置
JP2013004750A (ja) * 2011-06-16 2013-01-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013074211A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 半導体装置
JP2013207257A (ja) * 2012-03-29 2013-10-07 Toyoda Gosei Co Ltd Ｇａを含むＩＩＩ族窒化物半導体の製造方法
JP2014017422A (ja) * 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019500755A (ja) * 2015-12-28 2019-01-10 日本テキサス・インスツルメンツ株式会社 Ｉｉｉａ−ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
JP7068676B2 (ja) 2015-12-28 2022-05-17 テキサス インスツルメンツ インコーポレイテッド Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック

Also Published As

Publication number Publication date
US20150279658A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
JP5095253B2 (ja) 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP5634681B2 (ja) 半導体素子
JP5552923B2 (ja) 半導体装置およびその製造方法
JP5758880B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
JP2016511545A (ja) 半絶縁性ｉｉｉ族窒化物の混合ドーピング
JP6729416B2 (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
JP5883331B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
JP2006261179A (ja) 半導体ウェハー及びその製造方法
JP6696244B2 (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP5465295B2 (ja) 化合物半導体装置、およびその製造方法
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2012015304A (ja) 半導体装置
JP2010267658A (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2015192026A (ja) 半導体装置の製造方法
JP4822457B2 (ja) 半導体装置の製造方法
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
JP5135686B2 (ja) Ｉｉｉ族窒化物半導体素子
JP2015185809A (ja) 半導体基板の製造方法及び半導体装置
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2014090065A (ja) 窒化物系半導体エピタキシャルウエハ及び窒化物系電界効果型トランジスタ
JP2018098356A (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
JP6815278B2 (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180522