JP2006135241A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006135241A
JP2006135241A JP2004325089A JP2004325089A JP2006135241A JP 2006135241 A JP2006135241 A JP 2006135241A JP 2004325089 A JP2004325089 A JP 2004325089A JP 2004325089 A JP2004325089 A JP 2004325089A JP 2006135241 A JP2006135241 A JP 2006135241A
Authority
JP
Japan
Prior art keywords
electrode
layer
semiconductor device
schottky junction
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004325089A
Other languages
English (en)
Other versions
JP4379305B2 (ja
Inventor
Shinichi Iwagami
信一 岩上
Osamu Machida
修 町田
Ryohei Baba
良平 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2004325089A priority Critical patent/JP4379305B2/ja
Publication of JP2006135241A publication Critical patent/JP2006135241A/ja
Application granted granted Critical
Publication of JP4379305B2 publication Critical patent/JP4379305B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】 融点が高くかつ高温にて熱処理してもリーク電流の小さい電極材料を用いることで、リーク電流特性を向上させることができる窒化物系半導体装置を提供する。
【解決手段】 本発明の窒化物系半導体装置は、Si基板1上に、AlN/GaNバッファ層2、アンドープGaN層3、n型AlGaN活性層4が順次積層され、n型AlGaN活性層4上に、Ti/Alのオーム性接触のソース電極5、Ti/Alのオーム性接触のドレイン電極6およびRhからなるショットキー接合のゲート電極7が形成されていることを特徴とする。
【選択図】 図1

Description

本発明は、窒化物系化合物半導体領域を有する半導体装置に関し、特に、漏れ電流(リーク電流)特性に優れた窒化物系化合物半導体領域を有する半導体装置に関するものである。
近年、窒化物系化合物半導体領域を有する半導体装置は、絶縁破壊電圧が極めて大きく、飽和ドリフト速度や移動度も大きいために、高周波・高出力用電子デバイスとして注目されている。
特に、組成の異なる2種類の窒化物系化合物半導体を積層した構造の半導体装置においては、これらの窒化物系化合物半導体領域を構成する窒化物系化合物半導体の自発分極によって発生した分極電荷(キャリア)が、これらの窒化物系化合物半導体領域の界面近傍に発生する。
また、これらの窒化物系化合物半導体領域の間に格子歪を生じた形で、上層の窒化物系化合物半導体領域を連続して結晶成長させると、これらの窒化物系化合物半導体領域の界面近傍に、ピエゾ電気分極(またはピエゾ電界分極)に基づくキャリアが発生する。さらに、これらの窒化物系化合物半導体領域は、バンドギャップエネルギーの差が大きいので、キャリアが前記界面近傍にたまりやすい。
以上により、これらの窒化物系化合物半導体領域の界面近傍に高濃度の2次元キャリアが発生し、さらなるデバイスの高性能化を図ることができる。
図10は、従来の窒化物系化合物半導体を用いたヘテロ接合電界効果型トランジスタ(HFET)を示す断面図であり、図において、101はサファイア基板、102は低温成長のGaNバッファ層、103はGaN電子走行層、104は膜厚が5nmのAlGaNスペーサ層、105は膜厚が20nm、キャリア濃度が1×1018cm−3のAlGaN電子供給層、107はAlGaN電子供給層105の上に形成されAlGaN電子供給層105と低抵抗性接触のソース電極、108はAlGaN電子供給層105の上に形成されAlGaN電子供給層105と低抵抗性接触のドレイン電極、109はAlGaN電子供給層105の上に形成されAlGaN電子供給層105とショットキー接合のゲート電極である。
一般的に、n型半導体の上に形成されたゲート電極に用いる電極材料は、後述する特許文献1に記載のニッケル(Ni)、白金(Pt)、金(Au)等の仕事関数の大きい金属が知られている。これらの金属は、p型半導体に対して低抵抗性を有する電極材料であることから、n型半導体に対してはショットキー接合の電極材料である。
米国特許第5192987号明細書
しかしながら、前記ニッケルや金など前記AlGaN電子供給層105とショットキー接合を有するゲート電極材料は、高温(400℃以上)で加熱処理すると前記AlGaN電子供給層105と反応し、逆バイアス印加時のリーク電流が増加するので、半導体装置の特性が極めて悪化するという問題点があった。また、高温動作時おける半導体装置の特性が劣化しやすいという問題点があった。
本発明は、上記の事情を鑑みてなされたものであって、比較的リーク電流が低く、高温熱処理を行ってもリーク電流の増大がなく、高温状態においても安定した動作を行う窒化物系化合物半導体領域を有する半導体装置を提供することを目的とする。
上記課題を解決するために、本発明は次の様な半導体装置を提供した。
すなわち、請求項1記載の半導体装置は、基板と、この基板の主面に形成された窒化物系化合物半導体からなる主半導体領域と、この主半導体領域の表面に形成され、かつ該主半導体領域との界面にロジウムまたはロジウムを含む合金からなるショットキー接合を有する電極とを備えてなることを特徴とする。
請求項2記載の半導体装置は、請求項1記載の半導体装置において、前記ショットキー接合を有する電極と接触することなく、前記主半導体領域の表面または前記基板を介して前記ショットキー接合を有する電極と電気的に接続される第2の電極を備えてなることを特徴とする。
請求項3記載の半導体装置は、請求項1または2記載の半導体装置において、前記主半導体領域の表面かつ前記ショットキー接合を有する電極の周囲に形成された抵抗膜を有し、この抵抗膜は、前記ショットキー接合を有する電極よりも高いシート抵抗を有するとともに、前記主半導体領域との間にショットキー接合を有してなることを特徴とする。
請求項4記載の半導体装置は、請求項1または2記載の半導体装置において、前記ショットキー接合を有する電極よりも高いシート抵抗を有し、かつトンネル効果を生じる厚みを有する第3の電極を、前記ショットキー接合を有する電極と前記主半導体領域の主面との間に形成したことを特徴とする。
請求項5に記載の半導体装置は、請求項1ないし4のいずれか1項記載の半導体装置において、前記ショットキー接合を有する電極は、ロジウムまたはロジウムを含む合金を形成した後、加熱処理してなることを特徴とする。
本発明の窒化物系化合物半導体層を有する半導体装置によれば、n型窒化物系化合物半導体層からなる主半導体領域上に主半導体領域とショットキー接合を有する電極を、RhまたはRhを含む合金で形成した。前記RhまたはRhを含む合金は、仕事関数の大きい金属であって、前記RhまたはRhを含む合金の融点はNiやAu等の融点よりも高く、同族のPtやPdの融点よりも高い。一般的に、金属は融点の1/10程度の温度で自己表面拡散が起こり始め、融点の1/3程度の温度で合金化が始まる。よって、前記RhまたはRhを含む合金を用いて前記ショットキー接合を有する電極を形成すると、前記ショットキー接合を有する電極と前記主半導体領域との界面において高温で熱処理した際の反応が生じにくい特徴を有する。
したがって、上記の電極と前記主半導体領域との界面を安定化することができ、逆方向電圧を印加した時に発生するリーク電流を抑制することができる。更に、この半導体装置を高温で動作させた場合においても、上記の電極と前記主半導体領域との界面において反応が生じにくくなり、この半導体装置の高温時の動作を安定化することができる。更に、前記RhまたはRhを含む合金を熱処理することにより、前記主半導体領域との密着性が向上し、更にリーク電流を抑制することができる。
本発明の窒化物系半導体装置の各実施の形態について図面に基づき説明する。
なお、これらの実施の形態は、発明の趣旨をより良く理解させるために詳細に説明するものであるから、特に指定の無い限り、本発明を限定するものではない。
「第1の実施形態」
本発明の窒化物系半導体装置の第1の実施形態について、ラテラル型のヘテロ接合電界効果型トランジスタ(HFET)を例に取り説明する。
図1は本実施形態のHFETを示す断面図であり、このHFETは、シリコン(Si)からなる基板1、基板1の主面上にAlN/GaNからなる多層構造のバッファ層2、アンドープのGaN層3、n型のAlGaN層4からなる主半導体領域が形成され、n型のAlGaN層4の表面には、Ti/Alの2層構造からなるn型のAlGaN層4と低抵抗性接触のソース電極5、Ti/Alの2層構造からなるn型のAlGaN層4と低抵抗接触のドレイン電極6、ロジウム(Rh)で構成されたn型のAlGaN層4とショットキー接合のゲート電極7を備えている。
このGaN層3の上部のAlGaN層4の近傍には、二次元キャリア(2次元電子ガス層)3aが発生している。
ゲート電極7は、Rhのみからなる単層の電極でもよいが、Rhを含む合金からなる電極としてもよい。ここで、Rhを含む合金とは、Rhを電極の構成元素として含まれている合金であって、電極材料のRhの一部が合金化されていない混合物の状態も含むものとする。
また、例えば、ワイヤボンディングとの密着性を考慮する場合には、図2に示す様に、Rhまたはその合金層7a上に、Ti層7b、金(Au)層7c等の金属層を順次積層し、ワイヤボンディングとRhまたはその合金層7aとの間にワイヤボンディングとの密着性が良好な電極材料を有する構成としてもよい。また、Au層7cの替わりにAl層としてもよい。
次に、本実施形態のHFETの製法について説明する。
まず、清浄なSi基板1上に、化学的気相成長法(CVD)により、AlN/GaNからなる多層構造のバッファ層2、アンドープのGaN層3、n型のAlGaN層4を順次積層し、次いで、スパッタ法を用いてAlGaN層4上にTi、Alを順次積層し、その後エッチングによりパターニングし、ソース電極5及びドレイン電極6とする。次いで、ソース電極5及びドレイン電極6を例えば650℃にて10分間、熱処理する。次いで、スパッタ法によりAlGaN層4上にRhを成膜し、リフトオフ法によりパターニングし、AlGaN層4とショットキー接合のゲート電極7とする。次いで、このゲート電極7、すなわちRhを300〜600℃の温度範囲にて20〜60分間、熱処理する。例えば、550℃にて30分間等である。
ここで、ゲート電極7を構成しているRhの融点は1966℃であり、従来ショットキー電極材料として使用されているニッケル(Ni:1455℃)や金(Au:1063℃)より高く、同族の白金(Pt:1769℃)やパラジウム(Pd:1552℃)よりも高い。一般的に、金属は融点の1/10程度の温度で自己表面拡散が起こり始め、融点の1/3程度の温度で合金化が始まる。したがって、ゲート電極7を上記の温度範囲にて熱処理しても、Rhまたはその合金から構成されたゲート電極7とAlGaN層4とが接する界面において従来のNiやAuや同族のPt及びPdの電極材料と比べて合金化が生じ難い。よって、ゲート電極7とAlGaN層4において良好なショットキー障壁を形成することが可能であり、逆方向電圧を印加した場合、リーク電流を抑制することができる。
更に、ゲート電極材料であるRhを積層した後、ゲート電極に熱処理を加えてゲート電極7を形成すると、ゲート電極7とAlGaN層4との密着性が向上し、熱処理前に比べてリーク電流を低減することができる。
以上説明した様に、第1の実施形態のHFETによれば、AlGaN層4とショットキー接合のRhまたはその合金からなるゲート電極7で構成することで、リーク電流を抑制することができる。
なお、ここではSi基板1を用いたが、サファイア基板、GaN基板、GaAs基板、SiC基板を用いてもよい。
また、エピタキシャル層であるn型AlGaN層4は、BN、AlBN、GaInN等、B、Al、In、Gaの群から選択される1種または2種以上と、Nとを組み合わせてなる窒化物としてもよい。
また、バッファ層2をAlN/GaNからなる多層構造としたが、バッファ層としての機能を有する層であればよく、例えば、AlN層単体でもよい。
また、二次元キャリアを発生する2層構造のGaN層3およびAlGaN層4を、二次元キャリアを発生しない単層構造のGaN層に替えてもよい。
また、ドレイン電極6及びソース電極7を、Ti/Alの2層構造としたが、AlGaN層4と低抵抗接触を有する金属材料からなる電極に替えてもよい。
「第2の実施形態」
図3は、本発明の第2の実施形態のショットキーバリアダイオード(SBD)を示す断面図であり、AlGaN層4の上にAlGaN層4と低抵抗接触を有するカソード31と、AlGaN層4の上にAlGaN層4とショットキー接合を有するロジウムまたはその合金からなるアノード32を有する。
カソード31およびアノード32の平面構造は、図4に示すように、円環状のカソード31a(またはアノード32a)の中心部に円板状のアノード32a(またはカソード31a)を配置した構成としてもよい。また、図5に示すように、櫛型状のカソード31b(またはアノード32b)を囲むように、櫛型状電極を有するアノード32b(またはカソード31b)を配置した構成としてもよい。
本実施形態では、横型ショットキーバリアダイオード(SBD)を例に示したが、縦型ショットキーバリアダイオード(SBD)であってもよい。
縦型SBDのアノードをロジウムまたはその合金からなる電極とすることで、第1の実施形態と同様の効果を得ることができる。
「第3の実施形態」
図6は本発明の第3の実施形態のHFETを示す断面図であり、ロジウムまたはその合金からなるゲート電極7の上部のみを面方向に拡張したフィールドプレート構造のゲート電極51の例である。このゲート電極51は、AlGaN層4の上にT字型に形成されている。
このゲート電極51とソース電極5とドレイン電極6で囲まれた領域においては、半導体装置の信頼性を向上させるSiNx等からなるパッシベーション膜41が形成されている。
「第4の実施形態」
図7は本発明の第4の実施形態のHFETを示す断面図であり、基板の主面に形成された窒化物系化合物半導体から成る主半導体領域の表面に形成されたショットキー接合を有するロジウムまたはその合金からなるゲート電極7の周囲に隣接しかつ包囲する抵抗膜61を有した例である。
抵抗膜61は、ゲート電極7のシート抵抗よりも高いシ−ト抵抗を有し、且つ主半導体領域の表面との間にショットキー接合を形成している。この抵抗膜61は、ゲート電極7よりも高抵抗であるため、高抵抗ショットキバリア形フィールドプレートとして機能し、ゲート電極7の周辺部に電界が集中しないように空乏層を広げる(空乏層の曲率を緩和する)機能を有する。
この抵抗膜61は、酸化チタン(TiOx)、酸化ニッケル(NiOx)、酸化パラジウム(PdOx)、酸化白金(PtOx)、酸化ロジウム(RhOx)等が好適に用いられる。ただし、この抵抗膜61のシート抵抗は10kΩ/□以上であり、この抵抗膜61を構成する物質は一般的な酸化物より酸化数が少ない(Xが少ない)物質で構成された高抵抗物質であって絶縁物ではない。例えば、酸化チタン(TiOx)は、完全な絶縁物と見なせる2酸化チタン(TiO2)よりも酸素が少ない、いわゆる酸素欠損型の酸化チタン(Xは2より少ない1.8や1.9等)と考えられる。ここで、抵抗膜61の厚さは所定のシート抵抗が得られる厚さであれば良いが、抵抗膜61形成時の膜厚制御や膜の温度から判断して、この抵抗膜61の厚さは20オングストローム以上であることが望ましく、この抵抗膜61形成時の膜の形成温度や形成時間から判断して、この抵抗膜61の厚さは300オングストローム以下であることが望ましい。
本実施形態のHFETにおいては、第1の実施形態と同様の効果を得ることができる。さらに、ゲート電極7によって発生する空乏層と、抵抗膜61によって発生する空乏層とがAlGaN層4内において連続的に形成されると、ゲート電極7の周辺部における電界の集中が生じないので、更なる耐圧の向上を図ることができる。
「第5の実施形態」
図8は本発明の第5の実施形態のHFETを示す断面図であり、MIS構造のHFETの例である。
AlGaN層4とAlGaN層4の上に形成されたロジウムまたはその合金からなるゲート電極7の間に酸化ケイ素(SiO2)、窒化ケイ素(Si3N4)、酸化アルミニウム(Al2O3)等から構成される膜71を有する。この膜71は、絶縁膜でも良いが、この膜71を第4の実施形態の抵抗膜61に変更し、酸化ケイ素(SiOx)、窒化ケイ素(Si3Nx)、酸化アルミニウム(Al2Ox)等としてもよい。この膜71は、抵抗膜61と同様、一般的な酸化物より酸化数が少ない(Xが少ない)物質で構成された高抵抗物質であって絶縁物ではない。例えば酸化ケイ素(SiOx)は、完全な絶縁物とみなすことができる2酸化ケイ素(SiO2)よりも酸素が少ない、いわゆる酸素欠損型の酸化ケイ素(Xは2より少ない1.8や1.9等)と考えられる。
なお、膜71は、ゲート電極7とAlGaN層4との間でトンネル効果が生じることの可能な厚さであることが望ましく、20オングストローム以上かつ80オングストローム以下であることが望ましい。
本実施形態のHFETにおいては、第1の実施形態と同様の効果を得ることができる。さらに、ゲート電極7によって発生する空乏層と、膜71によって発生する空乏層とがAlGaN層4内において連続的に形成されると、ゲート電極7の周辺部における電界の集中が生じないので、更なる耐圧の向上を図ることができる。
「第6の実施形態」
図9は、本発明の第6の実施形態のHFETを示す断面図であり、AlGaN層4の上に形成されたロジウムまたはその合金から構成されたゲート電極7と、AlGaN層4の上にAlGaN層4とは異なる半導体層81を形成し、半導体層81の上にソース電極5又はドレイン電極6を形成した例である。
なお、ソース電極5及びドレイン電極6は、電気的にゲート電極7と接続されていれば良いので、ソース電極5又はドレイン電極6がゲート電極7と異なる半導体層の上に形成されても良い。
本発明の第1の実施形態のHFETを示す断面図である。 本発明の第1の実施形態のHFETのゲート電極の変形例を示す断面図である。 本発明の第2の実施形態のSBDを示す断面図である。 本発明の第2の実施形態のSBDの電極構造を示す平面図である。 本発明の第2の実施形態のSBDの電極構造の変形例を示す平面図である。 本発明の第3の実施形態のHFETを示す断面図である。 本発明の第4の実施形態のHFETを示す断面図である。 本発明の第5の実施形態のHFETを示す断面図である。 本発明の第6の実施形態のHFETを示す断面図である。 従来のHFETを示す断面図である。
符号の説明
1 Si基板
2 バッファ層
3 GaN層
3a 二次元キャリア
4 AlGaN層
5 ソース電極
6 ドレイン電極
7 ゲート電極
7a Rhまたはその合金層
7b Ti層
7c Au層
31、31a、31b カソード
32、32a、32b アノード
41 パッシベーション膜
51 ゲート電極
61 抵抗膜
71 膜
81 半導体領域

Claims (5)

  1. 基板と、
    この基板の主面に形成された窒化物系化合物半導体からなる主半導体領域と、
    この主半導体領域の表面に形成され、かつ該主半導体領域との界面にロジウムまたはロジウムを含む合金からなるショットキー接合を有する電極と
    を備えてなることを特徴とする半導体装置。
  2. 前記ショットキー接合を有する電極と接触することなく、前記主半導体領域の表面または前記基板を介して前記ショットキー接合を有する電極と電気的に接続される第2の電極を備えてなることを特徴とする請求項1記載の半導体装置。
  3. 前記主半導体領域の表面かつ前記ショットキー接合を有する電極の周囲に形成された抵抗膜を有し、この抵抗膜は、前記ショットキー接合を有する電極よりも高いシート抵抗を有するとともに、前記主半導体領域との間にショットキー接合を有してなることを特徴とする請求項1または2記載の半導体装置。
  4. 前記ショットキー接合を有する電極よりも高いシート抵抗を有し、かつトンネル効果を生じる厚みを有する第3の電極を、前記ショットキー接合を有する電極と前記主半導体領域の主面との間に形成したことを特徴とする請求項1または2記載の半導体装置。
  5. 前記ショットキー接合を有する電極は、ロジウムまたはロジウムを含む合金を形成した後、加熱処理してなることを特徴とする請求項1ないし4のいずれか1項記載の半導体装置。
JP2004325089A 2004-11-09 2004-11-09 半導体装置 Expired - Fee Related JP4379305B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004325089A JP4379305B2 (ja) 2004-11-09 2004-11-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004325089A JP4379305B2 (ja) 2004-11-09 2004-11-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2006135241A true JP2006135241A (ja) 2006-05-25
JP4379305B2 JP4379305B2 (ja) 2009-12-09

Family

ID=36728489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004325089A Expired - Fee Related JP4379305B2 (ja) 2004-11-09 2004-11-09 半導体装置

Country Status (1)

Country Link
JP (1) JP4379305B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091454A (ja) * 2006-09-29 2008-04-17 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2009060049A (ja) * 2007-09-03 2009-03-19 Sanken Electric Co Ltd 窒化物系化合物半導体装置
JP2010087274A (ja) * 2008-09-30 2010-04-15 Sanken Electric Co Ltd 半導体装置
JP2010114285A (ja) * 2008-11-07 2010-05-20 New Japan Radio Co Ltd 半導体装置
CN102214701A (zh) * 2010-04-08 2011-10-12 松下电器产业株式会社 氮化物半导体元件
JP2011238805A (ja) * 2010-05-11 2011-11-24 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法および電子装置
JP2013058626A (ja) * 2011-09-08 2013-03-28 Advanced Power Device Research Association 半導体基板の製造方法及び半導体装置
JP2013153190A (ja) * 2013-03-15 2013-08-08 Fujitsu Ltd 化合物半導体装置とその製造方法
JP2013179359A (ja) * 2008-02-13 2013-09-09 Toshiba Corp 半導体装置
US9041064B2 (en) 2006-11-21 2015-05-26 Cree, Inc. High voltage GaN transistor
JP2015204331A (ja) * 2014-04-11 2015-11-16 豊田合成株式会社 半導体装置、半導体装置の製造方法
US9240473B2 (en) 2007-03-23 2016-01-19 Cree, Inc. High temperature performance capable gallium nitride transistor
US9419124B2 (en) 2001-07-24 2016-08-16 Cree, Inc. Insulating gate AlGaN/GaN HEMT
JP2017037966A (ja) * 2015-08-10 2017-02-16 ローム株式会社 窒化物半導体デバイス
CN114023808A (zh) * 2021-11-04 2022-02-08 西安电子科技大学 带P型终端的AlGaN/GaN异质结多沟道功率二极管及制作方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224427B2 (en) 2001-07-24 2019-03-05 Cree, Inc. Insulting gate AlGaN/GaN HEMT
US9419124B2 (en) 2001-07-24 2016-08-16 Cree, Inc. Insulating gate AlGaN/GaN HEMT
JP2008091454A (ja) * 2006-09-29 2008-04-17 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
US9041064B2 (en) 2006-11-21 2015-05-26 Cree, Inc. High voltage GaN transistor
US9450081B2 (en) 2006-11-21 2016-09-20 Cree, Inc. High voltage GaN transistor
US9240473B2 (en) 2007-03-23 2016-01-19 Cree, Inc. High temperature performance capable gallium nitride transistor
JP2009060049A (ja) * 2007-09-03 2009-03-19 Sanken Electric Co Ltd 窒化物系化合物半導体装置
JP2013179359A (ja) * 2008-02-13 2013-09-09 Toshiba Corp 半導体装置
JP2010087274A (ja) * 2008-09-30 2010-04-15 Sanken Electric Co Ltd 半導体装置
JP2010114285A (ja) * 2008-11-07 2010-05-20 New Japan Radio Co Ltd 半導体装置
CN102214701A (zh) * 2010-04-08 2011-10-12 松下电器产业株式会社 氮化物半导体元件
JP2011222722A (ja) * 2010-04-08 2011-11-04 Panasonic Corp 窒化物半導体素子
JP2011238805A (ja) * 2010-05-11 2011-11-24 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法および電子装置
JP2013058626A (ja) * 2011-09-08 2013-03-28 Advanced Power Device Research Association 半導体基板の製造方法及び半導体装置
JP2013153190A (ja) * 2013-03-15 2013-08-08 Fujitsu Ltd 化合物半導体装置とその製造方法
JP2015204331A (ja) * 2014-04-11 2015-11-16 豊田合成株式会社 半導体装置、半導体装置の製造方法
JP2017037966A (ja) * 2015-08-10 2017-02-16 ローム株式会社 窒化物半導体デバイス
CN114023808A (zh) * 2021-11-04 2022-02-08 西安电子科技大学 带P型终端的AlGaN/GaN异质结多沟道功率二极管及制作方法

Also Published As

Publication number Publication date
JP4379305B2 (ja) 2009-12-09

Similar Documents

Publication Publication Date Title
JP6580267B2 (ja) 半導体装置および半導体装置の製造方法
JP4866007B2 (ja) 化合物半導体装置
JP5457292B2 (ja) 窒化物半導体装置
JP5621006B2 (ja) 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法
JP5401758B2 (ja) 半導体装置及びその製造方法
JP4379305B2 (ja) 半導体装置
JP5526470B2 (ja) 窒化物系化合物半導体装置
US9331155B2 (en) Semiconductor device and manufacturing method
US9153682B2 (en) Semiconductor device
JP2013153185A (ja) ショットキーダイオードの性能を向上させる第2のショットキー接触金属層
JP2007329350A (ja) 半導体装置
JP5202897B2 (ja) 電界効果トランジスタおよびその製造方法
JP2012204351A (ja) 窒化物半導体装置及びその製造方法
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP5355927B2 (ja) 半導体装置および半導体装置の製造方法
US20110006307A1 (en) Group III-Nitride Semiconductor Schottky Diode and Its Fabrication Method
JP2007208037A (ja) 半導体素子
JP2009076874A (ja) ショットキーバリアダイオードおよびその製造方法
JP4415531B2 (ja) 半導体素子とその製造方法
JP5113375B2 (ja) 窒化物半導体装置
JP2008172085A (ja) 窒化物半導体装置及びその製造方法
JP5877967B2 (ja) 化合物半導体装置
JP2009060065A (ja) 窒化物半導体装置
JP5431756B2 (ja) Iii族窒化物半導体からなる半導体装置
WO2023233766A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090907

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees