JP2013058626A - 半導体基板の製造方法及び半導体装置 - Google Patents

Abstract

【課題】基板に形成された窒化ガリウム系半導体で形成された半導体層におけるドーパント濃度がばらつくと、半導体層を用いた半導体装置の特性がばらつくので、半導体層におけるドーパント濃度のばらつきが抑えられた層を有する半導体基板を得る。
【解決手段】基板に、窒化ガリウム系半導体で形成された半導体層を形成する半導体層形成段階と、半導体層に、中性子線を照射して、半導体層に含まれるガリウム原子の一部をゲルマニウム原子に変換する照射段階と、を備える半導体基板の製造方法を提供する。
【選択図】図１

Description

本発明は、半導体基板の製造方法及び半導体装置に関する。

ドーパントガスとしてＳｉＨ_４（モノシラン）ガスを用い、ＭＯＣＶＤ（有機金属気相成長）法で、基板上に成長されたｎ型のＧａＮ（窒化ガリウム）層が知られている（例えば、特許文献１参照）。
特許文献１ 特開２００７−１４９９８５号公報

基板にドーパントガスを用いてＭＯＣＶＤ法で窒化ガリウム系半導体層を形成すると、窒化ガリウム系半導体層の厚さ方向、及び、基板の面内方向で、ドーパントの濃度がばらつく。窒化ガリウム系半導体層の形成中に、ドーパントガスの流れを均一にすることが困難であること、及び、ドーパント原子が偏析することが、ドーパント濃度のばらつきの原因となる。

ドーパント濃度のばらつきは、窒化ガリウム系半導体層を用いた半導体装置の特性がばらつく原因となる。例えば、窒化ガリウム系半導体層が他の領域より高い領域は、リーク電流が流れやすく、耐圧が低い部分となる。また、１枚の基板に複数の半導体装置が形成されるときには、ドーパント濃度がばらつくと、１枚の基板に形成された半導体装置の特性が互いにばらつくので、歩留り低下の原因となる。したがって、窒化ガリウム系半導体層におけるドーパント濃度のばらつきを抑えることが望まれる。

本発明の第１の態様においては、基板に、窒化ガリウム系半導体で形成された半導体層を形成する半導体層形成段階と、半導体層に、中性子線を照射して、半導体層に含まれるガリウム原子の一部をゲルマニウム原子に変換する照射段階と、を備える半導体基板の製造方法を提供する。

本発明の第２の態様においては、基板と、基板上に窒化ガリウム系半導体で形成され、中性子線が照射されてガリウム原子の一部がゲルマニウム原子に変換されたｎ型半導体層と、ｎ型半導体層に電気的に接続された第１電極と、ｎ型半導体層に電気的に接続された第２電極と、を備える半導体装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の第１の実施形態に係る半導体基板の製造方法を示す模式的な断面図である。 第１の実施形態に係る半導体基板の発光特性を示す写真である。 第１の実施形態に係る半導体基板の半導体層におけるドーパント濃度の深さ方向の分布を示す、ＳＩＭＳ（２次イオン質量分析）結果である。 第１の実施形態に係る半導体基板の、半導体層における電子のＤＯＳ（状態密度）のシミュレーション結果である。 本発明の第２の実施形態に係る横型ショットキーバリアダイオードの模式的な断面図である。 第２の実施形態に係る横型ショットキーバリアダイオードの模式的な上視図である。 第２の実施形態に係る横型ショットキーバリアダイオードの製造プロセスにおいて、半導体層上に保護膜及びフォトレジストが形成された状態を示す模式的な断面図である。 第２の実施形態に係る横型ショットキーバリアダイオードの製造プロセスにおいて、イオンが注入されて、コンタクト領域が形成された状態を示す模式的な断面図である。 第２の実施形態に係る横型ショットキーバリアダイオードの製造プロセスにおいて、半導体層上にオーミック電極形成用のフォトレジストが形成された状態を示す模式的な断面図である。 第２の実施形態に係る横型ショットキーバリアダイオードの製造プロセスにおいて、オーミック電極が形成された状態を示す模式的な断面図である。 第２の実施形態に係る横型ショットキーバリアダイオードの製造プロセスにおいて、ショットキー電極形成用のフォトレジストが形成された状態を示す模式的な断面図である。 第２の実施形態に係る横型ショットキーバリアダイオードの整流特性を示すグラフである。 本発明の第３の実施形態に係る縦型ダイオードの模式的な断面図である。 本発明の第４の実施形態に係るｐｎダイオードの模式的な断面図である。 本発明の第５の実施形態に係るＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の模式的な断面図である。 第５の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、半導体層に開口部を形成した状態を示す模式的な断面図である。 第５の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、コンタクト領域が形成された状態を示す模式的な断面図である。 第５の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、絶縁層上にゲート電極が形成された状態を示す模式的な断面図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の第１の実施形態に係る半導体基板１００の製造方法を示す模式的な断面図である。半導体基板１００は、基板１０２、バッファ層１１０、及び、半導体層１２０を備える。基板１０２は、サファイア基板である。基板１０２は、その他に、シリコン基板、シリコンカーバイド基板、及び、ＧａＮ基板であってもよい。

バッファ層１１０は、基板１０２上に窒化ガリウム系半導体で形成される。バッファ層１１０は、半導体層１２０と基板１０２との、格子定数および熱膨張率などの特性差による相互作用を緩衝する。したがって、バッファ層１１０により、半導体層１２０と基板１０２との間の接合強度が向上する。バッファ層１１０は、例えば、アンドープのＧａＮで形成される。アンドープとは、ｐ型およびｎ型のいずれかの導電性を与えるドーパントを意図的に添加しないで形成された半導体膜であることを表す。

例えば、基板１０２として、直径が２インチ規格で、厚さが５００μｍのサファイア基板を用いる。バッファ層１１０は基板１０２上にエピタキシャル成長される。一例として、基板１０２をＭＯＣＶＤ装置に設置してから、ＴＭＧａ（トリメチルガリウム）及びＮＨ_３（アンモニア）が、それぞれ、１４μｍｏｌ／ｍｉｎ及び１２Ｌ／ｍｉｎの流量で、ＭＯＣＶＤ装置のチャンバーに導入されて、バッファ層１１０がアンドープのＧａＮで形成される。バッファ層１１０の厚さは、例えば、３０ｎｍである。バッファ層１１０の成長温度は例えば５５０℃である。

半導体層１２０は、基板１０２に窒化ガリウム系半導体で形成される。半導体層１２０は、例えば、アンドープのＧａＮでバッファ層１１０上に形成される。半導体層１２０はエピタキシャル成長される。一例として、バッファ層１１０が形成された基板１０２をＭＯＣＶＤ装置に設置してから、ＴＭＧａ及びＮＨ_３を、それぞれ、１９μｍｏｌ／ｍｉｎ及び１２Ｌ／ｍｉｎの流量で、ＭＯＣＶＤ装置のチャンバーに導入して、バッファ層１１０上にアンドープのＧａＮで半導体層１２０が形成される。半導体層１２０の厚さは、例えば、２０００ｎｍである。例えば、半導体層１２０の成長温度は１０５０℃で、成長圧力は５０Ｔｏｒｒである。

基板１０２に半導体層１２０が形成されてから、半導体層１２０に中性子線１３０が照射される。中性子線１３０とは、中性子の流れをいう。中性子線１３０は、例えば熱中性子の流れである。半導体層１２０に照射される中性子線１３０のエネルギーは、３０ｍｅＶ以下であることが好ましく、２５ｍｅＶであることがさらに好ましい。中性子線１３０の照射には、例えば、独立行政法人日本原子力研究開発機構の原子炉を用いることができる。半導体層１２０が形成された基板１０２を原子炉の照射室に導入する。半導体層１２０に熱中性子線１３０が照射されて、半導体層１２０に含まれるガリウム原子の一部が、ゲルマニウム原子に変換される。中性子線１３０は、半導体層１２０に対して、基板１０２と反対側から照射される。ただし、半導体層１２０に対して、基板１０２の側から照射されてもよい。

例えば、流速１×１０^１５ｃｍ^−２の中性子線１３０が２０００秒間、半導体層１２０に照射されて、半導体層１２０に含まれるゲルマニウム原子の濃度が１×１０^１７ｃｍ^−３となる。半導体層１２０に照射される中性子線１３０の流速を１×１０^１５ｃｍ^−２以下、あるいは、照射時間を２０００秒以下として、半導体層１２０に含まれるゲルマニウム原子の濃度を１×１０^１７ｃｍ^−３以下としてもよい。中性子線１３０は半導体層１２０に均一に照射され、中性子線１３０は物質中の透過力が高いので、半導体層１２０におけるゲルマニウム原子の分布は、均一となる。

半導体層１２０に中性子線１３０が照射されると以下のような反応が起こる。^６９Ｇａ＋中性子→^７０Ｇａ＋γ→^７０Ｇｅ。^７１Ｇａ＋中性子→^７２Ｇａ＋γ→^７２Ｇｅ。^１４Ｎ＋中性子→^１５Ｎ＋γ。^１５Ｎ＋中性子→^１６Ｎ＋γ→^１６Ｏ。γは、ガンマ線を示す。ここで、^６９Ｇａの熱中性子捕獲断面積は１．６８ｂａｒｎｓであり、^６９Ｇａと中性子から^７０Ｇａが生じる。^７０Ｇａは半減期２１分で^７０Ｇｅとなる。^７１Ｇａの熱中性子捕獲断面積は４．７１ｂａｒｎｓであり、^７１Ｇａと中性子から^７２Ｇａが生じる。^７２Ｇａは半減期１４時間で^７２Ｇｅとなる。^１４Ｎの熱中性子捕獲断面積は０．００７５ｂａｒｎｓであり、^１４Ｎと中性子から^１５Ｎが生じる。^１５Ｎの熱中性子捕獲断面積は０．００００２４ｂａｒｎｓであり、^１５Ｎと中性子から^１６Ｎが生じる。^１６Ｎは半減期２１分で^１６Ｏとなる。^１４Ｎ及び^１５Ｎの捕獲断面積は、^６９Ｇａ及び^７１Ｇａの捕獲断面積より十分小さいので、ＧａＮに中性子線１３０を照射したときに起こる原子の変換は、ＧａからＧｅへの変換がほとんどである。

半導体層１２０に含まれるゲルマニウム原子は、半導体層１２０に含まれるガリウム原子の一部が原子核変換されて生じる。また、^７０Ｇａ及び^７２Ｇａの半減期は、いずれも、半導体基板１００の製造の時間に比較して十分に短い。そのため、半導体基板１００の製造後において、半導体層１２０における^７０Ｇｅの同位体と^７２Ｇｅの同位体の存在比Ｓ（Ｓ＝^７０Ｇｅの原子数／^７２Ｇｅの原子数）は、^６９Ｇａと^７１Ｇａの同位体の存在比をＲとすると（Ｒ＝^６９Ｇａの原子数／^７１Ｇａの原子数〜１．５）、Ｓ＝σ_１／σ_２×Ｒとなる。ここでσ_１＝^６９Ｇａの熱中性子捕獲断面積であり、σ_２＝^７１Ｇａの熱中性子捕獲断面積であり、Ｓの値は０．５４となる。一方、^７０Ｇｅと^７２Ｇｅの同位体の天然存在比（^７０Ｇｅの原子数／^７２Ｇｅの原子数）は０．７５である。したがって、半導体層１２０における^７０Ｇｅの同位体と^７２Ｇｅの同位体の存在比Ｓ（Ｓ＝^７０Ｇｅの原子数／^７２Ｇｅの原子数）は、天然存在比における^７０Ｇｅの原子数／^７２Ｇｅの原子数とは異なる。また、Ｇａから中性子線による核変換で生じるＧｅは、自然界に存在する^７３Ｇｅ、^７４Ｇｅ、および^７６Ｇｅをいずれも含まない。したがって、半導体層１２０は、^７３Ｇｅ、^７４Ｇｅ、および、^７６Ｇｅをいずれも含まない。

中性子線１３０を照射した後に、半導体層１２０を熱処理する。原子炉の照射室から取り出した基板１０２を加熱炉に導入する。例えば、半導体層１２０を、６００℃〜１０００℃で、３０分間〜６０分間、熱処理する。熱処理により、半導体層１２０中のゲルマニウム原子が活性化される。窒化ガリウム系半導体中で、ゲルマニウム原子はｎ型ドーパントとしてふるまうので、半導体層１２０はｎ型半導体層となる。例えば、半導体層１２０に含まれるゲルマニウム原子の濃度が１×１０^１７ｃｍ^−３のときに、熱処理後のキャリア濃度は６×１０^１６ｃｍ^−３となる。

他の例として、バッファ層１１０は、膜厚が５ｎｍ〜４００ｎｍのＧａＮ層と、膜厚が１ｎｍ〜４０ｎｍのＡｌＮ層とを含む積層膜を３層〜２０層を有する。さらに、バッファ層１１０と基板１０２との間に、基板１０２上に形成された膜厚が１００ｎｍのＡｌＮ（窒化アルミニウム）層を有してもよい。

図２は、第１の実施形態に係る半導体基板１００の発光特性を示す写真である。図２には、比較用に、ドーパントガスとしてＳｉＨ_４ガスを用い、ＭＯＣＶＤ法でｎ型ＧａＮ層を形成した半導体基板１４０の発光特性の写真も示した。図２に示すのは、波長が３６６ｎｍで、強度が１００μＷ／ｃｍ^２の紫外光を照射したときのルミネッセンス像である。ルミネッセンス像は、半導体基板１００及び半導体基板１４０のキャリア濃度が高いほど、明るくなるので、図２において白く見える部分においてはキャリア濃度が高い。

半導体基板１４０の断面は、半導体基板１００と同じ構造を有する。すなわち、サファイアで形成された基板１０２上に、アンドープのＧａＮでバッファ層１１０が形成される。バッファ層１１０上に、ＴＭＧａ、ＮＨ_３及びＳｉＨ_４を用いてｎ型ＧａＮ層が形成される。当該ｎ型ＧａＮ層におけるキャリア濃度が、半導体基板１４０を上面から見たときの中心で７×１０^１６ｃｍ^−３となるようにＳｉＨ_４の流量を調節した。

第１の実施形態に係る半導体基板１００の半導体層１２０では、図２で示した写真で下側に当たるオリフラの周辺部を除き、半導体基板１４０に比べて、上面から見たときに面内で、キャリア濃度が均一である。これは、中性子線１３０が半導体層１２０に均一に照射され、半導体層１２０中のガリウム原子がゲルマニウム原子に、均一な分布で核変換されるからである。これに対して半導体基板１４０は、上面から見たときに半導体基板１４０の中心部分で、周辺部分に比べてキャリア濃度が低く、半導体基板１００に比べてキャリア濃度の均一性が低い。これは、半導体基板１４０においては、ｎ型ＧａＮ層中のドーパント濃度が、ＭＯＣＶＤ法による成膜中のガスの流れの不均一性、及び、ｎ型ＧａＮ層中でのＳｉの偏析によって不均一になるからである。

図３の左側のグラフは、第１の実施形態に係る半導体基板１００の半導体層１２０におけるドーパント濃度の深さ方向の分布を示す、ＳＩＭＳ（２次イオン質量分析）結果である。図３の右側のグラフには、比較用に、半導体基板１４０におけるドーパントのＳＩＭＳ結果も示した。図３のグラフにおいては、横軸が半導体基板１００及び半導体基板１４０の表面からの距離を示し、縦軸はドーパント濃度を示す。

図３の左側のグラフに示されるように、第１の実施形態に係る半導体基板１００の半導体層１２０では、深さ方向のドーパント濃度が均一である。すなわち、第１の実施形態に係る半導体基板１００においては、半導体層１２０に含まれるゲルマニウム原子の濃度の平均値に対する標準偏差の比が、１１％以下である。これに対して、半導体基板１４０においては、ｎ型ＧａＮ層中のドーパント濃度が、ＭＯＣＶＤ法による成膜中のガスの流れの不均一性、及び、ｎ型ＧａＮ層中でのＳｉの偏析によって、ドーパントの濃度がばらつく。すなわち、半導体基板１４０においてはゲルマニウム原子の濃度の平均値に対する標準偏差の比が１１２％であった。また、半導体基板１４０のＳＩＭＳ結果に示される、半導体基板１４０の表面から１０００ｎｍ〜１５００ｎｍにあるドーパント濃度のなだらかなピークは、転位芯へのＳｉの偏析による。

図４の上側に示したのは、第１の実施形態に係る半導体基板１００の、半導体層１２０における電子のＤＯＳ（状態密度）のシミュレーション結果である。図４の下側には、比較用に、半導体基板１４０におけるｎ型ＧａＮ層の電子のＤＯＳのシミュレーション結果も示した。シミュレーションは、Ａｄｖａｎｃｅ／ＰＨＡＳＥを使用して、局所密度近似に基づいた第一原理電子状態計算を行った。このとき、Ｖａｎｄｅｒｂｉｌｔ型のウルトラソフト擬ポテンシャルを用い、交換相互作用は一般化勾配近似の範囲で計算した。また、電子のスピンを考慮した。計算対象は、半導体基板１００においてはゲルマニウム原子１個、半導体基板１４０においてはシリコン原子１個を、それぞれ含む、ＧａＮ３２原子のスーパセルとした。計算条件として、カットオフエネルギーが波動函数及び電荷密度分布でそれぞれ２５Ｒｙおよび２３０Ｒｙ、ｋ点サンプルが３×３×４、並びに、バンド数が９８を用いた。図４に示したグラフの横軸はエネルギー（ｅＶ）を示し、縦軸は電子状態密度（ｓｔａｔｅｓ／ｅＶ）を示す。０ｅＶの位置の点線はフェルミエネルギーに対応する。半導体基板１００及び半導体基板１４０の電子状態のそれぞれにおいて、上側半分は上向きスピンの電子に対応し、下側半分は下向きスピンの電子に対応する。図４に示されるように、Ｇｅがドーパントである第１の実施形態に係る半導体基板１００の半導体層１２０、及び、Ｓｉがドーパントである半導体基板１４０のｎ型ＧａＮ層のいずれも、伝導体から２０ｍｅＶ〜３０ｍｅＶに浅いドナー準位を有し、ｎ型の導電性を示す。

図５は、本発明の第２の実施形態に係る横型ショットキーバリアダイオードの模式的な断面図である。図５において図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有してよい。横型ショットキーバリアダイオード２００は、基板１０２、窒化珪素層２０２、シード層２０４、バッファ層１１０、半導体層１２０、コンタクト領域２４０、ショットキー電極２４２、及び、オーミック電極２４４を備える。バッファ層１１０は、ＧａＮ層２１０、ＡｌＮ層２１２、ＧａＮ層２１４、ＡｌＮ層２１６、ＧａＮ層２１８、ＡｌＮ層２２０、ＧａＮ層２２２、ＡｌＮ層２２４、ＧａＮ層２２６、ＡｌＮ層２２８、ＧａＮ層２３０、及び、ＡｌＮ層２３２が順次積層されて形成される。すなわち、バッファ層１１０は、ＧａＮ及びＡｌＮがそれぞれ６層ずつ交互に積層されて形成される。

基板１０２はシリコン基板である。窒化珪素層２０２は、基板１０２上に窒化珪素で形成される。シード層２０４は、窒化珪素層２０２上に、ＡｌＮで形成される。バッファ層１１０がシード層２０４上に形成される。バッファ層１１０のＧａＮ層２１０は、シード層２０４上に、ＧａＮで形成される。バッファ層１１０上に半導体層１２０が、ＧａＮで形成される。半導体層１２０に中性子線１３０が照射されて、半導体層１２０に含まれるガリウム原子の一部がゲルマニウム原子に変換される。これにより、半導体層１２０はｎ型の導電性を有するｎ型半導体層となる。

半導体層１２０とオーミック電極２４４との間に、窒化ガリウム系半導体で、半導体層１２０よりｎ型キャリアの濃度が高い領域が形成される。コンタクト領域２４０により、半導体層１２０とオーミック電極２４４との接続抵抗を小さくできる。

コンタクト領域２４０上にオーミック電極２４４が導電性の材料で形成される。オーミック電極２４４は、半導体層１２０に電気的に接続される。例えば、オーミック電極２４４は、コンタクト領域２４０を介して、半導体層１２０にオーミック接続される。

半導体層１２０上にショットキー電極２４２が導電性の材料で形成される。ショットキー電極２４２は、半導体層１２０に電気的に接続される。例えば、ショットキー電極２４２は、半導体層１２０にショットキー接続される。

半導体層１２０では、中性子線１３０によって核変換されたゲルマニウム原子がドーパントなので、半導体層１２０におけるドーパント濃度は均一となり、ドーパントの偏析が抑えられる。これにより、第２の実施形態に係る横型ショットキーバリアダイオード２００の耐圧が高くなる。

図６は、第２の実施形態に係る横型ショットキーバリアダイオード２００の模式的な上視図である。図６は、図５を上方から見た状態を示す。すなわち、図６のＶ−Ｖ断面が図５に相当する。ショットキー電極２４２は円形に形成される。例えば、ショットキー電極２４２は、直径１６０μｍの丸形電極である。オーミック電極２４４は、ショットキー電極２４２と離間してショットキー電極２４２の周囲に形成される。オーミック電極２４４とショットキー電極２４２との間隔は、例えば、１０μｍである。

図７から、第２の実施形態に係る横型ショットキーバリアダイオード２００の製造プロセスを説明する。図７は、第２の実施形態に係る横型ショットキーバリアダイオードの製造プロセスにおいて、半導体層上に保護膜及びフォトレジストが形成された状態を示す模式的な断面図である。基板１０２は、例えば、面方位（１１１）を有するシリコン基板である。一例として、基板１０２は、ＣＺ（チョコラルスキー）法で成長された、厚さが１ｍｍで、直径が４インチ径の規格であるシリコン基板である。すなわち、図７には４インチ径の規格の基板の一部分の断面が示されている。基板１０２がＭＯＣＶＤ装置に設置されてから、基板１０２の温度を１０００℃に昇温し、ＮＨ_３を３５Ｌ／ｍｉｎの流量でＭＯＣＶＤ装置のチャンバーに０．３分間導入して、窒化珪素層２０２が形成される。

次に、ＴＭＡｌ（トリメチルアルミ）及びＮＨ_３を、それぞれ、１７５μｍｏｌ／ｍｉｎ及び３５Ｌ／ｍｉｎの流量で、ＭＯＣＶＤ装置のチャンバーに導入して、窒化珪素層２０２上にＡｌＮでシード層２０４が形成される。シード層２０４の厚さは、例えば、４０ｎｍである。シード層２０４の成長温度は例えば１０００℃である。

シード層２０４上にバッファ層１１０が形成される。バッファ層１１０において、例えば、ＧａＮ層２１０の厚さが２９０ｎｍ、ＧａＮ層２１４の厚さが３３０ｎｍ、ＧａＮ層２１８の厚さが３９０ｎｍ、ＧａＮ層２２２の厚さが４７０ｎｍ、ＧａＮ層２２６の厚さが５８０ｎｍ、ＧａＮ層２３０の厚さが７４０ｎｍ、並びに、ＡｌＮ層２１２、ＡｌＮ層２１６、ＡｌＮ層２２０、ＡｌＮ層２２４、ＡｌＮ層２２８、及び、ＡｌＮ層２３２の厚さがいずれも５０ｎｍである。バッファ層１１０層が有するＧａＮで形成された層の厚さを、基板から半導体層１２０に向かって厚くしていくことによって、半導体層１２０のクラック、及び、横型ショットキーバリアダイオード２００の反りを抑制する効果が高くなる。

ＧａＮ層２１０、ＧａＮ層２１４、ＧａＮ層２１８、ＧａＮ層２２２、ＧａＮ層２２６、及び、ＧａＮ層２３０は、ＴＭＧａ及びＮＨ_３を、それぞれ、５８μｍｏｌ／ｍｉｎ及び１２Ｌ／ｍｉｎの流量で、ＭＯＣＶＤ装置のチャンバーに導入して、アンドープのＧａＮで形成される。ＡｌＮ層２１２、ＡｌＮ層２１６、ＡｌＮ層２２０、ＡｌＮ層２２４、ＡｌＮ層２２８、及び、ＡｌＮ層２３２は、ＴＭＡｌ及びＮＨ_３を、それぞれ、１９５μｍｏｌ／ｍｉｎ及び１２Ｌ／ｍｉｎの流量で、ＭＯＣＶＤ装置のチャンバーに導入して、ＡｌＮで形成される。

次に、ＴＭＧａ及びＮＨ_３を、それぞれ、５８μｍｏｌ／ｍｉｎ及び１２Ｌ／ｍｉｎの流量で、ＭＯＣＶＤ装置のチャンバーに導入して、バッファ層１１０上にアンドープのＧａＮで半導体層１２０が形成される。半導体層１２０の厚さは、例えば、９００ｎｍである。バッファ層１１０の成長温度は例えば１０５０℃で、成長圧力は５０Ｔｏｒｒである。半導体層１２０には、ｐ型およびｎ型のいずれかの導電性を与えるドーパントが意図的に添加されていないので、半導体層１２０がＭＯＣＶＤ法で形成された状態では、半導体層１２０におけるキャリア濃度は１×１０^１５ｃｍ^−３以下である。

半導体層１２０が形成された基板１０２を原子炉の照射室に導入して、半導体層１２０に２５ｍｅＶの中性子線１３０が照射される。これにより、半導体層１２０に含まれるガリウム原子の一部が、ゲルマニウム原子に変換される。例えば、流速１×１０^１５ｃｍ^−２の中性子線１３０が２００秒間、半導体層１２０に照射されて、半導体層１２０に含まれるゲルマニウム原子の濃度が１×１０^１６ｃｍ^−３となる。中性子線１３０は半導体層１２０に均一に照射され、中性子線１３０は物質中の透過力が高いので、半導体層１２０におけるゲルマニウム原子の分布は、均一となる。

原子炉の照射室から取り出した基板１０２を加熱炉に導入して、熱処理をする。これによりゲルマニウム原子が活性化される。例えば、半導体層１２０を６００℃〜１０００℃で３０分間〜６０分間熱処理する。ただし、当該熱処理は省略してもよい。第２の実施形態に係る横型ショットキーバリアダイオード２００の製造プロセスでは、この後のプロセスで半導体層１２０のゲルマニウム原子が活性化されるからである。

半導体層１２０上に、保護膜２５０をＳｉＯ_２で形成する。保護膜２５０は、例えば、プラズマＣＶＤ法で形成され、厚さは１０００ｎｍである。保護膜２５０上の全面にフォトレジスト２５２を形成する。

図８は、第２の実施形態に係る横型ショットキーバリアダイオード２００の製造プロセスにおいて、イオン２５４が注入されて、コンタクト領域２４０が形成された状態を示す模式的な断面図である。図７に示したように保護膜２５０上の全面に形成されたフォトレジスト２５２を、露光及び現像プロセスでパターニングする。パターニングにより、フォトレジスト２５２は、コンタクト領域２４０が形成される領域の上方で、除去される。

半導体層１２０の上方から、イオン２５４が注入される。イオン２５４が注入されるときに保護膜２５０は、防護用の膜となる。イオン２５４は、ｎ型ドーパントのイオンである。例えば、イオン２５４は、Ｓｉのイオンであり、加速電圧１５０ｋｅVで注入される。フォトレジスト２５２が除去された領域で、半導体層１２０にｎ型ドーパントがイオン注入されて、半導体層１２０の一部がコンタクト領域２４０となる。コンタクト領域２４０におけるキャリア濃度は、半導体層１２０の他の部分より高い。コンタクト領域２４０におけるキャリア濃度は、例えば、５×１０^１８ｃｍ^−３である。

図９は、第２の実施形態に係る横型ショットキーバリアダイオード２００の製造プロセスにおいて、半導体層上にオーミック電極形成用のフォトレジストが形成された状態を示す模式的な断面図である。図８に示したイオン注入の次に、フォトレジスト２５２が剥離液で除去される。コンタクト領域２４０が熱処理され、コンタクト領域２４０のドーパントが活性化される。このとき、半導体層１２０が同時に熱処理されて、半導体層１２０のゲルマニウム原子が活性化されてもよい。例えば、半導体層１２０がＲＴＡ装置に導入されて、窒素雰囲気中で、１０００℃〜１２００℃でＲＴＡ処理される。保護膜２５０が、エッチングで除去される。例えば、保護膜２５０は、弗化水素酸系溶液を用いたウェットエッチングで除去される。

半導体層１２０上に、オーミック電極２４４が形成される領域に開口を有するフォトレジスト２５６が形成される。フォトレジスト２５６は、レジスト材料を半導体層１２０及び半導体基板１４０上に塗布してから、フォトリソグラフィによってパターニングして形成される。フォトレジスト２５６は、コンタクト領域２４０上に開口を有する。

図１０は、第２の実施形態に係る横型ショットキーバリアダイオード２００の製造プロセスにおいて、オーミック電極２４４が形成された状態を示す模式的な断面図である。図９に示したフォトレジスト２５６を用いて、コンタクト領域２４０上にオーミック電極２４４が形成される。オーミック電極２４４は、例えば、厚さ２５ｎｍのＴｉ層と、厚さ３００ｎｍのＡｌ層とが、いずれもスパッタで形成されて積層される。フォトレジスト２５６が、剥離液によって除去される。

図１１は、第２の実施形態に係る横型ショットキーバリアダイオード２００の製造プロセスにおいて、ショットキー電極２４２形成用のフォトレジスト２５８が形成された状態を示す模式的な断面図である。オーミック電極２４４及び半導体層１２０上に、ショットキー電極２４２が形成される領域に開口を有するフォトレジスト２５８が形成される。フォトレジスト２５８は、レジスト材料を半導体層１２０及びオーミック電極２４４上に塗布してから、フォトリソグラフィによってパターニングして形成される。

フォトレジスト２５８を用いて、半導体層１２０上にショットキー電極２４２が形成される。ショットキー電極２４２は、例えば、厚さ１００ｎｍのＮｉ層と、厚さ２００ｎｍのＡｕ層とが、いずれもスパッタで形成されて、積層される。フォトレジスト２５８が、剥離液によって除去される。

コンタクト領域２４０及びオーミック電極２４４が熱処理されて、コンタクト領域２４０とオーミック電極２４４との間のオーミック特性を改良する。熱処理は、例えば、７００℃で、３０分間行われる。次に、４インチ径の規格の基板を切断して、第２の実施形態に係る横型ショットキーバリアダイオード２００を得る。

図１２は、第２の実施形態に係る横型ショットキーバリアダイオード２００の整流特性を示すグラフである。横軸はショットキー電極２４２とオーミック電極２４４との間の電圧（Ｖ）を示し、縦軸はショットキー電極２４２とオーミック電極２４４との間の電流（ｍＡ）を示す。閾値電圧は０．５Ｖとなった、順方向に１Ｖの電圧を印加したときの、ショットキー電極２４２とオーミック電極２４４との間に流れる電圧は１５ｍＡであった。また、逆方向の耐圧は１０００Ｖであった。一枚の４インチ径の規格の基板から得られた横型ショットキーバリアダイオード２００の耐圧のばらつきは±５０Ｖと小さかった。これは、中性子線１３０が半導体層１２０に均一に照射され、半導体層１２０中のゲルマニウム原子の分布が均一になるからである。

これに対して、ドーパントガスとしてＳｉＨ_４ガスを用い、ＭＯＣＶＤ法でｎ型ＧａＮ層を形成して、第２の実施形態に係る横型ショットキーバリアダイオード２００と同じ構造のダイオードを製造すると、一枚の４インチ径の規格の基板から得られた逆方向のダイオードの耐圧が５００Ｖ〜１１００Ｖと大きくばらついた。これは、ＭＯＣＶＤ法による１０^１６ｃｍ^−３オーダーのドーパント濃度の制御が困難であり、また、ドーパントが偏析によって不均一になるからである。

なお、窒化珪素層２０２及びシード層２０４は省略されてもよい。例えば、基板１０２がＧａＮ基板であるときには、基板１０２上にバッファ層１１０が形成されてもよい。また別の例として、基板１０２がサファイア基板であるときは、基板１０２上にシード層２０４が形成され、シード層２０４上にバッファ層１１０が形成されてもよい。また、コンタクト領域２４０は省略されてもよい。例えば、半導体層１２０上にオーミック電極２４４が形成される。

図１３は、本発明の第３の実施形態に係る縦型ダイオード２７０の模式的な断面図である。図１３において、図１または図５と同一の符号を付した要素は、図１または図５において説明した要素と同一の機能および構成を有してよい。縦型ダイオード２７０は、基板１０２、半導体層１２０、ショットキー電極２４２、及び、オーミック電極２４４を備える。

基板１０２は、ｎ型の導電性を有するＧａＮ基板である。例えば、基板１０２は、ｎ^＋−ＧａＮ基板である。ｎ^＋とは、ｎ型半導体より、ｎ型キャリアの濃度が高いことを示す。基板１０２は、例えば、Ｓｉがドープされて、キャリア濃度が３×１０^１８ｃｍ^−３〜４×１０^１８ｃｍ^−３である。基板１０２上に、窒化ガリウム系半導体で半導体層１２０が形成される。半導体層１２０は、例えば、アンドープのＧａＮで形成される。

一例として、基板１０２をＭＯＣＶＤ装置に設置して、ＴＭＧａ及びＮＨ_３を、それぞれ、１９μｍｏｌ／ｍｉｎ及び１２Ｌ／ｍｉｎの流量で、ＭＯＣＶＤ装置のチャンバーに導入して、半導体層１２０が形成される。半導体層１２０の厚さは、例えば、１００００ｎｍである。バッファ層１１０の成長温度は例えば１０５０℃で、成長圧力は５０Ｔｏｒｒである。

半導体層１２０に中性子線１３０が照射されて、半導体層１２０に含まれるガリウム原子の一部がゲルマニウム原子に変換される。これにより、半導体層１２０はｎ型の導電性を有するｎ型半導体層となる。例えば、半導体層１２０が形成された基板１０２を原子炉の照射室に導入して、半導体層１２０に２５ｍｅＶの中性子線１３０が照射される。一例として、流速１×１０^１５ｃｍ^−２の中性子線１３０が２００秒間、半導体層１２０に照射されて、半導体層１２０に含まれるゲルマニウム原子の濃度が１×１０^１６ｃｍ^−３となる。中性子線１３０は半導体層１２０に均一に照射され、中性子線１３０は物質中の透過力が高いので、半導体層１２０におけるゲルマニウム原子の分布は、均一となる。

原子炉の照射室から取り出した基板１０２を加熱炉に導入して、熱処理をする。これによりゲルマニウム原子が活性化される。例えば、半導体層１２０を６００℃〜１０００℃で３０分間〜６０分間熱処理する。ただし、当該熱処理は省略してもよい。第３の実施形態に係る縦型ダイオード２７０の製造プロセスでは、この後のプロセスで半導体層１２０のゲルマニウム原子が活性化されるからである。

半導体層１２０上に、ＳｉＯ_２で保護膜が形成される。次に、基板１０２の裏面にオーミック電極２４４が形成される。オーミック電極２４４は、例えば、厚さ２５ｎｍのＴｉ層と、厚さ３００ｎｍのＡｌ層とが積層されて形成される。Ｔｉ層及びＡｌ層は、いずれもスパッタで形成される。ショットキー電極２４２が形成される領域で、半導体層１２０上の保護膜が除去される。すなわち、保護膜上にフォトレジストを塗布してから、フォトリソグラフィ工程を用いてフォトレジストをパターニングし、保護膜の一部が弗化水素酸溶液を用いたウェットエッチングで除去される。保護膜が除去された領域で、半導体層１２０上にショットキー電極２４２が形成される。ショットキー電極２４２は、例えば、厚さ１００ｎｍのＮｉ層と、厚さ２００ｎｍのＡｕ層とが積層されて形成される。Ｎｉ層及びＡｕ層は、いずれもスパッタで形成される。保護膜が弗化水素酸溶液を用いたウェットエッチングで除去される。基板１０２及びオーミック電極２４４が熱処理されて、半導体層１２０とオーミック電極２４４との間のオーミック特性を改良する。熱処理は、例えば、７００℃で、３０分間行われる。

中性子線１３０が半導体層１２０に均一に照射され、半導体層１２０中のゲルマニウム原子の分布が均一になるので、縦型ダイオード２７０は良好な整流特性を示し、逆方向の耐圧は１２００Ｖであった。

図１４は、本発明の第４の実施形態に係るｐｎダイオード２８０の模式的な断面図である。図１４において、図１３と同一の符号を付した要素は、図１３において説明した要素と同一の機能および構成を有してよい。ｐｎダイオード２８０は、基板１０２、半導体層１２０、ｐ型半導体層２８６、ｐ型コンタクト層２８８、アノード電極２８２、及び、カソード電極２８４を備える。

基板１０２は、ｎ^＋−ＧａＮ基板である。基板１０２上に、窒化ガリウム系半導体で半導体層１２０が形成される。半導体層１２０は、例えば、アンドープのＧａＮで形成される。半導体層１２０に中性子線１３０が照射されて、半導体層１２０に含まれるガリウム原子の一部がゲルマニウム原子に変換される。これにより、半導体層１２０はｎ型の導電性を有するｎ型半導体層となる。

半導体層１２０上に、ｐ型半導体層２８６がｐ型の導電性を有する窒化ガリウム系半導体で形成される。ｐ型半導体層２８６は、例えば、ｐ−ＧａＮで形成される。ｐ型半導体層２８６は、ｐ型のドーパントを有する。ｐ型半導体層２８６に含まれるｐ型のドーパントは、例えば、Ｍｇである。ｐ型半導体層２８６におけるｐ型のドーパントの濃度は、例えば、１×１０^１８ｃｍ^−３である。

一例として、半導体層１２０が形成された基板１０２をＭＯＣＶＤ装置に設置して、ＴＭＧａ、ＮＨ_３、及び、Ｃｐ_２Ｍｇ（ビスシクロペンタジエニルマグネシウム）を、ＭＯＣＶＤ装置のチャンバーに導入して、ｐ型半導体層２８６が形成される。ＴＭＧａ及びＮＨ_３の流量は、例えばそれぞれ、１９μｍｏｌ／ｍｉｎ及び１２Ｌ／ｍｉｎである。Ｃｐ_２Ｍｇの流量は、例えば、ｐ型半導体層２８６におけるＭｇの濃度が１×１０^１８ｃｍ^−３となるように調整される。ｐ型半導体層２８６の厚さは、例えば、２００ｎｍである。ｐ型半導体層２８６の成長温度は例えば１０５０℃で、成長圧力は２００Ｔｏｒｒである。

ｐ型半導体層２８６上に、ｐ型の導電性を有する窒化ガリウム系半導体で、ｐ型コンタクト層２８８が形成される。ｐ型コンタクト層２８８は、例えば、ｐ^＋−ＧａＮで形成される。ｐ^＋とは、ｐ型半導体層より、ｐ型キャリアの濃度が高いことを示す。ｐ型コンタクト層２８８は、ｐ型のドーパントを有する。ｐ型コンタクト層２８８におけるｐ型のドーパントの濃度は、ｐ型半導体層２８６におけるｐ型のドーパントの濃度より高い。ｐ型コンタクト層２８８に含まれるｐ型のドーパントは、例えば、Ｍｇである。ｐ型コンタクト層２８８におけるｐ型のドーパントの濃度は、例えば、２×１０^１９ｃｍ^−３である。

一例として、半導体層１２０及びｐ型半導体層２８６が形成された基板１０２をＭＯＣＶＤ装置に設置して、ＴＭＧａ、ＮＨ_３、及び、Ｃｐ_２Ｍｇを、ＭＯＣＶＤ装置のチャンバーに導入して、ｐ型コンタクト層２８８が形成される。ＴＭＧａ及びＮＨ_３の流量は、例えばそれぞれ、１９μｍｏｌ／ｍｉｎ及び１２Ｌ／ｍｉｎである。Ｃｐ_２Ｍｇの流量は、例えば、ｐ型コンタクト層２８８におけるＭｇの濃度が２×１０^１９ｃｍ^−３となるように調整される。ｐ型コンタクト層２８８の厚さは、例えば、３００ｎｍである。バッファ層１１０の成長温度は例えば１０５０℃で、成長圧力は２００Ｔｏｒｒである。ｐ型半導体層２８６及びｐ型コンタクト層２８８は、ＭＯＣＶＤ装置の同一のチャンバーで連続的に形成されてもよい。ｐ型コンタクト層２８８により、ｐ型半導体層２８６とアノード電極２８２との接続抵抗を下げることができる。

ｐ型コンタクト層２８８上に、ＳｉＯ_２で保護膜が形成される。次に、基板１０２の裏面にカソード電極２８４が形成される。カソード電極２８４は、例えば、厚さ２５ｎｍのＴｉ層と、厚さ３００ｎｍのＡｌ層とが積層されて形成される。Ｔｉ層及びＡｌ層はいずれもスパッタで形成される。アノード電極２８２が形成される領域で、ｐ型コンタクト層２８８上の保護膜が除去される。すなわち、保護膜上にフォトレジストを塗布してから、フォトリソグラフィ工程を用いてフォトレジストをパターニングし、保護膜の一部が弗化水素酸溶液を用いたウェットエッチングで除去される。

保護膜が除去された領域で、ｐ型コンタクト層２８８上にアノード電極２８２が形成される。アノード電極２８２は、例えば、厚さ１００ｎｍのＰｔ層と、厚さ３００ｎｍのＡｕ層とが積層されて形成される。Ｐｔ層及びＡｕ層は、いずれもスパッタで形成される。アノード電極２８２はこれに限られず、Ｎｉ層とＡｕ層との積層であってもよいし、あるいは、Ｐｄ層とＡｕ層との積層であってもよい。保護膜が弗化水素酸溶液を用いたウェットエッチングで除去される。基板１０２、カソード電極２８４、ｐ型コンタクト層２８８及びアノード電極２８２が熱処理されて、半導体層１２０とカソード電極２８４との間、及び、ｐ型コンタクト層２８８とアノード電極２８２との間のオーミック特性を改良する。熱処理は、例えば、７００℃で、３０分間行われる。

中性子線１３０が半導体層１２０に均一に照射され、半導体層１２０中のゲルマニウム原子の分布が均一になるので、ｐｎダイオード２８０は良好な整流特性を示し、逆方向の耐圧は６００Ｖであった。

ｐ型半導体層２８６及びｐ型コンタクト層２８８に含まれるｐ型ドーパントは、Ｍｇに限られない。例えば、ｐ型半導体層２８６及びｐ型コンタクト層２８８に含まれるｐ型ドーパントは、ＺｎあるいはＢｅでもよい。

図１５は、本発明の第５の実施形態に係るＭＯＳＦＥＴ３００の模式的な断面図である。図１５において、図１３と同一の符号を付した要素は、図１３において説明した要素と同一の機能および構成を有してよい。ＭＯＳＦＥＴ３００は、基板１０２、半導体層１２０、ｐ層３０２、コンタクト領域３０４、絶縁層３０６、ゲート電極３０８、ソース電極３１０、及び、ドレイン電極３１２を備える。

基板１０２は、ｎ^＋−ＧａＮ基板である。基板１０２上に、窒化ガリウム系半導体で半導体層１２０が形成される。半導体層１２０は、例えば、アンドープのＧａＮで形成される。半導体層１２０に中性子線１３０が照射されて、半導体層１２０に含まれるガリウム原子の一部がゲルマニウム原子に変換されている。これにより、半導体層１２０はｎ型の導電性を有するｎ型半導体層となっている。

半導体層１２０は、基板１０２と反対側の一部に突起を有し、基板１０２の突起を有さない他の一部上に、ｐ型の導電性を有する窒化ガリウム系半導体で、ｐ層３０２が形成されている。基板１０２の突起の側面は、ｐ層３０２に接している。基板１０２の突起の上面と、ｐ層３０２の上面とは、同一の平面内にある。したがって、ｐ層３０２の厚さは、半導体層１２０の突起を含めた半導体層１２０の厚さより薄い。ｐ層３０２は、例えば、ｐ−ＧａＮで形成される。ｐ層３０２は、ｐ型のドーパントを有する。ｐ層３０２に含まれるｐ型のドーパントは、例えば、Ｍｇである。ｐ層３０２おけるｐ型のドーパントの濃度は、例えば、１×１０^１６ｃｍ^−３〜１×１０^１７ｃｍ^−３である。ｐ層３０２は反転層として機能する。

ｐ層３０２の基板１０２と反対側の上面に接する領域の一部は、ｎ型の導電性を有する窒化ガリウム系半導体で形成されたコンタクト領域３０４となっている。コンタクト領域３０４は、例えば、ｎ^＋−ＧａＮで形成される。コンタクト領域３０４は、ｎ型のドーパントを有する。コンタクト領域３０４が有するｎ型のドーパントは、例えば、Ｓｉである。コンタクト領域３０４におけるｎ型のドーパントの濃度は、例えば、５×１０^１８ｃｍ^−３である。コンタクト領域３０４の厚さは、ｐ層３０２の厚さより薄い。コンタクト領域３０４は、ｐ層３０２の上面から基板１０２側に向かって、形成される。ｐ層３０２とコンタクト領域３０４の境界面は、基板１０２側に向かって凸の形状を有する。

コンタクト領域３０４、ｐ層３０２、半導体層１２０上に絶縁層３０６が形成される。絶縁層３０６は、半導体層１２０の突起の上面を覆って形成される。絶縁層３０６は、コンタクト領域３０４の上面の一部、及び、コンタクト領域３０４と半導体層１２０の突起との間のｐ層３０２の上面を覆って形成される。

コンタクト領域３０４及びｐ層３０２は、半導体層１２０の突起の両側に、半導体層１２０の突起を囲んで形成される。したがって、絶縁層３０６は、一方のコンタクト領域３０４の上面の一部から、他方のコンタクト領域３０４の上面の一部まで形成される。

コンタクト領域３０４上に絶縁層３０６が形成されていない領域で、コンタクト領域３０４上に、導電性の物質でソース電極３１０が形成されて、ソース電極３１０とコンタクト領域３０４が電気的に接続される。ソース電極３１０は、ｐ層３０２が絶縁層３０６で覆われていない領域で、ｐ層３０２上に形成される。ソース電極３１０はコンタクト領域３０４にオーミック接続する。

絶縁層３０６上にゲート電極３０８が形成される。ゲート電極３０８は、半導体層１２０の突起の上方に形成される。また、ゲート電極３０８は、コンタクト領域３０４の一部、及び、コンタクト領域３０４と半導体層１２０の突起との間の領域の上方に形成される。したがって、ゲート電極３０８は、一方のコンタクト領域３０４の上面の一部から、他方のコンタクト領域３０４の上面の一部まで形成される。ただし、上面から見たときに絶縁層３０６はゲート電極３０８より大きく、ゲート電極３０８は、コンタクト領域３０４及びソース電極３１０のいずれにも接しない。

基板１０２の、半導体層１２０と反対側の面に接してドレイン電極３１２が、導電性の物質で形成されて、基板１０２とドレイン電極３１２が電気的に接続される。ドレイン電極３１２は、基板１０２の裏面全体を覆う。ドレイン電極３１２が基板１０２にオーミック接続する。

第５の実施形態に係るＭＯＳＦＥＴ３００は、オフ状態でチャネル領域が空乏化するので、ノーマリオフとなる。ゲート電極３０８に電圧を印加することによって、ｐ層３０２及び半導体層１２０のキャリア濃度を変化させて、ソース電極３１０とドレイン電極３１２との間の導電性を制御する。中性子線１３０が半導体層１２０に均一に照射され、半導体層１２０中のゲルマニウム原子の分布が均一になるので、耐圧が高くなる。

図１６は、第５の実施形態に係るＭＯＳＦＥＴの製造プロセスにおいて、半導体層に開口部を形成した状態を示す模式的な断面図である。ｎ^＋−ＧａＮ基板で形成された基板１０２上への半導体層１２０の形成、及び、半導体層１２０への中性子線１３０が照射は、第３の実施形態に係る縦型ダイオード２７０と同様に行われる。

ｐ層３０２が形成されない領域で、半導体層１２０上に酸化珪素マスク３２０が形成される。すなわち、半導体層１２０上の全面にＳｉＯ_２膜が形成されてから、ｐ層３０２が形成される領域でＳｉＯ_２膜が除去されて、除去されずに半導体層１２０上に残ったＳｉＯ_２膜が酸化珪素マスク３２０となる。ＳｉＯ_２膜はプラズマＣＶＤで形成される。ｐ層３０２が形成される領域でのＳｉＯ_２膜の除去は、ＳｉＯ_２膜上にフォトレジストを形成してから、フォトリソグラフィを用いてパターニングし、弗化水素酸系溶液を用いたウェットエッチングによって行われる。これにより、半導体層１２０の突起となる領域で、半導体層１２０上に酸化珪素マスク３２０が形成される。

酸化珪素マスク３２０を用いて、ｐ層３０２が形成される領域で、半導体層１２０が除去されて、開口部３２２が形成される。例えば、ドライエッチングで、ｐ層３０２が形成される領域で、半導体層１２０が除去される。一例として、半導体層１２０の厚さが１００００ｎｍであり、開口部３２２の深さは、３００ｎｍである。したがって、半導体層１２０の突起がある領域では、半導体層１２０の厚さが１００００ｎｍであり、ｐ層３０２が形成される領域では、半導体層１２０の厚さが９７００ｎｍである。

半導体層１２０の一部が除去されて形成された開口部３２２に、ｐ層３０２がｐ−ＧａＮで形成される。ｐ層３０２は、酸化珪素マスク３２０をマスクとして用いて、選択成長で形成される。例えば、半導体層１２０に開口部３２２が形成された基板１０２をＭＯＣＶＤ装置に設置して、ＴＭＧａ、ＮＨ_３、及び、Ｃｐ_２Ｍｇを、ＭＯＣＶＤ装置のチャンバーに導入して、ｐ層３０２が形成される。ＴＭＧａ及びＮＨ_３の流量は、例えばそれぞれ、１９μｍｏｌ／ｍｉｎ及び１２Ｌ／ｍｉｎである。Ｃｐ_２Ｍｇの流量は、例えば、ｐ層３０２におけるＭｇの濃度が１×１０^１６ｃｍ^−３〜１×１０^１７ｃｍ^−３となるように調整される。ｐ層３０２の成長温度は例えば１０５０℃で、成長圧力は２００Ｔｏｒｒである。ｐ層３０２の厚さは、例えば、３００ｎｍであり、開口部３２２の深さと、ｐ層３０２の厚さが同じである。ｐ層３０２が形成されてから、酸化珪素マスク３２０が除去される。酸化珪素マスク３２０は、例えば、弗化水素酸系溶液を用いて除去される。

図１７は、第５の実施形態に係るＭＯＳＦＥＴ３００の製造プロセスにおいて、コンタクト領域３０４が形成された状態を示す模式的な断面図である。ｐ層３０２及び半導体層１２０上に保護膜２５０がＳｉＯ_２で形成される。保護膜２５０は、プラズマＣＶＤで形成される。保護膜２５０の厚さは、例えば、１０００ｎｍである。保護膜２５０はイオン注入の防護用の膜となる。

保護膜２５０上に、コンタクト領域３０４が形成される領域の上方に開口を有するフォトレジスト２５２が形成される。例えば、保護膜２５０上にフォトレジストを塗布してから、フォトリソグラフィを用いてパターニングして、フォトレジスト２５２が形成される。フォトレジスト２５２の上方から、イオン２５４が注入される。イオン２５４は、ｎ型ドーパントのイオンである。一例として、イオン２５４は、Ｓｉのイオンである。イオン２５４の加速電圧は、例えば、１５０ｋｅＶである。イオン２５４が、フォトレジスト２５２の開口部の下側で、ｐ層３０２の一部に注入されて、コンタクト領域３０４が形成される。コンタクト領域３０４におけるｎ型のキャリア濃度は、例えば、５×１０^１８ｃｍ^−３である。

コンタクト領域３０４が形成されてから、フォトレジスト２５２が剥離液で除去される。次に、コンタクト領域３０４が熱処理される。コンタクト領域３０４の熱処理は、例えば、１０００℃〜１２００℃のＲＴＡ処理である。コンタクト領域３０４が熱処理されるときに、半導体層１２０のキャリア濃度及びｐ層３０２が同時に熱処理される。したがって、当該熱処理によって、コンタクト領域３０４、ｐ層３０２及びコンタクト領域３０４のドーパントが活性化される。保護膜２５０が除去される。保護膜２５０は、例えば、弗化水素酸系溶液で除去される。

図１８は、第５の実施形態に係るＭＯＳＦＥＴ３００の製造プロセスにおいて、絶縁層３０６上にゲート電極３０８が形成された状態を示す模式的な断面図である。半導体層１２０の突起上、ｐ層３０２上、及び、コンタクト領域３０４上に絶縁層３０６が形成される。絶縁層３０６は、プラズマＣＶＤ法によりＳｉＯ_２で形成される。絶縁層３０６の厚さは、例えば、６０ｎｍ〜１００ｎｍである。絶縁層３０６は、半導体層１２０、ｐ層３０２、及び、コンタクト領域３０４上の全面に形成され、ゲート電極３０８が形成された後に、フォトリソグラフィによりパターニングされる。

絶縁層３０６が形成されてから、絶縁層３０６、ｐ層３０２、及び、半導体層１２０が熱処理される。絶縁層３０６、ｐ層３０２、及び、半導体層１２０は、例えば、８００℃〜１０００℃で３０分間熱処理される。熱処理によって、絶縁層３０６と、半導体層１２０及びｐ層３０２との界面準位密度が低減される。

絶縁層３０６上に、ゲート電極３０８が形成される領域に開口を有するマスク３２４が形成される。例えば、絶縁層３０６上にフォトレジストを塗布してから、フォトリソグラフィを用いてパターニングして、マスク３２４が形成される。マスク３２４を用いて、ゲート電極３０８が導電性の材料で形成される。ゲート電極３０８は、例えば、ポリシリコンで形成される。

基板１０２の、半導体層１２０が形成された面とは反対側の面に、ドレイン電極３１２が形成される。ドレイン電極３１２は、基板１０２の裏面の全面に形成される。ドレイン電極３１２は、例えば、スパッタで形成された、厚さ２５ｎｍのＴｉ層と、厚さ３００ｎｍのＡｌとが積層されて形成される。

ソース電極３１０が形成される領域で、コンタクト領域３０４上の絶縁層３０６が除去される。例えば、レジスト材料を絶縁層３０６上に塗布してから、フォトリソグラフィによってソース電極３１０が形成される領域で絶縁層３０６を除去する。絶縁層３０６が除去された領域で、コンタクト領域３０４上にソース電極３１０が形成される。ソース電極３１０は、例えば、スパッタで形成された、厚さ２５ｎｍのＴｉ層と、厚さ３００ｎｍのＡｌとが積層されて形成される。

中性子線１３０が半導体層１２０に均一に照射され、半導体層１２０中のゲルマニウム原子の分布が均一になるので、第５の実施形態に係るＭＯＳＦＥＴ３００の耐圧が１０００Ｖと高くなった。

ｐ層３０２に含まれるｐ型ドーパントは、Ｍｇに限られない。例えば、ｐ層３０２及びコンタクト領域３０４に含まれるｐ型ドーパントは、ＺｎあるいはＢｅでもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１００ 半導体基板、１０２ 基板、１１０ バッファ層、１２０ 半導体層、１３０ 中性子線、１４０ 半導体基板、２００ 横型ショットキーバリアダイオード、２０２ 窒化珪素層、２０４ シード層、２１０ ＧａＮ層、２１２ ＡｌＮ層、２１４ ＧａＮ層、２１６ ＡｌＮ層、２１８ ＧａＮ層、２２０ ＡｌＮ層、２２２ ＧａＮ層、２２４ ＡｌＮ層、２２６ ＧａＮ層、２２８ ＡｌＮ層、２３０ ＧａＮ層、２３２ ＡｌＮ層、２４０ コンタクト領域、２４２ ショットキー電極、２４４ オーミック電極、２５０ 保護膜、２５２ フォトレジスト、２５４ イオン、２５６ フォトレジスト、２５８ フォトレジスト、２７０ 縦型ダイオード、２８０ ｐｎダイオード、２８２ アノード電極、２８４ カソード電極、２８６ ｐ型半導体層、２８８ ｐ型コンタクト層、３００ ＭＯＳＦＥＴ、３０２ ｐ層、３０４ コンタクト領域、３０６ 絶縁層、３０８ ゲート電極、３１０ ソース電極、３１２ ドレイン電極、３２０ 酸化珪素マスク、３２２ 開口部、３２４ マスク

Claims (14)

1. 基板に、窒化ガリウム系半導体で形成された半導体層を形成する半導体層形成段階と、
   前記半導体層に、中性子線を照射して、前記半導体層に含まれるガリウム原子の一部をゲルマニウム原子に変換する照射段階と、を備える
   半導体基板の製造方法。
2. 前記照射段階の後に、前記半導体層に含まれる前記ゲルマニウム原子を活性化する活性化段階をさらに備える請求項１に記載の半導体基板の製造方法。
3. 前記半導体層に含まれる前記ゲルマニウム原子の濃度が、２×１０^１７ｃｍ^−３以下である請求項１又は２に記載の半導体基板の製造方法。
4. 前記半導体層に含まれる前記ゲルマニウム原子の濃度の平均値に対する標準偏差の比が、１１％以下である請求項３に記載の半導体基板の製造方法。
5. 前記基板は、サファイア基板、シリコン基板、シリコンカーバイド基板、及び、窒化ガリウム基板のいずれかである請求項１から４のいずれか一項に記載の半導体基板の製造方法。
6. 基板と、
   前記基板上に窒化ガリウム系半導体で形成され、中性子線が照射されてガリウム原子の一部がゲルマニウム原子に変換されたｎ型半導体層と、
   前記ｎ型半導体層に電気的に接続された第１電極と、
   前記ｎ型半導体層に電気的に接続された第２電極と、を備える
   半導体装置。
7. 前記ｎ型半導体層において、
   Ｓ＝Ｒ×σ_１／σ_２
   （ただし、Ｓ＝^７０Ｇｅの原子数／^７２Ｇｅの原子数、
   Ｒ＝^６９Ｇａの原子数／^７１Ｇａの原子数、
   σ₁＝^６９Ｇａの熱中性子捕獲断面積、
   σ_２＝^７１Ｇａの熱中性子捕獲断面積）
   で表される請求項６に記載の半導体装置。
8. 前記第１電極は前記ｎ型半導体層にオーミック接続される請求項６または７に記載の半導体装置。
9. 前記第１電極と前記ｎ型半導体層との間に、窒化ガリウム系半導体で形成され、前記ｎ型半導体層よりｎ型キャリアの濃度が高い領域を、さらに備える請求項６から８のいずれか一項に記載の半導体装置。
10. 前記第２電極は、前記ｎ型半導体層にショットキー接続される請求項６から９のいずれか一項に記載の半導体装置。
11. 前記第２電極と前記ｎ型半導体層との間に、ｐ型の導電性を有する窒化ガリウム系半導体で形成され、前記第２電極とオーミック接続されたｐ型半導体層をさらに備える請求項６から９のいずれか一項に記載の半導体装置。
12. 前記ｎ型半導体層よりｎ型キャリアの濃度が高い窒化物系半導体で形成され、前記第２電極とオーミック接続されたｎ型コンタクト領域と、
    前記第２電極と前記ｎ型コンタクト領域との間に、ｐ型の導電性を有する窒化ガリウム系半導体で形成されたｐ型半導体層と、
    前記ｐ型半導体層のキャリア濃度を制御するゲート電極と、
    前記ゲート電極と前記ｐ型半導体層との間に、絶縁性物質で形成された絶縁層と、をさらに備える請求項６から９のいずれか一項に記載の半導体装置。
13. 前記ｎ型半導体層に含まれる前記ゲルマニウム原子の濃度が、２×１０^１７ｃｍ^−３以下である請求項６から１２のいずれか一項に記載の半導体装置。
14. 前記ｎ型半導体層に含まれる前記ゲルマニウム原子の濃度の平均値に対する標準偏差の比が、１１％以下である請求項６から１３のいずれか一項に記載の半導体装置。