CN105637620B - 氮化物半导体 - Google Patents

氮化物半导体 Download PDF

Info

Publication number
CN105637620B
CN105637620B CN201480056167.8A CN201480056167A CN105637620B CN 105637620 B CN105637620 B CN 105637620B CN 201480056167 A CN201480056167 A CN 201480056167A CN 105637620 B CN105637620 B CN 105637620B
Authority
CN
China
Prior art keywords
layer
mentioned
super
buffer layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480056167.8A
Other languages
English (en)
Other versions
CN105637620A (zh
Inventor
井上雄史
小河淳
伊藤伸之
寺口信明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roma Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN105637620A publication Critical patent/CN105637620A/zh
Application granted granted Critical
Publication of CN105637620B publication Critical patent/CN105637620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

氮化物半导体包括：形成于衬底(1)上的初始生长层(2)；形成于上述初始生长层(2)上的缓冲层(3)；形成于上述缓冲层(3)上的超晶格缓冲层(4)；形成于上述超晶格缓冲层(4)的由多层构成的沟道层(5)；和形成于上述沟道层(5)上的势垒层(8)，上述超晶格缓冲层(4)通过交替层叠由AlxGa1‑xN(0.5≤x≤1.0)的组成构成的厚度a的高含Al层和由AlyGa1‑yN(0≤y≤0.3)的组成构成的厚度b的低含Al层而形成，上述沟道层(5)，与上述超晶格缓冲层(4)接合，并且通过从超晶格缓冲层(4)侧起依次层叠AlzGa1‑zN层(6)和GaN层(7)而形成，上述AlzGa1‑z层(6)的Al组成与上述超晶格缓冲层(4)的平均Al组成相同。

Description

氮化物半导体
技术领域
本发明涉及氮化物半导体。详细而言，涉及用于改善氮化物半导体器件的寿命的沟道层的构造。
背景技术
作为使用氮化物半导体的电子器件，一般采用使用了由AlGaN和GaN构成的异质结的构造。
具体的构造如下，包括：形成于蓝宝石或者Si等衬底上的由氮化物半导体构成的缓冲层；形成于上述缓冲层上的一般由GaN构成的沟道层；形成于上述GaN沟道层上的由AlGaN构成的势垒层；与形成于上述AlGaN势垒层与上述GaN沟道层的界面的二维电子气区域形成欧姆接触的源极和漏极；形成于上述源极与上述漏极之间的栅极。
在蓝宝石衬底或者SiC衬底上形成氮化物半导体的情况下，虽然不会有大问题，但是在使用热膨胀系数比氮化物半导体小的Si衬底的情况下，氮化物半导体层的生长后向下弯曲为凸的形状，进而结晶本身因应力而形成裂纹。因此，不适于电子器件的形成。
作为缓和Si衬底与氮化物半导体的热膨胀系数差的方法，有日本特开2005-85852号公报(专利文献1)公开的“半导体电子器件”。该半导体电子器件中，在形成于硅衬底上的GaN插入层之上，依次层叠有缓冲层、GaN电子迁移层(500nm)、AlGaN电子供给层(20nm)和GaN接触层。此处，上述缓冲层是依次层叠由GaN形成的单层或者多层的第一层和由AlGaN形成的单层或者多层的第二层而构成的。如此，通过插入材质不同的第一层和第二层作为上述缓冲层，使从下侧传播的位错缺陷的方向弯曲来抑制向生长方向的传播。
但是，在上述现有技术的专利文献1中公开的半导体电子器件中存在以下的问题。
此处，图6表示氮化物半导体的二维电子气生成机理。图6中，在应力被缓和而具有大致整体的晶格常数的GaN层(上述专利文献1中的GaN电子迁移层)之上，形成有不会引起应力缓和的薄度的晶格常数小的AlGaN层(上述专利文献1中的AlGaN电子供给层)。该情况下，由于GaN层与AlGaN层的自发极化Psp之差，和GaN层上的AlGaN层在面内因应力+σ而变形，产生压电极化Ppe。其结果是，在界面形成二维电子气(2DEG：2-dimensional electrongas)。
根据相同的原理，如图7所示，在将交替生长了具有不同的Al组成的AlGaN层的缓冲层(上述专利文献1中的GaN(Al组成＝0)/AlGaN(1≥Al组成＞0)缓冲层)作为一个平均的块来考虑的情况下，可以考虑为与应力缓和了的AlGaN层等效。因此，形成于该应力缓和了的AlGaN层之上的GaN层(上述专利文献1中的GaN电子迁移层)与AlGaN层相比晶格常数大，所以与图6的情况相反，因应力－σ而变形，在界面形成二维空穴气(2DHG：2-dimensionalhole gas)。
这样，电子器件中产生的二维空穴气成为漏电流的原因，存在引起器件特性降低这样的问题。
现有技术文献
专利文献
专利文献1：日本特开2005-85852号公报
发明内容
发明要解决的技术问题
于是，本发明的技术问题是提供抑制在使用交替反复层叠不同组成的AlGaN层而构成的超晶格缓冲层的情况下产生二维空穴气的氮化物半导体。
用于解决问题的技术方案
为了解决上述问题，本发明的氮化物半导体的特征在于，包括：
衬底；
形成于上述衬底上的初始生长层；
形成于上述初始生长层上的缓冲层；
形成于上述缓冲层上的超晶格缓冲层；
形成于上述超晶格缓冲层上的由多层构成的沟道层；和
形成于上述沟道层上的势垒层，
上述超晶格缓冲层通过交替层叠由AlxGa1-xN(0.5≤x≤1.0)的组成形成的厚度a的高含Al层和由AlyGa1-yN(0≤y≤0.3)的组成形成的厚度b的低含Al层而形成，
上述沟道层，与上述超晶格缓冲层接合，并且通过从上述超晶格缓冲层侧起依次至少层叠AlzGa1-zN层和GaN层而形成，
上述AlzGa1-zN层的Al组成与上述超晶格缓冲层的平均Al组成相同。
此外，一实施方式的氮化物半导体中，
上述沟道层的上述AlzGa1-zN层中的Al组成z由以下式子决定，
z＝(a×x+b×y)/(a+b)。
此外，一实施方式的氮化物半导体中，
上述势垒层包括AlwGa1-wN层，
上述AlwGa1-wN层中的Al组成w是大于上述沟道层的上述AlzGa1-zN层中的Al组成z的值。
此外，一实施方式的氮化物半导体中，
上述超晶格缓冲层中的上述高含Al层的厚度a的范围是1nm≤a≤5nm，上述低含Al层的厚度b的范围是22nm≤b≤30nm。
发明效果
根据以上说明可知，本发明的氮化物半导体中，从上述AlGaN超晶格缓冲层侧起依次层叠AlzGa1-zN层和GaN层而形成与AlGaN超晶格缓冲层接合的沟道层，并且使上述AlzGa1- zN层的Al组成与上述AlGaN超晶格缓冲层的平均Al组成相同。因此，上述AlzGa1-zN层的晶格常数能够看做大致等于应力缓和了的与一个AlGaN层等效的上述AlGaN超晶格缓冲层的晶格常数。因此，能够抑制在上述AlGaN超晶格缓冲层与上述AlzGa1-zN层的界面产生由－σ的应力引起的变形而形成二维空穴气。
因此，通过形成于上述超晶格缓冲层之上的AlzGa1-zN层，进行在上述超晶格缓冲层与GaN层之间形成的二维空穴气的补偿，能够降低漏电流。
附图说明
图1是本发明的作为氮化物半导体的氮化物半导体外延片的截面图。
图2是表示使用图1所示的氮化物半导体外延片的HEMT(High Electron MobilityTransistor：高电子迁移率晶体管)的C-V测量结果的图。
图3是表示C-V测量方法的图。
图4是与图1不同的氮化物半导体外延片的截面图。
图5是表示使用图4所示的氮化物半导体外延片的HEMT的C-V测量结果的图。
图6是表示二维电子气生成的机理的图。
图7是表示二维空穴气生成的机理的图。
具体实施方式
以下，利用图示的实施方式详细说明本发明。
·第1实施方式
图1是本实施方式的作为上述氮化物半导体的氮化物半导体外延片的截面图。图1中，在Si衬底1上依次形成有由AlN形成的厚度100nm的AlN初始生长层2和厚度20nm的Al0.2Ga0.8N缓冲层3。接着，形成有交替反复层叠4nm厚度的AlN层和23nm厚度的Al0.1Ga0.9N层的反复周期为100周期的超晶格缓冲层4。
然后，在上述超晶格缓冲层4上形成有由多层构成的沟道层5。该沟道层5是依次层叠AlzGa1-zN层6和作为上述GaN层的GaN沟道区域7而构成的。
此处，在超晶格缓冲层4是交替层叠由AlxGa1-xN(0.5≤x≤1.0)的组成形成的厚度为“a(nm)”的高含Al层和由AlyGa1-yN(0≤y≤0.3)的组成形成的厚度为“b(nm)”的低含Al层而形成的情况下，上述沟道层5的AlzGa1-zN层6中的Al组成z由下述式(1)决定。
z＝(a×x+b×y)/(a+b)…(1)
因此，本实施方式中，AlzGa1-zN层6的Al组成z为z＝(4×1+23×0.1)/(4+23)＝0.23，Al0.23Ga0.77N层6以厚度1μm生长。
之后，在上述Al0.23Ga0.77N层6上以厚度20nm生长GaN沟道区域7，形成沟道层5。
此处，期望上述超晶格缓冲层4中的作为上述高含Al层的AlxGa1-xN层(0.5≤x≤1.0)的厚度“a”为1nm≤a≤5nm，作为上述低含Al层的AlyGa1-yN层(0≤y≤0.3)的厚度“b”为22nm≤b≤30nm。其理由如下所述。
即，在反复层叠上述作为高含Al层的AlxGa1-xN层和作为低含Al层的AlyGa1-yN层而形成超晶格缓冲层4的情况下，为了有效地抑制得到的氮化物半导体外延片的弯曲，上述高含Al层的厚度“a”与上述低含Al层的厚度“b”之差需要至少为17nm以上。进而，需要使易弯曲的上述高含Al层的厚度“a”比难弯曲的上述低含Al层的厚度“b”薄。该情况下，上述高含Al层的厚度“a”低于1nm时，超晶格缓冲层4接近于与上述低含Al层为单层膜的情况同等的构成，不能有效地抑制弯曲。此外，上述低含Al层的厚度“b”超过30nm时，超晶格缓冲层4接近与上述低含Al层的单层膜同等的构成，不能有效地抑制弯曲。因此，从上述的范围内设定上述高含Al层的厚度“a”和上述低含Al层的厚度“b”是有效的。
这样之后，在上述沟道层5的GaN沟道区域7上接着以厚度15nm生成有Al0.4Ga0.6N的AlGaN势垒层8。此处，期望AlwGa1-wN势垒层8的Al组成“w”大于沟道层5的AlzGa1-zN层6的Al组成“z”。其理由如下所述。
即，在使用由本实施方式得到的氮化物半导体外延片形成HEMT(High ElectronMobility Transistor：高电子迁移率晶体管)的情况下，如图6所示，在AlwGa1-wN势垒层8与GaN沟道区域7的界面产生由应力+σ引起的变形而需要在上述界面形成二维电子气。该情况下，由于在AlzGa1-zN层6上层叠有GaN沟道区域7，所以如图7所示，在GaN沟道区域7与AlzGa1- zN层6的界面产生由应力－σ引起的变形。因此，需要在AlwGa1-wN势垒层8与GaN沟道区域7的界面产生比GaN沟道区域7与AlzGa1-zN层6的界面大的变形。因此，需要使AlwGa1-wN势垒层8的Al组成“w”比沟道层5的AlzGa1-zN层6的Al组成“z”大。
根据情况，为了改善迁移率，也可以使由AlN形成的AlN中间层(未图示)在GaN沟道区域7与AlGaN势垒层8之间生长。此外，也可以在AlGaN势垒层8之上使由GaN形成的GaN覆盖层(未图示)生长。
这样，能够得到如下所述的氮化物半导体外延片，即，在交替层叠厚度为a的AlxGa1-xN(0.5≤x≤1.0)高含Al层和厚度为b的AlyGa1-yN(0≤y≤0.3)低含Al层而形成的AlGaN超晶格缓冲层4上，形成有Al组成由上述式(1)决定的AlzGa1-zN层6和GaN沟道区域7依次生长而成的沟道层5，换言之，能够得到在AlGaN超晶格缓冲层4上形成有具有与上述超晶格的平均Al组成相同的Al组成的AlGaN层6的氮化物半导体外延片。
另外，在本实施方式中，作为上述沟道层5使用AlGaN层6与GaN沟道区域7的组合，但是不限定于该组合。
图2表示使用所得到的氮化物半导体外延片而形成的上述HEMT中的C-V测量(容量测量)结果。其中，图2(a)是作为沟道层5使用GaN沟道区域7与AlGaN层6的组合的本实施方式的情况。此外，图2(b)是作为沟道层仅使用GaN层的比较例的情况。另外，图中的横軸“au”表示以上述晶片的表面为基准的向衬底方向的相对距离。
此处，上述C-V测量中，如图3所示，在HEMT10的栅极G与基台11之间，由LCR测量器12施加偏压。
从图2(b)可知，在仅使用GaN作为上述沟道层的情况下，在上述GaN层与超晶格层之间可见载流子浓度的峰值13，暗示存在二维空穴气。与此相对，在超晶格缓冲层4上形成有具有与上述超晶格的平均Al组成相同的Al组成的AlGaN层6的图2(a)的情况下，没有产生由二维空穴气引起的载流子的峰值，表示抑制了二维空穴气的产生。
如上所述，根据本实施方式的氮化物半导体外延片，在上述AlGaN超晶格缓冲层4与GaN沟道区域7之间形成有具有与上述超晶格的平均Al组成相同的Al组成的AlGaN层6。
该情况下，能够考虑交替生长了具有不同的Al组成的AlGaN层的上述AlGaN超晶格缓冲层4与应力缓和了的一个AlGaN层等效。而且，形成于该应力缓和了的一个AlGaN层之上的AlGaN层6，具有与等效于上述应力缓和了的一个AlGaN层的超晶格缓冲层4的平均Al组成相同的Al组成，所以能够看作晶格常数与超晶格缓冲层4大致相等。因此，能够抑制在超晶格缓冲层4与AlGaN层6的界面产生由应力－σ引起的变形而形成二维空穴气。
因此，通过形成于上述超晶格缓冲层4之上的AlGaN层6，进行在超晶格缓冲层4与GaN层之间形成的二维空穴气的补偿，能够降低漏电流。
·第2实施方式
图4是作为本实施方式的上述氮化物半导体的氮化物半导体外延片的截面图。图4中，在Si衬底21上依次形成有由AlN形成的厚度100nm的AlN初始生长层22、厚度20nm的Al0.2Ga0.8N缓冲层23。接着，形成交替反复层叠3nm厚度的AlN层和25nm厚度的Al0.1Ga0.9N层的反复周期是100周期的超晶格缓冲层24。
紧接着，在上述超晶格缓冲层24上形成由多层构成的沟道层25。该沟道层25是依次层叠AlzGa1-zN层26、Al组成倾斜AlGaN层27和作为上述GaN层的GaN沟道区域28而构成的。
此处，在超晶格缓冲层24是交替层叠由AlxGa1-xN(0.5≤x≤1.0)的组成形成的厚度“a(nm)”的高含Al层和由AlyGa1-yN(0≤y≤0.3)的组成形成的厚度“b(nm)”的低含Al层而形成的情况下，上述沟道层25的AlzGa1-zN层26中的Al组成z由上述式(1)决定。
因此，在本实施方式中，AlzGa1-zN层26的Al组成z为：
z＝(3×1+25×0.1)/(3+25)＝0.20
Al0.2Ga0.8N层26以厚度1μm生长。
之后，在上述Al0.2Ga0.8N层26上使Al组成从Si衬底21侧起依次从0.2到0地倾斜(倾斜分布)，使厚度100nm的Al组成倾斜AlGaN层27生长，进而，使GaN沟道区域28以厚度20nm生长，形成沟道层25。
此处，在本实施方式中，上述超晶格缓冲层24中的上述高含Al层即AlxGa1-xN(0.5≤x≤1.0)的厚度“a”为1nm≤a≤5nm，上述低含Al层即AlyGa1-yN(0≤y≤0.3)的厚度“b”为22nm≤b≤30nm。因此，使高含Al层的厚度“a”与低含Al层的厚度“b”之差至少为17nm以上，能够有效地抑制所得到的氮化物半导体外延片的弯曲。
这样之后，在上述沟道层25的GaN沟道区域28上，接着以厚度15nm生长有Al0.4Ga0.6N的AlGaN势垒层29。
根据情况，为了改善迁移率，也可以在GaN沟道区域28与AlGaN势垒层29之间生长由AlN形成的AlN中间层(未图示)。此外，也可以在AlGaN势垒层29之上形成由GaN形成的GaN覆盖层(未图示)。
这样，能够得到如下所述的氮化物半导体外延片，即：在厚度为a的AlxGa1-xN(0.5≤x≤1.0)高含Al层和厚度为b的AlyGa1-yN(0≤y≤0.3)低含Al层交替层叠而形成的AlGaN超晶格缓冲层24上，形成有依次生长Al组成由上述式(1)决定的AlGaN层26、Al组成倾斜AlGaN层27和GaN沟道区域28而成的沟道层25，换言之，能够得到在AlGaN超晶格缓冲层24上形成有具有与上述超晶格的平均Al组成相同的Al组成的AlGaN层26的氮化物半导体外延片。
另外，在本实施方式中，作为上述沟道层25使用AlGaN层26、Al组成倾斜AlGaN层27和GaN沟道区域28的组合，但是不限定于该组合。
图5表示使用所得到的氮化物半导体外延片而形成的上述HEMT中的上述C-V测量结果。其中，图5(a)是作为沟道层25使用GaN沟道区域28、Al组成倾斜AlGaN层27和AlGaN层26的组合的本实施方式的情况。此外，图5(b)是作为沟道层仅使用GaN层的比较例的情况。
此处，上述C-V测量方法与上述第1实施方式的情况(图3)相同。
从图5(b)可知，在作为上述沟道层仅使用GaN的情况下，在上述GaN层与超晶格层之间可见载流子浓度的峰值30，暗示存在二维空穴气。与此相对，在超晶格缓冲层24上形成有具有与上述超晶格的平均Al组成相同的Al组成的AlGaN层26的图5(a)的情况下，没有产生由二维空穴气引起的载流子的峰值，表示抑制二维空穴气的产生。
如上述，本实施方式的氮化物半导体外延片中，在上述AlGaN超晶格缓冲层24上形成有具有与上述超晶格的平均Al组成相同的Al组成z的AlzGa1-zN层26。因此，与上述第1实施方式的情况同样，通过形成于超晶格缓冲层24之上的AlGaN层26，进行在超晶格缓冲层24与GaN层之间形成的二维空穴气的补偿，能够降低漏电流。
而且，在本实施方式中，作为上述沟道层25，在AlGaN层26与GaN沟道区域28之间形成有Al组成倾斜AlGaN层27。由于在沟道层25生成二维电子气，所以如图6所示需要不会引起应力缓和的薄度的、晶格常数小的AlGaN层(AlGaN势垒层29)和具有形成异质结的体积的晶格常数的GaN层(GaN沟道区域28)。该情况下，在AlGaN层26上层叠GaN沟道区域28，成为图7所示那样的能形成二维空穴气的构造。
因此，在上述AlzGa1-zN层26与GaN沟道区域28之间，形成使Al组成从Si衬底21侧起依次从z到0地倾斜(倾斜分布)的Al组成倾斜AlGaN层27，由此缓和在GaN沟道区域28产生的变形，抑制在界面产生二维空穴气。
因此，根据本实施方式，能够与上述第1实施方式的情况相比更加降低漏电流。
如上述，本实施方式中，通过在上述AlzGa1-zN层26与GaN沟道区域28之间形成Al组成倾斜AlGaN层27，来缓和在GaN沟道区域28产生的变形。因此，能够在AlwGa1-wN势垒层29与GaN沟道区域28的界面产生比GaN沟道区域28与Al组成倾斜AlGaN层27的界面大的变形，能够产生二维电子气。
但是，在产生二维电子气方面优选与上述第1实施方式的情况同样，使上述AlwGa1-wN势垒层29的Al组成“w”大于沟道层25中的AlzGa1-zN层26的Al组成“z”。
另外，通过上述各实施方式的氮化物半导体外延片切片，能够得到作为上述氮化物半导体的其他例的氮化物半导体片。
如上所述，本发明的氮化物半导体的特征在于，包括：
衬底1、21；
形成于上述衬底1、21上的初始生长层2、22；
形成于上述初始生长层2、22上的缓冲层3、23；
形成于上述缓冲层3、23上的超晶格缓冲层4、24；
形成于上述超晶格缓冲层4、24上的由多层构成的沟道层5、25；和
形成于上述沟道层5、25上的势垒层8、29，
上述超晶格缓冲层4、24通过交替层叠由AlxGa1-xN(0.5≤x≤1.0)的组成形成的厚度a的高含Al层和由AlyGa1-yN(0≤y≤0.3)的组成形成的厚度b的低含Al层而形成，
上述沟道层5、25，与上述超晶格缓冲层4、24接合，并且通过从上述超晶格缓冲层4、24侧起依次至少层叠AlzGa1-zN层6、26和GaN层7、28而形成，
上述AlzGa1-z层6、26的Al组成与上述超晶格缓冲层4、24的平均Al组成相同。
可以考虑AlGaN超晶格缓冲层4、24与应力缓和了的AlGaN层等效。因此，在仅由GaN层形成与AlGaN超晶格缓冲层4、24接合的沟道层5、25的情况下，形成于上述应力缓和了的AlGaN层之上的GaN沟道层，由于晶格常数比AlGaN层大，所以因应力－σ在张紧侧变形，在界面形成二维空穴气(2DHG)。
根据上述构成，从上述超晶格缓冲层4、24侧起依次层叠AlzGa1-z层6、26和GaN层7、28而形成与超晶格缓冲层4、24接合的沟道层5、25，并且使上述AlzGa1-z层6、26的Al组成与AlGaN超晶格缓冲层4、24的平均Al组成相同。因此，上述AlzGa1-z层6、26能够看作晶格常数与应力缓和了的等效于一个AlGaN层的上述AlGaN超晶格缓冲层4、24大致相等。因此，能够抑制因应力－σ在上述AlGaN超晶格缓冲层4、24与AlzGa1-z层6、26的界面产生变形而形成二维空穴气。
因此，通过形成于上述超晶格缓冲层4、24之上的AlzGa1-z层6、26，进行在上述超晶格缓冲层4、24与GaN层7、28之间形成的二维空穴气的补偿，能够降低漏电流。
此外，一实施方式的氮化物半导体中，上述沟道层5、25的上述AlzGa1-z层6、26中的Al组成z由下式决定，
z＝(a×x+b×y)/(a+b)。
根据该实施方式，使上述沟道层5、25中的上述AlzGa1-z层6、26的Al组成z由式“z＝(a×x+b×y)/(a+b)”决定。因此，能够使上述AlzGa1-z层6、26的Al组成与上述超晶格缓冲层4、24的平均Al组成相同。
此外，一实施方式的氮化物半导体中，上述势垒层8包含AlwGa1-wN层8，上述AlwGa1- wN层8中的Al组成w是比上述沟道层5的上述AlzGa1-z层6中的Al组成z大的值。
在使用所得到的氮化物半导体形成HEMT的情况下，需要在上述势垒层8的AlwGa1- wN层8与上述沟道层5的GaN层7的界面通过应力+σ来产生变形而在上述界面形成二维电子气。该情况下，由于上述沟道层5是在AlzGa1-z层6上层叠GaN层7而形成的，所以在上述GaN层7与AlzGa1-z层6的界面因应力－σ而产生变形。因此，需要在上述势垒层8的AlwGa1-wN层8与上述沟道层5的GaN层7的界面产生比上述GaN层7与上述AlzGa1-z层6的界面大的变形。
根据该实施方式，上述AlwGa1-wN层8中的Al组成w设定为比上述沟道层5的上述AlzGa1-z层6中的Al组成z大的值。因此，在上述势垒层8的AlwGa1-wN层8与上述沟道层5的GaN层7的界面，能够产生比上述GaN层7与上述AlzGa1-z层6的界面大的变形，能够在上述界面形成二维电子气。
此外，一实施方式的氮化物半导体中，上述超晶格缓冲层4、24中的上述高含Al层的厚度a的范围是1nm≤a≤5nm，上述低含Al层的厚度b的范围是22nm≤b≤30nm。
根据该实施方式，使上述AlGaN超晶格缓冲层4、24中的上述高含Al层的厚度“a”与上述低含Al层的厚度“b”之差至少为17nm以上，并且使易弯曲的上述高含Al层的厚度“a”比难弯曲的上述低含Al层的厚度“b”薄，而能够有效地抑制所得到的氮化物半导体动弯曲。
符号说明
1、21…Si衬底
2、22…AlN初始生长层
3、23…AlGaN缓冲层
4、24…超晶格缓冲层
5、25…沟道层
6、26…AlzGa1-zN层
7、28…GaN沟道区域
8、29…AlGaN势垒层
10…HEMT
11…基台
12…LCD表
13、30…载流子浓度峰值
27…Al组成倾斜AlGaN层。

Claims (4)

1.一种氮化物半导体，其特征在于，包括：
衬底(1、21)；
形成于所述衬底(1、21)上的初始生长层(2、22)；
形成于所述初始生长层(2、22)上的缓冲层(3、23)；
形成于所述缓冲层(3、23)上的超晶格缓冲层(4、24)；
形成于所述超晶格缓冲层(4、24)上的由多个层构成的沟道层(5、25)；和
形成于所述沟道层(5、25)上的势垒层(8、29)，
所述超晶格缓冲层(4、24)通过交替层叠由AlxGa1-xN的组成构成的厚度a的高含Al层和由AlyGa1-yN的组成构成的厚度b的低含Al层而形成，其中，0.5≤x≤1.0，0≤y≤0.3，
所述沟道层(5、25)，与所述超晶格缓冲层(4、24)接合，并且通过从所述超晶格缓冲层(4、24)侧起依次至少层叠AlzGa1-zN层(6、26)和GaN层(7、28)而形成，
所述AlzGa1-zN层(6、26)的Al组成与所述超晶格缓冲层(4、24)的平均Al组成相同，
所述高含Al层的厚度a比所述低含Al层的厚度b薄。
2.如权利要求1所述的氮化物半导体，其特征在于：
所述沟道层(5、25)的所述AlzGa1-zN层(6、26)中的Al组成z由以下式子决定：
z＝(a×x+b×y)/(a+b)。
3.如权利要求1或2所述的氮化物半导体，其特征在于：
所述势垒层(8)包含AlwGa1-wN层，
所述AlwGa1-wN层(8)中的Al组成w是比所述沟道层(5)的所述AlzGa1-zN层(6)中的Al组成z大的值。
4.如权利要求1或2所述的氮化物半导体，其特征在于：
所述超晶格缓冲层(4、24)中的所述高含Al层的厚度a的范围是1nm≤a≤5nm，所述低含Al层的厚度b的范围是22nm≤b≤30nm。
CN201480056167.8A 2013-11-06 2014-09-01 氮化物半导体 Active CN105637620B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-230356 2013-11-06
JP2013230356 2013-11-06
PCT/JP2014/072883 WO2015068448A1 (ja) 2013-11-06 2014-09-01 窒化物半導体

Publications (2)

Publication Number Publication Date
CN105637620A CN105637620A (zh) 2016-06-01
CN105637620B true CN105637620B (zh) 2018-11-20

Family

ID=53041232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480056167.8A Active CN105637620B (zh) 2013-11-06 2014-09-01 氮化物半导体

Country Status (4)

Country Link
US (1) US9660068B2 (zh)
JP (1) JP6064051B2 (zh)
CN (1) CN105637620B (zh)
WO (1) WO2015068448A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170207303A1 (en) * 2015-04-03 2017-07-20 Hermes-Epitek Corp. Semiconductor multilayer structure
JP6653750B2 (ja) * 2016-02-26 2020-02-26 サンケン電気株式会社 半導体基体及び半導体装置
US9768258B1 (en) * 2016-03-17 2017-09-19 Infineon Technologies Austria Ag Substrate structure, semiconductor component and method
US10580879B2 (en) 2016-12-31 2020-03-03 South China University Of Technology Enhancement-mode GaN-based HEMT device on Si substrate and manufacturing method thereof
CN106711212B (zh) * 2016-12-31 2018-12-11 华南理工大学 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法
KR20210045835A (ko) 2019-10-17 2021-04-27 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자
JP2021144993A (ja) * 2020-03-10 2021-09-24 富士通株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2538434A1 (en) * 2010-02-16 2012-12-26 NGK Insulators, Ltd. Epitaxial substrate and method for producing same
CN102870196A (zh) * 2010-06-08 2013-01-09 日本碍子株式会社 外延基板以及外延基板的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3960957B2 (ja) 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
JP5473445B2 (ja) * 2009-07-17 2014-04-16 シャープ株式会社 エピタキシャルウェハ
JP5580009B2 (ja) * 2009-08-28 2014-08-27 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
EP2498293B1 (en) * 2009-11-06 2018-08-01 NGK Insulators, Ltd. Epitaxial substrate for semiconductor element and method for producing epitaxial substrate for semiconductor element
JP5758880B2 (ja) * 2010-03-24 2015-08-05 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2011258782A (ja) * 2010-06-10 2011-12-22 Covalent Materials Corp 窒化物半導体基板
JP5782033B2 (ja) * 2010-07-29 2015-09-24 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
JPWO2012026396A1 (ja) * 2010-08-25 2013-10-28 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
JP2012109344A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
WO2014024310A1 (ja) * 2012-08-10 2014-02-13 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2538434A1 (en) * 2010-02-16 2012-12-26 NGK Insulators, Ltd. Epitaxial substrate and method for producing same
CN102870196A (zh) * 2010-06-08 2013-01-09 日本碍子株式会社 外延基板以及外延基板的制造方法

Also Published As

Publication number Publication date
US20160254378A1 (en) 2016-09-01
WO2015068448A1 (ja) 2015-05-14
JP6064051B2 (ja) 2017-01-18
US9660068B2 (en) 2017-05-23
CN105637620A (zh) 2016-06-01
JPWO2015068448A1 (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
CN105637620B (zh) 氮化物半导体
CN103035698B (zh) 半导体器件
TWI518899B (zh) 半導體裝置
JP3960957B2 (ja) 半導体電子デバイス
JP5634681B2 (ja) 半導体素子
TWI611576B (zh) 半導體基板及半導體基板之製造方法
CN102859695A (zh) 外延基板以及外延基板的制造方法
US8969880B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
WO2012026396A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
JP2013145821A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
CN102859653A (zh) 外延基板以及外延基板的制造方法
CN102870195A (zh) 外延基板以及外延基板的制造方法
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
CN102511075A (zh) 外延基板以及外延基板的制造方法
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
US20130020583A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
WO2017069087A1 (ja) ＳｉＣ層を備えた化合物半導体基板
JP5543866B2 (ja) Ｉｉｉ族窒化物エピタキシャル基板
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
US20170323960A1 (en) Epitaxial wafer, semiconductor device, method for producing epitaxial wafer, and method for producing semiconductor device
US10586701B2 (en) Semiconductor base having a composition graded buffer layer stack
CN112687732B (zh) 半导体薄膜结构以及包括其的电子器件
WO2016051935A1 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
TWI552948B (zh) 半導體元件
JP5776344B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211110

Address after: Kyoto Japan

Patentee after: Roma Co., Ltd

Address before: Osaka, Japan

Patentee before: Sharp Corporation

TR01 Transfer of patent right