JP2021144993A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021144993A
JP2021144993A JP2020041232A JP2020041232A JP2021144993A JP 2021144993 A JP2021144993 A JP 2021144993A JP 2020041232 A JP2020041232 A JP 2020041232A JP 2020041232 A JP2020041232 A JP 2020041232A JP 2021144993 A JP2021144993 A JP 2021144993A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor device
composition
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020041232A
Other languages
English (en)
Inventor
敦史 山田
Atsushi Yamada
敦史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2020041232A priority Critical patent/JP2021144993A/ja
Priority to US17/190,276 priority patent/US11824108B2/en
Publication of JP2021144993A publication Critical patent/JP2021144993A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】オン抵抗を低減することができる半導体装置を提供する。【解決手段】半導体装置は、第１窒化物半導体の下地と、前記下地の上方に設けられた第２窒化物半導体のバッファ層と、前記バッファ層の上方に設けられ、開口部が形成された第３窒化物半導体のチャネル層と、前記チャネル層の上方に設けられた第４窒化物半導体のバリア層と、前記開口部内に設けられ、前記バッファ層及び前記チャネル層と接触し、導電性を備えた第５窒化物半導体のコンタクト層と、を有し、前記第２窒化物半導体のＡｌ組成は、前記第３窒化物半導体のＡｌ組成以上であり、前記第１窒化物半導体及び前記第４窒化物半導体のＡｌ組成は、前記第２窒化物半導体のＡｌ組成より高い。【選択図】図４

Description

本開示は、半導体装置に関する。
窒化物半導体を用いた半導体装置としては、電界効果トランジスタ、特に高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）についての報告が数多くなされている。窒化物半導体を用いたＨＥＭＴとして、ＧａＮ層をチャネル層に、ＡｌＧａＮ層をバリア層に用いたＨＥＭＴが知られている。このようなＧａＮ系ＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数の差に起因する歪みがＡｌＧａＮ層に生じ、この歪みに伴ってピエゾ分極が生じ、高濃度の二次元電子ガスがＡｌＧａＮ層下のＧａＮ層の上面近傍に発生する。このため、高い出力が得られる。
移動度の向上のために、ＡｌＮとＧａＮとの間の大きなバンドオフセットを用いる量子閉じ込め構造トランジスタも提案されている。
米国特許第７５４４９６３号明細書 特開２０１３−１１８３８３号公報 特開平９−３３０９１６号公報
しかしながら、従来の量子閉じ込め構造トランジスタでは、オン抵抗の低減が困難である。
本開示の目的は、オン抵抗を低減することができる半導体装置を提供することにある。
本開示の一形態によれば、第１窒化物半導体の下地と、前記下地の上方に設けられた第２窒化物半導体のバッファ層と、前記バッファ層の上方に設けられ、開口部が形成された第３窒化物半導体のチャネル層と、前記チャネル層の上方に設けられた第４窒化物半導体のバリア層と、前記開口部内に設けられ、前記バッファ層及び前記チャネル層と接触し、導電性を備えた第５窒化物半導体のコンタクト層と、を有し、前記第２窒化物半導体のＡｌ組成は、前記第３窒化物半導体のＡｌ組成以上であり、前記第１窒化物半導体及び前記第４窒化物半導体のＡｌ組成は、前記第２窒化物半導体のＡｌ組成より高い半導体装置が提供される。
本開示によれば、オン抵抗を低減することができる。
参考例に係る半導体装置を示す断面図である。 ＡｌＮ層上に形成されたｎ型ＧａＮ層を示す断面図である。 ＡｌＮ層上にＡｌＧａＮバッファ層を介して形成されたｎ型ＧａＮ層を示す断面図である。 第１実施形態に係る半導体装置を示す断面図である。 第１実施形態に係る半導体装置の伝導帯Ｅｃを示すバンド図である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 Ａｌｘ１Ｇａ１−ｘ１Ｎ層のＡｌ組成（ｘ１）とｎ型ＧａＮ層の表面粗さＲａとの関係を示す図である。 第１実施形態の変形例に係る半導体装置を示す断面図である。 第２実施形態に係る半導体装置を示す断面図である。 第２実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 第２実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 第２実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 第２実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 第３実施形態に係る半導体装置を示す断面図である。 第３実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 第３実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 第３実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 第４実施形態に係るディスクリートパッケージを示す図である。 第５実施形態に係るＰＦＣ回路を示す結線図である。 第６実施形態に係る電源装置を示す結線図である。 第７実施形態に係る増幅器を示す結線図である。
（量子閉じ込め構造トランジスタの概要）
先ず、量子閉じ込め構造トランジスタの概要について説明する。図１は、量子閉じ込め構造トランジスタを含む参考例に係る半導体装置を示す断面図である。
参考例に係る半導体装置９００では、図１に示すように、ＡｌＮ基板９０１の上に、ＡｌＮバリア層９０２、ＧａＮチャネル層９０３及びＩｎＡｌＧａＮバリア層９０４が形成されている。また、ＩｎＡｌＧａＮバリア層９０４の上にソース電極９０６、ゲート電極９０９及びドレイン電極９０７が形成されている。そして、高濃度の二次元電子ガス（two-dimensional gas：２ＤＥＧ）９２０がＧａＮチャネル層９０３の上面近傍に存在する。
半導体装置９００では、ＩｎＡｌＧａＮバリア層９０４におけるＡｌ組成が高いほど、量子閉じ込め構造における障壁が高くなる。その一方で、Ａｌ組成が高いほどＩｎＡｌＧａＮバリア層９０４とソース電極９０６、ドレイン電極９０７との間のコンタクト抵抗が高くなる。従って、半導体装置９００では、良好な量子閉じ込め効果を得るためにＩｎＡｌＧａＮバリア層９０４におけるＡｌ組成が高くすると、オン抵抗が高くなってしまう。
コンタクト抵抗の低減のために、ＩｎＡｌＧａＮバリア層９０４及びＧａＮチャネル層９０３の平面視でソース電極９０６、ドレイン電極９０７と重なる部分をエッチングしてＡｌＮバリア層９０２を露出し、その上にｎ型ＧａＮコンタクト層を再成長させることが考えられる。しかしながら、ｎ型ＧａＮコンタクト層を１０００℃程度の温度で再成長させると、ＧａＮチャネル層９０３と、ＡｌＮバリア層９０２及びＩｎＡｌＧａＮバリア層９０４との間に大きな熱応力が作用し、クラック等のダメージが発生する。ｎ型ＧａＮコンタクト層を比較的低温で再成長させることでダメージの発生を抑制することは可能であるが、この場合には、ｎ型ＧａＮコンタクト層がＡｌＮバリア層９０２上に島状に再成長するようになる。
図２は、ＡｌＮ層上に形成されたｎ型ＧａＮ層を示す断面図である。ＡｌＮのａ軸の格子定数は約３．１１Åであり、ＧａＮのａ軸の格子定数は３．１９Åであり、ＧａＮのａ軸の格子定数は、ＡｌＮのａ軸の格子定数より約２．６％大きい。このため、ＡｌＮ層９１１上にｎ型ＧａＮ層９１２を比較的低温でエピタキシャル成長させると、ｎ型ＧａＮ層９１２の成長モードはＶｏｌｍｅｒ−Ｗｅｂｅｒモードとなる。この結果、図２に示すように、ｎ型ＧａＮ層９１２は島状に成長し、ｎ型ＧａＮ層９１２の表面が大きく荒れる。従って、ｎ型ＧａＮ層９１２のＡｌＮ層９１１の表面に平行な方向の電気抵抗が大きく、オン抵抗を抑制することが困難である。
そこで、本発明者は、表面粗さが小さいコンタクト層が得られる構造について鋭意検討を行った。この結果、チャネル層の基板側のバリア層とコンタクト層との間に、所定の組成のバッファ層が設けられた構造において、表面粗さが小さいコンタクト層が得られることが明らかになった。
図３は、ＡｌＮ層上にＡｌＧａＮバッファ層を介して形成されたｎ型ＧａＮ層を示す断面図である。ＡｌＮ層９１１上にＡｌＧａＮ層９１３を形成し、ＡｌＧａＮ層９１３上にｎ型ＧａＮ層９１２を比較的低温でエピタキシャル成長させると、図３に示すように、ｎ型ＧａＮ層９１２は膜状に成長する。これは、ＡｌＮとＡｌＧａＮとの間の格子定数の差がＡｌＮとＧａＮとの間の格子定数の差より小さく、ＡｌＧａＮとＧａＮとの間の格子定数の差がＡｌＮとＧａＮとの間の格子定数の差より小さいためである。従って、このようなバッファ層が含まれることでオン抵抗を抑制することができる。
本発明者は、これらの知見に基づいて、以下のような実施形態に想到した。以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
（第１実施形態）
第１実施形態について説明する。第１実施形態は、量子閉じ込め構造の高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）を含む半導体装置に関する。図４は、第１実施形態に係る半導体装置を示す断面図である。
第１実施形態に係る半導体装置１００では、図４に示すように、基板１０１の上方に窒化物半導体積層構造１３０が形成されている。窒化物半導体積層構造１３０には、バッファ層１０２、チャネル層１０３及びバリア層１０４が含まれる。バッファ層１０２は基板１０１上に形成されている。チャネル層１０３はバッファ層１０２上に形成されている。バリア層１０４はチャネル層１０３上に形成されている。
基板１０１は、例えばＡｌＮ自立基板であり、基板１０１の上面はＡｌ極性面である。つまり、基板１０１の上面のミラー指数は（０００１）である。バッファ層１０２は、例えば厚さが３０ｎｍ〜１００ｎｍのＡｌｘ１Ｇａ１−ｘ１Ｎ層（０．００≦ｘ１≦０．２０）である。チャネル層１０３は、例えば厚さが５０ｎｍ以下のＧａＮ層である。バリア層１０４は、例えば厚さが４ｎｍ〜２０ｎｍのＩｎｙ２Ａｌｘ２Ｇａ１−ｘ２−ｙ２Ｎ層（０．００≦ｘ２≦１．００、０．００≦ｙ２≦０．２０）である。チャネル層１０３の厚さは好ましくは５０ｎｍ以下であり、より好ましくは２０ｎｍ以下である。優れた量子閉じ込め効果を得るためである。バッファ層１０２の厚さは好ましくは２０ｎｍ以下であり、より好ましくは５ｎｍ以下である。バッファ層１０２が有する熱抵抗の低減のためである。バッファ層１０２、チャネル層１０３及びバリア層１０４の上面のミラー指数も（０００１）である。基板１０１は下地の一例である。基板１０１のＡｌＮは第１窒化物半導体の一例である。バッファ層１０２のＡｌｘ１Ｇａ１−ｘ１Ｎ（０．００≦ｘ１≦０．２０）は第２窒化物半導体の一例である。チャネル層１０３のＧａＮは第３窒化物半導体の一例である。バリア層１０４のＩｎｙ２Ａｌｘ２Ｇａ１−ｘ２−ｙ２Ｎ（０．００≦ｘ２≦１．００、０．００≦ｙ２≦０．２０）は第４窒化物半導体の一例である。ＧａＮのＡｌ組成は０．００である。
窒化物半導体積層構造１３０に、素子領域を画定する素子分離領域が形成されており、素子領域内において、バリア層１０４及びチャネル層１０３にソース用の開口部１１１ｓ及びドレイン用の開口部１１１ｄが形成されている。開口部１１１ｓ内にソース用の導電性のコンタクト層１１２ｓが形成され、開口部１１１ｄ内にドレイン用の導電性のコンタクト層１１２ｄが形成されている。コンタクト層１１２ｓ及び１１２ｄは、例えば厚さが４０ｎｍ〜７０ｎｍのｎ型ＧａＮ層である。コンタクト層１１２ｓ及び１１２ｄには、例えばｎ型不純物としてＳｉが１×１０１９ｃｍ−３程度の濃度でドーピングされている。コンタクト層１１２ｓ及び１１２ｄに、ｎ型不純物としてＧｅ又はＯ等がドーピングされていてもよい。コンタクト層１１２ｓ及び１１２ｄのｎ型ＧａＮは第５窒化物半導体の一例である。
コンタクト層１１２ｓ上にソース電極１０６が形成され、コンタクト層１１２ｄ上にドレイン電極１０７が形成されている。ソース電極１０６はコンタクト層１１２ｓにオーミック接触し、ドレイン電極１０７はコンタクト層１１２ｄにオーミック接触している。バリア層１０４上に、ソース電極１０６及びドレイン電極１０７を覆うパッシベーション膜１０８が形成されている。パッシベーション膜１０８には、平面視でソース電極１０６及びドレイン電極１０７の間に位置する開口部１０８ｇが形成されており、開口部１０８ｇを通じてバリア層１０４と接するゲート電極１０９がパッシベーション膜１０８上に形成されている。
ソース電極１０６及びドレイン電極１０７は、例えば厚さが１０ｎｍ〜５０ｎｍのＴａ膜及びその上の厚さが１００ｎｍ〜５００ｎｍのＡｌ膜を含む。ソース電極１０６はコンタクト層１１２ｓにオーミック接触し、ドレイン電極１０７はコンタクト層１１２ｄにオーミック接触している。ゲート電極１０９は、例えば厚さが１０ｎｍ〜５０ｎｍのＮｉ膜及びその上の厚さが３００ｎｍ〜５００ｎｍのＡｕ膜を含み、窒化物半導体積層構造１３０とショットキー接触している。パッシベーション膜１０８は、例えばＳｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ又はＷの酸化物、窒化物又は酸窒化物の膜であり、好ましくはＳｉ窒化物（ＳｉＮ）の膜である。パッシベーション膜１０８の厚さは、例えば２ｎｍ〜５００ｎｍであり、好ましくは１００ｎｍ程度である。
次に、半導体装置１００のバンド構造について説明する。図５は、半導体装置１００の伝導帯Ｅｃを示すバンド図である。図５には、フェルミレベルＥｆも示す。半導体装置１００では、バッファ層１０２のＡｌ組成（ｘ１）がチャネル層１０３のＡｌ組成（例えば０．００）以上であり、基板１０１及びバリア層１０４のＡｌ組成（例えば１．００）が、バッファ層１０２のＡｌ組成（ｘ１）より高い。また、基板１０１の表面が（０００１）面である。従って、図４及び図５に示すように、高濃度の二次元電子ガス（２ＤＥＧ）１２０がチャネル層１０３の上面近傍に存在する。基板１０１が強い自発分極を有しているため、バッファ層１０２が基板１０１とチャネル層１０３との間に設けられていても、２ＤＥＧ１２０に対して優れた量子閉じ込め効果を得ることができる。
次に、第１実施形態に係る半導体装置１００の製造方法について説明する。図６〜図９は、第１実施形態に係る半導体装置１００の製造方法を示す断面図である。
まず、図６（ａ）に示すように、基板１０１の（０００１）面上に窒化物半導体積層構造１３０を形成する。窒化物半導体積層構造１３０の形成では、バッファ層１０２、チャネル層１０３及びバリア層１０４を、例えば有機金属気相成長（ＭＯＶＰＥ：metal organic vapor phase epitaxy）法により形成する。窒化物半導体積層構造１３０の形成に際して、原料ガスとして、例えば、Ａｌ源であるトリメチルアルミニウム（ＴＭＡｌ）ガスと、Ｇａ源であるトリメチルガリウム（ＴＭＧａ）ガスと、Ｉｎ源であるトリメチルインジウム（ＴＭＩｎ）ガスと、Ｎ源であるアンモニア（ＮＨ３）ガスとの混合ガスを用いる。キャリアガスとして水素（Ｈ２）ガス又は窒素（Ｎ２）ガスを用いる。成長させる窒化物半導体層の組成に応じて、ＴＭＡｌガス、ＴＭＧａガス及びＴＭＩｎガスの供給の有無及び流量を適宜設定する。例えば、成長圧力は１ｋＰａ〜１００ｋＰａ程度、成長温度は６００℃〜１５００℃程度とする。バリア層１０４の形成により、チャネル層１０３の上面近傍に２ＤＥＧ１２０が発生する。バッファ層１０２のＡｌ組成（ｘ１）が低い場合、バッファ層１０２の表面に良好な平坦度を得るために、バッファ層１０２は比較的高い温度、例えば１０００℃〜１５００℃で成長させることが好ましい。バッファ層１０２を比較的高温で成長させても、チャネル層１０３及びバリア層１０４の形成前であるため、クラック等のダメージは生じない。
次いで、図６（ｂ）に示すように、バリア層１０４上に表面保護膜１１０を形成する。表面保護膜１１０は、例えばＳｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ又はＷの酸化物、窒化物又は酸窒化物の膜であり、好ましくはＳｉ酸化物（ＳｉＯ２）の膜である。表面保護膜１１０は、例えばプラズマ化学気相成長（chemical vapor deposition：ＣＶＤ）法により形成することができる。表面保護膜１１０は、原子層堆積（atomic layer deposition：ＡＬＤ）法又はスパッタ法により形成してもよい。
その後、図７（ａ）に示すように、表面保護膜１１０、バリア層１０４及びチャネル層１０３にソース用の開口部１１１ｓ及びドレイン用の開口部１１１ｄを形成する。開口部１１１ｓ及び１１１ｄの形成では、例えば、フォトリソグラフィにより開口部１１１ｓ及び１１１ｄを形成する予定の領域を露出するフォトレジストのパターンを表面保護膜１１０上に形成し、このパターンをエッチングマスクとして弗素系ガス又は塩素系ガスを用いたドライエッチングを行う。この結果、バッファ層１０２が開口部１１１ｓ及び１１１ｄに露出する。
続いて、図７（ｂ）に示すように、開口部１１１ｓ内にコンタクト層１１２ｓを形成し、開口部１１１ｄ内にコンタクト層１１２ｄを形成する。コンタクト層１１２ｓ及び１１２ｄは、例えばＭＯＶＰＥ法により形成することができる。コンタクト層１１２ｓ及び１１２ｄの形成に際して、キャリアガスとしてＨ２ガス又はＮ２ガスを用い、原料ガスとしてＴＭＧａガス及びＮＨ３ガスの混合ガスを用いる。このとき、コンタクト層１１２ｓ及び１１２ｄをｎ型とするために、例えばＳｉを含むシラン（ＳｉＨ４）ガスを所定の流量で混合ガスに添加し、コンタクト層１１２ｓ及び１１２ｄにＳｉをドーピングする。例えば、コンタクト層１１２ｓ及び１１２ｄを成長させる際に、成長圧力は１ｋＰａ〜１００ｋＰａ程度、成長温度は７００℃〜９００℃程度とする。コンタクト層１１２ｓ及び１１２ｄは、窒化物半導体積層構造１３０に熱応力に起因するクラック等のダメージが発生しにくい温度で成長させることが好ましい。コンタクト層１１２ｓ及び１１２ｄの形成後、表面保護膜１１０を除去する。コンタクト層１１２ｓ及び１１２ｄにドーピングするｎ型不純物として、Ｇｅ又はＯを用いてもよい。コンタクト層１１２ｓ及び１１２ｄの上面はバリア層１０４の上面より上方にあってもよく、バリア層１０４の上面と面一であってもよく、バリア層１０４の上面より下方にあってもよい。
次いで、窒化物半導体積層構造１３０に、素子領域を画定する素子分離領域を形成する。素子分離領域の形成では、例えば、素子分離領域を形成する予定の領域を露出するフォトレジストのパターンを窒化物半導体積層構造１３０上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。
その後、図８（ａ）に示すように、コンタクト層１１２ｓ上にソース電極１０６を形成し、コンタクト層１１２ｄ上にドレイン電極１０７を形成する。ソース電極１０６及びドレイン電極１０７は、例えばリフトオフ法により形成することができる。すなわち、ソース電極１０６及びドレイン電極１０７を形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｔａ膜を形成し、その上にＡｌ膜を形成する。次いで、例えば、窒素雰囲気中にて４００℃〜１０００℃、好ましくは５５０℃程度で熱処理を行い、オーミック特性を確立する。
続いて、図８（ｂ）に示すように、バリア層１０４上にソース電極１０６及びドレイン電極１０７を覆うパッシベーション膜１０８を形成する。パッシベーション膜１０８は、例えばプラズマＣＶＤ法により形成することができる。パッシベーション膜１０８は、ＡＬＤ法又はスパッタ法により形成してもよい。
次いで、図９（ａ）に示すように、パッシベーション膜１０８に開口部１０８ｇを形成する。開口部１０８ｇの形成では、例えば、フォトリソグラフィにより開口部１０８ｇを形成する予定の領域を露出するフォトレジストのパターンをパッシベーション膜１０８上に形成し、このパターンをエッチングマスクとして弗素系ガス又は塩素系ガスを用いたドライエッチングを行う。ドライエッチングに代えて、弗酸又はバッファード弗酸等を用いたウェットエッチングを行ってもよい。
その後、図９（ｂ）に示すように、開口部１０８ｇを通じてバリア層１０４と接するゲート電極１０９をパッシベーション膜１０８上に形成する。ゲート電極１０９は、例えばリフトオフ法により形成することができる。すなわち、ゲート電極１０９を形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｎｉ膜を形成し、その上にＡｕ膜を形成する。
このようにして、第１実施形態に係る半導体装置１００を製造することができる。
なお、開口部１１１ｓ及び１１１ｄを形成する際のドライエッチングは、バッファ層１０２の上面で停止させる必要はない。開口部１１１ｓ及び１１１ｄの底部にチャネル層１０３が残存しないようにするために、バッファ層１０２の表層部の一部がオーバーエッチングされてもよい。バッファ層１０２のコンタクト層１１２ｓ及び１１２ｄの下の部分が、チャネル層１０３の下の部分より薄くてもよい。
バッファ層１０２のＡｌ組成（ｘ１）は０．２０以下であることが好ましく、０．１０以下であることがより好ましい。これは、Ａｌ組成が０．２０超であると、バッファ層１０２とコンタクト層１１２ｓ及び１１２ｄとの間での格子定数の差が大きく、コンタクト層１１２ｓ及び１１２ｄの表面粗さが大きくなるおそれがあるためである。
ここで、本願発明者が行った試験について説明する。この試験では、Ａｌｘ１Ｇａ１−ｘ１Ｎ層上に厚さが５０ｎｍのｎ型ＧａＮ層を成長させ、ｎ型ＧａＮ層の表面粗さＲａを測定した。ｎ型ＧａＮ層は、２０ｋＰａの圧力下で、７００℃〜７５０℃の温度で成長させた。図１０は、Ａｌｘ１Ｇａ１−ｘ１Ｎ層のＡｌ組成（ｘ１）とｎ型ＧａＮ層の表面粗さＲａとの関係を示す図である。図１０の横軸は、Ａｌｘ１Ｇａ１−ｘ１Ｎ層のＡｌ組成（ｘ１）を示し、縦軸は当該Ａｌｘ１Ｇａ１−ｘ１Ｎ層上に形成されたｎ型ＧａＮ層の表面粗さＲａを示す。図１０に示すように、Ａｌ組成（ｘ１）が０．２０以下であれば、ｎ型ＧａＮ層の表面粗さＲａが５ｎｍ以下と小さかった。また、Ａｌ組成（ｘ１）が０．１０以下であれば、ｎ型ＧａＮ層の表面粗さＲａが２．５ｎｍ以下と更に小さかった。表面粗さＲａが５ｎｍ以下であれば、ｎ型ＧａＮ層のＡｌＧａＮ層の表面に平行な方向の電気抵抗はＨＥＭＴのオン抵抗を低減できる程度に小さくなる。
（変形例）
基板１０１とバッファ層１０２との間に窒化物半導体層が含まれていてもよい。図１１は、第１実施形態の変形例に係る半導体装置を示す断面図である。
この変形例に係る半導体装置１９０では、図１１に示すように、基板１０１とバッファ層１０２との間に中間層１９１が設けられている。中間層１９１は、例えばＡｌＮ層であり、中間層１９１の上面はＡｌ極性である。つまり、中間層１９１の上面のミラー指数は（０００１）である。半導体装置１９０では、基板１０１及び中間層１９１が下地に含まれる。中間層１９１は第３層の一例であり、中間層１９１のＡｌＮは第６窒化物半導体の一例である。中間層１９１の組成はＡｌＮに限定されず、例えばバッファ層１０２よりＡｌ組成が高いＡｌＧａＮであってもよい。
（第２実施形態）
第２実施形態について説明する。第２実施形態は、量子閉じ込め構造のＨＥＭＴを含む半導体装置に関する。図１２は、第２実施形態に係る半導体装置を示す断面図である。
第２実施形態に係る半導体装置２００では、図１２に示すように、基板１０１の上方に窒化物半導体積層構造２３０が形成されている。窒化物半導体積層構造２３０には、バッファ層１０２、チャネル層１０３、バリア層１０４及びキャップ層２０５が含まれる。バッファ層１０２は基板１０１上に形成されている。チャネル層１０３はバッファ層１０２上に形成されている。バリア層１０４はチャネル層１０３上に形成されている。キャップ層２０５はバリア層１０４上に形成されている。
キャップ層２０５は、例えば厚さが１ｎｍ〜５ｎｍのＧａＮ層である。開口部１１１ｓ及び１１１ｄは、キャップ層２０５、バリア層１０４及びチャネル層１０３に形成されている。パッシベーション膜１０８は、キャップ層２０５上に形成されている。ゲート電極１０９はキャップ層２０５に接する。キャップ層２０５の上面のミラー指数も（０００１）である。
他の構成は第１実施形態と同様である。
第２実施形態によっても第１実施形態と同様の効果を得ることができる。また、キャップ層２０５が形成されているため、ゲート電極１０９のドレイン電極１０７側の端部から２ＤＥＧ１２０に向けて広がる電界を緩和することができる。更に、キャップ層２０５が形成されているため、バリア層１０４からのＩｎ等の離脱を抑制することができる。
次に、第２実施形態に係る半導体装置２００の製造方法について説明する。図１３〜図１６は、第２実施形態に係る半導体装置２００の製造方法を示す断面図である。
まず、図１３（ａ）に示すように、基板１０１の（０００１）面上に窒化物半導体積層構造２３０を形成する。窒化物半導体積層構造２３０の形成では、バッファ層１０２、チャネル層１０３、バリア層１０４及びキャップ層２０５を、例えばＭＯＶＰＥ法により形成する。窒化物半導体積層構造２３０の形成に際して、原料ガスとして、例えば、ＴＭＡｌガスと、ＴＭＧａガスと、ＴＭＩｎガスと、ＮＨ３ガスとの混合ガスを用いる。キャリアガスとしてＨ２ガス又はＮ２ガスを用いる。成長させる窒化物半導体層の組成に応じて、ＴＭＡｌガス、ＴＭＧａガス及びＴＭＩｎガスの供給の有無及び流量を適宜設定する。例えば、成長圧力は１ｋＰａ〜１００ｋＰａ程度、成長温度は６００℃〜１５００℃程度とする。バリア層１０４の形成により、チャネル層１０３の上面近傍に２ＤＥＧ１２０が発生する。
次いで、図１３（ｂ）に示すように、キャップ層２０５上に表面保護膜１１０を形成する。その後、図１４（ａ）に示すように、表面保護膜１１０、キャップ層２０５、バリア層１０４及びチャネル層１０３にソース用の開口部１１１ｓ及びドレイン用の開口部１１１ｄを形成する。
続いて、図１４（ｂ）に示すように、開口部１１１ｓ内にコンタクト層１１２ｓを形成し、開口部１１１ｄ内にコンタクト層１１２ｄを形成する。コンタクト層１１２ｓ及び１１２ｄの形成後、表面保護膜１１０を除去する。コンタクト層１１２ｓ及び１１２ｄの上面はキャップ層２０５の上面より上方にあってもよく、キャップ層２０５の上面と面一であってもよく、キャップ層２０５の上面より下方にあってもよい。
次いで、窒化物半導体積層構造２３０に、素子領域を画定する素子分離領域を形成する。その後、図１５（ａ）に示すように、コンタクト層１１２ｓ上にソース電極１０６を形成し、コンタクト層１１２ｄ上にドレイン電極１０７を形成する。次いで、例えば、窒素雰囲気中にて熱処理を行い、オーミック特性を確立する。続いて、図１５（ｂ）に示すように、キャップ層２０５上にソース電極１０６及びドレイン電極１０７を覆うパッシベーション膜１０８を形成する。
次いで、図１６（ａ）に示すように、パッシベーション膜１０８に開口部１０８ｇを形成する。その後、図１６（ｂ）に示すように、開口部１０８ｇを通じてキャップ層２０５と接するゲート電極１０９をパッシベーション膜１０８上に形成する。
このようにして、第２実施形態に係る半導体装置２００を製造することができる。
（第３実施形態）
第３実施形態について説明する。第３実施形態は、量子閉じ込め構造のＨＥＭＴを含む半導体装置に関する。図１７は、第３実施形態に係る半導体装置を示す断面図である。
第３実施形態に係る半導体装置３００では、図１７に示すように、基板１０１の上方に窒化物半導体積層構造３３０が形成されている。窒化物半導体積層構造３３０には、バッファ層３０２、チャネル層１０３及びバリア層１０４が含まれる。バッファ層３０２は基板１０１上に形成されている。チャネル層１０３はバッファ層１０２上に形成されている。バリア層１０４はチャネル層１０３上に形成されている。
バッファ層３０２は、基板１０１上に形成された第１層３０２Ａと、第１層３０２Ａ上に形成された第２層３０２Ｂとを有する。第１層３０２Ａは、例えば厚さが２５ｎｍ〜８０ｎｍのＡｌｘ３Ｇａ１−ｘ３Ｎ層（０．００＜ｘ３＜１．００）である。第２層３０２Ｂは、例えば厚さが５ｎｍ〜２０ｎｍのＡｌｘ４Ｇａ１−ｘ４Ｎ層（０．００≦ｘ４≦０．２０、ｘ４＜ｘ３）である。つまり、第２層３０２ＢのＡｌ組成（ｘ４）は第１層３０２ＡのＡｌ組成（ｘ３）より低い。バッファ層３０２の厚さは好ましくは１００ｎｍ以下であり、より好ましくは５０ｎｍ以下である。バッファ層３０２が有する熱抵抗の低減のためである。第１層３０２Ａ及び第２層３０２Ｂの上面のミラー指数も（０００１）である。
他の構成は第１実施形態と同様である。
第３実施形態によっても第１実施形態と同様の効果を得ることができる。また、バッファ層３０２が、互いに組成が異なる第１層３０２Ａ及び第２層３０２Ｂを含むため、基板１０１と第１層３０２Ａとの間の格子定数の相違を抑制しながら、第２層３０２Ｂとコンタクト層１１２ｓ及び１１２ｄとの間の格子定数の相違を抑制することができる。
なお、バッファ層３０２に含まれる窒化物半導体の層の数は３以上であってもよい。バッファ層３０２のＡｌ組成が下面から上面に向けて連続的に低下してもよい。いずれの構造においても、バッファ層３０２のコンタクト層１１２ｓ及び１１２ｄと接する面におけるＡｌ組成は０．２０以下であることが好ましい。これは、Ａｌ組成が０．２０超であると、バッファ層３０２とコンタクト層１１２ｓ及び１１２ｄとの間での格子定数の差が大きく、コンタクト層１１２ｓ及び１１２ｄの表面粗さが大きくなるおそれがあるためである。
次に、第３実施形態に係る半導体装置３００の製造方法について説明する。図１８〜図２０は、第３実施形態に係る半導体装置３００の製造方法を示す断面図である。
まず、図１８（ａ）に示すように、基板１０１の（０００１）面上に窒化物半導体積層構造３３０を形成する。窒化物半導体積層構造３３０の形成では、第１層３０２Ａ、第２層３０２Ｂ、チャネル層１０３、バリア層１０４及びキャップ層２０５を、例えばＭＯＶＰＥ法により形成する。窒化物半導体積層構造３３０の形成に際して、原料ガスとして、例えば、ＴＭＡｌガスと、ＴＭＧａガスと、ＴＭＩｎガスと、ＮＨ３ガスとの混合ガスを用いる。キャリアガスとしてＨ２ガス又はＮ２ガスを用いる。成長させる窒化物半導体層の組成に応じて、ＴＭＡｌガス、ＴＭＧａガス及びＴＭＩｎガスの供給の有無及び流量を適宜設定する。例えば、成長圧力は１ｋＰａ〜１００ｋＰａ程度、成長温度は６００℃〜１５００℃程度とする。バリア層１０４の形成により、チャネル層１０３の上面近傍に２ＤＥＧ１２０が発生する。
次いで、図１８（ｂ）に示すように、バリア層１０４上に表面保護膜１１０を形成する。その後、図１９（ａ）に示すように、表面保護膜１１０、バリア層１０４及びチャネル層１０３にソース用の開口部１１１ｓ及びドレイン用の開口部１１１ｄを形成する。
続いて、図１９（ｂ）に示すように、開口部１１１ｓ内にコンタクト層１１２ｓを形成し、開口部１１１ｄ内にコンタクト層１１２ｄを形成する。コンタクト層１１２ｓ及び１１２ｄの形成後、表面保護膜１１０を除去する。開口部１１１ｓ及び１１１ｄを形成する際のドライエッチングは、バッファ層３０２の上面で停止させる必要はない。開口部１１１ｓ及び１１１ｄの底部にチャネル層１０３が残存しないようにするために、バッファ層３０２の表層部の一部がオーバーエッチングされてもよい。バッファ層３０２のコンタクト層１１２ｓ及び１１２ｄの下の部分が、チャネル層１０３の下の部分より薄くてもよい。
次いで、窒化物半導体積層構造３３０に、素子領域を画定する素子分離領域を形成する。その後、図２０（ａ）に示すように、コンタクト層１１２ｓ上にソース電極１０６を形成し、コンタクト層１１２ｄ上にドレイン電極１０７を形成する。次いで、例えば、窒素雰囲気中にて熱処理を行い、オーミック特性を確立する。続いて、図２０（ｂ）に示すように、第１実施形態と同様にしてパッシベーション膜１０８の形成以降の処理を行う。
このようにして、第３実施形態に係る半導体装置３００を製造することができる。
（第４実施形態）
次に、第４実施形態について説明する。第４実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図２１は、第４実施形態に係るディスクリートパッケージを示す図である。
第４実施形態では、図２１に示すように、第１〜第３実施形態のいずれかと同様の構造を備えた半導体装置１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１０７が接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１０６に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１０９に接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及び半導体装置１２１０等がモールド樹脂１２３１によりパッケージングされている。
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。まず、半導体装置１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
（第５実施形態）
次に、第５実施形態について説明する。第５実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図２２は、第５実施形態に係るＰＦＣ回路を示す結線図である。
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１〜第３実施形態のいずれかと同様の構造を備えた半導体装置が用いられている。
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
（第６実施形態）
次に、第６実施形態について説明する。第６実施形態は、サーバ電源に好適な、ＨＥＭＴを備えた電源装置に関する。図２３は、第６実施形態に係る電源装置を示す結線図である。
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
一次側回路１２６１には、第５実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１〜第３実施形態のいずれかと同様の構造を備えた半導体装置が用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
（第７実施形態）
次に、第７実施形態について説明する。第７実施形態は、ＨＥＭＴを備えた増幅器に関する。図２４は、第７実施形態に係る増幅器を示す結線図である。
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１〜第３実施形態のいずれかと同様の構造を備えた半導体装置を備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。
第１実施形態の変形例のように下地として機能する中間層１９１が設けられれば、基板として、炭化シリコン（ＳｉＣ）基板、サファイヤ基板、シリコン基板、ＡｌＮ基板、ＧａＮ基板又はダイヤモンド基板を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。
ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。ゲート電極の形成後に熱処理を行ってもよい。
ゲート電極の構造として、上記の実施形態ではショットキー型ゲート構造が用いられているが、ＭＩＳ（metal-insulator-semiconductor）型ゲート構造が用いられてもよい。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
第１窒化物半導体の下地と、
前記下地の上方に設けられた第２窒化物半導体のバッファ層と、
前記バッファ層の上方に設けられ、開口部が形成された第３窒化物半導体のチャネル層と、
前記チャネル層の上方に設けられた第４窒化物半導体のバリア層と、
前記開口部内に設けられ、前記バッファ層及び前記チャネル層と接触し、導電性を備えた第５窒化物半導体のコンタクト層と、
を有し、
前記第２窒化物半導体のＡｌ組成は、前記第３窒化物半導体のＡｌ組成以上であり、
前記第１窒化物半導体及び前記第４窒化物半導体のＡｌ組成は、前記第２窒化物半導体のＡｌ組成より高いことを特徴とする半導体装置。
（付記２）
前記下地の表面が（０００１）面であることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第２窒化物半導体の前記コンタクト層と接する面での組成は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０．００≦ｘ１≦０．２０）で表されることを特徴とする付記１又は２に記載の半導体装置。
（付記４）
前記第３窒化物半導体及び前記第５窒化物半導体は、Ｇａを含むことを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。
（付記５）
前記第３窒化物半導体及び前記第５窒化物半導体は、ＧａＮであることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置。
（付記６）
前記第４窒化物半導体の組成は、Ｉｎｙ２Ａｌｘ２Ｇａ１−ｘ２−ｙ２Ｎ（０．００≦ｘ２≦１．００、０．００≦ｙ２≦０．２０）で表されることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
（付記７）
前記チャネル層の厚さが５０ｎｍ以下であることを特徴とする付記１乃至６のいずれか１項に記載の半導体装置。
（付記８）
前記第５窒化物半導体は、１×１０１７ｃｍ−３〜５×１０２０ｃｍ−３の濃度でｎ型不純物を含有することを特徴とする付記１乃至７のいずれか１項に記載の半導体装置。
（付記９）
前記第５窒化物半導体は、ｎ型不純物としてＳｉ、Ｇｅ若しくはＯ又はこれらの任意の組み合わせを含有することを特徴とする付記１乃至８のいずれか１項に記載の半導体装置。
（付記１０）
前記コンタクト層上に設けられた電極を有することを特徴とする付記１乃至９のいずれか１項に記載の半導体装置。
（付記１１）
前記下地は、
基板と、
前記基板上に設けられた第６窒化物半導体の第３層と、
を有することを特徴とする付記１乃至１０のいずれか１項に記載の半導体装置。
（付記１２）
前記バッファ層の前記コンタクト層の下の部分は、前記チャネル層の下の部分より薄いことを特徴とする付記１乃至１１のいずれか１項に記載の半導体装置。
（付記１３）
付記１乃至１２のいずれか１項に記載の半導体装置を有することを特徴とする増幅器。
（付記１４）
付記１乃至１２のいずれか１項に記載の半導体装置を有することを特徴とする電源装置。
１００、１９０、２００、３００：半導体装置
１０１：基板
１０２、３０２：バッファ層
１０３：チャネル層
１０４：バリア層
１０６：ソース電極
１０７：ドレイン電極
１０９：ゲート電極
１１２ｄ：コンタクト層
１１２ｓ：コンタクト層
１９１：中間層
２０５：キャップ層
３０２Ａ：第１層
３０２Ｂ：第２層

Claims (7)

  1. 第１窒化物半導体の下地と、
    前記下地の上方に設けられた第２窒化物半導体のバッファ層と、
    前記バッファ層の上方に設けられ、開口部が形成された第３窒化物半導体のチャネル層と、
    前記チャネル層の上方に設けられた第４窒化物半導体のバリア層と、
    前記開口部内に設けられ、前記バッファ層及び前記チャネル層と接触し、導電性を備えた第５窒化物半導体のコンタクト層と、
    を有し、
    前記第２窒化物半導体のＡｌ組成は、前記第３窒化物半導体のＡｌ組成以上であり、
    前記第１窒化物半導体及び前記第４窒化物半導体のＡｌ組成は、前記第２窒化物半導体のＡｌ組成より高いことを特徴とする半導体装置。
  2. 前記下地の表面が（０００１）面であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２窒化物半導体の前記コンタクト層と接する面での組成は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０．００≦ｘ１≦０．２０）で表されることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第３窒化物半導体及び前記第５窒化物半導体は、ＧａＮであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記第４窒化物半導体の組成は、Ｉｎｙ２Ａｌｘ２Ｇａ１−ｘ２−ｙ２Ｎ（０．００≦ｘ２≦１．００、０．００≦ｙ２≦０．２０）で表されることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記チャネル層の厚さが５０ｎｍ以下であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記第５窒化物半導体は、１×１０１７ｃｍ−３〜５×１０２０ｃｍ−３の濃度でｎ型不純物を含有することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
JP2020041232A 2020-03-10 2020-03-10 半導体装置 Pending JP2021144993A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020041232A JP2021144993A (ja) 2020-03-10 2020-03-10 半導体装置
US17/190,276 US11824108B2 (en) 2020-03-10 2021-03-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020041232A JP2021144993A (ja) 2020-03-10 2020-03-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2021144993A true JP2021144993A (ja) 2021-09-24

Family

ID=77665329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020041232A Pending JP2021144993A (ja) 2020-03-10 2020-03-10 半導体装置

Country Status (2)

Country Link
US (1) US11824108B2 (ja)
JP (1) JP2021144993A (ja)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3478005B2 (ja) 1996-06-10 2003-12-10 ソニー株式会社 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
EP1978550A4 (en) * 2005-12-28 2009-07-22 Nec Corp FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR USE IN THE MANUFACTURE OF A FIELD EFFECT TRANSISTOR
US8624667B2 (en) 2011-12-05 2014-01-07 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistors with multiple channels
JP6161246B2 (ja) * 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
US9660068B2 (en) * 2013-11-06 2017-05-23 Sharp Kabushiki Kaisha Nitride semiconductor
US9847401B2 (en) * 2014-02-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
FR3018629B1 (fr) 2014-03-14 2022-10-28 Ommic Structure semiconductrice formant transistor hemt
JP6358596B2 (ja) * 2014-11-27 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
US9711616B2 (en) * 2014-12-23 2017-07-18 Northrop Grumman Systems Corporation Dual-channel field effect transistor device having increased amplifier linearity
US20180076355A1 (en) * 2015-04-09 2018-03-15 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor light emitting device
JP6527423B2 (ja) * 2015-08-11 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6674087B2 (ja) * 2015-10-29 2020-04-01 富士通株式会社 化合物半導体装置及びその製造方法
JP6575304B2 (ja) * 2015-10-30 2019-09-18 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP6623691B2 (ja) * 2015-10-30 2019-12-25 富士通株式会社 化合物半導体装置及びその製造方法
JP2017157589A (ja) * 2016-02-29 2017-09-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2018085414A (ja) * 2016-11-22 2018-05-31 富士通株式会社 化合物半導体装置
TWI695418B (zh) * 2017-09-22 2020-06-01 新唐科技股份有限公司 半導體元件及其製造方法
JP7032641B2 (ja) 2018-01-11 2022-03-09 富士通株式会社 化合物半導体装置及びその製造方法
JP7024534B2 (ja) 2018-03-20 2022-02-24 富士通株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20210288169A1 (en) 2021-09-16
US11824108B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
US8883581B2 (en) Compound semiconductor device and method for manufacturing the same
US20130242618A1 (en) Compound semiconductor device and method for manufacturing the same
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
JP2014072429A (ja) 半導体装置
JP7024534B2 (ja) 半導体装置及びその製造方法
JP2013074069A (ja) 半導体装置及び半導体装置の製造方法
JP2013207102A (ja) 化合物半導体装置及びその製造方法
US10964805B2 (en) Compound semiconductor device
JP6703269B2 (ja) 化合物半導体装置及びその製造方法
JP2017085062A (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2018085414A (ja) 化合物半導体装置
JP7009952B2 (ja) 半導体装置及び半導体装置の製造方法
US10665710B2 (en) Compound semiconductor device and fabrication method
JP6649586B2 (ja) 化合物半導体装置及びその製造方法
JP2022016950A (ja) 半導体装置
JP7099255B2 (ja) 化合物半導体装置、高周波増幅器及び電源装置
US11824108B2 (en) Semiconductor device
JP7439536B2 (ja) 半導体装置
JP2015002341A (ja) 化合物半導体装置及びその製造方法
JP7484785B2 (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP6940762B2 (ja) 半導体装置及びその製造方法
JP2022016951A (ja) 半導体装置
JP2023080485A (ja) 半導体装置
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP6631057B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240409