CN103035698B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN103035698B
CN103035698B CN201210265578.0A CN201210265578A CN103035698B CN 103035698 B CN103035698 B CN 103035698B CN 201210265578 A CN201210265578 A CN 201210265578A CN 103035698 B CN103035698 B CN 103035698B
Authority
CN
China
Prior art keywords
layer
semiconductor device
thickness
intermediate layer
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210265578.0A
Other languages
English (en)
Other versions
CN103035698A (zh
Inventor
石黑哲郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103035698A publication Critical patent/CN103035698A/zh
Application granted granted Critical
Publication of CN103035698B publication Critical patent/CN103035698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及半导体器件。所述半导体器件包括：形成在衬底上的高电阻层，该高电阻层利用掺杂有杂质元素的半导体材料形成，该杂质元素使半导体材料变为高电阻的；形成在高电阻层上的多层中间层；在多层中间层上利用半导体材料形成的电子传输层；以及在电子传输层上利用半导体材料形成的电子供给层，其中所述多层中间层利用多层膜形成，在该多层膜中GaN层和AlN层交替地层叠。

Description

半导体器件
技术领域
本文讨论的实施方案涉及半导体器件。
背景技术
作为氮化物半导体的GaN、AlN和InN，或者由GaN、AlN和InN的混合晶体制成的材料，具有宽的带隙并且用作高输出电子器件或短波长发光器件。其中，作为高输出电子器件，开发了关于场效应晶体管(FET)，更具体地关于高电子迁移率晶体管(HEMT)的技术(参见，例如，日本公开特许公报NO.2002-359256)。使用这样的氮化物半导体的HEMT被用于高输出/高效率放大器和高功率开关器件。
使用这样的氮化物半导体的HEMT具有形成在衬底上的氮化铝镓/氮化镓(AlGaN/GaN)异质结构，并且将GaN层用作电子传输层。衬底由例如蓝宝石、碳化硅(SiC)、氮化镓(GaN)以及硅(Si)制成。
在氮化物半导体中，GaN具有高饱和电子速度、宽带隙和抗高压特性，因此具有良好的电气特性。此外，GaN具有纤维锌矿形式的晶体结构，并且因此在沿平行于c轴的(0001)方向上具有极性。此外，当在AlGaN层中形成AlGaN/GaN的异质结构时，AlGaN层中AlGaN和GaN两者的晶格畸变会激发压电极化。
顺便提及，已知通过用适量的Fe掺杂GaN体系的半导体，电阻增加。这是因为在GaN的价带附近形成了比Fe更深的受主能级。因此，在使用半导体材料如GaN的HEMT中，通过用Fe掺杂电子传输层的底层，可以防止垂直泄漏并且改善夹断特性，从而改善HEMT的特性。
图1示出了使用GaN的HEMT，其具有掺杂Fe的高电阻层。具体地，在衬底911上，形成使用AlN形成的成核层912和使用AlGaN形成的缓冲层913，并且随后通过外延生长形成高电阻层914、电子传输层915和电子供给层916。使用掺杂有Fe的GaN(掺杂Fe的GaN)形成高电阻层914，使用GaN形成电子传输层915，并且使用AlGaN形成电子供给层916。在电子供给层916上，形成栅电极921、源电极922和漏电极923。在使用具有该结构的GaN的HEMT中，掺杂在高电阻层914中的Fe在表面上析出，并且在电子传输层915的生长期间被连续吸收，因此Fe进入电子传输层915中。当大量的Fe进入电子传输层915时，沟道电子被陷获，因杂质分散效应而导致2DEG的密度降低以及迁移率降低，从而使电气特性劣化。
相应地，在掺杂Fe的高电阻层914与电子传输层915之间，使用能高效吸收Fe的AlN和AlGaN形成中间层。由此，防止了Fe进入电子传输层915中(参见，例如，日本公开特许公报NO.2010-182872和日本公开特许公报NO.2010-232297)。
然而，为了防止Fe进入电子传输层中，使用AlN或AlGaN形成的中间层应具有确定的厚度。此外，当使用AlGaN来形成中间层时，Al的组成比优选高。在日本公开特许公报NO.2010-182872中，Al的组成比为0.4或更大，并且在日本公开特许公报NO.2010-232297中，Al的组成比为0.3或更大。
顺便提及，当使用相对于GaN具有高晶格失配因数的衬底如Si衬底时，在Si衬底上形成由晶格常数比GaN的晶格常数低的AlN或AlGaN制成的缓冲层，并且在缓冲层上形成电子传输层如GaN。通过如上所述形成缓冲层，平衡了形成在Si衬底上的半导体层叠膜如GaN和整个衬底，使得防止衬底弯曲并且防止在半导体层叠膜中形成裂纹。在缓冲层上通过晶体生长形成中间层。当中间层由具有相对高的Al组成比的AlN或AlGaN制成时，在晶格常数比该中间层的晶格常数高的缓冲层上形成该中间层。因此，由于通过缓冲层引起了拉伸畸变，所以与没有畸变的状态相比，中间层的晶格间隔变得更宽。因此，难以获得期望的厚度而不在中间层中产生裂纹。AlN沿a轴的晶格常数是并且沿c轴的晶格常数是并且GaN沿a轴的晶格常数是并且沿c轴的晶格常数是
发明内容
因此，本发明一方面的一个目的是提供一种使用氮化物半导体如GaN作为半导体材料的半导体器件如场效应晶体管，在该半导体器件中防止了Fe进入电子传输层，并且防止了在半导体层中形成裂纹。
根据实施方案的一个方面，半导体器件包括：形成在衬底上的高电阻层，该高电阻层通过使用掺杂有使半导体材料为高电阻的杂质元素的半导体材料形成；形成在高电阻层上的多层中间层；在多层中间层上使用半导体材料形成的电子传输层；以及在电子传输层上使用半导体材料形成的电子供给层，其中所述多层中间层通过使用多层膜形成，在该多层膜中GaN层和AlN层交替地层叠。
附图说明
图1示出了具有掺杂有Fe的层的半导体器件；
图2A和图2B示出了不具有AlN的半导体层叠膜和具有AlN的半导体层叠膜；
图3显示了在半导体层叠膜中通过SIMS所获得的分析结果；
图4A和图4B示出了根据第一实施方案的半导体器件；
图5示出了多层中间层；
图6示出了已经进入根据第一实施方案的半导体器件中的Fe；
图7A和图7B示出了根据第二实施方案的半导体器件；
图8示出了根据第三实施方案的半导体器件；
图9示出了根据第四实施方案的半导体器件；
图10示出了根据第五实施方案的分立封装半导体器件；
图11是根据第五实施方案的电源装置的电路图；以及
图12示出了根据第五实施方案的高频放大器。
具体实施方式
将参考附图说明本发明的优选实施方案。通过相同的附图标记来表示相同的元件并且省略重复的描述。
第一实施方案
首先，给出了在设置有AlN层的情况下和未设置AlN层的情况下进入电子传输层中的Fe量的描述。作为用于形成图2A和图2B中所示的HEMT的半导体层叠膜，形成了设置有AlN层的膜和未设置AlN层的膜，并且通过SIMS(二次离子微探针质谱法)执行测量。图3示出了通过SIMS测量的在半导体层叠膜中沿深度方向的Fe密度的分布曲线。图2A示出了未设置AlN层的半导体层叠膜(没有AlN的半导体层叠膜)的结构。在衬底911上，形成成核层912、缓冲层913、高电阻层914、电子传输层915以及电子供给层916。图2B示出了设置有AlN层的半导体层叠膜(具有AlN的半导体层叠膜)的结构。在衬底911上，形成成核层912、缓冲层913、高电阻层914、中间层930、电子传输层915以及电子供给层916。使用掺杂有Fe作为杂质元素的GaN形成高电阻层914。高电阻层914具有约300nm的厚度，并且所掺杂的Fe的密度为约1×1018cm-3。此外，使用具有约600nm厚度的GaN形成电子传输层915，以及使用具有约20nm厚度的AlGaN形成电子供给层916。此外，在图2B中示出的具有AlN的半导体层叠膜的情况下，使用具有约5nm厚度的AlN形成中间层930。图3显示了沿电子供给层916和缓冲层913之间的深度方向通过SIMS获得的测量结果。尽管图3中未显示，但是在具有AlN的半导体层叠膜中，中间层930形成在高电阻层914与电子传输层915之间。
在没有AlN的半导体层叠膜的情况下，Fe进入了电子供给层916与电子传输层915之间的界面附近的部分，并且在该部分处的Fe的密度大于2×1016cm-3。同时，在具有AlN的半导体层叠膜的情况下，Fe的密度在其中在高电阻层914与电子传输层915之间形成使用AlN形成的中间层930的区域内达到最高，并且大量的Fe被吸收进中间层930中。因此，与没有AlN的半导体层叠膜相比，进入电子传输层915中的Fe的量更少。如上所述，通过提供使用AlN形成的中间层930，可以减少进入电子传输层915中的Fe的量。
半导体器件
接下来，给出对根据第一实施方案的半导体器件的描述。根据本实施方案的半导体器件是具有AlGaN/GaN单异质结构的HEMT。
根据本实施方案的半导体器件按如下方式形成。首先，如图4A中所示，在衬底11上依次层叠作为氮化物半导体层的成核层12、缓冲层13、高电阻层14、多层中间层15、电子传输层16以及电子供给层17。具体地，首先，在氢气氛中，在衬底11上执行几分钟的热处理。随后，通过MOVPE(金属有机气相外延)法在衬底11上外延生长成核层12、缓冲层13、高电阻层14、多层中间层15、电子传输层16以及电子供给层17。相应地，在电子传输层16中，在电子传输层16与电子供给层17之间的界面附近形成2DEG16a。此时，使用TMG(三甲基镓)作为Ga的原料气体，使用TMA(三甲基铝)作为Al的原料气体，并且使用NH3(氨)作为N的原料气体。此外，使用Cp2Fe(环戊二烯基铁，通常是二茂铁)作为用于作为杂质元素掺杂的Fe的原料气体。通过使用氢(H2)作为载气，将上述原料气体提供至MOVPE装置的反应炉。
使用材料如蓝宝石、Si和SiC形成衬底11。在本实施方案中，使用例如Si形成衬底11。优选地，使用具有高电阻的材料来形成衬底11以防止电流泄漏到衬底11。
使用具有100nm至200nm厚度的AlN层形成成核层12。
通过AlGaN层形成缓冲层13。在本实施方案中，将具有不同Al组成比的AlGaN层进行层叠以形成缓冲层13。具体地，首先，使用具有相对高的Al组成比的Al0.7Ga0.3N形成层。随后，使用具有相对低的Al组成比的Al0.3Ga0.7N形成层。可以通过具有不同组成比的三层或更多层AlGaN来形成缓冲层13。此外，除了上面的结构，可以使用超晶格缓冲材料来形成缓冲层13，该超晶格缓冲材料具有交替地形成GaN和AlN的周期结构或者其中Al的组成比从AlN变化到GaN的组成倾斜结构。为了减少由衬底11引起的重排，缓冲层13优选地是厚的。然而，为了防止形成裂纹，缓冲层13优选地是薄的。因此，缓冲层13的优选厚度为200nm至1000nm。
高电阻层14具有100nm至300nm的厚度，并且通过使用掺杂有作为变成高电阻的杂质元素的Fe的GaN、AlN或AlGaN来形成。高电阻层14中的Fe的掺杂密度为5×1017cm-3至1×1019cm-3，更优选地为1×1018cm-3。在本申请中，变成高电阻的杂质元素意味着：通过用杂质元素掺杂氮化物半导体如GaN、AlN或AlGaN，使氮化物半导体的电阻变高。
如图5所示，通过交替地层叠GaN层15a和AlN层15b形成多层中间层15，并且多层中间层15的厚度为500nm至1000nm。在多层中间层15中，为了防止包括衬底11的总应力平衡降低，GaN层15a的厚度优选地大于AlN层15b的厚度。具体地，GaN层15a的厚度优选地为20nm至50nm，并且AlN层15b的厚度优选地为2nm至5nm。在本实施方案中，通过生长20个或更多个周期的交替层叠的GaN层15a和AlN层15b来形成多层中间层15，所述GaN层15a具有约20nm的厚度，所述AlN层15b具有约2nm的厚度。为了有效地防止Fe进入电子传输层16，层叠的AlN层15b的厚度优选地大于一定的值。根据过去的经验，层叠的AlN层15b的厚度优选地为40nm或更大。
使用GaN形成电子传输层16。为了防止电子浓度和迁移率因为重排而降低，电子传输层16的厚度优选地大于一定的值，即，优选地为500nm至1000nm。
使用具有大约20nm厚度的AlGaN形成电子供给层17。为了防止结晶度因为晶格失配而降低，形成电子供给层17，使得在表示为AlxGa1-xN时x的值小于或等于0.3。
接下来，如图4B所示，在电子供给层17上形成栅电极21、源电极22和漏电极23。相应地，制造了根据本实施方案的半导体器件。
图6示出了在作为根据本实施方案的半导体器件的HEMT中以及在具有图1中示出的结构的HEMT中，高电阻层与电子传输层之间的Fe密度。如图6所示，在根据本实施方案的HEMT5A中，大量的Fe被吸收进多层中间层15中的AlN层15b中。相应地，进入HEMT5A中的电子传输层16的Fe密度低于进入具有图1中示出的结构的HEMT5B中的电子传输层915的Fe密度。因此，在是根据本实施方案的半导体器件的HEMT中，防止了电气特性劣化，而不增加电子传输层16的电阻。
此外，在本实施方案中，通过交替地层叠GaN层15a和AlN层15b形成具有多层结构的多层中间层15。因此，应力的程度低，防止了衬底11弯曲，并且防止了在半导体层中形成裂纹。
相应地，利用根据本实施方案的半导体器件，可以获得高输出和良好的电气特性。
第二实施方案
接下来，给出对根据第二实施方案的半导体器件的描述。根据本实施方案的半导体器件是AlGaN/GaN单异质结构的HEMT。
按如下方式形成根据本实施方案的半导体器件。首先，如图7A所示，在衬底11上形成氮化物半导体层。即，在衬底11上依次层叠成核层12、缓冲层13、第一高电阻层114、第一多层中间层115、第二高电阻层124、第二多层中间层125、电子传输层16以及电子供给层17。具体地，首先，在氢气氛中在衬底11上执行几分钟的热处理。随后，通过MOVPE法在衬底11上外延地生长成核层12、缓冲层13、第一高电阻层14、第一多层中间层115、第二高电阻层124、第二多层中间层125、电子传输层16以及电子供给层17。相应地，在电子传输层16中，在电子传输层16与电子供给层17之间的界面附近形成2DEG16a。此时，使用TMG作为Ga的原料气体，使用TMA作为Al的原料气体，以及使用NH3作为N的原料气体。此外，使用Cp2Fe作为用于掺杂作为杂质元素的Fe的原料气体。通过使用氢气作为载气，将上述原料气体提供至MOVPE装置的反应炉。
第一高电阻层114具有100nm至300nm的厚度，并且使用掺杂有作为变成高电阻的杂质元素的Fe的GaN、AlN或AlGaN形成。第一高电阻层114中的Fe的掺杂密度为5×1017cm-3至1×1019cm-3，更优选地为1×1018cm-3。
如图5所示，通过交替地层叠GaN层15a和AlN层15b形成第一多层中间层115，并且多层中间层115的厚度为500nm至1000nm。在第一多层中间层115中，为了防止包括衬底11的总应力平衡降低，GaN层15a的厚度优选地大于AlN层15b的厚度。具体地，GaN层15a的厚度优选地为20nm至50nm，并且AlN层15b的厚度优选地为2nm至5nm。在本实施方案中，通过生长20个或更多个周期的交替层叠的GaN层15a和AlN层15b来形成第一多层中间层115，所述GaN层15a具有约20nm厚度，所述AlN层15b具有约2nm厚度。为了有效地防止Fe进入电子传输层16，层叠的AlN层15b的厚度优选地大于一定的值。根据过去的经验，层叠的AlN层15b的厚度优选地为40nm或更大。
第二高电阻层124具有50nm至100nm的厚度，并且使用掺杂有作为变成高电阻的杂质元素的Fe的GaN、AlN或AlGaN而形成。第二高电阻层124中的Fe的掺杂密度为1×1017cm-3至1×1018cm-3。在第二高电阻层124中，Fe的掺杂密度低于第一高电阻层114中的Fe的掺杂密度，以防止对由吸收到电子传输层16中的过量Fe引起的传输电子产生不利影响。具体地，例如，电子传输层16形成为使Fe的掺杂密度为5×1017cm-3。此外，第二高电阻层124的厚度优选地小于第一高电阻层114的厚度。
如图5所示，通过交替地层叠GaN层15a和AlN层15b形成第二多层中间层125，并且第二多层中间层125的厚度为125nm至500nm。在第二多层中间层125中，GaN层15a的厚度优选地大于AlN层15b的厚度。具体地，GaN层15a的厚度优选地为20nm至50nm，并且AlN层15b的厚度优选地为2nm至5nm。在本实施方案中，通过生长5至10个周期的交替层叠的GaN层15a和AlN层15b来形成第二多层中间层125，所述GaN层15a具有约30nm的厚度，所述AlN层15b具有约2nm的厚度。在本实施方案中，第二高电阻层124中的Fe的密度低于第一高电阻层114中的Fe的密度，并且因此，AlN层15b在第二多层中间层125中的厚度比例小于AlN层15b在第一多层中间层115中的厚度比例。即，在第二多层中间层125中的(GaN层的厚度)/(AlN层的厚度)的厚度比大于在第一多层中间层115中的(GaN层的厚度)/(AlN层的厚度)的厚度比。
使用GaN形成电子传输层16。为了防止电子浓度和迁移率由于重排而降低，电子传输层16的厚度优选地大于一定的值，即，优选地为500nm至1000nm。在本实施方案中，通过形成第一多层中间层115和第二多层中间层125，明显地防止了重排，并且因此电子传输层16的厚度小于根据第一实施方案的半导体器件中电子传输层16的厚度。因此，在根据本实施方案的半导体器件中，在维持电子传输层16的结晶度的同时降低了电子传输层16的厚度，并且因此改善了夹断特性。
接下来，如图7B所示，在电子供给层17上形成栅电极21、源电极22和漏电极23。相应地，制造了根据本实施方案的半导体器件。
在本实施方案中，通过设置第一高电阻层114和第二高电阻层124，可以防止垂直泄漏以及减小电子传输层16的厚度，并且因此改善了夹断特性。
除上述内容以外的内容与第一实施方案相同。
第三实施方案
接下来，给出对第三实施方案的描述。根据本实施方案的半导体器件包括使用AlN和GaN的混合晶体形成的混合晶体中间层，以代替根据第一实施方案的多层中间层15。
参考图8，给出对根据本实施方案的半导体器件的描述。按如下方式形成根据本实施方案的半导体器件。在衬底11上依次层叠成核层12、缓冲层13、高电阻层14、混合晶体中间层215、电子传输层16以及电子供给层17。
使用具有500nm至1000nm厚度的AlN和GaN的混合晶体形成混合晶体中间层215。假定混合晶体中间层215的组成是AlxGa1-xN，则混合晶体中间层215形成为使得0＜x＜0.3，更优选地，满足0.04≤x≤0.25。如果混合晶体中间层215包括甚至少量的Al，则能够吸收Fe，并且防止Fe进入电子传输层16。此外，如果满足x＜0.3，则减少了应力的发生，并且因此防止了衬底11弯曲以及防止在层叠的半导体层中形成裂纹。
除上述内容以外的内容与第一实施方案相同。
第四实施方案
接下来，参考图9描述第四实施方案。在根据本实施方案的半导体器件中，作为栅绝缘膜的绝缘膜330形成在电子供给层17上。通过形成绝缘膜330，可以降低栅极漏电流。例如，使用A12O3(氧化铝)作为绝缘膜330。
通过以下方式形成根据本实施方案的半导体器件：在形成为至多根据第一实施方案的图4A中示出的状态的半导体器件的电子供给层17上形成源电极22和漏电极23，并且形成用作栅绝缘膜的绝缘膜330。形成绝缘膜330的方法包括CVD(化学气相沉积)、ALD(原子层沉积)以及溅射。
然后，在绝缘膜330上的预定区域中形成栅电极21。相应地，制造了根据本实施方案的半导体器件。此外，可以在待形成栅电极21的区域中形成具有凹形的栅电极凹部，并且可以在包括栅电极凹部的内部的区域中形成栅电极21。
除上述内容以外的内容与第一实施方案相同。此外，本实施方案也可适用于根据第二实施方案和第三实施方案的半导体器件。
第五实施方案
接下来，给出对第五实施方案的描述。本实施方案与半导体器件、电源装置和高频放大器相关。
通过分立地封装半导体器件来形成根据本实施方案的半导体器件。参考图10描述分立封装的半导体器件。图10示意性地示出了分立封装的半导体器件的内部，其中电极的布置与第一实施方案至第四实施方案中的电极的布置不同。
首先，通过划片切下根据第一实施方案至第四实施方案制造的半导体器件，并且形成作为由GaN体系材料制成的HEMT的半导体芯片410。通过管芯粘合剂430如钎料将半导体芯片410固定到引线框420上。半导体芯片410对应于根据第一实施方案至第四实施方案的半导体器件。
接下来，通过接合导线431将栅电极411连接至栅极引线421，通过接合导线432将源电极412连接至源极引线422，并且通过接合导线433将漏电极413连接至漏极引线423。通过金属材料如Al形成接合导线431、432和433。此外，在本实施方案中，栅电极411是连接到根据第一实施方案至第四实施方案的半导体器件的栅电极21的栅电极焊垫。此外，源电极412是连接到根据第一实施方案至第四实施方案的半导体器件的源电极22的源电极焊垫。此外，漏电极413是连接到根据第一实施方案至第四实施方案的半导体器件的漏电极23的漏电极焊垫。
接下来，通过传递模制法使用模制树脂440来执行树脂密封。如上所述，制造了作为由GaN体系材料制成的HEMT的分立封装半导体芯片。
接下来，给出对根据本实施方案的电源装置和高频放大器的描述。根据本实施方案的电源装置和高频放大器使用根据第一实施方案至第四实施方案的半导体器件中的任一种半导体器件。
首先，参考图11，给出对根据本实施方案的电源装置的描述。根据本实施方案的电源装置460包括高压一次侧电路461、低压二次侧电路462以及设置在高压一次侧电路461与低压二次侧电路462之间的变压器463。高压一次侧电路461包括AC(交流电)源464、所谓的桥式整流电路465、多个开关元件(在图11的实例中是四个)466以及一个开关元件467。低压二次侧电路462包括多个开关元件468(在图11的实例中是三个)。在图11的实例中，根据第一实施方案至第四实施方案的半导体器件被用作高压一次侧电路461的开关元件466和开关元件467。一次侧电路461的开关元件466和467优选地是常断型(normallyoff)半导体器件。此外，在低压二次侧电路462中使用的开关元件468是由硅制成的典型MISFET(金属绝缘体半导体场效应晶体管)。
接下来，参考图12，给出对根据本实施方案的高频放大器的描述。根据本实施方案的高频放大器470可以应用于移动电话的基站的功率放大器。高频放大器470包括数字预失真电路471、混频器472、功率放大器473以及定向耦合器474。数字预失真电路471补偿输入信号的非线性应变。混频器472将已经对其非线性应变进行了补偿的输入信号与AC信号混合。功率放大器473将已经与AC信号混合的输入信号放大。在图12的实例中，功率放大器473包括根据第一实施方案至第四实施方案的半导体器件。定向耦合器474监控输入信号和输出信号。在图12的电路中，例如，可以将开关进行切换以使得输出信号通过混频器472与AC信号混频并且被发送到数字预失真电路471。
根据实施方案的一个方面，在半导体器件如场效应晶体管中，防止了Fe进入电子传输层中，并且防止了在半导体层中形成裂纹，因此可以获得高输出和良好的电气特性。
半导体器件不限于本文中描述的具体实施方案，而是可以在不脱离本发明范围的情况下做出各种变化和修改。
本文记载的所有实施例和条件用语意图用于教导的目的，以帮助读者理解本发明和由发明人贡献的促进本领域的概念，并且应当被理解为不限于这些具体记载的实施例和条件，而且说明书中的这些实施例的组织也不涉及示出本发明的优势或劣势。尽管已经详细描述了本发明的实施方案，但是应该理解，可以在不脱离本发明的精神和范围的情况下对其做出多种变化、替代和改变。

Claims (17)

1.一种半导体器件，包括：
形成在衬底上的电阻层，所述电阻层利用掺杂有杂质元素的半导体材料形成，所述杂质元素使所述半导体材料的电阻变得较高；
形成在所述电阻层上的多层中间层；
在所述多层中间层上利用半导体材料形成的电子传输层；和
在所述电子传输层上利用半导体材料形成的电子供给层，其中
所述多层中间层利用多层膜形成，在所述多层膜中GaN层和AlN层交替地层叠；其中
所述电阻层是第一电阻层，以及
所述多层中间层是第一多层中间层，所述半导体器件还包括：
形成在所述第一多层中间层上的第二电阻层，所述第二电阻层利用掺杂有杂质元素的半导体材料形成，所述杂质元素使所述半导体材料的电阻变得较高，和
形成在所述第二电阻层上的第二多层中间层，其中
所述电子传输层形成在所述第二多层中间层上，并且
所述第二多层中间层利用多层膜形成，在所述多层膜中GaN层和AlN层交替地层叠；其中
在所述第二电阻层中的所述杂质元素的掺杂密度低于在所述第一电阻层中的所述杂质元素的掺杂密度。
2.根据权利要求1所述的半导体器件，其中
在所述多层中间层中，所述GaN层的厚度比所述AlN层的厚度大。
3.根据权利要求1或2所述的半导体器件，其中
在所述多层中间层中，所述GaN层具有20nm至50nm的厚度，并且所述AlN层具有2nm至5nm的厚度。
4.根据权利要求1或2所述的半导体器件，其中
在所述多层中间层中，所述GaN层和所述AlN层以20或更多个周期进行层叠。
5.根据权利要求1或2所述的半导体器件，其中，
所述多层中间层具有500nm至1000nm的厚度。
6.根据权利要求1和2中任一项所述的半导体器件，其中
所述电阻层、所述多层中间层或所述中间层、所述电子传输层以及所述电子供给层通过MOVPE(金属有机气相外延)形成。
7.根据权利要求1和2中任一项所述的半导体器件，其中，
所述电阻层通过利用所述杂质元素掺杂包括GaN、AlN和AlGaN中任一种的材料来形成，所述杂质元素使所述材料的电阻变得较高。
8.根据权利要求1所述的半导体器件，其中
所述第二电阻层的厚度小于所述第一电阻层的厚度。
9.根据权利要求1或8所述的半导体器件，其中
所述第二多层中间层的厚度小于所述第一多层中间层的厚度。
10.根据权利要求1或8所述的半导体器件，其中
在所述第二多层中间层中的(GaN层的厚度)/(AlN层的厚度)大于在所述第一多层中间层中的(GaN层的厚度)/(AlN层的厚度)。
11.根据权利要求1、2和8中任一项所述的半导体器件，其中
所述杂质元素是Fe。
12.根据权利要求1、2和8中任一项所述的半导体器件，其中
在所述衬底上形成缓冲层，
所述电阻层形成在所述缓冲层上，并且
所述缓冲层是利用AlN或AlGaN形成的。
13.根据权利要求1、2和8中任一项所述的半导体器件，其中
所述电子传输层利用包括GaN的材料形成。
14.根据权利要求1、2和8中任一项所述的半导体器件，其中
所述电子供给层利用包括AlGaN的材料形成。
15.根据权利要求1、2和8中任一项所述的半导体器件，其中
在所述电子供给层上形成栅电极、源电极和漏电极。
16.一种电源装置，包括：
根据权利要求1、2和8中任一项所述的半导体器件。
17.一种放大器，包括：
根据权利要求1、2和8中任一项所述的半导体器件。
CN201210265578.0A 2011-09-28 2012-07-27 半导体器件 Active CN103035698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-213473 2011-09-28
JP2011213473A JP5987288B2 (ja) 2011-09-28 2011-09-28 半導体装置

Publications (2)

Publication Number Publication Date
CN103035698A CN103035698A (zh) 2013-04-10
CN103035698B true CN103035698B (zh) 2015-11-25

Family

ID=47910295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210265578.0A Active CN103035698B (zh) 2011-09-28 2012-07-27 半导体器件

Country Status (5)

Country Link
US (2) US20130075786A1 (zh)
JP (1) JP5987288B2 (zh)
KR (1) KR101340142B1 (zh)
CN (1) CN103035698B (zh)
TW (1) TWI482279B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6419418B2 (ja) * 2013-05-29 2018-11-07 三菱電機株式会社 半導体装置
JP5756830B2 (ja) * 2013-05-31 2015-07-29 サンケン電気株式会社 半導体基板、半導体装置、及び、半導体装置の製造方法
JP6385350B2 (ja) * 2013-07-30 2018-09-05 住友化学株式会社 半導体基板および半導体基板の製造方法
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
KR102137743B1 (ko) * 2013-10-07 2020-07-24 엘지이노텍 주식회사 반도체 소자
JP2015185809A (ja) * 2014-03-26 2015-10-22 住友電気工業株式会社 半導体基板の製造方法及び半導体装置
JP6331695B2 (ja) * 2014-05-28 2018-05-30 三菱電機株式会社 半導体素子の製造方法
US9627530B2 (en) * 2014-08-05 2017-04-18 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
CN104600109A (zh) * 2015-01-07 2015-05-06 中山大学 一种高耐压氮化物半导体外延结构及其生长方法
KR102330350B1 (ko) 2015-04-27 2021-11-24 엘지전자 주식회사 냉장고
JP6539128B2 (ja) 2015-06-29 2019-07-03 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP6735078B2 (ja) * 2015-09-30 2020-08-05 サンケン電気株式会社 半導体基体及び半導体装置
JP6592524B2 (ja) * 2015-10-21 2019-10-16 エア・ウォーター株式会社 ＳｉＣ層を備えた化合物半導体基板
DE112016005022T5 (de) 2015-11-02 2018-08-02 Ngk Insulators, Ltd. Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
CN108352327B (zh) 2015-11-02 2021-07-30 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN105702565B (zh) * 2016-04-11 2019-08-23 杭州士兰微电子股份有限公司 用于生长GaN外延材料的衬底结构及其制作方法
CN106206894A (zh) * 2016-07-19 2016-12-07 厦门乾照光电股份有限公司 一种具有高阻值GaN电流阻挡层的发光二极管及其制作方法
JP6615075B2 (ja) 2016-09-15 2019-12-04 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
JP6790682B2 (ja) 2016-09-29 2020-11-25 富士通株式会社 化合物半導体装置、電源装置、及び増幅器
US9818871B1 (en) * 2016-10-20 2017-11-14 Cisco Technology, Inc. Defense layer against semiconductor device thinning
JP6376257B2 (ja) * 2017-09-01 2018-08-22 富士通株式会社 半導体装置
EP3486939B1 (en) * 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
DE102018132263A1 (de) * 2018-12-14 2020-06-18 Aixtron Se Verfahren zum Abscheiden einer Heterostruktur und nach dem Verfahren abgeschiedene Heterostruktur
JP7458904B2 (ja) 2019-07-24 2024-04-01 クアーズテック合同会社 窒化物半導体基板
US11201217B2 (en) 2019-07-24 2021-12-14 Coorstek Kk Nitride semiconductor substrate
CN111477535B (zh) * 2019-12-31 2022-10-11 厦门市三安集成电路有限公司 一种复合硅衬底及其制备方法和应用
US20220029007A1 (en) * 2020-07-24 2022-01-27 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device
CN116235302A (zh) * 2020-08-24 2023-06-06 苏州晶湛半导体有限公司 半导体结构及其制备方法
WO2023176744A1 (ja) * 2022-03-14 2023-09-21 三菱ケミカル株式会社 ＧａＮエピタキシャル基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2086010A1 (en) * 2008-01-24 2009-08-05 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786572A (ja) * 1993-09-10 1995-03-31 Toshiba Corp 電界効果トランジスタ
JPH07235665A (ja) * 1994-02-22 1995-09-05 Toshiba Corp 電界効果トランジスタ
JPH08236752A (ja) * 1995-02-28 1996-09-13 Nec Corp ヘテロ接合電界効果トランジスタ
CN101834245B (zh) * 2001-06-15 2013-05-22 克里公司 在SiC衬底上形成的GaN基LED
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
KR100616619B1 (ko) 2004-09-08 2006-08-28 삼성전기주식회사 질화물계 이종접합 전계효과 트랜지스터
JP2007250721A (ja) * 2006-03-15 2007-09-27 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ構造
US7566580B2 (en) * 2006-11-15 2009-07-28 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition
JP4967708B2 (ja) * 2007-02-27 2012-07-04 富士通株式会社 化合物半導体装置及びそれを用いたドハティ増幅器
WO2008112185A1 (en) * 2007-03-09 2008-09-18 The Regents Of The University Of California Method to fabricate iii-n field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
JP2008288474A (ja) * 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP5013218B2 (ja) * 2009-02-05 2012-08-29 日立電線株式会社 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
JP2010232297A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体装置
JP5631034B2 (ja) * 2009-03-27 2014-11-26 コバレントマテリアル株式会社 窒化物半導体エピタキシャル基板
JP5334057B2 (ja) * 2009-11-04 2013-11-06 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物積層基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2086010A1 (en) * 2008-01-24 2009-08-05 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device

Also Published As

Publication number Publication date
US20150034967A1 (en) 2015-02-05
TW201314889A (zh) 2013-04-01
JP5987288B2 (ja) 2016-09-07
KR101340142B1 (ko) 2013-12-10
KR20130034582A (ko) 2013-04-05
CN103035698A (zh) 2013-04-10
TWI482279B (zh) 2015-04-21
US20130075786A1 (en) 2013-03-28
JP2013074211A (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
CN103035698B (zh) 半导体器件
US9029868B2 (en) Semiconductor apparatus having nitride semiconductor buffer layer doped with at least one of Fe, Si, and C
US9184241B2 (en) Semiconductor apparatus
CN103715246B (zh) 半导体装置
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
US8878248B2 (en) Semiconductor device and fabrication method
CN104518019B (zh) 半导体器件及其制造方法
US20150076449A1 (en) Semiconductor device and manufacturing method thereof
JP2015053328A (ja) 半導体装置
US9548365B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6244769B2 (ja) 半導体装置及び半導体装置の製造方法
KR101473577B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6674087B2 (ja) 化合物半導体装置及びその製造方法
US20170229566A1 (en) Semiconductor device, power-supply device, and amplifier
JP2015002341A (ja) 化合物半導体装置及びその製造方法
JP2017168862A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant