JP6539128B2 - 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法 - Google Patents
半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP6539128B2 JP6539128B2 JP2015129625A JP2015129625A JP6539128B2 JP 6539128 B2 JP6539128 B2 JP 6539128B2 JP 2015129625 A JP2015129625 A JP 2015129625A JP 2015129625 A JP2015129625 A JP 2015129625A JP 6539128 B2 JP6539128 B2 JP 6539128B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer layer
- concentration
- substrate
- iron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 123
- 239000000758 substrate Substances 0.000 title claims description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 140
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 65
- 229910052799 carbon Inorganic materials 0.000 claims description 65
- 229910052742 iron Inorganic materials 0.000 claims description 61
- 150000004767 nitrides Chemical class 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 12
- 229910002704 AlGaN Inorganic materials 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 5
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 230000000052 comparative effect Effects 0.000 description 10
- 238000009826 distribution Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 1
- OTVPWGHMBHYUAX-UHFFFAOYSA-N [Fe].[CH]1C=CC=C1 Chemical compound [Fe].[CH]1C=CC=C1 OTVPWGHMBHYUAX-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000003887 surface segregation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/0251—Graded layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02581—Transition metal or rare earth elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
なお、上記のHEMT用の半導体基板上にソース電極S、ドレイン電極D、ゲート電極Gを設けることにより、HEMTが得られる。
高抵抗化に用いたFeが上部のチャネル層に導入されないようにする構造が、例えば、特許文献2-4に開示されている。
このような濃度分布であれば、室温動作時及び高温動作時の縦方向におけるリーク電流を抑制しつつ、高温動作時の横方向のリーク電流をより確実に抑制することができる。
バッファ層として、上記の積層体を好適に用いることができる。
このような炭素濃度分布を有する高抵抗層を備えていれば、縦方向及び横方向のリーク電流を確実に抑制することができる。
高抵抗層として、500nm以上の厚みを有するGaNを好適に用いることができる。
バッファ層として、上記の積層体を好適に用いることができる。
バッファ層として、上記の積層体を好適に形成することができる。
図1(a)に示す半導体デバイス用基板10は、基板(例えば、シリコン系基板)12と、シリコン系基板12上に設けられた窒化物半導体からなるバッファ層15と、バッファ層15上に設けられた窒化物半導体からなるデバイス能動層29を有している。デバイス能動層29は、例えば、チャネル層26とチャネル層26とバンドギャップの異なるバリア層27で構成される。
ここで、シリコン系基板12は、例えば、Si又はSiCからなる基板である。
シリコン系基板12と、バッファ層15の間にAlNからなる初期層13を設けてもよい。
バッファ層15が上記のような不純物濃度分布を有することで、バッファ層15の高抵抗を維持しながら、高温動作時の横方向のリークの要因となるバッファ層の上面近傍の鉄の濃度を低くすることができるので、縦方向のリーク電流を抑制しながら、高温動作時の横方向のリーク電流を低減させることができる。
なお、バッファ層15の下面の鉄の濃度を、1×1018atoms/cm3以上とすることができる。
互いに格子定数が異なる層として、上記のような層を好適に用いることができる。
このような炭素濃度分布を有する高抵抗層を備えていれば、縦方向のリーク電流を確実に抑制することができる。
バッファ層15が上記の不純物濃度分布を有していれば、バッファ層15の縦方向のリーク電流を抑制しつつ、高温動作時の横方向のリーク電流をより確実に抑制することができる。
図2(a)に示す半導体デバイス11は、図1を用いて上記で説明した半導体デバイス用基板10の上に、ソース電極30、ドレイン電極31、及び、ゲート電極32を設けたものである。半導体デバイス11は、例えば、高電子移動度トランジスタ(HEMT)である。
ソース電極30及びドレイン電極31は、ソース電極30から、チャネル層26内に形成された二次元電子ガス層28を介して、ドレイン電極31に電流が流れるように配置されている。ソース電極30とドレイン電極31との間に流れる電流は、ゲート電極32に印加される電位によってコントロールすることができる。
なお、バッファ層15の下面の鉄の濃度を、1×1018atoms/cm3以上とすることができる。また、バッファ層15の下面の炭素濃度を1×1017atoms/cm3以上とすることができる。
下部バッファ層15a、及び上部バッファ層15bとして、組成の異なるAlGaN層の積層体、又は、AlN層とGaN層の積層体を形成することができる。
下部バッファ層15a、及び上部バッファ層15bとして、上記の積層体を好適に形成することができる。
また、炭素の添加は、窒化物系半導体層をMOVPE(有機金属気相成長)法によって成長させるときに、原料ガス(TMG(トリメチルガリウム)等)に含まれる炭素が膜中に取り込まれることによって行われるものであるが、プロパン等のドーピングガスによって行うこともできる。
このようにして、図1の半導体デバイス用基板10が得られる。
このようにして、図2の半導体デバイス11を製造することができる。
図3(a)−(c)、図4(a)を用いて説明した製造方法により、図1の半導体デバイス用基板10を製造した。製造した半導体デバイス用基板10のバッファ層における深さ方向の不純物プロファイルをSIMS分析により測定した。その結果を図5に示す。図5において、バッファ層の上面の炭素濃度はバッファ層の下面の炭素濃度より高くなっており、バッファ層の上面の鉄の濃度はバッファ層の下面の鉄の濃度より低くなっており、バッファ層の上面の炭素濃度と鉄の濃度の和は、バッファ層の下面の炭素濃度と鉄の濃度の和以上になっている。
作製した半導体デバイス11においてソース電極30をシリコン系基板12と電気的に接続した場合について、150℃における(すなわち、高温動作時の)リーク電流特性を測定した。その結果を図6に示す。図6において、IDはドレイン電極を流れるリーク電流であり、ISはソース電極を流れるリーク電流(横方向リーク電流)であり、IGはゲート電極を流れるリーク電流であり、ISUBはシリコン系基板12を流れるリーク電流(縦方向リーク電流)である。
さらに、作製した半導体デバイス11においてソース電極30をシリコン系基板12と電気的に接続した場合について、室温動作時のリーク電流特性を測定した。その結果を図7に示す。図7において、IDはドレイン電極を流れる電流であり、ISはソース電極を流れるリーク電流(横方向リーク電流)であり、IGはゲート電極を流れるリーク電流であり、ISUBはシリコン系基板12を流れるリーク電流(縦方向リーク電流)である。
実施例と同様にして、図1の半導体デバイス用基板を製造した。ただし、バッファ層において鉄のドープを行わなかった。
作製した半導体デバイスにおいてソース電極をシリコン系基板と電気的に接続した場合について、室温動作時のリーク電流特性を測定した。その結果を図8に示す。図8において、IDはドレイン電極を流れるリーク電流であり、ISはソース電極を流れるリーク電流(横方向リーク電流)であり、IGはゲート電極を流れるリーク電流であり、ISUBはシリコン系基板を流れるリーク電流(縦方向リーク電流)である。
さらに、作製した半導体デバイスについて、150℃における(すなわち、高温動作時の)リーク電流特性を図8と同様に測定した。その結果を図9に示す。
実施例と同様にして、図1の半導体デバイス用基板を製造した。ただし、バッファ層中における鉄の濃度を一定(すなわち、5×1018atoms/cm3で一定)とした。
作製した半導体デバイスについて、室温動作時のリーク電流特性を図8と同様に測定した。その結果を図10に示す。
さらに、作製した半導体デバイスについて、150℃における(すなわち、高温動作時の)リーク電流特性を図8と同様に測定した。その結果を図11に示す。
12…シリコン系基板(基板)、 13…初期層、 15…バッファ層、
15a…下部バッファ層、 15b…上部バッファ層、 16…高抵抗層、
17…第1の層、 18…第2の層、 26…チャネル層、 27…バリア層、
28…二次元電子ガス層、 29…デバイス能動層、 30…ソース電極、
31…ドレイン電極、 32…ゲート電極、
111…シリコン基板、 112…第1の半導体層、 113…第2の半導体層、
114…バッファ層、 115…チャネル層、 116…バリア層、
S…ソース電極、 D…ドレイン電極、 G…ゲート電極。
Claims (9)
- 基板と、
該基板上に設けられ、窒化物半導体からなるバッファ層と、
前記バッファ層上に設けられた窒化物半導体層からなるデバイス能動層と
を有する半導体デバイス用基板であって、
前記バッファ層は炭素及び鉄を含有し、
前記基板側から前記デバイス能動層に向かって炭素濃度は増加し、前記バッファ層の上面の炭素濃度は、前記バッファ層の下面の炭素濃度より高く、
前記基板側から前記デバイス能動層に向かって鉄の濃度が減少し、前記バッファ層の上面の鉄の濃度は、前記バッファ層の下面の鉄の濃度より低く、
前記バッファ層と前記デバイス能動層との間に高抵抗層をさらに備え、
前記高抵抗層の炭素濃度の最大値は、前記バッファ層の炭素濃度の最大値以上であり、
前記バッファ層の厚み方向において前記鉄の濃度が下がり始めるよりも基板側にある前記バッファ層の下部の下面の炭素の濃度が1×10 17 atoms/cm 3 以上であることを特徴とする半導体デバイス用基板。 - 前記バッファ層の上面の炭素濃度と鉄の濃度の和は、前記バッファ層の下面の炭素濃度と鉄の濃度の和以上であることを特徴とする請求項1に記載の半導体デバイス用基板。
- 前記バッファ層は、組成の異なるAlGaN層の積層体、又は、AlN層とGaN層の積層体であることを特徴とする請求項1又は請求項2に記載の半導体デバイス用基板。
- 前記高抵抗層は、500nm以上の厚みを有するGaNからなることを特徴とする請求項1から請求項3のいずれか一項に記載の半導体デバイス用基板。
- 前記バッファ層は、AlN層とGaN層の積層体であり、前記積層体の各層は、0.5nm以上、300nm以下の厚みであることを特徴とする請求項1から請求項4のいずれか一項に記載の半導体デバイス用基板。
- 基板と、該基板上に設けられ窒化物半導体からなるバッファ層と、該バッファ層に設けられた窒化物半導体からなるデバイス能動層を有する半導体デバイス用基板であって、
前記バッファ層内において、前記基板側から前記デバイス能動層側に向かって炭素濃度が増加し、かつ、鉄の濃度が減少する領域を備え、
前記バッファ層の上面の炭素濃度は、前記バッファ層の下面の炭素濃度より高く、
前記バッファ層の上面の鉄の濃度は、前記バッファ層の下面の鉄の濃度より低く、
前記バッファ層と前記デバイス能動層との間に高抵抗層をさらに備え、
前記高抵抗層の炭素濃度の最大値は、前記バッファ層の炭素濃度の最大値以上であり、
前記バッファ層の厚み方向において前記鉄の濃度が下がり始めるよりも基板側にある前記バッファ層の下部の下面の炭素の濃度が1×10 17 atoms/cm 3 以上であることを特徴とする半導体デバイス用基板。 - 請求項1から請求項6のいずれか一項に記載の半導体デバイス用基板を有し、
前記デバイス能動層は、窒化物半導体からなるチャネル層と、前記チャネル層とバンドギャップの異なる窒化物半導体からなるバリア層を含み、
前記チャネル層と、前記バリア層との間の境界面の近傍に形成される2次元電子ガス層に電気的に接続される電極をさらに有することを特徴とする半導体デバイス。 - 基板上に窒化物半導体からなるバッファ層を形成する工程と、
前記バッファ層上に、デバイス能動層を形成する工程と
前記デバイス能動層の上に、電極を形成する工程
を有し、
前記バッファ層と前記デバイス能動層との間に高抵抗層を形成する工程を更に有し、
前記バッファ層は、炭素及び鉄を含有し、
前記バッファ層は、
下部と、
前記基板側から前記デバイス能動層に向かって炭素濃度は増加し、前記バッファ層の上面の炭素濃度が前記バッファ層の下面の炭素濃度より高く、前記基板側から前記デバイス能動層に向かって鉄の濃度が減少し、前記バッファ層の上面の鉄の濃度が前記バッファ層の下面の鉄の濃度より低くなるように上部とを形成し、
前記高抵抗層は、前記高抵抗層の炭素濃度の最大値が、前記バッファ層の炭素濃度の最大値以上となるように形成し、
前記鉄のドープ量を下げる前に形成された前記バッファ層の下部の下面の炭素の濃度が1×10 17 atoms/cm 3 以上であることを特徴とする半導体デバイスの製造方法。 - 前記バッファ層として、組成の異なるAlGaN層の積層体、又は、AlN層とGaN層の積層体を形成することを特徴とする請求項8に記載の半導体デバイスの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015129625A JP6539128B2 (ja) | 2015-06-29 | 2015-06-29 | 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法 |
US15/741,065 US10553674B2 (en) | 2015-06-29 | 2016-06-17 | Substrate for semiconductor device, semiconductor device, and method for manufacturing semiconductor device |
PCT/JP2016/002915 WO2017002317A1 (ja) | 2015-06-29 | 2016-06-17 | 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法 |
TW105119761A TWI693678B (zh) | 2015-06-29 | 2016-06-23 | 半導體元件用基板、半導體元件、及半導體元件的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015129625A JP6539128B2 (ja) | 2015-06-29 | 2015-06-29 | 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017017088A JP2017017088A (ja) | 2017-01-19 |
JP2017017088A5 JP2017017088A5 (ja) | 2018-02-08 |
JP6539128B2 true JP6539128B2 (ja) | 2019-07-03 |
Family
ID=57608290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015129625A Active JP6539128B2 (ja) | 2015-06-29 | 2015-06-29 | 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10553674B2 (ja) |
JP (1) | JP6539128B2 (ja) |
TW (1) | TWI693678B (ja) |
WO (1) | WO2017002317A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11335799B2 (en) * | 2015-03-26 | 2022-05-17 | Chih-Shu Huang | Group-III nitride semiconductor device and method for fabricating the same |
KR102651544B1 (ko) * | 2016-11-21 | 2024-03-28 | 삼성전자주식회사 | 광대역 다기능 광학소자와 그 제조 및 동작방법 |
EP3486939B1 (en) | 2017-11-20 | 2020-04-01 | IMEC vzw | Method for forming a semiconductor structure for a gallium nitride channel device |
JP7393138B2 (ja) * | 2019-06-24 | 2023-12-06 | 住友化学株式会社 | Iii族窒化物積層体 |
US20220384583A1 (en) * | 2021-01-26 | 2022-12-01 | Innoscience (Suzhou) Technology Co., Ltd. | Semiconductor device and fabrication method thereof |
US20240112909A1 (en) * | 2021-02-22 | 2024-04-04 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor epitaxial substrate, method for producing same, and nitride semiconductor device |
CN117413345A (zh) | 2021-06-08 | 2024-01-16 | 信越半导体株式会社 | 氮化物半导体基板及其制造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010123725A (ja) | 2008-11-19 | 2010-06-03 | Sanken Electric Co Ltd | 化合物半導体基板及び該化合物半導体基板を用いた半導体装置 |
JP5013218B2 (ja) | 2009-02-05 | 2012-08-29 | 日立電線株式会社 | 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法 |
JP2010232297A (ja) | 2009-03-26 | 2010-10-14 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
JP2010258441A (ja) * | 2009-03-31 | 2010-11-11 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ |
JP5696392B2 (ja) | 2010-07-29 | 2015-04-08 | 住友電気工業株式会社 | 半導体装置 |
JP5987288B2 (ja) | 2011-09-28 | 2016-09-07 | 富士通株式会社 | 半導体装置 |
JP5793101B2 (ja) * | 2012-03-23 | 2015-10-14 | 株式会社豊田中央研究所 | 半導体装置 |
JP2013229493A (ja) * | 2012-04-26 | 2013-11-07 | Sharp Corp | Iii族窒化物半導体積層基板およびiii族窒化物半導体電界効果トランジスタ |
JP5656930B2 (ja) * | 2012-07-05 | 2015-01-21 | 古河電気工業株式会社 | 窒化物系化合物半導体素子 |
JP6119165B2 (ja) * | 2012-09-28 | 2017-04-26 | 富士通株式会社 | 半導体装置 |
US9306009B2 (en) * | 2013-02-25 | 2016-04-05 | Cree, Inc. | Mix doping of a semi-insulating Group III nitride |
JP2015053328A (ja) * | 2013-09-05 | 2015-03-19 | 富士通株式会社 | 半導体装置 |
JP2015070064A (ja) * | 2013-09-27 | 2015-04-13 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2015
- 2015-06-29 JP JP2015129625A patent/JP6539128B2/ja active Active
-
2016
- 2016-06-17 US US15/741,065 patent/US10553674B2/en active Active
- 2016-06-17 WO PCT/JP2016/002915 patent/WO2017002317A1/ja active Application Filing
- 2016-06-23 TW TW105119761A patent/TWI693678B/zh active
Also Published As
Publication number | Publication date |
---|---|
US10553674B2 (en) | 2020-02-04 |
JP2017017088A (ja) | 2017-01-19 |
TW201709428A (zh) | 2017-03-01 |
WO2017002317A1 (ja) | 2017-01-05 |
US20180204908A1 (en) | 2018-07-19 |
TWI693678B (zh) | 2020-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6539128B2 (ja) | 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法 | |
KR102121096B1 (ko) | 반도체 기판 및 반도체 소자 | |
JP5064824B2 (ja) | 半導体素子 | |
JP6249868B2 (ja) | 半導体基板及び半導体素子 | |
JP6615075B2 (ja) | 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法 | |
JP2012523702A (ja) | GaNバッファ層におけるドーパント拡散変調 | |
CN106935644B (zh) | 半导体装置 | |
JPWO2015008430A1 (ja) | 半導体装置 | |
JP2011187643A (ja) | ヘテロ接合型電界効果トランジスタ | |
CN107706238B (zh) | Hemt器件及其制造方法 | |
JP6168978B2 (ja) | 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ | |
JP2012209297A (ja) | 半導体装置およびその製造方法 | |
JP6416705B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP6261437B2 (ja) | 半導体基板の製造方法、及び半導体素子の製造方法 | |
WO2024004016A1 (ja) | 半導体装置 | |
JP6313509B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6539128 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |