TW201709428A - 半導體元件用基板、半導體元件、及半導體元件的製造方法 - Google Patents

半導體元件用基板、半導體元件、及半導體元件的製造方法 Download PDF

Info

Publication number
TW201709428A
TW201709428A TW105119761A TW105119761A TW201709428A TW 201709428 A TW201709428 A TW 201709428A TW 105119761 A TW105119761 A TW 105119761A TW 105119761 A TW105119761 A TW 105119761A TW 201709428 A TW201709428 A TW 201709428A
Authority
TW
Taiwan
Prior art keywords
layer
buffer layer
substrate
semiconductor device
buffer
Prior art date
Application number
TW105119761A
Other languages
English (en)
Other versions
TWI693678B (zh
Inventor
佐藤憲
鹿內洋志
後藤博一
篠宮勝
土屋慶太郎
萩本和德
Original Assignee
三墾電氣股份有限公司
信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三墾電氣股份有限公司, 信越半導體股份有限公司 filed Critical 三墾電氣股份有限公司
Publication of TW201709428A publication Critical patent/TW201709428A/zh
Application granted granted Critical
Publication of TWI693678B publication Critical patent/TWI693678B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供一種半導體元件用基板，具有：基板；緩衝層，其被設置於該基板上，且由氮化物半導體所構成；及，元件主動層，其被設置於前述緩衝層上，且由氮化物半導體所構成；其中，前述緩衝層含有碳和鐵；前述緩衝層的上表面的碳濃度，高於前述緩衝層的下表面的碳濃度；前述緩衝層的上表面的鐵濃度，低於前述緩衝層的下表面的鐵濃度。藉此，提供了一種半導體元件用基板，能夠一邊抑制縱向漏洩電流，一邊減低在高溫操作時的橫向漏洩電流。

Description

半導體元件用基板、半導體元件、及半導體元件的製造方法
本案關於半導體元件用基板、半導體元件、及半導體元件的製造方法。
已知使用了氮化物半導體而成的半導體元件用基板，會被用於以高頻率且高輸出進行操作的功率元件等。特別是已知有適合用來在微波、次毫米波、毫米波等的高頻率帶域中進行放大的元件，例如高電子遷移率電晶體(HEMT，High Electron Mobility Transistor)等。
這種HEMT用的半導體元件用基板，例如揭示於專利文獻1。在專利文獻1中，半導體元件用基板，如第13圖所示，具有：緩衝層114，其由第1半導體層112與第2半導體層113交互積層而形成，該第1半導體層112被形成於矽基板111上且由AlN所構成，而該第2半導體層113由GaN所構成且摻雜有Fe(鐵)；通道層115，其被形成於緩衝層114上且由GaN所構成；及，障壁層116，其被形成於通道層115上且由AlGaN所構成。 此外，藉由在上述HEMT用的半導體基板上設置源極電極S、汲極電極D、閘極電極G，便可得到高電子遷移率電晶體(HEMT)。
專利文獻1所揭示的半導體元件用基板，藉由在緩衝層114中摻雜Fe而提高縱向的耐電壓(例如參照第12圖)。此處，第12圖表示具有摻雜Fe的情況與非摻雜的情況中，縱向的漏洩電流與汲極電極的依存性。
然而，在摻雜Fe的情況中，已知因為表面偏析等而無法控制成很陡峭，因此會發生有Fe混入上部層(亦即，通道層)的情形(參照專利文獻2)。已知此Fe若進入通道層會對順向特性造成不良影響，例如遷移率降低等，因此較佳是使用不會讓Fe混入通道層的構造與製法。 例如在專利文獻2～4中，揭示了一種構造，該構造使得被用來提高電阻的Fe不會被導入上部的通道層。
(先前技術文獻) [專利文獻] 專利文獻1：日本特開2010－123725號公報。 專利文獻2：日本特開2013－074211號公報。 專利文獻3：日本特開2010－232297號公報。 專利文獻4：日本特開2010－182872號公報。
(發明所欲解決的問題) 本發明人發現，在具備已摻雜Fe的緩衝層之半導體元件用基板上設置電極而成之HEMT構造中，當將源極電極S與矽基板111作電性連接，並在OFF(關閉)狀態下施加規定的電壓於源極和汲極之間時，雖然能夠抑制縱向漏洩，但在高溫操作時會使橫向漏洩增加(參照第8圖～第11圖)。此處，第8圖表示在緩衝層中未摻雜Fe的情況下於室溫操作時的漏洩電流，第9圖表示在緩衝層中未摻雜Fe的情況下於高溫操作時的漏洩電流，第10圖表示在緩衝層中有摻雜Fe的情況下於室溫操作時的漏洩電流，第11圖表示在緩衝層中有摻雜Fe的情況下於高溫操作時的漏洩電流，各圖中，ID 為流過汲極電極的漏洩電流，IG 為流過閘極的漏洩電流，IS 為流過源極的漏洩電流(橫向漏洩電流)，ISUB 為流進矽基板111的電流(縱向漏洩電流)。
本發明是鑑於上述問題點而完成，目的在於提供一種半導體元件用基板、半導體元件、及半導體元件的製造方法，該半導體元件用基板藉由一邊抑制縱向漏洩電流，一邊減低在高溫操作時的橫向漏洩電流，而在實際操作時具有高耐電壓的特性。
(用於解決問題的手段) 為了達成上述目的，本發明提供一種半導體元件用基板，具有：基板；緩衝層，其被設置於該基板上，且由氮化物半導體所構成；及，元件主動層，其被設置於前述緩衝層上，且由氮化物半導體所構成； 其中，前述緩衝層含有碳和鐵；前述緩衝層的上表面的碳濃度，高於前述緩衝層的下表面的碳濃度；前述緩衝層的上表面的鐵濃度，低於前述緩衝層的下表面的鐵濃度。
如此，藉由將緩衝層的上表面的碳濃度作成高於緩衝層的下表面的碳濃度，並將緩衝層的上表面的鐵濃度作成低於緩衝層的下表面的鐵濃度，便能夠一邊抑制在室溫操作時和在高溫操作時的縱向的漏洩電流，並一邊減低會成為在高溫操作時的橫向漏洩的主樣發生原因的緩衝層上表面側的鐵濃度，因此能夠一邊抑制縱向漏洩電流，一邊減低在高溫操作時的橫向漏洩電流。
此時，前述緩衝層的上表面的碳濃度與鐵濃度的總和，較佳是大於或等於前述緩衝層的下表面的碳濃度與鐵濃度的總和。 若是這樣的濃度分布，則能夠一邊抑制在室溫操作時和在高溫操作時的縱向的漏洩電流，一邊更確實地抑制在高溫操作時的橫向漏洩電流。
此時，前述緩衝層，較佳是組成相異的AlGaN層的積層體，或是AlN層與GaN層的積層體。 本發明中，能夠使用如上述的積層體來有效地作為緩衝層。
此時，在前述緩衝層與前述元件主動層之間亦可進一步具備高電阻層，並且前述高電阻層的碳濃度，大於或等於前述緩衝層的碳濃度。 若具備具有這樣的碳濃度分布的高電阻層，便能夠確實地抑制縱向和橫向的漏洩電流。
此時，前述高電阻層，較佳是由具有500nm以上的厚度的GaN所構成。 本發明中，能夠使用具有500nm以上的厚度的GaN來有效地作為高電阻層。
前述緩衝層，較佳是AlN層與GaN層的積層體，且前述積層體的各層的厚度為0.5nm以上且300nm以下。 本發明中，能夠使用如上述的積層體來有效地作為緩衝層。
本發明又提供一種半導體元件用基板，具有：基板；緩衝層，其被設置於該基板上，且由氮化物半導體所構成；及，元件主動層，其被設置於前述緩衝層上，且由氮化物半導體所構成；其中，在前述緩衝層內，具備碳濃度自前述基板側朝向前述元件主動層側增加且鐵濃度自前述基板側朝向前述元件主動層側減少的區域；前述緩衝層的上表面的碳濃度，高於前述緩衝層的下表面的碳濃度；前述緩衝層的上表面的鐵濃度，低於前述緩衝層的下表面的鐵濃度。
如此，在緩衝層內，具備碳濃度自基板側朝向元件主動層側增加且鐵濃度自基板側朝向元件主動層側減少的區域，並且將緩衝層的上表面的碳濃度作成高於緩衝層的下表面的碳濃度，又將緩衝層的上表面的鐵濃度作成低於緩衝層的下表面的鐵濃度，藉此能夠一邊抑制在室溫操作時和在高溫操作時的縱向的漏洩電流，一邊減低會成為在高溫操作時的橫向漏洩的主要發生原因的緩衝層上表面側的鐵濃度，因此能夠一邊抑制縱向漏洩電流，一邊減低在高溫操作時的橫向漏洩電流。
本發明又提供一種半導體元件，具有：上述的半導體元件用基板；其中，前述元件主動層，包含：通道層，其由氮化物半導體所構成；及，障壁層，其由能隙與前述通道層不同的氮化物半導體所構成；並且，前述半導體元件，進一步具有電極，該電極與二維電子氣體層電性連接，該二維電子氣體層被形成於前述通道層與前述障壁層之間的邊界面附近。
若是這樣的半導體元件，便能夠提供一種半導體元件，能夠一邊抑制縱向漏洩電流，一邊減低在高溫操作時的橫向漏洩電流，且具有高耐電壓。
本發明又提供一種半導體元件的製造方法，具有以下步驟：在基板上形成由氮化物半導體所構成的緩衝層；在前述緩衝層上形成元件主動層；及，在前述元件主動層上形成電極；其中，前述緩衝層被形成為含有碳和鐵，並且使得前述緩衝層的上表面的碳濃度，高於前述緩衝層的下表面的碳濃度，且前述緩衝層的上表面的鐵濃度，低於前述緩衝層的下表面的鐵濃度。
若是使用這樣的半導體元件的製造方法，便能夠製造出一種半導體元件，能夠一邊抑制縱向漏洩電流，一邊減低在高溫操作時的橫向漏洩電流。
此時，較佳是形成組成相異的AlGaN層的積層體，或是AlN層與GaN層的積層體，來作為前述緩衝層。 本發明中，能夠使用如上述的積層體來有效地作為緩衝層。
(發明的功效) 如以上所述，根據本發明的半導體元件用基板，使緩衝層上表面處的碳濃度高於緩衝層下表面，並降低會成為漏洩的主要發生原因的緩衝層上表面的鐵濃度，藉此能夠一邊抑制縱向漏洩電流，一邊減低在高溫操作時的橫向漏洩電流。又，根據本發明的半導體元件，便能夠作出一種半導體元件，能夠一邊抑制縱向漏洩電流，一邊減低在高溫操作時的橫向漏洩電流。進一步，若使用本發明的半導體元件的製造方法，便能夠製造出一種半導體元件，能夠一邊抑制縱向漏洩電流，一邊減低在高溫操作時的橫向漏洩電流。
如前述，本發明人發現到，在摻雜有Fe的緩衝層構造中，雖然能夠抑制縱向漏洩電流，但橫向漏洩電流在高溫操作時會增加。
於是，本發明人針對能一邊抑制在室溫操作時的縱向漏洩電流，一邊減低在高溫操作時的橫向漏洩電流的半導體元件用基板積極進行了檢討。結果發現到，針對高溫操作時的橫向漏洩電流，提高碳的濃度會比提高鐵的濃度的情況更好，而將緩衝層的上表面的碳濃度作成比緩衝層的下表面的碳濃度更高，並且因為鐵的縱向漏洩電流抑制效果在室溫操作和高溫操作時都比碳的縱向漏洩電流抑制效果更高，所以藉由將緩衝層的上表面的鉄濃度作成比緩衝層的下表面的鉄濃度更低，如此便能夠一邊抑制在室溫操作時和在高溫操作時的縱向漏洩電流的上升，一邊降低會成為高溫操作時的橫向漏洩的主要發生原因的緩衝層上表面側(例如，緩衝層與高電阻層的界面附近)的鐵濃度，藉此減低在高溫操作時的橫向漏洩電流，而完成了本發明。
以下，關於本發明，作為實施態樣的一例，一邊參照圖式一邊加以詳細說明，但本發明並不限定於此實施態樣。
首先，一邊參照第1圖，一邊說明本發明的半導體元件用基板的實施態樣的一例。 第1圖(a)所示的半導體元件用基板10，具有：基板(例如矽系基板)12；緩衝層15，其被設置於矽系基板12上且由氮化物半導體所構成；元件主動層29，其被設置於緩衝層15上且由氮化物半導體所構成。元件主動層29，例如由通道層26與障壁層27所構成，該障壁層27的能隙(Bandgap)與通道層26的能隙不同。 此處，矽系基板12，例如是由Si或SiC所構成的基板。 亦可在矽系基板12與緩衝層15之間設置由AlN所構成的初始層13。
如第1圖(b)所示，緩衝層15，能夠作成由第1層17與第2層18交互積層而成之層，其中第1層17與第2層18的晶格常數不同，且各層的厚度亦可不同。
緩衝層15，含有作為雜質的碳和鐵，緩衝層15的上表面的碳濃度高於緩衝層15的下表面的碳濃度，且緩衝層15的上表面的鐵濃度低於緩衝層15的下表面的鐵濃度。又，在緩衝層15中，設置有碳濃度自基板12側朝向元件主動層29增加且鐵濃度自基板12側朝向元件主動層29減少的區域。 藉由讓緩衝層15具有如上述的雜質濃度分布，便能夠一邊維持緩衝層15的高電阻，一邊降低會成為高溫操作時的橫向漏洩的主要發生原因的緩衝層的上表面附近的鐵濃度，因此能夠一邊抑制縱向漏洩電流，一邊減低在高溫操作時的橫向漏洩電流。 此外，緩衝層15的下表面的鐵濃度，能夠作成1×1018 atoms／cm3 以上。
第1層17，例如是Alx Ga1 － x N層，第2層18，例如是Aly Ga1 － y N層(x＞y)。此處，能夠將第1層17作成AlN層(亦即x＝1)，並將第2層18作成GaN層(亦即y＝1)。又，能夠將各層17、18的厚度作成0.5nm以上且300nm以下。 本發明中，能夠使用如上述的層來有效地作為晶格常數彼此相異的層。
通道層26，例如是GaN層，障壁層27，具有與通道層26不同的能隙，例如是AlGaN層。
此處，半導體元件用基板10，能夠在緩衝層15與元件主動層29之間進一步具備高電阻層16，並且高電阻層16例如為厚度比緩衝層15的各層厚度更厚的GaN層，該高電阻層16的厚度為500nm以上，且較佳是1μm以上。本發明中，能夠使用具有上述厚度的GaN來有效地作為高電阻層。高電阻層16的碳濃度的最大值，可與緩衝層15的碳濃度的最大值相同，或是更大。 若具備有這種碳濃度分布的高電阻層，便能夠確實地抑制縱向漏洩電流。
此處，緩衝層15的上表面的碳濃度與鐵濃度的總和，較佳是大於或等於下表面的碳濃度與鐵濃度的總和。 若緩衝層15具有上述的雜質濃度分布，便能夠一邊抑制緩衝層15的縱向漏洩電流，一邊更確實地抑制在高溫操作時的橫向漏洩電流。
接著，一邊參照第2圖，一邊說明本發明的半導體元件的實施態樣的一例。 第2圖(a)所示的半導體元件11，是在前述使用了第1圖來說明過的半導體元件用基板10上，設置源極電極30、汲極電極31及閘極電極32而成。半導體元件11，例如為高電子遷移率電晶體(HEMT)。 源極電極30和汲極電極31，被配置成使電流經由形成於通道層26內的二維電子氣體層28，自源極電極30流至汲極電極31。在源極電極30與汲極電極31之間流動的電流，能夠利用被施加至閘極電極32的電位來加以控制。
若為這種構成的半導體元件，便能夠作出能夠一邊抑制縱向漏洩電流，一邊減低在高溫操作時的橫向漏洩電流的半導體元件。又，若為這種構成的半導體元件，亦能夠改善電流崩塌(current collapse)現象。
接著，一邊參照第3、4圖，一邊說明本發明的半導體元件的製造方法的實施態樣的一例。
首先，準備矽系基板(基板)12(參照第3圖(a))。
具體而言，準備矽基板或SiC基板來作為矽系基板12。矽基板或SiC基板，被普遍地用來作為氮化物半導體層的成長基板。
接著，在矽系基板12上，藉由磊晶成長來依序形成：下部緩衝層15a，由含有鐵和碳的氮化物半導體層所構成；及，上部緩衝層15b，由碳濃度比下部緩衝層15a高的氮化物半導體層所構成，且鐵濃度比下部緩衝層15a低，又或者不含有鐵(參照第3圖(b))。上部緩衝層15b的上表面，相較於下部緩衝層15a的下表面，以降低鐵的摻雜量並提高碳的摻雜量的方式來加以形成。此處，下部緩衝層15a與上部緩衝層15b構成緩衝層15。 此外，能夠將緩衝層15的下表面的鐵濃度作成1×1018 atoms／cm3 以上。又，能夠將緩衝層15的下表面的碳濃度作成1×1017 atoms／cm3 以上。 本發明中，能夠形成一種組成相異的AlGaN層的積層體，或是AlN層與GaN層的積層體，來作為下部緩衝層15a和上部緩衝層15b。 本發明中，能夠使用上述的積層體來有效地作為下部緩衝層15a和上部緩衝層15b。
此外，亦可在形成下部緩衝層15a前，先形成AlN初始層13。
接著，在緩衝層15上，藉由磊晶成長來形成高電阻層16，該高電阻層16是由碳濃度與上部緩衝層15b的上表面相同或是更高的氮化物半導體層所構成，且鐵濃度比下部緩衝層15a的下表面低，又或者不含有鐵(參照第3圖(c))。
此外，鐵(Fe)濃度的控制，能夠藉由因偏析所造成的自動摻雜的功效，以及Cp2 Fe(二茂鐵，Ferrocene)的流量控制來進行。 又，碳的添加，是藉由在利用MOVPE(有機金屬氣相成長)法來成長氮化物系半導體層時，使原料氣體(TMG，三甲基鎵)中所含的碳被導入至膜中的方式來進行，亦能夠利用丙烷等摻雜氣體來進行。
接著，在高電阻層16上，藉由磊晶成長來形成元件主動層29，該元件主動層29是由氮化物半導體所構成(參照第4圖(a))。
具體而言，是在高電阻層16上，藉由MOVPE法來依序形成由GaN所構成的通道層26與由AlGaN所構成的障壁層27。通道層26的膜厚例如為500～4000nm，障壁層27的膜厚例如為10～50nm。 如此，便可得到第1圖的半導體元件用基板10。
接著，在元件主動層29上，形成電極(參照第4圖(b))。
具體而言，在半導體元件用基板10的障壁層27上形成源極電極30、汲極電極31及閘極電極32。源極電極30和汲極電極31，被形成為使電流經由被形成於通道層26內的二維電子氣體層28，自源極電極30流至汲極電極31。
源極電極30和汲極電極31，例如能夠以Ti／Al的積層膜來加以形成，閘極電極32，例如能夠以下層膜與上層膜的積層膜來加以形成，其中下層膜是由SiO、SiN等的絕緣膜所構成，上層膜是由Ni、Au、Mo、Pt等的金屬所構成。
若使用這樣的半導體元件的製造方法，便能夠製造出一種半導體元件，能夠一邊抑制縱向漏洩電流，一邊減低在高溫操作時的橫向漏洩電流，而在實際操作時具有高耐電壓的半導體元件。
[實施例] 以下，例示出實施例和比較例來進一步具體說明本發明，但本發明並不限定於這些實施例。
(實施例) 藉由已使用第3圖(a)～(c)、第4圖(a)來說明過的製造方法，製造出第1圖的半導體元件用基板10。利用SIMS(二次離子質譜法)分析，對所製造出來的半導體元件用基板10的緩衝層中的深度方向的雜質輪廓進行測量。將其結果表示於第5圖。第5圖中，緩衝層的上表面的碳濃度比緩衝層的下表面的碳濃度高，緩衝層的上表面的鐵濃度比緩衝層的下表面的鐵濃度低，並且緩衝層的上表面的碳濃度與鐵濃度的總和，大於或等於緩衝層的下表面的碳濃度與鐵濃度的總和。
接著，使用所製造出來的半導體元件用基板10，藉由第4圖(b)所說明過的製造方法來製作第2圖的半導體元件11。 針對在所製作出來的半導體元件11中將源極電極30與矽系基板12進行電性連接的情況，測量150℃(亦即高溫操作時)時的漏洩電流特性。將其結果表示於第6圖。第6圖中，ID 為流過汲極電極的漏洩電流，IS 為流過源極電極的漏洩電流(橫向漏洩電流)，IG 為流過閘極電極的漏洩電流，ISUB 為流過矽系基板12的漏洩電流(縱向漏洩電流)。 進一步，針對在所製作出來的半導體元件11中將源極電極30與矽系基板12進行電性連接的情況，測量在室溫操作時的漏洩電流特性。將其結果表示於第7圖。第7圖中，ID 為流過汲極電極的漏洩電流，IS 為流過源極電極的漏洩電流(橫向漏洩電流)，IG 為流過閘極電極的漏洩電流，ISUB 為流過矽系基板12的漏洩電流(縱向漏洩電流)。
(比較例1) 與實施例同樣地製造出第1圖的半導體元件用基板。但是在緩衝層中不進行鐵的摻雜。
使用所製造出來的半導體元件用基板，與實施例同樣地製作出第2圖的半導體元件。 針對在所製作出來的半導體元件中將源極電極與矽系基板進行電性連接的情況，測量在室溫操作時的漏洩電流特性。將其結果表示於第8圖。第8圖中，ID 為流過汲極電極的漏洩電流，IS 為流過源極電極的漏洩電流(橫向漏洩電流)，IG 為流過閘極電極的漏洩電流，ISUB 為流過矽系基板12的漏洩電流(縱向漏洩電流)。 進一步，針對所製作出來的半導體元件，與第8圖同樣地測量150℃(亦即高溫操作時)時的漏洩電流特性。將其結果表示於第9圖。
(比較例2) 與實施例同樣地製造出第1圖的半導體元件用基板。但是將緩衝層中的鐵濃度作成固定濃度(亦即固定為5×1018 atoms／cm3 )。
使用所製造出來的半導體元件用基板，與實施例同樣地製作出第2圖的半導體元件。 針對所製作出來的半導體元件，與第8圖同樣地測量在室溫操作時的漏洩電流特性。將其結果表示於第10圖。 進一步，針對所製作出來的半導體元件，與第8圖同樣地測量150℃(亦即高溫操作時)時的漏洩電流特性。將其結果表示於第11圖。
自第6、9、11圖可知，在實施例的半導體元件中，於高溫操作時，相較於比較例2(在緩衝層中摻雜有固定量的Fe)的半導體元件，更能夠減低橫向漏洩電流，並且對於橫向漏洩電流的抑制能力與比較例1(在緩衝層中未摻雜Fe)的半導體元件相等。藉此可知，實施例的半導體元件可減少整體的漏洩電流，是一種高耐電壓的半導體元件。
自第7、8、10圖可知，在實施例的半導體元件中，相較於比較例1(在緩衝層中未摻雜Fe)的半導體元件，更能夠減低縱向漏洩電流，雖然縱向漏洩電流相較於比較例2(在緩衝層中摻雜有固定量的Fe)而有所增加，但僅是不會產生問題的程度。
此外，本發明並不限定於上述實施型態。上述實施型態僅為例示，任何具有與本發明的申請專利範圍中所記載的技術思想在實質上相同的構成，且發揮相同作用功效者，亦被包含於本發明的技術範圍中。
10‧‧‧半導體元件用基板 11‧‧‧半導體元件 12‧‧‧基板(矽系基板) 13‧‧‧初始層 15‧‧‧緩衝層 15a‧‧‧下部緩衝層 15b‧‧‧上部緩衝層 16‧‧‧高電阻層 17‧‧‧第1層 18‧‧‧第2層 26‧‧‧通道層 27‧‧‧障壁層 28‧‧‧二維電子氣體層 29‧‧‧元件主動層 30‧‧‧源極電極 31‧‧‧汲極電極 32‧‧‧閘極電極 111‧‧‧矽基板 112‧‧‧第1半導體層 113‧‧‧第2半導體層 114‧‧‧緩衝層 115‧‧‧通道層 116‧‧‧障壁層 D‧‧‧汲極電極 G‧‧‧閘極電極 S‧‧‧源極電極
第1圖是表示本發明的半導體元件用基板的實施型態的一例的剖面圖。 第2圖是表示本發明的半導體元件的實施型態的一例的剖面圖。 第3圖是表示本發明的半導體元件的製造方法的實施型態的一例的步驟剖面圖。 第4圖是表示本發明的半導體元件的製造方法的實施型態的一例的步驟剖面圖(沿續第3圖)。 第5圖是表示實施例的半導體元件用基板在深度方向的雜質輪廓的圖。 第6圖是表示實施例的半導體元件在高溫操作時的漏洩電流特性的圖。 第7圖是表示實施例的半導體元件在室溫操作時的漏洩電流特性的圖。 第8圖是表示比較例1的半導體元件在室溫操作時的漏洩電流特性的圖。 第9圖是表示比較例1的半導體元件在高溫操作時的漏洩電流特性的圖。 第10圖是表示比較例2的半導體元件在室溫操作時的漏洩電流特性的圖。 第11圖是表示比較例2的半導體元件在高溫操作時的漏洩電流特性的圖。 第12圖是表示先前的半導體元件的縱向漏洩電流特性的圖。 第13圖是表示先前的半導體基板的剖面圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
10‧‧‧半導體元件用基板
12‧‧‧基板(矽系基板)
13‧‧‧初始層
15‧‧‧緩衝層
16‧‧‧高電阻層
17‧‧‧第1層
18‧‧‧第2層
26‧‧‧通道層
27‧‧‧障壁層
29‧‧‧元件主動層

Claims (18)

  1. 一種半導體元件用基板，具有： 基板；緩衝層，其被設置於該基板上，且由氮化物半導體所構成；及，元件主動層，其被設置於前述緩衝層上，且由氮化物半導體所構成； 其中，前述緩衝層含有碳和鐵；前述緩衝層的上表面的碳濃度，高於前述緩衝層的下表面的碳濃度；前述緩衝層的上表面的鐵濃度，低於前述緩衝層的下表面的鐵濃度。
  2. 如請求項1所述的半導體元件用基板，其中， 前述緩衝層的上表面的碳濃度與鐵濃度的總和，大於或等於前述緩衝層的下表面的碳濃度與鐵濃度的總和。
  3. 如請求項1所述的半導體元件用基板，其中，前述緩衝層是組成相異的AlGaN層的積層體，或是AlN層與GaN層的積層體。
  4. 如請求項2所述的半導體元件用基板，其中，前述緩衝層是組成相異的AlGaN層的積層體，或是AlN層與GaN層的積層體。
  5. 如請求項1至4中任一項所述的半導體元件用基板，其中，在前述緩衝層與前述元件主動層之間進一步具備高電阻層； 並且，前述高電阻層的碳濃度，大於或等於前述緩衝層的碳濃度。
  6. 如請求項5所述的半導體元件用基板，其中，前述高電阻層，是由具有500nm以上的厚度的GaN所構成。
  7. 如請求項1至4中任一項所述的半導體元件用基板，其中，前述緩衝層是AlN層與GaN層的積層體，且前述積層體的各層的厚度為0.5nm以上且300nm以下。
  8. 如請求項5所述的半導體元件用基板，其中，前述緩衝層是AlN層與GaN層的積層體，且前述積層體的各層的厚度為0.5nm以上且300nm以下。
  9. 如請求項6所述的半導體元件用基板，其中，前述緩衝層是AlN層與GaN層的積層體，且前述積層體的各層的厚度為0.5nm以上且300nm以下。
  10. 一種半導體元件用基板，具有： 基板；緩衝層，其被設置於該基板上，且由氮化物半導體所構成；及，元件主動層，其被設置於前述緩衝層上，且由氮化物半導體所構成；其中，在前述緩衝層內，具備碳濃度自前述基板側朝向前述元件主動層側增加且鐵濃度自前述基板側朝向前述元件主動層側減少的區域；前述緩衝層的上表面的碳濃度，高於前述緩衝層的下表面的碳濃度；前述緩衝層的上表面的鐵濃度，低於前述緩衝層的下表面的鐵濃度。
  11. 一種半導體元件，具有： 請求項1至4及請求項10中任一項所述的半導體元件用基板；其中，前述元件主動層，包含：通道層，其由氮化物半導體所構成；及，障壁層，其由能隙與前述通道層不同之氮化物半導體所構成；並且，前述半導體元件，進一步具有電極，該電極與二維電子氣體層電性連接，該二維電子氣體層被形成於前述通道層與前述障壁層之間的邊界面附近。
  12. 一種半導體元件，具有： 請求項5所述的半導體元件用基板；其中，前述元件主動層，包含：通道層，其由氮化物半導體所構成；及，障壁層，其由能隙與前述通道層不同之氮化物半導體所構成；並且，前述半導體元件，進一步具有電極，該電極與二維電子氣體層電性連接，該二維電子氣體層被形成於前述通道層與前述障壁層之間的邊界面附近。
  13. 一種半導體元件，具有： 請求項6所述的半導體元件用基板；其中，前述元件主動層，包含：通道層，其由氮化物半導體所構成；及，障壁層，其由能隙與前述通道層不同之氮化物半導體所構成；並且，前述半導體元件，進一步具有電極，該電極與二維電子氣體層電性連接，該二維電子氣體層被形成於前述通道層與前述障壁層之間的邊界面附近。
  14. 一種半導體元件，具有： 請求項7所述的半導體元件用基板；其中，前述元件主動層，包含：通道層，其由氮化物半導體所構成；及，障壁層，其由能隙與前述通道層不同之氮化物半導體所構成；並且，前述半導體元件，進一步具有電極，該電極與二維電子氣體層電性連接，該二維電子氣體層被形成於前述通道層與前述障壁層之間的邊界面附近。
  15. 一種半導體元件，具有： 請求項8所述的半導體元件用基板；其中，前述元件主動層，包含：通道層，其由氮化物半導體所構成；及，障壁層，其由能隙與前述通道層不同之氮化物半導體所構成；並且，前述半導體元件，進一步具有：電極，與二維電子氣體層電性連接，該二維電子氣體層被形成於前述通道層與前述障壁層之間的邊界面附近。
  16. 一種半導體元件，具有： 請求項9所述的半導體元件用基板；其中，前述元件主動層，包含：通道層，其由氮化物半導體所構成；及，障壁層，其由能隙與前述通道層不同之氮化物半導體所構成；並且，前述半導體元件，進一步具有電極，該電極與二維電子氣體層電性連接，該二維電子氣體層被形成於前述通道層與前述障壁層之間的邊界面附近。
  17. 一種半導體元件的製造方法，具有以下步驟： 在基板上形成由氮化物半導體所構成的緩衝層；在前述緩衝層上形成元件主動層；及，在前述元件主動層上形成電極；其中，前述緩衝層被形成為含有碳和鐵，並且使得前述緩衝層的上表面的碳濃度，高於前述緩衝層的下表面的碳濃度，且前述緩衝層的上表面的鐵濃度，低於前述緩衝層的下表面的鐵濃度。
  18. 如請求項17所述的半導體元件的製造方法，其中，形成組成相異的AlGaN層的積層體，或是AlN層與GaN層的積層體，來作為前述緩衝層。
TW105119761A 2015-06-29 2016-06-23 半導體元件用基板、半導體元件、及半導體元件的製造方法 TWI693678B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-129625 2015-06-29
JP2015129625A JP6539128B2 (ja) 2015-06-29 2015-06-29 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
TW201709428A true TW201709428A (zh) 2017-03-01
TWI693678B TWI693678B (zh) 2020-05-11

Family

ID=57608290

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119761A TWI693678B (zh) 2015-06-29 2016-06-23 半導體元件用基板、半導體元件、及半導體元件的製造方法

Country Status (4)

Country Link
US (1) US10553674B2 (zh)
JP (1) JP6539128B2 (zh)
TW (1) TWI693678B (zh)
WO (1) WO2017002317A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
KR102651544B1 (ko) 2016-11-21 2024-03-28 삼성전자주식회사 광대역 다기능 광학소자와 그 제조 및 동작방법
EP3486939B1 (en) 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
JP7393138B2 (ja) * 2019-06-24 2023-12-06 住友化学株式会社 Ｉｉｉ族窒化物積層体
US20220384583A1 (en) * 2021-01-26 2022-12-01 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and fabrication method thereof
WO2022176412A1 (ja) * 2021-02-22 2022-08-25 パナソニックＩｐマネジメント株式会社 窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置
JP7334869B2 (ja) 2021-06-08 2023-08-29 信越半導体株式会社 窒化物半導体基板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123725A (ja) 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP5013218B2 (ja) 2009-02-05 2012-08-29 日立電線株式会社 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
JP2010232297A (ja) 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体装置
JP5697012B2 (ja) * 2009-03-31 2015-04-08 古河電気工業株式会社 溝の形成方法、および電界効果トランジスタの製造方法
JP5696392B2 (ja) * 2010-07-29 2015-04-08 住友電気工業株式会社 半導体装置
JP5987288B2 (ja) 2011-09-28 2016-09-07 富士通株式会社 半導体装置
JP5793101B2 (ja) * 2012-03-23 2015-10-14 株式会社豊田中央研究所 半導体装置
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
JP5656930B2 (ja) * 2012-07-05 2015-01-21 古河電気工業株式会社 窒化物系化合物半導体素子
JP6119165B2 (ja) * 2012-09-28 2017-04-26 富士通株式会社 半導体装置
US9306009B2 (en) * 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride
JP2015053328A (ja) 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI693678B (zh) 2020-05-11
US20180204908A1 (en) 2018-07-19
JP2017017088A (ja) 2017-01-19
US10553674B2 (en) 2020-02-04
WO2017002317A1 (ja) 2017-01-05
JP6539128B2 (ja) 2019-07-03

Similar Documents

Publication Publication Date Title
JP6701282B2 (ja) 抵抗率増強領域を有する半導体デバイスおよびその製造方法
TWI693678B (zh) 半導體元件用基板、半導體元件、及半導體元件的製造方法
TWI614895B (zh) 半導體基板及半導體元件
JP4179539B2 (ja) 化合物半導体装置及びその製造方法
TWI596765B (zh) Semiconductor substrate and semiconductor device
JP6615075B2 (ja) 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
JP2007317794A (ja) 半導体装置およびその製造方法
JP2010232610A (ja) 半導体装置及びその製造方法
JP2011187643A (ja) ヘテロ接合型電界効果トランジスタ
CN107706238B (zh) Hemt器件及其制造方法
JP5509544B2 (ja) 半導体装置及びその製造方法
JP2016167554A (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
CN103247695A (zh) 氮化物基异质结半导体器件及其制造方法
US10529842B2 (en) Semiconductor base substance having a boron containing buffer layer, semiconductor device including the same, and methods for manufacturing the semiconductor base substance and the semiconductor device
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
TW201916357A (zh) 半導體功率元件
JP5169515B2 (ja) 化合物半導体装置
JP5682601B2 (ja) 化合物半導体装置
TW201707052A (zh) 半導體裝置及其製造方法
JP2016035949A (ja) 窒化物半導体装置の製造方法
TWI611581B (zh) 半導體基板的製造方法、半導體元件的製造方法、半導體基板、及半導體元件
JP2011044457A (ja) 半導体装置、半導体装置の製造方法
KR102080744B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR20150091704A (ko) 질화물 반도체 소자 및 그 제조 방법